CN110047816B - 一种阵列基板、显示面板和显示装置 - Google Patents
一种阵列基板、显示面板和显示装置 Download PDFInfo
- Publication number
- CN110047816B CN110047816B CN201910364013.XA CN201910364013A CN110047816B CN 110047816 B CN110047816 B CN 110047816B CN 201910364013 A CN201910364013 A CN 201910364013A CN 110047816 B CN110047816 B CN 110047816B
- Authority
- CN
- China
- Prior art keywords
- array substrate
- wire
- ground
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 91
- 239000000872 buffer Substances 0.000 claims abstract description 94
- 230000002093 peripheral effect Effects 0.000 claims abstract description 35
- 239000010409 thin film Substances 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 25
- 229910044991 metal oxide Inorganic materials 0.000 claims description 21
- 150000004706 metal oxides Chemical class 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 230000007423 decrease Effects 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 238000003491 array Methods 0.000 claims 1
- 230000007704 transition Effects 0.000 claims 1
- 230000003068 static effect Effects 0.000 abstract description 34
- 230000005611 electricity Effects 0.000 abstract description 21
- 238000010586 diagram Methods 0.000 description 11
- 230000036961 partial effect Effects 0.000 description 11
- 230000003139 buffering effect Effects 0.000 description 10
- 239000011295 pitch Substances 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000005300 metallic glass Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本发明实施例公开了一种阵列基板、显示面板和显示装置。该阵列基板包括：显示区和围绕所述显示区的周边区，位于所述显示区的至少一侧的所述周边区内，沿由所述显示区指向所述周边区的方向，设置至少两条接地线；至少两条所述接地线中，任意相邻的两条所述接地线通过缓冲连接线连接，其中，所述缓冲连接线的面电阻大于所述接地线的面电阻。本发明实施例可以有效降低静电对显示面板内部走线和元件的影响，提高静电防护能力，同时可以防止静电对接地线的损伤，保证静电防护能力不失效。
Description
技术领域
本发明实施例涉及显示技术，尤其涉及一种阵列基板、显示面板和显示装置。
背景技术
随着科学技术的不断发展，越来越多的显示装置被广泛的应用到人们的日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当今人们不可或缺的重要工具。显示装置通过显示面板进行图像显示。
在显示面板的制作工艺中，静电防护是整个工艺的关键部分。图1是现有技术中的显示面板俯视示意图，参考图1，为了避免静电对显示面板质量的影响，现有技术中通常会围绕有效的显示区100设置一圈接地线10以导出静电电荷，避免静电进入显示面板内部，从而实现静电防护。然而，现有的显示面板中接地线10仅存在一条，在受到静电或其他电击伤害时，接地线10容易损坏，从而失去防护能力，从而不能保证显示面板的质量。
发明内容
本发明提供一种阵列基板、显示面板和显示装置，以提高静电防护能力，同时保证静电防护能力不失效。
第一方面，本发明实施例提供了一种阵列基板，包括：
显示区和围绕所述显示区的周边区，位于所述显示区的至少一侧的所述周边区内，沿由所述显示区指向所述周边区的方向，设置至少两条接地线；
至少两条所述接地线中，任意相邻的两条所述接地线通过缓冲连接线连接；
其中，所述缓冲连接线的面电阻大于所述接地线的面电阻。
可选地，所述缓冲连接线的面电阻大于106Ω/cm2。
可选地，所述缓冲连接线的材料包括非晶氧化物、多晶硅或非晶硅。
可选地，至少两条所述接地线同层设置；所述缓冲连接线与所述接地线异层设置。
可选地，所述缓冲连接线与所述接地线通过过孔连接。
可选地，所述阵列基板包括衬底基板和位于所述衬底基板上的薄膜晶体管阵列；
至少两条所述接地线与所述薄膜晶体管阵列中的任意一层金属层采用同种材料并在同一工艺中形成；
所述缓冲连接线与所述薄膜晶体管阵列中的有源层采用同种材料并在同一工艺中形成。
可选地，所述薄膜晶体管阵列中包括金属氧化物薄膜晶体管和低温多晶硅薄膜晶体管；
所述缓冲连接线与所述低温多晶硅薄膜晶体管的有源层采用同种材料并在同一工艺中形成，或者，所述缓冲连接线与所述金属氧化物薄膜晶体管的有源层采用同种材料并在同一工艺中形成。
可选地，还包括转接线，所述缓冲连接线通过所述转接线与所述接地线电连接；
所述转接线与所述接地线异层设置，且所述转接线与所述缓冲连接线异层设置。
可选地，所述转接线位于所述接地线远离所述缓冲连接线的一侧，或者，所述转接线位于所述缓冲连接线远离所述接地线的一侧；
所述转接线分别通过过孔与所述接地线、所述缓冲连接线电连接。
可选地，所述转接线位于所述接地线和所述缓冲连接线之间；
所述接地线通过过孔与所述转接线电连接；
一个所述转接线与相邻的两个所述缓冲连接线电连接。
可选地，所述阵列基板包括衬底基板和位于所述衬底基板上的薄膜晶体管阵列；所述转接线与所述薄膜晶体管阵列中的一层金属层采用同种材料并在同一工艺中形成。
可选地，沿所述周边区朝向所述显示区的方向，至少两条所述接地线的宽度依次减小。
可选地，所述接地线的宽度范围为20μm-100μm。
可选地，沿所述周边区朝向所述显示区的方向，至少两条所述接地线的线间距依次减小。
可选地，所述接地线的线间距范围为10μm-30μm。
可选地，所述周边区设置有连接端子区，至少两条所述接地线沿所述显示区的边界延伸，且所述接地线的两端延伸至所述连接端子区并接地。
第二方面，本发明实施例还提供了一种显示面板，包括如第一方面任一项所述的阵列基板。
第三方面，本发明实施例还提供了一种显示装置，包括如第二方面所述的显示面板。
本发明实施例提供的阵列基板、显示面板和显示装置，通过阵列基板围绕显示区的周边区设置至少两条接地线，且至少两条接地线沿显示区指向周边区的方向上排布，并且在相邻两条接地线间设置缓冲连接线进行连接，其中，缓冲连接线的面电阻大于接地线的面电阻。一方面，至少两条接地线通过缓冲连接线相互连接，形成一电性的整体，可以在静电电荷由外部向显示区的移动路径上对静电电荷依次进行阻挡，将外部静电电荷导出阵列基板，当外部的接地线被静电击伤后，内部的接地线仍然可以起到静电防护作用。另一方面，由于缓冲连接线采用电阻率较大的材料形成，相比于静电电荷在一条接地线内部的传导，缓冲连接线降低了静电电荷通过缓冲连接线在相邻的接地线之间的传导能力，确保静电在由一条接地线传导至另一条接地线时产生明显的压降，相比于位于外部的接地线，位于内部的接地线被静电击伤的可能性更低，从而由外至内防护能力依次增强的接地线形成阶梯静电防护结构。本发明实施例可以有效降低静电对显示面板内部走线和元件的影响，提高静电防护能力，同时可以防止静电对接地线的损伤，保证静电防护能力不失效。
附图说明
图1是现有技术中的显示面板俯视示意图；
图2是本发明实施例提供的一种阵列基板的结构示意图；
图3是本发明实施例提供的另一种阵列基板的局部放大结构示意图；
图4是本发明实施例提供的又一种阵列基板的局部放大结构示意图；
图5是本发明实施例提供的又一种阵列基板的局部结构示意图；
图6是本发明实施例提供的又一种阵列基板的局部结构示意图；
图7是本发明实施例提供的又一种阵列基板的局部结构示意图；
图8-11是本发明实施例提供的又四种阵列基板的局部结构示意图；
图12为本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图2是本发明实施例提供的一种阵列基板的结构示意图，参考图2，该阵列基板包括：显示区100和围绕显示区100的周边区200，位于显示区100的至少一侧的周边区200内，沿由显示区100指向周边区200的方向，设置至少两条接地线10；至少两条接地线10中，任意相邻的两条接地线10通过缓冲连接线20连接，其中，缓冲连接线20的面电阻大于接地线10的面电阻。
其中，在阵列基板中的显示区100主要对应于最终制成的显示面板的有效显示区，其中设置有显示面板的驱动电路结构，包括多种薄膜晶体管、电容和信号线等。本发明在阵列基板的周边区200设置至少两条接地线10，并且，如图所示至少两条接地线10沿显示区100指向周边区200的方向(如图中箭头所示)上并列排布，同时围绕显示区100延伸。接地线10用于引导静电电荷流出阵列基板，避免静电电荷进入显示区100中，接地线10通常可采用导体材料制成，示例性可以是金属材料等。另外缓冲连接线20为由电阻率相对接地线10较大的材料制成，可以在静电电荷在相邻两条接地线10间移动时作为缓冲通道，由此，在静电电荷由远离显示区100的接地线10依次进入靠近显示区100的接地线10时逐步实现降压，从而保证即使外部的静电较强，在静电向显示区100传导时，也能因静电电荷传导能力逐渐减弱，而不会对接地线10围绕区域的内部走线以及元件产生影响。另外由于相邻两条接地线10通过缓冲连接线20连接，确保了静电在由一条接地线10传导至另一条接地线10时产生明显的压降，相比于位于外部的接地线10，位于内部的接地线10被静电击伤的可能性更低，从而由外至内防护能力依次增强的接地线形成阶梯静电防护结构。需要说明的是，为了保证相邻两条接地线的缓冲效果，相邻两条接地线间可设置不限于一条缓冲连接线，甚至可以将相邻两条接地线的间隙中全部形成缓冲连接材料，此时缓冲连接线同连接线沿同一方向延伸，且沿显示区指向周边区的方向上并列排布。针对于此，本领域技术人员可根据实际情况进行设计。
本发明实施例提供的阵列基板，通过在围绕显示区的周边区设置至少两条接地线，且至少两条接地线沿显示区指向周边区的方向上排布，并且在相邻两条接地线间设置缓冲连接线进行连接，其中，缓冲连接线的面电阻大于接地线的面电阻。一方面，至少两条接地线通过缓冲连接线相互连接，形成一电性的整体，可以在静电电荷由外部向显示区的移动路径上对静电电荷依次进行阻挡，将外部静电电荷导出阵列基板，当外部的接地线被静电击伤后，内部的接地线仍然可以起到静电防护作用。另一方面，由于缓冲连接线采用电阻率较大的材料形成，相比于静电电荷在一条接地线内部的传导，缓冲连接线降低了静电电荷通过缓冲连接线在相邻的接地线之间的传导能力，较多的静电电荷在接地线中传导，而较少的静电电荷通过缓冲连接线流向相邻的接地线中，确保静电在由一条接地线传导至另一条接地线时产生明显的压降，相比于位于外部的接地线，位于内部的接地线被静电击伤的可能性更低，从而由外至内防护能力依次增强的接地线形成阶梯静电防护结构。本发明实施例可以有效降低静电对显示面板内部走线和元件的影响，提高静电防护能力，同时可以防止静电对接地线的损伤，保证静电防护能力不失效。
为了保证缓冲连接线的缓冲效果，可选地，可设置缓冲连接线的面电阻应大于106Ω/cm2，此时的缓冲连接线能够在相邻两条接地线间对静电电荷进行有效阻挡，产生更为明显的缓冲效果，因而可以更好地保护显示区以及靠近显示区的接地线。其中，缓冲连接线可以选择非晶氧化物、多晶硅或非晶硅等材料，利用这些材料的高电阻特性实现阻挡静电电荷的作用。
为了通过接地线将静电电荷引出阵列基板，需要布置接地线接地。继续参考图2，可选地，周边区200还设置有连接端子区210，至少两条接地线10沿显示区100的边界延伸，且接地线10的两端延伸至连接端子区210并接地。其中，连接端子区210中包括各类信号端子，其中包含接地端子，接地线10可与接地端子连接，从而将静电电荷引出，实现对静电的防护。
进一步地，在布设接地线时，需要兼顾周边区的区域面积以及最终形成的显示面板的非显示区面积，即针对目前的窄边框显示面板，需要尽可能减少周边区的宽度，因此在设置接地线时，需要合理设置接地线的线宽。图3是本发明实施例提供的另一种阵列基板的局部放大结构示意图，参考图3，沿周边区200朝向显示区100的方向，至少两条接地线10的宽度D依次减小。其中，由上所述缓冲连接线的设置，可以保证越靠近显示区100的接地线10上的静电电荷已经过有效阻挡，此时可按照接地线10与显示区100的距离排序设置接地线10的宽度，即对于距离显示区100较近而静电电荷可经过多次缓冲阻挡的接地线10可以设置宽度较小，而位于外部的静电电荷未经有效缓冲阻挡的接地线10宽度较大，并且宽度的设置需要保证每一接地线10能够承受对应的静电电压。具体地，接地线10的宽度应设置在20-100μm的范围内，从而即实现周边区具备较小的宽度，有助于实现窄边框，同时保证了接地线的抗静电能力。
考虑到窄边框显示面板的实现，还可以适当调整接地线之间的间距。图4是本发明实施例提供的又一种阵列基板的局部放大结构示意图，参考图4，可选地，沿周边区200朝向显示区100的方向，至少两条接地线10的线间距L依次减小。同理，由于缓冲连接线20的设置，越靠近显示区100的接地线10静电电压越小，因此，对于越靠近显示区100的缓冲连接线20对静电电荷的缓冲阻挡要求越低，故而可将接地线10设置为不均匀线间距，且越靠近显示区100的线间距越小。具体地，接地线10的线间距可设置在10-30μm范围内，以减少接地线10占据的周边区200面积，从而有助于实现显示面板的窄边框。
图5是本发明实施例提供的又一种阵列基板的局部结构示意图，参考图5，该阵列基板包括显示区100和围绕显示区100的周边区200，位于显示区100的至少一侧的周边区200内，沿由显示区100指向周边区200的方向，设置至少两条接地线10；至少两条接地线10中，任意相邻的两条接地线10通过缓冲连接线20连接。并且，可选地，至少两条接地线10同层设置；缓冲连接线20与接地线10异层设置。针对上述异层设置接地线10和缓冲连接线20，可以通过设置过孔实现连接。参考图5，示例性地，可在阵列基板的制备工序中先制备接地线10，然后在接地线10所在层上形成绝缘层30，继而在该绝缘层上形成过孔31，该过孔31连通部分接地线10，最后再在绝缘层30上形成缓冲连接线20。其中，缓冲连接线20在形成过程中填充过孔31，实现与过孔31中的接地线10连接。当然，除图5所示外，也可以是先形成缓冲连接线，然后在缓冲连接线所在层上形成绝缘层，继而在绝缘层上形成过孔，过孔连通部分缓冲连接线，最后在绝缘层上形成接地线。同样地，接地线在形成过程中填充过孔，实现与缓冲连接线的连接。
考虑到原有阵列基板的制备工序已较为复杂，而单独对静电防护功能设置工序势必会增加阵列基板的工业成本和时间成本，导致阵列基板工序更加复杂。因此，本发明的又一实施例提供了一种阵列基板，以在形成具有静电防护功能的接地线和缓冲连接线的同时，尽量减少阵列基板的制备工序。由于阵列基板包括衬底基板和位于衬底基板上的薄膜晶体管阵列；可选地，至少两条接地线与薄膜晶体管阵列的任意一层金属层采用同种材料并在同一工艺中形成；缓冲连接线与薄膜晶体管阵列的有源层采用同种材料并在同一工艺中形成。通过利用阵列基板薄膜晶体管阵列中的金属层同时制备接地线，利用薄膜晶体管阵列中的有源层同时制备缓冲连接线，可以在原有阵列基板制备工序基础上不增加工序，仅改变薄膜晶体管阵列制备过程中的掩膜版图案即可形成有接地线和缓冲连接线组成的静电防护结构，从而避免静电对显示面板内部走线和元件以及内部接地线的影响，改善静电防护能力。
具体地，图6是本发明实施例提供的又一种阵列基板的局部结构示意图，参考图6，阵列基板包括衬底基板40和位于衬底基板40上的薄膜晶体管阵列50；可选地，该薄膜晶体管阵列50中包括金属氧化物薄膜晶体管51和低温多晶硅薄膜晶体管52，缓冲连接线20与金属氧化物薄膜晶体管51的有源层502采用同种材料并在同一工艺中形成。图7是本发明实施例提供的又一种阵列基板的局部结构示意图，参考图7，该阵列基板中同样包括衬底基板40和位于衬底基板40上的薄膜晶体管阵列50；同时，该薄膜晶体管阵列50中包括金属氧化物薄膜晶体管51和低温多晶硅薄膜晶体管52，缓冲连接线20与低温多晶硅薄膜晶体管52的有源层502采用同种材料并在同一工艺中形成。
其中，金属氧化物薄膜晶体管51中的有源层502采用非晶金属氧化物材料形成，低温多晶硅薄膜晶体管52中的有源层502采用单晶硅或多晶硅制成，而非晶金属氧化物材料、单晶硅和多晶硅均为高阻材料，因此制备形成缓冲连接线20时可以实现对静电的降压作用，改善接电线10的静电防护能力。
如上所述，缓冲连接线20可与金属氧化物薄膜晶体管51或低温多晶硅薄膜晶体管52的有源层502采用同种材料在同一工艺中形成，而对于接地线，同样可以利用薄膜晶体管中的金属层采用同种材料在同一工艺中形成，具体地，可以包括金属氧化物薄膜晶体管中的源漏极金属层、低温多晶硅薄膜晶体管中的源漏极金属层和栅极金属层。示例性地，图8-11是本发明实施例提供的又四种阵列基板的局部结构示意图，其中，图8-11所示阵列基板中均包括衬底基板40和位于衬底基板40上的薄膜晶体管阵列50；同时，薄膜晶体管阵列50中包括金属氧化物薄膜晶体管51和低温多晶硅薄膜晶体管52。对比图8-11，其中，图8和图9所示的阵列基板中，静电防护结构中的缓冲连接线20与金属氧化物薄膜晶体管51中的有源层502采用同种材料且在同一工艺中形成，不同之处在于，其接地线10则分别与低温多晶硅薄膜晶体管52中的栅极金属层521和源漏极金属层522采用同种材料在同一工艺中形成。图10和图11所示的阵列基板中，静电防护结构中的缓冲连接线20则与低温多晶硅薄膜晶体管52中的有源层502采用同种材料且在同一工艺中形成，不同之处同样在于，其接地线10则分别与低温多晶硅薄膜晶体管52中的栅极金属层521和源漏极金属层522。
进一步地，继续参考图8-11，由于接地线10和缓冲连接线20异层设置，因此在设置过孔连接接地线10和缓冲连接线20时，同样可以利用薄膜晶体管阵列50中制备过孔的工序于同一工艺形成。如图8-11所示，可选地，阵列基板中还可设置转接线60，缓冲连接线20通过转接线60与接地线10电连接；转接线60与接地线10异层设置，且转接线60与缓冲连接线20异层设置。可选地，在形成转接线时，可利用薄膜晶体管阵列的一层金属层采用同种材料并在同一工艺中形成。
其中，如图8所示，可设置转接线60位于缓冲连接线20远离接地线10的一侧；转接线60分别通过过孔与接地线10、缓冲连接线20电连接。具体地，可设置转接线60与金属氧化物薄膜晶体管51中的源漏极金属层采用同种材料在同一工艺中形成，并且，由于金属氧化物薄膜晶体管51中的源漏极金属层512同样需要设置过孔以与金属氧化物薄膜晶体管51中的栅极511以及有源层502连接，因此可以在同种工艺中同时形成金属氧化物薄膜晶体管51中的源漏极金属层512和转接线60，实现接地线10和缓冲连接线20的过孔连接。
同理，如图9所示，可设置转接线60位于接地线10和缓冲连接线20之间；接地线10通过过孔与转接线60电连接；一个转接线60与相邻的两个缓冲连接线20电连接。具体地，可设置转接线60与金属氧化物薄膜晶体管51中的源漏极金属层512采用同种材料在同一工艺中形成，即利用金属氧化物薄膜晶体管51中的源漏极金属层512同样需要设置过孔以与有源层502连接的工序，实现转接线60与缓冲连接线20的过孔连接。并且，在与低温多晶硅薄膜晶体管52中的源漏极金属层522同工艺中形成时，也可利用源漏极金属层522需要设置过孔与金属氧化物薄膜晶体管51中的源漏极金属层512连接的工序，实现接地线10与转接线60的过孔连接，从而最终实现接地线10与缓冲连接线20的过孔连接。
图10中所示的阵列基板中，转接线60位于接地线10远离缓冲连接线20的一侧；转接线60分别通过过孔与接地线10、缓冲连接线20电连接。图11所示的阵列基板中，转接线60位于接地线10和缓冲连接线20之间；接地线10通过过孔与转接线60电连接；一个转接线60与相邻的两个缓冲连接线20电连接。其中，图10和图11所示的阵列基板，同样利用了薄膜晶体管阵列50中制备金属层和有源层时，需要进行过孔连接的工序，因而利用该过孔工序形成接地线10和缓冲连接线20的过孔连接，本领域技术人员由如10和图11所示的剖面结构可以理解，此处不再赘述。
本发明实施例还提供了一种显示面板，该显示面板包括上述实施例提供的任意一种阵列基板。由于所述显示面板采用上述阵列基板，因此显示面板同样具有上述实施例阵列基板的有益效果。需要说明的是，本发明实施例提供的显示面板还可以包括其他用于显示的膜层、封装结构和电路结构等。本发明实施例提供的显示面板可以是液晶显示面板、有机发光显示面板或者无机发光显示面板。
本发明实施例还提供了一种显示装置，图12为本发明实施例提供的一种显示装置的结构示意图，参见图12，该显示装置1包括本发明实施例提供的任意一种显示面板2。该显示装置1具体可以为手机、笔记本电脑，智能可穿戴设备以及公共大厅的信息查询机等。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (18)
1.一种阵列基板，其特征在于，包括：
显示区和围绕所述显示区的周边区，位于所述显示区的至少一侧的所述周边区内，沿由所述显示区指向所述周边区的方向，设置至少两条接地线；
至少两条所述接地线中，任意相邻的两条所述接地线通过多条缓冲连接线连接；其中，所述缓冲连接线的面电阻大于所述接地线的面电阻。
2.根据权利要求1所述的阵列基板，其特征在于，所述缓冲连接线的面电阻大于106Ω/cm2。
3.根据权利要求1所述的阵列基板，其特征在于，所述缓冲连接线的材料包括非晶氧化物、多晶硅或非晶硅。
4.根据权利要求1所述的阵列基板，其特征在于，至少两条所述接地线同层设置；
所述缓冲连接线与所述接地线异层设置。
5.根据权利要求4所述的阵列基板，其特征在于，所述缓冲连接线与所述接地线通过过孔连接。
6.根据权利要求4所述的阵列基板，其特征在于，所述阵列基板包括衬底基板和位于所述衬底基板上的薄膜晶体管阵列；
至少两条所述接地线与所述薄膜晶体管阵列中的任意一层金属层采用同种材料并在同一工艺中形成；
所述缓冲连接线与所述薄膜晶体管阵列中的有源层采用同种材料并在同一工艺中形成。
7.根据权利要求6所述的阵列基板，其特征在于，所述薄膜晶体管阵列中包括金属氧化物薄膜晶体管和低温多晶硅薄膜晶体管；
所述缓冲连接线与所述低温多晶硅薄膜晶体管中的有源层采用同种材料并在同一工艺中形成，或者，所述缓冲连接线与所述金属氧化物薄膜晶体管的有源层采用同种材料并在同一工艺中形成。
8.根据权利要求4所述的阵列基板，其特征在于，还包括转接线，所述缓冲连接线通过所述转接线与所述接地线电连接；
所述转接线与所述接地线异层设置，且所述转接线与所述缓冲连接线异层设置。
9.根据权利要求8所述的阵列基板，其特征在于，所述转接线位于所述接地线远离所述缓冲连接线的一侧，或者，所述转接线位于所述缓冲连接线远离所述接地线的一侧；
所述转接线分别通过过孔与所述接地线、所述缓冲连接线电连接。
10.根据权利要求8所述的阵列基板，其特征在于，所述转接线位于所述接地线和所述缓冲连接线之间；
所述接地线通过过孔与所述转接线电连接；
一个所述转接线与相邻的两个所述缓冲连接线电连接。
11.根据权利要求8所述的阵列基板，其特征在于，所述阵列基板包括衬底基板和位于所述衬底基板上的薄膜晶体管阵列；所述转接线与所述薄膜晶体管阵列中的一层金属层采用同种材料并在同一工艺中形成。
12.根据权利要求1所述的阵列基板，其特征在于，沿所述周边区朝向所述显示区的方向，至少两条所述接地线的宽度依次减小。
13.根据权利要求12所述的阵列基板，其特征在于，所述接地线的宽度范围为20μm-100μm。
14.根据权利要求1所述的阵列基板，其特征在于，沿所述周边区朝向所述显示区的方向，至少两条所述接地线的线间距依次减小。
15.根据权利要求14所述的阵列基板，其特征在于，所述接地线的线间距范围为10μm-30μm。
16.根据权利要求1所述的阵列基板，其特征在于，所述周边区设置有连接端子区，至少两条所述接地线沿所述显示区的边界延伸，且所述接地线的两端延伸至所述连接端子区并接地。
17.一种显示面板，其特征在于，包括如权利要求1-16任一项所述的阵列基板。
18.一种显示装置，其特征在于，包括如权利要求17所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910364013.XA CN110047816B (zh) | 2019-04-30 | 2019-04-30 | 一种阵列基板、显示面板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910364013.XA CN110047816B (zh) | 2019-04-30 | 2019-04-30 | 一种阵列基板、显示面板和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110047816A CN110047816A (zh) | 2019-07-23 |
| CN110047816B true CN110047816B (zh) | 2021-04-06 |
Family
ID=67280671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910364013.XA Active CN110047816B (zh) | 2019-04-30 | 2019-04-30 | 一种阵列基板、显示面板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110047816B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110416206A (zh) * | 2019-07-29 | 2019-11-05 | 昆山国显光电有限公司 | 显示面板及其制作方法、显示装置 |
| CN110456942B (zh) * | 2019-08-13 | 2022-10-14 | 昆山国显光电有限公司 | 触控显示面板和触控显示装置 |
| CN111445797B (zh) * | 2020-04-07 | 2023-06-30 | 京东方科技集团股份有限公司 | 一种显示面板、其制作方法及显示装置 |
| CN111445806B (zh) * | 2020-04-16 | 2022-07-26 | 上海中航光电子有限公司 | 显示面板和显示装置 |
| CN114253035A (zh) * | 2020-09-23 | 2022-03-29 | 京东方科技集团股份有限公司 | 显示装置和阵列基板 |
| CN112837616B (zh) * | 2021-01-05 | 2022-09-06 | 昆山国显光电有限公司 | 一种显示面板及其制造方法、显示装置 |
| CN113539087B (zh) * | 2021-06-24 | 2022-12-23 | 上海中航光电子有限公司 | 第一显示面板、第二显示面板及其制作方法、显示装置 |
| CN113674621B (zh) * | 2021-08-03 | 2023-06-30 | Tcl华星光电技术有限公司 | 基板及显示面板 |
| CN117678344A (zh) * | 2022-06-29 | 2024-03-08 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| CN119364971A (zh) * | 2023-07-21 | 2025-01-24 | 京东方科技集团股份有限公司 | 一种驱动背板、显示面板及拼接显示装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104423112A (zh) * | 2013-08-30 | 2015-03-18 | 乐金显示有限公司 | 液晶显示装置及其制造方法 |
| CN105070712A (zh) * | 2015-07-10 | 2015-11-18 | 合肥鑫晟光电科技有限公司 | 显示基板及其制作方法、显示面板、显示装置 |
| CN105097785A (zh) * | 2014-05-09 | 2015-11-25 | 群创光电股份有限公司 | 显示面板的多重静电放电环装置 |
| CN107219660A (zh) * | 2017-07-12 | 2017-09-29 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板和显示装置 |
| CN108519696A (zh) * | 2018-03-30 | 2018-09-11 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN109192767A (zh) * | 2018-11-01 | 2019-01-11 | 武汉天马微电子有限公司 | 显示面板和显示装置 |
-
2019
- 2019-04-30 CN CN201910364013.XA patent/CN110047816B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104423112A (zh) * | 2013-08-30 | 2015-03-18 | 乐金显示有限公司 | 液晶显示装置及其制造方法 |
| CN105097785A (zh) * | 2014-05-09 | 2015-11-25 | 群创光电股份有限公司 | 显示面板的多重静电放电环装置 |
| CN105070712A (zh) * | 2015-07-10 | 2015-11-18 | 合肥鑫晟光电科技有限公司 | 显示基板及其制作方法、显示面板、显示装置 |
| CN107219660A (zh) * | 2017-07-12 | 2017-09-29 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板和显示装置 |
| CN108519696A (zh) * | 2018-03-30 | 2018-09-11 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN109192767A (zh) * | 2018-11-01 | 2019-01-11 | 武汉天马微电子有限公司 | 显示面板和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110047816A (zh) | 2019-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110047816B (zh) | 一种阵列基板、显示面板和显示装置 | |
| CN106896609B (zh) | 一种阵列基板及包括其的显示装置 | |
| CN105911787A (zh) | 一种阵列基板以及显示面板 | |
| CN110690365A (zh) | 显示基板及其显示装置 | |
| CN109801909B (zh) | 阵列基板母板及其制造方法、阵列基板、显示装置 | |
| CN107170764B (zh) | 阵列基板、阵列基板的制造方法、显示面板和显示装置 | |
| CN107845645A (zh) | 一种显示面板和显示装置 | |
| CN107393906A (zh) | 一种有机发光显示面板及其制作方法、有机发光显示装置 | |
| CN115206235A (zh) | 显示基板及显示装置 | |
| WO2019206051A1 (zh) | 显示面板及显示装置 | |
| CN112905055B (zh) | 显示基板及其制造方法、显示装置 | |
| TWI648883B (zh) | 微型發光裝置 | |
| US20230147261A1 (en) | Display panel, display device and method for fabricating the display panel | |
| CN104716147B (zh) | 一种tft阵列基板及其制备方法、显示装置 | |
| CN112802883A (zh) | 显示面板和显示装置 | |
| WO2021088824A1 (zh) | 阵列基板、显示装置和静电保护单元 | |
| CN119361584A (zh) | 显示装置 | |
| CN108170317A (zh) | 阵列基板 | |
| TW201541304A (zh) | 觸控面板與觸控顯示裝置 | |
| CN108490707B (zh) | 阵列基板及显示面板 | |
| US20210193650A1 (en) | Display panel and display device | |
| CN105022516A (zh) | 触控面板与触控显示装置 | |
| CN113437086A (zh) | 阵列基板及其制造方法和显示装置 | |
| CN114429959A (zh) | 显示基板及其制备方法、显示装置 | |
| CN110221488B (zh) | 显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |