[go: up one dir, main page]

CN110221488B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN110221488B
CN110221488B CN201910098252.5A CN201910098252A CN110221488B CN 110221488 B CN110221488 B CN 110221488B CN 201910098252 A CN201910098252 A CN 201910098252A CN 110221488 B CN110221488 B CN 110221488B
Authority
CN
China
Prior art keywords
data line
display device
pixel
insulating layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910098252.5A
Other languages
English (en)
Other versions
CN110221488A (zh
Inventor
稲田利弥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Priority to CN202211448062.XA priority Critical patent/CN115808826A/zh
Publication of CN110221488A publication Critical patent/CN110221488A/zh
Application granted granted Critical
Publication of CN110221488B publication Critical patent/CN110221488B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

一种显示装置，包括一基板、位于基板上且沿着一第一方向延伸的一栅极线、覆盖栅极线的一栅极绝缘层、位于栅极绝缘层上方且沿着一第二方向延伸的一第一数据线、覆盖第一数据线的一第一绝缘层、和位于基板和栅极绝缘层之间或是位于第一绝缘层上的一第二数据线。其中第二方向不同于第一方向，第二数据线沿着第二方向延伸，第一数据线和第二数据线两者与栅极线相交。

Description

显示装置
技术领域
本申请是有关于一种显示装置，且特别是有关于一种显示装置的像素设计。
背景技术
具有显示装置的电子产品例如智慧型手机、平板电脑、笔记本电脑、显示器、电视等，无论是在工作、学习还是娱乐上，都已成为现代人不可或缺的必需品。随着可携式电子产品的蓬勃发展，消费者追求更好的电子特性，例如更快的响应速度、更长的使用寿命或更高的稳定性，而产品的功能也更加的多样化。最重要的是，即使显示面板不大，消费者对于显示品质也也有很高的期望。这意味着在需要达到每英吋具有更多的像素数目(即高PPI)，以满足应用中对于显示面板的高解析度的要求。然而，在传统的像素设计中，具有小像素间距(small pixel pitch)的像素的显示面板仍存在一些问题。
一种传统的显示装置包括：基板、设置在基板上的多个半导体部、设置在基板上方并与半导体部绝缘的多条栅极线、覆盖栅极线的第一绝缘层、设置在第一绝缘层上的多条数据线，其中在基板的一法线方向的视图中，数据线与栅极线相交以定义出像素区域。传统的显示装置还包括多个导电垫(conductive pads)，设置在第一绝缘层上并分别对应于像素区域设置。导电垫通过接触(contact)电性连接到相应的半导体部，并通过另一个接触电性连接到像素区域的相应的像素电极。
在传统设计中，数据线和导电垫可以由一第二金属层形成。当在应用所需的显示装置是包括具有小像素间距的像素时，必须相应地减小数据线与数据线或导电垫与导电垫或数据线与导电垫之间的宽度(沿着X-方向)。然而，对于用来形成数据线和导电垫的第二金属层进行图案化，仍存在有制程上的限制。再者，在具有小像素间距的像素应用中，像素电极(例如ITO)的宽度需要减小，使得相邻半导体部之间的最小空间会变得非常窄。
发明内容
本申请是有关于一种具有特殊像素设计的显示装置，其中实施例的像素设计适合应用于具有小像素间距(small pixel pitch)的像素的显示装置。
根据本申请一实施例，提出一种显示装置，包括一基板、位于基板上且沿着一第一方向延伸的一栅极线、覆盖栅极线的一栅极绝缘层、位于栅极绝缘层上方且沿着一第二方向延伸的一第一数据线、覆盖第一数据线的一第一绝缘层、和位于基板和栅极绝缘层之间或是位于第一绝缘层上的一第二数据线。其中第二方向不同于第一方向，第二数据线沿着第二方向延伸，第一数据线和第二数据线两者与栅极线相交。
根据本申请另一实施例，提出一种显示装置，包括一基板、位于基板上沿着一第一方向延伸且彼此相隔开来的多条栅极线、覆盖栅极线的一栅极绝缘层、位于栅极绝缘层上沿着一第二方向延伸且彼此相隔开来的多条数据线、位于栅极绝缘层上且分别对应于这些像素区域的多个导电垫、和多个像素电极电性连接至相应的导电垫。第二方向不同于第一方向，数据线与栅极线相交并定义出像素区域。其中，于俯视基板的方向上，两导电垫对应于沿着第一方向设置的相邻两像素区域。一示例中，两导电垫与这些栅极线其中一者相距不同距离。
根据本申请再一实施例，提出一种显示装置，包括一基板、位于基板上沿着一第一方向延伸且彼此相隔开来的多条栅极线、覆盖栅极线的一栅极绝缘层、位于栅极绝缘层上沿着一第二方向延伸且彼此相隔开来的多条数据线、覆盖数据线的一第一绝缘层、对应于多个像素区域且位于基板和栅极绝缘层之间或是位于第一绝缘层上的多个导电垫、和对应地位于这些像素区域的多个像素电极。其中第二方向不同于第一方向，数据线与栅极线相交并定义出像素区域。其中像素电极其中之一电性连接至对应的导电垫至少其中之一。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1A是为本申请的实施例1-1的一显示装置的像素设计的上视图；图1B是为沿着图1A的剖面线1B-1B所绘的显示装置的剖面图；图1C是为沿着图1A的剖面线1C-1C所绘的显示装置的剖面图。
图2A是为本申请的实施例1-1中一修饰的显示装置的像素设计的上视图；图2B是为沿着图2A的剖面线2B-2B所绘的显示装置的剖面图。
图3A-3C是绘示第一实施例1-1中于一有源区域AA的不同构型的像素设计和周边区域AP的数据驱动IC连接。
图4A是为本申请的实施例1-2的一显示装置的像素设计的上视图；图4B是为沿着图4A的剖面线4B-4B所绘的显示装置的剖面图；图4C是为沿着图4A的剖面线4C-4C所绘的显示装置的剖面图。
图5A是为本申请的实施例1-3的一显示装置的像素设计的上视图；图5B是为沿着图5A的剖面线5B-5B所绘的显示装置的剖面图；图5C是为沿着图5A的剖面线5C-5C所绘的显示装置的剖面图。
图6A是为本申请的第二实施例的一显示装置的像素设计的上视图；图6B是为沿着图6A的剖面线6B-6B所绘的显示装置的剖面图。
图7是为本申请的第二实施例中一显示装置的另一像素设计的上视图。
图8A是为本申请的实施例3-1的一显示装置的像素设计的上视图；图8B是为沿着图8A的剖面线8B-8B所绘的显示装置的剖面图。
图9A是为本申请的实施例3-2的一显示装置的像素设计的上视图；图9B是为沿着图9A的剖面线9B-9B所绘的显示装置的剖面图。
图10A是为本申请的第四实施例的一显示装置的像素设计的上视图；图10B是为沿着图10A的剖面线10B-10B所绘的显示装置的剖面图。
图11是为本申请的第五实施例的一显示装置的像素设计的上视图。
图12A是为本申请的第六实施例的一显示装置的像素设计的上视图；图12B是为沿着图12A的剖面线12B-12B所绘的显示装置的剖面图。
图13为第一应用中包括一实施例的显示装置的像素设计的上视图。
图14A为第二应用中包括一实施例的显示装置的像素设计的上视图；图14B是为沿着图14A的剖面线14B-14B所绘的显示装置的剖面图。
图15A为第三应用中包括一实施例的显示装置的像素设计的上视图；图15B是为沿着图15A的剖面线15B-15B所绘的显示装置的剖面图。
图16A为第四应用中包括一实施例的显示装置的像素设计的上视图；图16B是为沿着图16A的剖面线16B-16B所绘的显示装置的剖面图；图16C是为沿着图16A的剖面线16C-16C所绘的显示装置的剖面图。
图中元件标号说明：
S：基板
204、204’、204C、204(1,1)、204(1,3)、204(2,2)、204(2,1)、204(2,3)、204(3,2)、284：半导体部
205：栅极绝缘层
207：第一绝缘层
208：第二绝缘层
203：第三绝缘层
209：第四绝缘层
SL、SL1、SL2：栅极线
DL、DL’：数据线
DL1：第一数据线
211：第一主体部
213：第一突出部
DL2、DL2’：第二数据线
221：第二主体部
223：第二突出部
DL3：第三数据线
D1：第一方向
D2：第二方向
D3：第三方向
P1,1、P1,2、P1,3、P2,1、P2,2、P2,3、P3,1、P3,2、P3,3：像素区域
C1：第一接触部
C2、C2’：第二接触部
C3：第三接触部
PD、PD(1,1)、PD(1,3)、PD(2,2)、PD(2,1)、PD(2,3)、PD(3,2)、PDM3：导电垫
Ccont、Cc-cont、C5：接触
Clower：下接触
Cupper：上接触
PE、PEB：像素电极
DE：漏极电极
dM1、dM2、DDL、d1、d2：距离
WITO’：宽度
AA：有源区域
AP：周边区域
TIC：IC端
deMUX：解多工器
具体实施方式
于本申请中，提出一种具有特殊像素设计的显示装置，且实施例适合应用于像素具有小像素间距(small pixel pitch)的一种显示装置。本申请的实施例可应用于一液晶显示装置，但本申请并不仅限于此，本申请的实施例也可应用于一有机发光显示装置，例如微发光二极管显示装置(micro-LED display apparatus)或次毫米发光二极管显示装置(mini-LED display apparatus)。再者，本申请的实施例可以应用于多种不同型态的像素的开关单元(例如薄膜晶体管(TFT))，例如低温多晶硅显示装置(low temperaturepolysilicon，LTPS)的TFT(即，包含多晶硅的有源层)，LCD的非晶硅(a-Si)TFT、LCD的金属氧化物TFT(例如IGZO)、或是显示装置中其他型态的TFT。因此，可应用的TFT的半导体层的材料并不特别限制，例如含有非晶硅、多晶硅或金属氧化物等材料的TFT，皆属本申请可应用的开关单元。
以下参照所附附图详细叙述本申请的多种实施态样。需注意的是，实施例所提出的实施态样的结构、制程和内容仅为举例说明之用，本申请欲保护的范围并非仅限于所述的态样。需注意的是，本申请并非显示出所有可能的实施例，亦可结合所提出的实施例内容以做应用。相关领域者可在不脱离本申请的精神和范围内对实施例的结构和制程加以变化与修饰，以符合实际应用所需。因此，未于本申请提出的其他实施态样也可能可以应用。再者，附图已简化以利清楚说明实施例的内容，附图上的尺寸比例并非按照实际产品等比例绘制。因此，说明书和附图内容仅作叙述实施例之用，而非作为限缩本申请保护范围之用。再者，实施例中相同或类似的标号用以标示相同或类似的部分，以利清楚说明实施例。
再者，说明书与权利要求中所使用的序数例如”第一”、”第二”、”第三”等的用词，是为了修饰权利要求的元件，其本身并不意含及代表该请求元件有任何之前的序数，也不代表某一请求元件与另一请求元件的顺序、或是制造方法上的顺序，这些序数的使用仅用来使具有某命名的一请求元件得以和另一具有相同命名的请求元件能作出清楚区分。此外，当一第一材料层形成于一第二材料层上或上方时，包括了此第一材料层“直接”接触而形成于第二材料层上的情形，也包括了第一材料层和第二材料层之间夹设有一或多个其它材料层的情形，也就是第一材料层没有直接接触第二材料层。此外，用于描述连接状态的用词，例如“连接”(connect)、“互相连接”(connect to each other)等，除非文中特别指明，这些用词可意指直接接触的两个结构或是非直接接触的两个结构(即，还有其他结构设置其中)。再者，“相邻”或“邻近的”的用词，可用于描述位置邻近的两个元件，且其位置可在相同水平面上或在不同水平面上(例如，两元件分别设置在较高和较低的位置)。
第一实施例
实施例1-1
图1A是为本申请的实施例1-1的一显示装置的像素设计的上视图。图1B是为沿着图1A的剖面线1B-1B所绘的显示装置的剖面图。图1C是为沿着图1A的剖面线1C-1C所绘的显示装置的剖面图。请参照图1A-1C。于一示例性的实施例中，一显示装置包括一基板S、位于基板S上的多个半导体部(semiconductor portions)(例如多晶硅部)204、位于基板S上且沿着一第一方向D1(例如X-方向)延伸的多条栅极线(gate lines)SL(栅极线SL例如位于半导体部204上方且与半导体部204以一栅极绝缘层205而绝缘)、覆盖栅极线SL的一第一绝缘层207、位于第一绝缘层207上且沿着一第二方向D2(第二方向D2不同于第一方向D1，例如Y-方向)延伸的多条第一数据线(数据总线线)DL1、覆盖第一数据线DL1的一第二绝缘层208、以及沿着第二方向D2延伸的多条第二数据线(数据总线线)DL2。根据第一实施例，第二数据线DL2位于基板S和栅极绝缘层205之间，例如第二数据线DL2位于半导体部204下方且通过一第三绝缘层203与半导体部204绝缘，如图1B和图1C所示。
于一些实施例中，位于基板S上的栅极线SL可能是非直线型态且沿着第一方向D1(例如X-方向)延伸。再者，于一些实施例中，栅极线SL在第二方向D1(例如Y-方向)上可能具有不同宽度。于一些实施例中，第一数据线DL1和第二数据线DL2可能是非直线型态(例如，配置为类似锯齿形线条(zigzag-shaped lines))且沿着第二方向D2(例如Y-方向)延伸。
多条第一数据线DL1和多条第二数据线DL2与多条栅极线SL相交而定义出多个像素区域(pixel regions)。第一数据线DL1和第二数据线DL2分别对应于这些像素区域中沿着该第一方向设置的相邻的两像素区域。于此示例中，以9个像素区域(例如图1A中左上角落所对应标示，分别为像素区域P1,1、P1,2、P1,3、P2,1、P2,2、P2,3、P3,1、P3,2、P3,3)排列如一矩阵做说明。再者，相邻的两个半导体部204分别通过第一接触部(first contact)C1和第二接触部(second contact)C2而电性连接至对应的第一数据线DL1和第二数据线DL2，虽然此示例图中显示具规则形状的像素区域，但本申请并不以此为限。于一些实施例中，像素区域也可以配置成不规则形状，视应用的像素设计而定，但此些像素区域仍以周期性排列的单元(periodically arranged units)呈现。
显示装置更包括多个导电垫(conductive pads)PD设置于第一绝缘层207上且分别对应于像素区域设置。根据第一实施例，导电垫PD和第一数据线DL1可以是用相同的金属层例如第二金属层而形成(亦即，两者位于同一水平面上)，且在相邻的第一数据线DL1和第二数据线DL2之间至少设置一个导电垫PD。导电垫PD可以作为TFT结构中的漏极接垫。再者，其中至少一导电垫PD透过一下接触(lower contact)Clower电性连接至于对应的半导体部204的至少一者，透过一上接触(upper contact)Cupper以电性连接至上方对应的像素电极PE，且至少一导电垫位于该基板和该第二绝缘层208之间、或是位于该第一绝缘层207上。于另一实施例，导电垫PD和第一数据线DL1可以是用不同的金属层而形成(亦即，两者不位于同一水平面上)，只要可以透过一接触与像素电极PE或另一接触与对应的半导体部204电性连接即可。
本申请并不仅限于LCD显示装置的应用。本申请可以应用于其他型态的显示装置，例如发光二极管(LED)、有机发光二极管(OLED)和量子点发光二极管(QLED)的显示装置，其中如此示例所叙述的像素电极PE可以是LED、OLED或QLED显示装置的二极管的电极其中一者。此外，像素电极虽电性连接至相应的导电垫(如漏极垫)，但于部分实施例中像素电极可能不是设置在相应的像素区域的正上方处。例如，OLED显示装置的阳极并非设置于相应的像素区域的正上方处，其中像素是以对应的栅极线SL、数据线DL驱动。
于第一实施例的像素设计中，应用与制作第一数据线的导电层(如第二金属层)不同的另一导电层(例如用以制作一遮光层的一金属层)，以形成包括第二数据线DL2的另一导电图案。如图1A和图1B所示，以不同的导电层(或金属层)制作的第一数据线DL1和第二数据线DL2交替排列(arranged alternately)。因此，相较于传统的像素设计，实施例的第一数据线DL1可以排列的更为疏松，例如可以增加两相邻的第一数据线DL1在第一方向D1(例如X-方向)上的一距离dM1。再者，两相邻的第二数据线DL2在第一方向D1(例如X-方向)上的一距离dM2也可以扩大。由于第一数据线DL1和第二数据线DL2位于不同层(亦即，两者不位于同一水平面上)，于俯视上两条相邻近的数据线之间的距离可以设计的较数据线都是由同层所制作的导电层更大，所以更适合高PPI产品的设计，或是可以增加良好的光学表现特性。
除了图1A-1C所绘示的实施例结构，分别连接相邻两半导体部204至第一数据线DL1和第二数据线DL2的第一接触部C1和第二接触部C2的位置亦可以改变，而数据线和半导体部的形状也需相应的修饰和调整。图2A是为本申请的实施例1-1中一修饰的显示装置的像素设计的上视图。图2B是为沿着图2A的剖面线2B-2B所绘的显示装置的剖面图。请参照图2A和图2B。图2A/2B和图1A/1B/1C中相同或类似的部分标以相同或类似的标号，且如上述内容已清楚叙述元件细节，在此不再重复赘述。
于图1A-1C的示例结构中，第一接触部C1与沿着第二方向D2延伸的第一数据线DL1至少部分重叠设置，且各个第一接触部C1被对应的第一数据线DL1至少部分地覆盖(即，部分地或完全地覆盖)。类似地，第二接触部C2与沿着第二方向D2延伸的第二数据线DL2至少部分重叠设置，且各个第二接触部C2被对应的第二数据线DL2部分地或完全地覆盖。再者，图1A-1C的示例结构中采用L-形状的半导体部204以与第一接触部C1和第二接触部C2的位置相配合。于此例中，半导体部为L-形状仅为示意，实际上亦可是设计需要而为其他任意形状，本申请对此并不多做限制，只要可以达到其功效即可。
如图2A-2B所示例的另一种结构中，第一接触部C1和第二接触部C2位于相应的像素区域中。因此，数据线(如DL1和DL2)的形状相应地修饰改变以对应第一接触部C1和第二接触部C2的位置。例如，各条第一数据线DL1包括一第一主体部(first body portion)211沿着第二方向D2延伸，至少一第一突出部(first protruding portions)213，沿着与第二方向D2不同的方向(例如第一方向D1)延伸且连接第一主体部211。至少一第一突出部213位于相应的数个像素区域其中一者中，其中第一接触部C1电性连接于至少一第一突出部213。
在一实施例中，各条第一数据线DL1包括沿着第二方向D2延伸的一第一主体部(first body portion)211，以及沿着与第二方向D2不同的方向(例如第一方向D1)延伸的数个第一突出部(first protruding portions)213，且第一突出部213连接第一主体部211。各个第一突出部213位于相应的像素区域内，其中在像素区域内，第一接触部C1电性连接于第一突出部213。
类似的，各条第二数据线DL2包括一第二主体部(second body portion)221沿着第二方向D2延伸，至少一第二突出部(second protruding portions)223，沿着与第二方向D2不同的方向(例如第一方向D1)延伸且连接第二主体部221。至少一第二突出部223位于相应的数个像素区域的其中一者中，其中在第二接触部C2电性连接于至少一第二突出部223。
在一实施例中，各条第二数据线DL2包括沿着第二方向D2延伸的一第二主体部(second body portion)221，以及沿着与第二方向D2不同的方向(例如第一方向D1)延伸的数个第二突出部(second protruding portions)223，且第二突出部223连接第二主体部221。各个第二突出部223位于对应的像素区域内，其中在像素区域内，第二接触部C2电性连接于第二突出部223。
再者，图2A-2B所示例的结构包括半导体部204’。图2A-2B的两相邻半导体部204’之间的空间更为改善。于另一实施例，第一突出部213和第二突出部223可沿着一第三方向(未显示于附图)延伸，第三方向不同于第二方向，只要第一突出部213连接第一主体部211和第二突出部223连接第二主体部221即可。再者，第一突出部213和第二突出部223可延伸于不同方向上，或第一突出部213与第二突出部223的形状可以相同也可以是不相同，本申请对此并不多做限制。至于第三方向可以与第一方向相同或与第一方向不同，本申请对此亦不特别限制。
图3A-3C是绘示第一实施例1-1中于一有源区域AA的不同构型的像素设计和周边区域AP的数据驱动IC连接。如图3A-3C所示，第一数据线DL1和第二数据线DL2可连接至一集成电路的IC端TIC。图3C中，第一数据线DL1和第二数据线DL2可连接至一解多工器(demultiplexer)deMUX(单一输入、多个输出的开关)。本申请并不特别限制第一数据线DL1/第二数据线DL2与IC端之间的连接。
实施例1-2
图4A是为本申请的实施例1-2的一显示装置的像素设计的上视图。图4B是为沿着图4A的剖面线4B-4B所绘的显示装置的剖面图。图4C是为沿着图4A的剖面线4C-4C所绘的显示装置的剖面图。请参照图4A-4C。图4A-4C和图1A-1C中相同或类似的部分标以相同或类似的标号，且如上述内容已清楚叙述元件细节，在此不再重复赘述。
根据实施例1-1(如图1A-1C和图2A-2B所示)，其像素设计将数据线安排于不同水平面的两个层，例如第一数据线DL1设置于第一绝缘层207上，而第二数据线DL2设置于基板S和栅极绝缘层205之间；换句话说，第二数据线DL2所在的水平面低于第一数据线DL1所在的水平面。然而，本申请并不限于如实施例1-1的配置方式。根据实施例1-2，如图4A-4C所示，第二数据线DL2’所在的水平面高于第一数据线DL1所在的水平面。于一示例中，第一数据线DL1和第二数据线DL2’可分别由一第二金属层和一第三金属层制成。第二绝缘层208覆盖第一数据线DL1，而第二数据线DL2’则位于第二绝缘层208上。第二数据线DL2’被一第四绝缘层209所覆盖，且像素电极PE则位于第四绝缘层209上。再者，如图4A和图4B所示，相邻的两个半导体部204分别通过第一接触部(first contact)C1和第二接触部(secondcontact)C2’而电性连接至对应的第一数据线DL1和第二数据线DL2’。第一接触部C1与沿着第二方向D2延伸的第一数据线DL1于俯视方向(第一数据线DL1所在平面的法线方向)上重叠设置，第二接触部C2’与沿着第二方向D2延伸的第二数据线DL2’于俯视方向上重叠设置。
图4A-4C中的其他元件的空间配置和结构细节，例如，栅极线SL、第三绝缘层203、半导体部204、栅极绝缘层205、第一绝缘层207、导电垫PD等元件及其位置(包括延伸方向)和连接关系等，已叙述如上，在此不再重复赘述。
再者，第一接触部C1和第二接触部C2’可位于像素区域内，且数据线(如DL1和DL2)和半导体部204的形状可相应于第一接触部C1和第二接触部C2’的位置而做修饰改变。其结构细节，例如前述的包括沿着第一方向D1延伸的突出部(213and 223)的数据线以及长方形的半导体部(请参照图2A、图2B的内容)，在此不再重复赘述。
实施例1-3
亦可根据组合上述实施例1-1和1-2的设计概念来配置像素。图5A是为本申请的实施例1-3的一显示装置的像素设计的上视图。图5B是为沿着图5A的剖面线5B-5B所绘的显示装置的剖面图。图5C是为沿着图5A的剖面线5C-5C所绘的显示装置的剖面图。图5A-5C和图4A-4C与图1A-1C中相同或类似的部分标以相同或类似的标号，且如上述内容已清楚叙述元件细节，在此亦不再重复赘述。
实施例1-3提供了实施例1-1和1-2的一种可应用的组合，其像素设计将数据线安排于不同水平面的三个层(依照一规则方式或无规则方式设置)，例如第一数据线DL1设置于第一绝缘层207上，第二数据线DL2设置于基板S和栅极绝缘层205之间，而第三数据线DL3设置于第二绝缘层208上。再者，如图5A和图5B所示，相邻的三个半导体部204分别通过第一接触部(first contact)C1、第二接触部(second contact)C2和第三接触部(thirdcontact)C3而电性连接至对应的第一数据线DL1、第二数据线DL2和第三数据线DL3。关于实施例1-3的第二数据线DL2的配置，可参照如实施例1-1的第二数据线DL2(图1A-1C)；关于实施例1-3的第三数据线DL3的配置，请参照如实施例1-2的第二数据线DL2’(图4A-4C)。实施例1-3的第一数据线DL1、第二数据线DL2和第三数据线DL3的结构细节，在此不赘述。值得注意的是，在此的第一数据线DL1、第二数据线DL2和第三数据线DL3可以是有规则的或无规则的配置，本申请对此并不多做限制。例如图5A中是绘示第一数据线DL1、第三数据线DL3、第二数据线DL2和第一数据线DL1沿着第一方向D1(如X-方向)配置。只要两个相邻的半导体部204电性连接至位于不同水平面的数据线，则在同一水平面的两条相邻数据线之间的空间(例如，设置于第一绝缘层207上的两条相邻的第一数据线DL1，或者是设置于基板S和第三绝缘层203之间的两条相邻的第二数据线DL2，或者是设置于第二绝缘层208上的两条相邻的第三数据线DL3)就能增加，而且比起传统像素设计中(数据线都是由同层所制作)的两条相邻数据线之间的空间要更大。亦即，像素电极可以设计得更大，使具有较昔知设计具有更良好的光学特性，例如开口率增大或是穿透率可以提升。
据此，第一实施例(例如实施例1-1、1-2和1-3)的像素设计将数据线安排于至少两个不同水平面的层中，其可更容易地形成导电图案(例如第一数据线的图案、第二数据线的图案、导电垫的图案)以及形成像素的相关元件/层。因此，实施例的像素设计特别适合应用于一种显示装置其像素具有小像素间距(small pixel pitch)。
第二实施例
图6A是为本申请的第二实施例的一显示装置的像素设计的上视图。图6B是为沿着图6A的剖面线6B-6B所绘的显示装置的剖面图。图6A、图6B与图1A-1C中相同或类似的部分标以相同或类似的标号，且如上述内容已清楚叙述元件细节，在此亦不再重复赘述。
第二实施例中，电性连接数据线与半导体部的接触(例如图6A、图6B的接触Ccont)位置在第一方向D1(例如X-方向)上错开地设置，而使数据线可以排列地更紧密但又不影响接触(例如Ccont)座落的位置与其电性连接的效果。
如图6A、图6B所示，一显示装置包括一基板S、多个半导体部(例如多晶硅部)204位于基板S上的、多条栅极线SL(栅极线SL例如位于半导体部204上方且与半导体部204以一栅极绝缘层205而绝缘)位于基板S上且彼此相隔开来，这些栅极线沿着第一方向D1(例如X-方向)延伸、一第一绝缘层207覆盖这些栅极线SL、多条数据线DL，位于第一绝缘层207上且彼此相隔开来，这些数据线沿着第二方向D2(第二方向不同于该第一方向，例如Y-方向)延伸、该多条数据线DL与多条栅极线SL相交而定义出多个像素区域(pixel regions)。多个导电垫PD位于第一绝缘层207上且分别对应于这些像素区域、以及覆盖数据线DL与导电垫PD的一第二绝缘层208。多个像素电极PE电性连接至相应的这些导电垫。于俯视基板的方向上，两个导电垫对应于沿着该第一方向设置的相邻两个像素区域。驱动信号经由对应的栅极线SL、数据线DL而驱动像素电极PE。
于此示例中，以9个像素区域(例如图中所对应标示的像素区域P1,1、P1,2、P1,3、P2,1、P2,2、P2,3、P3,1、P3,2、P3,3)排列如一矩阵做说明。因此，在相关像素区域中的TFT的半导体部和导电垫可根据相应的像素区域而标示上其对应位置，例如半导体部204(1,1)、204(1,3)、204(2,2)、204(2,1)、204(2,3)、204(3,2)和导电垫PD(1,1)、PD(1,3)、PD(2,2)、PD(2,1)、PD(2,3)、PD(3,2)，以利清楚说明之用，但非用以限制公开内容之用。
根据第二实施例，导电垫PD和数据线DL可以是用相同的金属层例如第二金属层而形成(亦即，两者位于同一水平面上)，且在相邻的数据线DL之间设置一个导电垫PD。导电垫PD可以作为TFT结构中的漏极接垫。同样的，其中一个导电垫PD透过一下接触(lowercontact)Clower电性连接至对应的半导体部204，而透过一上接触(upper contact)Cupper以电性连接至对应的像素电极PE。
如图6A所示，俯视第二实施例的显示装置，沿着第一方向D1(例如X-方向)设置的相邻两像素区域的两个导电垫PD，分别邻近于两栅极线SL1、SL2。以沿第一方向D1设置的像素区域P2,1和P2,2为例，导电垫PD2,1和PD2,2分别邻近于栅极线SL1和SL2设置，如图6A所示。两个导电垫相距于这些栅极线其中之一有不同距离。于一实施例中，，导电垫PD2,1和栅极线SL1之间的距离(最短距离)大于导电垫PD2,2和栅极线SL1之间的距离(最短距离)；导电垫PD2,2和栅极线SL2之间的距离(最短距离)大于导电垫PD2,1和栅极线SL2之间的距离(最短距离)。
于一实施例中，俯视第二实施例的显示装置，沿着第一方向D1(例如X-方向)设置的相邻两像素区域的两个导电垫PD，在第一方向D1上相互错开。例如，沿着第一方向D1(例如X-方向)设置的像素区域P2,1和P2,2的导电垫PD2,1和PD2,2，在第一方向D1上彼此错开。如图6A所示，导电垫PD2,1设置于像素区域P2,1的一下部，而导电垫PD2,2设置于像素区域P2,2的一上部。于一实施例中，导电垫PD2,1和栅极线SL1之间的距离(最短距离d1)不同于导电垫PD2,2和栅极线SL1之间的距离(最短距离d2)；或者，导电垫PD2,2和栅极线SL2之间的距离(最短距离)不同于导电垫PD2,1和栅极线SL2之间的距离(最短距离)。
于第二实施例的像素设计，半导体部204通过接触Ccont而电性连接至对应的数据线DL，且相邻的两个接触Ccont在第一方向D1(例如X-方向)上是彼此错开的。例如，连接像素区域P2,1的半导体部204(2,1)的接触Ccont以及连接像素区域P2,2的半导体部204(2,2)的接触Ccont在第一方向D1(例如X-方向)上是彼此错开的。换句话说，连接像素区域P2,1的半导体部204(2,1)的接触Ccont以及连接像素区域P2,2的半导体部204(2,2)的接触Ccont，其各自与栅极线SL1之间的距离(最短距离)(栅极线SL1位于像素区域P1,1和P2,1之间)，并不相同。
再者，如图6A所示，第二实施例中，具有不同形状的半导体部例如204(2,1)和204(2,2)沿着第一方向D1(例如X-方向)交替地设置。俯视第二实施例的半导体部，对应于沿着第一方向设置的两相邻像素区域的两个半导体部，其具有在第二方向D2(例如Y-方向)上彼此上下颠倒的形状。例如，像素区域P2,1的半导体部204(2,1)的形状与像素区域P2,2的半导体部204(2,2)的形状，在第二方向D2上互为上下颠倒。如图6A所示，于像素区域P2,1中从接触Ccont到下接触(lower contact)Clower假设称为一种“底部到顶部”(“bottom-to-top”)的一半导体部的设置，则像素区域P2,2中从接触Ccont到下接触Clower则称为一种“顶部到底部”(“top-to-bottom”)的另一半导体部的设置。亦即，若第二方向(例如Y-方向)定义为一垂直方向，则TFT的半导体部204(2,2)的形状为半导体部204(2,1)于垂直方向上的一上下颠倒形状(an upside-down shape)。据此，相较于传统像素设计，实施例的半导体部(如多晶硅)可以排列的更为疏松，致使两相邻半导体部之间的空隙(/距离)可以更为扩大。
再者，接触Ccont可与沿着第二方向D2延伸的数据线DL重叠设置，且被对应的数据线DL至少部分地覆盖，如图6A所示。另外，这些接触Ccont亦可位于相应的像素区域中(例如位于像素区域的像素电极的下方)，而数据线(如DL’)的形状相应地修饰改变以对应接触Ccont位置。图7是为本申请的第二实施例中一显示装置的另一像素设计的上视图，其中沿着图7的剖面线6B-6B所绘的显示装置的剖面图等同于图6B。图7的元件细节，例如上述的包括有沿着第二方向D2延伸的主体部(body portion)211以及沿着第一方向D1延伸的数个突出部(protruding portions)213的数据线DL’、以及长方形的半导体部(如图2A和图2B的相关内容)，在此不再重复赘述。
第三实施例
类似于第二实施例中的半导体部的构型与配置，如俯视半导体部，第三实施例中相应于沿着第一方向D1(例如X-方向)设置的两相邻像素区域的两个半导体部，其具有在第二方向D2上(例如Y-方向上)彼此上下颠倒的形状。相较于传统像素设计，第三实施例的半导体部可以排列的更为疏松，致使两相邻半导体部之间的空隙(/距离)可以更为扩大。第二、三实施例主要不同之处在于像素区域的像素电极的形状与尺寸。
实施例3-1
图8A是为本申请的实施例3-1的一显示装置的像素设计的上视图。图8B是为沿着图8A的剖面线8B-8B所绘的显示装置的剖面图。图8A、图8B与图6A、图6B和图1A-1C中相同或类似的部分标以相同或类似的标号，且如上述内容已清楚叙述元件细节，在此亦不再重复赘述。于实施例3-1中，像素电极PEB的尺寸加大而跨过相邻的数据线DL。因此，像素电极PEB具有在水平方向上延伸的长方形形状。如图8A所示，一个像素电极PEB在第一方向D1上的宽度WITO’大于两相邻数据线DL的一距离DDL，以达到更高的开口率(higher aperture ratio)和/或可以超过一般针对像素的同层间距设计规则的限制。于一示例中，一像素电极PEB的宽度WITO’大于距离DDL的1.5倍。
实施例3-2
图9A是为本申请的实施例3-2的一显示装置的像素设计的上视图。图9B是为沿着图9A的剖面线9B-9B所绘的显示装置的剖面图。图9A、图9B与图8A、图8B中相同或类似的部分标以相同或类似的标号，且如上述内容已清楚叙述元件细节，在此亦不再重复赘述。如图9A所示，像素区域的像素电极PEB以三角形排列(delta arrangement)方式进行配置，此有利于多个方向上显示影像边缘，从而显示平滑的影像。
第四实施例
图10A是为本申请的第四实施例的一显示装置的像素设计的上视图。图10B是为沿着图10A的剖面线10B-10B所绘的显示装置的剖面图。图10A、图10B与图1A-1C和图2A、图2B中相同或类似的部分标以相同或类似的标号，且如上述内容已清楚叙述元件细节，在此亦不再重复赘述。
类似于第一实施例的像素设计(如图2A)，第四实施例的一显示装置亦包括了由不同导电层(或金属层)所制得的多条第一数据线DL1和多条第二数据线DL2。于第四实施例中，第二数据线DL2(例如在形成半导体部的图案前以一第一金属层所制成)位于第一数据线DL1之下且与第一数据线DL1(例如以一第二金属层所制成)绝缘。再者，相邻两半导体部204分别透过第一接触部C1和第二接触部C2电性连接至第一数据线DL1和第二数据线DL2。因此，于俯视基板的方向上(于沿着基板的一法线方向，例如图10B中的Z方向俯视基板)，邻近设置的第二数据线DL2和第一数据线DL1至少部分重叠。如图10B所示，第一数据线DL1与相邻设置的第二数据线DL2重叠(但本申请并不局限于此)。
图10A、图10B中的其他元件的空间配置和结构细节，例如栅极线SL、第三绝缘层203、栅极绝缘层205、半导体部204、第一绝缘层207、数据线的突出部(213/223)和主体部(211/221)、导电垫PD等元件与其位置(包括延伸方向)、以及接触(例如下接触Clower和上接触Cupper)的连接关系等等，可参照前面实施例的内容，在此不再重复赘述。
根据第四实施例，其像素设计将数据线安排于两个不同的水平面，例如第一数据线DL1设置于第一绝缘层207上，第二数据线DL2设置于基板S和栅极绝缘层205之间。换句话说，第二数据线DL2所在的水平面低于第一数据线DL1所在的水平面。相较于传统像素设计，实施例的第一数据线DL1可以排列的更为疏松。所以两相邻第一数据线DL1之间于第一方向上(例如X-方向)的一距离以及两相邻第二数据线DL2之间于第一方向上(例如X-方向)的一距离都可以增加。因此，实施例的像素设计亦特别适合应用于一种像素具有较小像素间距(small pixel pitch)的显示装置。再者，于第四实施例中，由于第一、第二数据线配置是部分地或完全地重合，因此第四实施例的像素设计的开口率亦高于传统像素设计的开口率。
第五实施例
图11是为本申请的第五实施例的一显示装置的像素设计的上视图。图11与图6A、图6B中相同或类似的部分标以相同或类似的标号，且如上述内容已清楚叙述元件细节，在此亦不再重复赘述。
第五实施例中，一显示装置包括位于一基板上的多个半导体部(例如多晶硅部)204C、位于基板上且沿着第一方向D1(例如X-方向)延伸的多条栅极线SL(栅极线SL例如位于半导体部204C上方且与半导体部204C绝缘)、覆盖栅极线SL的一第一绝缘层、沿着第二方向D2(例如Y-方向)延伸且相互间隔开来的多条数据线DL(例如位于第一绝缘层上)、位于第一绝缘层上的多个导电垫PD、以及覆盖数据线DL与导电垫PD的一第二绝缘层(未显示于图11)。多条数据线DL与多条栅极线SL相交而定义出多个像素区域(pixel regions)。类似的，导电垫PD(作为TFT结构中的漏极接垫)其中之一透过一上接触(upper contact)Cupper而电性连接至对应的像素区域的像素电极PE，透过一下接触(lower contact)Clower而电性连接至对应的半导体部204C。
于第五实施例中，半导体部204C通过对应的接触Cc-cont而电性连接至相应的数据线DL。因此，如图11所示，沿着第二方向D2(例如Y-方向)设置的两个相邻像素区域，其对应的像素电极PE共同连接至半导体部204C其中一者。透过两个像素(或两个子像素)共同使用一个接触Cc-cont(连接至半导体部204C和数据线DL)可有效改善开口率的损失。
第五实施例的像素设计提供了一种可以减少开口率损失及可超过一般像素设计规则限制的有效方式。一般而言，例如靠近接触的液晶分子排列相对于其他区域较为紊乱或其穿透率低而容易产生开口率及/或穿透率的损失。再者，此实施例的像素设计也特别适合应用于一种像素具有较小像素间距(small pixel pitch)的显示装置。
第六实施例
图12A是为本申请的第六实施例的一显示装置的像素设计的上视图。图12B是为沿着图12A的剖面线12B-12B所绘的显示装置的剖面图。图12A、图12B与图6A、图6B中相同或类似的部分标以相同或类似的标号，且如上述内容已清楚叙述元件细节，在此亦不再重复赘述。
如图12A、图12B所示，一显示装置包括一基板S、位于基板S上的多个半导体部(例如多晶硅部)204、位于基板S上且沿着第一方向D1(例如X-方向)延伸的多条栅极线SL(栅极线SL例如位于半导体部204上方且与半导体部204以栅极绝缘层205而绝缘)、覆盖栅极线SL的一第一绝缘层207、位于第一绝缘层207上且沿着第二方向D2(例如Y-方向)延伸的多条数据线DL、以及覆盖数据线DL的一第二绝缘层208。多条数据线DL与多条栅极线SL相交而定义出多个像素区域(pixel regions)。第六实施例的显示装置更包括多个导电垫PDM3(例如作为TFT结构中的漏极接垫)位于第二绝缘层208上且分别相应于像素区域。再者，一第四绝缘层009覆盖导电垫PDM3。数据线DL分别透过接触Ccont而电性连接至对应的半导体部204。
第六实施例中，对应于一个像素区域的一像素电极PE电性连接至相应的一导电垫PDM3。例如，像素电极PE透过一上接触(upper contact)Cupper’而电性连接至导电垫PDM3。再者，于一像素区域中，一导电垫PDM3透过一下接触(lower contact)Clower’而电性连接至对应的半导体部204。亦即，一导电垫PDM3提供了像素电极PE与半导体部204之间的连接。于另一实施例中，多个导电垫PDM3亦可设置于基板S和栅极绝缘层205之间。
于第六实施例的像素设计中，是将导电垫PDM3和数据线DL安排于不同的水平面，对于应用中具有较小像素间距的显示装置，这也提供了一种缩短相邻数据线之间的距离的解决方案。
应用
虽然上述仅提出六个实施例做说明，但本申请并不仅限于这些示例的像素设计。这些实施例内容的组合亦可能可以实施。以下列出一些(非全部)应用内容，其结合了上述两个或多个实施例内容的像素设计，以做说明。以下应用与上述实施例中，相同或类似的元件部分标以相同或类似的标号，且如上述内容已清楚叙述其细节，在此亦不再重复赘述。
图13为第一应用中包括一实施例的显示装置的像素设计的上视图。于第一应用中所提出的像素设计结合了第一实施例1-1(即，第一数据线DL1和第二数据线DL2交替地设置)、第二实施例(即，在沿第一方向D1设置的相邻像素区域中具有交错的TFT/半导体部的配置)以及第三实施例3-2(即，水平方向上延伸的像素电极PEB以三角形排列方式配置)的设计构思。除了第一应用的优点，图13的像素设计利于在多个方向上显示影像边缘，从而显示平滑的影像。
图14A为第二应用中包括一实施例的显示装置的像素设计的上视图。图14B是为沿着图14A的剖面线14B-14B所绘的显示装置的剖面图。于第二应用中所提出的像素设计，结合了第二实施例(即，在沿第一方向D1设置的相邻像素区域中具有交错的TFT/半导体部的配置)、第三实施例3-1(即，水平方向上延伸的像素电极PEB)以及第四实施例(即，相邻设置的第二数据线DL2与第一数据线DL1在一第三方向D3如Z-方向上部分地或完全地重叠)的设计构思。于此应用中，类似于第四实施例的数据线配置(交替的数据线DL2和DL1)，由于数据线DL2和DL1不是设置在同一水平面上，两相邻第一数据线DL1或第二数据线DL2之间的距离可增加。再者，由于第一数据线DL1与第二数据线DL2的配置是部分重合或完全重合，因此图14A的像素设计具有较高的开口率。因此，第二应用中所提出的像素设计特别适合于一显示装置中其像素具有小像素间距(small pixel pitch)的应用。
图15A为第三应用中包括一实施例的显示装置的像素设计的上视图。图15B是为沿着图15A的剖面线15B-15B所绘的显示装置的剖面图。于第三应用中所提出的像素设计，结合了第二实施例(即，在沿第一方向D1设置的相邻像素区域中具有交错的TFT/半导体部的配置)以及第六实施例(即，一导电垫PDM3提供了像素电极PE与半导体部204之间的连接)的设计构思。于此应用中，导电垫PDM3和数据线DL是设置在不同水平面上，且不同形状的半导体部204交替地配置，因此可有效缩减一显示装置中相邻的数据线和导电垫PDM3之间的距离。因此，第三应用中所提出的像素设计适合具有小像素间距(small pixel pitch)的一显示装置的应用。
虽然上述实施例和示例性应用以LTPS(即低温多晶硅)结构做说明，但值得注意的是，本申请并不限于LTPS型态的显示装置的应用。本申请的实施例还可以应用于其他类型的显示装置，例如具有a-Si TFT结构或氧化物(例如IGZO)TFT结构的显示装置。图16A为第四应用中包括一实施例的显示装置的像素设计的上视图。图16B是为沿着图16A的剖面线16B-16B所绘的显示装置的剖面图。图16C是为沿着图16A的剖面线16C-16C所绘的显示装置的剖面图。于第四应用中所提出的像素设计中，采用第一实施例1-2(即，第一数据线DL1和第二数据线DL2’交替地设置)的概念于具有a-Si TFT结构的一显示装置。如图16A所示，源极电极(source electrodes)SE和漏极电极(drain electrodes)DE形成于半导体部284(如a-Si部)之上。第一数据线DL1则电性连接至半导体部284(如a-Si部)，而漏极电极DE则透过接触C5而电性连接至像素电极PE。相较于一传统的a-Si TFT显示装置，如第一实施例1-2中所提出的于不同水平面的数据线结构与配置(交替的数据线DL2’和DL1)，于此包括a-SiTFT的显示装置中，两相邻第一数据线DL1之间的间距/距离可以有效地增加。
综上所述，实施例所提出的像素设计适合于一显示装置中其像素具有小像素间距(small pixel pitch)的应用。如上述实施例的内容，是用以叙述本申请的部分示例，而非用以限制本申请的范围。前述所举的数个实施例内容用于说明之用，而非限制之用。一实施例的技术特征并不限于仅能适用于该一实施例，就本申请而言，可将不同实施例的技术特征予以组合和重新配置，只要在不脱离本申请的精神和范围内即可应用。因此，其他具不同结构态样的实施例，例如相关膜层和显示元件的组成和位置，都可因应用所需而做变化或修饰，都是属本申请可应用的范围。本领域技术人员当知，应用本申请的相关结构和制程视实际应用的需求而可能有相应的调整和变化。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (9)

1.一种显示装置，包括：
一基板；
一栅极线，位于该基板上且沿着一第一方向延伸；
一栅极绝缘层，覆盖该栅极线；
一第一数据线，位于该栅极绝缘层上方且沿着一第二方向延伸，其中该第二方向不同于该第一方向；
一第一绝缘层，覆盖该第一数据线；
一第二数据线，位于该基板和该栅极绝缘层之间、或是位于该第一绝缘层上，其中该第二数据线沿着该第二方向延伸，该第一数据线和该第二数据线两者与该栅极线相交；和
半导体部，位于该基板上，其中相邻两个该半导体部分别通过一第一接触部和一第二接触部而与该第一数据线和该第二数据线电性连接，且于俯视该基板的方向上，在该第一方向上相邻的两个该半导体部在该第二方向上彼此上下颠倒。
2.如权利要求1所述的显示装置，更包括像素区域，其中该第一数据线和该第二数据线分别对应于该像素区域中沿着该第一方向设置的相邻的两个该像素区域。
3.如权利要求1所述的显示装置，其特征在于，该第一接触部与该第一数据线是至少部分重叠设置。
4.如权利要求1所述的显示装置，其特征在于，该第二接触部与该第二数据线至少部分重叠设置。
5.如权利要求1所述的显示装置，更包括像素区域，其中该第一数据线包括：
一第一主体部，沿着该第二方向延伸；和
至少一第一突出部，沿着一第三方向延伸且连接该第一主体部，该第三方向不同于该第二方向，且该至少一第一突出部位于相应的该像素区域的其中一者中，其中该第一接触部电性连接于该至少一第一突出部。
6.如权利要求1所述的显示装置，更包括像素区域，其中该第二数据线包括：
一第二主体部，沿着该第二方向延伸；和
至少一第二突出部，沿着一第三方向延伸且连接该第二主体部，该第三方向不同于该第二方向，且该至少一第二突出部位于相应的该像素区域的其中一者中，其中该第二接触部电性连接于该至少一第二突出部。
7.如权利要求1所述的显示装置，更包括至少一导电垫电性连接于该半导体部的至少一者，且该至少一导电垫位于该基板和该第一绝缘层之间、或是位于该栅极绝缘层上。
8.如权利要求1所述的显示装置，其特征在于，于俯视该基板的方向上该第一数据线和该第二数据线至少部分重叠。
9.一种显示装置，包括：
一基板；
多条栅极线，位于该基板上且彼此相隔开来，该多条栅极线沿着一第一方向延伸；
一栅极绝缘层，覆盖该多条栅极线；
多条数据线，位于该栅极绝缘层上且彼此相隔开来，该多条数据线沿着一第二方向延伸，该第二方向不同于该第一方向，其中该多条数据线与该多条栅极线相交而定义出像素区域；
多个导电垫，位于该栅极绝缘层上且分别对应于该像素区域；
多个像素电极，电性连接至相应的该多个导电垫；和
半导体部，位于该基板上，其中相邻两个该半导体部分别通过一第一接触部和一第二接触部而与该多条数据线的其中两者电性连接；
其中，于俯视该基板的方向上，该多个导电垫的其中两个导电垫对应于沿着该第一方向设置的相邻两个该像素区域，且该两个导电垫分别与该多条栅极线的其中一者具有一第一距离及一第二距离，该第一距离不等于该第二距离。
CN201910098252.5A 2018-03-02 2019-01-31 显示装置 Active CN110221488B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211448062.XA CN115808826A (zh) 2018-03-02 2019-01-31 半导体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/910,031 2018-03-02
US15/910,031 US10453868B2 (en) 2018-03-02 2018-03-02 Display apparatus

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202211448062.XA Division CN115808826A (zh) 2018-03-02 2019-01-31 半导体装置

Publications (2)

Publication Number Publication Date
CN110221488A CN110221488A (zh) 2019-09-10
CN110221488B true CN110221488B (zh) 2022-12-09

Family

ID=67767844

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211448062.XA Pending CN115808826A (zh) 2018-03-02 2019-01-31 半导体装置
CN201910098252.5A Active CN110221488B (zh) 2018-03-02 2019-01-31 显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202211448062.XA Pending CN115808826A (zh) 2018-03-02 2019-01-31 半导体装置

Country Status (2)

Country Link
US (1) US10453868B2 (zh)
CN (2) CN115808826A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420799B (zh) * 2020-11-20 2024-03-05 京东方科技集团股份有限公司 一种显示基板、显示面板及显示装置
CN115171588A (zh) * 2022-07-28 2022-10-11 武汉天马微电子有限公司 显示面板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359670A (zh) * 2007-07-31 2009-02-04 北京京东方光电科技有限公司 一种有源驱动tft矩阵结构及其制造方法
CN103268878A (zh) * 2012-11-07 2013-08-28 厦门天马微电子有限公司 Tft阵列基板、tft阵列基板的制作方法及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101353493B1 (ko) * 2007-02-28 2014-01-24 삼성디스플레이 주식회사 어레이 기판, 이의 제조 방법 및 이를 갖는 표시장치
CN103792749A (zh) * 2014-02-17 2014-05-14 北京京东方显示技术有限公司 阵列基板及显示装置
CN104007571B (zh) * 2014-06-04 2017-01-18 南京中电熊猫液晶显示科技有限公司 一种阵列基板及其制造方法
CN104536226B (zh) * 2014-12-29 2018-03-30 上海天马微电子有限公司 一种显示面板及显示装置
CN106783895B (zh) * 2017-03-16 2020-05-12 厦门天马微电子有限公司 阵列基板及其制造方法和显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359670A (zh) * 2007-07-31 2009-02-04 北京京东方光电科技有限公司 一种有源驱动tft矩阵结构及其制造方法
CN103268878A (zh) * 2012-11-07 2013-08-28 厦门天马微电子有限公司 Tft阵列基板、tft阵列基板的制作方法及显示装置

Also Published As

Publication number Publication date
CN115808826A (zh) 2023-03-17
CN110221488A (zh) 2019-09-10
US20190273095A1 (en) 2019-09-05
US10453868B2 (en) 2019-10-22

Similar Documents

Publication Publication Date Title
CN108255355B (zh) 内嵌式触控显示面板
CN104423110B (zh) 液晶显示器的阵列基板
US9229289B2 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
KR102007833B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
CN107305757A (zh) 显示装置
US20160291430A1 (en) Array substrate and liquid crystal display device
CN108711575A (zh) 显示面板和显示装置
CN108428705A (zh) 一种阵列基板及其制备方法、显示面板、显示装置
JP2001083540A (ja) ワイドビューアングル液晶ディスプレイの電極構造の製作方法
CN112997241B (zh) 阵列基板以及显示面板
US10606388B2 (en) Array substrate, manufacturing method thereof and touch display panel
US20180217431A1 (en) Liquid crystal display panel and liquid crystal display
CN111176042A (zh) 阵列基板、显示装置
CN106876413A (zh) 一种阵列基板及其制作方法、显示面板和显示装置
TWI700535B (zh) 畫素陣列基板
CN114335087B (zh) 显示面板及移动终端
CN105045005A (zh) 液晶显示装置及其制造方法
CN110764645B (zh) 像素阵列基板
CN110581144A (zh) 薄膜晶体管组件、阵列基板和显示面板
US10754210B1 (en) Display device
US10503038B2 (en) Display device
CN111708237B (zh) 一种阵列基板、显示面板及显示装置
CN110221488B (zh) 显示装置
CN104898338B (zh) 一种阵列基板及显示装置
JP2009069725A (ja) 液晶パネル

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant