CN106356019B - 选择连接单元、移位寄存器和显示面板 - Google Patents

Abstract

本发明公开了一种选择连接单元、移位寄存器和显示面板。其中，所述选择连接单元包括输入端、第一控制端、第一输出端和第二输出端，当所述第一控制端接收到第一电平信号时，所述选择连接单元的输入端和该选择连接单元的第一输出端导通，当所述第一控制端接收到第二电平信号时，所述选择连接单元的输入端和该选择连接单元的第二输出端导通。本发明的选择连接单元，通过设置的第一控制端和两个输出端，可以根据第一控制端所接收到的第一电平信号和第二电平信号将选择连接单元的输入端所接收到的信号进行选择性地输出，在应用到栅极驱动电路中，可以实现正反扫的功能。

Description

选择连接单元、移位寄存器和显示面板

技术领域

本发明涉及显示技术领域，具体涉及一种选择连接单元、一种包括该选择连接单元的移位寄存器以及一种包括该移位寄存器的显示面板。

背景技术

一般的，显示面板的驱动电路设计中往往采用栅极驱动电路，其具有低功耗，低成本以及高分辨率的优点。

但是，现有的栅极驱动电路中，在需要双向扫描时，往往需要设置正向扫描输入单元和反向扫描输入单元，相应的传统的栅极驱动电路中，移位寄存器单元的结构需要根据设置的两个扫描输入单元进行结构改造，这导致成本增加。

因此，如何设计一种在不改变原有移位寄存器单元结构的同时能够实现双向扫描的栅极驱动电路，成为本领域亟待解决的技术问题。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种选择连接单元、一种包括该选择连接单元的移位寄存器单元组件、一种包括该移位寄存器单元组件的移位寄存器以及一种包括该移位寄存器的显示面板。

为了实现上述目的，本发明的第一方面，提供了一种选择连接单元，其中，所述选择连接单元包括输入端、第一控制端、第一输出端和第二输出端，当所述第一控制端接收到第一电平信号时，所述选择连接单元的输入端和该选择连接单元的第一输出端导通，当所述第一控制端接收到第二电平信号时，所述选择连接单元的输入端和该选择连接单元的第二输出端导通，第一电平信号和第二电平信号中的一者是高电平信号，第一电平信号和第二电平信号中的另一者是低电平信号。

优选地，所述选择连接单元包括第一选择连接子单元和第二选择连接子单元，当所述第一控制端接收到第一电平信号时，所述第一选择连接子单元将所述选择连接单元的输入端和该选择连接单元的第一输出端导通，当所述第一控制端接收到第二电平信号时，所述第二选择连接子单元将所述选择连接单元的输入端和该选择连接单元的第二输出端导通。

优选地，所述第一选择连接子单元包括第一选择晶体管，所述第一选择晶体管的栅极与所述第一控制端电连接，所述第一选择晶体管的第一极与所述选择连接单元的输入端电连接，所述第一选择晶体管的第二极与所述选择连接单元的第一输出端电连接；

所述第二选择连接子单元包括第二选择晶体管，所述第二选择晶体管的栅极与所述第一控制端电连接，所述第二选择晶体管的第一极与所述选择连接单元的输入端电连接，所述第二选择晶体管的第二极与所述选择连接单元的第二输出端电连接，其中，所述第一选择晶体管的栅极当接收到所述第一电平信号时导通，所述第二选择晶体管的栅极当接收到第二电平信号时导通；或者，所述第二选择连接子单元包括时钟信号输入端、低电平信号输入端、第三选择晶体管、第四选择晶体管和第五选择晶体管，所述第三选择晶体管的栅极与所述第一控制端电连接，所述第三选择晶体管的第一极与所述第四选择晶体管的第二极以及所述第五选择晶体管的栅极电连接，所述第三选择晶体管的第二极与所述低电平信号输入端电连接，所述第四选择晶体管的栅极与第一极均与所述时钟信号输入端电连接，所述第五选择晶体管的第一极与所述选择连接单元的输入端电连接，所述第五选择晶体管的第二极与所述选择连接单元的第二输出端电连接，其中，所述第一选择晶体管、第三选择晶体管、第四选择晶体管和第五选择晶体管的栅极当接收到所述第一电平信号时导通。

作为本发明的第二个方面，提供一种移位寄存器，其中，所述移位寄存器包括级联的多级移位寄存器单元组件，所述移位寄存器单元组件包括移位寄存器单元和选择连接单元，所述选择连接单元包括权利要求1至3任意一项所述的选择连接单元，所述移位寄存器单元的输出端与所述选择连接单元的输入端电连接，所述选择连接单元的输出端形成为所述移位寄存器单元组件的信号输出端，所述移位寄器存单元的信号输入端形成为所述移位寄存器单元组件的信号输入端。

优选地，所述移位寄存器还包括第一选择扫描单元和第二选择扫描单元；

所述第一选择扫描单元包括第一使能信号输入端、第二控制端、第二时钟信号输入端、第一低电平信号输入端、第一复位端和第一输出端；

所述第二选择扫描单元包括第二使能信号输入端、第一时钟信号输入端、第三控制端、第二低电平信号输入端、第二复位端和第二输出端；

所述第一选择扫描单元的第二控制端和所述第二选择扫描单元的第三控制端均与所述选择连接单元的第一控制端电连接；

所述第一选择扫描单元的第一输出端与第一初始移位寄存器单元组件的输入端电连接，所述第一选择扫描单元的第一复位端与所述第一初始移位寄存器单元组件的复位端电连接；

所述第二选择扫描单元的第二输出端与第二初始移位寄存器单元组件的输入端电连接，所述第二选择扫描单元的第二复位端与所述第二初始移位寄存器单元组件的复位端电连接；

当所述第二控制端和所述第三控制端接收到第一电平信号时，所述第一选择扫描单元的第一使能信号输入端和该第一选择扫描单元的第一输出端导通，所述第二初始移位寄存器单元组件的复位端和第二选择扫描单元的第二复位端导通；

当所述第二控制端和所述第三控制端接收到第二电平信号时，所述第二选择扫描单元的第二使能信号输入端和该第二选择扫描单元的第二输出端导通，所述第一初始移位寄存器单元组件的复位端和该第一选择扫描单元的第一复位端导通。

优选地，所述第一选择扫描单元包括第一导通模块和第一截止模块；

所述第一导通模块用于当所述第一选择扫描单元的所述第二控制端接收到第一电平信号时，导通所述第一选择扫描单元的所述第一使能信号输入端和该第一选择扫描单元的所述第一输出端；

所述第一截止模块用于当所述第一选择扫描单元的所述第二控制端接收到第一电平信号时，悬空所述第一选择扫描单元的所述第一复位端；

所述第一截止模块还用于当所述第一选择扫描单元的所述第二控制端接收到第二电平信号时，复位所述第一初始移位寄存器单元组件的复位端；

所述第二选择扫描单元包括第二导通模块和第二截止模块；

所述第二导通模块用于当所述第二选择扫描单元的所述第三控制端接收到第二电平信号时，导通所述第二选择扫描单元的所述第二使能信号输入端和该第二选择扫描单元的所述第二输出端；

所述第二截止模块用于当所述第二选择扫描单元的所述第三控制端接收到第二电平信号时，悬空所述第二选择扫描单元的所述第二复位端；

所述第二截止模块还用于当所述第二选择扫描单元的所述第三控制端接收到第一电平信号时，复位所述第二初始移位寄存器单元组件的复位端。

优选地，所述第一导通模块包括第一导通晶体管，所述第一截止模块包括第一截止晶体管、第二截止晶体管和第三截止晶体管；

所述第一导通晶体管的栅极与所述第一选择扫描单元的第二控制端电连接，所述第一导通晶体管的第一极与所述第一选择扫描单元的第一使能信号输入端电连接，所述第一导通晶体管的第二极与所述第一选择扫描单元的第一输出端电连接；

所述第一截止晶体管的栅极与所述第一选择扫描单元的第二控制端电连接，所述第一截止晶体管的第一极与所述第二截止晶体管的第二极电连接，所述第一截止晶体管的第二极与所述第一选择扫描单元的第一复位端电连接；

所述第二截止晶体管的栅极与所述第三截止晶体管的第二极电连接，所述第二截止晶体管的第一极与所述第一选择扫描单元的第一低电平信号输入端电连接；

所述第三截止晶体管的栅极和第一极均与所述第一选择扫描单元的第二时钟信号输入端电连接；

其中，所述第一截止晶体管的栅极当接收到第二电平信号时导通，所述第一导通晶体管、第二截止晶体管和第三截止晶体管的栅极当接收到第一电平信号时导通；

所述第二导通模块包括第三导通晶体管，所述第二截止模块包括第七截止晶体管、第八截止晶体管和第九截止晶体管；

所述第三导通晶体管的栅极与所述第二选择扫描单元的第三控制端电连接，所述第三导通晶体管的第一极与所述第二选择扫描单元的第二使能信号输入端电连接，所述第三导通晶体管的第二极与所述第二选择扫描单元的第二输出端电连接；

所述第七截止晶体管的栅极与所述第二选择扫描单元的第三控制端电连接，所述第七截止晶体管的第一极与所述第八截止晶体管的第二极电连接，所述第七截止晶体管的第二极与所述第二选择扫描单元的第二复位端电连接；

所述第八截止晶体管的栅极与所述第九截止晶体管的第二极电连接，所述第八截止晶体管的第一极与所述第二选择扫描单元的第二低电平信号输入端电连接；

所述第九截止晶体管的栅极和第一极均与所述第二选择扫描单元的第一时钟信号输入端电连接；

其中，所述第三导通晶体管的栅极当接收到第二电平信号时导通，所述第七截止晶体管、第八截止晶体管和第九截止晶体管的栅极当接收到第一电平信号时导通。

优选地，所述第一选择扫描单元还包括第一下拉模块，所述第一下拉模块用于，当所述第一选择扫描单元的所述第二控制端接收到第一电平信号时，所述第一下拉模块的输入端与所述第一低电平信号输入端导通，且所述第一下拉模块的输出端与所述第一截止模块的输入端导通；

所述第二选择扫描单元还包括第二下拉模块，所述第二下拉模块用于，当所述第二选择扫描单元的所述第三控制端接收到第一电平信号时，所述第二下拉模块的输入端与所述第二低电平信号输入端导通，且所述第二下拉模块的输出端与所述第二导通模块的输入端导通。

优选地，所述第一导通模块包括第二导通晶体管，所述第一截止模块包括第四截止晶体管、第五截止晶体管和第六截止晶体管，所述第一下拉模块包括第一下拉晶体管和第二下拉晶体管；

所述第二导通晶体管的栅极与所述第一选择扫描单元的第二控制端电连接，所述第二导通晶体管的第一极与所述第一选择扫描单元的第一使能信号输入端电连接，所述第二导通晶体管的第二极与所述第一选择扫描单元的第一输出端电连接；

所述第四截止晶体管的栅极与第一下拉节点电连接，所述第四截止晶体管的第一极与所述第五截止晶体管的第二极电连接，所述第四截止晶体管的第二极与所述第一选择扫描单元的第一复位端电连接；

所述第五截止晶体管的栅极与所述第六截止晶体管的第二极电连接，所述第五截止晶体管的第一极与所述第一选择扫描单元的第一低电平信号输入端电连接；

所述第六截止晶体管的栅极和第一极均与所述第一选择扫描单元的第二时钟信号输入端电连接；

所述第一下拉晶体管的栅极和所述第一选择扫描单元的第二控制端电连接，所述第一下拉晶体管的第一极和所述第一选择扫描单元的第一低电平信号输入端电连接，所述第一下拉晶体管的第二极与所述第一下拉节点电连接；

所述第二下拉晶体管的栅极和第一极均与所述第一选择扫描单元的第二时钟信号输入端电连接，所述第二下拉晶体管的第二极与所述第一下拉节点电连接；

其中，所述第二导通晶体管、第四截止晶体管、第五截止晶体管、第六截止晶体管、第一下拉晶体管和第二下拉晶体管的栅极当接收到第一电平信号时导通；

所述第二导通模块包括第四导通晶体管，所述第二截止模块包括第十截止晶体管、第十一截止晶体管和第十二截止晶体管，所述第二下拉模块包括第三下拉晶体管和第四下拉晶体管；

所述第四导通晶体管的栅极与第二下拉节点电连接，所述第四导通晶体管的第一极与所述第二选择扫描单元的第二使能信号输入端电连接，所述第四导通晶体管的第二极与所述第二选择扫描单元的第二输出端电连接；

所述第十截止晶体管的栅极与所述第二选择扫描单元的第三控制端电连接，所述第十截止晶体管的第一极与所述第十一截止晶体管的第二极电连接，所述第十截止晶体管的第二极与所述第二选择扫描单元的第二复位端电连接；

所述第十一截止晶体管的栅极与所述第十二截止晶体管的第二极电连接，所述第十一截止晶体管的第一极与所述第二选择扫描单元的第二低电平信号输入端电连接；

所述第十二截止晶体管的栅极和第一极均与所述第二选择扫描单元的第一时钟信号输入端电连接；

所述第三下拉晶体管的栅极和所述第二选择扫描单元的第三控制端电连接，所述第三下拉晶体管的第一极和所述第二选择扫描单元的第二低电平信号输入端电连接，所述第三下拉晶体管的第二极与所述第二下拉节点电连接；

所述第四下拉晶体管的栅极和第一极均与所述第二选择扫描单元的第一时钟信号输入端电连接，所述第四下拉晶体管的第二极与所述第二下拉节点电连接；

其中，所述第四导通晶体管、第十截止晶体管、第十一截止晶体管、第十二截止晶体管、第三下拉晶体管和第四下拉晶体管的栅极当接收到第一电平信号时导通。

作为本发明的第三个方面，提供一种显示面板，所述显示面板包括栅极驱动电路，所述栅极驱动电路包括移位寄存器，其特征在于，所述移位寄存器包括本发明所提供的上述移位寄存器。

本发明的选择连接单元，通过设置的第一控制端和两个输出端，可以根据第一控制端所接收到的第一电平信号和第二电平信号将选择连接单元的输入端所接收到的信号进行选择性地输出，在实际应用该选择连接单元时，例如，将其应用到栅极驱动电路中，每一级移位寄存器都对应一个选择连接单元，且移位寄存器的输出端与其所对应的选择连接单元的输入端电连接，根据该选择连接单元的第一控制端所接收到的电平信号，例如，第一电平信号，该选择连接单元的第一输出端可以与下一级移位寄存器的输入端导通，实现栅极驱动电路的正向扫描，当该选择连接单元的第一控制端接收到第二电平信号时，该选择连接单元的第二输出端与上一级移位寄存器的输入端导通，实现了栅极驱动电路的反向扫描，因此，该选择连接单元在应用到栅极驱动电路中时，可以实现正反扫的功能。

本发明的选择连接单元，能够在不改变原有的移位寄存器单元的结构的同时实现双向扫描，能够有效降低设计成本。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：

图1为本发明中选择连接单元的结构示意图；

图2为本发明第一实施例选择单元的内部结构示意图；

图3为本发明第二实施例选择单元的内部结构示意图；

图4为本发明移位寄存器单元组件的结构示意图；

图5为本发明移位寄存器中第一选择扫描单元的结构示意图；

图6为本发明移位寄存器中第一选择扫描单元第一种实施例的内部结构示意图；

图7为本发明移位寄存器中第一选择扫描单元第二种实施例的内部结构示意图；

图8为本发明移位寄存器中第二选择扫描单元的结构示意图；

图9为本发明移位寄存器中第二选择扫描单元第一种实施例的内部结构示意图；

图10为本发明移位寄存器中第二选择扫描单元第二种实施例的内部结构示意图；

图11为本发明移位寄存器的电路连接关系示意图。

附图标记说明

100、选择连接单元；110、输入端；120、第一控制端；130、第一输出端；140、第二输出端；150、第一选择连接子单元；160、第二选择连接子单元；161、时钟信号输入端；162、低电平信号输入端；

200、移位寄存器单元组件；210、移位寄存器单元；

300、移位寄存器；310、第一选择扫描单元；311、第一使能信号输入端；312、第二控制端；313、第二时钟信号输入端；314、第一低电平信号输入端；315、第一复位端；316、第一输出端；317、第一导通模块；318、第一截止模块；319、第一下拉模块；320、第二选择扫描单元；321、第二使能信号输入端；322、第一时钟信号输入端；323、第三控制端；324、第二低电平信号输入端；325、第二复位端；326、第二输出端；327、第二导通模块；328、第二截止模块；329、第二下拉模块；

TS1、第一选择晶体管；TS2、第二选择晶体管；TS3、第三选择晶体管；TS4、第四选择晶体管；TS5、第五选择晶体管；TD1、第一导通晶体管；TJ1、第一截止晶体管；TJ2、第二截止晶体管；

TJ3、第三截止晶体管；TD2、第二导通晶体管；TJ4、第四截止晶体管；TJ5、第五截止晶体管；TJ6、第六截止晶体管；TL1、第一下拉晶体管；TL2、第二下拉晶体管；TD3、第三导通晶体管；TJ7、第七截止晶体管；TJ8、第八截止晶体管；TJ9、第九截止晶体管；TD4、第四导通晶体管；TJ10、第十截止晶体管；TJ11、第十一截止晶体管；

TJ12、第十二截止晶体管；TL3、第三下拉晶体管；TL4、第四下拉晶体管；

INPUT、移位寄存器单元的输入端；OUTPUT、移位寄存器单元的输出端；RESET、移位寄存器单元的复位端；CLK1、第一时钟信号线；CLK2、第二时钟信号线；VSS、低电平信号线；P1、第一下拉节点；P2、第二下拉节点；INPUT-N、正向输出端；RESET-N、正向复位端；INPUT-R、反向输出端；RESET-R、反向复位端；POL、翻转信号线；

GOA 1、第一级移位寄存器单元组件；GOA 2、第二级移位寄存器单元组件；GOA N、第N级移位寄存器单元组件。

具体实施方式

以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。

参考图1，本发明的第一方面，涉及一种选择连接单元100。其中，该选择连接单元100包括输入端110、第一控制端120、第一输出端130和第二输出端140。其中，当第一控制端120接收到第一电平信号时，选择连接单元100的输入端110和该选择连接单元100的第一输出端130导通，当第一控制端120接收到第二电平信号时，选择连接单元100的输入端110和该选择连接单元100的第二输出端140导通。

本实施例结构的选择连接单元100，通过设置的第一控制端120和两个输出端(第一输出端130和第二输出端140)，可以根据第一控制端120所接收到的第一电平信号和第二电平信号将选择连接单元100的输入端110所接收到的信号进行选择性地输出，在实际应用该选择连接单元100时，例如，将其与移位寄存器单元配合使用时，形成移位寄存器单元组件，移位寄存器单元的输出端与选择连接单元100的输入端110电连接，选择连接单元110的输出端形成为移位寄存器单元的信号输出端，移位寄器存单元的信号输入端形成为移位寄存器单元组件的信号输入端，根据该选择连接单元100的第一控制端120所接收到的电平信号，例如，第一电平信号，该选择连接单元100的第一输出端130与移位寄存器单元的输入端导通，当接收到第二电平信号时，该移位寄存器单元的输入端与选择连接单元100的第二输出端140导通，在将该移位寄存器单元组件应用到移位寄存器时，在不改变原有的移位寄存器单元的结构的同时，可以实现双向扫描功能，能够有效降低设计及制造成本。

应当理解的是，上述的第一电平信号可以为高电平信号，相应第二电平信号为低电平信号，当然，也可以是第一电平信号为低电平信号，此时，第二电平信号为高电平信号，本发明中以第一电平信号为高电平信号，第二电平信号为低电平信号为例进行说明。

优选地，参考图1和图2，上述选择连接单元100包括第一选择连接子单元150和第二选择连接子单元160。

当正向扫描时，第一控制端120接收到第一电平信号，第一选择连接子单元150将选择连接单元100的输入端110和该选择连接单元100的第一输出端130导通。

当反向扫描时，第一控制端120接收到第二电平信号，第二选择连接子单元160将选择连接单元100的输入端110和该选择连接单元100的第二输出端140导通。

本实施例结构的选择连接单元100，是实现可选择性输出的一种结构，分别设置了第一选择连接子单元150和第二选择连接子单元160，利用该两个选择连接子单元可以将选择连接单元100的输入端110分别与该选择连接单元100的第一输出端130和第二输出端140导通，结构简单。

优选地，继续参考图2，上述第一选择连接子单元150包括第一选择晶体管TS1，第一选择晶体管TS1的栅极与第一控制端120电连接，第一选择晶体管TS1的第一极与选择连接单元100的输入端110电连接，第一选择晶体管TS1的第二极与选择连接单元100的第一输出端130电连接。

本实施例结构的选择连接单元100，是第一选择连接子单元150的一种具体的晶体管结构，当正向扫描时，第一控制端120接收到第一电平信号，第一选择晶体管TS1的栅极导通(此时，该第一选择晶体管TS1应当为N型晶体管)，选择连接单元100的输入端110的信号便传递至该选择连接单元100的第一输出端130，实现信号的传递。利用晶体管器件作为选择性输出的导通元件，结构简单，且只要该晶体管的栅极接收到相应电平信号，就能够保证信号的输出或关断。

优选地，继续参考图2，作为第二选择连接子单元160的第一个实施方式，该第二选择连接子单元160可以包括第二选择晶体管TS2，第二选择晶体管TS2的栅极与第一控制端120电连接，第二选择晶体管TS2的第一极与选择连接单元100的输入端110电连接，第二选择晶体管TS2的第二极与选择连接单元100的第二输出端140电连接。其中，第一选择晶体管TS1的栅极当接收到第一电平信号时导通，第二选择晶体管TS2的栅极当接收到第二电平信号时导通。

本实施例结构的选择连接单元100，利用第一选择晶体管TS1和第二选择晶体管TS2实现选择连接单元100的输入端110在第一控制端120接收到相应电平信号时，导通第一输出端130或第二输出端140。在本结构中，采用两种结构的晶体管结构，即其中一个晶体管(比如TS1为N型晶体管)，另外一个晶体管(比如TS2为P型晶体管)，需要的晶体管数量较少，因此可以使得该选择连接单元100的设计尺寸较小。

优选地，参考图3，作为第二选择连接子单元160的第二种实施方式，该第二选择连接子单元160可以包括时钟信号输入端161、低电平信号输入端162、第三选择晶体管TS3、第四选择晶体管TS4和第五选择晶体管TS5。

其中，第三选择晶体管TS3的栅极与第一控制端120电连接，第三选择晶体管TS3的第一极与第四选择晶体管TS4的第二极以及第五选择晶体管TS5的栅极电连接，第三选择晶体管TS3的第二极与低电平信号输入端162电连接。

第四选择晶体管TS4的栅极与第一极均与时钟信号输入端161电连接。

第五选择晶体管TS5的第一极与选择连接单元100的输入端110电连接，第五选择晶体管TS5的第二极与选择连接单元100的第二输出端140电连接。

其中，上述的第一选择晶体管TS1、第三选择晶体管TS3、第四选择晶体管TS4和第五选择晶体管TS5的栅极当接收到第一电平信号时导通。

本实施例结构的选择连接单元100，采用同种结构的晶体管结构，可以通过一次沉积工艺完成，因此制作工艺简单。其工作原理如下：

当正向扫描时，第一控制端120接收到第一电平信号(高电平信号)时，第一选择晶体管TS1导通，选择连接单元100的输入端110的信号传递至第一输出端130。同时，第三选择晶体管TS3导通，低电平信号输入端162的低电平信号传递至第五选择晶体管TS5的栅极，第五选择晶体管TS5关断，因此，第二输出端140不会有信号输出。

当反向扫描时，第一控制端120接收到第二电平信号(低电平信号)时，此时，第一选择晶体管TS1与第三选择晶体管TS3均关断，相应第一输出端130不会有信号输出，利用时钟信号输入端161所输入的时钟信号(高电平信号)，第四选择晶体管TS4导通，将时钟信号引入第五选择晶体管TS5的栅极，第五选择晶体管TS5导通，第二输出端140输出信号。

优选地，上述第一电平信号包括高电平信号，第二电平信号包括低电平信号，当然，第一电平信号也可以为低电平信号，第二电平信号也可以为高电平信号，相应选择连接子单元的晶体管结构以及连接方式需要改变，以满足选择性输出的功能。

本发明的第二方面，涉及一种移位寄存器单元组件200。参考图4，其中，该移位寄存器单元组件200包括移位寄存器单元210和选择连接单元100。其中，选择连接单元100包括上述任意一种结构的选择连接单元100，移位寄存器单元210的输出端OUTPUT与选择连接单元100的输入端110电连接，选择连接单元100的信号输出端(应当理解的是，该信号输出端为前述的第一输出端130和第二输出端140)形成为移位寄存器单元组件200的信号输出端，移位寄器存器单元210的信号输入端INPUT形成为移位寄存器单元组件200的信号输入端。

应当理解的是，该移位寄存器单元210还可以包括复位端RESET，以及用于与第一时钟信号线CLK1、第二时钟信号线CLK2、低电平信号线VSS连接的端口。

本实施例结构的移位寄存器单元组件200，包括了上述任意一项结构的选择连接单元100和与选择连接单元100的输入端110相连的移位寄存器单元210，因此，在应用该移位寄存器单元组件200时，例如，将其应用到栅极驱动电路中，多级移位寄存器包括该结构的移位寄存器单元组件200，利用选择连接单元100，可以将该移位寄存器单元组件200的信号输出端与上一级和下一级移位寄存器单元组件200的信号输入端相连，可以实现栅极驱动电路正向扫描和反向扫描的功能，提高该栅极驱动电路应用到其他显示面板的兼容性。

本发明的第三方面，涉及一种移位寄存器300。参考图11，其中，移位寄存器300包括级联的多级移位寄存器单元组件200，该移位寄存器300包括N级移位寄存器单元组件200，分别为第一级移位寄存器单元组件GOA 1、第二级移位寄存器单元组件GOA 2……第N级移位寄存器单元组件GOA N。其中每一级移位寄存器单元组件200均包括上述任意一种结构的移位寄存器单元组件200。

本实施例结构的移位寄存器300，具有上述的移位寄存器单元组件200，在不改变原有的移位寄存器单元210的结构下，可以实现正向扫描和反向扫描，能够有效降低移位寄存器300的设计成本。

优选地，参考图5、图8和图11，上述移位寄存器300还包括第一选择扫描单元310和第二选择扫描单元320。

其中，第一选择扫描单元310包括第一使能信号输入端311、第二控制端312、第二时钟信号输入端313、第一低电平信号输入端314、第一复位端315和第一输出端316。

其中，上述第二选择扫描单元320包括第二使能信号输入端321、第一时钟信号输入端322、第三控制端323、第二低电平信号输入端324、第二复位端325和第二输出端326。

其中，第一选择扫描单元310的第二控制端和312第二选择扫描单元320的第三控制端323均与选择连接单元100的第一控制端120电连接。

上述第一选择扫描单元310的第一输出端316与第一初始移位寄存器单元组件200的输入端电连接，第一选择扫描单元310的第一复位端315与第一初始移位寄存器单元组件200的复位端电连接。

上述第二选择扫描单元320的第二输出端326与第二初始移位寄存器单元组件200的输入端电连接，第二选择扫描单元320的第二复位端325与第二初始移位寄存器单元组件200的复位端电连接。

其中，当第二控制端312和第三控制端323接收到第一电平信号时，第一选择扫描单元310的第一使能信号输入端311和该第一选择扫描单元310的第一输出端316导通，第二初始移位寄存器单元组件200的复位端和第二选择扫描单元320的第二复位端325导通。

当第二控制端312和第三控制端323接收到第二电平信号时，第二选择扫描单元320的第二使能信号输入端321和该第二选择扫描单元320的第二输出端326导通，第一初始移位寄存器单元组件200的复位端和该第一选择扫描单元310的第一复位端315导通。

本实施例结构的移位寄存器300，设置了两个起始扫描开关，即第一选择扫描单元310和第二选择扫描单元320，上述的第一初始移位寄存器单元组件200可以是第一级移位寄存器单元组件GOA 1，相应的第二初始移位寄存器单元组件200为第N级移位寄存器单元组件GOA N，当然，第一初始移位寄存器单元组件200也可以是第N级移位寄存器单元组件GOA N，则第二初始移位寄存器单元组件200为第一级移位寄存器单元组件GOA 1。下面以第一种情况为例进行说明：

当正向扫描时，第一选择扫描单元310的第二控制端312接收到第一电平信号(例如，高电平信号)，此时，第一选择扫描单元310将第一使能信号输入端311的使能信号引入第一级移位寄存器单元组件GOA 1的输入端，该移位寄存器300便开始正向扫描，此时，当第N级移位寄存器单元组件GOA N扫描完毕后，第二选择扫描单元320的第二复位端325将第二低电平信号输入端324的低电平信号引入第N级移位寄存器单元组件GOA N的复位端，结束本次扫描。反之，当反向扫描时，第二选择扫描单元320的第三控制端323接收到第二电平信号(低电平信号)，此时，第二选择扫描单元320将第二使能信号输入端321的使能信号引入第N级移位寄存器单元组件GOA N的输入端，该移位寄存器300便开始反向扫描，此时，当第一级移位寄存器单元组件GOA 1扫描完毕后，第一选择扫描单元310的第一低电平信号输入端314将低电平信号引入第一级移位寄存器单元组件GOA 1的复位端，结束本次扫描。

优选地，参考图6和图11，作为第一选择扫描单元310的第一种实施方式，第一选择扫描单元310包括第一导通模块317和第一截止模块318。

其中，第一导通模块317用于当第一选择扫描单元310的第二控制端312接收到第一电平信号时，导通第一选择扫描单元310的第一使能信号输入端311和该第一选择扫描单元310的第一输出端316。

上述第一截止模块318用于当第一选择扫描单元310的第二控制端312接收到第一电平信号时，悬空第一选择扫描单元310的第一复位端315。

上述的第一截止模块318还用于当第一选择扫描单元310的第二控制端312接收到第二电平信号时，复位第一初始移位寄存器单元组件200的复位端。

本实施例结构的移位寄存器300，利用设置的第一导通模块317和第一截止模块318，当第二控制端312接收到第一电平信号(例如，高电平信号)时，表明需要从正向开始扫描，即从第一级移位寄存器单元组件GOA 1到第N级移位寄存器单元组件GOA N开始扫描，此时，第一导通模块317将使能信号引入第一级移位寄存器单元组件GOA 1的输入端，同时，第一级移位寄存器单元组件GOA 1的复位端需要截止，不能够导通，因此，利用第一截止模块318悬空第一选择扫描单元310的第一复位端315，使得第一级移位寄存器单元组件GOA 1的复位端没有信号引入，处于悬空(floating)状态。

优选地，继续参考图6和图11，上述第一导通模块317包括第一导通晶体管TD1，第一截止模块318包括第一截止晶体管TJ1、第二截止晶体管TJ2和第三截止晶体管TJ3。

其中，第一导通晶体管TD1的栅极与第一选择扫描单元310的第二控制端312电连接，第一导通晶体管TD1的第一极与第一选择扫描单元310的第一使能信号输入端311电连接，第一导通晶体管TD1的第二极与第一选择扫描单元310的第一输出端316电连接。

第一截止晶体管TJ1的栅极与第一选择扫描单元310的第二控制端312电连接，第一截止晶体管TJ1的第一极与第二截止晶体管TJ2的第二极电连接，第一截止晶体管TJ1的第二极与第一选择扫描单元310的第一复位端315电连接。

第二截止晶体管TJ2的栅极与第三截止晶体管TJ3的第二极电连接，第二截止晶体管TJ2的第一极与第一选择扫描单元310的第一低电平信号输入端314电连接。

第三截止晶体管TJ3的栅极和第一极均与第一选择扫描单元310的第二时钟信号输入端313电连接。

其中，上述第一截止晶体管TJ1的栅极当接收到第二电平信号时导通，第一导通晶体管TD1、第二截止晶体管TJ2和第三截止晶体管TJ3的栅极当接收到第一电平信号时导通。

本实施例结构的移位寄存器300，采用不同种类的晶体管结构，需要的晶体管数量较少，因此，可以使得该移位寄存器300的设计尺寸较小。上述移位寄存器300的工作原理如下：

当需要正向扫描时，第一选择扫描单元310的第二时钟信号输入端313接收到低电平信号，第一选择扫描单元310的第二控制端312接收到第一电平信号(高电平信号)，此时，第一导通晶体管TD1导通，则第一选择扫描单元310的第一使能信号输入端311与第一选择扫描单元310的第一输出端316导通，将该使能信号引入第一级移位寄存器单元组件GOA 1的输入端，同时，第一截止晶体管TJ1悬空，使得第一选择扫描单元310的第一复位端315没有信号输出。当需要反向扫描时，第一选择扫描单元310的第二控制端312应当接收到第二电平信号(低电平信号)时，此时，第一选择扫描单元310的第二时钟信号输入端313接收到高电平信号，则第一导通晶体管TD1悬空，第一选择扫描单元310的第一输出端316无信号输出，此时，第一截止晶体管TJ1导通，第二截止晶体管TJ2和第三截止晶体管TJ1导通，第二截止晶体管TJ2将第一选择扫描单元310的第一低电平信号输入端314的低电平信号引入第一截止晶体管TJ1，第一截止晶体管TJ1将该低电平信号引入第一级移位寄存器单元组件GOA1的复位端，对该复位端进行复位。

优选地，参考图7和图11，作为第一选择扫描单元310的第二种实施方式，第一选择扫描单元310还包括第一下拉模块319。其中，第一下拉模块319用于，当第一选择扫描单元310的第二控制端312接收到第一电平信号时，第一下拉模块319的输入端与第一低电平信号输入端314导通，且第一下拉模块319的输出端与第一截止模块318的输入端导通。

本实施例结构的移位寄存器300，是实现正向扫描时，将使能信号引入第一级移位寄存器单元组件GOA 1的输入端和反向扫描时，将复位信号引入第一级移位寄存器单元组件GOA 1的复位端的第二种实施方式，此种实施方式中，可以采用同种结构类型的晶体管结构，可以通过一次沉积工艺形成，能够减少制造工艺，使得该移位寄存器300的性能更加均匀。

优选地，继续参考图7和图11，在第二种实施方式中，上述第一导通模块317包括第二导通晶体管TD2，第一截止模块318包括第四截止晶体管TJ4、第五截止晶体管TJ5和第六截止晶体管TJ6，第一下拉模块319包括第一下拉晶体管TL1和第二下拉晶体管TL2。

其中，第二导通晶体管TD2的栅极与第一选择扫描单元310的第二控制端312电连接，第二导通晶体管TD2的第一极与第一选择扫描单元310的第一使能信号输入端311电连接，第二导通晶体管TD2的第二极与第一选择扫描单元310的第一输出端316电连接。

上述第四截止晶体管TJ4的栅极与第一下拉节点P1电连接，第四截止晶体管TJ4的第一极与第五截止晶体管TJ5的第二极电连接，第四截止晶体管TJ4的第二极与第一选择扫描单元310的第一复位端315电连接。

上述第五截止晶体管TJ5的栅极与第六截止晶体管TJ6的第二极电连接，第五截止晶体管TJ5的第一极与第一选择扫描单元310的第一低电平信号输入端314电连接。

上述第六截止晶体管TJ6的栅极和第一极均与第一选择扫描单元310的第二时钟信号输入端313电连接。

上述第一下拉晶体管TL1的栅极和第一选择扫描单元310的第二控制端312电连接，第一下拉晶体管TL1的第一极和第一选择扫描单元310的第一低电平信号输入端314电连接，第一下拉晶体管TL1的第二极与第一下拉节点P1电连接。

上述第二下拉晶体管TL2的栅极和第一极均与第一选择扫描单元310的第二时钟信号输入端313电连接，第二下拉晶体管TL2的第二极与第一下拉节点P1电连接。

其中，上述的第二导通晶体管TD2、第四截止晶体管TJ4、第五截止晶体管TJ5、第六截止晶体管TJ6、第一下拉晶体管TL1和第二下拉晶体管TL2的栅极当接收到第一电平信号时导通。

本实施例结构的移位寄存器300，采用同种结构的晶体管结构，例如，均为N型晶体管，可以同样满足选择扫描功能。该种结构的移位寄存器300的工作原理如下：

当需要正向扫描时，第一选择扫描单元310的第二时钟信号输入端313接收到低电平信号，第一选择扫描单元310的第二控制端312接收到第一电平信号(高电平信号)，此时，第二导通晶体管TD2导通，则第一选择扫描单元310的第一使能信号输入端311与第一选择扫描单元310的第一输出端316导通，将该使能信号引入第一级移位寄存器单元组件GOA 1的输入端，同时，第一下拉晶体管TL1导通，将第一选择扫描单元310的第一低电平信号输入端314的低电平信号引入第一下拉节点P1，则第四截止晶体管TJ4悬空，因此，第一选择扫描单元310的第一复位端315处于悬空(floating)状态。当需要反向扫描时，第一选择扫描单元310的第二时钟信号输入端313接收到高电平信号，第一选择扫描单元310的第二控制端接收到第二电平信号(低电平信号)，则第二导通晶体管TD2悬空，第一选择扫描单元310的第一输出端316无信号输出，此时，第二下拉晶体管TL2导通，因此第一下拉节点P1变为高电平信号，使得第四截止晶体管TJ4导通，同时，第五截止晶体管TJ5和第六截止晶体管TJ6均导通，且第五截止晶体管TJ5将第一选择扫描单元310的第一低电平信号输入端314的低电平信号引入第四截止晶体管TJ4，将第一级移位寄存器单元组件GOA 1的复位端进行复位。

优选地，参考图9和图11，作为上述第二选择扫描单元320的第一种实施方式，第二选择扫描单元320包括第二导通模块327和第二截止模块328。

其中，上述第二导通模块327用于当第二选择扫描单元320的第三控制端323接收到第二电平信号时，导通第二选择扫描单元320的第二使能信号输入端321和该第二选择扫描单元320的第二输出端326。

上述第二截止模块328用于当第二选择扫描单元320的第三控制端323接收到第二电平信号时，悬空第二选择扫描单元320的第二复位端325。

上述第二截止模块328还用于当第二选择扫描单元320的第三控制端323接收到第一电平信号时，复位第二初始移位寄存器单元组件200的复位端。

本实施例结构的移位寄存器300，利用设置的第二导通模块327和第二截止模块328，当第二控制端323接收到第二电平信号(例如，低电平信号)时，表面需要从反向开始扫描，即从第N级移位寄存器单元组件GOA N到第1级移位寄存器单元组件GOA 1开始扫描，此时，第二导通模块327将使能信号引入第N级移位寄存器单元组件GOA N的输入端，同时，第N级移位寄存器单元组件GOA N的复位端需要截止，不能够导通，因此，利用第二截止模块328悬空第二选择扫描单元320的第二复位端325，使得第N级移位寄存器单元组件GOA N的复位端没有信号引入，处于悬空(floating)状态。

优选地，继续参考图9，上述第二导通模块327包括第三导通晶体管TD3，第二截止模块328包括第七截止晶体管TJ7、第八截止晶体管TJ8和第九截止晶体管TJ9。

上述第三导通晶体管TD3的栅极与第二选择扫描单元320的第三控制端323电连接，第三导通晶体管TD3的第一极与第二选择扫描单元320的第二使能信号输入端321电连接，第三导通晶体管TD3的第二极与第二选择扫描单元320的第二输出端326电连接。

上述第七截止晶体管TJ7的栅极与第二选择扫描单元320的第三控制端323电连接，第七截止晶体管TJ7的第一极与第八截止晶体管TJ8的第二极电连接，第七截止晶体管TJ7的第二极与第二选择扫描单元320的第二复位端325电连接。

上述第八截止晶体管TJ8的栅极与第九截止晶体管TJ9的第二极电连接，第八截止晶体管TJ8的第一极与第二选择扫描单元320的第二低电平信号输入端324电连接。

上述第九截止晶体管TJ9的栅极和第一极均与第二选择扫描单元320的第一时钟信号输入端322电连接。

其中，上述第三导通晶体管TD3的栅极当接收到第二电平信号时导通，第七截止晶体管TJ7、第八截止晶体管TJ8和第九截止晶体管TJ9的栅极当接收到第一电平信号时导通。

本实施例结构的移位寄存器300，采用不同种类的晶体管结构，需要的晶体管数量较少，因此，可以使得该移位寄存器300的设计尺寸较小。上述移位寄存器300的工作原理如下：

当需要反向扫描时，第二选择扫描单元320的第一时钟信号输入端322接收到低电平信号，第二选择扫描单元320的第三控制端323接收到第二电平信号(低电平信号)，此时，第三导通晶体管TD3导通，则第二选择扫描单元320的第二使能信号输入端321与第二选择扫描单元320的第二输出端326导通，将该使能信号引入第N级移位寄存器单元组件GOA N的输入端，同时，第七截止晶体管TJ7悬空，使得第二选择扫描单元320的第二复位端325没有信号输出。当需要正向扫描时，第二选择扫描单元320的第三控制端323应当接收到第一电平信号(高电平信号)时，此时，第二选择扫描单元320的第一时钟信号输入端322接收到高电平信号，则第三导通晶体管TD3悬空，第二选择扫描单元320的第二输出端326无信号输出，此时，第七截止晶体管TJ7导通，第八截止晶体管TJ8和第九截止晶体管TJ9导通，第八截止晶体管TJ8将第二选择扫描单元320的第二低电平信号输入端324的低电平信号引入第七截止晶体管TJ7，第七截止晶体管TJ7将该低电平信号引入第N级移位寄存器单元组件GOA N的复位端，对该复位端进行复位。

优选地，参考图10和图11，作为第二选择扫描单元320的第二种实施方式，第二选择扫描单元320还包括第二下拉模块329。其中，第二下拉模块329用于，当第二选择扫描单元320的第三控制端323接收到第一电平信号时，第二下拉模块329的输入端与第二低电平信号输入端324导通，且第二下拉模块329的输出端与第二导通模块327的输入端导通。

本实施例结构的移位寄存器300，是实现反向扫描时，将使能信号引入第N级移位寄存器单元组件GOA N的输入端和正向扫描时，将复位信号引入第N级移位寄存器单元组件GOA N的复位端的第二种实施方式，此种实施方式中，可以采用同种结构类型的晶体管结构，可以通过一次沉积工艺形成，能够减少制造工艺，使得该移位寄存器300的性能更加均匀。

优选地，在第二种实施方式中，上述第二导通模块327包括第四导通晶体管TD4，第二截止模块328包括第十截止晶体管TJ10、第十一截止晶体管TJ11和第十二截止晶体管TJ12，第二下拉模块329包括第三下拉晶体管TL3和第四下拉晶体管TL4。

其中，上述第四导通晶体管TD4的栅极与第二下拉节点P2电连接，第四导通晶体管TD4的第一极与第二选择扫描单元320的第二使能信号输入端321电连接，第四导通晶体管TD4的第二极与第二选择扫描单元320的第二输出端326电连接。

上述第十截止晶体管TJ10的栅极与第二选择扫描单元320的第三控制端323电连接，第十截止晶体管TJ10的第一极与第十一截止晶体管TJ11的第二极电连接，第十截止晶体管TJ10的第二极与第二选择扫描单元320的第二复位端325电连接。

上述第十一截止晶体管TJ11的栅极与第十二截止晶体管TJ12的第二极电连接，第十一截止晶体管TJ11的第一极与第二选择扫描单元320的第二低电平信号输入端324电连接。

上述第十二截止晶体管TJ12的栅极和第一极均与第二选择扫描单元320的第一时钟信号输入端322电连接。

上述第三下拉晶体管TL3的栅极和第二选择扫描单元320的第三控制端323电连接，第三下拉晶体管TL3的第一极和第二选择扫描单元320的第二低电平信号输入端324电连接，第三下拉晶体管TL3的第二极与第二下拉节点P2电连接。

上述第四下拉晶体管TL4的栅极和第一极均与第二选择扫描单元320的第一时钟信号输入端322电连接，第四下拉晶体管TL4的第二极与第二下拉节点P2电连接。

其中，上述的第四导通晶体管TD4、第十截止晶体管TJ10、第十一截止晶体管TJ11、第十二截止晶体管TJ12、第三下拉晶体管TL3和第四下拉晶体管TL4的栅极当接收到第一电平信号时导通。

本实施例结构的移位寄存器300，采用同种结构的晶体管结构，例如，均为N型晶体管，可以同样满足选择扫描功能。该种结构的移位寄存器300的工作原理如下：

当需要反向扫描时，第二选择扫描单元320的第一时钟信号输入端322接收到高电平信号，第二选择扫描单元320的第二控制端323接收到第二电平信号(低电平信号)，此时，第四下拉晶体管TL4导通，因此，将第二选择扫描单元320的第一时钟信号引入第二下拉节点，使得第四导通晶体管TD4导通，则第二选择扫描单元320的第二使能信号输入端321与第二选择扫描单元320的第一输出端326导通，将该使能信号引入第N级移位寄存器单元组件GOA N的输入端，同时，第十截止晶体管TJ10悬空，因此，第二选择扫描单元320的第二复位端325处于悬空(floating)状态。当需要正向扫描时，第二选择扫描单元320的第一时钟信号输入端322接收到高电平信号，第二选择扫描单元320的第三控制323端接收到第一电平信号(高电平信号)，则第三下拉晶体管TL3导通，将第二选择扫描单元320的第二低电平信号输入端324的低电平信号引入第二下拉节点P2，因此第四导通晶体管TD4悬空，第二选择扫描单元320的第二输出端326无信号输出，此时，第十截止晶体管TJ10、第十一截止晶体管TJ11和第十二截止晶体管TJ12均导通，因此，第十一截止晶体管TJ11将低电平信号引入第十截止晶体管TJ10，将第N级移位寄存器单元组件GOA N的复位端进行复位。

应当理解的是，上述移位寄存器300中，第一选择扫描单元310和第二选择扫描单元320应当同时使用，当正向扫描时，第一选择扫描单元310的第一输出端316将使能信号引入第一级移位寄存器单元组件GOA 1，第二选择扫描单元320的第二复位端325对第N级移位寄存器单元组件GOA N的复位端进行复位。当反向扫描时，第二选择扫描单元320的第二输出端326将使能信号引入第N级移位寄存器单元组件GOA N的输入端，第一选择扫描单元310的第一复位端315对第一级移位寄存器单元组件GOA 1的复位端进行复位。通过设置第一选择扫描单元310和第二选择扫描单元320能够使得该移位寄存器300便于控制，能够有效防止信号紊乱。

具体地，下面结合图11详细说明上述移位寄存器300的连接方式：

首先该移位寄存器300中，与传统的移位寄存器单元一样，每一级移位寄存器单元组件200中的移位寄存器单元210均包括输入端INPUT、复位端RESET和输出端OUTPUT，还应当包括与低电平信号线VSS连接的端口、与第一时钟信号线CLK1连接的端口以及与第二时钟信号线CLK2连接的端口，因此，每一级移位寄存器单元组件200中的选择连接单元100的第一输出端130包括正向输出端INPUT-N和正向复位端RESET-N，第二输出端140包括反向输出端INPUT-R和反向复位端RESET-R，为了使得该移位寄存器300能够上下对称，因此第一选择扫描单元310位于第一级移位寄存器单元组件GOA 1之前，第二选择扫描单元320位于第N级移位寄存器单元组件GOA N之后，第一选择扫描单元310的第一使能信号输入端311与使能信号线STV电连接，第二控制端312与翻转信号线POL电连接，第一低电平信号输入端314与低电平信号线VSS电连接，第二时钟信号输入端313与第二时钟信号线CLK2电连接，第一输出端316与第一级移位寄存器单元组件GOA 1的移位寄存器单元210的输入端INPUT电连接，第一复位端315与第一级移位寄存器单元组件GOA 1的移位寄存器单元210的复位端RESET电连接。

第二选择扫描单元320的第二使能信号输入端321与使能信号线STV电连接，第一时钟信号输入端322与第一时钟信号线CLK1电连接，第三控制端323与翻转信号线POL电连接，第二低电平信号输入端324与低电平信号线VSS电连接，第二输出端326与第N级移位寄存器单元组件GOA N中的移位寄存器单元210的输入端INPUT电连接，第二复位端325与第N级移位寄存器单元组件GOAN中的移位寄存器单元210的复位端RESET电连接。

为了使得移位寄存器300更加对称，前半部分的移位寄存器单元组件200中，当前级的移位寄存器单元组件200中的移位寄存器单元210的输出端OUTPUT与其对应的选择连接单元100的输入端110电连接，且该选择连接单元100的正向输出端INPUT-N与下一级移位寄存器单元组件200中的移位寄存器单元210的输入端INPUT电连接，正向复位端RESET-N与上一级移位寄存器单元组件200中移位寄存器单元210的复位端RESET电连接，反向输出端INPUT-R与与上一级移位寄存器单元组件200中移位寄存器单元210的输入端INPUT电连接，反向复位端RESET-R与下一级移位寄存器单元组件200中移位寄存器单元210的复位端RESET电连接。

后半部分的移位寄存器单元组件200中，当前级的移位寄存器单元组件200中的移位寄存器单元210的输出端OUTPUT与其对应的选择连接单元100的输入端110电连接，且该选择连接单元100的正向输出端INPUT-N与上一级移位寄存器单元组件200中的移位寄存器单元210的复位端RESET电连接，正向复位端RESET-N与下一级移位寄存器单元组件200中移位寄存器单元210的输入端INPUT电连接，反向输出端INPUT-R与与下一级移位寄存器单元组件200中移位寄存器单元210的复位端RESET电连接，反向复位端RESET-R与上一级移位寄存器单元组件200中移位寄存器单元210的输入端INPUT电连接。

本发明的第三方面，涉及一种显示面板(图中并未示出)，显示面板包括栅极驱动电路，栅极驱动电路包括级联的移位寄存器300，移位寄存器300包括上述任意一项的移位寄存器300。

本发明的显示面板，可以实现正向扫描和反向扫描，应用范围更广泛。

上述显示面板可以应用于显示器、GPS导航仪、手机、笔记本电脑、平板电脑等电子设备中。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (9)

1.一种移位寄存器，其特征在于，所述移位寄存器包括级联的多级移位寄存器单元组件，所述移位寄存器单元组件包括移位寄存器单元和选择连接单元，

所述移位寄存器单元的输出端与所述选择连接单元的输入端电连接，所述选择连接单元的输出端形成为所述移位寄存器单元组件的信号输出端，所述移位寄器存单元的信号输入端形成为所述移位寄存器单元组件的信号输入端；

所述选择连接单元包括输入端、第一控制端、第一输出端和第二输出端，当所述第一控制端接收到第一电平信号时，所述选择连接单元的输入端和该选择连接单元的第一输出端导通，当所述第一控制端接收到第二电平信号时，所述选择连接单元的输入端和该选择连接单元的第二输出端导通，第一电平信号和第二电平信号中的一者是高电平信号，第一电平信号和第二电平信号中的另一者是低电平信号。

2.根据权利要求1所述的移位寄存器，其特征在于，所述选择连接单元包括第一选择连接子单元和第二选择连接子单元，当所述第一控制端接收到第一电平信号时，所述第一选择连接子单元将所述选择连接单元的输入端和该选择连接单元的第一输出端导通，当所述第一控制端接收到第二电平信号时，所述第二选择连接子单元将所述选择连接单元的输入端和该选择连接单元的第二输出端导通。

3.根据权利要求2所述的移位寄存器，其特征在于，所述第一选择连接子单元包括第一选择晶体管，所述第一选择晶体管的栅极与所述第一控制端电连接，所述第一选择晶体管的第一极与所述选择连接单元的输入端电连接，所述第一选择晶体管的第二极与所述选择连接单元的第一输出端电连接；

所述第二选择连接子单元包括第二选择晶体管，所述第二选择晶体管的栅极与所述第一控制端电连接，所述第二选择晶体管的第一极与所述选择连接单元的输入端电连接，所述第二选择晶体管的第二极与所述选择连接单元的第二输出端电连接，其中，所述第一选择晶体管的栅极当接收到所述第一电平信号时导通，所述第二选择晶体管的栅极当接收到第二电平信号时导通；或者，所述第二选择连接子单元包括时钟信号输入端、低电平信号输入端、第三选择晶体管、第四选择晶体管和第五选择晶体管，所述第三选择晶体管的栅极与所述第一控制端电连接，所述第三选择晶体管的第一极与所述第四选择晶体管的第二极以及所述第五选择晶体管的栅极电连接，所述第三选择晶体管的第二极与所述低电平信号输入端电连接，所述第四选择晶体管的栅极与第一极均与所述时钟信号输入端电连接，所述第五选择晶体管的第一极与所述选择连接单元的输入端电连接，所述第五选择晶体管的第二极与所述选择连接单元的第二输出端电连接，其中，所述第一选择晶体管、第三选择晶体管、第四选择晶体管和第五选择晶体管的栅极当接收到所述第一电平信号时导通。

4.根据权利要求1至3任意一项所述的移位寄存器，其特征在于，所述移位寄存器还包括第一选择扫描单元和第二选择扫描单元；

所述第一选择扫描单元包括第一使能信号输入端、第二控制端、第二时钟信号输入端、第一低电平信号输入端、第一复位端和第一输出端；

所述第二选择扫描单元包括第二使能信号输入端、第一时钟信号输入端、第三控制端、第二低电平信号输入端、第二复位端和第二输出端；

所述第一选择扫描单元的第二控制端和所述第二选择扫描单元的第三控制端均与所述选择连接单元的第一控制端电连接；

所述第一选择扫描单元的第一输出端与第一初始移位寄存器单元组件的输入端电连接，所述第一选择扫描单元的第一复位端与所述第一初始移位寄存器单元组件的复位端电连接；

所述第二选择扫描单元的第二输出端与第二初始移位寄存器单元组件的输入端电连接，所述第二选择扫描单元的第二复位端与所述第二初始移位寄存器单元组件的复位端电连接；

当所述第二控制端和所述第三控制端接收到第一电平信号时，所述第一选择扫描单元的第一使能信号输入端和该第一选择扫描单元的第一输出端导通，所述第二初始移位寄存器单元组件的复位端和第二选择扫描单元的第二复位端导通；

当所述第二控制端和所述第三控制端接收到第二电平信号时，所述第二选择扫描单元的第二使能信号输入端和该第二选择扫描单元的第二输出端导通，所述第一初始移位寄存器单元组件的复位端和该第一选择扫描单元的第一复位端导通。

5.根据权利要求4所述的移位寄存器，其特征在于，所述第一选择扫描单元包括第一导通模块和第一截止模块；

所述第一导通模块用于当所述第一选择扫描单元的所述第二控制端接收到第一电平信号时，导通所述第一选择扫描单元的所述第一使能信号输入端和该第一选择扫描单元的所述第一输出端；

所述第一截止模块用于当所述第一选择扫描单元的所述第二控制端接收到第一电平信号时，悬空所述第一选择扫描单元的所述第一复位端；

所述第一截止模块还用于当所述第一选择扫描单元的所述第二控制端接收到第二电平信号时，复位所述第一初始移位寄存器单元组件的复位端；

所述第二选择扫描单元包括第二导通模块和第二截止模块；

所述第二导通模块用于当所述第二选择扫描单元的所述第三控制端接收到第二电平信号时，导通所述第二选择扫描单元的所述第二使能信号输入端和该第二选择扫描单元的所述第二输出端；

所述第二截止模块用于当所述第二选择扫描单元的所述第三控制端接收到第二电平信号时，悬空所述第二选择扫描单元的所述第二复位端；

所述第二截止模块还用于当所述第二选择扫描单元的所述第三控制端接收到第一电平信号时，复位所述第二初始移位寄存器单元组件的复位端。

6.根据权利要求5所述的移位寄存器，其特征在于，所述第一导通模块包括第一导通晶体管，所述第一截止模块包括第一截止晶体管、第二截止晶体管和第三截止晶体管；

所述第一导通晶体管的栅极与所述第一选择扫描单元的第二控制端电连接，所述第一导通晶体管的第一极与所述第一选择扫描单元的第一使能信号输入端电连接，所述第一导通晶体管的第二极与所述第一选择扫描单元的第一输出端电连接；

所述第一截止晶体管的栅极与所述第一选择扫描单元的第二控制端电连接，所述第一截止晶体管的第一极与所述第二截止晶体管的第二极电连接，所述第一截止晶体管的第二极与所述第一选择扫描单元的第一复位端电连接；

所述第二截止晶体管的栅极与所述第三截止晶体管的第二极电连接，所述第二截止晶体管的第一极与所述第一选择扫描单元的第一低电平信号输入端电连接；

所述第三截止晶体管的栅极和第一极均与所述第一选择扫描单元的第二时钟信号输入端电连接；

其中，所述第一截止晶体管的栅极当接收到第二电平信号时导通，所述第一导通晶体管、第二截止晶体管和第三截止晶体管的栅极当接收到第一电平信号时导通；

所述第二导通模块包括第三导通晶体管，所述第二截止模块包括第七截止晶体管、第八截止晶体管和第九截止晶体管；

所述第三导通晶体管的栅极与所述第二选择扫描单元的第三控制端电连接，所述第三导通晶体管的第一极与所述第二选择扫描单元的第二使能信号输入端电连接，所述第三导通晶体管的第二极与所述第二选择扫描单元的第二输出端电连接；

所述第七截止晶体管的栅极与所述第二选择扫描单元的第三控制端电连接，所述第七截止晶体管的第一极与所述第八截止晶体管的第二极电连接，所述第七截止晶体管的第二极与所述第二选择扫描单元的第二复位端电连接；

所述第八截止晶体管的栅极与所述第九截止晶体管的第二极电连接，所述第八截止晶体管的第一极与所述第二选择扫描单元的第二低电平信号输入端电连接；

所述第九截止晶体管的栅极和第一极均与所述第二选择扫描单元的第一时钟信号输入端电连接；

其中，所述第三导通晶体管的栅极当接收到第二电平信号时导通，所述第七截止晶体管、第八截止晶体管和第九截止晶体管的栅极当接收到第一电平信号时导通。

7.根据权利要求5所述的移位寄存器，其特征在于，所述第一选择扫描单元还包括第一下拉模块，所述第一下拉模块用于，当所述第一选择扫描单元的所述第二控制端接收到第一电平信号时，所述第一下拉模块的输入端与所述第一低电平信号输入端导通，且所述第一下拉模块的输出端与所述第一截止模块的输入端导通；

所述第二选择扫描单元还包括第二下拉模块，所述第二下拉模块用于，当所述第二选择扫描单元的所述第三控制端接收到第一电平信号时，所述第二下拉模块的输入端与所述第二低电平信号输入端导通，且所述第二下拉模块的输出端与所述第二导通模块的输入端导通。

8.根据权利要求7所述的移位寄存器，其特征在于，所述第一导通模块包括第二导通晶体管，所述第一截止模块包括第四截止晶体管、第五截止晶体管和第六截止晶体管，所述第一下拉模块包括第一下拉晶体管和第二下拉晶体管；

所述第二导通晶体管的栅极与所述第一选择扫描单元的第二控制端电连接，所述第二导通晶体管的第一极与所述第一选择扫描单元的第一使能信号输入端电连接，所述第二导通晶体管的第二极与所述第一选择扫描单元的第一输出端电连接；

所述第四截止晶体管的栅极与第一下拉节点电连接，所述第四截止晶体管的第一极与所述第五截止晶体管的第二极电连接，所述第四截止晶体管的第二极与所述第一选择扫描单元的第一复位端电连接；

所述第五截止晶体管的栅极与所述第六截止晶体管的第二极电连接，所述第五截止晶体管的第一极与所述第一选择扫描单元的第一低电平信号输入端电连接；

所述第六截止晶体管的栅极和第一极均与所述第一选择扫描单元的第二时钟信号输入端电连接；

所述第一下拉晶体管的栅极和所述第一选择扫描单元的第二控制端电连接，所述第一下拉晶体管的第一极和所述第一选择扫描单元的第一低电平信号输入端电连接，所述第一下拉晶体管的第二极与所述第一下拉节点电连接；

所述第二下拉晶体管的栅极和第一极均与所述第一选择扫描单元的第二时钟信号输入端电连接，所述第二下拉晶体管的第二极与所述第一下拉节点电连接；

其中，所述第二导通晶体管、第四截止晶体管、第五截止晶体管、第六截止晶体管、第一下拉晶体管和第二下拉晶体管的栅极当接收到第一电平信号时导通；

所述第二导通模块包括第四导通晶体管，所述第二截止模块包括第十截止晶体管、第十一截止晶体管和第十二截止晶体管，所述第二下拉模块包括第三下拉晶体管和第四下拉晶体管；

所述第四导通晶体管的栅极与第二下拉节点电连接，所述第四导通晶体管的第一极与所述第二选择扫描单元的第二使能信号输入端电连接，所述第四导通晶体管的第二极与所述第二选择扫描单元的第二输出端电连接；

所述第十截止晶体管的栅极与所述第二选择扫描单元的第三控制端电连接，所述第十截止晶体管的第一极与所述第十一截止晶体管的第二极电连接，所述第十截止晶体管的第二极与所述第二选择扫描单元的第二复位端电连接；

所述第十一截止晶体管的栅极与所述第十二截止晶体管的第二极电连接，所述第十一截止晶体管的第一极与所述第二选择扫描单元的第二低电平信号输入端电连接；

所述第十二截止晶体管的栅极和第一极均与所述第二选择扫描单元的第一时钟信号输入端电连接；

所述第三下拉晶体管的栅极和所述第二选择扫描单元的第三控制端电连接，所述第三下拉晶体管的第一极和所述第二选择扫描单元的第二低电平信号输入端电连接，所述第三下拉晶体管的第二极与所述第二下拉节点电连接；

所述第四下拉晶体管的栅极和第一极均与所述第二选择扫描单元的第一时钟信号输入端电连接，所述第四下拉晶体管的第二极与所述第二下拉节点电连接；

其中，所述第四导通晶体管、第十截止晶体管、第十一截止晶体管、第十二截止晶体管、第三下拉晶体管和第四下拉晶体管的栅极当接收到第一电平信号时导通。

9.一种显示面板，所述显示面板包括栅极驱动电路，所述栅极驱动电路包括移位寄存器，其特征在于，所述移位寄存器包括权利要求1至8任意一项所述的移位寄存器。