[go: up one dir, main page]

CN101546545B - 时脉信号产生方法以及时脉信号产生电路 - Google Patents

时脉信号产生方法以及时脉信号产生电路 Download PDF

Info

Publication number
CN101546545B
CN101546545B CN2009101336803A CN200910133680A CN101546545B CN 101546545 B CN101546545 B CN 101546545B CN 2009101336803 A CN2009101336803 A CN 2009101336803A CN 200910133680 A CN200910133680 A CN 200910133680A CN 101546545 B CN101546545 B CN 101546545B
Authority
CN
China
Prior art keywords
signal
clock
level
state
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101336803A
Other languages
English (en)
Other versions
CN101546545A (zh
Inventor
徐兆庆
董穆林
程仲升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AUO Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN101546545A publication Critical patent/CN101546545A/zh
Application granted granted Critical
Publication of CN101546545B publication Critical patent/CN101546545B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种时脉信号产生方法以及时脉信号产生电路。时脉信号产生电路包含二输出端，以分别根据第一及第二输入信号提供一第一及一第二时脉信号。电荷储存元件用以在第一时脉信号为高电平的一段时间内执行自第一输出端至电荷储存元件的电荷转换，并在第二时脉信号为低电平时执行自电荷储存元件至第二输出端的电荷转换。在时脉周期的另一段期间中，电荷储存元件用以在第二时脉信号为高电平的一段时间内执行自第二输出端至电荷储存元件的电荷转换，并在第一时脉信号为低电平时执行自电荷储存元件至第一输出端的电荷转换。

Description

时脉信号产生方法以及时脉信号产生电路
技术领域
本发明是有关于一种时脉信号产生电路，且特别是有关于一种用于液晶显示面板的时脉信号(clock signal)产生电路。
背景技术
请参照图1，为一传统的液晶显示面板1的示意图。液晶显示面板1包含二维的像素阵列10。像素阵列10包含多行及多列，多条栅极线以选择或驱动一列像素单元，以及多条数据线以提供数据至一行像素单元。因此，液晶显示面板1更包含栅极驱动电路300以提供栅极线信号至各栅极线，以及数据驱动电路200以提供数据信号至各数据线。
栅极驱动电路300包含多个串接的移位缓存器SR1(shift register)，以使各移位缓存器的输出信号做为对应一栅极线的栅极线信号，并同时做为下一级移位缓存器的起始信号。如图2所示，第一级移位缓存器SR1的起始信号由ST信号所提供，而其它各级的起始信号则由前一级的移位缓存器所提供。如图2所示，奇数级移位缓存器的时脉信号输入端CK接收时脉信号CK，而偶数级移位缓存器的时脉信号输入端CK接收时脉信号XCK。如图3所示，时脉信号XCK为时脉信号CK的反相，工作周期(duty cycle)均为50％。
在使用栅极驱动电路基板技术(gate on array；GOA)所制造的栅极驱动电路，时脉信号的电压(Vgh＝23V且Vgl＝-10V)由一低电压波形经过电压电平转换器后提升得来。位移暂存是在玻璃基板上制造，而电压电平转换器的芯片是在印刷线路板(printed wire board；PWB)或印刷电路板(printed circuitboard；PCB)。而软性电路板(Flexible Printed Circuit)则用以连接玻璃基板及印刷线路板或印刷电路板。由于时脉信号间峰值的差异，以及接收时脉信号的位移缓存器数量大，因此寄生电容所耗的功率将增大且显得浪费。
降低寄生电容所耗功率的方法，可藉由电荷分享方式，来减少时脉信号在各电压电平转换时，产生的电压突升或电压突降。如图4a所示，电压电平转换器具有一输入端，以接收时脉信号CK-in以及其反相时脉信号XCK_in(请参照图4b)以及一约3.3V的控制电压VCS。电压电平转换器包含二电压放大器A1及A2，以提供输出时脉信号CK及XCK。切换元件S1位于放大器A1及输出CK间，切换元件S2位于放大器A2及输出XCK间，第三个切换元件S3以及一电阻R串联于CK及XCK间。切换元件S1、S2及S3的工作时间如下所述：
在时间区间1及3，切换元件S1及S2位于连接状态，而切换元件S3位于断开状态。因此，CK及XCK的电压电平分别为放大器A1及A2的输出。
在时间区间2及4，切换元件S1及S2位于断开状态，而切换元件S3位于连接状态，以使CK及XCK间进行电荷分享。然而当功率因为电荷分享而下降时，却将在栅极线的开关上产生延迟。
发明内容
因此，本发明是在提供一种时脉信号产生电路。时脉信号产生电路包含二输出端，以分别根据第一及第二输入信号提供一第一及一第二时脉信号。电荷储存元件用以于第一时脉信号为高电平的一段时间内执行自第一输出端至电荷储存元件的电荷转换，并于第二时脉信号为低电平时执行自电荷储存元件至第二输出端的电荷转换。在时脉周期的另一段期间中，电荷储存元件用以于第二时脉信号为高电平的一段时间内执行自第二输出端至电荷储存元件的电荷转换，并于第一时脉信号为低电平时执行自电荷储存元件至第一输出端的电荷转换。
因此，本发明的第一个目的是在提供一种时脉信号产生方法，用以根据第一输入信号于第一信号路径产生第一时脉信号，及根据第二输入信号在第二信号路径产生第二时脉信号，各第一及第二输入信号分别包含第一信号状态H以及第二信号状态L，第一及第二时脉信号分别包含第一时脉电平及第二时脉电平，时脉信号产生方法包含下列步骤：在第一输入信号位于第一信号状态，且第二输入信号位于第二信号状态时，执行自第一信号路径至电荷储存元件的第一电荷转换以使第一时脉信号自第一时脉电平转换至第一中间电平；在第一输入电平仍位于第二信号状态时，使第一时脉信号工作于第二时脉电平；在第一输入信号位于第二信号状态，且第二输入信号位于第一信号状态时：使第二时脉信号自第二时脉电平转换至第二中间电平；使第一时脉信号工作于第二时脉电平及使第二时脉电平工作于第一时脉电平；执行自第二信号路径至电荷储存元件的第二电荷转换以使第二时脉信号自第一时脉电平转换至第三中间电平；以及于第二时脉信号仍位于第一信号状态时，使第二时脉信号工作于第二时脉状态；在第一输入信号位于第二信号状态，且第二输入信号位于第一信号状态时，使第一时脉信号自第二时脉电平转换至第四中间电平；以及在第一输入信号位于第一信号状态，且第二输入信号位于第二信号状态时，使第一时脉信号自第四中间电平转换至第一时脉电平。
本发明的第二个目的是在提供一种时脉信号产生电路，用以接收第一输入信号XCK_in、第二输入信号CK_in以及控制信号VCS，以根据第一输入信号于第一信号路径P2产生第一时脉信号XCK以及根据第二输入信号于第二信号路径P1产生第二时脉信号CK，各第一及第二输入信号分别包含第一信号状态H以及第二信号状态L，各第一及第二时脉信号分别包含第一时脉电平(Vgh＝20V)及第二时脉电平(Vgl＝-10v)。时脉信号产生电路包含：第一输出端以提供第一时脉信号；第二输出端以提供第二时脉信号；第一电压电平转换器用以在第一输入电平位于第一信号状态时，提供第一信号路径相当于一第一时脉电平的一电压电平，以及用以在第一输入电平位于第二信号状态时，提供第一信号路径相当于第二时脉电平的电压电平；第二电压电平转换器用以在第二输入电平位于第一信号状态时，提供第二信号路径相当于第一时脉电平的电压电平，以及用以在第二输入电平位于第二信号状态时，提供第二信号路径相当于第二时脉电平的电压电平；第一切换元件S2位于第一信号路径，根据第一输入信号及控制信号而工作于连接状态或断开状态；第二切换元件S1位于第二信号路径，根据第二输入信号及控制信号而工作于连接状态或断开状态；第三切换元件S4藉由位于第一切换元件及第一输出端之间的第一连接点，电性连接电荷储存元件至第一信号路径，第三切换元件根据第一输入信号及控制信号而工作于连接状态或断开状态；以及第四切换元件S3藉由位于第二切换元件及第二输出端之间的第二连接点，电性连接电荷储存元件至第二信号路径，第四切换元件根据第二输入信号及控制信号而工作于连接状态或断开状态。
本发明的第三个目的是在提供一种时脉信号产生电路，包含：第一输出端以在第一信号路径提供第一时脉信号；第二输出端以在第二信号路径提供第二时脉信号，各第一及第二输出端可工作于第一信号状态及第二信号状态；电荷储存元件连接于第一及第二信号路径；以及控制模块用以：在第一输出端位于第一信号状态，且第二输出端位于第二信号状态时，执行自第一信号路径至电荷储存元件的第一电荷转换；于第一及第二输出端均工作于第二信号状态时，执行自电荷储存元件至第二信号路径的第二电荷转换；在第一输出端位于第二信号状态且第二输出端位于第一信号状态时，执行自第二信号路径至电荷储存元件的第三电荷转换；以及于第一及第二输出端均工作于第二信号状态时，执行自电荷储存元件至第二信号路径的第四电荷转换。
在图5a～图11的叙述中，可对本发明有更清楚的了解。
附图说明
为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，所附图式的说明如下：
图1为一传统的液晶显示面板的示意图；
图2为具有串接的移位缓存器的栅极驱动电路的示意图；
图3为一表示栅极线信号及时脉信号间的关系的时序图；
图4a为现有的电荷分享装置的示意图；
图4b为现有的电荷分享装置的时脉输入以及所产生的时脉信号的示意图；
图5a为本发明的一实施例中的电荷分享电路的示意图；
图5b为本发明的一实施例中的电荷分享电路的时脉输入以及所产生的时脉信号的示意图；
图5c为本发明的一实施例中的电荷分享过程的时间表；
图6a为本发明图5a的实施例的电荷分享电路的一部份电路图；
图6b为本发明图6a的实施例中的电路的等效电路图；
图6c为本发明图6a的实施例中的电路的又一等效电路图；
图6d为本发明图6c的实施例中的电路之电荷分享过程的时间表；
图7a为本发明的另一实施例中的电荷分享电路的示意图；
图7b为本发明图7a的实施例中的电荷分享电路的时脉输入以及所产生的时脉信号的示意图；
图7c为本发明图7a的实施例中的电荷分享过程的时间表；
图7d为本发明图7a的实施例中的电路的一等效电路图；
图8为本发明的又一实施例中的电荷分享电路的时脉输入以及所产生的时脉信号的示意图；
图9为本发明的再一实施例中的电荷分享电路的时脉输入以及所产生的时脉信号的示意图；
图10为本发明的一实施例中的位移缓存器的一不同排列方式的示意图；以及
图11为本发明的一实施例中使用四个输入时脉信号以产生栅极线信号时的相位关系图。
其中主要附图标记为：
1：液晶显示面板                    10：像素阵列
200：数据驱动电路                  300：栅极驱动电路
50：电荷分享电路                   50’：电荷分享电路
C：连接状态                        D：断开状态
具体实施方式
图5a绘示依照本发明的一实施例的的一电荷分享电路50的示意图。电荷分享电路50用以接收第一输入信号XCK_in、第二输入信号CK_in以及控制信号VCS。电荷分享电路50包含第一放大器A1，或称为第一电压电平提升器A1，第一放大器A1输入端耦接至第一输入信号CK_in以根据第一输入信号CK_in于第一信号路径P1提供第一输出信号CK至第一输出端Out1，以及第二放大器A2，或称为第二电压电平提升器A2，第一放大器A2输入端耦接至第二输入信号XCK_in，以根据第二输入信号XCK_in于第二信号路径P2提供第二输出信号XCK至第二输出端Out2。第一切换元件S1位于第一信号路径P1，第二切换元件S2位于第二信号路径。第三切换元件S3及第四切换元件S4串联于第一输出端Out1及第二输出端Out2之间。如图5a所示，第一切换元件S1具有二切换端，第一切换端连接于第一电压电平提升器A1，第二切换端连接于第一输出端Out1。同样地，第二切换元件S2具有二切换端，第一切换端连接于第二电压电平提升器A2，第二切换端连接于第二输出端Out2。一具有电荷储存元件STG的电荷分享路径D连接于第三切换元件S3及第四切换元件S4间的接地端及连接点Q。如图5a所示，电荷储存元件STG包含串联的电阻R及电容C。
各第一切换元件S1、第二切换元件S2、第三切换元件S3及第四切换元件S4可工作于第一状态及第二状态。当工作于第一状态时，切换元件使一信号由第一切换端传送至第二切换端。而当工作于第二状态时，切换元件的第一切换端及第二切换端将断开。因此，当第一切换元件工作于第一状态时，将电性连接第一输出端Out1至第一电压电平提升器A1，而第一切换元件工作于第二状态时，将使第一输出端Out1及第一电压电平提升器A1断开。相同地，当第二切换元件工作于第一状态时，将电性连接第二输出端Out2至第一电压电平提升器A2，而第二切换元件工作于第二状态时，将使第二输出端Out2及第二电压电平提升器A2断开。当第三切换元件工作于第一状态时，将电性连接第一输出端Out1至电荷分享路径D，而第三切换元件工作于第二状态时，将使第一输出端Out1及电荷分享路径D断开。当第四切换元件工作于第一状态时，将电性连接第二输出端Out2至电荷分享路径D，而第四切换元件工作于第二状态时，将使第二输出端Out2及电荷分享路径D断开。
第一切换元件S1、第二切换元件S2、第三切换元件S3及第四切换元件S4的运作，可使第一输出端Out1及第二输出端Out2的电压具有介于第一电压Vgh及第二电压Vgl之间的中间电压电平。在不同的实施例中，来自第一输出端Out1的中间电压电平与来自第二输出端Out2的中间电压电平，将分别在不同的时间周期产生。
如图5b所示，时脉周期可由八个时间区间1-8代表。第一输入时脉信号CK_in是在时间区间4及6中位于第一状态(高态)，并在时间区间1-3、7及8中位于第二状态(低态)。第二输入时脉信号XCK_in在时间区间1、2及8中位于第一状态，并在时间区间3及7中位于第二状态。第一及第二输入信号的工作周期小于50％。控制电压VCS在时间区间1及5位于第一状态，并在时间区间2-4、6、7及8中位于第二状态(请参照图5c)。第一输出信号CK的中间电压电平，为时间区间4及6的电荷分享之结果。而第二输出信号XCK的中间电压电平，为时间区间2及8的电荷分享的结果。
如图5c所示的时间表，表中C表示连接状态，D表示断开装置。在时间区间1，由于S1在连接状态且S3在断开状态，因此CK_in在低态，CK在低态Vgl。同样地，由于S2在连接状态且S4在断开状态，因此XCK_in在高态，XCK在高态Vgh。
在时间区间2，由于S1在连接状态且S3在断开状态，因此CK_in在低态，CK在低态Vgl。然而，由于S2在连接状态且S4亦在连接状态，因此第二输出端Out2的电压电平因自XCK至储存元件STG的电荷分享而下降。
在时间区间3，由于S1在连接状态且S3在断开状态，因此CK_in在低态，CK在低态Vgl。同样地，由于S2在连接状态且S4在断开状态，因此XCK_in在低态，XCK在低态Vgl。
在时间区间4，由于S1在断开状态且S3在连接状态，因此CK_in及CK在高态。储存于储存元件STG的电荷将因此分享至第一输出端Out1，而使CK的电压电平因而提升至中间电压电平。XCK_in及XCK均由于S2位于连接状态而在低态。
在时间区间5，由于S1及S2在连接状态，且S3、S4在断开状态，储存于储存元件STG的电荷将因此分享至第一输出端Out1，而使CK的电压电平因而提升至中间电压电平。XCK_in及XCK均由于S2位于连接状态而在低态。XCK_in及XCK均由于S2位于连接状态且S4位于断开状态而在低态。
在时间区间6，电荷自CK分享至储存元件STG。
在时间区间7，由于S1在连接状态且S3在断开状态，因此CK_in及CK在低态Vgl。XCK_in及XCK均由于S2位于连接状态且S4位于断开状态而在低态。
在时间区间8，电荷自储存元件STG分享至XCK。
如图6b及图6c所示，控制电压VCS施加于一逻辑电路中。图6b及图6c所示，为图6a的等效电路。图6a绘示图5a中的电荷分享电路中的第一信号路径P1。在图6c中，自逻辑电路输出的电压电平A及B由下列逻辑表达式决定：
A＝nCK_in OR(CK_in AND nVCS)；
B＝nCK_in；
n＝否定(negated)；
电压电平A及B决定第一输出端Out1的电压电平。举例来说，当CK_in为低态且VCS为高态，nCK_in为高态且nVCS为低态。逻辑表达式(CK_inAND nVCS)的结果为低态，因此A为高态且B为高态。所以，如图6d的时间表的时间区间1所示，PMOS位于非导通状态，NMOS位于导通状态，且Out1为低态(Vgl＝-10V)。
在时间区间2、3、7及8中，CK_in及VCS俱为低态。nCK_in及nVCS俱为高态。逻辑表达式(CK_in AND nVCS)的结果为低态，因此A为高态且B为高态。如同时间区间1，Out1为低态。
在时间区间4及6中，CK_in为高态，VCS为低态，nCK_in为低态且nVCS为高态。(CK_in AND nVCS)的结果为高态，因此A为高态且B为低态。所以，PMOS及NMOS均位于非导通状态，相当于S1位于断开状态(请同时参照图5a及图6a)，电荷分享是在第一输出端Out1及储存元件STG间产生(请参照图5a)。
在时间区间5中，CK_in及VCS均为高态。nCK_in及nVCS均为低态。(CK_in AND nVCS)的结果为低态，因此A为高态且B为低态。所以，PMOS位于导通状态，NMOS位于非导通状态。Out1为高态或等于Vgh，即20V。
图6c的实施例中，电平转换器用以将输入电压自(0，3.3V)转换为(-10，20V)。
逻辑电路可以应用于不同的用途。例如，逻辑电路可如图6b所示用以控制传输栅。传输栅等效于图5a中的电荷分享电路50的第一切换元件S1。电压电平转换器A1(请同时参照图5a及图6a)包含如图6b所示的一电平转换器/反相器电路以及另一个反相器(包含PMOS及NMOS)。
本发明的另一实施例如图7a所示。除了切换元件S3及S4外，额外的两个切换元件S5及S6亦可用以改变电荷分享电路50’中，第一及第二输出端Out1及Out2的电压电平。切换元件S3及S4用以通过电荷分享路径D，进行储存元件STG与第一输出端Out1间，及储存元件STG与第二输出端Out2间的电荷分享。如图7a所示，一具有电阻R2的电荷释放路径E连接于S5及S6间的接地端及连接点。更进一步地，电荷分享电路50’用以接收电一输入信号CK_in、第二输入信号XCK_in、第一控制信号VCS1以及第二控制信号VCS2。
输入信号CK_in、XCK_in，控制电压VCS1、VCS2以及输出时脉信号CK、XCK的关系，如图7b所示。图7c则绘示相对应的时间表。
在时间区间1、4、7及10，S3、S4、S5及S6位于断开状态，S1及S2位于连接状态。输出端Out1及Out2的输出电平分别与来自电压电平转换器A1及A2的电压相同。
在时间区间2，S2、S3及S6位于断开状态，S4位于连接状态。输出端Out2的输出电平由于自Out2至储存元件STG的电荷分享而下降。
在时间区间3，S2、S4及S5位于断开状态，S6位于连接状态。输出端Out2的输出电平由于通过电阻R2至接地端的电荷释放而下降至0V。
在时间区间5，S1、S3及S6位于断开状态，S5位于连接状态。输出端Out1的输出电平由于通过电阻R2至接地端的负电荷释放而拉升至0V。
在时间区间6，S1、S4及S5位于断开状态，S3位于连接状态，而使于时间区间2中储存于储存元件STG的电荷分享至输出端Out1。
时间区间8、9、11及12除了输出结果略有不同外，与时间区间2、3、5及6的运作过程相似。
须注意的是，图5b所示的时间区间3及7可为极短的区间，甚至如图8中所示为0。同样地，图7b所示的时间区间4及10亦可为极短的区间，甚至如图9中所示为0。因此，输入时脉的工作周期可以接近或等于50％。
结论是，本发明提供了一个时脉信号产生方法，可根据第一输入信号XCK_in在第一信号路径P2产生第一时脉信号XCK以及根据第二输入信号CK_in在第二信号路径P1产生第二时脉信号CK，各第一及第二输入信号分别包含第一信号状态H以及第二信号状态L，各第一及第二时脉信号分别包含第一时脉电平(Vgh＝20V)及第二时脉电平(Vgl＝-10v)。时脉信号产生方法包含下列步骤：于第一输入信号位于第一信号状态H，且第二输入信号位于第二信号状态L时，执行自第一信号路径至电荷储存元件的第一电荷转换以使第一时脉信号自第一时脉电平转换至第一中间电平(时间区间2，第5b、8、9及7b图)；
在第一输入电平仍位于第二信号状态L时，使第一时脉信号工作于第二时脉电平(图5b、8的时间区间3，图7b及9的时间区间4)；
在第一输入信号位于第二信号状态L，且第二输入信号位于第一信号状态时H：
使第二时脉信号自第二时脉电平转换至第二中间电平(图5b、8的时间区间4，图7b及9的时间区间5)；
使第一时脉信号工作于第二时脉电平及使第二时脉电平工作于第一时脉电平(图5b、8的时间区间5，图7b及9之时间区间7)；
执行自第二信号路径至电荷储存元件的第二电荷转换以使第二时脉信号自第一时脉电平转换至第三中间电平(图5b、8的时间区间6，图7b及9的时间区间8)；
以及于第二时脉信号仍位于第一信号状态H时，使第二时脉信号工作于第二时脉状态L(图5b、8的时间区间7，图7b及9的时间区间10)；
在第一输入信号位于第二信号状态L，且第二输入信号位于第一信号状态H时，使第一时脉信号自第二时脉电平转换至第四中间电平(图5b、8的时间区间8，图7b及9的时间区间12)；以及
在第一输入信号位于第一信号状态，且第二输入信号位于第二信号状态时，使第一时脉信号自第四中间电平转换至第一时脉电平。
本发明的一实施例中，使第一时脉信号工作于第二时脉电平的步骤，在使第二时脉信号自第二时脉电平转换至第二中间电平的步骤前执行；以及于第一输入信号位于第二信号状态时，使第二时脉信号工作于第二时脉电平的步骤，在使第一时脉信号自第二时脉电平转换至第四中间电平的步骤前执行。
本发明的又一实施例中，使该第一时脉信号工作于第二时脉电平的步骤，是在使第二时脉信号自第二时脉电平转换至第二中间电平的步骤同时(concurrent)执行，以及于第一信号位于第二信号状态时，使第二时脉信号工作于第二时脉状态L的步骤，是在使第一时脉信号自第二时脉电平转换至第四中间电平的步骤同时(concurrent)执行。
本发明的一实施例中，其中于第一输入信号位于第二信号状态L且第二输入信号位于第一信号状态H时，执行自电荷储存元件至第二信号路径的第三电荷转换，以使第二时脉信号自第二时脉电平转换至第二中间电平，且于第一输入信号位于第二信号状态L且第二输入信号位于第一信号状态时H，执行自电荷储存元件至第一信号路径的第四电荷转换，以使第一时脉信号自第二时脉电平转换至第四中间电平。
本发明的一实施例中，使第一时脉信号工作于第二时脉电平的步骤，是在第二时脉信号自第二时脉电平转换至一第二中间电平的步骤时执行，以及在第一信号位于第二信号状态时L，使第二时脉信号工作于第二时脉状态L的步骤，是在使第一时脉信号自第二时脉电平转换至第四中间电平的步骤前执行。
本发明的另一实施例中，在第一输入信号位于第二信号状态L且第二输入信号位于第一信号状态H时，执行自电荷储存元件至第二信号路径的一第三电荷转换，以使该第二时脉信号自该第二时脉电平转换至一第二中间电平，且于第一输入信号位于第二信号状态L且第二输入信号位于第一信号状态H时，执行自电荷储存元件至第一信号路径的第四电荷转换，以使第一时脉信号自第二时脉电平转换至第四中间电平。
本发明的一实施例中，第一中间电平实质上与第三中间电平相同，且第二中间电平实质上与第四中间电平相同。
本发明的另一实施例中，在第一输入信号位于第二信号状态L且第二输入信号位于第一信号状态H时，执行自电荷储存元件至第二信号路径的一第三电荷转换，以使该第二时脉信号自该第二时脉电平转换至一第二中间电平，且于第一输入信号位于第二信号状态L且第二输入信号位于第一信号状态H时，执行自电荷储存元件至第一信号路径的第四电荷转换，以使第一时脉信号自第二时脉电平转换至第四中间电平。
本发明的一实施例中，第一中间电平实质上与第三中间电平相同，且第二中间电平实质上与第四中间电平相同。
本发明的另一实施例中，其中第一中间电平实质上与第二中间电平相同。
本发明的一实施例中，在执行自第一信号路径至电荷储存元件的第一电荷转换的步骤后，以及于第一输入电平仍位于第二信号状态L时，使第一时脉信号工作于第二时脉电平的步骤前，在第一输入信号仍位于第一信号状态以及第二输入信号仍位于该第二信号状态时(图7b及9的时间区间3)，还包含一步骤，使第一时脉信号自第一中间电平转换至介于第一中间电平及第二时脉电平的第五中间电平；以及于使第二时脉信号自第二时脉电平转换至第二中间电平的步骤后，以及使第一时脉信号工作于第二时脉电平及使第二时脉电平工作于第一时脉电平的步骤前，在第一输入电平位于第二信号状态L以及第二输入电平位于该第一信号状态H时(图7b及9的时间区间6)，还包含一步骤，使第二时脉信号自第二中间电平转换至介于第二中间电平及第一时脉电平之第六中间电平；以及于执行自第二信号路径至电荷储存元件的第二电荷转换以使第二时脉信号自第一时脉电平转换至第三中间电平以及于使第二时脉信号工作于第二时脉状态L的步骤后，还包含一步骤，使第二时脉信号自第三中间电平转换至介于第三中间电平及第二时脉电平的第七中间电平(图7b及9的时间区间9)；以及于使第一时脉信号自第二时脉电平转换至第四中间电平的步骤后，以及使第一时脉信号自第四中间电平转换至第一时脉准的步骤前，还包含一步骤，使第一时脉信号自第四中间电平转换至介于第四中间电平及第一时脉电平H的第八中间电平(图7b及9的时间区间11)。
本发明的一实施例中，在第一输入信号位于第二信号状态L且第二输入信号位于第一信号状态H，执行自电荷储存元件至第二信号路径的第三电荷转换，以使第二时脉信号自第二时脉电平转换至介于第二中间电平及第一时脉电平H的第六中间电平；以及于第一输入信号位于第一信号状态H且第二输入信号位于第二信号状态L，执行自电荷储存元件至第一信号路径的第四电荷转换，以使第一时脉信号自第四时脉电平转换至介于第四中间电平及第一时脉电平H的第八中间电平。
本发明的另一实施例中，于第一输入信号仍位于第一信号状态，释放储存于储存元件的电荷至接地端，以使第一时脉信号自第一中间电平转换至第五中间电平(接地电位)；以及于第二输入信号仍位于第一信号状态，释放储存于储存元件的电荷至接地端，以使第二时脉信号自第三中间电平转换至第七中间电平(接地电位)。
本发明的一实施例中，在第二输入信号仍位于第一信号状态H，藉由一负载连接第二信号路径至接地端，以使第二时脉信号自第二时脉电平转换至第二中间电平(接地电位)；以及于第一输入信号仍位于第一信号状态，藉由负载连接第一信号路径至接地端，以使第一时脉信号自第二时脉电平转换至第四中间电平。
本发明亦提供了一种时脉信号产生电路。时脉信号产生电路包含：第一输出端以于第一信号路径提供第一时脉信号；第二输出端以于第二信号路径提供第二时脉信号，各第一及第二输出端可工作于第一信号状态及第二信号状态；电荷储存元件连接于第一及第二信号路径；以及控制模块。控制模块用以：于第一输出端位于第一信号状态，且第二输出端位于第二信号状态时，执行自第一信号路径至电荷储存元件的第一电荷转换；在第一及第二输出端均工作于第二信号状态时，执行自电荷储存元件至第二信号路径的第二电荷转换；在第一输出端位于第二信号状态且第二输出端位于第一信号状态时，执行自第二信号路径至电荷储存元件的第三电荷转换；以及于第一及第二输出端均工作于第二信号状态时，执行自电荷储存元件至第二信号路径的第四电荷转换。
本发明的一实施例中，其中第一输出端工作于介于第一电荷转换及第二电荷转换间的第二信号状态。
本发明的一实施例中，其中第二输出端工作于介于第三电荷转换及第四电荷转换间的第二信号状态。
本发明的一实施例中，各第一及第二时脉信号具有第一电压电平以及较低的第二电压电平，且其中：当第一时脉信号位于第一电压电平，第一输出端工作于第一信号状态，当第一信号时脉信号位于第二电压电平，第一输出端工作于第二信号状态，且于执行第一电荷转换及第四电荷转换时，第一时脉信号介于第一及第二电压电平；以及当第二时脉信号位于第一电压电平时，第二输出端工作于第一信号状态，当第二信号时脉信号位于第二电压电平时，第二输出端工作于第二状态，且在执行第二电荷转换及第三电荷转换时，第一时脉信号介于第一及第二电压电平。
根据本发明的实施例，介于第二及第三电荷转换时，第二时脉信号位于第一电压电平，第一时脉信号位于第二电压电平。
本发明的时脉信号产生电路，用以接收第一输入信号XCK_in、第二输入信号CK_in以及控制信号VCS，以根据第一输入信号于第一信号路径P2产生第一时脉信号XCK以及根据第二输入信号于第二信号路径P1产生第二时脉信号CK，各第一及第二输入信号分别包含第一信号状态H以及第二信号状态L，各第一及第二时脉信号分别包含第一时脉电平(Vgh＝20v)及第二时脉电平(Vgl＝-10v)，时脉信号产生电路包含：第一输出端以提供第一时脉信号；第二输出端以提供第二时脉信号；第一电压电平转换器用以于第一输入电平位于第一信号状态H时，提供第一信号路径相当于第一时脉电平的电压电平，以及用以于该第一输入电平位于该第二信号状态L时，提供第一信号路径相当于第二时脉电平的电压电平；第二电压电平转换器用以于第二输入电平位于第一信号状态H时，提供第二信号路径相当于第一时脉电平的电压电平，以及用以于第二输入电平位于第二信号状态L时，提供第二信号路径相当于第二时脉电平的电压电平；第一切换元件S2位于第一信号路径，第一切换元件根据第一输入信号及控制信号而工作于连接状态或断开状态；第二切换元件S1位于第二信号路径，第二切换元件根据第二输入信号及控制信号而工作于连接状态或断开状态；第三切换元件S4藉由位于第一切换元件及第一输出端之间的第一连接点，电性连接电荷储存元件至第一信号路径，第三切换元件S4根据第一输入信号及控制信号而工作于连接状态或断开状态；以及第四切换元件S3藉由位于第二切换元件及第二输出端之间的第二连接点，电性连接电荷储存元件至第二信号路径，第四切换元件S3根据第二输入信号及控制信号而工作于连接状态或断开状态。
根据本发明，其中控制信号包含第一控制电平H以及第二控制电平L，时脉信号产生电路更包含逻辑电路，用以控制第一、第二、第三及第四切换元件，以使：第一切换元件S2在第二输入信号位于第一信号状态H且控制信号位于第一控制电平H，或是第一输入信号位于第一信号状态H且控制信号位于第二控制电平L时，工作于连接状态，以及第一切换元件S2在第二输入信号位于第一信号状态H且控制信号位于第二控制电平L时，工作于断开状态。更进一步地，第二切换元件S1在第一输入信号位于第二信号状态L，或是第一输入信号位于第一信号状态H且控制信号位于第一控制电平H时，工作于连接状态，以及第二切换元件S1在第一输入信号位于第一信号状态H且控制信号位于第二控制电平L时，工作于断开状态。第三切换元件S4在第一切换元件位于断开状态时，工作于连接状态，以及第一切换元件位于连接状态时，工作于断开状态；以及第四切换元件S3在第二切换元件位于断开状态时，工作于连接状态，以及第二切换元件位于连接状态时，工作于断开状态。
根据本发明，时脉信号产生电路更包含第五切换元件S6电性连接第一信号路径P2及电压电平转换路径，以转换第一信号路径的电压电平至介于第一时脉电平H及第二时脉电平L的不同电压电平；以及第六切换元件S5电性连接第二信号路径P1及电压电平转换路径，以转换第二信号路径至不同电压电平。
本发明的另一实施例中，时脉信号产生电路更接收一进阶控制信号，该进阶控制信号包含第一进阶控制电平H以及第二进阶控制电平L，时脉信号产生电路更包含：第五切换元件电性连接第一信号路径(P2)及电压电平转换路径，以转换第一信号路径的电压电平至介于第一时脉电平H及第二时脉电平L的不同电压电平；以及第六切换元件电性连接第二信号路径P1及电压电平转换路径，以转换第二信号路径至不同电压电平，其中逻辑电路还用以控制第五及第六切换元件，以使：第五切换元件S6在第一输入信号位于第一信号状态H且进阶控制信号位于第二进阶控制电平L时，工作于连接状态，以及第五切换元件在第一输入信号位于第二信号状态L，或第一输入信号位于第一信号状态H且进阶控制信号位于第二进阶控制电平L时，工作于断开状态；以及第六切换元件S5在第二输入信号位于第一信号状态H且进阶控制信号位于第二进阶控制电平L时，工作于连接状态，以及第六切换元件在第二输入信号位于第二信号状态L，或第二输入信号位于第一信号状态H且进阶控制信号位于第二进阶控制电平L时，工作于断开状态。
本发明的另一实施例中，逻辑电路还用以：在第一输入信号位于第一信号状态H，且第二输入信号位于第二信号状态L时，执行自第一信号路径至电荷储存元件的第一电荷转换以使第一时脉信号自第一时脉电平转换至第一中间电平；在第一输入电平仍位于第二信号状态L时，使第一时脉信号工作于第二时脉电平；在第一输入信号位于第二信号状态L，且第二输入信号位于第一信号状态时H：使第二时脉信号自第二时脉电平转换至第二中间电平；使第一时脉信号工作于第二时脉电平及使第二时脉电平工作于第一时脉电平；执行自第二信号路径至电荷储存元件的第二电荷转换以使第二时脉信号自第一时脉电平转换至第三中间电平；以及于第二时脉信号仍位于第一信号状态H时，使第二时脉信号工作于第二时脉状态L；于第一输入信号位于第二信号状态L，且第二输入信号位于第一信号状态H时，使第一时脉信号自第二时脉电平转换至第四中间电平；以及于第一输入信号位于第一信号状态，且第二输入信号位于第二信号状态时，使第一时脉信号自第四中间电平转换至第一时脉电平。
须注意的是，如图5a、5b、5c、7a、7b、7c、7d、8及9所示的实施例中，仅提供二时脉信号(CK及XCK)至位移缓存器(请参照图2)以产生栅极线信号。在现有技术中，电荷分享如图4a所示，发生于二时脉信号间。然而，本发明的各实施例中，二时脉信号间并未有直接的电荷分享，而经由电荷分享元件所进行。电荷分享可在输入时脉信号的高态时未有重迭时间的情形下进行。如图5b、7b、8及9所示，当输入时脉信号(CK_in及XCK_in)其中之一为高态时，另一者将必定是低态。
在其它实施例中，位移缓存器亦可能使用两个以上的时脉信号来产生栅极线信号。举例来说，如图10所示，可用四个时脉信号CLK1、CLK2、CLK3及CLK4来产生栅极线信号。为了能够自一第三电路元件，如一电荷储存元件，进行电荷分享，输入时脉信号将设计成任一输入时脉信号的高态将不会与其它的输入时脉信号的高态有重迭时间。如图11所示，当输入时脉信号CK1_in位于高态，则输入时脉信号CK3_in必为低态。而当输入时脉信号CK3_in位于高态，则输入时脉信号CK1_in必为低态。相似地，当输入时脉信号CK2_in位于高态，则输入时脉信号CK4_in必为低态。而当输入时脉信号CK4_in位于高态，则输入时脉信号CK2_in必为低态。因此，电荷分享可以在时脉信号CLK1、CLK3间，藉由如图5a、6b、6c、7a及7d中的电路实现。同时，电荷分享亦可以在时脉信号CLK2、CLK4间实现。而在三个时脉信号的实施方式中，电荷分享可以在时脉信号CLK1、CLK3间或是时脉信号CLK3、CLK1间实现。
本发明的时脉信号产生电路及方法可应用于位移缓存器具有两个、三个、四个或更多时脉信号的情形下，来产生栅极线信号。
虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (25)

1.一种时脉信号产生方法，用以根据一第一输入信号在一第一信号路径产生一第一时脉信号，及根据一第二输入信号在一第二信号路径产生一第二时脉信号，各该第一及第二输入信号分别包含一第一信号状态H以及一第二信号状态L，各该第一及第二时脉信号分别包含一第一时脉电平及一第二时脉电平，其特征在于，该时脉信号产生方法包含下列步骤：
在该第一输入信号位于该第一信号状态H时，且该第二输入信号位于该第二信号状态L，执行自该第一信号路径至一电荷储存元件的一第一电荷转换以使该第一时脉信号自该第一时脉电平转换至一第一中间电平；
在该第一输入信号仍位于该第二信号状态L时，使该第一时脉信号工作于该第二时脉电平；
在该第一输入信号位于该第二信号状态L，且该第二输入信号位于该第一信号状态H时：
使该第二时脉信号自该第二时脉电平转换至一第二中间电平；
使该第一时脉信号工作于该第二时脉电平及使该第二时脉电平工作于该第一时脉电平；
执行自该第二信号路径至该电荷储存元件的一第二电荷转换以使该第二时脉信号自该第一时脉电平转换至一第三中间电平；以及
在该第二时脉信号仍位于该第一信号状态H时，使该第二时脉信号工作于该第二时脉电平；
在该第一输入信号位于该第二信号状态L，且该第二输入信号位于该第一信号状态H时，使该第一时脉信号自该第二时脉电平转换至一第四中间电平；以及
在该第一输入信号位于该第一信号状态H，且该第二输入信号位于该第二信号状态L时，使该第一时脉信号自该第四中间电平转换至该第一时脉电平。
2.如权利要求1所述的时脉信号产生方法，其特征在于，
使该第一时脉信号工作于该第二时脉电平的步骤，是在使该第二时脉信号自该第二时脉电平转换至一第二中间电平的步骤前执行；以及
其中在该第一输入信号位于该第二信号状态L时，使该第二时脉信号工作于该第二时脉电平的步骤，是在使该第一时脉信号自该第二时脉电平转换至一第四中间电平的步骤前执行。
3.如权利要求2所述的时脉信号产生方法，其特征在于，在该第一输入信号位于该第二信号状态L且该第二输入信号位于该第一信号状态H时，执行自该电荷储存元件至该第二信号路径的一第三电荷转换，以使该第二时脉信号自该第二时脉电平转换至一第二中间电平，且于该第一输入信号位于该第二信号状态且该第二输入信号位于该第一信号状态H时，执行自该电荷储存元件至该第一信号路径的一第四电荷转换，以使该第一时脉信号自该第二时脉电平转换至一第四中间电平。
4.如权利要求1所述的时脉信号产生方法，其特征在于，使该第一时脉信号工作于该第二时脉电平的步骤，在该第二时脉信号自该第二时脉电平转换至一第二中间电平的步骤时执行，以及
其中在该第一输入信号位于该第二信号状态L时，使该第二时脉信号工作于该第二时脉电平的步骤，是在使该第一时脉信号自该第二时脉电平转换至一第四中间电平的步骤前执行。
5.如权利要求4所述的时脉信号产生方法，其特征在于，在该第一输入信号位于该第二信号状态L且第二输入信号位于该第一信号状态H时，执行一自该电荷储存元件至该第二信号路径的第三电荷转换，以使该第二时脉信号自该第二时脉电平转换至一第二中间电平，且于该第一输入信号位于该第二信号状态L且该第二输入信号位于该第一信号状态H，执行一自该电荷储存元件至该第一信号路径的第四电荷转换，以使该第一时脉信号自该第二时脉电平转换至一第四中间电平。
6.如权利要求2所述的时脉信号产生方法，其特征在于，该第一中间电平与该第三中间电平相同，且该第二中间电平与该第四中间电平相同。
7.如权利要求6所述的时脉信号产生方法，其特征在于，该第一中间电平与该第二中间电平相同。
8.如权利要求4所述的时脉信号产生方法，其特征在于，该第一中间电平与该第三中间电平相同，且该第二中间电平与该第四中间电平相同。
9.如权利要求8所述的时脉信号产生方法，其特征在于，该第一中间电平与该第二中间电平相同。
10.如权利要求1所述的时脉信号产生方法，其特征在于，进一步包含：
在执行自该第一信号路径至一电荷储存元件的该第一电荷转换的步骤后，以及于该第一输入信号仍位于该第二信号状态L时，使该第一时脉信号工作于该第二时脉电平的步骤前，在该第一输入信号仍位于该第一信号状态H以及该第二输入信号仍位于该第二信号状态L时，更包含一步骤，使该第一时脉信号自该第一中间电平转换至介于该第一中间电平及该第二时脉电平的一第五中间电平；
在使该第二时脉信号自该第二时脉电平转换至一第二中间电平的步骤后，以及使该第一时脉信号工作于该第二时脉电平及使该第二时脉电平工作于该第一时脉电平的步骤前，在该第一输入信号位于该第二信号状态L以及该第二输入电平位于该第一信号状态H时，还包含一步骤，使该第二时脉信号自该第二中间电平转换至介于该第二中间电平及该第一时脉电平的一第六中间电平；
在执行自该第二信号路径至该电荷储存元件的该第二电荷转换以使该第二时脉信号自该第一时脉电平转换至一第三中间电平以及于使该第二时脉信号工作于该第二时脉电平的步骤后，还包含一步骤，使该第二时脉信号自该第三中间电平转换至介于该第三中间电平及该第二时脉电平的一第七中间电平；以及
在使该第一时脉信号自该第二时脉电平转换至一第四中间电平的步骤后，以及使该第一时脉信号自该第四中间电平转换至该第一时脉电平的步骤前，更包含一步骤，使该第一时脉信号自该第四中间电平转换至介于该第四中间电平及该第一时脉电平的一第八中间电平。
11.如权利要求10所述的时脉信号产生方法，其特征在于，
在该第一输入信号位于该第二信号状态L且该第二输入信号位于该第一信号状态H，执行一自该电荷储存元件至该第二信号路径的第三电荷转换，以使该第二时脉信号自该第二时脉电平转换至介于该第二中间电平及该第一时脉电平的一第六中间电平；以及
在该第一输入信号位于该第一信号状态H且该第二输入信号位于该第二信号状态L，执行自该电荷储存元件至该第一信号路径的一第四电荷转换，以使该第一时脉信号自该第二时脉电平转换至介于该第四中间电平及该第一时脉电平的一第八中间电平。
12.如权利要求11所述的时脉信号产生方法，其特征在于，
在该第一输入信号仍位于该第一信号状态H，释放储存于该储存元件的电荷至一接地端，以使该第一时脉信号自该第一中间电平转换至一第五中间电平；以及
在该第二输入信号仍位于该第一信号状态H，释放储存于该储存元件的电荷至一接地端，以使该第二时脉信号自该第三中间电平转换至一第七中间电平。
13.如权利要求12所述的时脉信号产生方法，其特征在于：
在该第二输入信号仍位于该第一信号状态H，藉由一负载连接该第二信号路径至该接地端，以使该第二时脉信号自该第二时脉电平转换至一第二中间电平；以及
在该第一输入信号仍位于该第一信号状态H，藉由该负载连接该第一信号路径至该接地端，以使该第一时脉信号自该第二时脉电平转换至一第四中间电平。
14.一种时脉信号产生电路，用以接收一第一输入信号、一第二输入信号以及一控制信号，以根据该第一输入信号在一第一信号路径产生一第一时脉信号以及根据该第二输入信号在一第二信号路径产生一第二时脉信号，各该第一及该第二输入信号分别包含一第一信号状态H以及一第二信号状态L，各该第一及第二时脉信号分别包含一第一时脉电平及一第二时脉电平，该时脉信号产生电路包含：
一第一输出端以提供该第一时脉信号；
一第二输出端以提供该第二时脉信号；
一第一电压电平转换器，用以于该第一输入信号位于该第一信号状态H时，提供该第一信号路径相当于一第一时脉电平的一电压电平，以及用以于该第一输入信号位于该第二信号状态L时，提供该第一信号路径相当于一第二时脉电平的一电压电平；
一第二电压电平转换器，用以于该第二输入信号位于该第一信号状态H时，提供该第二信号路径相当于一第一时脉电平的一电压电平，以及用以于该第二输入信号位于该第二信号状态L时，提供该第二信号路径相当于一第二时脉电平的一电压电平；
一第一切换元件，位于该第一信号路径，该第一切换元件根据该第一输入信号及该控制信号而工作于一连接状态或一断开状态；
一第二切换元件，位于该第二信号路径，该第二切换元件根据该第二输入信号及该控制信号而工作于一连接状态或一断开状态；
一第三切换元件，藉由位于该第一切换元件及该第一输出端之间的一第一连接点，电性连接一电荷储存元件至该第一信号路径，该第三切换元件根据该第一输入信号及该控制信号而工作于一连接状态或一断开状态；以及
一第四切换元件，藉由位于该第二切换元件及该第二输出端之间的一第二连接点，电性连接该电荷储存元件至该第二信号路径，该第四切换元件根据该第二输入信号及该控制信号而工作于一连接状态或一断开状态。
15.如权利要求14所述的时脉信号产生电路，其特征在于，该控制信号包含一第一控制电平H以及一第二控制电平L，该时脉信号产生电路进一步包含：
一逻辑电路，用以控制该第一、第二、第三及第四切换元件，以使：
该第一切换元件在该第二输入信号位于该第一信号状态H且该控制信号位于该第一控制电平H，或是该第一输入信号位于该第一信号状态H且该控制信号位于该第二控制电平L时，工作于该连接状态，以及该第一切换元件在该第二输入信号位于该第一信号状态H且该控制信号位于该第二控制电平L时，工作于该断开状态；
该第二切换元件在该第一输入信号位于该第二信号状态L，或是该第一输入信号位于该第一信号状态H且该控制信号位于该第一控制电平H时，工作于该连接状态，以及该第二切换元件在该第一输入信号位于该第一信号状态H且该控制信号位于该第二控制电平L时，工作于该断开状态；
该第三切换元件在该第一切换元件位于该断开状态时，工作于该连接状态，以及该第一切换元件位于该连接状态时，工作于该断开状态；以及
该第四切换元件在该第二切换元件位于该断开状态时，工作于该连接状态，以及该第二切换元件位于该连接状态时，工作于该断开状态。
16.如权利要求14所述的时脉信号产生电路，其特征在于，进一步包含：
一第五切换元件，电性连接该第一信号路径及一电压电平转换路径，以转换该第一信号路径的一电压电平至介于该第一时脉电平及该第二时脉电平的一不同电压电平；以及
一第六切换元件，电性连接该第二信号路径及该电压电平转换路径，以转换该第二信号路径至该不同电压电平。
17.如权利要求14所述的时脉信号产生电路，其特征在于，还接收一进阶控制信号，该进阶控制信号包含一第一进阶控制电平以及一第二进阶控制电平，该时脉信号产生电路进一步包含：
一第五切换元件，电性连接该第一信号路径及一电压电平转换路径，以转换该第一信号路径的一电压电平至介于该第一时脉电平及该第二时脉电平的一不同电压电平；以及
一第六切换元件，电性连接该第二信号路径及该电压电平转换路径，以转换该第二信号路径至该不同电压电平，其中该逻辑电路还用以控制该第五及第六切换元件，以使：
该第五切换元件在该第一输入信号位于该第一信号状态且该进阶控制信号位于该第二进阶控制电平时，工作于该连接状态，以及该第五切换元件在该第一输入信号位于该第二信号状态L，或该第一输入信号位于该第一信号状态H且该进阶控制信号位于该第二进阶控制电平时，工作于该断开状态；以及
该第六切换元件在该第二输入信号位于该第一信号状态且该进阶控制信号位于该第二进阶控制电平时，工作于该连接状态，以及该第六切换元件在该第二输入信号位于该第二信号状态L，或该第二输入信号位于该第一信号状态H且该进阶控制信号位于该第二进阶控制电平时，工作于该断开状态。
18.如权利要求15所述的时脉信号产生电路，其特征在于，该逻辑电路还用以：
在该第一输入信号位于一第一信号状态H，且该第二输入信号位于一第二信号状态L，执行自该第一信号路径至一电荷储存元件的一第一电荷转换以使该第一时脉信号自该第一时脉电平转换至一第一中间电平；
在该第一输入信号仍位于该第二信号状态L时，使该第一时脉信号工作于该第二时脉电平；
在该第一输入信号位于该第二信号状态L，且该第二输入信号位于该第一信号状态H：
使该第二时脉信号自该第二时脉电平转换至一第二中间电平；
使该第一时脉信号工作于该第二时脉电平及使该第二时脉信号工作于该第一时脉电平；
执行一自该第二信号路径至该电荷储存元件的第二电荷转换以使该第二时脉信号自该第一时脉电平转换至一第三中间电平；以及
在该第二时脉信号仍位于该第一信号状态H时，使该第二时脉信号工作于该第二时脉电平；
在该第一输入信号位于该第二信号状态L，且该第二输入信号位于该第一信号状态H，在使该第一时脉信号自该第二时脉电平转换至一第四中间电平；以及
在该第一输入信号位于该第一信号状态H，且该第二输入信号位于该第二信号状态L，使该第一时脉信号自该第四中间电平转换至该第一时脉电平。
19.如权利要求18所述的时脉信号产生电路，其特征在于：
使该第一时脉信号工作于该第二时脉电平的步骤，在使该第二时脉信号自该第二时脉电平转换至一第二中间电平的步骤前执行；以及
其中于该第一输入信号位于该第二信号状态L时，使该第二时脉信号工作于该第二时脉电平的步骤，在使该第一时脉信号自该第二时脉电平转换至一第四中间电平的步骤前执行。
20.如权利要求18所述的时脉信号产生电路，其特征在于，使该第一时脉信号工作于该第二时脉电平的步骤，在使该第二时脉信号自该第二时脉电平转换至一第二中间电平的步骤同时执行，以及其中于该第一信号位于该第二信号状态L时，使该第二时脉信号工作于该第二时脉电平的步骤，是在使该第一时脉信号自该第二时脉电平转换至一第四中间电平的步骤前执行。
21.一种时脉信号产生电路，其特征在于，包含：
一第一输出端以于一第一信号路径提供一第一时脉信号；
一第二输出端以于一第二信号路径提供一第二时脉信号，各第一及第二输出端可工作于一第一信号状态H及一第二信号状态L；
一电荷储存元件，连接于该第一及第二信号路径；以及
一控制模块，用以：
在该第一输出端位于该第一信号状态H，且该第二输出端位于该第二信号状态L时，执行自该第一信号路径至一电荷储存元件的一第一电荷转换；在该第一及第二输出端均工作于该第二信号状态L时，执行自该电荷储存元件至该第二信号路径的一第二电荷转换；以及
在该第一输出端位于该第二信号状态L且该第二输出端位于该第一信号状态H时，执行自该第二信号路径至该电荷储存元件的一第三电荷转换；在该第一及第二输出端均工作于该第二信号状态L时，执行自该电荷储存元件至该第二信号路径的一第四电荷转换。
22.如权利要求21所述的时脉信号产生电路，其特征在于，该第一输出端工作于介于该第一电荷转换及该第二电荷转换间的一第二信号状态L。
23.如权利要求21所述的时脉信号产生电路，其特征在于，该第二输出端工作于介于该第三电荷转换及该第四电荷转换间的该第二信号状态L。
24.如权利要求21所述的时脉信号产生电路，其特征在于，各该第一及第二时脉信号具有一第一电压电平以及一较低的第二电压电平，且其中：
当该第一时脉信号位于该第一电压电平时，该第一输出端工作于该第一信号状态H，当该第一信号时脉信号位于该第二电压电平时，该第一输出端工作于该第二信号状态L，且于执行该第一电荷转换及第四电荷转换时，该第一时脉信号介于该第一及第二电压电平；以及
当该第二时脉信号位于该第一电压电平时，该第二输出端工作于该第一信号状态H，当该第二信号时脉信号位于该第二电压电平时，该第二输出端工作于该第二信号状态L，且于执行该第二电荷转换及第三电荷转换时，该第一时脉信号介于该第一及第二电压电平。
25.如权利要求24所述的时脉信号产生电路，其特征在于，介于该第二及第三电荷转换时，该第二时脉信号位于该第一电压电平，该第一时脉信号位于该第二电压电平。
CN2009101336803A 2008-11-28 2009-04-22 时脉信号产生方法以及时脉信号产生电路 Active CN101546545B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/315,189 2008-11-28
US12/315,189 US7750715B2 (en) 2008-11-28 2008-11-28 Charge-sharing method and device for clock signal generation

Publications (2)

Publication Number Publication Date
CN101546545A CN101546545A (zh) 2009-09-30
CN101546545B true CN101546545B (zh) 2011-08-24

Family

ID=41193638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101336803A Active CN101546545B (zh) 2008-11-28 2009-04-22 时脉信号产生方法以及时脉信号产生电路

Country Status (5)

Country Link
US (1) US7750715B2 (zh)
EP (2) EP2192589B1 (zh)
JP (1) JP5201600B2 (zh)
CN (1) CN101546545B (zh)
TW (1) TWI402816B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847377B (zh) * 2009-03-27 2012-05-30 北京京东方光电科技有限公司 液晶显示器栅极驱动装置
TWI427610B (zh) * 2010-08-06 2014-02-21 Au Optronics Corp 可降低功率消耗之液晶顯示器及相關驅動方法
CN101916540B (zh) * 2010-08-10 2012-08-29 友达光电股份有限公司 时钟脉冲信号产生方法
TWI407401B (zh) * 2010-08-11 2013-09-01 Au Optronics Corp 位準移位器、時脈輸出訊號的產生方法以及相應的平面顯示裝置
KR101747885B1 (ko) * 2010-08-30 2017-06-27 에스케이하이닉스 주식회사 시프트 회로
CN101950545B (zh) * 2010-09-14 2012-08-01 友达光电股份有限公司 可降低功率消耗的液晶显示器及相关驱动方法
US8624818B2 (en) 2011-03-03 2014-01-07 Integrated Device Technology, Inc. Apparatuses and methods for reducing power in driving display panels
TW201306005A (zh) * 2011-07-22 2013-02-01 Novatek Microelectronics Corp 可分享電荷之顯示器驅動裝置及驅動方法
US8878758B2 (en) * 2011-07-29 2014-11-04 Stmicroelectronics S.R.L. Charge-sharing path control device for a scan driver of an LCD panel
TWI451394B (zh) * 2011-12-30 2014-09-01 Orise Technology Co Ltd 應用於顯示面板之控制裝置及其控制方法
US8947149B1 (en) * 2013-12-20 2015-02-03 Nxp B.V. Stacked clock distribution for low power devices
TWI527019B (zh) * 2014-06-25 2016-03-21 友達光電股份有限公司 時脈訊號產生電路及其預充／預放方法
CN105869583B (zh) * 2015-01-20 2018-06-12 敦泰电子股份有限公司 利用回收电荷来降低数字电路耗电的系统及方法
KR102461388B1 (ko) * 2015-12-31 2022-11-01 엘지디스플레이 주식회사 게이트 구동부 및 이를 이용한 표시장치
CN107068103B (zh) * 2017-05-27 2018-08-24 惠科股份有限公司 电位转移电路、驱动方法及其应用的显示面板
CN108806634A (zh) * 2018-07-17 2018-11-13 惠科股份有限公司 移位暂存器、显示面板、以及移位暂存器的驱动方法
CN110570815A (zh) * 2019-08-15 2019-12-13 深圳市华星光电技术有限公司 时脉控制装置及其驱动方法
CN110619834B (zh) * 2019-08-20 2022-10-04 Tcl华星光电技术有限公司 多时脉电位转换电路及多时脉闸极驱动电路
CN112017613A (zh) * 2020-09-28 2020-12-01 北京奕斯伟计算技术有限公司 电荷共享电路、方法、显示驱动模组和显示装置
KR20230020831A (ko) * 2021-08-04 2023-02-13 주식회사 엘엑스세미콘 게이트 드라이버 회로 및 그의 구동방법
CN115865074B (zh) * 2022-12-23 2023-11-03 锐石创芯(深圳)科技股份有限公司 电平转换电路、射频开关控制电路和射频前端模组

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009464A (zh) * 2006-01-27 2007-08-01 罗姆股份有限公司 电荷泵电路和具有该电路的电器设备
CN101075411A (zh) * 2006-05-19 2007-11-21 群康科技(深圳)有限公司 脉冲驱动电路
CN101136629A (zh) * 2007-10-16 2008-03-05 友达光电股份有限公司 电荷泵的驱动电路及其驱动方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5332931A (en) * 1991-06-24 1994-07-26 Harris Corporation High speed differential comparator
US5818289A (en) * 1996-07-18 1998-10-06 Micron Technology, Inc. Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit
KR100234720B1 (ko) * 1997-04-07 1999-12-15 김영환 Tft-lcd의 구동회로
US6124840A (en) * 1997-04-07 2000-09-26 Hyundai Electronics Industries Co., Ltd. Low power gate driver circuit for thin film transistor-liquid crystal display (TFT-LCD) using electric charge recycling technique
KR100312344B1 (ko) * 1999-06-03 2001-11-03 최종선 다단계 전하 재활용을 이용한 ｔｆｔ-ｌｃｄ 및 그 방법
JP2002244622A (ja) * 2001-02-14 2002-08-30 Hitachi Ltd 液晶駆動回路および液晶表示装置
TWI237729B (en) * 2001-12-24 2005-08-11 Chi Mei Optoelectronics Corp Energy recycling device for liquid crystal display device
KR100796298B1 (ko) * 2002-08-30 2008-01-21 삼성전자주식회사 액정표시장치
US6946986B2 (en) * 2002-12-19 2005-09-20 International Business Machines Corporation Differential sampling circuit for generating a differential input signal DC offset
JP2004341144A (ja) * 2003-05-15 2004-12-02 Hitachi Ltd 画像表示装置
US20060013352A1 (en) * 2004-07-13 2006-01-19 Ching-Wei Lin Shift register and flat panel display apparatus using the same
JP2006115248A (ja) * 2004-10-15 2006-04-27 Sanyo Electric Co Ltd クロック生成回路及び電荷結合素子駆動回路
KR100590112B1 (ko) * 2004-11-16 2006-06-14 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100712537B1 (ko) * 2005-10-26 2007-04-30 삼성전자주식회사 클럭 발생 회로
JP2007316431A (ja) * 2006-05-26 2007-12-06 Seiko Epson Corp 表示ドライバ、電気光学装置及び電子機器
JP2007316604A (ja) * 2007-03-20 2007-12-06 Seiko Epson Corp 表示ドライバ、電気光学装置及び電子機器
WO2008122840A1 (en) * 2007-04-05 2008-10-16 Freescale Semiconductor, Inc. Device and method for sharing charge
KR101493276B1 (ko) * 2007-05-09 2015-02-16 삼성디스플레이 주식회사 타이밍 컨트롤러, 액정 표시 장치 및 액정 표시 장치의구동 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009464A (zh) * 2006-01-27 2007-08-01 罗姆股份有限公司 电荷泵电路和具有该电路的电器设备
CN101075411A (zh) * 2006-05-19 2007-11-21 群康科技(深圳)有限公司 脉冲驱动电路
CN101136629A (zh) * 2007-10-16 2008-03-05 友达光电股份有限公司 电荷泵的驱动电路及其驱动方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2006-191265A 2006.07.20

Also Published As

Publication number Publication date
TWI402816B (zh) 2013-07-21
EP2192589B1 (en) 2012-10-31
EP2509063A3 (en) 2013-07-10
CN101546545A (zh) 2009-09-30
TW201021010A (en) 2010-06-01
US20100134172A1 (en) 2010-06-03
EP2192589A1 (en) 2010-06-02
EP2509063A2 (en) 2012-10-10
US7750715B2 (en) 2010-07-06
JP2010130688A (ja) 2010-06-10
JP5201600B2 (ja) 2013-06-05

Similar Documents

Publication Publication Date Title
CN101546545B (zh) 时脉信号产生方法以及时脉信号产生电路
TWI636652B (zh) 電荷泵單元及電荷泵電路
CN104933990B (zh) 一种移位寄存单元及驱动方法、栅极驱动电路
TWI413986B (zh) 移位暫存器
CN102903322B (zh) 移位寄存器及其驱动方法和阵列基板、显示装置
CN107025872B (zh) 移位寄存器单元、栅极驱动电路及显示装置
CN108806571B (zh) 栅极驱动电路及其驱动方法、阵列基板及显示装置
CN110322847B (zh) 栅极驱动电路、显示装置及驱动方法
CN110176217A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN105336300B (zh) 移位寄存器、栅极驱动电路及显示装置
CN104835466B (zh) 扫描驱动电路、阵列基板、显示装置及驱动方法
CN103366822A (zh) 移位寄存电路以及削角波形产生方法
CN101339810B (zh) 移位寄存器和采用该移位寄存器的液晶显示装置
CN113851174A (zh) 移位寄存器、驱动电路、显示面板及显示设备
CN109410886A (zh) Goa电路
CN105096874A (zh) 一种goa电路、阵列基板和液晶显示器
CN110232887B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN104517653A (zh) 移位寄存器及包含其的多级移位寄存器电路
CN105096858A (zh) 一种移位寄存器及驱动方法、栅极驱动电路
CN101154360B (zh) 图像显示系统和驱动显示组件的方法
CN102081969B (zh) 移位寄存电路及双向传输栅极驱动电路
CN107978265B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN108831382A (zh) 一种goa单元、goa级联电路及goa单元的驱动方法
CN104332137A (zh) 栅极驱动电路及显示装置
CN204242561U (zh) 栅极驱动电路及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant