[go: up one dir, main page]

CN104916665A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104916665A
CN104916665A CN201410449207.7A CN201410449207A CN104916665A CN 104916665 A CN104916665 A CN 104916665A CN 201410449207 A CN201410449207 A CN 201410449207A CN 104916665 A CN104916665 A CN 104916665A
Authority
CN
China
Prior art keywords
electrode
semiconductor layer
field plate
insulating film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410449207.7A
Other languages
English (en)
Inventor
小林仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104916665A publication Critical patent/CN104916665A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/801—FETs having heterojunction gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

根据一个实施方式，半导体装置具备：半导体层；设置于所述半导体层上的栅极电极；绝缘膜；源极电极；漏极电极。所述源极电极以及所述漏极电极设置在所述绝缘膜中的与所述栅极电极分离的位置，且一端与所述半导体层接触，另一端在所述第二面侧露出。还具备设置在所述栅极电极上以及所述绝缘膜上的第一场板电极、设置在所述绝缘膜上并位于所述第一场板电极与所述漏极电极之间的第二场板电极。并且，所述第一场板电极与所述半导体层之间的所述绝缘膜的厚度，比所述第二场板电极与所述半导体层之间的所述绝缘膜的厚度薄。

Description

半导体装置
(关联申请的引用)
本申请基于2014年3月14日提出申请的在先的日本国专利申请2014－052181号带来的权利的利益为基础，并且，要求该优先权的利益，在先申请的全部内容通过引用而包含于本申请。
技术领域
在此说明的实施方式一般涉及半导体装置。
背景技术
以氮化物半导体、碳化硅(SiC)为材料的半导体装置受到关注。这是因为，这些材料与硅相比，带隙(band gap)较大，能够实现高耐压的半导体装置。然而，即使材料的耐压较高，如果在其上设置的电极构造的绝缘耐压较低，也无法发挥上述优点。因此，需要适于大间隙半导体的电极构造。
发明内容
本实施方式提供具有高耐压且制造容易的电极构造的半导体装置。
根据一个实施方式，半导体装置具备：半导体层；栅极电极，设置于所述半导体层上；绝缘膜，覆盖所述半导体层和所述栅极电极，具有所述半导体层侧的第一面和所述第一面的相反侧的第二面；设置在所述绝缘膜中的源极电极和漏极电极。所述源极电极设置在所述半导体层上的与所述栅极电极分离的位置，所述源极电极的一端与所述半导体层接触，另一端在所述第二面侧露出。所述漏极电极设置在从所述源极电极朝向所述栅极电极的方向上的、比所述栅极电极更远离所述源极电极的位置，所述漏极电极的一端与所述半导体层接触，另一端在所述第二面侧露出。还具备设置在所述栅极电极之上的第一场板电极、及设置在所述绝缘膜之上并位于所述第一场板电极与所述漏极电极之间的第二场板电极。所述第一场板电极具有与所述栅极电极接触的第一部分、及设置在所述绝缘膜之上并位于所述栅极电极与所述漏极电极之间的第二部分。并且，所述第一场板电极与所述半导体层之间的所述绝缘膜的厚度，比所述第二场板电极与所述半导体层之间的所述绝缘膜的厚度薄。
发明的效果
本实施方式能够提供具有高耐压且制造容易的电极构造的半导体装置。
附图说明
图1是对实施方式所涉及的半导体装置进行例示的示意剖视图。
图2是对实施方式所涉及的半导体装置进行例示的示意俯视图。
图3是对实施方式的变形例所涉及的半导体装置进行例示的示意剖视图。
图4是对实施方式所涉及的半导体装置的制造过程进行例示的示意剖视图。
图5是对接着图4的制造过程进行例示的示意剖视图。
图6是对接着图5的制造过程进行例示的示意剖视图。
具体实施方式
以下，参照附图对实施方式进行说明。对附图中的同一部分，标注同一标号并适当省略其详细的说明，对不同的部分进行说明。另外，附图是示意性的或概念性的，各部分的厚度与宽度的关系、部分间的大小的比率等未必与现实中相同。此外，即使在表示相同的部分的情况下，也存在根据附图而彼此的尺寸、比率不相同地进行表示的情况。在以下的说明中，存在使用图中所示的正交坐标系的X轴方向、Y轴方向、Z轴方向来对各要素的配置进行说明的情况。此外，存在使Z轴方向为上方并使其相反方向为下方进行说明的情况。
图1是对实施方式所涉及的半导体装置1进行例示的示意剖视图。图2是对实施方式所涉及的半导体装置1进行例示的示意俯视图。
图2是对半导体装置1的上表面进行示意地表示的俯视图。图1是沿着图2中所示的A－A线的剖面的一部分，对半导体装置1的单位单元进行表示。
半导体装置1例如是以氮化物半导体为材料的电力控制用FET(Field Effect Transistor：场效应管)。
半导体装置1具备：半导体层10、设置在半导体层10之上的栅极电极20、源极电极60、漏极电极70。还具备对半导体层10、栅极电极20进行覆盖的绝缘膜30。在此，所谓“覆盖”，不仅包括“覆盖者”与“被覆盖者”直接接触的情况，还包括在“覆盖者”与“被覆盖者”之间夹着其他要素而进行覆盖的情况。
绝缘膜30具有：半导体层10侧的第一面30a、及第一面30a的相反侧的第二面30b。
源极电极60被设置在半导体层10之上的、与从栅极电极20分离的位置。源极电极60被设置在绝缘膜30中，该源极电极60的一端与半导体层10接触，另一端在第二面30b侧露出。
漏极电极70被设置在从源极电极60朝向栅极电极20的方向(X轴方向)上的、比栅极电极20更远离源极电极60的位置。漏极电极70被设置在绝缘膜30中，漏极电极70的一端与半导体层10接触，另一端在第二面30b侧露出。
半导体装置1还具备：设置在栅极电极20之上的第一场板电极(以下，为FP电极40)、以及设置在绝缘膜30之上的第二场板电极(以下，为FP电极50)。
FP电极40具有：与栅极电极20接触的第一部分41、及设置在绝缘膜30之上的第二部分43。第二部分43位于栅极电极20与漏极电极70之间，作为场板发挥功能。即，FP电极40是对栅极电极20供给栅极偏压的栅极布线的一部分，同时作为场板发挥功能。
FP电极50被设置在FP电极40与漏极电极70之间的绝缘膜30之上。并且，FP电极40的第二部分43与半导体层10之间的绝缘膜30的厚度T1设置成比FP电极50与半导体层10之间的绝缘膜30的厚度T2薄。
接下来，参照图1，对半导体装置1的构造进行详细地说明。
半导体层10例如包括：第一半导体层13、在第一半导体层13之上设置的第二半导体层15、在第二半导体层15之上设置的第三半导体层17。
第一半导体层13例如是高电阻或半绝缘性的氮化钙(GaN)层。第一半导体层13也可以是p型GaN层。
第二半导体层15是所谓通道层，例如是n型GaN层。
第三半导体层17是所谓势垒层，例如是n型AlGaN层。
半导体层10包含将单位单元间电气分离的绝缘区域19。绝缘区域19被设置在源极电极60以及漏极电极70的外侧。绝缘区域19例如被设置在从第三半导体层17的上表面起到达第一半导体层13的深度。
该例子中，在第三半导体层17之上设置栅极绝缘膜21，在栅极绝缘膜21上设置栅极电极20。即，栅极绝缘膜21被设置在半导体层10与栅极电极20之间。栅极绝缘膜21中例如能够使用硅氧化膜或硅氮化膜。此外，栅极绝缘膜21例如可以是氮化铝(AlN)膜。
栅极电极20中例如能够使用掺杂了杂质的导电性的多晶硅膜。如后所述，期望栅极电极20中使用的材料是具有耐热性的材料，例如期望是耐受800℃以上的热处理的材料。
绝缘膜30例如包括：将半导体层10和栅极电极20覆盖的第一层31、及设置在第一层31之上的第二层33。并且，FP电极40的第二部分43被设置在第一层31之上，FP电极50被设置在第二层33之上。
第二层33既可以是与第一层31相同的材料，也可以是与第一层31不同的材料。第一层31以及第二层33的材料例如是硅氧化膜或硅氮化膜。
在半导体装置1中，经由在第二半导体层15与第三半导体层17的界面上感应的二维电子气体，在源极漏极间流通电流。并且，通过对栅极电极20施加栅极偏压，控制源极漏极间的电流。
FP电极40以及FP电极50控制栅极漏极间的电场，抑制半导体装置1的特性变动。例如，将在栅极电极20的漏极电极70侧的端部感应的电场集中缓和，抑制由栅极漏极间的表面电荷引起的特性变动、所谓电流坍塌(collapse)。在本实施方式中，通过在栅极电极20与漏极电极70之间配置两个场板电极40以及50，能够更有效地抑制栅极漏极间的电场。
接下来，参照图2，对将半导体装置1中包含的多个单位单元相连的栅极布线140、源极布线160以及漏极布线170的构成进行说明。图2示意性地例示出在绝缘膜30的第二面30b上设置的各布线。如图2所示，栅极布线140以及漏极布线170分别设置成梳形。
栅极布线140具有：多个FP电极40、将多个FP电极40相互电连接的栅极布线部40a、连接到栅极布线部40a的栅极焊盘40b。FP电极40在Y轴方向上延伸，在FP电极40之下，配置有栅极电极20。栅极布线部40a以及栅极焊盘40b例如被设置在绝缘膜30的第二面30b上。
漏极布线170具有：多个漏极电极70、将多个漏极电极70相互电连接的漏极布线部70a、连接到漏极布线部70a的漏极焊盘70b。漏极电极70也在Y轴方向上延伸，并与漏极布线部70a连接。漏极布线部70a以及漏极焊盘70b例如被设置在绝缘膜30的第二面30b上。
栅极布线140以及漏极布线170设置成，在X轴方向上，FP电极40和漏极电极70交替存在。源极布线160设置成在FP电极40和漏极电极70之间穿过，并且配置成包围栅极布线140。
源极布线160包括：源极电极60、FP电极50、源极布线部60a、连接到源极布线部60a的源极焊盘60b。即，FP电极50与源极电极60电连接。此外，源极布线部60a以及源极焊盘60b例如被设置在绝缘膜30的第二面30b上。
实施方式不限定于上述的例子，例如，FP电极50也可以经由FP电极40而与栅极电极20电连接。此外，FP电极50被设置为与FP电极40不重叠。例如，图2所示的各布线相互不交叉，在其制造过程中，能够通过进行一次平版印刷而形成图案。由此，能够实现制造工序的简化，能够降低制造成本。
图3是对实施方式的变形例所涉及的半导体装置2进行例示的示意剖视图。半导体装置2例如也是以氮化物半导体为材料的电力控制用FET。
如图3所示，在半导体装置2中，FP电极40与FP电极50被一体化。即，FP电极40包括作为第二场板电极而发挥功能的第三部分45。
FP电极40包括：与栅极电极20接触的第一部分41、作为第一场板发挥功能的第二部分43、作为第二场板发挥功能的第三部分。第二部分43与半导体层10的间隔T1比第三部分43与半导体层10的间隔T2短。
此外，在该例子中也是，绝缘膜30包括第一层31和第二层33。并且，第二部分43被设置在第一层31之上，第三部分45被设置在第二层33之上。
在半导体装置2中也是，第二部分43以及第三部分45控制栅极漏极间的电场，抑制特性变动。通过将第三部分45与半导体层10的间隔T2设为比第二部分43与半导体层10的间隔T1大，能够阶梯性地缓和栅极电极20的漏极侧的端部的电场集中。由此，例如，能够有效地抑制在栅极漏极间流动的电流的变动、所谓电流坍塌。
接下来，参照图4(a)～图6，对半导体装置1的制造方法进行说明。
图4(a)～图6是对实施方式所涉及的半导体装置1的制造过程进行例示的示意剖视图。这些图中，省略了半导体层10的显示。
如图4(a)所示，在形成半导体层10的晶片上，形成栅极绝缘膜21。然后，在栅极绝缘膜21之上形成栅极电极20。
栅极绝缘膜21例如是硅氧化膜，能够使用ALD(Atomic layerDeposition：原子层沉淀)法而形成。
栅极电极20例如使用掺杂了杂质的多晶硅而形成。例如，使用CVD(Chemical Vapor Deposition：化学气相沉淀)法，在栅极绝缘膜21之上形成多晶硅层。接下来，通过光刻法，在多晶硅层上形成蚀刻掩模。然后，例如使用RIE法对多晶硅层进行选择性地蚀刻，由此形成栅极电极20。
接下来，如图4(b)所示，形成覆盖栅极绝缘膜21以及栅极电极20的绝缘膜30的第一层31。第一层31例如是硅氮化膜，使用等离子CVD法而形成。
接下来，如图4(c)所示，在第一层31之上形成第二层33。第二层33例如是硅氧化膜，能够使用TEOS-CVD法而形成。
接下来，对栅极绝缘膜21、第一层31以及第二层33进行热处理，使它们的膜质提高。例如，在形成了包括第一层31以及第二层33的绝缘膜30后，将晶片放入热处理炉进行预定时间的加热。热处理温度例如是800℃。由此，能够使栅极绝缘膜21以及绝缘膜30中的未结合键结合。例如，使氢原子从以氢原子为终端的膜中的未结合键脱离，并使之与其他的未结合键结合。由此，绝缘膜30的构造细密化，例如能够使绝缘耐压提高。
接下来，如图5(a)所示，在第一层33形成开口33a、33b以及33c。开口33a形成在设置FP电极40的位置。开口33b形成在设置源极电极60的位置。开口33c形成在设置漏极电极70的位置。
开口33a、33b、33c例如使用RIE法中的选择蚀刻条件而形成。即，优选使用不蚀刻第一层31而蚀刻第二层33的条件。由此，能够使开口33的形成变得容易。
接下来，如图5(b)所示，对在开口33的底面露出的第一层31进行选择性地蚀刻。在第一层31的开口33a的底面露出的部分，选择性地形成与栅极电极20连通的开口31a。此外，对在开口33b以及开口33c的底面露出的第一层31进行蚀刻，形成与半导体层10连通的开口31b以及31c。
接下来，如图6所示，在开口31a、33a的内部形成FP电极40，在开口31b、33b的内部形成源极电极60，在开口31c、33c的内部形成漏极电极70，以及在第二层33之上形成FP电极50，完成半导体装置1。
各电极例如能够通过形成包括对开口31a～31c的内面以及开口33a～33c的内面、绝缘膜30的第二面30b进行覆盖的氮化钛(TiN)膜和形成在TiN膜之上的钨(W)膜的导电膜、并对该导电膜进行选择性地蚀刻而形成。例如，半导体装置1的布线如果是如图2所示的图案，则能够通过一次光刻法来形成各电极。
如上所述，本实施方式所涉及的半导体装置1能够通过简化的制造工序而制成，能够降低其制造成本。此外，通过栅极电极20中使用具有耐热性的材料，能够在形成绝缘膜30后实施热处理。由此，能够使绝缘膜30细密化，能够提高其绝缘耐压。
例如，也考虑在形成第一层31后在其上形成第一场板电极并在第一场板电极上形成第二层33的方法。然而，在该方法中，绝缘膜30为在其内部包含第一场电极的构造。为此，在第一场板电极使用金属的情况下，绝缘膜30的热处理温度受到限制。即，需要为了抑制金属的变质或由金属与绝缘膜30之间的热膨胀率的差异引起的热应变而降低热处理温度。此外，也考虑在第一场电极中使用多晶硅，但多晶硅比金属的导电率低，因此栅极电阻变大。
与此相对，在本实施方式中，通过用高温对绝缘膜30进行热处理，能够使其膜质提高，能够使绝缘耐压提高。此外，能够在FP电极40中使用金属，所以能够降低栅极电阻。
这样，半导体装置1具有提高了膜质的绝缘膜30、在绝缘膜30上形成的两个场板电极40以及50。由此，能够使半导体装置1的特性以及可靠性提高。
绝缘膜30并不限定于上述的二层构造，例如，也可以是单层膜。此外，半导体层10并不限定于氮化物半导体，也可以使用SiC等其他的大间隙半导体。
另外，在本申请说明书中，所谓“氮化物半导体”，包含BxInyAlzGa1 －x－y－zN(0≤x≤1，0≤y≤1，0≤z≤1，0≤x+y+z≤1)的III－V族化合物半导体，并且，作为V族元素，除了N(氮)以外还包括含有磷(P)、砷(As)等的混晶。此外，还包含为了对导电型等的各种物性进行控制而添加的各种的元素的混晶、及还包含无意中包含的各种的元素的混晶也作为包含于“氮化物半导体”的物质。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提示的，意图不在于限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式及其变形包含于发明的范围及主旨，并且包含于权利要求书记载的发明及其等同的范围。

Claims (6)

1.一种半导体装置，具备：
半导体层；
栅极电极，设置在所述半导体层上；
绝缘膜，覆盖所述半导体层及所述栅极电极，具有所述半导体层侧的第一面和所述第一面的相反侧的第二面；
源极电极，以一端与所述半导体层接触且另一端在所述第二面侧露出的方式设置在所述绝缘膜中，所述源极电极设置在所述半导体层上的与所述栅极电极分离的位置；
漏极电极，以一端与所述半导体层接触且另一端在所述第二面侧露出的方式设置在所述绝缘膜中，所述漏极电极设置在从所述源极电极朝向所述栅极电极的方向上的、比所述栅极电极更远离所述源极电极的位置；
第一场板电极，具有与所述栅极电极接触的第一部分、及设置在所述绝缘膜之上并位于所述栅极电极与所述漏极电极之间的第二部分，所述第一场板电极设置在所述栅极电极之上；以及
第二场板电极，设置在所述绝缘膜之上，并位于所述第一场板电极与所述漏极电极之间，
所述第一场板电极与所述半导体层之间的所述绝缘膜的厚度，比所述第二场板电极与所述半导体层之间的所述绝缘膜的厚度薄。
2.如权利要求1所述的半导体装置，
所述第二场板电极与所述栅极电极电连接。
3.如权利要求1所述的半导体装置，
所述第二场板电极与所述源极电极电连接。
4.如权利要求1所述的半导体装置，
所述第二场板电极与所述第一场板电极一体化。
5.如权利要求1所述的半导体装置，
还具备栅极绝缘膜，该栅极绝缘膜设置在所述栅极电极与所述半导体层之间。
6.如权利要求1所述的半导体装置，
所述绝缘膜包括设置在所述半导体层之上的第一层、及设置在所述第一层之上的第二层，
所述第一场板电极的第二部分设置在所述第一层之上，
所述第二场板电极设置在所述第二层之上。
CN201410449207.7A 2014-03-14 2014-09-04 半导体装置 Pending CN104916665A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-052181 2014-03-14
JP2014052181A JP2015177016A (ja) 2014-03-14 2014-03-14 半導体装置

Publications (1)

Publication Number Publication Date
CN104916665A true CN104916665A (zh) 2015-09-16

Family

ID=54069815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410449207.7A Pending CN104916665A (zh) 2014-03-14 2014-09-04 半导体装置

Country Status (3)

Country Link
US (1) US9318565B2 (zh)
JP (1) JP2015177016A (zh)
CN (1) CN104916665A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110323275A (zh) * 2018-03-28 2019-10-11 台湾积体电路制造股份有限公司 半导体结构

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016063167A (ja) * 2014-09-19 2016-04-25 株式会社東芝 半導体装置
US9590053B2 (en) * 2014-11-25 2017-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Methodology and structure for field plate design
US9761675B1 (en) * 2015-01-08 2017-09-12 National Technology & Engineering Solutions Of Sandia, Llc Resistive field structures for semiconductor devices and uses therof
JP6584987B2 (ja) * 2016-03-23 2019-10-02 株式会社東芝 半導体装置
JP7366576B2 (ja) 2019-04-15 2023-10-23 株式会社東芝 半導体装置
JP7448314B2 (ja) * 2019-04-19 2024-03-12 株式会社東芝 半導体装置
CN114747018A (zh) * 2019-12-03 2022-07-12 剑桥电子有限公司 具有改进的漏极接近区域的iii族氮化物晶体管
KR20220006402A (ko) * 2020-07-08 2022-01-17 삼성전자주식회사 고전자 이동도 트랜지스터

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921148A (zh) * 2005-08-24 2007-02-28 株式会社东芝 氮化物半导体元件
CN102306658A (zh) * 2003-09-09 2012-01-04 美商克立股份有限公司 具有场板的宽能带隙晶体管装置
US20120018735A1 (en) * 2010-07-20 2012-01-26 Sumitomo Electric Device Innovations, Inc. Semiconductor device

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198122B1 (en) * 1997-02-21 2001-03-06 Kabushiki Kaisha Toshiba Semiconductor memory and method of fabricating the same
TWI257179B (en) * 2000-07-17 2006-06-21 Fujitsu Quantum Devices Ltd High-speed compound semiconductor device operable at large output power with minimum leakage current
US6933544B2 (en) * 2003-01-29 2005-08-23 Kabushiki Kaisha Toshiba Power semiconductor device
JP4417677B2 (ja) * 2003-09-19 2010-02-17 株式会社東芝 電力用半導体装置
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
JP2006032552A (ja) * 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
JP4968067B2 (ja) * 2005-06-10 2012-07-04 日本電気株式会社 電界効果トランジスタ
JP5025108B2 (ja) * 2005-08-24 2012-09-12 株式会社東芝 窒化物半導体素子
JP5065616B2 (ja) * 2006-04-21 2012-11-07 株式会社東芝 窒化物半導体素子
US20080203433A1 (en) * 2007-02-27 2008-08-28 Sanken Electric Co., Ltd. High electron mobility transistor and method of forming the same
JP4695622B2 (ja) * 2007-05-02 2011-06-08 株式会社東芝 半導体装置
JP4478175B2 (ja) * 2007-06-26 2010-06-09 株式会社東芝 半導体装置
US20100219455A1 (en) * 2008-03-31 2010-09-02 Yuki Niiyama Iii-nitride semiconductor field effect transistor
US8350293B2 (en) * 2008-06-11 2013-01-08 Furukawa Electric Co., Ltd. Field effect transistor and method of manufacturing the same
JP2010219117A (ja) * 2009-03-13 2010-09-30 Toshiba Corp 半導体装置
JP2010232279A (ja) * 2009-03-26 2010-10-14 Furukawa Electric Co Ltd:The 電界効果トランジスタ
JP5481103B2 (ja) * 2009-06-11 2014-04-23 株式会社東芝 窒化物半導体素子
US8592865B1 (en) * 2009-10-29 2013-11-26 Hrl Laboratories, Llc Overvoltage tolerant HFETs
JP2011192834A (ja) 2010-03-15 2011-09-29 Advanced Power Device Research Association 半導体装置および半導体装置の製造方法
JP5611653B2 (ja) * 2010-05-06 2014-10-22 株式会社東芝 窒化物半導体素子
JP5758132B2 (ja) * 2011-01-26 2015-08-05 株式会社東芝 半導体素子
US8586997B2 (en) * 2011-02-15 2013-11-19 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting field-controlling element
JP5566937B2 (ja) * 2011-03-28 2014-08-06 古河電気工業株式会社 窒化物系半導体デバイス及びその製造方法
US20130056753A1 (en) * 2011-09-06 2013-03-07 Grigory Simin Semiconductor Device with Low-Conducting Field-controlling Element
JP2013182992A (ja) * 2012-03-01 2013-09-12 Toshiba Corp 半導体装置
JP5659182B2 (ja) * 2012-03-23 2015-01-28 株式会社東芝 窒化物半導体素子
US9099433B2 (en) * 2012-04-23 2015-08-04 Freescale Semiconductor, Inc. High speed gallium nitride transistor devices
US9024324B2 (en) * 2012-09-05 2015-05-05 Freescale Semiconductor, Inc. GaN dual field plate device with single field plate metal
JP2014072379A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6178065B2 (ja) * 2012-10-09 2017-08-09 株式会社東芝 半導体装置
JP6190582B2 (ja) * 2012-10-26 2017-08-30 古河電気工業株式会社 窒化物半導体装置の製造方法
KR101736277B1 (ko) * 2012-12-12 2017-05-17 한국전자통신연구원 전계 효과 트랜지스터 및 그 제조 방법
JP6220161B2 (ja) * 2013-06-03 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20150021666A1 (en) * 2013-07-17 2015-01-22 Taiwan Semiconductor Manufacturing Company., Ltd. Transistor having partially or wholly replaced substrate and method of making the same
JP6143598B2 (ja) * 2013-08-01 2017-06-07 株式会社東芝 半導体装置
US9685345B2 (en) * 2013-11-19 2017-06-20 Nxp Usa, Inc. Semiconductor devices with integrated Schottky diodes and methods of fabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102306658A (zh) * 2003-09-09 2012-01-04 美商克立股份有限公司 具有场板的宽能带隙晶体管装置
CN1921148A (zh) * 2005-08-24 2007-02-28 株式会社东芝 氮化物半导体元件
US20120018735A1 (en) * 2010-07-20 2012-01-26 Sumitomo Electric Device Innovations, Inc. Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110323275A (zh) * 2018-03-28 2019-10-11 台湾积体电路制造股份有限公司 半导体结构

Also Published As

Publication number Publication date
US9318565B2 (en) 2016-04-19
US20150263107A1 (en) 2015-09-17
JP2015177016A (ja) 2015-10-05

Similar Documents

Publication Publication Date Title
CN104916665A (zh) 半导体装置
JP5678119B2 (ja) 横型ｈｅｍｔ
US8525274B2 (en) Semiconductor device and method of manufacturing the same
JP5954856B2 (ja) 縦チャネル型ノーマリオフ型パワーｊｆｅｔの製造方法
JP7087280B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN102694019B (zh) 氮化物半导体器件及其制造方法
US20160240614A1 (en) Semiconductor device and semiconductor package
US9059027B2 (en) Semiconductor device
CN108962993B (zh) 半导体装置及其制造方法
CN105849877B (zh) 半导体装置以及半导体装置的制造方法
TWI591828B (zh) Semiconductor device and method of manufacturing the same
US9324860B2 (en) Semiconductor device
JP2016058682A (ja) 半導体装置
JP7090530B2 (ja) 半導体装置およびその製造方法
JP2009194164A (ja) 絶縁ゲート型電界効果トランジスタおよびその製造方法
JP7243173B2 (ja) 半導体装置および半導体装置の製造方法
JP6589263B2 (ja) 半導体装置
JP6804690B2 (ja) 半導体装置
JP2016058691A (ja) 半導体装置
CN109524450B (zh) 半导体装置
JP2017139292A (ja) 半導体装置及びその製造方法
JP7204454B2 (ja) 半導体装置
JP7113386B2 (ja) 半導体装置
JP2008210899A (ja) 半導体装置及びその製造方法
CN105321990B (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150916