[go: up one dir, main page]

JP6190582B2 - 窒化物半導体装置の製造方法 - Google Patents

窒化物半導体装置の製造方法 Download PDF

Info

Publication number
JP6190582B2
JP6190582B2 JP2012237246A JP2012237246A JP6190582B2 JP 6190582 B2 JP6190582 B2 JP 6190582B2 JP 2012237246 A JP2012237246 A JP 2012237246A JP 2012237246 A JP2012237246 A JP 2012237246A JP 6190582 B2 JP6190582 B2 JP 6190582B2
Authority
JP
Japan
Prior art keywords
layer
gan
nitride semiconductor
gan layer
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012237246A
Other languages
English (en)
Other versions
JP2014086698A (ja
Inventor
正之 岩見
正之 岩見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP2012237246A priority Critical patent/JP6190582B2/ja
Priority to US14/062,304 priority patent/US9269577B2/en
Publication of JP2014086698A publication Critical patent/JP2014086698A/ja
Application granted granted Critical
Publication of JP6190582B2 publication Critical patent/JP6190582B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/043—Manufacture or treatment of planar diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Description

本発明は、ｐ型導電性を有するＩＩＩ族窒化物半導体を使用する発光素子または電子デバイスなどの窒化物半導体装置の製造方法に関する。
ＩＩＩ族窒化物半導体は、主に、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）およびそれらの混晶である。この窒化物半導体は、発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）等の発光デバイス、ショットキーバリアダイオード（ＳＢＤ）、電界効果トランジスタ（ＦＥＴ）等のパワーデバイス用途の電子デバイスに用いられている。
これらの窒化物半導体は、シリコン（Ｓｉ）やマグネシウム（Ｍｇ）をドーパントとして用いることにより、ｎ型やｐ型の伝導度制御が可能である。具体的には、発光デバイスにおいてはｐｎ接合を形成し、量子井戸層に電子とホールを注入し再結合させることで所望の発光を得ている。これらの発光デバイスでは、低抵抗オーミック接触の実現および順方向抵抗の低減といった性能向上のために高いホール濃度（ｐ＋層）の実現が望まれている。
また、電子デバイスに関して、ＡｌＧａＮ／ＧａＮヘテロ構造を用いたＦＥＴ（ＡｌＧａＮ／ＧａＮ−ＨＦＥＴ）は、ＡｌＧａＮ／ＧａＮ界面に発生する高濃度の２次元電子ガスを利用することで、オン抵抗の低い半導体素子を実現している。これらの電子デバイスにおいては、高い耐圧を実現するために、素子内にｐ＋層を形成してｐ＋層にボディ電極を配置する方法が知られている（特許文献１）。すなわち、このボディ電極から、ドレイン電圧を高くしたときに起きるアバランシェ現象で発生する電子・ホール対のうちのホールを引き抜くことで、耐圧を向上させることができる。
ところで、上述したＡｌＧａＮ／ＧａＮ−ＨＦＥＴはノーマリ・オンの特性のため、電源回路に不調が起こった際の安全性に懸念がある。フェールセーフの観点からは、半導体素子のノーマリ・オフ化が望まれている。
ノーマリ・オフ化の方法としては、ＧａＮ系ＭＯＳＦＥＴ（特許許文献２，３）やＡｌＧａＮ／ＧａＮ−ＨＦＥＴ構造（特許文献４）において、ゲート電極下にｐ型ＧａＮを配置する方法が知られている。
特開２０１０−２３２２７９号公報 特開２００８−３１１３９２号公報 特開２００９−２４６２９２号公報 特許第４７５５９６１号公報 特許第４１２４１５６号公報 特許第３２２３２９５号公報 特許第３３２２１７９号公報 特許第３４６１１１２号公報
D.S.Green、E.Haus、F.Wu、L.Chen、U.K.Mishra and J.S.Speck、Journal of Vaccum Science&Technology B 2003年 第21巻 第1804頁 S.Limpijumnong and C.G.Van de Walle、Physical. Review. B 2004年、第69巻、第035207頁 S.B.Zhang and J.E.Northrup、 Physical Review Letters 1991年、第67巻、第2339頁
さて、ＩＩＩ族窒化物半導体において、ＭｇはＩＩＩ族サイトに置換することでアクセプタとして機能する。ｐ型ＧａＮ層を有機金属気相成長（ＭＯＣＶＤ）法により形成する場合、Ｍｇはビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を原料ガスとして導入できる。この場合、Ｍｇは、水素と化合物（Ｍｇ−Ｈ）を形成するため、アクセプタとしての活性化率は低下する。
また、ＧａＮ層中においてＭｇの作るアクセプタ準位（Ｇａ置換；ＭｇＧａ）は、価電子帯から約１７０ｍｅＶの位置にあり、室温においてイオン化率は数％しか期待できない。Ｍｇ−Ｈは、結晶成長後に熱処理や熱中性子線を照射することによって分解可能である（特許文献５）。ところが、イオン化率は物理的に決定される量であり、人為的な工夫の余地がない。したがって、１０18〜１０19ｃｍ-3程度の高いホール濃度を得るためには、１０20〜１０21ｃｍ-3を超えるＭｇのドーピングが必要になる。
これに対し、従来技術においては、ＧａＮの結晶成長中にＭｇを単独でドーピングしている。これにより、Ｍｇのドーピングは、Ｇａサイト置換させて１０19ｃｍ-3台後半から１０20ｃｍ-3台前半程度が限界であった。これは、Ｍｇを高濃度にドーピングしようとすると、このＭｇは格子間位置に入るか、または窒素空孔（ＶＮ）が形成されてｎ型の導電性を示す自己補償効果があるためである。格子間位置に入ったＭｇは、表面や結晶中の貫通転位や小傾角粒界に偏析するため、電気特性に悪影響を及ぼす。
さらに、ＭｇがＧａＮバルク中に偏析した場合には、逆位相境界を形成し極性が反転することも知られている（非特許文献１）。極性反転した場合、その領域よりも上部にエピタクシャル成長させたＧａＮ層の結晶品質が著しく低くなる。また、窒素空孔（ＶＮ）のほか、Ｇａ格子間原子も形成されるため、電子デバイスにおいて電流コラプス現象や特性変動の原因になるという問題もある。このため、ＧａＮ系電子デバイスでは、電子デバイスに要求される品質を備えたｐ型ＧａＮ層の実現は困難であった。
そこで、高濃度のＭｇを導入する方法として、Ｍｇを、ｎ型ドーパントであるＳｉおよび酸素（Ｏ）と同時にドープする技術がある（特許文献６）。特許文献６に記載された技術によれば、ｎ型ドーパントとｐ型ドーパントとを１：２の割合でドープすると、ＧａＮ中にＳｉ−Ｍｇ２対が形成されてアクセプタとして有効に働く。
しかしながら、このようなドナー−アクセプタ対の形成制御は困難であり、上述した方法では、単独で存在するｎ型ドーパントが導入される場合があるという問題がある。ｎ型ドーパントが残留するとホール濃度が減少する。また、Ｓｉ−Ｍｇ２対は浅いアクセプタ準位だけでなく、深い準位も形成する。さらに、深い準位は電流コラプス現象を誘起するため、電子デバイス用途には向かない。
また、特許文献６に記載された技術と同様に、ｎ型ドーパントおよびｐ型ドーパントを同時にドープすることによって高いホール濃度が実現されるという報告がある（特許文献７）。特許文献７には、Ｍｇをｎ型ドーパントと同時にドープすることによって、Ｍｇ周辺の歪が緩和されてＭｇは格子間位置に入らず、ＭｇＧａの形成が促進されると記載されている。ところが、１０19ｃｍ-3のホール濃度を得るためには、Ｍｇの１／１０〜１／２におよぶｎ型ドーパント（Ｓｉ）を導入する必要がある。このｎ型ドーパントはＧａＮ中に残留するため、通電などの外部擾乱により素子特性が変動する問題がある。
また、特許文献６，７とは対照的に、２種類のｐ型ドーパントを同時にドープすることによってホール濃度を改善しようとする試みがある（特許文献８）。特許文献８には、Ｍｇよりも深いアクセプタ準位を形成するＺｎを同時にドープすることによって、ｎ型の残留キャリアを補償した結果、ホール濃度が増加すると記載されている。しかしながら、この方法によれば、ＺｎがＧａＮ中に１０18ｃｍ-3以上残留することは避けられないため、電子デバイスにおいては電流コラプス現象の原因になるという問題が残る。
また、ＡｌＧａＮ／ＧａＮ−ＨＦＥＴのノーマリ・オフ化の要請に対しては、特許文献４に記載されるように、ＡｌＧａＮ上にｐ型ＧａＮ層を形成する技術が知られている。ところが、ＡｌＧａＮ／ＧａＮ−ＨＦＥＴにおいて所望の特性を得るためには、アクセプタ量を多くする必要があり、このｐ型ＧａＮ層の層厚を１５ｎｍ以上にしなければならない。このため、このｐ型ＧａＮ層を介したリーク電流が大きくなる問題がある。
本発明は、上記に鑑みてなされたものであって、その目的は、ＩＩＩ族窒化物半導体において、ｐ型ドーパントのマグネシウムを効率良くドーピングでき、高いアクセプタ濃度を実現して高いホール濃度を実現できる窒化物半導体装置の製造方法を提供することにある。
上述した課題を解決し、上記目的を達成するために、本発明に係る窒化物半導体装置の製造方法は、基板と、基板上に形成された少なくとも１層以上のｐ型導電性を有するＩＩＩ族窒化物半導体層とを有する窒化物半導体装置の製造方法であって、ｐ型導電性を有するＩＩＩ族窒化物半導体層を、ｐ型ドーパントのマグネシウムとＩＩＩ族元素置換の形成エネルギーがマグネシウムよりも高い金属元素とを同時にドープして、ＩＩＩ族窒化物半導体層における格子間位置に金属元素を導入させて形成することを特徴とする。
本発明に係る窒化物半導体装置の製造方法は、上記の発明において、マグネシウムをアクセプタとして活性化させる時または活性化させた以降に、ＩＩＩ族窒化物半導体層から金属元素を除去して、ＩＩＩ族窒化物半導体層中の金属元素の濃度を、ＩＩＩ族窒化物半導体層中のマグネシウムの濃度の１／１００以下にすることを特徴とする。また、本発明に係る窒化物半導体装置の製造方法は、この構成において、ＩＩＩ族窒化物半導体層から金属元素を除去する工程は、熱処理工程であることを特徴とする。さらに、本発明に係る窒化物半導体装置の製造方法は、この構成の熱処理工程において、前記基板を冷却し、窒化物半導体装置内に温度勾配を形成することを特徴とする。
本発明に係る窒化物半導体装置の製造方法は、上記の発明において、金属元素は、Ｚｎ、Ｌｉ、Ａｕ、Ａｇ、Ｃｕ、Ｐｔ、およびＰｄから選択された少なくとも１種類の元素であることを特徴とする。
本発明に係る窒化物半導体装置の製造方法は、上記の発明において、ｐ型導電性を有するＩＩＩ族窒化物半導体層は、ＧａＮ、ＡｌＮ、およびＩｎＮのいずれか、または、ＧａＮ、ＡｌＮ、およびＩｎＮから選択される少なくとも２種類の組み合わせからなる混晶であることを特徴とする。
本発明に係る窒化物半導体装置の製造方法は、上記の発明において、窒化物半導体装置は、整流ダイオード、電界効果トランジスタ、または発光デバイスであることを特徴とする。
本発明に係る窒化物半導体装置の製造方法によれば、ＩＩＩ族窒化物半導体において、ｐ型ドーパントのマグネシウムを効率良くドーピングでき、高いアクセプタ濃度を実現してホール濃度を高くすることが可能になる。
図１Ａは、本発明の実施形態によるｐ＋−ＧａＮ層のＧａリッチ条件における不純物原子の形成エネルギーを示すグラフである。 図１Ｂは、本発明の実施形態によるｐ＋−ＧａＮ層のＮリッチ条件における不純物原子の形成エネルギーを示すグラフである。 図２は、図１Ａに示すｐ＋−ＧａＮ層のＧａリッチ条件における不純物原子の形成エネルギーにおける低フェルミエネルギーでの詳細を示すグラフである。 図３Ａは、本発明の実施形態による亜鉛（Ｚｎ）格子間原子における電子状態密度のエネルギー依存性を示すグラフである。 図３Ｂは、本発明の実施形態によるリチウム（Ｌｉ）格子間原子における電子状態密度のエネルギー依存性を示すグラフである。 図４は、本発明の第１の実施形態による縦型ｐｎダイオードを示す断面図である。 図５は、本発明の第２の実施形態による疑似縦型ｐｎダイオードを示す断面図である。 図６は、本発明の第３の実施形態による発光ダイオードを示す断面図である。 図７は、本発明の第４の実施形態によるＭＯＳＦＥＴを示す断面図である。 図８は、本発明の第５の実施形態によるＡｌＧａＮ／ＧａＮ−ＨＦＥＴを示す断面図である。 図９は、本発明の第６の実施形態によるＡｌＧａＮ／ＧａＮ−ＨＦＥＴを示す断面図である。 図１０は、本発明の第６の実施形態のＡｌＧａＮ／ＧａＮ−ＨＦＥＴの素子製造のためのエピタクシャル基板を示す断面図である。 図１１は、本発明の実施形態によるイオン注入された亜鉛原子およびマグネシウム原子の深さに対する注入量の関係を示すグラフである。
以下、本発明の実施形態について図面を参照しつつ説明する。なお、以下の実施形態の全図においては、同一または対応する部分には同一の符号を付す。また、本発明は以下に説明する実施形態によって限定されるものではない。ここで、本発明の実施形態について説明するにあたり、本発明の理解を容易にするために、上述した課題を解決すべく本発明者が行った鋭意検討について説明する。
（第一原理電子状態計算による特性評価）
すなわち、本発明者は、ＧａＮ結晶中におけるＭｇと金属不純物Ｘの形成エネルギーを確認するため、第一原理電子状態計算（シミュレーション）を行った。その結果について以下に説明する。なお、このシミュレーションには、アドバンスソフト株式会社製のＡｄｖａｎｃｅ／ＰＨＡＳＥを用いた。また、計算には、Ｖａｎｄｅｒｂｉｌｔ型のウルトラソフト擬ポテンシャルを用いた。また、交換相互作用は、一般化勾配近似の範囲で計算した。形成エネルギーの評価には荷電状態を考慮したシミュレーションを行った。すなわち、電気中性を保つために必要な電荷が背景に存在した状態で、電子数を余分に付加したり除去したりすることで調整し、系の全エネルギーＥtotを評価する（非特許文献３）。
また、不純物原子のユニットセル当りの形成エネルギーＥformは系の荷電状態ｑとフェルミエネルギーＥfに依存し以下の（１）式で表される。
Figure 0006190582
 なお、μnは、元素ｎの化学ポテンシャルであり、成長条件がＧａリッチの場合とＮリッチの場合とではその値が異なる。また、主な計算条件は、以下の通りである。
・原子モデル：３３原子（ガリウム １６個、窒素 １６個、不純物原子 １個）
・カットオフエネルギー：波動函数および電荷密度分布で、それぞれ２５Ｒｙおよび２３０Ｒｙ
・ｋ点サンプル：３×３×４
・計算したバンド数：２２０
図１Ａは、Ｇａリッチ条件におけるＧａＮ中の不純物原子（Ｍｇ、Ｚｎ、およびＬｉ）の形成エネルギーのフェルミエネルギー依存性を示すグラフである。図１Ｂは、Ｎリッチ条件におけるＧａＮ中の不純物原子（Ｍｇ、Ｚｎ、およびＬｉ）の形成エネルギーのフェルミエネルギー依存性を示すグラフである。図１Ａおよび図１Ｂにおいては、比較のため窒素空孔ＶＮの形成エネルギーも併せて示す。なお、この形成エネルギーにおけるフェルミエネルギー依存性の傾きが荷電状態になり、傾きが正の場合にはドナー、負の場合にはアクセプタとなる。
図１Ａに示すように、フェルミエネルギーＥｆが伝導帯に近い場合（Ｅｆが３ｅＶ近傍；ｎ型ＧａＮ）、ＭｇＧａ −の形成エネルギーが最も低く１価のアクセプタとなる。フェルミエネルギーＥｆを０に向かって下げると、すなわち、Ｍｇの濃度を増やすにしたがって、ＭｇＧａ −の形成エネルギーは単調に増加し、Ｅｆが１ｅＶ以下の領域ではＶＮ 3+（３価のドナー）の形成エネルギーと逆転する。また、Ｍｇ０（中性）が安定となる。このため、Ｍｇの添加量を増加させても、アクセプタ濃度を増加させることができない。これを自己補償効果という。
ＧａＮ中にＬｉやＺｎをドープした場合、フェルミエネルギーが伝導帯に近い場合では、単独ではＭｇと同様にＧａサイトに置換（ＬｉＧａ、ＺｎＧａ）して１価のアクセプタとなる。しかしながら、ＬｉやＺｎはＭｇＧａよりも形成エネルギーが高い。そのため、これらのＬｉやＺｎをＭｇと同時ドープすると、置換すべきＧａサイトがＭｇによってすでに占有されているため、格子間位置に入る（ＬｉＩ、ＺｎＩの形成）。ｐ型ＧａＮのようにＥｆが価電子帯に近い場合、ＬｉＩおよびＺｎＩは２価のドナーとなる。
図２は、図１Ａの価電子帯近傍における不純物の形成エネルギーの詳細を示すグラフである。なお、図２には、ＭｇＩの形成エネルギーを併せて記載する。上述したように、Ｍｇを単独でドープして、そのドープ量を増加させた場合、Ｍｇは格子間位置に入ってＭｇＩが形成される可能性がある。ところが、図２から、本発明者は、ＭｇをＬｉまたはＺｎと同時にドープすると、Ｍｇが格子間位置に入ってＭｇＩが形成される可能性を低減できることを想起した。すなわち、本発明者は、１価のドナーであるＭｇＩ ＋の形成エネルギーがＺｎＩ ２＋およびＬｉＩ ２＋のいずれの形成エネルギーよりも高いことから、Ｍｇを高濃度にドープしたとしても、ＭｇがＧａサイトに留まることを知見した。
図３Ａおよび図３Ｂはそれぞれ、ＺｎＩ ２＋およびＬｉＩ ２＋の電子状態密度（ＤＯＳ；Density of states）の計算結果を示す。ここではスピン上向きのみを示すが、スピン下向きも同様の結果である。図３Ａおよび図３Ｂから、ＬｉＩ、ＺｎＩとも伝導帯下に浅いドナー準位（Ｓ．Ｄ．）が形成されていることがわかる。このとき、系のフェルミエネルギーは増加するため、ＭｇＧａ −の形成エネルギーは低下し、高いアクセプタ濃度を実現できる。
また、図１Ｂから、Ｎリッチ条件下においても、Ｇａリッチ条件下の場合と同様、ＬｉＧａおよびＺｎＧａの形成エネルギーはＭｇＧａよりも高い。そのため、これらを同時ドープするとＭｇはＧａサイトに置換する一方、ＬｉおよびＺｎは格子間位置に入り、系のフェルミエネルギーは増加する。このため、ＭｇＧａ −の形成エネルギーが低下するので、高いアクセプタ濃度を実現できることがわかる。
さらに、図１Ｂから、本発明者は、ＬｉＩ ２＋およびＺｎＩ ２＋の形成エネルギーは、ＶＮ ３＋の形成エネルギーと同程度かそれよりも低くなることを知見した。そのため、本発明者は、Ｎリッチ条件下においては、ＭｇとＬｉまたはＺｎとを同時にドープすることによって、ＶＮ形成による自己補償効果を抑制できることを想起した。さらに、図１Ｂから、フェルミエネルギーが伝導帯に近い場合に形成されるＬｉＩ −およびＺｎＩ −の形成エネルギーはそれぞれ、ＬｉＧａ −およびＺｎＧａ −の形成エネルギーと比べて高く不安定であることから、ｐ型ＧａＮ形成後の除去が容易になることもわかる。
以上説明したシミュレーションは、ＧａＮに対して行ったものであるが、Ｇａ原子の全部または一部、具体的には概ね１／２程度までを、ＩｎやＡｌに置き換えても同様の結果が得られる。
以上においては、Ｍｇと同時にドープするドーパントの例として、ＺｎとＬｉの場合の結果について説明したが、Ａｕ、Ａｇ、Ｃｕ、Ｐｔ、およびＰｄを採用しても同様の結果が得られる。すなわち、Ｍｇと同時にドープしたときに格子間位置に入る金属不純物Ｘ（Ｘ＝Ｌｉ、Ｚｎ、Ａｕ、Ａｇ、Ｃｕ、Ｐｔ、およびＰｄ）を、Ｍｇと同時にドープすることによって、系のフェルミエネルギーを上げてＭｇのＧａ置換に対する形成エネルギーを下げるのが望ましいことがわかる。
具体的には、Ｍｇを単独でＧａＮ中に導入した場合はＧａサイトに置換しアクセプタ準位を形成する（ｐ型ドーパント）。そこで、形成エネルギーがＭｇＧａの形成エネルギーよりも高い金属不純物Ｘを、エピタクシャル成長時およびイオン注入の少なくとも一方において、Ｍｇと同時にドープする。このとき、Ｍｇと同時にドープされた金属不純物Ｘは格子間位置に入るため、この時点でｎ型の導電性を示す（ドナー供給）。すなわち、系のフェルミエネルギーは増加し、ＭｇＧａの形成エネルギーは下がる。その結果、高濃度のＭｇＧａ（アクセプタ）を形成することが可能となり、高いホール濃度を得ることが可能となる。さらに、従来と同一のキャリア数を得るための層厚を小さくできる利点もある。
そして、Ｍｇと同時にドープした金属不純物を、そのドープしたＧａＮ層の形成時以降、すなわちＭｇおよび金属不純物をＧａＮ層にドーピングした後の所定の時点で、除去することによって、電気特性への悪影響を防止できる。一般に、ＧａＮ中の格子間金属不純物の拡散エネルギーは低い（非特許文献２）。そのため、この不純物は、結晶成長中の熱履歴、またはアクセプタの活性化を含む結晶成長後の熱処理工程等によって容易に除去できる。すなわち、金属不純物はＭｇをアクセプタとして活性化させる時または活性化させた以降に除去することができる。ここで、このような特性を有する金属不純物Ｘとしては、Ｚｎ、Ｌｉ、Ａｕ、Ａｇ、Ｃｕ、Ｐｔ、およびＰｄなどを挙げることができる。
本発明は、以上説明した本発明者の鋭意検討に基づいて案出されたものである。そこで、本発明に基づく各実施形態について以下に順次説明する。
（第１の実施形態）
まず、本発明の第１の実施形態による窒化物半導体装置について説明する。図４は、この第１の実施形態による窒化物半導体装置としての縦型整流（ｐｎ接合）ダイオードを示す。
図４に示すように、ｐｎ接合ダイオードは、ｎ＋−ＧａＮ基板４１の一主面上に、ｎ−−ＧａＮ層４２、ｐ−ＧａＮ層４３、ｐ＋−ＧａＮ層４４、およびアノード電極４Ａが順次積層され、ｎ＋−ＧａＮ基板４１の他主面にカソード電極４Ｃが設けられて構成されている。続いて、以上のように構成された、第１の実施形態による縦型ｐｎ接合ダイオードの製造方法について説明する。
（エピタクシャル基板作製）
まず、ＭＯＣＶＤ装置（図示せず）内に、ｎ＋の導電性を有する２インチ径で厚さが３００μｍのｎ＋−ＧａＮ基板４１を設置する。なお、ｎ＋−ＧａＮ基板４１のドーパントはＳｉであり、キャリア濃度は３〜４×１０18ｃｍ-3である。
次に、ＭＯＣＶＤ装置内に、トリメチルガリウム（ＴＭＧａ）およびアンモニア（ＮＨ３）をそれぞれ、１９μｍｏｌ／ｍｉｎおよび１２Ｌ／ｍｉｎの流量で導入し、電子走行層となるｎ−−ＧａＮ層４２を１０μｍの層厚で成長させる。このとき、Ｓｉのドープはシランガス（ＳｉＨ４）を原料として行う。ＳｉＨ４の流量は、Ｓｉ濃度が１×１０16ｃｍ-3となるように調整する。
次に、ＭＯＣＶＤ装置内にＴＭＧａおよびＮＨ３をそれぞれ、１９μｍｏｌ／ｍｉｎおよび１２Ｌ／ｍｉｎの流量で導入し、ｎ−−ＧａＮ層４２上にｐ−ＧａＮ層４３を２００ｎｍの層厚に成長させる。このとき、成長温度は１０５０℃、成長圧力は２００Ｔｏｒｒ（２．６７×１０4Ｐａ）（１Ｔｏｒｒ＝１３３．３２２Ｐａ）である。ｐ型ドーパントとしてＭｇは、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を原料ガスとして、Ｍｇ濃度が１×１０18ｃｍ-3になるように添加する。
さらに、ｐ−ＧａＮ層４３上に、後にコンタクト層として働くｐ＋−ＧａＮ層４４となるＧａＮ層を３００ｎｍの層厚に成長させる。このとき、成長温度は１０５０℃、成長圧力は２００Ｔｏｒｒ（２．６７×１０4Ｐａ）である。なお、Ｍｇ濃度が２×１０19ｃｍ-3となるようにＣｐ２Ｍｇの流量を調整する。このとき、ＮＨ３の流量を１２Ｌ／ｍｉｎよりも増加させてたとえば１２０Ｌ／ｍｉｎとし、Ｎリッチ条件で成長させても良い。
また、後にｐ＋−ＧａＮ層４４となるＧａＮ層へのＭｇのドープと同時に、ジエチル亜鉛（ＤＥＺｎ）を原料としてＺｎをドープする。ＤＥＺｎの流量はＺｎを単独でドープしたときの濃度が１×１０19ｃｍ-3になるように調整する。ここで、Ｚｎの濃度は、Ｍｇの濃度と同程度か、それ以下になるように調整するのが好ましい。なお、Ｚｎ原料としては、ジエチル亜鉛（ＤＥＺｎ）以外にもジメチル亜鉛（ＤＭＺｎ）を用いても良い。
このようにＺｎをＭｇと同時にドープした場合、導入したＭｇは全てアクセプタ位置であるＧａサイトに置換（Ｇａ置換）してＭｇＧａを形成する。一方、ＺｎはＧａ置換することなく格子間位置に入ってＺｎＩを形成し、系のフェルミエネルギーを増加させる効果がある。このため、Ｍｇを単独でドープした場合よりもＭｇＧａの形成が促進され、ホール濃度も増大する。なお、ここではｐ＋−ＧａＮ層４４となるＧａＮ層にのみＺｎをドープしたが、ｐ−ＧａＮ層４３となる前段階のＧａＮ層にドープしても良い。このとき、ｐ−ＧａＮ層４３のホール濃度は、Ｍｇのみをドープした場合と同程度であるが、ＶＮとＧａ格子間原子の形成を抑制できるという利点がある。
ｐ＋−ＧａＮ層４４となるＧａＮ層に対してＭｇと同時にドープしたＺｎは、エピタクシャル成長後に、たとえば１０−６Ｔｏｒｒ（１．３３×１０-4Ｐａ）程度の真空中において、たとえば４００℃程度の温度で１時間程度加熱する熱処理工程を行うことによって除去できる。これは、格子間位置にあるＺｎの拡散係数が大きいのみならず、Ｚｎの飽和蒸気圧が高いためである。この熱処理工程においては、例えば、赤外線加熱装置を用いてｐ＋−ＧａＮ層の表面を加熱するとともに、ｎ＋−ＧａＮ基板４１の裏面を室温以下に保つように冷却することで、金属元素としてのＺｎの除去をより効果的に行うことができる。これは、エピタクシャル基板内に温度勾配をつけることで、ＺｎのＧａＮ層表面への拡散を促進できるからである。なお、ＧａＮ層表面にＺｎが残留した場合には、塩酸等の溶液で洗浄することにより除去できる。Ｚｎを除去するための熱処理工程後は、ＧａＮ層中におけるＺｎの濃度がＭｇの濃度の１／１００以下となる。また、この熱処理工程によって、ＧａＮ層中のＭｇはアクセプタとして活性化し、ｐ＋−ＧａＮ層４４が形成される。すなわち、Ｍｇの活性化後にｐ＋−ＧａＮ層４４中にＭｇ以外の不純物原子が可能な限り残留しないようにする。
この第１の実施形態においては、後にｐ＋−ＧａＮ層４４となるＧａＮ層にＭｇとＺｎとを同時にドープすることによって、従来、Ｍｇのみをドープした場合のｐ＋−ＧａＮ層のホール濃度が５×１０16ｃｍ-3程度であるのに対し、ｐ＋−ＧａＮ層４４のホール濃度を２×１０17ｃｍ-3と１桁増加させることが可能となった。以上のようにして、第１の実施形態によるエピタクシャル基板が製造される。
（素子の作製）
エピタクシャル基板の作製後、素子を作製する。すなわち、たとえばプラズマＣＶＤ法によってｐ＋−ＧａＮ層４４上にＳｉＯ２膜（図示せず）を形成する。次に、たとえばスパッタリング法により、エピタクシャル基板のｎ＋−ＧａＮ基板４１の裏面に、層厚が２５ｎｍのＴｉ膜および層厚が３００ｎｍのＡｌ膜を順次積層して、カソード電極４Ｃを形成する。
次に、ｐ＋−ＧａＮ層４４上のＳｉＯ2膜上にフォトレジストを塗布し、フォトリソグラフィ工程を経てパターンニングを行って、弗化水素酸系溶液を用いてアノード電極４Ａの形成位置のＳｉＯ2膜に開口部を形成する。次に、たとえばスパッタリング法によって層厚が１００ｎｍのＰｔと層厚が３００ｎｍのＡｕとを順次積層させることにより、ｐ＋−ＧａＮ層４４上にアノード電極４Ａを形成する。なお、アノード電極４Ａに採用する材料としては、ＰｔのほかにＮｉやＰｄを採用しても良い。その後、ＳｉＯ2膜を除去する。カソード電極４Ｃおよびアノード電極４Ａの形成後、エピタクシャル基板に対して、たとえば７００℃の温度で３０分間の熱処理を行うことによって、電極における良好なオーミック特性が得られた、第１の実施形態によるｐｎ接合ダイオードが製造される。
以上のようにして製造されたｐｎ接合ダイオードは、良好な整流特性を示して６００Ｖ以上の耐圧を有する。ＭｇとＺｎとを同時にドープしたｐｎ接合ダイオードは、Ｍｇのみをドープしたｐｎ接合ダイオードに比して、ホール濃度が高いためオン電流が高く、さらにＧａ格子間原子濃度やＶＮ濃度が低いためリーク電流が低く、長期通電による特性変動も抑制可能になる。
（第２の実施形態）
次に、本発明の第２の実施形態による窒化物半導体装置について説明する。図５は、上述した第１の実施形態の変形である擬似縦型整流（ｐｎ接合）ダイオードの断面図である。
図５に示すように、第２の実施形態による擬似縦型ｐｎ接合ダイオードにおいては、サファイア基板４５上に、バッファ層４６、およびｎ＋−ＧａＮ層４７が順次設けられている。ｎ＋−ＧａＮ層４７上の部分には、ｎ−−ＧａＮ層４２、ｐ−ＧａＮ層４３、およびｐ＋−ＧａＮ層４４が順次設けられている。ｐ＋−ＧａＮ層４４上には、アノード電極４Ａが設けられている。また、ｎ＋−ＧａＮ層４７上における、ｎ−−ＧａＮ層４２、ｐ−ＧａＮ層４３およびｐ＋−ＧａＮ層４４が除去された部分に、カソード電極４Ｃが設けられている。続いて、以上のように構成された、この第２の実施形態による擬似縦型ｐｎ接合ダイオードの製造方法について説明する。
すなわち、まず、サファイア基板４５上にバッファ層４６を介してｎ＋−ＧａＮ層４７をエピタクシャル成長させる。なお、バッファ層４６としては、従来公知の方法で形成されたＡｌＮ層や低温成長ＧａＮ層を用いれば良い。また、ｎ＋−ＧａＮ層４７はＳｉＨ４を用いてＳｉをドープする。なお、電子走行層のあるｎ−−ＧａＮ層４２より上部のエピタクシャル構造については第１の実施形態と同様であるので、その説明を省略する。
（素子の作製）
エピタクシャル基板の作製後、素子を作製する。すなわち、素子の作製工程においては、エピタクシャル基板の一部をドライエッチングで掘り込んで露出させたｎ＋−ＧａＮ層４７上にカソード電極４Ｃを形成する。その他の製造方法においては第１の実施形態と同様であるので、その説明を省略する。
以上のようにして製造された疑似縦型ｐｎ接合ダイオードにおいても、ｐ＋−ＧａＮ層４４にＭｇとＺｎとを同時にドープすることによって、第１の実施形態と同様の効果を得ることができる。
（第３の実施形態）
次に、本発明の第３の実施形態による窒化物半導体装置について説明する。なお、以下に説明する第３の実施形態においては、窒化物半導体装置を発光ダイオードとした例について説明するが、必ずしも発光ダイオードに限られるものではなく、たとえばレーザダイオードなどの他の発光デバイスとしてもよい。図６は、この第３の実施形態による発光ダイオード（ＬＥＤ）素子の断面図である。
図６に示すように、この第３の実施形態によるＬＥＤ素子においては、サファイア基板５１上に、バッファ層５２、およびｎ＋−ＧａＮ層５３が順次設けられている。ｎ＋−ＧａＮ層５３上の部分には、ｎ−ＧａＮクラッド層５４、活性層５５、ｐ−ＧａＮクラッド層５６、およびｐ＋−ＧａＮ層５７が順次設けられている。ｐ＋−ＧａＮ層５７上には、アノード電極５Ａが設けられている。
また、ｎ＋−ＧａＮ層５３上における、ｎ−ＧａＮクラッド層５４、活性層５５、ｐ−ＧａＮクラッド層５６、およびｐ＋−ＧａＮ層５７が除去された部分に、カソード電極５Ｃが設けられている。なお、このＬＥＤ素子は、活性層５５にＩｎＧａＮの量子井戸構造を採用していることにより、青色発光可能に構成されている。続いて、以上のように構成された、この第３の実施形態によるＬＥＤ素子の製造方法について説明する。
（エピタクシャル基板作製）
すなわち、まず、ａ面を主面とする２インチ（５０．８ｍｍ）径で厚さが５００μｍの単結晶のサファイア基板５１をＭＯＣＶＤ装置（図示せず）内に設置する。次に、ＭＯＣＶＤ装置内に、ＴＭＧａおよびＮＨ３をそれぞれ、１４μｍｏｌ／ｍｉｎおよび１２Ｌ／ｍｉｎの流量で導入し、層厚が３０ｎｍの低温成長ＧａＮからなるバッファ層５２をエピタクシャル成長させる。ここで、成長温度はたとえば５５０℃である。
次に、ＭＯＣＶＤ装置内に、ＴＭＧａおよびＮＨ３をそれぞれ、５８μｍｏｌ／ｍｉｎおよび１２Ｌ／ｍｉｎの流量で導入し、バッファ層５２上に、カソード電極５Ｃのコンタクト層となる１μｍの層厚のｎ＋−ＧａＮ層５３を積層させる。ここで、成長圧力は２００Ｔｏｒｒ（２．６７×１０4Ｐａ）、成長温度は１０５０℃であり、ドーパントであるＳｉの添加においては、ＳｉＨ４の流量をｎ型のキャリア濃度が２×１０18ｃｍ-3となるように調整する。
次に、サファイア基板５１を１１００℃まで加熱させる。そして、ＭＯＣＶＤ装置内に、ＴＭＧａおよびＮＨ３をそれぞれ、６０μｍｏｌ／ｍｉｎおよび１５Ｌ／ｍｉｎの流量で導入して、ｎ＋−ＧａＮ層５３上に層厚が１μｍのｎ−ＧａＮクラッド層５４をエピタクシャル成長させる。なお、ｎ−ＧａＮクラッド層５４には、ＳｉＨ４を原料としてキャリア濃度が５×１０17ｃｍ-3となるようにＳｉを添加する。
その後、サファイア基板５１の温度を１１００℃に保持したまま、ｎ−ＧａＮクラッド層５４上に、ＧａＮからなる１０ｎｍのバリア層とＩｎ0.15Ｇａ0.85Ｎからなる１０ｎｍの井戸層とを順次交互に２層積層させることにより、活性層５５を形成する。ここで、Ｉｎの原料としてはトリメチルインジウム（ＴＭＩ）を用いる。また、井戸層の形成時にはＭＯＣＶＤ装置内に、ＴＭＩ、ＴＭＧａ、およびＮＨ３をそれぞれ、１５μｍｏｌ／ｍｉｎ、１９μｍｏｌ／ｍｉｎ、および１２Ｌ／ｍｉｎの流量で導入する。なお、井戸層には発光効率を高めるために、ＤＥＺｎおよびＳｉＨ４を原料として、ＺｎおよびＳｉを５×１０17ｃｍ-3程度添加しても良い。
次に、ＭＯＣＶＤ装置内に、ＴＭＧａおよびＮＨ３をそれぞれ、１９μｍｏｌ／ｍｉｎおよび１２Ｌ／ｍｉｎの流量で導入することにより、活性層５５上に、２０ｎｍの層厚のｐ−ＧａＮクラッド層５６をエピタクシャル成長させる。ここで、ｐ−ＧａＮクラッド層５６に対しては、ｐ型ドーパントとしてのＭｇを、Ｃｐ2Ｍｇを原料ガスとして、Ｍｇの濃度が１×１０18ｃｍ-3となるように添加する。
次に、サファイア基板５１の温度を１０５０℃に下げる。そして、ＭＯＣＶＤ装置内に、ＴＭＧａおよびＮＨ３をそれぞれ、１９μｍｏｌ／ｍｉｎおよび１２Ｌ／ｍｉｎの流量で導入し、ｐ−ＧａＮクラッド層５６上に、後にコンタクト層として働くｐ＋−ＧａＮ層５７となるＧａＮ層を２００ｎｍの層厚にエピタクシャル成長させる。
ここで、ＭＯＣＶＤ装置内にＭｇの原料ガスとしてＣｐ２Ｍｇを導入する。この原料ガスの流量は、ｐ＋−ＧａＮ層５７におけるＭｇの濃度が２×１０20ｃｍ-3となるように調整する。また、Ｃｐ２Ｍｇと同時にＬｉの原料ガスとしてメチルリチウム（ＭｅＬｉ）を導入する。ＭｅＬｉの流量は、Ｌｉのみをドープした場合にＬｉの濃度が１×１０20ｃｍ-3となるように調整する。ここで、このＬｉの濃度はＭｇの濃度以下になるように調整するのが好ましい。
後にｐ＋−ＧａＮ層５７となるＧａＮ層に対してＭｇと同時にＬｉをドープした場合、導入したＭｇはアクセプタ位置であるＧａサイトに置換する。これにより、いわゆるＭｇＧａ形成が行われる。一方、ＬｉはＧａ置換することなく格子間位置に入り、いわゆるＬｉＩ形成が行われてドナーを供給する。これにより、系のフェルミエネルギーが増加して、Ｍｇを単独でドープした場合に比して、ＭｇＧａの形成が促進されてホール濃度も増加する。
また、この第３の実施形態においては、ｐ型ドーパントのドープと同時に行うＬｉのドープを、ｐ＋−ＧａＮ層５７の形成時のみ行っているが、ｐ−ＧａＮクラッド層５６の形成時に行っても良い。このとき、ｐ−ＧａＮクラッド層５６のホール濃度はＭｇのみをドープした場合と同程度であるが、ＶＮとＧａ格子間原子の形成を抑制できるという利点がある。
また、ｐ−クラッド層を、ｐ−ＧａＮクラッド層５６のようにＧａＮから構成しているが、ＡｌＧａＮやＩｎＧａＮを採用しても良く、この場合においても、ＭｇおよびＺｎ、必要に応じてＬｉを同時にドープする際の効果が得られる。
Ｍｇと同時にドープしたＬｉは、エピタクシャル成長後に、基板を窒素雰囲気中において４００℃程度の温度で１時間程度加熱する熱処理工程を行うことによって、表面に偏析させることができる。これは、格子間位置にあるＬｉの拡散係数が大きいためである。表面に偏析したＬｉは、塩酸溶液等で洗浄することで除去することができる。ＧａＮ中のＬｉ濃度はＭｇ濃度の１／１００以下になる。
また、この熱処理工程によってＭｇがアクセプタとして活性化する。このように、ＭｇとＬｉとを同時にドープすることによって、Ｍｇのみをドープした場合のホール濃度が１×１０18ｃｍ-3程度であるのに比して、ホール濃度は１×１０19ｃｍ-3と１桁増加する。以上により、この第３の実施形態によるエピタクシャル基板が作製される。
（素子の作製）
続いて、エピタクシャル基板上に素子を作製する。すなわち、まず、たとえばプラズマＣＶＤ法により、ｐ＋−ＧａＮ層５７上にＳｉＯ２膜（図示せず）を形成する。次に、このＳｉＯ２膜上にフォトレジストを塗布し、フォトリソグラフィ工程を経てパターンニングを行い、弗化水素酸系溶液を用いてカソード電極５Ｃを形成すべき位置に開口部を形成する。次に、ドライエッチング装置を用いて、ｎ＋−ＧａＮ層５３までエッチングする。
その後、たとえばスパッタリング法により、ｎ＋−ＧａＮ層５３上に層厚が２５ｎｍのＴｉ膜と層厚が３００ｎｍのＡｌ膜とを順次積層させ、オーミック電極であるカソード電極５Ｃを形成する。
次に、ＳｉＯ2膜上にフォトレジストを塗布し、露光工程および現像工程を順次経て、アノード電極５Ａの形成部分に開口部を形成する。そして、スパッタリング法により、ｐ＋−ＧａＮ層５７上に、層厚が１００ｎｍのＰｔ膜と層厚が３００ｎｍのＡｕ膜とを順次積層させてアノード電極５Ａを形成する。なお、アノード電極５Ａを構成する材料としてはＰｔ以外にもＮｉやＰｄを用いても良い。そして、カソード電極５Ｃおよびアノード電極５Ａの形成後、たとえば７００℃で３０分の熱処理を行うことによって、良好なオーミック特性が得られる。最後に、サファイア基板５１を劈開することによって、ＬＥＤ素子が製造される。
以上のようにして製造されたＬＥＤ素子は、駆動電流が２０ｍＡ、発光ピーク波長が４２５ｎｍ、発光強度が１ｍＷであった。一方、比較のため、ｐ＋−ＧａＮ層５７の形成時にＬｉを同時ドープしていないＬＥＤ素子も製造したが、この場合、ｐ＋−ＧａＮ層５７の抵抗が大きくなってしまい、同一の駆動電流であっても発光強度は０．２ｍＷと低い値であった。また、ＭｇとＬｉとを同時ドープしたｐ＋−ＧａＮ層５７を有するＬＥＤ素子においては、Ｇａ格子間原子濃度やＶＮ濃度も低いことからリーク電流が低く、長期通電による特性変動も抑制可能となった。
（第４の実施形態）
次に、本発明の第４の実施形態による窒化物半導体装置について説明する。図７は、この第４の実施形態による窒化物半導体装置としてのＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）の断面図である。
図７に示すように、このＭＯＳＦＥＴ素子においては、Ｓｉ基板６１上に、ＡｌＮバッファ層６２、バッファ層６３、ＧａＮ層６４、および反転層（チャネル層）としてのｐ−ＧａＮ層６５が順次積層されている。バッファ層６３は、たとえば、層厚が１８０ｎｍのＧａＮ層と層厚が２０ｎｍのＡｌＮ層とを順次積層したＡｌＮ／ＧａＮ複合層が、たとえば１２層積層された層である。
また、ｐ−ＧａＮ層６５の上部には、コンタクト層として一対のｎ＋−ＧａＮ層６７が形成されているとともに、一対のｎ＋−ＧａＮ層６７の間にｎ−−ＧａＮ層６６が形成されている。このｎ−−ＧａＮ層６６は、電界緩和層（リサーフ層）およびドリフト層として働く。また、一方のｎ＋−ＧａＮ層６７上にソース電極６Ｓが設けられているとともに、他方のｎ＋−ＧａＮ層６７上にドレイン電極６Ｄが設けられている。
これらのソース電極６Ｓおよびドレイン電極６Ｄの間には、ゲート酸化膜６９が形成されている。また、リサーフ層としてのｎ−−ＧａＮ層６６とソース電極６Ｓ直下のコンタクト層としてのｎ＋−ＧａＮ層６７との間のゲート酸化膜６９上に、ゲート電極６Ｇが設けられている。また、ソース電極６Ｓに対してゲート電極６Ｇの反対側で、チャネル層としてのｐ−ＧａＮ層６５上に、ｐ＋−ＧａＮ層６８が設けられている。このｐ＋−ＧａＮ層６８上の部分にボディ電極６Ｂが設けられている。続いて、以上のように構成された、この第４の実施形態による窒化物半導体装置としてのＭＯＳＦＥＴ素子の製造方法について説明する。
（エピタクシャル基板作製）
すなわち、まず、ＣＺ（チョクラルスキー）法により成長された、４インチ（１０１．６ｍｍ）径で厚さが１ｍｍのＳｉ基板６１（面方位（１１１））を、ＭＯＣＶＤ装置（図示せず）内に設置する。このＭＯＣＶＤ装置内にトリメチルアルミニウム（ＴＭＡｌ）およびＮＨ３をそれぞれ、１７５μｍｏｌ／ｍｉｎおよび３５Ｌ／ｍｉｎの流量で導入する。これにより、Ｓｉ基板６１上に、層厚が４０ｎｍのＡｌＮバッファ層６２をエピタクシャル成長させる。ここで、成長温度は１０００℃である。
続いて、たとえば１８０ｎｍの層厚のＧａＮ層と２０ｎｍの層厚のＡｌＮ層とを対として順次積層したＡｌＮ／ＧａＮ複合層を、１２回繰り返して順次成長させることにより、バッファ層６３を形成する。ここで、成長温度は１０５０℃、成長圧力は２００Ｔｏｒｒ（２．６７×１０4Ｐａ）である。このようにバッファ層６３を積層させることにより、エピタクシャル成長層に発生するクラックを抑制して、そり量も制御できる。なお、ＡｌＮ層およびＧａＮ層の形成時におけるＴＭＡｌ、ＴＭＧａ、およびＮＨ３の流量はそれぞれ、１９５μｍｏｌ／ｍｉｎ、５８μｍｏｌ／ｍｉｎ、および１２Ｌ／ｍｉｎである。
次に、バッファ層６３上に、１００ｎｍの層厚のＧａＮ層６４を積層させる。ここで、成長温度は１０５０℃、成長圧力は５０Ｔｏｒｒ（６．６７×１０3Ｐａ）である。また、ＧａＮ層６４を形成する際のＴＭＧａおよびＮＨ３の流量はそれぞれ、５８μｍｏｌ／ｍｉｎおよび１２Ｌ／ｍｉｎである。このとき、ＧａＮ層６４中の炭素濃度は１×１０18ｃｍ-3以上であり、バッファリークを低減できる。なお、ＧａＮ層６４中にＦｅをドープしてもバッファリークを低減できる。たとえば、ビスシクロペンタジエニル鉄（Ｃｐ２Ｆｅ）を５０ｓｃｃｍの流量で流すことによって、ＧａＮ層６４にＦｅを５×１０17ｃｍ-3の濃度でドープできる。
その後、ＴＭＧａおよびＮＨ３をそれぞれ、１９μｍｏｌ／ｍｉｎおよび２４Ｌ／ｍｉｎの流量で導入し、反転層として機能するｐ−ＧａＮ層６５を５００ｎｍの層厚で成長させる。なお、このときの成長温度は１０５０℃、成長圧力は２００Ｔｏｒｒ（２．６７×１０4Ｐａ）である。また、反転層としてのｐ−ＧａＮ層６５には、Ｃｐ２Ｍｇを原料ガスとしてｐ型のドーパントのＭｇをアクセプタ濃度が１×１０17ｃｍ-3となるように添加する。さらに、ｐ−ＧａＮ層６５に対しては、Ｍｇのドープと同時にＤＥＺｎを原料としてＺｎをドープする。ＤＥＺｎの流量は、Ｚｎを単独でドープしたときに濃度が１×１０17ｃｍ-3となるように調整する。また、ｐ−ＧａＮ層６５中の炭素濃度は、１×１０17ｃｍ-3よりも大きいと移動度が低下するため、１×１０17ｃｍ-3以下とする。
このように、ＭｇとＺｎとを同時にｐ−ＧａＮ層６５にドープすることによって、導入したＭｇはアクセプタ位置であるＧａサイトに置換させることができ、いわゆるＭｇＧａ形成が行われる。そのため、Ｍｇのらせん転位への偏析を防ぐことができ、縦方向のリーク電流を抑制できる。また、ＶＮの濃度を低減できてバッファリークも低減できる。さらに、Ｇａ格子間原子の形成も抑制されるため、長期通電による特性変動も抑制できる。なお、ｐ−ＧａＮ層６５中のＺｎ濃度については、Ｚｎが後述するｐ＋−ＧａＮ層６８となるＧａＮ層の積層中に、このＧａＮ層に拡散してしまうため、ＳＩＭＳの検出限界以下になった。
次に、ＴＭＧａおよびＮＨ３をそれぞれ、１９μｍｏｌ／ｍｉｎおよび２４Ｌ／ｍｉｎの流量で導入して、ｐ−ＧａＮ層６５上に、ボディ電極６Ｂのコンタクト層として働く、後にｐ＋−ＧａＮ層６８となるＧａＮ層を５０ｎｍの層厚にエピタクシャル成長させる。ここで、成長温度は１０５０℃、成長圧力は２００Ｔｏｒｒ（２．６７×１０4Ｐａ）である。なお、原料ガスであるＣｐ２Ｍｇの流量は、Ｍｇの濃度が２×１０19ｃｍ-3となるように調整する。
このとき、後にｐ＋−ＧａＮ層６８となるＧａＮ層に対しては、Ｍｇと同時にＤＥＺｎを原料としてＺｎをドープする。ＤＥＺｎの流量は、Ｚｎを単独でドープしたときに濃度が１×１０19ｃｍ-3となるように調整する。なお、Ｚｎの濃度は、Ｍｇの濃度と同程度または濃度以下になるように調整するのが好ましい。
このＧａＮ層のエピタクシャル成長後、Ｓｉ基板６１をたとえば１０-6Ｔｏｒｒ（１．３３×１０-4Ｐａ）程度の真空中において４００℃程度の温度で１時間程度の熱処理工程を行う。この熱処理工程によってＭｇと同時にドープしたＺｎが除去されるとともに、Ｍｇがアクセプタとして活性化され、ｐ＋−ＧａＮ層６８が形成される。
（イオン注入工程）
エピタクシャル成長後、たとえばプラズマＣＶＤ法によりｐ＋−ＧａＮ層６８上にＳｉＯ２膜（図示せず）を形成する。次に、ＳｉＯ２膜上にフォトレジストを塗布し、フォトリソグラフィ工程を経てパターンニングを行う。そして、弗化水素酸系溶液を用いて電界緩和層（リサーフ層）として機能するｎ−−ＧａＮ層６６、およびコンタクト層として機能するｎ＋−ＧａＮ層６７を含む領域に開口を形成する。その後、ドライエッチング装置（図示せず）を用いて、開口におけるｐ＋−ＧａＮ層６８をエッチングにより除去する。
その後、イオン注入法により、ｎ−−ＧａＮ層６６およびｎ＋−ＧａＮ層６７を形成する。なお、このイオン注入法におけるイオン種はＳｉとする。また、イオン注入法における加速電圧および注入量は、ｎ−−ＧａＮ層６６のキャリア濃度および厚さがそれぞれ、５×１０18ｃｍ-3および５０ｎｍとなるように調整する。さらに、イオン注入法における注入量は、ｎ＋−ＧａＮ層６７のキャリア濃度が５×１０18ｃｍ-3となるように調整する。その後、イオン注入法による照射損傷を回復させるために、Ｓｉ基板６１に対して、たとえば８００〜９００℃の温度で１時間の熱処理を行う。以上により、この第４の実施形態によるエピタクシャル基板が製造される。
（素子の作製）
続いて、エピタクシャル基板上に素子を作製する。すなわち、まず、イオン注入後のエピタクシャル基板に、常圧ＣＶＤ法によってたとえば６０ｎｍの層厚のＳｉＯ2からなるゲート酸化膜６９を形成する。次に、このゲート酸化膜６９の表面にフォトレジストを塗布し、露光工程および現像工程を経て、ソース電極６Ｓ、ドレイン電極６Ｄ、およびボディ電極６Ｂ用の形成領域に開口を形成する。
次に、スパッタリング法により、層厚が２５ｎｍのＴｉ膜および層厚が３００ｎｍのＡｌ膜を順次積層させて、ソース電極６Ｓおよびドレイン電極６Ｄとなるオーミック電極を形成する。また、スパッタリング法により、ｐ＋−ＧａＮ層６８上に、層厚が１００ｎｍのＰｔと層厚が２００ｎｍのＡｕ膜とを順次積層させて、ボディ電極６Ｂを形成する。
これらのソース電極６Ｓ、ドレイン電極６Ｄ、およびボディ電極６Ｂを形成した後、７００℃の温度で３０分間の熱処理を行う。これによって、それぞれの電極において良好なオーミック特性が得られる。
最後に、たとえば低圧ＣＶＤ法により、ＳｉＯ２からなるゲート酸化膜６９上に、ゲート電極６Ｇとしてｐ型のリン（Ｐ）がドープされたポリシリコン（多結晶Ｓｉ）を形成する。ここで、ゲート・ソース電極間距離、およびゲート・ドレイン間距離はそれぞれ、５μｍおよび２０μｍとし、ゲート長を２μｍ、ゲート幅を０．２ｍｍとする。以上により、この第４の実施形態によるＭＯＳＦＥＴが製造される。
以上のようにして製造されたＭＯＳＦＥＴは、耐圧が高く、長期通電でも特性が変化しない信頼性の高い素子となる。そして、ｐ＋−ＧａＮ層６８の形成時に、ＭｇとＺｎとを同時にドープすることによって、そのホール濃度は、Ｍｇのみをドープした場合に比して高くなる。これにより、ｐ＋−ＧａＮ層６８とボディ電極６Ｂとの接触抵抗を低下できる。この結果、ボディ電極６Ｂからのホール引き抜きが有効に働くので、ＭＯＳＦＥＴ素子の耐量が向上する。また、Ｍｇのみをドープしたときに発生する逆位相境界生成による極性反転も防止できる。
（第５の実施形態）
次に、本発明の第５の実施形態による窒化物半導体装置について説明する。図８は、この第５の実施形態による窒化物半導体装置としてのＡｌＧａＮ／ＧａＮ−ＨＦＥＴの断面図である。
図８に示すように、この第５の実施形態によるＡｌＧａＮ／ＧａＮ−ＨＦＥＴにおいては、Ｓｉ基板７１上に窒化シリコン（ＳｉＮ）層７２、ＡｌＮシード層７３、バッファ層７４、およびｐ＋−ＧａＮ層７５が順次積層されている。これらのうちのバッファ層７４は、たとえば、ＧａＮ層７４ａ、ＡｌＮ層７４ｂ、ＧａＮ層７４ｃ、ＡｌＮ層７４ｄ、ＧａＮ層７４ｅ、ＡｌＮ層７４ｆ、ＧａＮ層７４ｇ、ＡｌＮ層７４ｈ、ＧａＮ層７４ｉ、ＡｌＮ層７４ｊ、ＧａＮ層７４ｋ、およびＡｌＮ層７４ｌが順次積層されて構成される。なお、ＡｌＮ層７４ｂ、７４ｄ、７４ｆ、７４ｈ、７４ｊ、７４ｌの層厚は全て、たとえば５０ｎｍである。また、ＧａＮ層におけるそれぞれの層厚は、ＧａＮ層７４ａが２９０ｎｍ、ＧａＮ層７４ｃが３４０ｎｍ、ＧａＮ層７４ｅが３９０ｎｍ、ＧａＮ層７４ｇが４５０ｎｍ、ＧａＮ層７４ｉが５６０ｎｍ、ＧａＮ層７４ｋが７２０ｎｍである。
ｐ＋−ＧａＮ層７５上の部分には、ＡｌＮ層７６、電子走行層７７、および電子供給層７８が順次積層されている。電子供給層７８の上面には、ソース電極７Ｓ、ゲート電極７Ｇ、およびドレイン電極７Ｄが互いに分離して設けられている。また、ｐ＋−ＧａＮ層７５上における、ＡｌＮ層７６、電子走行層７７、および電子供給層７８が除去されて設けられていない部分に、ボディ電極７Ｂが設けられている。以上により、ＡｌＧａＮ／ＧａＮ−ＨＦＥＴが構成されている。
このＡｌＧａＮ／ＧａＮ−ＨＦＥＴにおいては、ＧａＮからなる電子走行層７７に発生する２次元電子ガスを用いることで、低いオン抵抗を実現できる。また、ｐ＋−ＧａＮ層７５が電子走行層７７の下部になるように構成されていることにより、ボディ電極７Ｂからホールを引く抜くことで高い耐量を実現できる。続いて、以上のように構成された、この第５の実施形態によるＡｌＧａＮ／ＧａＮ−ＨＦＥＴの製造方法について説明する。
（エピタクシャル基板作製）
まず、ＣＺ法で成長された４インチ径で厚さが１ｍｍのＳｉ基板７１（面方位（１１０））を設置したＭＯＣＶＤ装置（図示せず）内に、１０００℃の温度でアンモニア（ＮＨ3）を、３５Ｌ／ｍｉｎの流量で０．３分間導入する。これにより、Ｓｉ基板７１上にＳｉＮ層７２を形成する。なお、Ｓｉ基板７１として、面方位が（１１０）の基板を用いることにより、面方位が（１１１）のＳｉ基板に比して、後述する各層のエピタクシャル成長による転位密度を低減することができ、そり量を抑制できる。
次に、ＴＭＡｌおよびＮＨ３をそれぞれ、１７５μｍｏｌ／ｍｉｎおよび３５Ｌ／ｍｉｎの流量で供給することにより、ＳｉＮ層７２上に４０ｎｍの層厚のＡｌＮシード層７３をエピタクシャル成長させる。ここで、成長温度は１０００℃である。
続いて、ＡｌＮシード層７３上に、ＧａＮ層およびＡｌＮ層の複合層を順次繰り返し積層してバッファ層７４を形成する。このバッファ層７４を積層することによって、エピタクシャル成長させた層に発生するクラックを抑制して、そり量も制御可能となる。また、Ｓｉ基板７１側から順次積層させるのにしたがって、ＧａＮ層の層厚を徐々に厚くする。これにより、クラックの抑制効果およびそり量の抑制効果が増大して、エピタクシャル成長させた層をより厚く積層できる。なお、ＡｌＮ層およびＧａＮ層成長時のＴＭＡｌ、ＴＭＧａ、およびＮＨ３の流量はそれぞれ、１９５μｍｏｌ／ｍｉｎ、５８μｍｏｌ／ｍｉｎ、および１２Ｌ／ｍｉｎである。
次に、バッファ層７４上に、後にｐ＋−ＧａＮ層７５となるＧａＮ層を６００ｎｍの層厚で形成する。ここで、成長温度は１０５０℃、成長圧力は５０Ｔｏｒｒ（６．６７×１０3Ｐａ）である。このＧａＮ層を形成する際、ＴＭＧａおよびＮＨ３の流量はそれぞれ、５８μｍｏｌ／ｍｉｎおよび１２０Ｌ／ｍｉｎであり、バッファ層７４の形成時に比してＮリッチな条件である。このようにバッファ層７４の形成時よりもＮリッチな条件で、後にｐ＋−ＧａＮ層７５となるＧａＮ層を成長させることにより、ＶＮの形成を抑制できてリーク電流を低減できる。
また、後にｐ＋−ＧａＮ層７５となるＧａＮ層には、内部のＭｇ濃度が２×１０19ｃｍ-3となるようにＣｐ２Ｍｇの流量を調整してＭｇをドープすると同時に、ＤＥＺｎを原料としてＺｎをドープする。ここで、ＤＥＺｎの流量は、Ｚｎを単独でドープしたときにその濃度が１×１０19ｃｍ-3となるように調整する。このとき、Ｚｎの濃度はＭｇの濃度以下になるように調整するのが好ましい。
このようにＭｇとＺｎとを同時にドープすることにより、このＧａＮ層中のアクセプタとしての活性化率は、Ｍｇのみをドープした場合に比して高くなるので、ボディ電極７Ｂからのホール引き抜きが有効に働き、素子の耐量が向上する。また、Ｓｉ基板７１上にＧａＮ層を積層した際の格子定数差から生じる、高密度（１０９ｃｍ-2程度）で存在するらせん転位（芯）へのＭｇ偏析も抑制できる。そのため、縦方向のリーク電流を低減できる。さらに、Ｍｇのみをドープしたときに発生した逆位相境界生成による極性反転も防止できる。
後にｐ＋−ＧａＮ層７５となるＧａＮ層の形成後においては、エピタクシャル成長の工程を一旦中断して、このＧａＮ層中に残留するＺｎを除去する工程を行う。具体的には、たとえば、ＭＯＣＶＤ装置内を１０-6Ｔｏｒｒ（１．３３×１０-4Ｐａ）程度まで減圧し、４００℃程度の温度で１時間程度の熱処理工程を行うことによって、このＧａＮ層中のＺｎを除去できる。なお、このＺｎの除去は、エピタクシャル成長された層を有する基板をＭＯＣＶＤ装置外に出して行っても良い。このＺｎの除去によって、ＧａＮ層中のＺｎの濃度はＭｇの濃度の１／１００以下まで低減されるとともに、Ｍｇはアクセプタとして活性化し、ｐ＋−ＧａＮ層７５が形成される。
次に、ＴＭＡｌおよびＮＨ３をそれぞれ、１７５μｍｏｌ／ｍｉｎおよび３５Ｌ／ｍｉｎの流量で導入して、ｐ＋−ＧａＮ層７５上に、層厚が１ｎｍのＡｌＮ層７６をエピタクシャル成長させる。ここで、成長温度は１０００℃である。このＡｌＮ層７６の形成によって、ｐ＋−ＧａＮ層７５中のＭｇがＧａＮからなる電子走行層７７に拡散するのを抑制できる。
次に、ＴＭＧａおよびＮＨ３をそれぞれ、１９μｍｏｌ／ｍｉｎおよび１２Ｌ／ｍｉｎの流量で導入して、ＡｌＮ層７６上に、ＧａＮからなる層厚が１００ｎｍの電子走行層７７をエピタクシャル成長させる。ここで、成長温度は１０５０℃、成長圧力は２００Ｔｏｒｒ（２．６７×１０4Ｐａ）である。また、電子走行層７７の炭素濃度は、２次元電子ガス濃度や電子移動度に悪影響を及ぼさないことを考慮すると、１×１０18ｃｍ-3以下が好ましい。
次に、ＴＭＡｌ、ＴＭＧａ、およびＮＨ３をそれぞれ、１００μｍｏｌ／ｍｉｎ、１９μｍｏｌ／ｍｉｎ、および１２Ｌ／ｍｉｎの流量で導入して、電子走行層７７上に、層厚が２５ｎｍのＡｌＧａＮ層をエピタクシャル成長させ、電子供給層７８を形成する。ここで、成長温度は１０６０℃である。また、電子供給層７８のアルミニウム組成は０．２２である。このアルミニウム組成については、Ｘ線回折によって評価可能である。以上により、この第５の実施形態によるエピタクシャル基板が作製される。
（素子の作製）
続いて、エピタクシャル基板上に素子を作製する。すなわち、ＡｌＧａＮ／ＧａＮ−ＨＦＥＴにおいては、通常のフォトリソグラフィ工程によるパターンニングを行うことによって、素子を作製できる。具体的に電極形成については、電子供給層７８上に、層厚が２５ｎｍのＴｉ膜および層厚が３００ｎｍのＡｌ膜を順次蒸着させて、オーミック電極であるソース電極７Ｓおよびドレイン電極７Ｄを形成する。なお、ソース電極７Ｓおよびドレイン電極７Ｄを蒸着によって形成した後、たとえば７００℃で３０分間の熱処理を行うことによって、良好なオーミック特性が得られる。
また、これらのソース電極７Ｓおよびドレイン電極７Ｄの電極間に、たとえば層厚が１００ｎｍのＮｉ膜および層厚が２００ｎｍのＡｕ膜を順次に蒸着させて、ショットキー電極であるゲート電極７Ｇを形成する。ボディ電極７Ｂは、ドライエッチング技術により、電子供給層７８、電子走行層７７、ＡｌＮ層７６を除去した後に形成する。ボディ電極７Ｂは、ｐ＋−ＧａＮ層７５上に、１００ｎｍのＮｉ膜および２００ｎｍのＡｕ膜を順次積層させて形成する。
この第５の実施形態によるＡｌＧａＮ／ＧａＮ−ＨＦＥＴは、たとえば、ゲート長が２μｍ、ゲート幅が０．２ｍｍ、ソース・ドレイン間距離が１５μｍの形状で作製する。
以上のように製造されたＡｌＧａＮ／ＧａＮ−ＨＦＥＴは、１２００Ｖ以上の耐圧を維持できて耐量が高く、ｐ＋−ＧａＮ層７５中のＧａ格子間の原子濃度も低いため、長期通電による特性変動も抑制でき、信頼性の高い素子となる。
（第６の実施形態）
次に、本発明の第６の実施形態による窒化物半導体装置について説明する。図９は、この第６の実施形態による窒化物半導体装置としてのＡｌＧａＮ／ＧａＮ−ＨＦＥＴの他の例を示す断面図であり、図１０は、ＡｌＧａＮ／ＧａＮ−ＨＦＥＴの素子製造のために積層されて形成されるエピタクシャル基板を示す断面図である。
図９に示すように、この第６の実施形態によるＡｌＧａＮ／ＧａＮ−ＨＦＥＴにおいては、サファイア基板８１上に、バッファ層８２、ＧａＮからなる電子走行層８３、ＡｌＧａＮからなるキャリア供給層８４が順次積層されている。また、キャリア供給層８４上には、パターンニングされたｐ＋−ＧａＮ層８５が設けられ、ｐ＋−ＧａＮ層８５上に、ソース電極８Ｓ、ゲート電極８Ｇ、およびドレイン電極８Ｄが設けられている。このＡｌＧａＮ／ＧａＮ−ＨＦＥＴはノーマリ・オフ動作をする。なお、詳細は後述するが、ｐ＋−ＧａＮ層８５へのＭｇおよびＺｎのドーピングはイオン注入法により行われる。
（エピタクシャル基板作製）
まず、図１０に示すように、ｃ面を主面とする厚さが５００μｍの２インチ径のサファイア基板８１を設置したＭＯＣＶＤ装置内に、ＴＭＧａおよびＮＨ３をそれぞれ、１４μｍｏｌ／ｍｉｎおよび１２Ｌ／ｍｉｎの流量で導入する。これにより層厚が３０ｎｍのＧａＮからなるバッファ層８２をエピタクシャル成長させる。ここで、成長温度は５５０℃である。
次に、ＴＭＧａおよびＮＨ３をそれぞれ、１９μｍｏｌ／ｍｉｎおよび１２Ｌ／ｍｉｎの流量で導入し、３μｍの層厚のＧａＮ層をエピタクシャル成長させることにより、電子走行層８３を形成する。ここで、成長温度は１０５０℃、成長圧力は１００Ｔｏｒｒである。
次に、ＴＭＡｌ、ＴＭＧａ、およびＮＨ３をそれぞれ、１００μｍｏｌ／ｍｉｎ、１９μｍｏｌ／ｍｉｎ、および１２Ｌ／ｍｉｎの流量で導入し、電子走行層８３上に、層厚が３２ｎｍのＡｌＧａＮ層をエピタクシャル成長させる。ここで、成長温度は１０５０℃である。これにより、ＡｌＧａＮからなるキャリア供給層８４が形成される。なお、Ｘ線回折から評価したアルミニウム組成は０．２４である。
最後に、ＴＭＧａおよびＮＨ３をそれぞれ、１９μｍｏｌ／ｍｉｎおよび１２Ｌ／ｍｉｎの流量で導入し、層厚が２０ｎｍのアンドープのＧａＮ層８６を成長させる。ここで、成長温度は１０５０℃、成長圧力は２００Ｔｏｒｒ（２．６７×１０4Ｐａ）である。以上により、図１０に示す第６の実施形態によるエピタクシャル成長基板が製造される。
（イオン注入工程）
次に、イオン注入法によって、アンドープのＧａＮ層８６にイオン注入を行う。すなわち、たとえばプラズマＣＶＤ法により、アンドープのＧａＮ層８６上に表面保護膜として層厚が５０ｎｍのＳｉＯ２膜（図示せず）を積層させる。
次に、ＺｎイオンおよびＭｇイオンをそれぞれ、５０ｋＶおよび２０ｋＶの加速電圧で同時にイオン注入する。照射時間またはビーム電流（流束）は、濃度のピーク値が２〜３×１０19ｃｍ-3程度になるように調整する。図１１は、ＴＲＩＭコードを用いて計算したＺｎ原子およびＭｇ原子の注入量のプロファイルである。横軸の原点がＧａＮ層８６の表面になる。図１１から、上述した条件でＺｎイオンおよびＭｇイオンをイオン注入すると、Ｚｎ原子およびＭｇ原子はいずれも、層厚が２０ｎｍのアンドープのＧａＮ層８６内にのみ導入されることがわかる。
その後、イオン注入法による照射損傷を回復させるために、エピタクシャル成長基板に対して、８００〜９００℃の温度で１時間の熱処理工程を行う。この熱処理工程によって、Ｍｇがアクセプタ位置であるＧａサイトに置換するとともに、ＺｎがアンドープのＧａＮ層８６と表面保護膜との界面に偏析する。また、この熱処理工程によりＧａＮ層８６中のＭｇはアクセプタとして活性化する。その後、たとえば弗化水素酸系溶液を用いて表面保護膜を除去し、塩酸溶液を用いてエピタクシャル成長基板を洗浄する。これにより、偏析したＺｎが除去されてエピタクシャル基板表面にｐ＋−ＧａＮ層８５が形成される。
（素子作製）
次に、図９に示すように、たとえばプラズマＣＶＤ法により、ｐ＋−ＧａＮ層８５上にＳｉＯ２膜（図示せず）を形成する。次に、このＳｉＯ２膜上にフォトレジストを塗布してフォトリソグラフィ工程を経てパターンニングを行うことにより、弗化水素酸系溶液を用いてゲート電極８Ｇの形成位置以外の部分に開口部を形成する。
次に、ドライエッチング装置を用いて、ｐ＋−ＧａＮ層８５をたとえば１０ｎｍ程度の深さまでドライエッチングする。このドライエッチング後、たとえばプラズマＣＶＤ法によりｐ＋−ＧａＮ層８５上に再度ＳｉＯ２膜（図示せず）を形成する。
次に、このＳｉＯ２膜上にフォトレジストを塗布してフォトリソグラフィ工程を経てパターンニングを行うことにより、弗化水素酸系溶液を用いてソース電極８Ｓおよびドレイン電極８Ｄの形成位置に開口部を形成する。
続いて、たとえばスパッタリング法や真空蒸着法により電極とすべき金属膜を形成することによって、ソース電極８Ｓおよびドレイン電極８Ｄを形成する。ソース電極８Ｓおよびドレイン電極８Ｄは、たとえば、層厚が２５ｎｍのＴｉ膜と層厚が３００ｎｍのＡｌ膜とを順次積層させた積層構造とし、ＡｌＧａＮ／ＧａＮ界面の２次元電子ガス層にオーミック接触させる。
ソース電極８Ｓおよびドレイン電極８Ｄの形成後、たとえば７００℃の温度で３０分間の熱処理を行う。これによって、ソース電極８Ｓおよびドレイン電極８Ｄにおいて、良好なオーミック特性が得られる。そして、たとえばスパッタリング法や真空蒸着法により、ソース電極８Ｓとドレイン電極８Ｄとの間に、層厚が１００ｎｍのＮｉ層と層厚が２００ｎｍのＡｕ層とを順次積層して、ショットキー電極としてのゲート電極８Ｇを形成する。
この第６の実施形態によるＡｌＧａＮ／ＧａＮ−ＨＦＥＴは、たとえば、ゲート長が２μｍ、ゲート幅が０．２ｍｍ、ソース・ドレイン間距離が１５μｍの形状で作製する。
以上のように製造されたＡｌＧａＮ／ＧａＮ−ＨＦＥＴは、ノーマリ・オフ動作をするともに、ＡｌＧａＮからなるキャリア供給層８４の表面に起因した電流コラプス現象が抑制される。また、ｐ＋−ＧａＮ層８５の形成において、ノンドープのＧａＮ層８６（図１０参照）にＭｇおよびＺｎを同時にドープしていることにより、ｐ＋−ＧａＮ層８５において高いホール濃度を実現できる。なお、ｐ＋−ＧａＮ層８５の代わりにｐ＋−ＩｎＧａＮ層としても良い。ＧａＮ層をＩｎＧａＮ層に置き換えることによって、ｐ＋層に存在するアクセプタのイオン化率が向上し、しきい値の制御が容易となる。また、オーミック電極のコンタクト抵抗を低減できる。
一方、比較として、ｐ＋−ＧａＮ層８５となるノンドープのＧａＮ層８６にＭｇのみをドープした場合には、図９に示す構造ではノーマリ・オフ動作をしなかった。また、ノーマリ・オフ動作させるためには、ゲート側方部のｐ＋−ＧａＮ層８５の層厚を２０ｎｍにする必要があり、ドライエッチングを行わない場合と同様の状態になり、ゲート電極８Ｇとドレイン電極８Ｄとの間のリーク電流が増加することが確認された。
以上、本発明の実施形態について具体的に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。たとえば、上述の実施形態において挙げた数値はあくまでも例に過ぎず、必要に応じてこれと異なる数値を用いても良い。
たとえば上述の実施形態においては、ｐ−ＧａＮ層およびｐ＋−ＧａＮ層にＭｇと同時にドープする金属元素として、ＺｎやＬｉを用いたが、Ａｕ、Ａｇ、Ｃｕ、Ｐｔ、またはＰｄを採用しても同様の効果が得られることが確認された。また、ｐ型導電性を有するＩＩＩ族窒化物半導体層を、ＧａＮ以外にも、ＡｌＮやＩｎＮ、または、ＧａＮ、ＡｌＮ、およびＩｎＮから選択される少なくとも２種類の組み合わせからなる混晶としても同様の効果が得られる。
また、たとえば上述の実施形態においては、エピタクシャル基板を製造する際にＭＯＣＶＤ装置を用いたＭＯＣＶＤ法により行っているが、必ずしもこれに限定されるものではない。具体的には、エピタクシャル基板を、ＨＶＰＥ（ハイドライド気相エピタクシャル成長法）、ＭＢＥ（分子線エピタクシャル成長法）、またはレーザーアブレーション法で製造することも可能である。
また、上述の第３の実施形態においては、Ｌｉをドープする際に用いる有機金属原料ガスとして、ＭｅＬｉを採用しているが、必ずしもこれに限定されるものではなく、フェニルリチウム（ＰｈｉＬｉ）、ｎ−ブチルリチウム（ｎ−ＢｕＬｉ）、セカンダリーブチルリチウム（ｓｅｃ−ＢｕＬｉ）、ターシャリーブチルリチウム（ｔ−ＢｕＬｉ）等を用いることも可能である。
また、上述の第３の実施形態においては、ｐ＋−ＧａＮ層５７を形成する際に、ＭｇおよびＬｉを同時にドープしているが、Ｌｉの代わりにＺｎや貴金属であるＡｕ、Ａｇ、Ｃｕ、Ｐｔ、またはＰｄをドープしても同様の効果が得られる。貴金属であるＡｕ、Ａｇ、Ｃｕ、およびＰｔをドープする場合には、有機金属ガスとして、シクロペンタジエニルＭ（Ｃｐ２Ｍ、Ｍ＝Ａｕ、Ａｇ、Ｃｕ、Ｐｔ）を用いればよい。また、Ｃｕのドープにおける原料ガスとしては、Ｃｐ２Ｃｕのほかに、ジビバロイメタナート銅（ＤＰＭ２Ｃｕ）、やヘキサフルオロアセチル銅（ＨＦＡＣｕ）なども使用可能である。また、Ｐｄのドープにおける原料ガスとしては、酢酸パラジウムを用いれば良い。
また、上述の第４の実施形態においては、基板としてＳｉ基板を用いたが、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＯ基板、またはβ−Ｇａ２Ｏ３基板を採用することも可能である。
また、上述の実施形態においては、ＭｇやＺｎなど元素のドーピングに、ＭＯＣＶＤ法を用いたり、イオン注入法を用いたりしているが、ＭＯＣＶＤ法の代わりにイオン注入法を用いても、イオン注入法の代わりにＭＯＣＶＤ法を用いてもよく、それらの方法は限定されるものではない。
４Ａ，５Ａ アノード電極
４Ｃ，５Ｃ カソード電極
６Ｂ，７Ｂ ボディ電極
６Ｄ，７Ｄ，８Ｄ ドレイン電極
６Ｇ，７Ｇ，８Ｇ ゲート電極
６Ｓ，７Ｓ，８Ｓ ソース電極
４１ ｎ＋−ＧａＮ基板
４７，５３，６７ ｎ＋−ＧａＮ層
４２，６６ ｎ−−ＧａＮ層
４３，６５，８５ ｐ−ＧａＮ層
４４，５７，６８，７５ ｐ＋−ＧａＮ層
４５，５１ サファイア基板
４６，５２，６３，７４，８２ バッファ層
５４ ｎ−ＧａＮクラッド層
５５ 活性層
５６ ｐ−ＧａＮクラッド層
６１，７１ Ｓｉ基板
６２ ＡｌＮバッファ層
６４，７４ａ，７４ｃ，７４ｅ，７４ｇ，７４ｉ，７４ｋ，８６ ＧａＮ層
６９ ゲート酸化膜
７２ ＳｉＮ層
７３ ＡｌＮシード層
７４ｂ，７４ｄ，７４ｆ，７４ｈ，７４ｊ，７４ｌ，７６ ＡｌＮ層
７７，８３ 電子走行層
７８ 電子供給層
８１ サファイア基板
８４ キャリア供給層

Claims (7)

  1. 基板と、前記基板上に形成された少なくとも１層以上のｐ型導電性を有するＩＩＩ族窒化物半導体層とを有する窒化物半導体装置の製造方法であって、
    前記ｐ型導電性を有するＩＩＩ族窒化物半導体層を、ｐ型ドーパントのマグネシウムとＩＩＩ族元素置換の形成エネルギーが前記マグネシウムよりも高い亜鉛とを同時にドープして、前記ＩＩＩ族窒化物半導体層におけるＩＩＩ族元素のサイトを前記マグネシウムで置換し、前記ＩＩＩ族窒化物半導体層における格子間位置に前記亜鉛を導入させて形成し、
    前記マグネシウムをアクセプタとして活性化させる時または活性化させた以降に、前記ＩＩＩ族窒化物半導体層から前記亜鉛を除去して、前記ＩＩＩ族窒化物半導体層中の前記亜鉛の濃度を、前記ＩＩＩ族窒化物半導体層中の前記マグネシウムの濃度の１／１００以下にする
    ことを特徴とする窒化物半導体装置の製造方法。
  2. 前記ＩＩＩ族窒化物半導体層から前記亜鉛を除去する工程は、熱処理工程であることを特徴とする請求項１に記載の窒化物半導体装置の製造方法。
  3. 前記熱処理工程において、前記基板を冷却し、窒化物半導体装置内に温度勾配を形成することを特徴とする請求項２に記載の窒化物半導体装置の製造方法。
  4. 前記ｐ型導電性を有するＩＩＩ族窒化物半導体層は、ＧａＮ、ＡｌＮ、およびＩｎＮのいずれか、または、ＧａＮ、ＡｌＮ、およびＩｎＮから選択される少なくとも２種類の組み合わせからなる混晶であることを特徴とする請求項１〜３のいずれか１項に記載の窒化物半導体装置の製造方法。
  5. 前記ドープする亜鉛の濃度を前記ドープするマグネシウムの濃度と同程度またはそれ以下にすることを特徴とする請求項１〜４のいずれか１項に記載の窒化物半導体装置の製造方法。
  6. 前記ドープするマグネシウムの濃度を１．０×１０19ｃｍ-3以上にすることを特徴とする請求項１〜５のいずれか１項に記載の窒化物半導体装置の製造方法。
  7. 前記窒化物半導体装置は、整流ダイオード、電界効果トランジスタ、または発光デバイスであることを特徴とする請求項１〜６のいずれか１項に記載の窒化物半導体装置の製造方法。
JP2012237246A 2012-10-26 2012-10-26 窒化物半導体装置の製造方法 Active JP6190582B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012237246A JP6190582B2 (ja) 2012-10-26 2012-10-26 窒化物半導体装置の製造方法
US14/062,304 US9269577B2 (en) 2012-10-26 2013-10-24 Method for manufacturing nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012237246A JP6190582B2 (ja) 2012-10-26 2012-10-26 窒化物半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014086698A JP2014086698A (ja) 2014-05-12
JP6190582B2 true JP6190582B2 (ja) 2017-08-30

Family

ID=50547628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012237246A Active JP6190582B2 (ja) 2012-10-26 2012-10-26 窒化物半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9269577B2 (ja)
JP (1) JP6190582B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015177016A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
JP6363403B2 (ja) * 2014-06-10 2018-07-25 住友化学株式会社 半導体積層構造およびその製造方法
JP6183310B2 (ja) * 2014-07-14 2017-08-23 豊田合成株式会社 半導体装置およびその製造方法
JP6344718B2 (ja) * 2014-08-06 2018-06-20 株式会社タムラ製作所 結晶積層構造体及び半導体素子
JP6477396B2 (ja) 2015-09-30 2019-03-06 豊田合成株式会社 窒化物半導体装置の製造方法
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
JP6668847B2 (ja) * 2016-03-15 2020-03-18 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018101701A (ja) * 2016-12-20 2018-06-28 住友電工デバイス・イノベーション株式会社 半導体基板およびその製造方法
JP2018154553A (ja) * 2018-06-28 2018-10-04 住友化学株式会社 ＧａＮ基板
DE102019008929A1 (de) * 2019-12-20 2021-06-24 Azur Space Solar Power Gmbh Gasphasenepitaxieverfahren
DE102019008931B4 (de) * 2019-12-20 2024-04-11 Azur Space Solar Power Gmbh Gasphasenepitaxieverfahren
DE102019008927B4 (de) * 2019-12-20 2024-04-11 Azur Space Solar Power Gmbh Gasphasenepitaxieverfahren
US20220376053A1 (en) * 2020-06-04 2022-11-24 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and manufacturing method thereof
US20240030336A1 (en) * 2020-12-08 2024-01-25 Rohm Co., Ltd. Nitride semiconductor device
US12237379B2 (en) 2021-03-08 2025-02-25 Fuji Electric Co., Ltd. Method for manufacturing nitride semiconductor device and nitride semiconductor device
JP7498734B2 (ja) 2022-02-02 2024-06-12 大陽日酸株式会社 気相成長装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222797A (ja) * 1995-01-17 1996-08-30 Hewlett Packard Co <Hp> 半導体装置およびその製造方法
JP3223295B2 (ja) 1996-09-30 2001-10-29 科学技術振興事業団 低抵抗ｐ型ＧａＮ結晶の製造方法
JP3322179B2 (ja) * 1997-08-25 2002-09-09 松下電器産業株式会社 窒化ガリウム系半導体発光素子
US6218269B1 (en) * 1997-11-18 2001-04-17 Technology And Devices International, Inc. Process for producing III-V nitride pn junctions and p-i-n junctions
JP3461112B2 (ja) * 1997-12-19 2003-10-27 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子
CN1145224C (zh) * 1998-05-08 2004-04-07 三星电子株式会社 使化合物半导体层激活成为p-型化合物半导体层的方法
JP2000294880A (ja) * 1999-04-07 2000-10-20 Fuji Electric Co Ltd Ｉｉｉ族窒化物半導体薄膜およびその製造方法
US6541799B2 (en) * 2001-02-20 2003-04-01 Showa Denko K.K. Group-III nitride semiconductor light-emitting diode
JP4230715B2 (ja) * 2001-05-07 2009-02-25 ゼロックス コーポレイション 光放射半導体素子
JP2004134750A (ja) * 2002-09-19 2004-04-30 Toyoda Gosei Co Ltd ｐ型ＩＩＩ族窒化物系化合物半導体の製造方法
JP4500516B2 (ja) * 2002-12-13 2010-07-14 三菱電機株式会社 半導体レーザ素子およびその製造方法
TWI240969B (en) * 2003-06-06 2005-10-01 Sanken Electric Co Ltd Nitride semiconductor device and method for manufacturing same
JP4124156B2 (ja) 2004-04-14 2008-07-23 住友電気工業株式会社 ｐ型のＩＩＩ族窒化物半導体領域を形成する方法
EP1954857B1 (en) * 2005-12-02 2018-09-26 Crystal Is, Inc. Doped aluminum nitride crystals and methods of making them
JP4755961B2 (ja) 2006-09-29 2011-08-24 パナソニック株式会社 窒化物半導体装置及びその製造方法
JP2008311392A (ja) 2007-06-14 2008-12-25 Furukawa Electric Co Ltd:The Ｉｉｉ族窒化物半導体を用いた電界効果トランジスタ
JP4729067B2 (ja) 2008-03-31 2011-07-20 古河電気工業株式会社 電界効果トランジスタ
US7994027B2 (en) * 2008-05-09 2011-08-09 George Mason Intellectual Properties, Inc. Microwave heating for semiconductor nanostructure fabrication
JP5196160B2 (ja) * 2008-10-17 2013-05-15 日亜化学工業株式会社 半導体発光素子
JP2010232279A (ja) 2009-03-26 2010-10-14 Furukawa Electric Co Ltd:The 電界効果トランジスタ
JP2011216578A (ja) * 2010-03-31 2011-10-27 Advanced Power Device Research Association 窒化物半導体及び窒化物半導体素子
JP5548904B2 (ja) * 2010-08-30 2014-07-16 古河電気工業株式会社 窒化物系化合物半導体および窒化物系化合物半導体素子
JP2012164718A (ja) * 2011-02-03 2012-08-30 Advanced Power Device Research Association 半導体デバイスおよび半導体デバイス製造方法

Also Published As

Publication number Publication date
US9269577B2 (en) 2016-02-23
JP2014086698A (ja) 2014-05-12
US20140120703A1 (en) 2014-05-01

Similar Documents

Publication Publication Date Title
JP6190582B2 (ja) 窒化物半導体装置の製造方法
KR101319512B1 (ko) 질화물계 반도체 소자 및 그 제조방법
JP2012156253A (ja) 窒化物半導体素子の製造方法
JPWO2015029578A1 (ja) 半導体装置の製造方法
US20150084163A1 (en) Epitaxial substrate, semiconductor device, and method for manufacturing semiconductor device
CN106876530B (zh) 一种氮化镓基发光二极管的外延片及其制作方法
US9099383B2 (en) Semiconductor substrate and semiconductor device, and manufacturing method of semiconductor substrate
TWI681570B (zh) 發光元件及發光元件之製造方法
JP6051901B2 (ja) ｐ型ＩＩＩ 族窒化物半導体の製造方法
JP4852786B2 (ja) Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体素子
JP2013125913A (ja) 半導体装置
JP2016100450A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
US11588096B2 (en) Method to achieve active p-type layer/layers in III-nitrtde epitaxial or device structures having buried p-type layers
CN107658374B (zh) 一种发光二极管的外延片及其制备方法
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
CN108336192B (zh) 一种发光二极管外延片的制备方法
CN107316924B (zh) 氮化物半导体结构及半导体发光元件
JP2015053340A (ja) 窒化物系化合物半導体素子、および、窒化物系化合物半導体素子の製造方法
US20120248577A1 (en) Controlled Doping in III-V Materials
JP2013149959A (ja) 窒化物系半導体装置
CN110050330B (zh) Iii族氮化物半导体
JP2012164718A (ja) 半導体デバイスおよび半導体デバイス製造方法
JPWO2017221532A1 (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2013062442A (ja) 窒化物半導体電子デバイス、窒化物半導体電子デバイスを作製する方法
JP6416705B2 (ja) 電界効果トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170807

R151 Written notification of patent or utility model registration

Ref document number: 6190582

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350