[go: up one dir, main page]

CN104835847A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN104835847A
CN104835847A CN201510065057.4A CN201510065057A CN104835847A CN 104835847 A CN104835847 A CN 104835847A CN 201510065057 A CN201510065057 A CN 201510065057A CN 104835847 A CN104835847 A CN 104835847A
Authority
CN
China
Prior art keywords
nitride semiconductor
semiconductor layer
layer
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510065057.4A
Other languages
English (en)
Other versions
CN104835847B (zh
Inventor
三浦喜直
中山达峰
井上隆
宫本广信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN104835847A publication Critical patent/CN104835847A/zh
Application granted granted Critical
Publication of CN104835847B publication Critical patent/CN104835847B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/378—Contact regions to the substrate regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/852—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs being Group III-V materials comprising three or more elements, e.g. AlGaN or InAsSbP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)

Abstract

提供一种半导体器件，其具有改善的特性。该半导体器件的衬底上方具有第一缓冲层(GaN)，第二缓冲层(AlGaN)，沟道层以及阻挡层，贯穿阻挡层并到达沟道层中部的沟槽，经由栅绝缘膜设置在沟槽中的栅电极，以及分别形成在栅电极两侧的源电极和漏电极。通过到达第一缓冲层的通孔中的耦合部，缓冲层和源电极彼此电耦合。由于二维电子气产生在这两个缓冲层之间的界面附近，因此半导体器件可具有增大的阈值电压以及改善的常闭特性。

Description

半导体器件
相关申请交叉引用
通过引用将2014年2月6日提交的日本专利申请No.2014-021247的公开内容(包括说明书，附图以及摘要)整体并入本文。
技术领域
本发明涉及一种半导体器件并且例如适用于采用氮化物半导体的半导体器件中。
背景技术
因为诸如氮化镓(GaN)的氮化物半导体具有大于硅(Si)的带隙并具有大的临界电场，因此能够实现高击穿电压以及低损耗功率器件。但是这种功率器件是常开型，因此在研究为器件提供常闭特性的栅结构。
例如，专利文献1(日本未审专利申请公布No.2009-9993)公开了一种半导体器件，在其硅pin二极管上具有采用AlGaN/GaN异质结结构的HEFT。这种半导体器件的源电极通过贯穿阻挡层，沟道层以及缓冲层并到达p型硅层的沟槽耦合至p型硅层。
专利文献2(日本未审专利申请公布No.2007-103451)公开了一种常闭型半导体器件，其具有由Al0.2Ga0.8N层，GaN层以及InGaN层组成的层叠部。
专利文献3(日本未审专利申请公布No.2009-200096)公开了一种氮化物半导体器件，特征在于当施加高偏压时产生较小泄漏电流且在器件截止时具有较小损耗。
[专利文献]
[专利文献1]日本未审专利申请公布No.2009-9993
[专利文献2]日本未审专利申请公布No.2007-103451
[专利文献3]日本未审专利申请公布No.2009-200096
发明内容
本发明人已经致力于如上所述采用氮化物半导体的半导体器件的研究和开发，并且已经对它们的特性改善进行了透彻的研究。特别地，已经对栅泄漏的降低，常闭特性的改善等进行了透彻的研究。在研究过程中，已经发现采用氮化物半导体的半导体器件特性存在进一步提升的空间。
本文说明书以及附图将使另外的问题和新颖的特征显而易见。
以下将简要概述本文公开的实施例中的典型实施例。
本文公开的第一实施例中所示的半导体器件具有各形成在衬底上方的第一氮化物半导体层，第二氮化物半导体层，第三氮化物半导体层以及第四氮化物半导体层。其还具有设置在第三氮化物半导体层上方的栅电极以及分别形成在栅电极两侧的第一电极和第二电极。第一氮化物半导体层耦合至第一电极。
本文公开并在以下典型实施例中示出的半导体器件具有改善的特性。
附图说明
图1是示意性示出第一实施例的半导体器件的构造的截面图；
图2是示出比较示例的半导体器件(MISFET)的构造的截面图；
图3是比较示例的半导体器件(MISFET)的栅电极部分的深度方向上的带隙图；
图4是当栅电压设定在阈值电压时，第一实施例的半导体器件(MISFET)的栅电极部分的深度方向上的带隙图；
图5是示出第一实施例的半导体器件的构造的截面图；
图6是示出第一实施例的半导体器件的构造的平面图；
图7是示出第一实施例的半导体器件的制造步骤的截面图；
图8是示出图7之后的第一实施例的半导体器件的制造步骤的截面图；
图9是示出图8之后的第一实施例的半导体器件的制造步骤的截面图；
图10是示出图9之后的第一实施例的半导体器件的制造步骤的截面图；
图11是示出图10之后的第一实施例的半导体器件的制造步骤的截面图；
图12是示出图11之后的第一实施例的半导体器件的制造步骤的截面图；
图13是示出第一实施例的半导体器件(MISFET)中缓冲层BU2的Al含量和阈值电压之间关系的曲线图；
图14是示出第一实施例的半导体器件(MISFET)中缓冲层BU2的Al含量和导通电阻之间关系的曲线图；
图15是示意性示出第二实施例的半导体器件的构造的截面图；
图16是示出第二实施例的半导体器件的构造的截面图；
图17是示出第二实施例的半导体器件的构造的平面图；
图18是示出第二实施例的半导体器件的制造步骤的截面图；
图19是示出图18之后的第二实施例的半导体器件的制造步骤的截面图；
图20是示出图19之后的第二实施例的半导体器件的制造步骤的截面图；
图21是示出图20之后的第二实施例的半导体器件的制造步骤的截面图；
图22是示意性示出第三实施例的半导体器件的构造的截面图；
图23是示出第三实施例的半导体器件的构造的截面图；
图24是示出第三实施例的半导体器件的构造的平面图；
图25是示出第三实施例的半导体器件的制造步骤的截面图；
图26是示出图25之后的第三实施例的半导体器件的制造步骤的截面图；
图27是示出图26之后的第三实施例的半导体器件的制造步骤的截面图；
图28是示出图27之后的第三实施例的半导体器件的制造步骤的截面图；
图29是示出第一实施例的另一构造的截面图。
具体实施方式
在以下实施例中，为了方便起见，如果必要，则在分成多个部分或实施例之后进行说明。除非另外特别说明，否则这些部分或实施例彼此相关，但是它们中的一个可以是另一个的一部分或整体的变型示例，应用示例，详细说明，补充说明等等。在以下实施例中，当涉及元件数量(包括数量，数值，量，范围等)时，除非另外特别说明或原则上该数量显然限于特定数量，否则数量不限于特定数量而是可以是大于或小于特定数量。
此外，在以下实施例中，除非另外特别说明或原则上显然必要，否则组成部分(包括部分步骤等)通常不是必要的。类似地，在以下实施例中，当涉及组成部分的形状，位置关系等时，除非另外特别说明或原则上显然不同，否则基本上与其近似或类似的也涵盖其中。这也适用于上述数量(包括数量，数值，量，范围等等)。
以下将根据附图详细说明实施例，在用于说明实施例的所有附图中，具有相同功能的构件将由相同或相似的参考数字表示并省略重复说明。当存在彼此类似的多个构件(位置)时，符号可添加至表示通用术语的参考数字中，以便显示独立或特定的位置。在以下实施例中，除非另外特别必要，否则原则上不再重复相同或相似部分的说明。
在以下实施例中采用的附图中，有时即使截面图也不存在阴影，以有助于理解，或即使平面图也可存在阴影，以有助于理解。
在截面图和平面图中，各个位置的尺寸并未对应实际器件的尺寸。为了有助于理解，可相对放大特定位置的尺寸。即使在截面图和平面图彼此对应时，特定位置的尺寸也可被相对的放大以有助于附图的理解。
(第一实施例)
以下将参考附图具体说明本实施例的半导体器件。
[结构说明]
图1是示意性示出本实施例的半导体器件的构造的截面图。图1中所示的本实施例的半导体器件(半导体元件)是采用氮化物半导体的MIS(金属绝缘体半导体)型场效应晶体管(FET)。这种半导体器件可用作高电子迁移率晶体管(HEMT)型功率晶体管。本实施例的半导体器件是所谓的凹栅型半导体器件。
本实施例的半导体器件在其衬底S上具有依次形成的成核层NUL，超晶格层，缓冲层BU1，缓冲层BU2，沟道层(也称为“电子运行层”)CH，以及阻挡层BA。
成核层NUL由氮化物半导体层制成。超晶格层SL由多个氮化物半导体层制成。缓冲层BU1由氮化物半导体层制成且缓冲层BU2由具有小于缓冲层BU1的电子亲和势的氮化物半导体层制成。沟道层CH由具有大于缓冲层BU2的电子亲和势的氮化物半导体层制成。阻挡层BA由具有小于沟道层CH的电子亲和势的氮化物半导体层制成。
对于衬底S来说，例如可采用由包含p型杂质的Si(硅)制成的衬底(p+Si衬底)。替代由硅制成的上述衬底，由诸如GaN的氮化物半导体制成的衬底也可用作衬底S。也可采用由AlN,SiC，蓝宝石等制成的衬底。
形成成核层NUL以便在诸如超晶格层SL的将要形成在其上的层生长时产生晶核。对于成核层NUL来说，例如可采用氮化铝(AlN)层。当GaN衬底用作衬底S时可省略成核层NUL。
超晶格层SL形成为改善将要在其上形成的氮化物半导体的结晶度，且同时缓和将要层叠的氮化物半导体的膜应力。对于超晶格层SL来说，通过多个循环，层叠氮化镓(GaN)层和氮化铝(AlN)层的层叠膜(AlN/GaN膜)获得超晶格结构。
缓冲层BU1例如由GaN层的氮化物半导体层制成。GaN层例如具有约100nm的厚度。
缓冲层BU2由具有小于缓冲层BU1的电子亲和势的氮化物半导体层制成。缓冲层BU2例如由AlGaN层制成。AlGaN层例如具有约1000nm的厚度。
沟道层CH由具有大于缓冲层BU2的电子亲和势的氮化物半导体层制成。沟道层CH例如由GaN层制成。GaN层例如具有约50nm的厚度。
阻挡层BA由具有小于沟道层CH的电子亲和势的氮化物半导体层制成。阻挡层BA例如由AlGaN层制成。AlGaN层例如具有约15nm的厚度且Al含量例如约为20％(Al0.2Ga0.8N)。
本实施例的MISFET在其沟道层CH上方具有通过栅绝缘膜GI形成的栅电极GE以及分别位于栅电极GE两侧的源电极SE和漏电极DE。漏电极DE设置在阻挡层BA上且源电极SE设置在耦合部VIA上。栅电极GE经由栅绝缘膜GI位于贯穿阻挡层BA并到达沟道层CH中部的沟槽(也称为“凹槽”或“凹陷”)T中。
对于栅绝缘膜GI来说，例如可采用氧化铝(Al2O3)膜。氧化铝膜例如具有约50nm的厚度。
对于栅电极GE来说，例如可采用氮化钛(TiN)膜。氮化钛膜例如具有约200nm的厚度。
对于源电极SE和漏电极DE来说，例如可采用通过在TiN膜上层叠Al膜获得的层叠膜。TiN膜例如具有约50nm厚度且Al膜例如具有约1000nm厚度。对于源电极SE和漏电极DE的材料来说，可采用任何能与下层氮化物半导体层形成欧姆接触的材料。
对于耦合部VIA来说，类似于上述源电极SE和漏电极DE，可采用通过在TiN膜上层叠Al膜获得的层叠膜。TiN膜例如具有约50nm厚度且Al膜例如具有约1000nm厚度。对于构成耦合部VIA的材料来说，可采用任何能与设置在通孔TH底部上的氮化物半导体层形成欧姆接触的材料。构成源电极SE，漏电极DE以及耦合部VIA的主要元素Al通过在Al膜形成之后执行的连续热处理(但是直至550℃)而与氮化物半导体层形成欧姆接触。
栅电极GE上具有层间绝缘膜，且源电极SE，漏电极DE以及层间绝缘膜上具有保护膜(参考图5)。对于层间绝缘膜来说，例如可采用诸如氧化硅膜的绝缘膜，而对于保护膜来说，可采用诸如氮氧化硅(SiON)膜的绝缘膜。
以下将说明这种MISFET的一个操作示例。例如，当通过施加足以达到正侧的栅偏压而导通时，电流借助作为载流子的直接在栅电极GE下积累的电子而流动。在源电极SE部分和栅电极GE部分之间，以及在栅电极GE部分和漏电极DE部分之间，电流借助产生在阻挡层BA和沟道层CH之间的界面处并作为载流子的高迁移率二维电子气2DEG1流动。当通过施加足以达到负侧的栅偏压而截止时，由于二维电子气2DEG1的耗尽，因此其可承受在源和漏之间的高电压施加过程中的高电压。在从截止态转换至导通态时的阈值栅电压是一个重要的参数，且这里通过每单位面积的漏电流(1E-5A/mm)来定义。
根据本实施例，缓冲层BU1和具有小于缓冲层BU1的电子亲和势的缓冲层BU2的层叠部提供在沟道层CH下，并提供到达比这些缓冲层之间的界面更低位置且耦合至源电极SE的耦合部VIA。这能使耦合部VIA将缓冲层BU1的电势接近源电势(例如地电势)且还能在缓冲层BU1和缓冲层BU2之间的界面处产生二维电子气2DEG2。因此，如将在下文所述的，可实现阈值电压的增大以及常闭特性的改善。
图2是示出比较示例的半导体器件(MISFET)的构造的截面图。图2中所示的比较示例的半导体器件没有配备耦合部VIA。图3是比较示例的半导体器件(MISFET)的栅电极部的深度方向上的带隙图。图4是当第一实施例的半导体器件(MISFET)的栅电压设定为阈值电压时的栅电极部的深度方向上的带隙图，并且示出二维电子气2DEG2的情况。
如图3中所示，当没有如图2中所示提供耦合部VIA时，将不可避免的抑制阈值电压的增大。
具体来说，因为如图3中所示，存在于沟道层(GaN)CH和缓冲层(AlGaN)BU2之间的界面处的负极化电荷(-σpol)升高电子的电势，这能有效抑制泄漏电流并增大阈值电压。但是当缓冲层(AlGaN)BU2下具有包括小于缓冲层(AlGaN)BU2的电子亲和势的氮化物半导体层(这里是指缓冲层(GaN)BU1)时，存在幅值类似于上述负极化电荷(-σpol)的正极化电荷(+σpol)且其偏移负极化电荷(-σpol)，使得不能实现预期阈值电压的增大。以这种方式，抑制了阈值电压的增大。
另一方面，如图4中所示，当在缓冲层(AlGaN)BU2和缓冲层(GaN)BU1之间的界面处产生二维电子气2DEG2时，正极化电荷(+σpol)借助这种二维电子气2DEG2而偏移，致使缓冲层(GaN)BU1和缓冲层(AlGaN)BU2之间的界面处的净电荷急剧下降。因此，存在于沟道层(GaN)CH和缓冲层(AlGaN)BU2之间的界面处的负极化电荷(-σpol)没有偏移且可实现阈值电压的增大以及常闭特性的改善。
以下将参考图4说明适于有效致使阈值增大效应的条件。
存在于沟道层(GaN)CH和缓冲层(AlGaN)BU2之间的界面处的负极化电荷–σpol(σpol>0)再没有施加外部电压的情况下将正斥电荷(+σM)吸引至栅电极GE一侧。因此产生从栅电极GE一侧延伸至负极化电荷的电场EGaN。当栅电压Vg与阈值电压Vth一致时的带隙对齐如图4中所示。除非栅绝缘膜在其内部或其界面具有电荷，否则栅绝缘膜中的电场Eox由以下关系方程(方程1)确定：
εGaN·EGaN＝εox·Eox...(方程1)
其中εGaN表示GaN的比介电常数且εox表示栅绝缘膜的比介电常数。
此时，内建电压Vox(＝Eox·tox)施加至具有tox厚度的栅绝缘膜且阈值电压通过这种内建电压而增大。阈值电压Vth可由以下关系方程(方程2)表达：
Vth＝φB+Eox·tox-ΔEC...(方程2)
其中相对于构成栅电极的金属的势垒高度由φB表示且栅绝缘膜和沟道层(GaN)CH之间的带隙不连续性由ΔEC表示。
随后将方程1代入方程(2)以获得以下有理方程(方程3)，其中阈值电压Vth是沟道层(GaN)CH的电场EGaN的函数。
Vth＝φB+(εGaN/εox)·EGaN·tox-ΔEC...(方程3)
方程3示出随着沟道层(GaN)CH的电场EGaN增大，阈值电压Vth增大至更大的正侧。
以下示出电场EGaN和负极化电荷–σpol(σpol>0)之间的关系。在以下方程中，“σpol”由“σp”简单表示。高斯定律应用至沟道层(GaN)CH和缓冲层(AlGaN)BU2之间的界面而得出以下有理方程(方程4)。
σp＝εGaN·EGaN+εAlGaN·EAlGaN...(方程4)
因为沟道层(GaN)CH和缓冲层(AlGaN)BU2中的电位降彼此相等，因此可获得以下有理方程(方程5)。
tGaN·EGaN＝tAlGaN·EAlGaN...(方程5)
随后，从方程4和方程5中消除EAlGaN得到以下有理方程(方程6)。
EGaN＝tAlGaN·σp/(tAlGaN·εGaN+tGaN·εAlGaN)...(方程6)
众所周知，随着缓冲层(AlGaN)BU2的Al浓度的增大，负极化电荷的绝对值σp变得更大。因此从方程3和方程6中显而易见的是随着Al浓度增大，阈值电压Vth变得更高。以下将对这种Al浓度进行说明(参考图13和14)。
从方程6中还显而易见的是(缓冲层厚度)/(沟道层厚度)比(tAlGaN/tGaN)越大，则阈值电压增大效应越大。方程3示出在EGaN>0时，栅绝缘膜的厚度tox越大，则阈值电压越高，但是希望形成具有满足必要的栅击穿耐久性的最小厚度的栅绝缘膜，因为栅极驱动能力随tox增大而降低。
因此，负极化电荷引起栅电极GE侧面上以及衬底S侧面上的电场。这些电场的比值被确定为与(缓冲层(AlGaN)BU的厚度)/(沟道层(GaN)CH的厚度)比成反比，因此缓冲层(AlGaN)BU2的厚度被制造得更大以便增强阈值电压增大效应。例如，缓冲层(AlGaN)BU2优选厚于沟道层(GaN)CH。缓冲层(AlGaN)BU2更优选比沟道层(GaN)CH的厚度大10倍或更大。
应当注意在稳态下不必须产生上述二维电子气2DEG2。例如，由于栅电压Vg增大而致使直至栅电压Vg到达阈值电压Vth的二维电子气2DEG2的产生具有阈值电压增大效应。
将参考图5和6进一步详细说明第一实施例的半导体器件。图5是示出本实施例的半导体器件的构造的截面图。图6是示出本实施例的半导体器件的构造的平面图。图5对应于图6的截面A-A。
图5中所示的半导体器件类似于图1中所示的半导体器件，衬底S上依次具有成核层NUL，超晶格层SL，缓冲层BU1，缓冲层BU2，沟道层CH以及阻挡层BA。阻挡层BA上具有绝缘膜IF1。
这种半导体器件在其沟道层CH上方具有通过栅绝缘膜GI形成的栅电极GE以及分别形成在栅电极GE两侧的源电极SE和漏电极DE。栅电极GE通过栅绝缘膜GI位于贯穿栅绝缘膜IF1以及阻挡层BA并到达沟道层CH中部的沟槽T中。栅电极GE上具有层间绝缘膜IL1。
源电极SE下具有通孔(也称为“孔”，“洞”或“凹陷”)TH。这个通孔TH由导电膜填充并构造耦合部VIA。如上所述，耦合部VIA耦合(欧姆耦合)至缓冲层BU1。
源电极SE和漏电极DE上具有保护膜(也称为“钝化膜”，“绝缘膜”，“覆盖膜”或“表面保护膜”)PRO。
衬底S的背侧上具有背表面电极BE。
如图6中所示，漏电极DE具有矩形平面形状，其具有Y方向上的长边。多个线性漏电极DE在X方向上以预定间隔设置。源电极SE具有矩形平面形状，其具有Y方向上的长边。多个线性源电极SE在X方向上以预定间隔设置。各个源电极SE以及各个漏电极DE沿X方向交替设置。
漏电极DE下具有将作为漏电极DE和阻挡层BA之间的耦合部的接触孔C1D。接触孔C1D具有矩形平面形状，其具有Y方向上的长边。源电极SE下具有通孔TH(耦合部VIA)。通孔TH(耦合部VIA)具有矩形平面形状，其具有Y方向上的长边。
漏电极DE和源电极SE之间具有栅电极GE。栅电极GE具有矩形形状，其具有Y方向上的长边。
漏电极DE通过漏极焊盘(也称为“端子部”)DP彼此耦合。漏极焊盘DP设置为在漏电极DE的一端侧(图6中的下侧)上的X方向上延伸。换言之，漏电极DE设置为在Y方向上从在X方向上延伸的漏极焊盘DP突起。这种形状有时被称为“梳形”。
源电极SE通过源极焊盘(也称为“端子部”)SP彼此耦合。源极焊盘SP设置为在源电极SE的另一端侧(图6中的上侧)上的X方向上延伸。换言之，源电极SE设置为在Y方向上从在X方向上延伸的源极焊盘SP突起。这种形状有时被称为“梳形”。
栅电极GE通过栅极线GL彼此耦合。这种栅极线GL设置为在栅电极GE的一端侧(图6中的上侧)上在X方向上延伸。换言之，栅电极GE设置为在Y方向上从在X方向上延伸的栅极线GL突起。栅极线GL耦合至例如在栅极线GL的X方向上提供在两侧(图6中仅示出右侧的栅极焊盘)上的栅极焊盘GP。
源电极SE，漏电极DE以及栅电极GE主要设置在由元件隔离区(ISO)围绕的有源区AC上。有源区AC具有矩形平面形状，其在X方向上具有长边。另一方面，漏极焊盘DP，栅极线GL以及源极焊盘SP设置在元件隔离区(ISO)上。有源区AC和源极焊盘SP之间具有栅极线GL。
源电极SE下具有通孔(也称为“孔”，“洞”或“凹陷”)TH。这种通孔TH填充有导电膜且它们构成耦合部VIA。如上所述，耦合部VIA耦合至缓冲层BU1。
如上所述，耦合部VIA和源极焊盘SP，以及漏极焊盘DP分别与源电极SE和漏电极DE集成。因此源极焊盘SP和漏极焊盘DP由与源电极SE和漏电极DE相同的材料制成。
[制造方法的说明]
以下参考图7至12，将说明制造本实施例的半导体器件的方法，且同时将使半导体器件的构造更加清晰。图7至12是示出本实施例的半导体器件的制造步骤的截面图。
如图7中所示，成核层NUL以及超晶格层L顺序形成在衬底S上。对于衬底S来说，例如采用由具有暴露的(111)面的硅(Si)制成的半导体衬底且对于成核层NUL来说，例如具有约200nm厚度的氮化铝(AlN)层通过金属有机化学气相沉积(MOCVD)等异质外延生长在衬底上。
对于衬底S来说，不仅可采用上述硅，而且可采用由SiC或蓝宝石制成的衬底。此外，通常，成核层NUL和之后形成的氮化物半导体层(III-V族化合物半导体层)以及成核层NUL都通过III族元素面生长(在本实施例中是指镓面生长或铝面生长)而形成。
随后，在成核层NUL上，通过重复层叠氮化镓(GaN)层和氮化铝(AlN)层的层叠膜(AlN/GaN膜)，超晶格结构形成为超晶格层SL。例如，约20nm厚度的氮化镓(GaN)层以及约5nm厚度的氮化铝(AlN)层通过金属有机气相沉积等交替异质外延生长。例如形成40层的层叠膜。这种层叠膜可在掺杂碳(C)的同时生长。
随后，对于缓冲层BU1来说，氮化镓层(i-GaN层)通过金属有机气相沉积等异质外延生长在超晶格层SL上。此时，在没有故意掺杂杂质的情况下生长。缓冲层BU1例如具有约100nm的厚度。对于缓冲层BU1来说，可替代采用包含p型杂质的氮化镓层(p-GaN层)。
随后，对于缓冲层BU2来说，AlGaN层通过金属有机气相沉积等异质外延生长在缓冲层BU1上。在没有故意掺杂杂质的情况下生长。缓冲层BU2例如具有约1000nm的厚度。
随后，沟道层CH形成在缓冲层BU2上。例如，氮化镓层通过金属有机气相沉积等异质外延生长在缓冲层BU2上。此时，在没有故意掺杂杂质的情况下生长。最终的沟道层CH具有例如约50nm的厚度。
随后，对于阻挡层BA来说，例如，AlGaN层通过金属有机气相沉积等异质外延生长在沟道层CH上。例如，Al和Ga含量分别设定在0.2和0.8以形成Al0.2Ga0.8N层。形成为阻挡层BA的AlGaN层中的Al含量大于形成为缓冲层BU2的AlGaN层中的Al含量。
以此方式，形成缓冲层BU1，缓冲层BU2，沟道层CH以及阻挡层BA的层叠膜。在层叠膜中，如上所述，在缓冲层BU1和缓冲层BU2之间的界面附近产生二维电子气(2DEG2)，同时在沟道层CH和阻挡层BA之间的界面附近产生二维电子气(2DEG1)(参考图1)。
随后，对于绝缘膜IF1来说，通过PECVD(等离子体增强化学气相沉积)等在阻挡层BA上沉积约100nm厚的氮化硅膜。
随后，形成用于对元件隔离区进行开口的光刻胶膜(未示出)且借助这种光刻胶膜作为掩膜，注入氮离子以形成元件隔离区(未示出)。诸如氮(N)或硼(B)的离子种类的注入改变晶体状态并增大电阻。由元件隔离区围绕的区域变成有源区AC(参考图6)。
随后，通过光刻和蚀刻图案化绝缘膜IF1以在栅电极形成区中形成开口部。
随后，如图8中所示，借助绝缘膜IF1作为掩膜，干蚀刻阻挡层BA以及沟道层CH以形成贯穿阻挡层BA并到达沟道层CH中部的沟槽T。此时，用于栅极线GL的沟槽可形成在元件隔离区中(参考图6)。
随后，如图9中所示，栅电极GE形成在绝缘膜IF1上且还经由栅绝缘膜GI形成在沟槽T中。例如，对于栅绝缘膜GI来说，约50nm厚的氧化铝膜通过ALD(原子层沉积)等沉积在绝缘膜IF1上以及沟槽T中。
替代氧化铝膜，氧化硅膜或具有高于氧化硅膜的介电常数的高介电常数膜可用作栅绝缘膜GI。对于高介电常数膜来说，可采用诸如HfO2膜(氧化铪膜)，氮化铪膜，HfON膜(氮氧化铪膜)，HfSiO膜(硅酸铪膜)，HfSiON膜(氮氧化硅铪膜)或HfAlO膜的铪基绝缘膜。
随后，例如，通过溅射等在栅绝缘膜GI上形成约200nm厚的TiN(氮化钛)膜作为导电膜。随后，通过光刻和蚀刻图案化TiN膜以形成栅电极GE和栅极线GL(参考图6)。此时，栅电极GE可被图案化成突出在将在下文说明的漏电极DE一侧的形状。这种突起部被称为“场板电极部”。还在此时，可移除从栅电极GE的两侧暴露的栅绝缘膜GI。
随后，如图10中所示，例如，约2000nm厚的氧化硅膜通过PECVD等沉积在栅绝缘膜GI上作为层间绝缘膜IL1以及还沉积在栅电极GE上。
随后，接触孔C1S和C1D通过光刻和蚀刻形成在层间绝缘膜IL1，栅绝缘膜GI以及绝缘膜IF1中。接触孔C1S和C1D分别形成在源电极耦合区以及漏电极耦合区中。
例如，在各个源电极耦合区以及漏电极耦合区中具有开口部的第一光刻胶膜形成在层间绝缘膜IL1上。随后，借助最终形成的第一光刻胶膜作为掩膜，蚀刻层间绝缘膜IL1，栅绝缘膜GI以及绝缘膜IF1以形成接触孔C1S和C1D。
随后，如图11中所示，蚀刻接触孔C1S的底面以进一步形成通孔TH。例如，在第一光刻胶膜移除之后，在通孔形成区(接触孔C1S部)中具有开口部的第二光刻胶膜形成在层间绝缘膜IL1上。随后，借助最终形成的第二光刻胶膜作为掩膜，蚀刻阻挡层BA，沟道层CH，缓冲层BU2以及一部分缓冲层BU1以形成通孔TH。换言之，形成贯穿层间绝缘膜IL1，栅绝缘膜GI，绝缘膜IF1，阻挡层BA，沟道层CH以及缓冲层BU2并且到达缓冲层BU1的中部的通孔TH。以此方式，执行上述蚀刻以便通孔TH具有在缓冲层BU1中的底部。
接触孔C1S和C1D以及通孔TH的形成顺序不限于上述顺序。或者，在通孔TH形成之后，可形成接触孔C1D。
阻挡层BA从上述步骤中形成的接触孔C1D的底面暴露，且缓冲层BU1从通孔TH的底面暴露。
随后，如图12中所示，源电极SE和漏电极DE分别形成在栅电极GE两侧，且耦合部VIA形成在通孔TH中。此外，形成电耦合至源电极SE的源极焊盘SP，同时形成耦合至漏电极DE的漏极焊盘DP(参考图6)。
例如，导电膜形成在层间绝缘膜IL1上以及也形成在接触孔C1D和通孔TH中。例如，对于导电膜来说，通过溅射等形成由氮化钛(TiN)膜和位于其上的铝(Al)膜制成的层叠膜(Al/TiN)。氮化钛膜例如具有约50nm的厚度且铝膜例如具有约1000nm的厚度。
随后，光刻胶膜(未示出)通过光刻形成在源电极SE，漏电极DE，源极焊盘SP以及漏极焊盘DP的形成区中。借助最终形成的光刻胶膜(未示出)作为掩膜，蚀刻导电膜(Al/TiN)。通过这个步骤，形成通过用导电膜填充通孔TH而获得的耦合部VIA且还形成源电极SE，漏电极DE，源极焊盘SP以及漏极焊盘DP。如图6中所示，源电极SE和漏电极DE具有沿Y方向具有长边的矩形平面形状(线形)。如图6中所示，源极焊盘SP和漏极焊盘DP具有沿X方向具有长边的矩形平面形状(线形)。设置源极焊盘SP以便将多个源电极SE彼此耦合，同时设置漏极焊盘DP以便将多个漏电极DE彼此耦合。
源电极SE下具有通过耦合部VIA彼此电耦合的通孔TH以及源电极SE以及缓冲层BU1。
随后，保护膜PRO形成在层间绝缘膜IL1上以及还形成在源电极SE，漏电极DE，源极焊盘SP以及漏极焊盘DP上。对于保护膜PRO来说，例如通过CVD等沉积氮氧化硅(SiON)膜(图5)。
随后，当衬底S的背表面侧向上时，抛光衬底S的背表面以减薄衬底S。随后，例如通过溅射等在衬底S的背表面上沉积作为导电膜的由氮化钛(TiN)膜和位于其上的铝(Al)膜制成的层叠膜(Al/TiN)以形成背表面电极BE(图5)。
通过上述步骤，可制造本实施例的半导体器件。但是上述步骤示出为一个示例且本实施例的半导体器件可通过除上述步骤之外的步骤制造。
如上所述，根据本实施例，缓冲层BU1和具有小于缓冲层BU1的电子亲和势的缓冲层BU2的层叠部提供在沟道层CH下，且提供到达这些缓冲层之间的界面下的位置且耦合至源电极SE的耦合部VIA。这能使耦合部VIA使缓冲层BU1的电势接近源极电势(例如地电势)，且还能使二维电子气2DEG2产生在缓冲层BU1和缓冲层BU2之间的界面处。因此，如上所述，可实现阈值电压的增大以及常闭特性的改善。
图13是示出本实施例的半导体器件(MISFET)中的缓冲层BU2的Al含量和阈值电压之间关系的曲线图。沿纵轴绘制阈值电压(Vth,[V])且沿横轴绘制Al含量([％])。当Al含量为0％时，阈值电压由于缓冲层(AlGaN)BU2和缓冲层(GaN)BU1之间的界面处的正固定电荷的影响而为负(常开)。另一方面，当Al含量增大时，阈值电压增大。在5％的Al含量时，阈值电压超过“2至3V”，即阈值电压优选适合于常闭操作。
图14是示出本实施例的半导体器件(MISFET)中的缓冲层BU2的Al含量和导通电阻之间关系的曲线图。沿纵轴绘制导通电阻(Ron,[Ωmm])且沿横轴绘制Al含量([％])。当Al含量为0％时，导通电阻为15Ωmm。另一方面，当Al含量增大时，导通电阻增大。假设上述情况出现，因为随Al含量增大，阻挡层BA的面内拉伸应变降低且阻挡层BA和沟道层CH之间的界面处的正极化电荷降低，导致二维电子气2DEG1的载流子浓度降低。
因此，当Al含量改变时，这是阈值电压和导通电阻之间的折衷关系。因此，Al含量优选为3％或更多但不多于8％，更优选4％或更多但不多于6％。
(第二实施例)
在第一实施例中，源电极SE下具有耦合部VIA，但是源极焊盘SP下可具有耦合部VIA。
以下将参考附图详细说明本实施例的半导体器件。
[结构说明]
图15是示意性示出本实施例的半导体器件的构造的截面图。本实施例的半导体器件(半导体元件)是采用氮化物半导体的MIS型场效应晶体管。这种半导体器件可用作高电子迁移率晶体管(HEMT)型功率晶体管。本实施例的半导体器件是所谓的凹栅型半导体器件。
对于第一实施例来说，本实施例的半导体器件的衬底S上依次具有成核层NUL，超晶格层SL，缓冲层BU1，缓冲层BU2，沟道层以及阻挡层BA。
对于第一实施例来说，本实施例的MISFET在沟道层CH上方具有经由栅绝缘膜GI形成的栅电极GE以及分别形成在栅电极GE两侧的源电极SE和漏电极DE。栅电极GE经由栅绝缘膜GI设置在贯穿阻挡层BA并到达沟道层CH中部的沟槽T中。
在本实施例中，元件隔离区ISO上的源极焊盘SP下具有贯穿元件隔离区ISO以及缓冲层BU2并到达设置在其下的缓冲层BU1的耦合部VIA。这种耦合部VIA通过源极焊盘SP耦合至源电极SE。
因此，也在本实施例中，缓冲层BU1以及具有小于缓冲层BU1的电子亲和势的缓冲层BU2的层叠部提供在沟道层CH下，且提供到达它们之间的界面下的位置并耦合至源电极SE的耦合部VIA。这能使耦合部VIA使缓冲层BU1的电势接近源极电势(例如地电势)且还能使二维电子气2DEG产生在缓冲层BU1和缓冲层BU2之间的界面处。因此，如第一实施例中具体说明的，可实现阈值电压的增大以及常闭特性的改善。此外，因为耦合部VIA设置在元件隔离区ISO中，因此可实现半导体元件的小型化或高集成度。
以下将参考图16和17进一步详细说明第二实施例的半导体器件。图16是示出本实施例的半导体器件的构造的截面图。图17是示出本实施例的半导体器件的构造的平面图。图16对应于图17的截面B-B。除耦合部VIA的形成位置之外的构造都类似于第一实施例，因此将省略类似于第一实施例的构造的详细说明。
如图16中所示，与第一实施例中相同，本实施例的半导体器件的衬底S上具有成核层NUL，超晶格层SL，缓冲层BU1，缓冲层BU2，沟道层CH以及阻挡层BA。阻挡层BA上具有绝缘膜IF1。
半导体器件在沟道层CH上方具有经由栅绝缘膜GI形成的栅电极GE以及分别位于栅电极GE两侧的源电极SE和漏电极DE。栅电极GE经由栅绝缘膜GI位于贯穿绝缘膜IF1以及阻挡层BA并到达沟道层CH中部的沟槽T中。栅电极GE上具有层间绝缘膜IL1。
元件隔离区ISO是形成在阻挡层BA，沟道层CH以及缓冲层BU2中的绝缘区且其为例如通过氮离子注入阻挡层BA，沟道层CH以及缓冲层BU2的一部分中而具有电阻增大的区域。
元件隔离区ISO具有在其上源极焊盘之下的通孔(也称为“孔”，“洞”或“凹陷”)TH。这种通孔TH由导电膜填充且它们构成耦合部VIA。如上所述，耦合部VIA耦合至缓冲层BU1。
源电极SE和漏电极DE上具有保护膜PRO。
衬底S的背表面侧具有背表面电极BE。
如图17中所示，多个线性漏电极DE在X方向上以预定距离设置，且多个线性源电极SE在X方向上以预定距离设置。与第一实施例中相同，各个源电极SE以及各个漏电极DE沿X方向交替设置。
与第一实施例中相同，漏电极DE下具有将作为漏电极DE和阻挡层BA之间的耦合部的接触孔C1D；且源电极SE下具有将作为源电极SE和阻挡层BA之间的耦合部的接触孔C1D。
漏电极DE通过漏极焊盘(也称为“端子部”)DP彼此耦合。这种漏极焊盘DP设置为在漏电极DE的一端侧(图17中的下侧)上的X方向上延伸。
源电极SE通过源极焊盘(也称为“端子部”)SP彼此耦合。源极焊盘SP设置为在源电极SE的另一端侧(图17中的上侧)上的X方向上延伸。
栅电极GE通过栅极线GL彼此耦合。这种栅极线GL设置为在栅电极GE的一端侧(图17中的上侧)上在X方向上延伸。
源电极SE，漏电极DE以及栅电极GE主要设置在由元件隔离区(ISO)围绕的有源区AC上。有源区AC具有矩形平面形状，其在X方向上具有长边。另一方面，漏极焊盘DP，栅极线GL以及源极焊盘SP设置在元件隔离区(ISO)上。有源区AC和源极焊盘SP之间具有栅极线GL。
如上所述，源极焊盘SP下具有通孔(也称为“孔”，“洞”或“凹陷”)TH。这种通孔TH中填充有导电膜且它们构成耦合部VIA。如上所述，耦合部VIA电耦合至缓冲层BU1。因此源极焊盘SE和缓冲层BU1通过源极焊盘SP和耦合部VIA彼此电耦合(图16)。
分别构成衬底S，成核层NUL，超晶格层SL，缓冲层BU1，缓冲层BU2，沟道层CH，阻挡层BA以及绝缘膜IF1的材料与上述第一实施例相同。
分别构成栅绝缘膜GI，栅电极GE，层间绝缘膜IL1以及保护膜PRO的材料与上述第一实施例相同。
分别构成源电极SE，漏电极DE，源极焊盘SP，漏极焊盘D以及耦合部VIA的材料与上述第一实施例相同。
[制造方法说明]
以下参考图18至21，将说明制造本实施例的半导体器件的方法且同时，将使半导体器件的构造更加清晰。图18至21是示出本实施例的半导体器件的制造步骤的截面图。
如图18中所示，成核层NUL和超晶格层SL依次形成在衬底S上。它们可通过采用第一实施例中说明的材料以与第一实施例类似的方式形成。
随后，对于缓冲层BU1来说，氮化镓层(i-GaN层)通过金属有机气相沉积等异质外延生长在超晶格层SL上。此时，在没有故意掺杂杂质的情况下生长。缓冲层BU1例如具有约100nm的厚度。对于缓冲层BU1来说，可采用包含p型杂质的氮化镓层(p-GaN层)。
随后，对于缓冲层BU2来说，AlGaN层通过金属有机气相沉积等异质外延生长在缓冲层BU1上。在没有故意掺杂杂质的情况下生长。缓冲层BU2例如具有约1000nm的厚度。
随后，沟道层CH形成在缓冲层BU2上。例如，氮化镓层通过金属有机气相沉积等异质外延生长在缓冲层BU2上。此时，在没有故意掺杂杂质的情况下生长。最终的沟道层CH具有例如约50nm的厚度。
随后，对于阻挡层BA来说，例如，AlGaN层通过金属有机气相沉积等异质外延生长在沟道层CH上方。例如，Al和Ga含量分别设定在0.2和0.8以形成Al0.2Ga0.8N层。形成为阻挡层BA的AlGaN层中的Al含量大于形成为缓冲层BU2的AlGaN层中的Al含量。
以此方式，形成缓冲层BU1，缓冲层BU2，沟道层CH以及阻挡层BA的层叠膜。在层叠膜中，如上所述，在缓冲层BU1和缓冲层BU2之间的界面附近产生二维电子气(2DEG2)，同时在沟道层CH和阻挡层BA之间的界面附近产生二维电子气(2DEG1)(参考图1)。
随后，对于绝缘膜IF1来说，通过PECVD等在阻挡层BA上沉积约100nm厚的氮化硅膜。
随后，通过光刻形成用于对元件隔离区进行开口的光刻胶膜(未示出)。借助这种光刻胶膜作为掩膜，通过绝缘膜IF1注入氮离子以形成元件隔离区。诸如氮(N)或硼(B)的离子种类的注入改变晶体状态并增大电阻。调节氮离子的注入条件以便定位注入深度，即沟道层CH的底面下的元件隔离区ISO的底部，且同时在缓冲层BU1的底面上。元件隔离区ISO具有将在下文说明的通孔TH(耦合部VIA)的底部上的底部。以此方式形成元件隔离区ISO。由元件隔离区ISO围绕的区域变成有源区AC。如图17中所示，有源区AC例如具有沿X方向具有长边的基本上矩形的形状。随后，通过借助等离子体的消除处理移除光刻胶膜。
随后，如图19中所示，以与第一实施例类似的方式在绝缘膜IF1的栅电极形成区中形成开口部。借助绝缘膜IF1作为掩膜，干蚀刻阻挡层BA以及沟道层CH以形成贯穿阻挡层BA并到达沟道层CH中部的沟槽T。此时，用于栅极线GL的沟槽T可形成在元件隔离区ISO中。
随后，栅电极GE形成在绝缘膜IF1上且还经由栅绝缘膜GI形成在沟槽T中。通过采用第一实施例中说明的材料以与第一实施例类似的方式形成绝缘膜IF1以及栅电极GE。
随后，如图20中所示，以与第一实施例类似的方式在栅绝缘膜GI上以及也在栅电极GE上形成层间绝缘膜IL1。
随后，接触孔C1S和C1D以及通孔TH形成在层间绝缘膜IL1，栅绝缘膜GI以及绝缘膜IF1中。
例如，在各个通孔形成区，源电极耦合区以及漏电极耦合区中具有开口部的第一光刻胶膜形成在层间绝缘膜IL1上。随后，借助最终形成的第一光刻胶膜作为掩膜，蚀刻层间绝缘膜IL1，栅绝缘膜GI以及绝缘膜IF1以形成接触孔C1S，C1D以及C1SP。随后，在第一光刻胶膜移除之后，在通孔形成区(接触孔C1SP)上具有开口部的第二光刻胶膜形成在层间绝缘膜IL1上以及也形成在接触孔C1S和C1D中。随后，借助最终形成的第二光刻胶膜作为掩膜，部分蚀刻元件隔离区ISO，缓冲层BU2以及缓冲层BU1以形成通孔TH。换言之，形成贯穿元件隔离区ISO以及缓冲层BU2并且到达缓冲层BU1的中部的通孔TH。注意到执行蚀刻以便通孔TH的底部位于缓冲层BU1中且同时，位于元件隔离区ISO的底部下。
接触孔C1S和C1D以及通孔TH的形成顺序不限于上述顺序。或者，在通孔TH形成之后，可形成接触孔C1S和C1D。
阻挡层BA从上述步骤中形成的接触孔C1S和C1D的底面暴露，且缓冲层BU1从通孔TH的底面暴露。
随后，如图21中所示，通过在层间绝缘膜IL1上以及也在接触孔C1S和C1D以及通孔TH中形成导电膜而形成源电极SE，漏电极DE，源极焊盘SP，漏极焊盘PD以及耦合部VIA。它们可通过采用第一实施例中所述的材料以与第一实施例类似的方式形成。
随后，以与第一实施例类似的方式，保护膜PRO形成在层间绝缘膜IL1上以及还形成在源电极SE，漏电极DE，源极焊盘SP以及漏极焊盘DP上(图16)。
随后，当衬底S的背表面侧向上时，抛光衬底S的背表面以减薄衬底S。随后，例如通过溅射等在衬底S的背表面上沉积作为导电膜的由氮化钛(TiN)膜和位于其上的铝(Al)膜制成的层叠膜(Al/TiN)以形成背表面电极BE(图16)。
通过上述步骤，可制造本实施例的半导体器件。但是上述步骤示出为一个示例且本实施例的半导体器件可通过除上述步骤之外的步骤制造。
(第三实施例)
在第一和第二实施例中，耦合部VIA提供在衬底S的表面侧，但是耦合部VIA可提供在衬底S的背表面侧。
以下将参考附图详细说明本实施例的半导体器件。
[结构说明]
图22是示意性示出本实施例的半导体器件的构造的截面图。本实施例的半导体器件(半导体元件)是采用氮化物半导体的MIS型场效应晶体管。这种半导体器件可用作高电子迁移率晶体管(HEMT)型功率晶体管。本实施例的半导体器件是所谓的凹栅型半导体器件。
对于第一实施例来说，本实施例的半导体器件的衬底S上依次具有成核层NUL，超晶格层SL，缓冲层BU1，缓冲层BU2，沟道层以及阻挡层BA。
对于第一实施例来说，本实施例的MISFET在沟道层CH上方具有经由栅绝缘膜GI形成的栅电极GE以及分别形成在栅电极GE两侧的源电极SE和漏电极DE。栅电极GE经由栅绝缘膜GI设置在贯穿阻挡层BA并到达沟道层CH中部的沟槽T中。
本实施例的半导体器件具备从衬底S的背表面开始，贯穿衬底S，成核层NUL以及超晶格层SL并到达缓冲层BU1的耦合部VIA。这种耦合部VIA通过背表面电极BE电耦合至源极电势(例如地电势)。
因此，还在本实施例中，缓冲层BU1以及具有小于缓冲层BU1的电子亲和势的缓冲层BU2的层叠部提供在沟道层CH下，且提供从衬底S的背表面开始并到达缓冲层BU1的耦合部VIA。这能使耦合部VIA使缓冲层BU1的电势接近源极电势(例如地电势)且还能使二维电子气2DEG产生在缓冲层BU1和缓冲层BU2之间的界面处。因此，如第一实施例中具体说明的，可实现阈值电压的增大以及常闭特性的改善。此外，因为耦合部VIA设置在衬底S的背表面侧中，因此可实现半导体元件的小型化或高集成度。
以下将参考图23和24进一步详细说明第三实施例的半导体器件。图23是示出本实施例的半导体器件的构造的截面图。图24是示出本实施例的半导体器件的构造的平面图。图23对应于图24的截面C-C。除耦合部VIA的形成位置之外的构造(是指衬底S的表面侧的构造)都类似于第二实施例，因此将省略类似于第二实施例的构造的详细说明。
如图23中所示，与第一实施例中相同，本实施例的半导体器件的衬底S上依次具有成核层NUL，超晶格层SL，缓冲层BU1，缓冲层BU2，沟道层CH以及阻挡层BA。阻挡层BA上具有绝缘膜IF1。
半导体器件在沟道层CH上方具有经由栅绝缘膜GI形成的栅电极GE以及分别位于栅电极GE两侧的源电极SE和漏电极DE。栅电极GE经由栅绝缘膜GI位于贯穿绝缘膜IF1以及阻挡层BA并到达沟道层CH中部的沟槽T中。栅电极GE上具有层间绝缘膜IL1。
源电极SE和漏电极DE上具有保护膜PRO。
在本实施例中，提供从衬底S的背表面开始，贯穿衬底S，成核层NUL以及超晶格层SL并到达缓冲层BU1的耦合部VIA。衬底S的背表面上具有背表面电极BE。耦合部VIA耦合至缓冲层BU1并通过背表面电极BE电耦合至源极电势(例如地电势)。
如图24中所示，多个线性漏电极DE在X方向上以预定距离设置，且多个线性源电极SE在X方向上以预定距离设置。与第一实施例中相同，各个源电极SE以及各个漏电极DE沿X方向交替设置。
与第一实施例中相同，漏电极DE下具有将作为漏电极DE和阻挡层BA之间的耦合部的接触孔C1D。源电极SE下具有将作为源电极SE和阻挡层BA之间的耦合部的接触孔C1S。
漏电极DE通过漏极焊盘(也称为“端子部”)DP彼此耦合，而源电极SE通过源极焊盘(也称为“端子部”)SP彼此耦合。栅电极GE通过栅极线GL彼此耦合。设置这种栅极线GL以便在X方向上在栅电极GE的一端的一侧延伸(图24的上侧)。
如图24中的圆圈部所示，设置通孔(也称为“孔”，“洞”或“凹陷”)TH。但是如图23中所示，通孔TH提供在衬底S的背表面侧。这意味着贯穿衬底S，成核层NUL以及超晶格层SL并到达缓冲层BU1的通孔TH中具有耦合部VIA。这种耦合部VIA通过背表面电极BE电耦合至源极电势(例如地电势)。在图24中，通孔TH(圆圈部)设置在对应于源电极SE的位置，但是通孔TH(圆圈部)的位置不限于此。通孔TH(圆圈部)提供在衬底S的背表面侧，因此其可在不受表面侧的图案布局的限制的情况下而自由地设置。
分别构成衬底S，成核层NUL，超晶格层SL，缓冲层BU1，缓冲层BU2，沟道层CH，阻挡层BA以及绝缘膜IF1的材料与上述第一实施例相同。
分别构成栅绝缘膜GI，栅电极GE，层间绝缘膜IL1以及保护膜PRO的材料与上述第一实施例相同。
分别构成源电极SE，漏电极DE，源极焊盘SP，漏极焊盘D以及耦合部VIA(背表面电极BE)的材料与上述第一实施例相同。在本实施例中，源电极SE，漏电极DE，源极焊盘SP以及漏极焊盘DP可由不同于构成耦合部VIA(背表面电极BE)的材料的材料制成。
[制造方法说明]
以下参考图25至28，将说明制造本实施例的半导体器件的方法且同时，将使半导体器件的构造更加清晰。图25至28是示出本实施例的半导体器件的制造步骤的截面图。
如图25中所示，成核层NUL，超晶格层SL，缓冲层BU1，缓冲层BU2，沟道层CH以及阻挡层BA依次形成在衬底S上。它们可通过采用第一实施例或第二实施例中说明的材料以与第一实施例或第二实施例类似的方式形成。随后，如第一实施例或第二实施例那样，在阻挡层BA上形成绝缘膜IF1。
随后，与第一实施例中相同，形成用于对元件隔离区进行开口的光刻胶膜(未示出)且借助这种光刻胶膜作为掩膜，注入氮离子以形成元件隔离区(未示出)。
随后，以与第一实施例类似的方式，形成贯穿阻挡层BA并到达沟道层CH中部的沟槽T。栅电极GE通过栅绝缘膜GI形成在这种沟槽T中。随后，与第一实施例相同，层间绝缘膜IL1形成在栅电极GE上，且随后接触孔C1S和C1D形成在层间绝缘膜IL1，栅绝缘膜GI以及绝缘膜IF1中。
例如，分别在源电极耦合区和漏电极耦合区中具有开口部的光刻胶膜(未示出)形成在层间绝缘膜IL1上。随后，借助这种光刻胶膜作为掩膜，蚀刻层间绝缘膜IL1，栅绝缘膜GI以及绝缘膜IF1以形成接触孔C1S和C1D。阻挡层BA从这些接触孔C1S和C1D的底面暴露。
随后，如图26中所示，通过在层间绝缘膜IL1上以及也在接触孔C1S和C1D中形成导电膜而形成源电极SE，漏电极DE，源极焊盘SP以及漏极焊盘DP。它们可通过采用第一实施例中所述的材料以与第一实施例相同的方式形成。
随后，与第一实施例相同，保护膜PRO形成在层间绝缘膜IL1上以及也形成在源电极SE，漏电极DE，源极焊盘SP以及漏极焊盘DP上。
随后，当衬底S的背表面侧向上时，抛光衬底S的背表面以减薄衬底S。随后，如图27中所示，在通孔形成区中具有开口部的掩蔽膜(未示出)形成在衬底S的背表面上且借助这种掩蔽膜作为掩膜，部分蚀刻衬底S，成核层NUL，超晶格层SL以及缓冲层BU1以形成通孔TH。换言之，形成贯穿衬底S，成核层NUL以及超晶格层SL并到达位于其下的缓冲层BU1的通孔TH。
随后，如图28中所示，导电膜形成在衬底S的背表面侧以及也形成在通孔TH中。其例如通过采用由氮化钛(TiN)膜和位于其上的铝(Al)膜制成的层叠膜(Al/TiN)作为导电膜，通过溅射等形成。因此通孔TH填充有导电膜且形成了耦合部VIA。此外，由沉积在衬底S的背表面上的导电膜形成背表面电极BE。因此，耦合部VIA耦合至背表面电极BE，且例如地电势(源极电势)施加至背表面电极BE。
通过上述步骤，可制造本实施例的半导体器件。但是上述步骤示出为一个示例且本实施例的半导体器件可通过除上述步骤之外的步骤制造。
(另一构造)
在第一实施例中，耦合部VIA的底面设置在缓冲层BU1的中部，但是耦合部VIA的底面可设置在缓冲层BU1的底面下。
图29是示出第一实施例的另一构造的截面图。除耦合部VIA之外的构造都类似于第一实施例，因此省略其说明。
如图29中所示，耦合部VIA的底面设置在缓冲层BU1的底面下，以使耦合部VIA的侧面的一部分与缓冲层BU1接触。
耦合部VIA例如通过形成贯穿阻挡层BA，沟道层CH，缓冲层BU2以及缓冲层BU1并到达超晶格层SL的中部且随后以导电膜填充通孔TH而形成。
第二实施例的耦合部VIA的底面可设置在缓冲层BU1的底面下。
在上述实施例中，给出GaN层和AlGaN层作为构成缓冲层BU1，缓冲层BU2，沟道层CH以及阻挡层BA的氮化物半导体层的示例，但是可采用另外的氮化物半导体层。
例如，GaN层可由InGaN层替代或AlGaN层可由InAlN层替代。
(半导体元件适用的产品)
虽然对可适用在上述实施例中所述的半导体元件(MISFET)的部分没有限制，但是其可用作构成开关模式电源，PFC电路或反相器的半导体元件(MISFET)。采用开关模式电源的产品的示例包括服务器电源，不间断电源，用于光伏发电的功率调节器，以及HV·EV电源。采用PFC电路的产品的示例包括诸如服务器和电机的各种工业电源，家用电源以及用于各种移动装置的适配器电源。采用反相器的产品的示例包括电极驱动电源以及插入式HV电源。
已经根据某些实施例具体说明了本发明人提出的本发明。但是本发明不限于这些实施例，毋容质疑，可在不脱离本发明主旨的情况下进行各种方式的改变。

Claims (20)

1.一种半导体器件，包括：
形成在衬底上方的第一氮化物半导体层；
形成在所述第一氮化物半导体层上方的第二氮化物半导体层；
形成在所述第二氮化物半导体层上方的第三氮化物半导体层；
形成在所述第三氮化物半导体层上方的第四氮化物半导体层；
贯穿所述第四氮化物半导体层并且到达所述第三氮化物半导体层的中部的沟槽；
经由栅绝缘膜设置在所述沟槽中的栅电极；以及
分别形成在所述栅电极的两侧的所述第四氮化物半导体层上方的第一电极和第二电极，
其中所述第四氮化物半导体层具有比所述第三氮化物半导体层的电子亲和势小的电子亲和势，
其中所述第三氮化物半导体层具有比所述第二氮化物半导体层的电子亲和势大的电子亲和势，
其中所述第二氮化物半导体层具有比所述第一氮化物半导体层的电子亲和势小的电子亲和势，并且
其中所述第一电极耦合至所述第一氮化物半导体层。
2.根据权利要求1所述的半导体器件，
其中所述第一电极具有与所述第一氮化物半导体层的电势相等的电势。
3.根据权利要求1所述的半导体器件，
其中所述第一电极和所述第一氮化物半导体层中的每一个的电势都为地电势。
4.根据权利要求1所述的半导体器件，
其中所述第一电极经由第一耦合部耦合至所述第一氮化物半导体层。
5.根据权利要求4所述的半导体器件，
其中所述第一耦合部设置在通孔中，所述通孔贯穿所述第四氮化物半导体层、所述第三氮化物半导体层以及所述第二氮化物半导体层并且到达所述第一氮化物半导体层。
6.根据权利要求5所述的半导体器件，
其中所述第一耦合部在其上方具有所述第一电极。
7.根据权利要求1所述的半导体器件，
其中所述第二氮化物半导体层是AlGaN层，并且所述第一氮化物半导体层是GaN层。
8.根据权利要求7所述的半导体器件，
其中所述第四氮化物半导体层是AlGaN层，并且所述第三氮化物半导体层是GaN层。
9.根据权利要求8所述的半导体器件，
其中所述第四氮化物半导体层具有比所述第二氮化物半导体层的Al含量多的Al含量。
10.根据权利要求7所述的半导体器件，
其中所述第二氮化物半导体层具有3％或更多但不多于8％的Al含量。
11.根据权利要求1所述的半导体器件，
其中所述衬底具有第一区和第二区，
其中所述栅电极、所述第一电极和所述第二电极形成在所述第一区中，
其中所述第二区是形成在所述第四氮化物半导体层和所述第三氮化物半导体层中的元件隔离区，
其中所述第一电极和所述第一氮化物半导体层经由第一耦合部彼此耦合，并且
其中所述第一耦合部设置在通孔中，所述通孔贯穿所述元件隔离区和所述第二氮化物半导体层并且到达所述第一氮化物半导体层。
12.根据权利要求11所述的半导体器件，
其中所述第一耦合部在其上方具有要电耦合至所述第一电极的第一端子部。
13.根据权利要求11所述的半导体器件，
其中所述第二氮化物半导体层是AlGaN层，并且所述第一氮化物半导体层是GaN层。
14.根据权利要求13所述的半导体器件，
其中所述第四氮化物半导体层是AlGaN层，并且所述第三氮化物半导体层是GaN层。
15.根据权利要求14所述的半导体器件，
其中所述第四氮化物半导体层具有比所述第二氮化物半导体层的Al含量多的Al含量。
16.根据权利要求13所述的半导体器件，
其中所述第二氮化物半导体层具有3％或更多但不多于8％的Al含量。
17.一种半导体器件，包括：
形成在衬底上方的第一氮化物半导体层；
形成在所述第一氮化物半导体层上方的第二氮化物半导体层；
形成在所述第二氮化物半导体层上方的第三氮化物半导体层；
形成在所述第三氮化物半导体层上方的第四氮化物半导体层；
贯穿所述第四氮化物半导体层并且到达所述第三氮化物半导体层的中部的沟槽；
经由栅绝缘膜设置在所述沟槽中的栅电极；
分别形成在所述栅电极的两侧的所述第四氮化物半导体层上方的第一电极和第二电极，以及
设置在通孔中的第一耦合部，所述通孔从作为所述衬底的下侧的背表面侧开始贯穿所述衬底并且到达所述第一氮化物半导体层，
其中所述第四氮化物半导体层具有比所述第三氮化物半导体层的电子亲和势小的电子亲和势，
其中所述第三氮化物半导体层具有比所述第二氮化物半导体层的电子亲和势大的电子亲和势，并且
其中所述第二氮化物半导体层具有比所述第一氮化物半导体层的电子亲和势小的电子亲和势。
18.根据权利要求17所述的半导体器件，
其中所述第一电极具有与所述第一氮化物半导体层的电势相等的电势。
19.根据权利要求17所述的半导体器件，
其中所述第四氮化物半导体层和所述第二氮化物半导体层每个均为AlGaN层，并且所述第三氮化物半导体层和所述第一氮化物半导体层每个均为GaN层。
20.根据权利要求19所述的半导体器件，
其中所述第四氮化物半导体层具有比所述第二氮化物半导体层的Al含量多的Al含量。
CN201510065057.4A 2014-02-06 2015-02-06 半导体器件 Active CN104835847B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014021247A JP6341679B2 (ja) 2014-02-06 2014-02-06 半導体装置
JP2014-021247 2014-02-06

Publications (2)

Publication Number Publication Date
CN104835847A true CN104835847A (zh) 2015-08-12
CN104835847B CN104835847B (zh) 2020-02-28

Family

ID=52232111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510065057.4A Active CN104835847B (zh) 2014-02-06 2015-02-06 半导体器件

Country Status (6)

Country Link
US (1) US9306051B2 (zh)
EP (1) EP2913853A3 (zh)
JP (1) JP6341679B2 (zh)
KR (1) KR20150093117A (zh)
CN (1) CN104835847B (zh)
TW (1) TWI625796B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111354789A (zh) * 2018-12-24 2020-06-30 苏州捷芯威半导体有限公司 半导体器件及制作方法
CN112771677A (zh) * 2020-12-18 2021-05-07 英诺赛科(苏州)科技有限公司 半导体器件以及制造半导体器件的方法
US11888054B2 (en) 2020-12-18 2024-01-30 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN117810253A (zh) * 2024-02-23 2024-04-02 深圳天狼芯半导体有限公司 双栅hemt器件

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6534791B2 (ja) * 2013-12-16 2019-06-26 ルネサスエレクトロニクス株式会社 半導体装置
JP6565223B2 (ja) 2015-03-05 2019-08-28 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP6462456B2 (ja) * 2015-03-31 2019-01-30 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
TWI611505B (zh) * 2016-06-02 2018-01-11 世界先進積體電路股份有限公司 溝槽隔離結構及其製造方法
US10347524B2 (en) 2016-09-12 2019-07-09 Vanguard International Semiconductor Corporation Trench isolation structures and methods for forming the same
DE102016122399A1 (de) * 2016-11-21 2018-05-24 Forschungsverbund Berlin E.V. Gate-Struktur und Verfahren zu dessen Herstellung
IT201700064147A1 (it) * 2017-06-09 2018-12-09 St Microelectronics Srl Transistore hemt normalmente spento con generazione selettiva del canale 2deg e relativo metodo di fabbricazione
TWI793076B (zh) * 2017-06-30 2023-02-21 晶元光電股份有限公司 半導體元件
JP7002015B2 (ja) * 2017-07-07 2022-01-20 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
TWI637515B (zh) * 2017-07-12 2018-10-01 世界先進積體電路股份有限公司 高電子遷移率電晶體元件
JP2019050232A (ja) * 2017-09-07 2019-03-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US10325990B2 (en) 2017-10-03 2019-06-18 Vanguard International Semiconductor Corporation High electron mobility transistor devices and method for fabricating the same
US11489061B2 (en) * 2018-09-24 2022-11-01 Intel Corporation Integrated programmable gate radio frequency (RF) switch
US11387328B2 (en) * 2018-09-27 2022-07-12 Intel Corporation III-N tunnel device architectures and high frequency mixers employing a III-N tunnel device
JP7258735B2 (ja) 2019-12-13 2023-04-17 株式会社東芝 半導体装置
CN111987156A (zh) * 2020-08-31 2020-11-24 厦门市三安集成电路有限公司 氮化镓基晶体管器件外延结构及其制备方法、器件
CN112864015B (zh) * 2021-01-27 2022-07-05 浙江集迈科微电子有限公司 GaN器件及制备方法
US12218202B2 (en) * 2021-09-16 2025-02-04 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess
TWI868505B (zh) 2022-08-18 2025-01-01 環球晶圓股份有限公司 高電子移動率電晶體磊晶結構

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050145851A1 (en) * 2003-12-17 2005-07-07 Nitronex Corporation Gallium nitride material structures including isolation regions and methods
CN102956697A (zh) * 2011-08-19 2013-03-06 英飞凌科技奥地利有限公司 具有低正向偏置集成二极管的高电子迁移率晶体管
CN104716176A (zh) * 2013-12-16 2015-06-17 瑞萨电子株式会社 半导体器件
CN104821340A (zh) * 2014-02-05 2015-08-05 瑞萨电子株式会社 半导体器件

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196869A (ja) * 2004-12-13 2006-07-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007103451A (ja) 2005-09-30 2007-04-19 Toshiba Corp 半導体装置及びその製造方法
JP2007128994A (ja) * 2005-11-02 2007-05-24 New Japan Radio Co Ltd 半導体装置
JP4967708B2 (ja) * 2007-02-27 2012-07-04 富士通株式会社 化合物半導体装置及びそれを用いたドハティ増幅器
JP4478175B2 (ja) 2007-06-26 2010-06-09 株式会社東芝 半導体装置
JP2009026975A (ja) * 2007-07-20 2009-02-05 Toshiba Corp 半導体装置
US7795642B2 (en) * 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
JP4761319B2 (ja) 2008-02-19 2011-08-31 シャープ株式会社 窒化物半導体装置とそれを含む電力変換装置
US8674407B2 (en) * 2008-03-12 2014-03-18 Renesas Electronics Corporation Semiconductor device using a group III nitride-based semiconductor
JP2009231508A (ja) * 2008-03-21 2009-10-08 Panasonic Corp 半導体装置
JP2010135640A (ja) * 2008-12-05 2010-06-17 Panasonic Corp 電界効果トランジスタ
JP5468768B2 (ja) * 2008-12-05 2014-04-09 パナソニック株式会社 電界効果トランジスタ及びその製造方法
KR101774933B1 (ko) * 2010-03-02 2017-09-06 삼성전자 주식회사 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법
JP5611653B2 (ja) * 2010-05-06 2014-10-22 株式会社東芝 窒化物半導体素子
TWI587512B (zh) * 2011-05-16 2017-06-11 Renesas Electronics Corp Field effect transistor and semiconductor device
US9087812B2 (en) * 2011-07-15 2015-07-21 International Rectifier Corporation Composite semiconductor device with integrated diode
JP5654512B2 (ja) * 2012-03-26 2015-01-14 株式会社東芝 窒化物半導体装置
JP5895666B2 (ja) * 2012-03-30 2016-03-30 富士通株式会社 化合物半導体装置及びその製造方法
JP6214978B2 (ja) * 2013-09-17 2017-10-18 株式会社東芝 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050145851A1 (en) * 2003-12-17 2005-07-07 Nitronex Corporation Gallium nitride material structures including isolation regions and methods
CN102956697A (zh) * 2011-08-19 2013-03-06 英飞凌科技奥地利有限公司 具有低正向偏置集成二极管的高电子迁移率晶体管
CN104716176A (zh) * 2013-12-16 2015-06-17 瑞萨电子株式会社 半导体器件
CN104821340A (zh) * 2014-02-05 2015-08-05 瑞萨电子株式会社 半导体器件

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111354789A (zh) * 2018-12-24 2020-06-30 苏州捷芯威半导体有限公司 半导体器件及制作方法
CN111354789B (zh) * 2018-12-24 2023-11-07 苏州捷芯威半导体有限公司 半导体器件及制作方法
CN112771677A (zh) * 2020-12-18 2021-05-07 英诺赛科(苏州)科技有限公司 半导体器件以及制造半导体器件的方法
CN113130644A (zh) * 2020-12-18 2021-07-16 英诺赛科(苏州)科技有限公司 半导体器件以及制造半导体器件的方法
US11888054B2 (en) 2020-12-18 2024-01-30 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US12027615B2 (en) 2020-12-18 2024-07-02 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US12166102B2 (en) 2020-12-18 2024-12-10 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN117810253A (zh) * 2024-02-23 2024-04-02 深圳天狼芯半导体有限公司 双栅hemt器件
CN117810253B (zh) * 2024-02-23 2024-06-07 深圳天狼芯半导体有限公司 双栅hemt器件

Also Published As

Publication number Publication date
TWI625796B (zh) 2018-06-01
JP6341679B2 (ja) 2018-06-13
TW201546911A (zh) 2015-12-16
KR20150093117A (ko) 2015-08-17
JP2015149392A (ja) 2015-08-20
EP2913853A3 (en) 2016-03-02
EP2913853A2 (en) 2015-09-02
US20150221758A1 (en) 2015-08-06
CN104835847B (zh) 2020-02-28
US9306051B2 (en) 2016-04-05

Similar Documents

Publication Publication Date Title
CN104835847B (zh) 半导体器件
US10084077B2 (en) Semiconductor device and method of manufacturing semiconductor device
US10256100B2 (en) Manufacturing method of semiconductor device and semiconductor device
CN104009075B (zh) 半导体装置
US10249715B2 (en) Semiconductor device and method of manufacturing the semiconductor device
CN105390539B (zh) 半导体器件
JP6066933B2 (ja) 半導体デバイスの電極構造
US8530937B2 (en) Compound semiconductor device having insulation film with different film thicknesses beneath electrodes
US9590071B2 (en) Manufacturing method of semiconductor device and semiconductor device
US9231105B2 (en) Semiconductor device with group-III nitride compound semiconductor layer on substrate for transistor
KR20150092708A (ko) 반도체 장치
US10541321B2 (en) Manufacturing method of semiconductor device
WO2015175915A1 (en) Trenched vertical power field-effect transistors with improved on-resistance and breakdown voltage
TW201737395A (zh) 半導體裝置及半導體裝置的製造方法
CN103681834B (zh) 化合物半导体器件及其制造方法
US9343544B2 (en) Multi-finger large periphery AlInN/AlN/GaN metal-oxide-semiconductor heterostructure field effect transistors on sapphire substrate
CN103314438A (zh) 氮化物系半导体装置
CN110010680B (zh) 半导体装置及半导体结构
CN114556561B (zh) 基于氮化物的半导体ic芯片及其制造方法
US9865724B1 (en) Nitride semiconductor device
JP2018174196A (ja) 半導体装置および半導体装置の製造方法
JP5275773B2 (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant