[go: up one dir, main page]

CN111987156A - 氮化镓基晶体管器件外延结构及其制备方法、器件 - Google Patents

氮化镓基晶体管器件外延结构及其制备方法、器件 Download PDF

Info

Publication number
CN111987156A
CN111987156A CN202010902507.1A CN202010902507A CN111987156A CN 111987156 A CN111987156 A CN 111987156A CN 202010902507 A CN202010902507 A CN 202010902507A CN 111987156 A CN111987156 A CN 111987156A
Authority
CN
China
Prior art keywords
layer
heterojunction
epitaxial structure
transistor device
based transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010902507.1A
Other languages
English (en)
Inventor
何俊蕾
林科闯
刘成
郭德霄
赵杰
徐宁
汪晓媛
叶念慈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sanan Integrated Circuit Co Ltd
Original Assignee
Xiamen Sanan Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Integrated Circuit Co Ltd filed Critical Xiamen Sanan Integrated Circuit Co Ltd
Priority to CN202010902507.1A priority Critical patent/CN111987156A/zh
Publication of CN111987156A publication Critical patent/CN111987156A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/40FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/015Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/125Shapes of junctions between the regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82Heterojunctions
    • H10D62/824Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种氮化镓基晶体管器件外延结构及其制备方法、器件,属于半导体器件技术领域。氮化镓基晶体管器件外延结构,包括:衬底及依序形成于衬底上的缓冲层、第一层异质结、刻蚀终止层和第二层异质结,第二层异质结形成有凹槽,第二层异质结背离刻蚀终止层的一侧形成有P型氮化物层,且P型氮化物层填充凹槽。本发明,一方面,能够通过形成的第一层异质结和第二层异质结,使两个异质结的二维电子气沟道之间可产生强耦合,从而降低该功率器件的导通电阻;另一方面,增加非凹槽处外延层厚度,降低表面态对沟道二维电子气的影响,同时阻止P型氮化物层填充凹槽过程中受主杂质如镁扩散至二维电子气沟道,提升器件动态稳定性。

Description

氮化镓基晶体管器件外延结构及其制备方法、器件
技术领域
本发明涉及半导体器件技术领域,具体而言,涉及一种氮化镓基晶体管器件外延结构及其制备方法、器件。
背景技术
HEMT(High-Electron-Mobility Transistors,高电子迁移率晶体管)器件,是一种充分利用半导体的异质结结构形成的二维电子气而制成的,具有更大击穿电压和功率密度的功率器件。由于III族氮化物半导体材料的压电极化和自发极化效应,因此一般异质结结构采用III族氮化物材料,例如AlGaN/GaN等。
通常在HEMT器件中,出于安全性和简化栅极驱动电路的目的,需使得零偏压下,沟道断开,阈值电压为正,即设计为增强型器件。目前的HEMT器件实现增强型的主要的方法为P型盖帽层技术,即在栅极和势垒层间设置P型盖帽层(常用P型氮化物)。并且,为了保证P型氮化物能完全耗尽栅区域二维电子气,从而获得正的阈值电压,势垒层的厚度通常较薄。该较薄的势垒层,会使得二维电子气沟道离表面更近,这一方面,会使得沟道内二维电子气受表面态影响更明显,另一方面,P型氮化物生长过程中,受主杂质如Mg原子也更容易扩散到二维电子气沟道,最终影响器件动态稳定性。此外,由于异质结中的二维电子气浓度与势垒层的厚度密切相关,较薄的势垒层会导致目前的增强型器件中的二维电子气浓度较低,使非栅区域的电阻较大,进而导致增强型器件的导通电阻较大。
发明内容
本发明的目的在于提供一种氮化镓基晶体管器件外延结构及其制备方法,能够通过形成的第一层异质结和第二层异质结,使两个异质结的二维电子气沟道之间可产生强耦合,从而降低该功率器件的导通电阻,并且能够提升器件的动态稳定性。
本发明的实施例是这样实现的:
本发明实施例的一方面,提供一种氮化镓基晶体管器件外延结构,包括:衬底及依序形成于衬底上的缓冲层、第一层异质结、刻蚀终止层和第二层异质结,第二层异质结形成有凹槽,第二层异质结背离刻蚀终止层的一侧形成有P型氮化物层,且P型氮化物层填充凹槽。
可选地,P型氮化物层靠近第二层异质结的一侧形成有掩膜介质层,掩膜介质层对应于第二层异质结的非凹槽区域,P型氮化物层部分覆盖掩膜介质层。
可选地,第二层异质结靠近P型氮化物层的一侧形成有对应于所述第二层异质结的非凹槽区域的氮化物帽层。
可选地,氮化物帽层为氮化镓帽层。
可选地,第一层异质结包括依序形成于缓冲层上的氮化镓层和铝镓氮层;刻蚀终止层为铝镓氮化合物,且刻蚀终止层的铝组分占比高于铝镓氮层的铝组分占比。
可选地,刻蚀终止层为氮化铝层。
可选地,第二层异质结包括依序形成于刻蚀终止层上的氮化镓层和铝镓氮层。
本发明实施例的另一方面,提供一种氮化镓基晶体管器件外延结构的制备方法,包括:
在衬底上依序形成缓冲层、第一层异质结、刻蚀终止层和第二层异质结;
在第二层异质结上形成凹槽;
在第二层异质结背离刻蚀终止层的一侧形成P型氮化物层,且P型氮化物层填充凹槽。
可选地,在第二层异质结上形成凹槽之前,方法还包括:
在第二层异质结上形成掩膜介质层;
在第二层异质结上形成凹槽,包括:
刻蚀掩膜介质层和第二层异质结,以形成凹槽;
在第二层异质结背离刻蚀终止层的一侧形成P型氮化物层,包括:
在掩膜介质层上选区形成P型氮化物层,P型氮化物层部分覆盖掩膜介质层。
本发明实施例的又一方面,提供一种氮化镓基晶体管器件,包括上述任一项的氮化镓基晶体管器件外延结构。
本发明实施例的有益效果包括:
本发明实施例提供的一种氮化镓基晶体管器件外延结构,包括衬底以及在衬底上依序形成的缓冲层、第一层异质结、刻蚀终止层和第二层异质结。其中,第二层异质结上划分有凹槽区和非凹槽区,凹槽区内形成有凹槽。在第二层异质结背离刻蚀终止层的一侧还形成有P型氮化物层,且第二层异质结形成的凹槽被P型氮化物层填充。通过P型氮化物层结合凹槽刻蚀,能够耗尽第一层异质结和第二层异质结栅区域二维电子气,从而实现增强型HEMT器件。并且,通过形成的第一层异质结和第二层异质结,能够使两层异质结结构中的二维电子气之间产生强耦合,从而降低该氮化镓基晶体管器件外延结构的导通电阻,进而降低采用该外延结构的功率器件的导通电阻。并且,通过在第二层异质结上形成凹槽,并使P型氮化物层填充该凹槽,能够使P型氮化物层分别对两个异质结结构起到良好的耗尽效果,从而使第一层异质结和第二层异质结的阈值电压能够具有良好的一致性。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的氮化镓基晶体管器件外延结构的结构示意图之一;
图2为本发明实施例提供的氮化镓基晶体管器件外延结构的结构示意图之二;
图3为本发明实施例提供的氮化镓基晶体管器件外延结构的结构示意图之三;
图4为本发明实施例提供的氮化镓基晶体管器件外延结构的结构示意图之四;
图5为本发明实施例提供的氮化镓基晶体管器件外延结构的制备方法的流程示意图之一;
图6为本发明实施例提供的氮化镓基晶体管器件外延结构的制备方法的流程示意图之二。
图标:110-衬底;120-缓冲层;130-第一层异质结;131-第一沟道层;132-第一势垒层;140-刻蚀终止层;150-第二层异质结;151-第二沟道层;152-第二势垒层;160-P型氮化物层;170-掩膜介质层;180-氮化物帽层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中,需要说明的是,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
通常,在III族氮化物基HEMT(High-Electron-Mobility Transistors,高电子迁移率晶体管)器件中,出于安全性和简化栅极驱动电路的目的,需使得零偏压下,沟道断开,阈值电压为正,即设置为增强型器件。因此,一般会在势垒层上设置栅极和势垒层间设置P型盖帽层(常用P型氮化物)。并且为了保证P型氮化物能完全耗尽栅区域二维电子气,从而获得正的阈值电压,势垒层的厚度通常较薄。但是,由于异质结中的二维电子气浓度与势垒层的厚度密切相关,所以导致目前的增强型器件中的二维电子气浓度较低,使非栅区域的电阻较大,进而导致增强型器件的导通电阻较大。
因此,本发明实施例提供一种氮化镓基晶体管器件外延结构,能够通过形成的第一层异质结和第二层异质结,使两个异质结的二维电子气沟道之间可产生强耦合,从而降低该功率器件的导通电阻。
如图1所示,该氮化镓基晶体管器件外延结构可以包括:衬底110及依序形成于衬底110上的缓冲层120、第一层异质结130、刻蚀终止层140和第二层异质结150,第二层异质结150形成有凹槽,第二层异质结150背离刻蚀终止层140的一侧形成有P型氮化物层160,且P型氮化物层160填充凹槽。
通常,第一层异质结130由靠近于缓冲层120的第一沟道层131和形成于第一沟道层131上的第一势垒层132构成,第二层异质结150由靠近于刻蚀终止层140的第二沟道层151和第二势垒层152构成。在沟道层和势垒层之间能够形成二维电子气沟道。并且,第一层异质结130和第二层异质结150中沟道层和势垒层分别采用的材料,可以是氮化镓沟道层和铝镓氮势垒层,当然,在本发明实施例中,还可以将沟道层和势垒层分别设置为氮化镓沟道层和铟镓氮势垒层等,此处对于第一层异质结130和第二层异质结150具体的沟道层材料和势垒层材料不做限制,只要能够使沟道层和势垒层形成异质结结构产生二维电子气沟道即可。并且,在实际应用中,第一层异质结130和第二层异质结150的层级材料可以设置为相同材料,当然,在本明发实施例中,也可以设置为不同材料。
示例地,第一层异质结130包括依序形成于缓冲层120上的氮化镓层和铝镓氮层,第二层异质结150包括依序形成于刻蚀终止层140上的氮化镓层和铝镓氮层。
其中,第一层异质结130中的氮化镓层厚度可以为50-500nm,例如,50nm、70nm、100nm、220nm、300nm、400nm、500nm等。而第一层异质结130中的铝镓氮层(AlxGa(1-x)N)中的铝组分x可以为0.5-1,例如,0.5、0.7、1等。并且,其厚度可以为0.5-10nm,例如0.5nm、2nm、5nm、5.5nm、7nm、8.5nm、10nm等。优选地,第一层异质结130中的铝镓氮层厚度小于5nm。
第二层异质结150中的氮化镓层厚度可以为5-10nm,例如,5nm、7nm、10nm等。而第二层异质结150中的铝镓氮层(AlxGa(1-x)N)中的铝组分x可以为0-0.5,例如,0.1、0.2、0.5等。并且,其厚度可以为5-50nm,例如5nm、20nm、25nm、35nm、50nm等。优选地,第二层异质结150中的铝镓氮层厚度小于25nm。
其中,衬底110通常可以采用蓝宝石、碳化硅、硅等异质衬底110。因此,通过在衬底110和第一层异质结130的沟道层之间先形成缓冲层120,可以减轻沟道层和衬底110之间的晶格失配和热失配,从而使沟道层能够更好的外延生长于衬底110上。当然,本发明实施例对于该氮化镓基晶体管器件外延结构中缓冲层120的具体实现形式或设置形式不做限制,本领域技术人员可以根据实际需求进行设置,例如,还可以通过增加第一层异质结130的沟道层的厚度以使沟道层靠近于衬底110的部分能够起到缓冲层120的作用,使沟道层远离衬底110的部分具有较好的结晶质量以与第一层异质结130的势垒层形成良好的异质结结构。
在该氮化镓基晶体管器件外延结构中,形成的P型氮化物层160,可以是P型氮化镓、P型铝镓氮、P型铟镓氮等,此处不做限制,只要是能够作为增强型HEMT器件中的P型盖帽层的P型掺杂材料即可。并且,其掺杂的P型杂质可以是镁元素,当然,在实际应用中,P型杂质还可以是锌、铍、钙、钡等元素,此处不做具体限制。并且,P型杂质的掺杂浓度可以是1017cm-3至1020cm-3,例如1017cm-3、1018cm-3、1020cm-3等。
通常,该氮化镓基晶体管器件外延结构中的第二层异质结150形成的凹槽,为贯穿所述第二层异质结150的槽体,从而使P型氮化物层160能够与刻蚀终止层140接触,以使P型氮化物层160能够对第一层异质结130产生较好的栅区耗尽效果。
并且,通过该氮化镓基晶体管器件外延结构,能够增加非凹槽处外延层厚度,降低表面态对沟道二维电子气的影响,同时阻止P型氮化物层160填充凹槽过程中受主杂质如镁扩散至二维电子气沟道,提升器件动态稳定性。
本发明实施例提供的氮化镓基晶体管器件外延结构,包括衬底110以及在衬底110上依序形成的缓冲层120、第一层异质结130、刻蚀终止层140和第二层异质结150。其中,第二层异质结150上划分有凹槽区和非凹槽区,凹槽区内形成有凹槽。在第二层异质结150背离刻蚀终止层140的一侧还形成有P型氮化物层160,且第二层异质结150形成的凹槽被P型氮化物层160填充。通过P型氮化物层160能够耗尽第一层异质结130和第二层异质结150栅区域二维电子气,从而实现增强型HEMT器件。并且,通过形成的第一层异质结130和第二层异质结150,能够使两层异质结结构中的二维电子气之间产生强耦合,从而降低该氮化镓基晶体管器件外延结构的导通电阻,进而降低采用该外延结构的功率器件的导通电阻。并且,通过在第二层异质结150上形成凹槽,并使P型氮化物层160填充该凹槽,能够使P型氮化物层160分别对两个异质结结构起到良好的耗尽效果,从而使第一层异质结130和第二层异质结150的阈值电压能够具有良好的一致性。
可选地,如图2所示,P型氮化物层160靠近第二层异质结150的一侧形成有掩膜介质层170,掩膜介质层170对应于第二层异质结150的非凹槽区域,P型氮化物层160部分覆盖掩膜介质层170。
通过在P型氮化物层160靠近第二层异质结150的一侧形成掩膜介质层170,即在形成P型氮化物层160之前,先形成掩膜介质层170,能够利用掩膜介质层170进行对P型氮化物层160的外延区域进行定义选区,从而使P型氮化物层160在第二层异质结150背离刻蚀终止层140的一侧进行选区外延,实现P型氮化物层160对第二层异质结150的部分覆盖,即部分覆盖于掩膜介质层170上。其中,掩膜介质层170可以采用氮化硅、二氧化硅等材料,此处不做限制,只要能够用于进行选区外延P型氮化物层160即可。
可选地,如图3所示,第二层异质结150靠近P型氮化物层160的一侧形成有对应于所述第二层异质结150的非凹槽区域的氮化物帽层180。
其中,如图4所示,当该氮化镓基晶体管器件外延结构还包括掩膜介质层170时,则层级顺序依次为第二层异质结150、氮化物帽层180、掩膜介质层170。
通过在第二层异质结150上形成氮化物帽层180,能够起到防止第二层异质结150的沟道层和势垒层之间的应力释放,从而稳定势垒层表面的作用。
该氮化物帽层180,通常可以采用III族氮化物材料。
示例地,氮化物帽层180为氮化镓帽层。当然,在本发明的其他实施例中,氮化物帽层180还可以采用铝镓氮层等。
可选地,当第一层异质结130包括氮化镓层(沟道层)和铝镓氮层(势垒层)时,刻蚀终止层140可以为铝镓氮化合物,且刻蚀终止层140的铝组分占比高于铝镓氮层(势垒层)的铝组分占比。
示例地,该铝镓氮化合物(AlxGa(1-x)N)中的铝组分x可以为0.5-1,例如,0.5、0.7、1等。并且,刻蚀终止层140的厚度可以为0.5-3nm,例如0.5nm、1nm、1.5nm、2nm、2.5nm、3nm等。
通过将刻蚀终止层140设置为铝组分占比高于第一层异质结130的铝镓氮层的铝组分占比的铝镓氮化合物,能够使通过刻蚀的方式在第二层异质结150上形成凹槽时,刻蚀能够自终止至刻蚀终止层140,从而避免过刻蚀导致第一层异质结130受到破坏,而影响到第一层异质结130的二维电子气特性。
当然,在实际应用中,刻蚀终止层140还可以设置为氮化铝层,以使刻蚀第二层异质结150以形成凹槽时,刻蚀能够自终止于刻蚀终止层140。此处对于刻蚀终止层140的具体材料不做限制,只要能够对第一层异质结130起到刻蚀保护作用,以避免第一层异质结130被刻蚀即可。
本发明实施例的另一方面,提供一种氮化镓基晶体管器件外延结构的制备方法,该方法中所涉及的缓冲层120、第一层异质结130、刻蚀终止层140、第二层异质结150以及P型氮化物层160等层级结构的具体实施和设置均与前述的氮化镓基晶体管器件外延结构相同或相似,此处不再赘述。以下,将对该方法进行说明。
如图5所示,该氮化镓基晶体管器件外延结构的制备方法可以包括:
S201:在衬底110上依序形成缓冲层120、第一层异质结130、刻蚀终止层140和第二层异质结150。
S202:在第二层异质结150上形成凹槽。
S203:在第二层异质结150背离刻蚀终止层140的一侧形成P型氮化物层160,且P型氮化物层160填充凹槽。
其中,在衬底110上形成缓冲层120、第一层异质结130、刻蚀终止层140和第二层异质结150,以及形成P型氮化物层160,均可以采用金属氧化物化学气相沉积(MOCVD)、分子束外延(MBE)、氢化物气相外延(HVPE)和化学气相沉积(CVD)等外延生长工艺实现。
并且,在外延生长P型氮化物层160时,可以采用直接向外延气源中引入P型杂质源的方式直接外延P型氮化物层160,也可以采用先外延生长氮化物层,之后通过离子注入、扩散等方式将P型杂质掺杂进氮化物层中,以形成P型氮化物层160。
在第二层异质结150上形成凹槽,可以通过对第二层异质进行干法刻蚀和/或湿法刻蚀的工艺实现。例如,采用等离子刻蚀机通过感应耦合等离子体刻蚀法(InductivelyCoupled Plasma,简称ICP)选择性刻蚀第二层异质结150,等离子体可以配置为反应性等离子体(RIE)、顺流等离子体(downstream)、直接等离子体(direction plasma)等。
通常,在第二层异质结150上通过刻蚀的方式形成凹槽时,可以通过调节刻蚀气氛的配比(例如,向刻蚀气氛三氯化硼/氯气中通入氧气进行配比调节),来实现刻蚀自终止于刻蚀终止层140。
本发明实施例提供的氮化镓基晶体管器件外延结构的制备方法,首先通过在衬底110上依序形成缓冲层120、第一层异质结130、刻蚀终止层140和第二层异质结150。可以通过第一层异质结130和第二层异质结150的二维电子气之间形成强耦合,从而提高氮化镓基晶体管器件外延结构的二维电子气浓度,从而降低功率器件的导通电阻。然后,在第二层异质结150上形成凹槽;并在第二层异质结150背离刻蚀终止层140的一侧形成P型氮化物层160,且P型氮化物层160填充凹槽,能够以P型氮化物层160作为P型盖帽层,以实现分别对两个异质结结构起到良好的栅区域二维电子气耗尽效果,从而实现具有较低导通电阻的增强型功率器件,且能够使功率器件的阈值电压具有更好的一致性。
在实际应用中,还可以通过制备过程中控制第一层异质结130和第二层异质结150的厚度,以及第二层异质结150形成的凹槽的大小,以调节第一层异质结130中的二维电子气浓度,从而提高制成的氮化镓基晶体管器件外延结构的阈值电压。
可选地,如图6所示,在第二层异质结150上形成凹槽之前,该方法还包括:
S301:在第二层异质结150上形成掩膜介质层170。
相应地,如图6所示,在第二层异质结150上形成凹槽,包括:
S302:刻蚀掩膜介质层170和第二层异质结150,以形成凹槽。
相应地,如图6所示,在第二层异质结150背离刻蚀终止层140的一侧形成P型氮化物层160,包括:
S303:在掩膜介质层170上选区形成P型氮化物层160,P型氮化物层160部分覆盖掩膜介质层170。
需要说明的是,在实际应用中还可在第二层异质结150和掩膜介质层170中设置氮化物帽层180,以起到防止第二层异质结150的沟道层和势垒层之间的应力释放,从而稳定势垒层表面的作用。相应地,在第二层异质结150上形成凹槽,可以采用刻蚀掩膜介质层170、氮化物帽层180以及第二层异质结150的工艺实现。
其中,掩膜介质层170、氮化物帽层180等同样可以采用与其他层级结构相同的外延生长工艺,此处不做限制。
在本发明实施例中,还提供一种采用上述氮化镓基晶体管器件外延结构的器件(氮化镓基晶体管器件)。
本领域技术人员应当知晓,该器件通常还包括设置于第二异质结上方的栅极(例如,在外延结构的P型氮化物层160上通过欧姆或肖特基接触形成氮化镓基晶体管器件的栅极)、以及分别与第二层异质结150内的沟道(二维电子气沟道)连接(欧姆接触)的源极和漏极,此处不做赘述。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种氮化镓基晶体管器件外延结构,其特征在于,包括:衬底及依序形成于所述衬底上的缓冲层、第一层异质结、刻蚀终止层和第二层异质结,所述第二层异质结形成有凹槽,所述第二层异质结背离所述刻蚀终止层的一侧形成有P型氮化物层,且所述P型氮化物层填充所述凹槽。
2.如权利要求1所述的氮化镓基晶体管器件外延结构,其特征在于,所述P型氮化物层靠近所述第二层异质结的一侧形成有掩膜介质层,所述掩膜介质层对应于所述第二层异质结的非凹槽区域,所述P型氮化物层部分覆盖所述掩膜介质层。
3.如权利要求1或2所述的氮化镓基晶体管器件外延结构,其特征在于,所述第二层异质结靠近所述P型氮化物层的一侧形成有对应于所述第二层异质结的非凹槽区域的氮化物帽层。
4.如权利要求3所述的氮化镓基晶体管器件外延结构,其特征在于,所述氮化物帽层为氮化镓帽层。
5.如权利要求1所述的氮化镓基晶体管器件外延结构,其特征在于,所述第一层异质结包括依序形成于所述缓冲层上的氮化镓层和铝镓氮层;所述刻蚀终止层为铝镓氮化合物,且所述刻蚀终止层的铝组分占比高于所述铝镓氮层的铝组分占比。
6.如权利要求1所述的氮化镓基晶体管器件外延结构,其特征在于,所述刻蚀终止层为氮化铝层。
7.如权利要求1所述的氮化镓基晶体管器件外延结构,其特征在于,所述第二层异质结包括依序形成于所述刻蚀终止层上的氮化镓层和铝镓氮层。
8.一种氮化镓基晶体管器件外延结构的制备方法,其特征在于,包括:
在衬底上依序形成缓冲层、第一层异质结、刻蚀终止层和第二层异质结;
在所述第二层异质结上形成凹槽;
在所述第二层异质结背离所述刻蚀终止层的一侧形成P型氮化物层,且所述P型氮化物层填充所述凹槽。
9.如权利要求8所述的氮化镓基晶体管器件外延结构的制备方法,其特征在于,所述在所述第二层异质结上形成凹槽之前,所述方法还包括:
在所述第二层异质结上形成掩膜介质层;
所述在所述第二层异质结上形成凹槽,包括:
刻蚀所述掩膜介质层和所述第二层异质结,以形成所述凹槽;
所述在所述第二层异质结背离所述刻蚀终止层的一侧形成P型氮化物层,包括:
在所述掩膜介质层上选区形成所述P型氮化物层,所述P型氮化物层部分覆盖所述掩膜介质层。
10.一种氮化镓基晶体管器件,其特征在于,包括如权利要求1至7任一项所述的氮化镓基晶体管器件外延结构。
CN202010902507.1A 2020-08-31 2020-08-31 氮化镓基晶体管器件外延结构及其制备方法、器件 Pending CN111987156A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010902507.1A CN111987156A (zh) 2020-08-31 2020-08-31 氮化镓基晶体管器件外延结构及其制备方法、器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010902507.1A CN111987156A (zh) 2020-08-31 2020-08-31 氮化镓基晶体管器件外延结构及其制备方法、器件

Publications (1)

Publication Number Publication Date
CN111987156A true CN111987156A (zh) 2020-11-24

Family

ID=73447118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010902507.1A Pending CN111987156A (zh) 2020-08-31 2020-08-31 氮化镓基晶体管器件外延结构及其制备方法、器件

Country Status (1)

Country Link
CN (1) CN111987156A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116613065A (zh) * 2023-04-28 2023-08-18 深圳智慧脑科技有限公司 一种增强型氮化镓hemt器件及制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335960A (ja) * 2003-05-12 2004-11-25 Kri Inc 電界効果型トランジスタ
US20100117146A1 (en) * 2008-11-13 2010-05-13 Furukawa Electric Co., Ltd. Semiconductor device and method for fabricating the same
JP2011124514A (ja) * 2009-12-14 2011-06-23 Furukawa Electric Co Ltd:The Iii族窒化物系半導体素子およびiii族窒化物系半導体素子の製造方法
CN102239551A (zh) * 2008-12-05 2011-11-09 松下电器产业株式会社 场效应晶体管以及其制造方法
JP2013197247A (ja) * 2012-03-19 2013-09-30 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタ
US20150221758A1 (en) * 2014-02-06 2015-08-06 Renesas Electronics Corporation Semiconductor device
US20170117403A1 (en) * 2014-07-11 2017-04-27 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device and method of manufacturing the same
US20180219086A1 (en) * 2015-07-14 2018-08-02 Denso Corporation Nitride semiconductor device
CN110034186A (zh) * 2018-01-12 2019-07-19 中国科学院苏州纳米技术与纳米仿生研究所 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335960A (ja) * 2003-05-12 2004-11-25 Kri Inc 電界効果型トランジスタ
US20100117146A1 (en) * 2008-11-13 2010-05-13 Furukawa Electric Co., Ltd. Semiconductor device and method for fabricating the same
CN102239551A (zh) * 2008-12-05 2011-11-09 松下电器产业株式会社 场效应晶体管以及其制造方法
JP2011124514A (ja) * 2009-12-14 2011-06-23 Furukawa Electric Co Ltd:The Iii族窒化物系半導体素子およびiii族窒化物系半導体素子の製造方法
JP2013197247A (ja) * 2012-03-19 2013-09-30 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタ
US20150221758A1 (en) * 2014-02-06 2015-08-06 Renesas Electronics Corporation Semiconductor device
US20170117403A1 (en) * 2014-07-11 2017-04-27 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device and method of manufacturing the same
US20180219086A1 (en) * 2015-07-14 2018-08-02 Denso Corporation Nitride semiconductor device
CN110034186A (zh) * 2018-01-12 2019-07-19 中国科学院苏州纳米技术与纳米仿生研究所 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116613065A (zh) * 2023-04-28 2023-08-18 深圳智慧脑科技有限公司 一种增强型氮化镓hemt器件及制造方法
CN116613065B (zh) * 2023-04-28 2024-06-11 深圳智慧脑科技有限公司 一种增强型氮化镓hemt器件及制造方法

Similar Documents

Publication Publication Date Title
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
JP6174874B2 (ja) 半導体装置
US8907349B2 (en) Semiconductor device and method of manufacturing the same
JP5032965B2 (ja) 窒化物半導体トランジスタ及びその製造方法
US20170077277A1 (en) Semiconductor device
US9793369B2 (en) MIS-type semiconductor device
JP5190923B2 (ja) GaNをチャネル層とする窒化物半導体トランジスタ及びその作製方法
US8816399B2 (en) Semiconductor device
TW202025486A (zh) 用於矽上iii-v族元件的摻雜緩衝層
JP6330148B2 (ja) 半導体装置
JP2002016087A (ja) 半導体装置
JP2009200395A (ja) Hfetおよびその製造方法
US10998435B2 (en) Enhancement-mode device and method for manufacturing the same
CN107743655A (zh) 外延ⅲ族氮化物中的掺杂阻挡层
WO2010064706A1 (ja) 半導体装置
US20090230433A1 (en) Nitride semiconductor device
JP2009026975A (ja) 半導体装置
JP2008198787A (ja) GaN系半導体素子
CN104253044B (zh) 晶体管及其形成方法
US20210148007A1 (en) Epitaxial structure
CN117423741B (zh) 一种半导体器件及半导体器件的制作方法
CN111987156A (zh) 氮化镓基晶体管器件外延结构及其制备方法、器件
CN113284947A (zh) 半导体晶体管外延结构、其制备方法及半导体晶体管
CN111326577B (zh) 功率器件外延结构的制备方法及功率器件外延结构
CN115050830A (zh) 一种半导体器件的外延结构及其制备方法、半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201124

RJ01 Rejection of invention patent application after publication