JP5032965B2

JP5032965B2 - 窒化物半導体トランジスタ及びその製造方法

Info

Publication number: JP5032965B2
Application number: JP2007318058A
Authority: JP
Inventors: 正洋引田; 哲三上田
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2007-12-10
Filing date: 2007-12-10
Publication date: 2012-09-26
Anticipated expiration: 2027-12-10
Also published as: US20090146182A1; JP2009141244A; US20110037100A1; US7863649B2; US8101972B2

Description

本発明は、窒化物半導体トランジスタ及びその製造方法に関し、特に、電源回路等に用いられるパワートランジスタ及びその製造方法に関する。

近年、高周波大電力デバイスとして窒化ガリウム（ＧａＮ）系の窒化物半導体を用いた電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）の研究が活発に行われている。ＧａＮは窒化アルミニウム（ＡｌＮ）及び窒化インジウム（ＩｎＮ）と様々な混晶を作ることができる。このため、従来のガリウム砒素（ＧａＡｓ）等の砒素系半導体と同様にヘテロ接合を作ることができる。

特に、窒化物半導体のヘテロ接合は、自発分極又はピエゾ分極によって、ドーピングなしの状態においても高濃度のキャリアが接合界面に発生するという特徴がある。この結果、窒化物半導体を用いてＦＥＴを形成した場合には、デプレッション型（ノーマリーオン型）になりやすく、エンハンスメント型（ノーマリーオフ型）の特性を得ることが難しい。しかし、現在パワーエレクトロニクス市場で使用されているデバイスのほとんどがノーマリーオフ型であり、ＧａＮ系の窒化物半導体を用いたＦＥＴにおいてもノーマリーオフ型が強く求められている。

ノーマリーオフ型のＦＥＴは、例えばゲート部を掘り込むことによって閾値電圧をプラスにシフトさせる構造により実現できる（例えば、非特許文献１を参照）。また、サファイア基板の（１０−１２）面上にＦＥＴを作製することにより、窒化物半導体の結晶成長方向に分極電界が生じないようにする方法等も知られている（例えば、非特許文献２を参照）。さらに、ゲート部にｐ型ＧａＮ層を形成した接合型電界効果トランジスタ（ＪＦＥＴ：Junction Field Effect Transistor）がノーマリーオフ型ＦＥＴを実現する有望な構造として提案されている（例えば、特許文献１を参照）。ＪＦＥＴ構造では、アンドープのＧａＮからなるチャネル層とＡｌＧａＮからなるバリア層とのヘテロ界面に発生するピエゾ分極が、ＡｌＧａＮからなるバリア層とｐ型ＧａＮ層とのヘテロ界面に発生するピエゾ分極によって打ち消される。これにより、ｐ型ＧａＮ層が形成されたゲート部直下において２次元電子ガス濃度を小さくすることができるので、ノーマリーオフ特性を実現できる。また、ショットキー接合よりもビルトインポテンシャルが大きなｐｎ接合をゲートに用いることによって、ゲートの立ち上がり電圧を大きくすることができ、正のゲート電圧を印加してもゲートリーク電流を小さくすることができるという利点がある。
T. Kawasaki et al., "Solid State Devices and Materials 2005 tech. digest", ２００５年, ｐ．２０６ M. Kuroda et al., "Solid State Devices and Materials 2005 tech. digest", ｐ．４７０特開２００５−２４４０７２号公報

しかしながら、前記従来のＪＦＥＴを本願発明者らが実際に作製したところ、所謂電流コラプスという現象が生じる問題があることを見いだした。具体的には、高いドレイン電圧を印加した直後にゲートをオフ状態からオン状態にすると、ドレイン電圧を印加しない場合と比較してドレイン電流が減少しオン抵抗が増大する。電流コラプスによるオン抵抗の増大は、高いドレイン電圧が印加されるパワートランジスタにおいては重大な問題となる。

本発明は前記従来の問題を解決し、電流コラプスを抑制し、パワートランジスタに適用可能なノーマリーオフ型の窒化物半導体トランジスタを実現できるようにすることを目的とする。

前記の目的を達成するため、本発明は窒化物半導体トランジスタを、ヘテロ接合界面を形成する窒化物半導体層の上にゲートリセス部を有する窒化物半導体層が形成され且つゲートリセス部にｐ型の半導体層が形成された構成とする。

具体的に、本発明に係る窒化物半導体トランジスタは、基板と、基板の上に形成された第１の窒化物半導体層と、第１の窒化物半導体層の上に形成され、第１の窒化物半導体と比べてバンドギャップエネルギーが大きい第２の窒化物半導体層と、第２の窒化物半導体層の上に形成され、開口部を有する第３の窒化物半導体層と、開口部を埋めるように形成されたｐ型の第４の窒化物半導体層と、第４の窒化物半導体層の上に形成されたゲート電極とを備えていることを特徴とする。

本発明の窒化物半導体トランジスタは、第２の窒化物半導体層の上に形成され、開口部を有する第３の窒化物半導体層を備えている。このため、第１の窒化物半導体層と第２の窒化物半導体層との間に形成されるチャネル層を表面から遠ざけることができる。従って、チャネル層に及ぼす表面準位の影響を低減でき、表面準位に起因した電流コラプスを抑制できる。また、第２の窒化物半導体層と第３の窒化物半導体層とは共に窒化物半導体からなるため、連続成長することができる。従って、第２の窒化物半導体層と第３の窒化物半導体層との界面には界面準位が生じず、第２の窒化物半導体層と第３の窒化物半導体層との界面の影響を考慮する必要がない。さらに、ゲート電極がｐ型の第４の窒化物半導体層の上に形成されているため、ゲート電極直下の２次元電子ガス濃度はそれ以外の領域の２次元電子ガス濃度よりも選択的に小さくできる。その結果、ノーマリーオフ型の特性を実現できる。また、閾値電圧の設定範囲を広くすることができ、＋１Ｖ程度の閾値を実現することが可能となる。

本発明の窒化物半導体トランジスタにおいて、第３の窒化物半導体層は、ｎ型であってもよい。このような構成とすることにより、ゲート電極とソース電極との間又はゲート電極とドレイン電極との間におけるチャネルよりも上方にはアンドープの窒化物半導体層とｎ型の窒化物半導体層の２層が存在する。このため、チャネルの２次元電子ガス濃度を選択的に大きくでき、チャネル抵抗を低減することができる。その結果、ノーマリーオフ型と低オン抵抗化を実現し且つ電流コラプスを抑制することができる。

本発明の窒化物半導体トランジスタにおいて、第２の窒化物半導体層と第４の窒化物半導体層との間に形成された第５の窒化物半導体層をさらに備えていてもよい。このような構成とすることにより、第４の窒化物半導体層の結晶性を向上できる。この場合において、第２の窒化物半導体層と５の窒化物半導体層との間の格子定数の差は、第２の窒化物半導体層と第４の窒化物半導体層との間の格子定数の差よりも小さいことが好ましい。

本発明の窒化物半導体トランジスタにおいて、第２の窒化物半導体層と第３の窒化物半導体層との間に形成された第６の窒化物半導体層をさらに備えていてもよい。この場合において、第６の窒化物半導体層は、ｐ型であることが好ましい。また、第６の窒化物半導体層と４の窒化物半導体層との間の格子定数の差は、第２の窒化物半導体層と第４の窒化物半導体層との間の格子定数の差よりも小さいことが好ましい。

また、第６の窒化物半導体層は第４の窒化物半導体層と比べてバンドギャップが大きくてもよい。この場合において、第６の窒化物半導体層と第４の窒化物半導体層との間に形成された第５の窒化物半導体層をさらに備えていてもよく、さらに、第６の窒化物半導体層と５の窒化物半導体層との間の格子定数の差は、第６の窒化物半導体層と第４の窒化物半導体層との間の格子定数の差よりも小さいことが好ましい。

また、第６の窒化物半導体層は、第１のｐ型層と第１のｐ型層の上に形成された第２のｐ型層とを含んでいてもよい。この場合において、第１のｐ型層は第２のｐ型層と比べてバンドギャップエネルギーが大きく、第２のｐ型層と第４の窒化物半導体層との間の格子定数の差は、第１のｐ型層と第４の窒化物半導体層との間の格子定数の差よりも小さいことが好ましい。

また、第６の窒化物半導体層は、ｎ型であってもよい。この場合において、第６の窒化物半導体層は、第３の半導体層と比べてバンドギャップエネルギーが小さいことが好ましい。

本発明の窒化物半導体トランジスタは、ノーマリーオフ型であることが好ましい。

本発明に係る窒化物半導体トランジスタの製造方法は、基板の上に第１の窒化物半導体層と、該第１の窒化物半導体と比べてバンドギャップエネルギーが大きい第２の窒化物半導体層と、第３の窒化物半導体層とを順次エピタキシャル成長する工程（ａ）と、第３の窒化物半導体層を選択的に除去して開口部を形成する工程（ｂ）と、開口部を埋めるようにｐ型の第４の窒化物半導体層をエピタキシャル成長する工程（ｃ）と、第４の窒化物半導体層の上にゲート電極を形成する工程（ｄ）とを備えていることを特徴とする。

本発明の窒化物半導体トランジスタの製造方法は、第１の窒化物半導体層から第３の窒化物半導体層を順次エピタキシャル成長する工程を備えている。このため、第２の窒化物半導体層と第３の窒化物半導体層との界面には界面準位が生じない。また、第１の窒化物半導体層と第２の窒化物半導体層との間に形成されるチャネルを表面から遠ざけることができる。従って、チャネル層に及ぼす表面準位の影響を低減でき、表面準位に起因した電流コラプスを抑制できる。また、開口部を埋めるようにｐ型の第４の窒化物半導体層をエピタキシャル成長する工程を備えている。このため、ノーマリーオフ型の窒化物半導体トランジスタを容易に形成できる。

本発明の窒化物半導体トランジスタの製造方法において、工程（ｃ）では、第５の窒化物半導体層をエピタキシャル成長した後、続けて第４の窒化物半導体層をエピタキシャル成長してもよい。

本発明の窒化物半導体トランジスタの製造方法において、工程（ａ）では、第２の窒化物半導体層と第３の窒化物半導体層との間に第６の窒化物半導体層をエピタキシャル成長してもよい。

本発明の窒化物半導体トランジスタの製造方法において、第６の窒化物半導体層のエピタキシャル成長は、第１のｐ型層をエピタキシャル成長した後、第２のｐ型層をエピタキシャル成長してもよい。

本発明の窒化物半導体トランジスタの製造方法において、工程（ｂ）では、ウェットエッチングにより第３の窒化物半導体層を選択的に除去してもよい。このような構成とすることにより、開口部を形成する際の再現性が向上し且つ第２の窒化物半導体層にほとんどダメージが生じない。

本発明に係る窒化物半導体トランジスタによれば、電流コラプスを抑制し、パワートランジスタに適用可能なノーマリーオフ型の窒化物半導体トランジスタを実現できる。

（第１の実施形態）
本発明の第１の実施形態について図面を参照して説明する。図１は第１の実施形態に係る窒化物半導体トランジスタを示す断面図である。（０００１）面を主面とするサファイアからなる基板１１の上に、厚さが１００ｎｍのＡｌＮからなるバッファ層１２と、厚さが２μｍのアンドープのＧａＮからなる第１の窒化物半導体層１３と、厚さが１５ｎｍのアンドープのＡｌＧａＮからなる第２の窒化物半導体層１４と、厚さが３０ｎｍのｎ型のＡｌＧａＮからなる第３の窒化物半導体層１５とが形成されている。第３の窒化物半導体層１５は、ゲート領域に第２の窒化物半導体層を露出する開口を有している。第３の窒化物半導体層１５の上には、開口部を埋めるように厚さが１００ｎｍの第４の窒化物半導体層１６が形成されている。第４の窒化物半導体層１６と第２の窒化物半導体層１４及び第３の窒化物半導体層との間には厚さが５ｎｍのアンドープのＡｌＧａＮからなる第５の窒化物半導体層１７が形成されている。ここで、「アンドープ」とは、不純物が意図的に導入されていないことを意味するものとする。

第４の窒化物半導体層１６の上には、パラジウムからなるゲート電極２１が形成されている。ゲート電極２１は、第４の窒化物半導体層１６とオーミック接触している。ゲート電極２１の両側方には、ソース電極２２及びドレイン電極２３がそれぞれ形成されている。本実施形態においては、ソース電極２２及びドレイン電極２３は第４の窒化物半導体層１６、第５の窒化物半導体層１７、第３の窒化物半導体層１５及び第２の窒化物半導体層１４並びに第１の窒化物半導体層１３の一部を除去することにより形成された凹部に形成されている。これにより、ソース電極２２及びドレイン電極２３は、第１の窒化物半導体層１３と第２の窒化物半導体層１４とのヘテロ接合界面の近傍に生じる２次元電子ガスと直接接し、接触抵抗を低減できる。ソース電極２２及びドレイン電極２３は、チタン（Ｔｉ）層とアルミニウム（Ａｌ）層との積層体とすればよい。また、必ずしも凹部に形成する必要はなく、チャネルである２次元電子ガスとオーミック接触していればよい。

第４の窒化物半導体層１６の大部分は、１×１０¹⁹ｃｍ^-3程度のマグネシウム（Ｍｇ）がドーピングされている。これによりキャリア濃度が１×１０¹⁸ｃｍ^-3程度となっている。しかし、ゲート電極直下の深さが１０ｎｍ程度の領域においては、Ｍｇが１×１０²⁰ｃｍ^-3程度ドーピングされている。また、第３の窒化物半導体層１５のキャリア濃度は１×１０¹⁸ｃｍ^-3程度となっている。

本実施形態に係る窒化物半導体トランジスタは、２次元電子ガス濃度をゲート電極直下においてそれ以外の領域よりも小さくできるため、ノーマリーオフ型を実現できる。さらにゲート電極２１とソース電極２２との間及びゲート電極２１とドレイン電極２３との間において、第３の窒化物半導体層１５によりチャネルが半導体層の表面から遠ざけられている。このため、半導体層の表面に生じる表面準位の影響を受けにくい。そのため電流コラプスを抑制することができる。

電流コラプスは、表面準位にトラップされた電子に起因すると考えられる。もし、第３の窒化物半導体層１５が形成されていない場合には、オフ時に数十Ｖ程度の高いドレインバイアスを印加した場合、第２の窒化物半導体層１４の表面準位にトラップされた電子によりゲートドレイン間の２次元電子ガスも空乏化される。表面準位にトラップされた電子の放出時間は捕獲時間と比べて遅いためゲートをオンした直後もゲートドレイン間に空乏層が広がる。このため、チャネルが完全に開かず、チャネル抵抗が増大すると考えられる。

一方、第３の窒化物半導体層１５を備えた本実施形態の窒化物半導体トランジスタにおいては、チャネルと表面準位との距離が大きくなる。このため、オフ時に高いドレインバイアスを印加した場合においてもゲートドレイン間の２次元電子ガスが空乏化されない。従って、ゲートをオンした直後においてもチャネルが全開しておりチャネル抵抗は増大しない。

より効果的に電流コラプスを抑制するためには、第３の窒化物半導体層１５の厚さは１５ｎｍ以上であることが好ましく、第３の窒化物半導体層１５のキャリア濃度は１×１０¹⁷ｃｍ^-3程度以上であることが好ましい。さらに第３の窒化物半導体層は、ｎ型とした方が、２次元電子ガスの濃度を高くすることができる。また、電流コラプスの抑制効果も高くできる。但し、アンドープであってもかまわない。

また、このような構成とすることにより、ゲート電極２１とソース電極２２との間又はゲート電極２１とドレイン電極２３との間において、チャネルの上方にアンドープのＡｌＧａＮからなる第２の窒化物半導体層１４とｎ型のＡｌＧａＮからなる第３の窒化物半導体層１５の２層が存在する。このため、チャネルへの電子供給能力が大きくなり、チャネルの２次元電子ガス濃度を選択的に大きくでき、チャネル抵抗を低減することができる。その結果、ノーマリーオフ型のＦＥＴにおいて電流コラプスを抑制することができるだけでなく、オン抵抗を低減できる。

さらに、第２の窒化物半導体層１４と第３の窒化物半導体層１５とは共に窒化物半導体であり、連続成長させることが可能なため、両者の界面には界面準位が生じない。このため、電子がトラップされるのは第３の窒化物半導体層１５の表面準位のみとなり、効果的に電流コラプスを制御できる。

ゲート領域を形成する第４の窒化物半導体層１６は、ソース電極２２側に偏った位置に形成されている。これはゲート電極２１とドレイン電極２３との距離を大きくすることにより、高いドレイン電圧が印加されたときに生じる電界を緩和して、トランジスタの破壊耐圧を向上するためである。

本実施形態の窒化物半導体トランジスタは、第５の窒化物半導体層１７を備えている。第２の窒化物半導体層１４の上に第４の窒化物半導体層１６を直接再成長すると、ＡｌＧａＮとＧａＮとの格子不定数の差により格子不整合が生じるおそれがある。これにより、第４の窒化物半導体層１６の結晶性が悪化すると、ゲートリーク電流が増加する。しかし、本実施形態のように第２の窒化物半導体層と同じＡｌＧａＮからなる第５の窒化物半導体層１７を一旦再成長することにより、再成長界面における格子不整合を低減できる。このため、第５の窒化物半導体層１７に続けてＧａＮからなる第４の窒化物半導体層を形成することにより、再成長の際の格子不整合を低減し、結晶性が良好な第４の窒化物半導体層１６が形成できる。第５の窒化物半導体層１７は、第２の窒化物半導体層１４と格子不整合が生じにくい組成の層とすることが好ましい。具体的には、第５の窒化物半導体層１７と第２の窒化物半導体層１４との格子定数の差が、第４の窒化物半導体層１６と第２の窒化物半導体層１４との格子定数の差よりも小さい材料により形成することが好ましい。また、第５の窒化物半導体層１７はアンドープに代えてｐ型であってもよい。

以下に、第１の実施形態に係る窒化物半導体トランジスタの製造方法を説明する。まず、図２（ａ）に示すように、サファイアからなる基板１１の（０００１）面上に有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）を用いて、厚さが１００ｎｍのＡｌＮからなるバッファ層１２、厚さが２μｍのアンドープＧａＮからなる第１の窒化物半導体層１３、厚さが１５ｎｍのアンドープＡｌＧａＮからなる第２の窒化物半導体層１４、厚さが３０ｎｍのｎ型ＡｌＧａＮからなる第３の窒化物半導体層１５を順次エピタキシャル成長する。

次に、図２（ｂ）に示すように、ゲート領域において第３の窒化物半導体層１５を選択的に除去して、ゲートリセス部となる開口部１５ａを形成する。第３の窒化物半導体層１５のエッチングは、１０mol／ｌ程度の水酸化カリウム溶液をエッチャントとする、紫外線照射ウェットエッチングにより行うことが好ましい。このようにすれば、アンドープＡｌＧａＮからなる第２の窒化物半導体層１４は、エッチングストップ層として機能するため、再現性良く開口部１５ａを形成できる。また、第２の窒化物半導体層１４にエッチングダメージが導入されるおそれもない。但し、塩素ガス等を用いたドライエッチングを用いて開口部１５ａを形成してもよい。

次に、図２（ｃ）に示すように、ＭＯＣＶＤ法により厚さ５ｎｍのアンドープＡｌＧａＮからなる第５の窒化物半導体層１７と厚さが１００ｎｍのｐ型ＧａＮからなる第４の窒化物半導体層１６とを順次エピタキシャル成長する。この際に、シリコン酸化膜等の絶縁膜からなるマスクを用いて、ゲート領域のみに第５の窒化物半導体層１７及び第４の窒化物半導体層１６を形成してもよい。この場合は、次の第５の窒化物半導体層１７及び第４の窒化物半導体層１６をエッチングする工程を省略できる。

次に、図３（ａ）に示すように、例えば塩素ガスを用いた誘導結合プラズマ（ＩＣＰ：Inductive-Coupled Plasma）によるドライエッチング等により、第４の窒化物半導体層１６及び第５の窒化物半導体層１７のゲート領域以外の領域に形成された部分を選択的に除去する。

次に、図３（ｂ）に示すように、例えば塩素ガスを用いたＩＣＰエッチング等によりソース電極及びドレイン電極を形成する領域において、第３の窒化物半導体層１５及び第２の窒化物半導体層１４並びに第１の窒化物半導体層１３の一部を選択的に除去し、凹部１５ｂを形成する。

次に、図３（ｃ）に示すように、凹部１５ｂにＴｉ層とＡｌ層とを形成した後、窒素雰囲気において６５０℃の熱処理を行い、ソース電極２２及びドレイン電極２３を形成する。続いて、第４の窒化物半導体層１６の上にＰｄからなるゲート電極２１を形成する。

（第２の実施形態）
以下に、本発明の第２の実施形態について図面を参照して説明する。図４は、第２の実施形態に係る窒化物半導体トランジスタの断面構成を示している。図４において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。

第２の実施形態の窒化物半導体トランジスタは、第２の窒化物半導体層１４と第３の窒化物半導体層１５との間に形成された第６の窒化物半導体層１８を備えている。第６の窒化物半導体層１８は、厚さが５ｎｍのｐ型ＧａＮからなる。第６の窒化物半導体層１８は、Ｍｇが１×１０¹⁹ｃｍ^-3程度ドーピングされ、１×１０¹⁸ｃｍ^-3程度のキャリア濃度を有している。

第６の窒化物半導体層１８は、第３の窒化物半導体層１５に開口部を形成する際のウェットエッチングにおいて、エッチングストップ層として機能する。第１の実施形態においては、アンドープの第２の窒化物半導体層１４がウェットエッチングの際のエッチングストップ層として機能したが、本実施形態ではｐ型の第６の窒化物半導体層１８を形成することにより、ウェットエッチングを確実に止めることができる。

また、本実施形態では、第６の窒化物半導体層１８と第４の窒化物半導体層１６とが共にＧａＮからなる。これにより、第６の窒化物半導体層１８の上に第４の窒化物半導体層１６を再成長する際に、成長界面における格子不整合をなくすことができる。従って、第４の窒化物半導体層１６の結晶性を向上させることができる。本実施形態のように第６の窒化物半導体層１８と第４の窒化物半導体層１６とを同一の組成とすれば、第４の窒化物半導体層１６の結晶性を向上させる効果がより高くなる。但し、成長界面における格子不整合を小さくできればどのような組成であってもよい。具体的には、第６の窒化物半導体層１８と第４の窒化物半導体層１６との格子定数の差が、第２の窒化物半導体層１４と第４の窒化物半導体層１６との格子定数の差よりも小さいことが好ましい。

（第２の実施形態の第１変形例）
以下に、第２の実施形態の第１変形例について図面を参照して説明する。図５は第２の実施形態の第１変形例に係る窒化物半導体トランジスタの断面構成を示している。図５において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。

本変形例の窒化物半導体トランジスタは、第２の窒化物半導体層１４と第３の窒化物半導体層１５との間に形成されたｐ型のＡｌＧａＮからなる第６の窒化物半導体層２８を備えている。第６の窒化物半導体層２８をＡｌＧａＮとすることにより、バンドギャップが大きいＡｌＧａＮ層によりｐｎ接合界面が形成できる。これにより、ゲートリーク電流を低減できる。

本変形例においては、第４の窒化物半導体層１６の結晶性を向上するために、ｐ型ＡｌＧａＮからなる第５の窒化物半導体層１７を形成しているが、第５の窒化物半導体層１７はなくてもよい。第５の窒化物半導体層は、第６の窒化物半導体層との格子不整合が小さいことが好ましい。具体的には、第６の窒化物半導体層１８と第５の窒化物半導体層１７との格子定数の差が、第６の窒化物半導体層１８と第４の窒化物半導体層１６との格子定数の差よりも小さいことが好ましい。

ゲートリーク電流を低減するためには、第６の窒化物半導体層２８は、第４の窒化物半導体層１６と比べてバンドギャップが大きいことが好ましい。また、第６の窒化物半導体層と第２の窒化物半導体層１４と同一のＡｌ組成とすれば、形成が容易となる。但し、異なる組成としてもよい。例えば、第２の窒化物半導体層１４をＡｌ_0.15Ｇａ_0.85Ｎとし、第６の窒化物半導体層２８をＡｌ_0.10Ｇａ_0.90Ｎとしてもよい。

（第２の実施形態の第２変形例）
以下に、第２の実施形態の第２変形例について図面を参照して説明する。図６は第２の実施形態の第２変形例に係る窒化物半導体トランジスタの断面構成を示している。図６において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。

本変形例の窒化物半導体トランジスタは、第２の窒化物半導体層１４と第３の窒化物半導体層１５との間に形成された第６の窒化物半導体層３８を備えている。第６の窒化物半導体層３８は、厚さが５ｎｍのｐ型ＡｌＧａＮからなる第１のｐ型層３８Ａと厚さが５ｎｍのＧａＮからなる第２のｐ型層３８Ｂとを含む。

本変形例の窒化物半導体トランジスタは、ｐｎ接合界面がバンドギャップが大きいＡｌＧａＮ層により形成されており、ゲートリーク電流を低減できる。また、第４の窒化物半導体層１６と第２のｐ型層３８Ｂとが同一の組成であるため、第４の窒化物半導体層１６をエピタキシャル成長する際に、成長界面における格子不整合をなくすことができる。従って、第４の窒化物半導体層１６の結晶性を向上させることができる。

ゲートリーク電流を低減するためには、第１のｐ型層３８Ａは、第２のｐ型層３８Ｂよりもバンドギャップが大きい層であることが好ましい。なお、第１のｐ型層３８Ａと第２の窒化物半導体層１４と同一のＡｌ組成とすれば、形成が容易となる。但し、異なる組成としてもよい。例えば、第２の窒化物半導体層１４をＡｌ_0.15Ｇａ_0.85Ｎとし、第２のｐ型層３８ＢをＡｌ_0.10Ｇａ_0.90Ｎとしてもよい。

第２のｐ型層３８Ｂは、第４の窒化物半導体層１６と同一の組成とすれば、第４の窒化物半導体層１６の結晶性を向上させる効果を大きくできる。但し、成長界面における格子不整合を小さくできればどのような組成であってもよい。具体的には、第２のｐ型層３８Ｂと第４の窒化物半導体層１６との格子定数の差が、第１のｐ型層３８Ａと第４の窒化物半導体層１６との格子定数の差よりも小さいことが好ましい。

（第３の実施形態）
以下に、本発明の第３の実施形態について図面を参照して説明する。図７は、第３の実施形態に係る窒化物半導体トランジスタの断面構成を示している。図７において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。

第３の実施形態の窒化物半導体トランジスタは、第２の窒化物半導体層１４と第３の窒化物半導体層１５との間に形成された第６の窒化物半導体層１９を備えている。第６の窒化物半導体層１９は、厚さが５ｎｍのｎ型ＧａＮからなる。

第６の窒化物半導体層１９は、第３の窒化物半導体層１５に開口部を形成する際のウェットエッチングにおいて、エッチングストップ層として機能する。第２の実施形態においては、ｐ型の第６の窒化物半導体層１８がウェットエッチングの際のエッチングストップ層として機能したが、エッチングする窒化物半導体層１５と同一導電型であるｎ型であっても第３の窒化物半導体層１５よりもバンドギャップの小さい第６の窒化物半導体層１９を形成することによりウェットエッチングを止めることができる。

各実施形態及び変形例において、基板１１をサファイア（０００１）基板としたが、ＳｉＣ、ＧａＮ又はＳｉ等のいかなる基板でもよい。また、良好な結晶性を実現できる限り、いかなる面方位でもよい。

第２の窒化物半導体層１４は、第１の窒化物半導体層１３をＧａＮとした場合には、Ａｌ_0.15Ｇａ_0.85Ｎとすれば、良好なチャネルを形成できる。但し、Ａｌ組成は適宜変更してかまわない。

第３の窒化物半導体層１５のＡｌ組成は、第２の窒化物半導体層１４と同一の組成としてもよく、異なる組成としてもよい。また、ＡｌＧａＮに代えて、Ｇａを含まないＡｌＮ又はＡｌを含まないＧａＮとしてもよい。ＡｌＮとする場合には、５００℃程度の低い温度でアモルファス状にエピタキシャル成長することが好ましい。通常、数μｍの厚いＧａＮ層が形成された上にＡｌＮ層を形成すると、格子不整合が大きいためにクラックが発生しやすい。しかし、低温成長することにより３０ｎｍ程度までクラックを発生することなく形成することができる。また、低温成長したＡｌＮは、現像液等のアルカリ性溶液により容易にウェットエッチングできるため、開口部の形成が容易となるという効果も得られる。

第４の窒化物半導体層１６は、ＧａＮとすればＭｇの活性化がしやすく好ましいが、他の組成としてもよい。

第６の窒化物半導体層の膜厚は、適宜変更してかまわない。但し、第６の窒化物半導体層がｐ型の場合、あまり厚くなると第６の窒化物半導体層を介してリーク電流が流れるため、ゲート電極とドレイン電極との間及びゲート電極とソース電極との間において正孔が空乏化する厚さとする。

ゲート電極は良好なオーミック接触を実現できる限り、Ｎｉ等の他の金属でもよい。

本実施形態において窒化物半導体材料はＧａＮとＡｌＧａＮを用いたが、これらに限られるものではなく、例えばＩｎＧａＮや、ＡｌＩｎＧａＮを用いてもよい。また、各層の膜厚も適宜変更してかまわない。

本発明に係る窒化物半導体トランジスタ及びその製造方法は、オン抵抗が小さく且つ電流コラプスが抑制されたノーマリーオフ型の窒化物半導体トランジスタを実現でき、特にテレビ等の民生機器の電源回路に用いられるパワートランジスタ及びその製造方法等として有用である。

本発明の第１の実施形態に係る窒化物半導体トランジスタを示す断面図である。本発明の第１の実施形態に係る窒化物半導体トランジスタの製造方法を工程順に示す断面図である。本発明の第１の実施形態に係る窒化物半導体トランジスタの製造方法を工程順に示す断面図である。本発明の第２の実施形態に係る窒化物半導体トランジスタを示す断面図である。本発明の第２の実施形態の第１変形例に係る窒化物半導体トランジスタを示す断面図である。本発明の第２の実施形態の第２変形例に係る窒化物半導体トランジスタを示す断面図である。本発明の第３の実施形態に係る窒化物半導体トランジスタを示す断面図である。

符号の説明

１１基板
１２バッファ層
１３第１の窒化物半導体層
１４第２の窒化物半導体層
１５第３の窒化物半導体層
１５ａ開口部
１５ｂ凹部
１６第４の窒化物半導体層
１７第５の窒化物半導体層
１８第６の窒化物半導体層
１９第６の窒化物半導体層
２１ゲート電極
２２ソース電極
２３ドレイン電極
２８第６の窒化物半導体層
３８第６の窒化物半導体層
３８Ａ第１のｐ型層
３８Ｂ第２のｐ型層

Claims

基板と、
前記基板の上に形成された第１の窒化物半導体層と、
前記第１の窒化物半導体層の上に形成され、前記第１の窒化物半導体と比べてバンドギャップエネルギーが大きい第２の窒化物半導体層と、
前記第２の窒化物半導体層の上に形成され、開口部を有する第３の窒化物半導体層と、
前記開口部を埋めるように形成されたｐ型の第４の窒化物半導体層と、
前記第４の窒化物半導体層の上に形成されたゲート電極と、
前記第２の窒化物半導体層と前記第４の窒化物半導体層との間に形成された第５の窒化物半導体層とを備え、
前記第１の窒化物半導体層、及び前記第２の窒化物半導体層は、アンドープであり、
前記第３の窒化物半導体層は、ｎ型であり、
前記第２の窒化物半導体層と前記５の窒化物半導体層との間の格子定数の差は、前記第２の窒化物半導体層と前記第４の窒化物半導体層との間の格子定数の差よりも小さいことを特徴とする窒化物半導体トランジスタ。
前記第２の窒化物半導体層と前記第３の窒化物半導体層との間に形成された、ｐ型である第６の窒化物半導体層をさらに備えていることを特徴とする請求項１に記載の窒化物半導体トランジスタ。
前記第６の窒化物半導体層と前記４の窒化物半導体層との間の格子定数の差は、前記第２の窒化物半導体層と前記第４の窒化物半導体層との間の格子定数の差よりも小さいことを特徴とする請求項２に記載の窒化物半導体トランジスタ。
前記第６の窒化物半導体層は、前記第４の窒化物半導体層と比べてバンドギャップエネルギーが大きいことを特徴とする請求項２に記載の窒化物半導体トランジスタ。
前記第６の窒化物半導体層と前記第４の窒化物半導体層との間に前記第５の窒化物半導体層が形成されたことを特徴とする請求項４に記載の窒化物半導体トランジスタ。
前記第６の窒化物半導体層と前記５の窒化物半導体層との間の格子定数の差は、前記第６の窒化物半導体層と前記第４の窒化物半導体層との間の格子定数の差よりも小さいことを特徴とする請求項５に記載の窒化物半導体トランジスタ。
前記第６の窒化物半導体層は、第１のｐ型層と該第１のｐ型層の上に形成された第２のｐ型層とを含むことを特徴とする請求項２に記載の窒化物半導体トランジスタ。
前記第１のｐ型層は前記第２のｐ型層と比べてバンドギャップエネルギーが大きく、
前記第２のｐ型層と前記第４の窒化物半導体層との間の格子定数の差は、前記第１のｐ型層と前記第４の窒化物半導体層との間の格子定数の差よりも小さいことを特徴とする請求項７に記載の窒化物半導体トランジスタ。
ノーマリーオフ型であることを特徴とする請求項１〜８のいずれか１項に記載の窒化物半導体トランジスタ。