[go: up one dir, main page]

CN102017090A - 混合冲切方法 - Google Patents

混合冲切方法 Download PDF

Info

Publication number
CN102017090A
CN102017090A CN2009801154790A CN200980115479A CN102017090A CN 102017090 A CN102017090 A CN 102017090A CN 2009801154790 A CN2009801154790 A CN 2009801154790A CN 200980115479 A CN200980115479 A CN 200980115479A CN 102017090 A CN102017090 A CN 102017090A
Authority
CN
China
Prior art keywords
wafer
die
cut
layer
carry out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801154790A
Other languages
English (en)
Inventor
M·布鲁卡特
M·米热蒂
S·莫利纳里
E·内雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN102017090A publication Critical patent/CN102017090A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Punching Or Piercing (AREA)

Abstract

本发明涉及冲切结构(500)的方法，该结构(500)包括键合到第二晶片(300)的第一晶片(200)，该第一晶片(200)具有倒角边。该方法包括在该第一晶片中的预定深度(Pd1)上通过机械加工执行冲切该第一晶片(200)的边缘的第一步骤(S4)。在所述第一冲切步骤之后，执行在该第一晶片的至少剩余厚度上非机械冲切的第二步骤(S5)。

Description

混合冲切方法
技术领域
本发明涉及制造多层半导体结构或衬底(也称为多层半导体晶片)的领域，该多层半导体结构或衬底是通过将至少一层转移到支撑件上而产生。通过将第一晶片分子键合在第二晶片或支撑件上来形成转移层，所述第一晶片通常在键合之后被减薄。所述第一晶片也可以包括全部或部分部件，或者多个微部件，当其与部件的三维(3D)集成一起出现时，要求将一层或多层微部件转移到最后的支撑件上，并且其也与电路转移，例如在制造背光成像器件时，一同出现。
背景技术
用于形成转移层和支撑件的晶片的边缘通常具有倒角(chamfer)或边角修圆(edge rounding)，其利于晶片的操作并且避免如果这些边缘突起而在边缘处出现破损，这样的破损会产生污染晶片表面的微粒。倒角可以是圆形和/或圆锥形。
但是，倒角的存在会阻碍支撑件与晶片在其外围很好的接触。从而在转移层上出现外围区域，而在所述外围区域上转移层不能键合或者不能适当地键合到支撑衬底。由于转移层的外围区域容易以非控制方式破损该结构并且由多余碎片或微粒污染该结构，因此必须去除转移层的外围区域。
因而，一旦晶片已经键合到支撑件并且在任何必要的减薄之后，转移层再被冲切(trimming)，以便去除其上延伸有倒角的外围区域。冲切经常主要通过机械加工来完成，特别是通过磨蚀或磨削暴露在支撑件上的转移层的表面来完成。
但是，这样冲切会引起以下问题，即在转移层和支撑件之间的键合界面处出现剥落，以及在转移层本身中出现剥落。更准确的说，在键合界面，剥落问题相当于在邻近转移层的外围的某个区域上的转移层分层，这种分层可以被界定为宏剥落(macro peel-off)。由于倒角的存在，键合能量在接近转移层的外围的情况下较低。因此，在该区域的磨削将使得该转移层在其与支撑衬底的键合界面的部分分离。当转移层包括部件时更容易出现上述分离。当部件出现在转移层中，不会采用通常在键合之后被执行以加强键合界面的高温退火，因为这些部件不能承受退火这样的温度。
此外，当转移层包括例如电路、触点的部件，以及特别包括由金属形成的区域，磨削会在存在于转移层中的部件的线饰(motif)处产生分层，这样的分层被界定为微剥落。
冲切步骤中该结构中的加热和/或机械应力超过特定程度的情况下，出现宏剥落现象和微剥落现象。在完整的转移层冲切过程中，经常到达这一程度。
发明内容
本发明的目的在于通过提供一种冲切结构的方法来克服上述缺点，该结构包括键合到第二晶片的第一晶片，所述第一晶片具有倒角的边并且包含部件，所述方法包括在该第一晶片中的预定深度上通过机械加工执行冲切该第一晶片的边缘的第一步骤，以及之后执行的在该第一晶片的至少剩余厚度上至少部分地非机械冲切的第二步骤，所述第一冲切步骤由在其下表面包括凹槽的磨削装置执行。
因此，通过限制机械冲切的深度以及至少部分非机械，即不仅仅采用对晶片的机械摩擦，冲切来完成，从而限制响应于宏剥落现象和微剥落现象的加热和/或应力。此外，通过在所述第一冲切步骤中采用在其下表面包括有凹槽的磨削装置将改善将去除的材料的排出以及冷却液体的利用。这进一步减小了在所述第一冲切步骤过程中的加热和/或应力。
根据本发明的一个方面，在所述第一冲切步骤中，在不深于该第一晶片厚度的50％处机械加工该第一晶片。所述第一冲切步骤仅仅是通过机械磨损(例如通过磨削装置)该第一晶片的材料来执行。
根据本发明的另一方面，在至少等于该倒角边延伸的宽度上执行所述第一冲切步骤和第二冲切步骤。在2mm至8mm的范围，优选为2mm至5mm范围的宽度上执行所述第一冲切步骤和所述第二冲切步骤。
根据本发明的一个实施方式，通过化学蚀刻执行所述第二冲切步骤。
根据另一实施方式，通过化学等离子蚀刻执行所述第二冲切步骤。
根据又一实施方式，通过化学机械抛光(CMP)执行所述第二冲切步骤。
根据再一实施方式，通过破碎或破损在所述第一冲切步骤之后将要冲切的剩余部分来执行所述第二冲切步骤。
本发明也提供了制造三维复合结构的方法，该方法包括：至少一步在第一晶片的一个面上制造一层部件的步骤；将包含部件层的所述第一晶片的面键合到第二晶片上的步骤；以及依据本发明的冲切方法执行的至少冲切所述第一晶片的步骤。
采用本发明的冲切方法意味着可以通过堆叠两个或更多晶片来制造三维结构，而将在晶片间的键合界面处以及在部件层处的分层风险降到最低。部件层之一可以包括图像传感器。
附图说明
图1A至1E是依据本发明的一个实施方式的冲切方法的示意图；
图2是在如图1A至1E所示的方法中执行的步骤的流程图；
图3A至3F是示出采用本发明的冲切方法制造三维结构的示意图；
图4是在制造如图3A至3F所示的三维结构的过程中执行的步骤的流程图；以及
图5是示出在图3D中使用的磨削装置的下表面的视图。
具体实施方式
本发明一般应用于通过分子键合或任意其它类型的键合(例如，阳极键合、金属键合或粘结剂键合)来冲切包含至少两个组合在一起的晶片的结构，从而可以预先在第一晶片中形成部件，该第一晶片之后将键合到构成支撑件的第二晶片上。晶片一般是可以具有不同直径的圆形，具体而言，直径为100mm(毫米)、200mm或300mm。在此使用的术语“部件”是指由与晶片材料不同以及对高温敏感的材料所制造的任何类型的元件，该高温通常指用于加强键合界面的高温。这些部件特别对应于形成电子部件的全部或部分的元件或者多个电子微部件，例如电路、触点或者有源层，这些部件如果暴露在高温下有可能被损坏，甚至被销毁。部件也可以对应于元件、线饰(motif)或层，其由具有不同于晶片的膨胀系数的材料制造，这些部件在高温下容易在晶片内产生不同的膨胀程度，从而使晶片变形或损坏。
换句话说，当第一晶片包括这样的部件，则不能在键合后经历高温退火。因此，如上所述，晶片之间的键合能量通常被限制为500mJ/m2(毫焦耳/平方米)至1J/m2(焦耳/平方米)的范围，使得结构在机械冲切过程中对宏剥落现象更加敏感。此外，由于以上原因，冲切也会引起微剥落，其对应于在第一晶片的部件处分层(在第一晶片中形成部件的一个或多个堆叠中分离)。
一般而言，本发明特别应用于组合结构，其不能经受高温键合退火，同样也采用由具有不同的膨胀系数的晶片的组合(例如，蓝宝石上硅、玻璃上硅等)形成的异质结构。本发明也可以用于更标准的绝缘体上硅(SOI)型结构，即SOI结构，其中两个晶片由硅构成。对于这类结构，本发明特别用于形成具有一层厚度大于10μm(微米)或者具有不同性质的堆叠层的结构。事实上，已经发现，当采用已知现有技术执行冲切，这些结构很容易在冲切步骤中损坏。
为此，本发明提出了在两个步骤中执行冲切，即第一冲切操作或机械加工步骤，其完全是机械方式(削、磨、刨等)但不限于该第一晶片的预定深度，之后执行的第二冲切步骤是利用至少部分是非机械的装置，即不仅仅是在晶片上摩擦或机械磨损的装置。因此，限制了响应于宏剥落现象和微剥落现象的加热和/或应力。
以下参照图1A至1E和图2来描述冲切方法的一个实施方式。
如图1A所示，将被冲切的结构100通过将第一晶片101组合到例如由硅制得的第二晶片102而形成。所示的第一晶片101和第二晶片102在此具有相同直径。然而，它们也可以具有不同的直径。在此描述的示例中，采用所属领域技术人员熟知的分子键合技术来执行组合。应当想到，分子键合的原理是基于将两个表面直接接触，即不使用任何特定键合材料(粘结剂、蜡、焊料等)。这样的操作要求将被键合的表面足够平滑、不含微粒或污染物，从而使得键合的表面充分靠近而允许开始接触，通常来说，其间隔距离小于几个纳米。在这种情况下，两个表面直接的吸引力要高到足以引起分子键合(由于待键合到一起的两个表面的原子或分子的电子相互作用，通过一组吸引力(范德华力)而引发键合)。
在低温下粘结两个晶片从而不损坏部件和/或第一晶片。更确切的说，晶片在室温下相互接触之后，可以在低于450℃的温度下执行键合强化退火，高于该温度的情况下如铝或铜的某些金属开始略微变形(creep)。
在两个晶片接触之前，在两个晶片的一个上形成氧化层类型的其它层(未示出)。第一晶片101包括部件层103的层以及倒角边，该倒角边是包括上倒角104和下倒角105的边缘。在图1A中，晶片具有圆形倒角。当然，晶片也可以具有由不同形状，例如圆锥形的倒角或边角修圆。一般而言，术语“倒角边”是指在晶片边缘的隆起线(ridge)被斜切而使得靠近其外围的两个晶片不能很好接触的任意晶片边缘。
通过分子键合将晶片101和102相互抵靠而组合在一起来形成结构100(步骤S1，图1B)。根据第一晶片101的初始厚度，为了形成具有预定厚度e的转移层106而使第一晶片101减薄(步骤S2，图1C)，例如大约10μm。在超出倒角边的层或晶片的上面和下面之间测量厚度e。在冲切操作之前优选执行减薄步骤。但是，将第一晶片减薄的步骤仍然是可选的，也可以不执行之前所述的减薄步骤而执行冲切第一晶片的步骤。
接下来，执行冲切结构100，主要包括除去包括倒角105的层106的环形部分，倒角104在将第一晶片101减薄的过程中已经被除去。根据本发明，冲切步骤从以下步骤开始，即通过对层106的上表面(边缘磨削)机械操作或机械加工来执行的第一冲切步骤(步骤S3，图1D)。采用磨削装置或任何其它工具可以进行机械操作，磨削装置或任何其它工具适于机械磨除层的材料。去除的环形部分的宽度ld至少对应于倒角延伸的宽度。对于其直径等于100mm、200mm和300mm的晶片而言，冲切宽度ld通常在2mm至8mm范围以内，优选在2mm至5mm范围以内。
在第一冲切步骤中，层106在小于层106的厚度e的深度Pd 1上被冲击。更确切地说，深度Pd 1等于或小于厚度e的50％。转移层的厚度一般为大约1μm至15μm。在所述第一步骤中的冲切深度例如在7μm至8μm的数量级，从而层的厚度为15μm。
限制机械加工的深度可以减小层中以及层与第二晶片之间的键合界面上的加热和/或应力。
在图1D中，以如垂直于衬底平面的概略方式显示冲切层106的侧面。但是，依据所使用的磨削装置的类型，冲切侧面可以具有不同形状的轮廓，即不是完全的直线形，例如略微向内弯曲的形状。具体而言，当磨削装置或冲切轮在至少一个面上具有凹槽时，就能获得这样向内完全的侧面。很显然，由于存在这些凹槽，有利于将在冲切操作中分布在轮上和靠近轮的被除去的材料排出，以及有利于液体循环(通常为水)。这进一步限制了晶片边缘处的加热/应力，并且能够进一步改善冲切质量。当层或晶片的冲切侧面不具有近直线轮廓的情况下，第一冲切步骤的宽度(例如宽度ld)至少对应于晶片或层被冲击的宽度(在冲切过程中，冲切宽度可以由此被略微减小)。
然后，通过第二冲切步骤完成冲切，所述第二冲切步骤至少部分是非机械的，即采用不同于涉及仅对层的材料用工具进行机械磨损操作或摩擦操作的技术的材料去除技术(步骤S4，图1E)。在与第一冲切步骤相同深度的宽度ld以及至少对应于层106的剩余厚度的深度Pd 2上执行所述第二冲切步骤(即，e-Pd 1)。
具体而言，可以通过已知为湿法蚀刻的化学蚀刻执行所述第二冲切步骤。化学蚀刻液被选为具有冲击材料的功能。例如，由于是硅材料，可以使用氢氧化四甲基铵(TMAH)蚀刻液。
也可以采用反应离子蚀刻(也称为“等离子蚀刻”或“干法蚀刻”)执行所述第二冲切步骤。该蚀刻技术为所属领域技术人员所熟知。概括而言，这是一种物理化学蚀刻技术，其在离子化气体与将被蚀刻的晶片或层的表面之间应用离子轰击和化学反应。气体原子与层或晶片的原子反应以形成由泵吸装置排空的新的挥发物种。
也可以通过化学机械抛光(CMP)执行所述第二冲切步骤，一种已知的抛光技术采用与含有能够化学冲击层的表面的试剂(例如NH4OH)以及机械冲击所述表面的研磨微粒(例如硅石微粒)两者的结合抛光液的织物。与完全是非机械的干法与湿法蚀刻技术不同，化学机械抛光仅仅部分是非机械的，但是与完全是机械冲切(例如磨削)相比，化学机械抛光可以限制晶片上的力和加热。
依据又一实施方式，在所述第一冲切步骤之后，通过破碎或破裂将被冲切的剩余部分来执行第二冲切步骤。通过对剩余部分施加压力或破裂力，例如使用支撑工具、喷水、激光等，可以破碎该剩余部分。
本发明的冲切方法所属的特定非唯一领域是制造三维结构。
以下参照图3A至3F和图4来描述制造三维结构的方法，依据本发明的一个实施方式，通过转移到在初始衬底上形成的微部件层的支撑件上来制造三维结构。
制造三维结构始于以下步骤：在第一晶片200的表面上形成第一系列微部件204，该第一晶片200的边缘具有上倒角206和下倒角205(图3A，步骤S1)。在此描述的示例中，第一晶片200是多层SOI型结构，即其包括置于衬底203上的硅层201，存在于层201和衬底203之间的掩埋氧化层202(例如，SiO2层)，其中衬底203也是硅材料。晶片200的厚度大约为600μm至900μm。对于直径为200mm(8英寸)的晶片而言，标准厚度为725μm。
微部件204通过光刻形成，采用能够限定形成对应于将被制造的微部件的线饰的区域的掩模。
第一晶片200的面包括考虑分子键合的键合技术将其与第二晶片300的面紧密接触的微部件204(步骤S2，图3B)。晶片300的厚度为大约725μm。以与第一晶片200相同的方式，第二晶片300的边缘具有上倒角301和下倒角302。氧化层207，例如由SiO2形成，也形成与包括微部件204的第一晶片200的面上。在此所述的示例中，第一晶片200和第二晶片300的直径为200mm。
在键合之后，并且如图3C所示，第一晶片200被减薄以去除微部件层204上的部分第一晶片(步骤S3)，即衬底203。在该方法的这一阶段，掩埋层202被优选保留，以便保护部件不被可能的污染物、微粒等损坏。第一晶片200可以被减薄，特别是通过磨削或化学机械抛光(CMP)衬底203的步骤，其停止于距离键合界面50μm处，随后是化学冲击到掩埋氧化层202的步骤，例如通过由TMAH或KOH蚀刻来实现。减薄也可以通过以下方法来实现，即沿之前在由原子注入的晶片200中形成的弱化平面分裂或破裂。有利地，掩埋绝缘层202用于限定剩余的晶片200的厚度。在减薄步骤之后，晶片200的厚度e为大约10μm。在其它情况下，晶片200的厚度e可为1μm至15μm。
因此获得复合结构500，其由第二晶片300以及第一晶片200的剩余部分形成。
依据本发明，执行机械冲切结构500的第一步骤，包括去除晶片200的环形部分(步骤S4，图3D)。使用磨削装置400、在旋转平面(未示出)中支撑的结构500来执行第一冲切步骤。如图5所示，磨削装置400的下面被构造为具有凹槽410。如上所述，已经发现，具有这种结构面的磨削装置可以限制加热和应力。很显然，也可以采用不具有这种结构面的磨削装置来执行冲切。
在第一冲切步骤中，结构200在大约4mm的宽度ld以及大约5μm的深度Pd 1上被冲击，由此意味着在此描述的示例中能够充分减小加热和/或应力以防止出现宏剥落和/或微剥落。
然后由第二非机械冲切步骤完成冲切，该第二冲切步骤由采用例如TMAH溶液的化学蚀刻执行。在宽度ld以及深度Pd 2上执行所述第二冲切步骤，该深度包括层201的剩余厚度以及第二层300的厚度(步骤S5，图3E)。
一旦冲切结构500已经结束，在已经移走层202之后，第二层微部件214将形成于层201的暴露表面(图3F，步骤S6)。在上述的示例中，对准掩埋的微部件204形成微部件214。为此采用光刻掩模技术；其类似于形成微部件204的光刻掩模技术。
在一个变形中，通过层的堆叠，即通过将一层或多层附加的层转移到层201上来形成三维结构，其中每个附加层与直接邻接的层或多层对准。对每层转移层执行本发明的两步冲切方法。此外，在附加层的每一步转移之前，可以将一层氧化层沉积到暴露层之上，例如一层正硅酸乙酯(TEOS)氧化层，以便有助于组合以及防止冲切区域随后被化学冲击(对于该区域，下方晶片的材料暴露)。
依据特定实施方式，微部件层中的其中一层具体可以包括图像传感器。
依据另一实施方式，在将第二支撑晶片与构成转移层的第一晶片组合起来之前，已经在第二支撑晶片中形成部件。

Claims (15)

1.一种冲切结构(100)的方法，该冲切结构(100)包括键合到第二晶片(102)的第一晶片(101)，该第一晶片(101)具有倒角边(104、105)并且包含部件(103)，该方法包括在该第一晶片(101)中的预定深度(Pd 1)上通过机械加工执行冲切该第一晶片(101)的边缘的第一步骤，以及之后执行的在该第一晶片的至少剩余厚度上非机械冲切的第二步骤，所述第一冲切步骤由在其下表面包括凹槽的磨削装置执行。
2.如权利要求1所述的方法，其特征在于，所述第一冲切步骤仅通过机械磨损该第一晶片(101)的材料而执行。
3.如权利要求1或2所述的方法，其特征在于，在所述第一冲切步骤中，在该第一晶片厚度的50％处或更浅处机械加工该第一晶片(101)。
4.如权利要求1至3中任意一项所述的方法，其特征在于，在宽度(ld)上执行所述第一冲切步骤和第二冲切步骤，其中该宽度至少等于该倒角边延伸的宽度。
5.如权利要求4所述的方法，其特征在于，在范围在2mm至8mm的宽度(ld)上执行所述第一冲切步骤和所述第二冲切步骤。
6.如权利要求1至5中任意一项所述的方法，其特征在于，通过化学蚀刻执行所述第二冲切步骤。
7.如权利要求1至5中任意一项所述的方法，其特征在于，通过等离子蚀刻执行所述第二冲切步骤。
8.如权利要求1至5中任意一项所述的方法，其特征在于，通过化学机械抛光执行所述第二冲切步骤。
9.如权利要求1至5中任意一项所述的方法，其特征在于，在所述第一冲切步骤之后，通过破碎或破损将要冲切的剩余部分来执行所述第二冲切步骤。
10.一种制造三维复合结构(500)的方法，包括至少一步在第一晶片(200)的一面上制造一层部件层(204)的步骤，将该第一晶片(200)的包括部件层(204)的一面键合到第二晶片(300)上的步骤，以及根据如权利要求1至9中任意一项所述的冲切方法执行的至少冲切该第一晶片(200)的步骤。
11.如权利要求10所述的方法，其特征在于，该方法包括在所述键合步骤之后的将该第一晶片(200)减薄的步骤。
12.如权利要求10或11所述的方法，其特征在于，该方法还包括在与包含该第一部件层(204)的面相反的该第一晶片(200)的面上制造第二微部件层(214)的步骤。
13.如权利要求10至12中任意一项所述的方法，其特征在于，该方法包括在所述键合步骤之前的在包含第一部件层(204)的该第一晶片(200)的面上形成氧化层(207)的步骤。
14.如权利要求10至13中任意一项所述的方法，其特征在于，该第一晶片(200)是SOI型结构。
15.如权利要求10至14中任意一项所述的方法，其特征在于，至少第一部件层(204)包括图像传感器。
CN2009801154790A 2008-09-02 2009-07-31 混合冲切方法 Pending CN102017090A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0855872 2008-09-02
FR0855872A FR2935535B1 (fr) 2008-09-02 2008-09-02 Procede de detourage mixte.
PCT/EP2009/059960 WO2010026006A1 (en) 2008-09-02 2009-07-31 A mixed trimming method

Publications (1)

Publication Number Publication Date
CN102017090A true CN102017090A (zh) 2011-04-13

Family

ID=40521695

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801154790A Pending CN102017090A (zh) 2008-09-02 2009-07-31 混合冲切方法

Country Status (8)

Country Link
US (1) US20110117691A1 (zh)
EP (1) EP2321842A1 (zh)
JP (1) JP2011523779A (zh)
KR (1) KR101185426B1 (zh)
CN (1) CN102017090A (zh)
FR (1) FR2935535B1 (zh)
TW (1) TW201027608A (zh)
WO (1) WO2010026006A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105271108A (zh) * 2015-09-10 2016-01-27 武汉新芯集成电路制造有限公司 一种晶圆的键合方法
CN110323178A (zh) * 2019-07-04 2019-10-11 长春长光圆辰微电子技术有限公司 一种soi晶圆边缘零空洞的工艺制程方法
CN115579282A (zh) * 2022-11-04 2023-01-06 湖北三维半导体集成创新中心有限责任公司 晶圆的处理方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2899594A1 (fr) 2006-04-10 2007-10-12 Commissariat Energie Atomique Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
FR2935536B1 (fr) 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
FR2950734B1 (fr) * 2009-09-28 2011-12-09 Soitec Silicon On Insulator Procede de collage et de transfert d'une couche
FR2954585B1 (fr) * 2009-12-23 2012-03-02 Soitec Silicon Insulator Technologies Procede de realisation d'une heterostructure avec minimisation de contrainte
FR2957189B1 (fr) 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage post meulage.
FR2957716B1 (fr) * 2010-03-18 2012-10-05 Soitec Silicon On Insulator Procede de finition d'un substrat de type semi-conducteur sur isolant
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes
FR2967295B1 (fr) * 2010-11-05 2013-01-11 Soitec Silicon On Insulator Procédé de traitement d'une structure multicouche
US8765578B2 (en) * 2012-06-06 2014-07-01 International Business Machines Corporation Edge protection of bonded wafers during wafer thinning
US9064770B2 (en) * 2012-07-17 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for minimizing edge peeling in the manufacturing of BSI chips
JP2014107448A (ja) * 2012-11-28 2014-06-09 Nikon Corp 積層半導体装置の製造方法および積層半導体製造装置
US9721832B2 (en) * 2013-03-15 2017-08-01 Kulite Semiconductor Products, Inc. Methods of fabricating silicon-on-insulator (SOI) semiconductor devices using blanket fusion bonding
FR3007576B1 (fr) * 2013-06-19 2015-07-10 Soitec Silicon On Insulator Procede de transfert d'une couche de circuits.
CN107924810B (zh) * 2015-09-04 2022-09-30 南洋理工大学 包封基板的方法
US10580823B2 (en) * 2017-05-03 2020-03-03 United Microelectronics Corp. Wafer level packaging method
US10818488B2 (en) * 2017-11-13 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer structure and trimming method thereof
US11482506B2 (en) * 2020-03-31 2022-10-25 Taiwan Semiconductor Manufacturing Company Limited Edge-trimming methods for wafer bonding and dicing
JP7550018B2 (ja) 2020-10-28 2024-09-12 東京エレクトロン株式会社 処理方法及び処理システム
CN112289694A (zh) * 2020-10-30 2021-01-29 长江存储科技有限责任公司 晶圆键合方法
FR3120985B1 (fr) * 2021-03-19 2023-03-31 Soitec Silicon On Insulator Procédé de fabrication d’une hétérostructure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2673568Y (zh) * 2004-01-09 2005-01-26 洛阳轴承集团有限公司 杯形泵水砂轮
CN101185154A (zh) * 2005-06-01 2008-05-21 信越半导体股份有限公司 贴合晶片的制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263425A (ja) * 1991-02-18 1992-09-18 Toshiba Corp 半導体基板の研削装置及び研削方法
US5266511A (en) * 1991-10-02 1993-11-30 Fujitsu Limited Process for manufacturing three dimensional IC's
JP3352129B2 (ja) * 1992-12-04 2002-12-03 株式会社東芝 半導体基板の製造方法
JPH0917984A (ja) * 1995-06-29 1997-01-17 Sumitomo Sitix Corp 貼り合わせｓｏｉ基板の製造方法
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
JP3352896B2 (ja) * 1997-01-17 2002-12-03 信越半導体株式会社 貼り合わせ基板の作製方法
JPH10223497A (ja) * 1997-01-31 1998-08-21 Shin Etsu Handotai Co Ltd 貼り合わせ基板の作製方法
EP0935280B1 (en) * 1998-02-04 2004-06-09 Canon Kabushiki Kaisha SOI substrate
JP3635200B2 (ja) * 1998-06-04 2005-04-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6863774B2 (en) * 2001-03-08 2005-03-08 Raytech Innovative Solutions, Inc. Polishing pad for use in chemical-mechanical planarization of semiconductor wafers and method of making same
US6717212B2 (en) * 2001-06-12 2004-04-06 Advanced Micro Devices, Inc. Leaky, thermally conductive insulator material (LTCIM) in semiconductor-on-insulator (SOI) structure
US6790748B2 (en) * 2002-12-19 2004-09-14 Intel Corporation Thinning techniques for wafer-to-wafer vertical stacks
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
JP4175650B2 (ja) * 2004-08-26 2008-11-05 シャープ株式会社 半導体装置の製造方法
JP4918229B2 (ja) * 2005-05-31 2012-04-18 信越半導体株式会社 貼り合わせウエーハの製造方法
JP2008073832A (ja) * 2006-09-19 2008-04-03 Add:Kk 薄型ウェハ製作用研削砥石及び研削方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2673568Y (zh) * 2004-01-09 2005-01-26 洛阳轴承集团有限公司 杯形泵水砂轮
CN101185154A (zh) * 2005-06-01 2008-05-21 信越半导体股份有限公司 贴合晶片的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105271108A (zh) * 2015-09-10 2016-01-27 武汉新芯集成电路制造有限公司 一种晶圆的键合方法
CN110323178A (zh) * 2019-07-04 2019-10-11 长春长光圆辰微电子技术有限公司 一种soi晶圆边缘零空洞的工艺制程方法
CN115579282A (zh) * 2022-11-04 2023-01-06 湖北三维半导体集成创新中心有限责任公司 晶圆的处理方法
CN115579282B (zh) * 2022-11-04 2024-03-22 湖北三维半导体集成创新中心有限责任公司 晶圆的处理方法

Also Published As

Publication number Publication date
TW201027608A (en) 2010-07-16
US20110117691A1 (en) 2011-05-19
EP2321842A1 (en) 2011-05-18
KR101185426B1 (ko) 2012-10-02
FR2935535A1 (fr) 2010-03-05
KR20110007138A (ko) 2011-01-21
FR2935535B1 (fr) 2010-12-10
JP2011523779A (ja) 2011-08-18
WO2010026006A1 (en) 2010-03-11

Similar Documents

Publication Publication Date Title
CN102017090A (zh) 混合冲切方法
CN102017092B (zh) 顺序冲切方法
TWI867594B (zh) 用於簡化的輔具晶圓的dbi至矽接合
US6841848B2 (en) Composite semiconductor wafer and a method for forming the composite semiconductor wafer
KR101299719B1 (ko) 열적-기계적 효과들을 사용하여 트리밍을 수반한 다중층 구조체의 제조 프로세스
US8298916B2 (en) Process for fabricating a multilayer structure with post-grinding trimming
US20090061595A1 (en) Method for dividing a semiconductor substrate and a method for producing a semiconductor circuit arrangement
CN103258778A (zh) 带有空腔的衬底的制备方法
CN101075559A (zh) 薄化晶片的方法
JP4652053B2 (ja) 支持基板へ転送される有用な材料層の面積を増加させる方法
JP4368851B2 (ja) 支持基板へ転送される有用な材料層の輪郭を平坦にする方法
JP2008071907A (ja) 半導体チップの製造方法、及び半導体チップ
JP2006032486A (ja) 半導体ウエハのチップ化方法
JP2008120014A (ja) 表面保護テープ及びこの表面保護テープを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110413