CN112289694A - 晶圆键合方法 - Google Patents
晶圆键合方法 Download PDFInfo
- Publication number
- CN112289694A CN112289694A CN202011193800.1A CN202011193800A CN112289694A CN 112289694 A CN112289694 A CN 112289694A CN 202011193800 A CN202011193800 A CN 202011193800A CN 112289694 A CN112289694 A CN 112289694A
- Authority
- CN
- China
- Prior art keywords
- wafer
- bonding layer
- bonding
- trimming
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 238000009966 trimming Methods 0.000 claims abstract description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000005406 washing Methods 0.000 claims description 7
- 238000000227 grinding Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 5
- 230000000295 complement effect Effects 0.000 claims description 3
- 230000004927 fusion Effects 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 4
- 238000002360 preparation method Methods 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 96
- 238000004140 cleaning Methods 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/8393—Reshaping
- H01L2224/83947—Reshaping by mechanical means, e.g. "pull-and-cut", pressing, stamping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
一种晶圆键合方法，包括：提供第一晶圆与第二晶圆，所述第一晶圆与所述第二晶圆各具有用以相键合的第一键合层与第二键合层；将所述第二晶圆上下倒置叠加在所述第一晶圆上，通过所述第一键合层与所述第二键合层将所述第一晶圆与所述第二晶圆键合在一起；减薄所述第一晶圆远离所述第一键合层一侧的厚度；以及对所述第一晶圆与所述第二晶圆一起进行缺口修整。通过仅执行一次修边制程，达到降低制备成本与减小缺口修整距离的技术效果，提高有效芯片的数量。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种晶圆键合方法。
背景技术
在半导体制程中，随着工艺技术的发展，对单位面积的集成度要求越来越高，通常可以使用晶圆键合的方式来将不同晶圆接合以提高集成度。然而，在现有的晶圆键合方法中通常需要至少两道的缺口修整制程，不但造成晶圆制造的成本负担，更由于多道缺口修整制程而减少了有效芯片的数量。因此，有必要提供一种晶圆键合方法，以解决上述的技术问题。
发明内容
本发明的目的在于提供一种晶圆键合方法。
为了实现上述目的，本发明一方面提供一种晶圆键合方法，包括以下步骤：
提供第一晶圆与第二晶圆，所述第一晶圆与所述第二晶圆各具有用以相键合的第一键合层与第二键合层；
将所述第二晶圆上下倒置叠加在所述第一晶圆上，通过所述第一键合层与所述第二键合层将所述第一晶圆与所述第二晶圆键合在一起；
减薄所述第一晶圆远离所述第一键合层一侧的厚度；以及
对所述第一晶圆与所述第二晶圆一起进行缺口修整。
进一步地，通过熔融键合的方式将所述第一键合层与所述第二键合层对接。
进一步地，对所述第一晶圆与所述第二晶圆一起进行所述缺口修整后还包括以下步骤：
对所述第一晶圆的减薄表面进行平面修整研磨；以及
对所述第二晶圆的远离所述第二键合层一侧的表面进行平面修整研磨。
进一步地，通过化学机械研磨来进行研磨。
进一步地，所述第一晶圆为阵列器件。
进一步地，所述第二晶圆为互补式金属氧化物半导体器件。
进一步地，所述缺口修整为根据对光刻胶的洗边处理的设定而修整出的具有第一边缘宽度与第一修整厚度的晶圆边缘。
进一步地，所述洗边处理的设定为根据形成金属互连层工艺中的光刻胶覆盖状态而设定。
进一步地，所述洗边处理的设定为根据形成所述第一键合层与所述第二键合层工艺中的光刻胶覆盖状态而设定。
进一步地，所述第一边缘宽度在1至2毫米之间。
本发明相较于现有技术仅执行了一次修边制程，达到降低制备成本与减小缺口修整距离的效果，提高有效芯片的数量。可见，本发明具有显著的进步性。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1A-1D为晶圆键合方法的步骤图。
图2A-2D为本发明实施例提供的晶圆键合方法的步骤图。
具体实施方式
为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，本发明说明书所使用的词语“实施例”意指用作实例、示例或例证，并不用于限定本发明。
请参照图1A-1D所示，其为晶圆键合方法的步骤图。所述方法包括以下步骤：步骤S11：提供经第一次缺口修整后的第一晶圆11与第二晶圆12，所述第一晶圆11与第二晶圆12各具有用以相键合的第一键合层111与第二键合层121(参图1A)。
在该步骤中，所述第一次缺口修整包括对所述第一晶圆11进行厚度与边缘宽度的修整，并且在所述第一晶圆11的经所述第一次缺口修整与未经所述第一次缺口修整的交界处具有第一断面13，所述第一断面13与所述第一晶圆11的边缘的距离为D1(例如1毫米)。
步骤S12：将所述第二晶圆12上下倒置叠加在所述第一晶圆11上，通过所述第一键合层111与所述第二键合层121将所述第一晶圆11与所述第二晶圆12键合在一起(参图1B)。
步骤S13：减薄所述第一晶圆11远离所述第一键合层111一侧的厚度(参图1C)。在该步骤中，由于所述第一断面13本身即为不稳定的结构，当在使用磨床(grinder)对所述第一晶圆11减薄时，所述第一断面13处会累积应力而形成脆弱点。当所述第一晶圆11受到应力时，容易在所述第一断面13的位置上发生膜层剥落(peeling)或是碎裂(chipping)的现象而在所述第一断面13处往所述第一晶圆11中心的方向产生裂痕长度为A1的裂痕。
步骤S14：对所述第一晶圆11与所述第二晶圆12一起进行第二次缺口修整(参图1D)。
在该步骤中，所述第二次缺口修整包括对所述第一晶圆11与所述第二晶圆12进行厚度与边缘宽度的修整，并且在所述第一晶圆11与所述第二晶圆12的经所述第二次缺口修整与未经所述第二次缺口修整的交界处形成第二断面14，所述第二断面14与所述第二晶圆12的边缘的距离为D2(所述第一晶圆11与所述第二晶圆12相互对齐)。可以通过执行所述第二次缺口修整将于所述第一断面13所产生的裂痕移除，即D2不小于D1与裂痕长度A1的和。
然而，随着半导体工艺对单位面积中的集成度要求越来越高，在晶圆中所堆叠的膜层也越来越厚，若所述晶圆所堆叠的膜层较所述第一晶圆11所堆叠的膜层厚，则所述晶圆会形成较所述第一断面13的深度深的断面，造成在对所述晶圆进行减薄时，产生更严重的剥落或是碎裂现象，从而在进行第二次缺口修整时需要修整大于D2的距离才能将裂痕移除，但如此的话会牺牲掉更多有效的芯片数量，增加晶圆制造的成本。因此，为了解决上述技术问题，本发明提供一种晶圆键合方法。
请参照图2A-2D所示，其为本发明实施例提供的晶圆键合方法的步骤图。所述方法包括以下步骤：
步骤S21：提供第一晶圆21与第二晶圆22，所述第一晶圆21与所述第二晶圆22各具有用以相键合的第一键合层211与第二键合层221(参图2A)。
在本发明中，所述第一晶圆21可以为阵列(array)器件，例如含有薄膜晶体管(thin-film transistor,TFT)的集成电路器件；所述第二晶圆22可以为互补式金属氧化物半导体(complementary metal-oxide-semiconductor,CMOS)器件，例如含有金属氧化层半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor,MOSFET)或是图像传感器的集成电路器件。
步骤S22：将所述第二晶圆22上下倒置叠加在所述第一晶圆21上，通过所述第一键合层211与所述第二键合层221将所述第一晶圆21与所述第二晶圆22键合在一起(参图2B)。
在该步骤中，所述第一键合层211包括第一膜层2111与设置于其中的第一键合过孔2112，所述第二键合层221包括第二膜层2211与设置于其中的第二键合过孔2212，可以通过例如熔融键合的方式将所述第一键合过孔2112与所述第二键合过孔2212对接。可以理解的是，还可以使用静电键合、直接键合、以及焊烧键合等方式来键合所述第一晶圆21与所述第二晶圆22，本发明并未对键合方式做限制。
步骤S23：减薄所述第一晶圆21远离所述第一键合层211一侧的厚度(参图2C)。在该步骤中，减薄后的所述第一晶圆21的边缘为连续的圆滑曲面，并非具有不稳定结构的断面，当在使用磨床(grinder)对所述第一晶圆21减薄时，所述圆滑曲面处不易累积应力，因此能够有效抑制剥落或是碎裂的现象。
步骤S24：对所述第一晶圆21与所述第二晶圆22进行缺口修边(参图2D)。在该步骤中，由于所述第一晶圆21与所述第二晶圆22在制备的过程中会执行例如边缘球状物移除法(edge bead removal,EBR)或是晶圆边缘曝光法(wafer edge exposure,WEE)的洗边处理，经过洗边处理过的区域中的芯片为无效的芯片，在执行所述缺口修整时通常会同时将洗边区域移除，因此在设定缺口修整的距离时会同时考虑到洗边处理的设定以及减薄所述第一晶圆21时所造成的裂痕长度，也就是说所述缺口修整可以根据对光刻胶的洗边处理的设定而修整出的具有第一边缘宽度W与第一修整厚度T的晶圆边缘(如图2D所示)。然而，由于剥落或碎裂的现象已被有效抑制，因此洗边区域的距离得以设定在适当或是最小的范围内，可以根据例如形成金属互连层(例如半导体制程中的铜制程阶段)工艺中的光刻胶覆盖状态而设定，或是根据形成所述第一键合层211与所述第二键合层221工艺中的光刻胶覆盖状态而设定，从而减少缺口修整的距离，降低无效的芯片数量。
在本实施例中，所述第一边缘宽度W在1至2毫米之间。
在该步骤中，通常在所述步骤S23中所生成的所述第一键合过孔2112与所述第二键合过孔2212使用的蚀刻气体为碳氟气体，若通入碳氟气体的流量没有控制好，则很容易在晶圆表面形成碳残留物(carbon-based residual)，尤其是在结构较为松散的地方(例如上述的第一断面13)，若未将所述碳残留物移除，当在键合所述第一晶圆21与所述第二晶圆22时，存在有所述碳残留物的所述第一晶圆21与所述第二晶圆22的表面会产生例如气泡缺陷(bubbledefect)的缺陷，从而降低晶圆良率。本发明通过在键合后才对所述第一晶圆21与所述第二晶圆22进行缺口修整，减少不稳定结构的存在，从而使所述碳残留物不易残留，减少缺陷并提高晶圆良率。
在所述步骤S24步骤后还包括以下步骤：
对所述第一晶圆21的减薄表面进行平面修整研磨；以及
对所述第二晶圆22的远离所述第二键合层221一侧的表面进行平面修整研磨。在该步骤中，所述研磨制程可以通过化学机械研磨(chemical-mechanical planarization,CMP)来达成。该步骤的目的是为了后续在所述第一晶圆上键合其他晶圆或是为了后续封装所执行的步骤。
本发明相较于现有技术仅执行了一次修边制程，达到降低制备成本与减小缺口修整距离的技术效果，提高有效芯片的数量。再者，由于所述修边是在键合后进行，能够有效地降低所述碳残留物的残留，提高晶圆良率。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种晶圆键合方法，其特征在于，包括以下步骤：
提供第一晶圆与第二晶圆，所述第一晶圆与所述第二晶圆各具有用以相键合的第一键合层与第二键合层；
将所述第二晶圆上下倒置叠加在所述第一晶圆上，通过所述第一键合层与所述第二键合层将所述第一晶圆与所述第二晶圆键合在一起；
减薄所述第一晶圆远离所述第一键合层一侧的厚度；以及
对所述第一晶圆与所述第二晶圆一起进行缺口修整。
2.根据权利要求1所述的方法，其特征在于：通过熔融键合的方式将所述第一键合层与所述第二键合层对接。
3.根据权利要求1所述的方法，其特征在于，对所述第一晶圆与所述第二晶圆一起进行所述缺口修整后还包括以下步骤：
对所述第一晶圆的减薄表面进行平面修整研磨；以及
对所述第二晶圆的远离所述第二键合层一侧的表面进行平面修整研磨。
4.根据权利要求3所述的方法，其特征在于：通过化学机械研磨来进行研磨。
5.根据权利要求1所述的方法，其特征在于：所述第一晶圆为阵列器件。
6.根据权利要求1所述的方法，其特征在于：所述第二晶圆为互补式金属氧化物半导体器件。
7.根据权利要求1所述的方法，其特征在于：所述缺口修整为根据对光刻胶的洗边处理的设定而修整出的具有第一边缘宽度与第一修整厚度的晶圆边缘。
8.根据权利要求7所述的方法，其特征在于：所述洗边处理的设定为根据形成金属互连层工艺中的光刻胶覆盖状态而设定。
9.根据权利要求7所述的方法，其特征在于：所述洗边处理的设定为根据形成所述第一键合层与所述第二键合层工艺中的光刻胶覆盖状态而设定。
10.根据权利要求7所述的方法，其特征在于：所述第一边缘宽度在1至2毫米之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011193800.1A CN112289694A (zh) | 2020-10-30 | 2020-10-30 | 晶圆键合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011193800.1A CN112289694A (zh) | 2020-10-30 | 2020-10-30 | 晶圆键合方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112289694A true CN112289694A (zh) | 2021-01-29 |
Family
ID=74352666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011193800.1A Pending CN112289694A (zh) | 2020-10-30 | 2020-10-30 | 晶圆键合方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112289694A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7636118B2 (ja) | 2021-07-15 | 2025-02-26 | 株式会社ディスコ | 積層デバイスウェーハの形成方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102136448A (zh) * | 2010-01-25 | 2011-07-27 | S.O.I.Tec绝缘体上硅技术公司 | 对结构进行退火的退火过程 |
| JP2011523779A (ja) * | 2008-09-02 | 2011-08-18 | エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ | 混合トリミング方法 |
| CN102194667A (zh) * | 2010-03-02 | 2011-09-21 | S.O.I.Tec绝缘体上硅技术公司 | 使用热机械作用通过修整制造多层结构的过程 |
| CN103035580A (zh) * | 2012-07-24 | 2013-04-10 | 上海华虹Nec电子有限公司 | 应用于薄硅片的临时键合和解离工艺方法 |
| US20140113452A1 (en) * | 2012-10-18 | 2014-04-24 | United Microelectronics Corp. | Wafer edge trimming method |
| TW201417163A (zh) * | 2012-10-18 | 2014-05-01 | United Microelectronics Corp | 晶圓邊緣修整方法 |
| CN108074797A (zh) * | 2016-11-14 | 2018-05-25 | 三星电子株式会社 | 制作衬底结构的方法 |
| CN109545672A (zh) * | 2018-11-21 | 2019-03-29 | 德淮半导体有限公司 | 晶圆键合方法以及键合晶圆 |
| JP2020096132A (ja) * | 2018-12-14 | 2020-06-18 | 株式会社東京精密 | 貼り合わせウェーハのエッジトリミング加工方法 |
-
2020
- 2020-10-30 CN CN202011193800.1A patent/CN112289694A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011523779A (ja) * | 2008-09-02 | 2011-08-18 | エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ | 混合トリミング方法 |
| CN102136448A (zh) * | 2010-01-25 | 2011-07-27 | S.O.I.Tec绝缘体上硅技术公司 | 对结构进行退火的退火过程 |
| CN102194667A (zh) * | 2010-03-02 | 2011-09-21 | S.O.I.Tec绝缘体上硅技术公司 | 使用热机械作用通过修整制造多层结构的过程 |
| CN103035580A (zh) * | 2012-07-24 | 2013-04-10 | 上海华虹Nec电子有限公司 | 应用于薄硅片的临时键合和解离工艺方法 |
| US20140113452A1 (en) * | 2012-10-18 | 2014-04-24 | United Microelectronics Corp. | Wafer edge trimming method |
| TW201417163A (zh) * | 2012-10-18 | 2014-05-01 | United Microelectronics Corp | 晶圓邊緣修整方法 |
| CN108074797A (zh) * | 2016-11-14 | 2018-05-25 | 三星电子株式会社 | 制作衬底结构的方法 |
| CN109545672A (zh) * | 2018-11-21 | 2019-03-29 | 德淮半导体有限公司 | 晶圆键合方法以及键合晶圆 |
| JP2020096132A (ja) * | 2018-12-14 | 2020-06-18 | 株式会社東京精密 | 貼り合わせウェーハのエッジトリミング加工方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7636118B2 (ja) | 2021-07-15 | 2025-02-26 | 株式会社ディスコ | 積層デバイスウェーハの形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230008039A1 (en) | Processing stacked substrates | |
| US11652083B2 (en) | Processed stacked dies | |
| US20240371850A1 (en) | Techniques for processing devices | |
| US20030129809A1 (en) | Wafer splitting method using cleavage | |
| US20020037631A1 (en) | Method for manufacturing semiconductor devices | |
| KR101487371B1 (ko) | 기판의 재활용 방법, 적층 웨이퍼 제작 방법 및 적합한 재활용 도너 기판 | |
| US6113721A (en) | Method of bonding a semiconductor wafer | |
| JPH11154655A (ja) | 半導体ウェハの製造方法 | |
| US8603897B2 (en) | Method for manufacturing bonded wafer | |
| CN112289694A (zh) | 晶圆键合方法 | |
| JP3632531B2 (ja) | 半導体基板の製造方法 | |
| JP2009099875A (ja) | 半導体装置の製造方法 | |
| US5849636A (en) | Method for fabricating a semiconductor wafer | |
| CN116403890A (zh) | 封装方法 | |
| KR20080002485A (ko) | 본디드 ｓｏｉ 웨이퍼 제조방법 | |
| JPH0897111A (ja) | Ｓｏｉ基板の製造方法 | |
| JP6245376B2 (ja) | 半導体装置の製造方法 | |
| JPH10209408A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2003124147A (ja) | 半導体装置の製造方法 | |
| JP2003151939A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0837169A (ja) | 半導体基板の研削方法及び研削装置及び半導体装置の製造方法 | |
| US20240243006A1 (en) | Systems and methods for bonding semiconductor devices | |
| CN110534423B (zh) | 半导体器件及其制作方法 | |
| US11201134B2 (en) | Method of manufacturing semiconductor device | |
| JPH1116861A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210129 |