TW201027608A - A mixed trimming method - Google Patents
A mixed trimming method Download PDFInfo
- Publication number
- TW201027608A TW201027608A TW098128543A TW98128543A TW201027608A TW 201027608 A TW201027608 A TW 201027608A TW 098128543 A TW098128543 A TW 098128543A TW 98128543 A TW98128543 A TW 98128543A TW 201027608 A TW201027608 A TW 201027608A
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- trimming
- layer
- bonding
- finishing
- Prior art date
Links
- 238000009966 trimming Methods 0.000 title claims description 53
- 238000000034 method Methods 0.000 title claims description 39
- 235000012431 wafers Nutrition 0.000 claims description 104
- 239000000463 material Substances 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 10
- 238000005498 polishing Methods 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims description 2
- 239000000919 ceramic Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 10
- 238000000227 grinding Methods 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 9
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 8
- 230000032798 delamination Effects 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 239000000428 dust Substances 0.000 description 4
- 238000005299 abrasion Methods 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 230000003750 conditioning effect Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 238000010002 mechanical finishing Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- WJMXTYZCTXTFJM-UHFFFAOYSA-N 1,1,1,2-tetraethoxydecane Chemical compound C(C)OC(C(OCC)(OCC)OCC)CCCCCCCC WJMXTYZCTXTFJM-UHFFFAOYSA-N 0.000 description 1
- 239000011165 3D composite Substances 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 239000012809 cooling fluid Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000004049 embossing Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002175 menstrual effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Punching Or Piercing (AREA)
Description
201027608 六、發明說明: 【發明所屬之技術領域】 結構或基板(亦稱為多層 本發明係關於產生多層半導體 導體晶圓)之領域,其係藉由將至少一層轉移至—支撐 上而產生。該鲤轉移層係藉由將一第一晶圓分子鍵結至 半 物 一第二晶圓或支撑物上而形成’該第一晶圓大致上係緊接 於結合之後薄化。該第一晶圓亦可包含一組件之全部或一
部分或者複數個微組件,如關於組件之三維(3D)整合所發 生,其要求將一個或更多層微組件轉移至一最終支撐物 上,且亦如關於舉例言之在製造背光成像裝置中之電路轉 移所發生。 【先前技術】 用以形成該等經轉移層及該等支撐物的晶圓㈣緣大致 上具有倒角或邊緣圓角’用以促進其操作,及用以避免若 該等邊緣凸出可能發生在該等邊緣的破裂,此類破裂係污 ❿㈣等晶圓表面的塵粒的來源。該等倒角之形狀可加以w 化及/或削平。 …:而jtb類倒角之存在阻止在該支撐物與該晶圓其周圍 之間的良好接觸 '结果,存在—周圍區域,在該周圍區域 該經轉移層未結合或未適當結合至該支撐基板。須將該經 轉移層的此周圍區域消⑨,因為其易於以一未受控之方式 破裂’巾且以不希望之碎片或塵粒污染該結構。 因此,一旦已將該晶圓結合至該支撐物並且在其任何必 要之薄化後’接著修整該經轉移層,以便移除該等倒角延 142401.doc 201027608 伸的周圍區域。通常修整基本上係藉由機械加工尤其藉由 從該經轉移層之暴露表面磨耗或研磨直到該支擇物而進 行。 然而’此類修整引起有關脫落之問題,其同時在該經轉 移層與該支#物之間之結合界面及在該經轉移層本身中。 更精確者,在該結合界面,脫落問題對應於在該層之周圍 之附近之某些區域之經轉移層的脫層,可將該脫層稱為巨 觀脫落。因為該等倒角之存在,在靠近該層的周圍,該結 合旎量較低。結果,此區中的研磨可能引起該層在其與該 支撐基板之結合界面的部分分離。當該經轉移層包含組件 時’該分離係更可能。#組件存在於該經轉移層㈣,不 使用正常於結合後進行以強化該結合界面的高溫退火,因 為組件不能耐受此類退火的溫度。 此外’當該層包括諸如電路、接頭之組件及尤其從金屬 $成的區域時’研磨可能引起在該經轉移層中存在之組件 之化紋圖案處之脫層,可將該脫層稱為微觀脫落。 在該修整步驟期間,於超出該結構中之加熱及/或機械 應力的某—位準時,發生巨觀及微觀脫落的此類現象。在 忒經轉移層之完整修整期間,經常達到此水準。 【發明内容】 本發明之目的係藉由提出 上述缺點,該結構包括結合 °玄第晶圓具有一倒角邊緣 由機械加工而進行之修整該 —種修整一結構之方法來克服 至一第二晶圓的一第一晶圓, 而且包括組件,該方法包括藉 第一晶圓之邊緣達該第一晶圓 142401.doc 201027608 中之一預定深度的一第一本邮 步驟,緊接著至少部分非機械修 整達δ亥第一晶圓之至少兮翻| ^ '•亥剩餘厚度的一第二步驟,該第— 修整步驟係使用於其下 表面包含凹槽的一研磨器而進 行。 因此,藉由限制機械佟 爾1 U整的深度並且藉由至少部分非機 械(亦即非單獨牽涉贫a °曰日圓上的機械摩擦)的修整完成之, 造成巨觀及微觀脫落規& 見象的加熱及/或應力受到限制。此 外,藉由在該第一修砵牛 ^ V驟期間使用於其下部表面包含凹 的研磨态,移除之材料的排出及冷卻流體的循環得以 改良。此在該第一修整步驟期間進一步減小加熱及,或應 力。 曰據本發月之—_樣,在該第—修整步驟期間,將該第 圓加工達不超過該第一晶圓之厚度之的一深度。 該第-修整步驟係藉由機械磨損掉(諸如藉由研磨)該第一 晶圓之材料而單獨進行。 ❿〃根據本發明之另—態樣,該等第-及第二修整步驟經進 二達至少等於該倒角邊緣延伸所達之寬度的—寬度。可進 行X等第及第二修整步驟達2 mm至8 mm範圍中較佳者2 mm至5 mm範圍中的一寬度。 根據該方法之—具體實施例,該第二修整步驟係藉由化 學姓刻而進行。 根據另具體實施例,該第二修整步驟係藉由化學電漿 敍刻而進行。 根據又另—具體實施例,該第二修整步驟係藉由化學機 142401.doc 201027608 械抛光(CMP)而進行。 根據再又另一具體實施例’該第二修整步驟係藉由在噹 第一修整步驟之後斷裂或破裂待修整之剩餘部分而9進行^ 本發明亦提供一種產生一三維複合結構之方法,該方法 包括在一帛一晶圓之一面產生一層组件之至少—步=、將 包括該層組件之第一晶圓之面結合至一第二晶圓上之一步 驟,及根據本發明之修整方法而進行之修整至少該第 圓的一步驟。 aa 使用本發明之修整方法意謂三維結構可藉由堆疊兩個或 更多個晶圓而產生,最小化同時在該等晶圓之間的結合界 面及在該等組件層之脫層之風險。該等組件層之一可包含 影像感測器。 【實施方式】 本發明大致上應用於修整一結構,該結構包括藉由分子 鍵結或任何其他類型之結合(諸如陽極結合、金屬結合或 以黏著劑結合)而組裝一起之至少兩個晶圓,可能有組件 在該第一晶圓中預先形成’然後將其結合至構成一支樓物 之第二晶圓。該等晶圓大致上具有圓形輪廓,可能具有不 同直徑,特別疋,100毫米(mm)、200 mm或3〇〇 mm之直 徑。如此處所使用之術語「組件」意謂以不同於該晶圓之 材料並且對一般用以強化該結合界面之高溫敏感之材料而 產生之任何類型的元件《此等組件尤其相當於形成一電子 組件之全部或一部分或者複數個電子微組件的元件,諸如 電路或接頭或主動層’其若暴露於高溫,可能損壞甚或毁 142401.doc -6- 201027608 壞。該等組件亦可相當於元件、花紋圖案或層,其係使用 具有不同於該晶圓之膨脹係數的膨腹係數的材料產生,並 且在高溫下易於在該晶圓中建立不同程度之膨脹,而可能 使其變形及/或損壞。 . 換言之’ #該第—晶圓包含此等組件時,其無法承受結 • 纟後之高溫退火。結果,通常將該等晶圓間之結合能量限 制= 500 mJ/m2[毫焦耳/平方公尺]至1 J/m2[焦耳/平方公尺] _ &圍中&值如以上所据述,其提供在機械修整期間 對巨觀脫落現象更敏感之所得結構。此外,如以上所解 釋,該修整亦可引起微觀脫落,其相當於於在該第一晶圓 中之組件之脫層(在形成該第一晶圓中之組件之一個或更 多個堆疊中之分離)。 更一般言之’本發明特定應用於無法經受-高溫結合退 火之已組裝結構,亦如關於藉由具有不同膨服係數之晶圓 之一組裝而形成的異質結構(舉例言之,藍寶石上矽、玻 ❹ 4切等等)所發生。其亦可應用於更多標準絕緣層上石夕 ⑼υ類型結構’即⑽結構,其中該等兩個晶圓係由石夕組 成。對於此類型之結構,本發明特定應用於具有一層之結 構的形成,該層呈現多於10微米之厚度,或者包括= 有不同本質之層的一堆疊。事實上,已觀察:當使用該已 知先前技術進行該修整時,在該修整步驟期間,此等结構 易於損壞。 'σ 為此,本發明提出以兩個步驟進行修整,亦即:完全機 械(研磨、磨耗、刨削等等)但限於該第一晶圓中之定 142401.doc 201027608 深度之修整動作或加卫的—第―步驟,緊接著使用至少部 分非機械之構件(亦即非單料涉該晶圓上之摩擦或機械 磨損之構件)所進行的一第二修整步驟。因此,造成巨觀 及微觀脫落現象之加熱及/或應力受到限制。 一修整方法之一具體實施例係參考圖以至ie及圖2而在 下文描述。 如圖1A中可見,待修整之一結構1〇〇係藉由組裝一第一 晶圓101與一第二晶圓102(例如’矽)而形成。此處顯示的 該等第一及第二晶圓101及1〇2具有相同直徑。然而,其等 可具有不同直徑。在此處描述的實例中,組裝係藉由分子 鍵結(為熟悉技術者所熟知之一技術)而進行。應想起分子 鍵結的原理係基於使兩個表面直接接觸,亦即未使用一特 定結合材料(黏著劑、蠟、焊接料等等)。此一操作要求待 結合之表面係充分平滑、沒有塵粒或污染物,而且使得其 等充分接近在一起以容許起始接觸,通常至一小於數奈米 之距離。在此類情況下’該等兩個表面之間的吸弓丨力係足 夠高以引起分子鍵結(由結合在一起之兩個表面的原子或 分子之間的電子互相作用所致的該組吸引力(凡得瓦力(van der Waals forces))誘發的結合)。 介於該等兩個晶圓之間的黏著性係在一低溫下進行,以 便不損壞該等組件及/或該第一晶圓。更精確言之,在周 圍溫度下使該等晶圓接觸之後,可進行一結合強化退火, 但在一小於450°C之溫度’超過該溫度,一些金屬(諸如銘 或銅)開始潛變。 142401.doc 201027608 氧化物層類型的一額外層(未顯示)可於使該等兩個晶圓 接觸之前在其等之一上形成。該第一晶圓101包括一層組 件103且具有一倒角邊緣,亦即包括一上部倒角1 〇4及一下 部倒角105的一邊緣。在圖1A中,該等晶圓具有圓形倒 角。然而,該等晶圓亦可具有含不同形狀(諸如以—斜角 之形狀)的倒角或邊緣圓角。一般而言,術語「倒角邊 ❹ 緣」意謂已削平該等隆起緣致使在該等兩個晶圓之間接近 其周圍之接觸不良之任何晶圓邊緣。 該等晶圓101及102係藉由分子鍵結將一者抵靠另一者加 以組裝而形成該結構1〇〇(步驟S1,圖1B)。取決於該第一 晶圓101之初始厚度,可將此薄化以便形成具有一預定厚 度e(例如大約1〇 μηι)之一經轉移層1〇6(步驟S2,圖⑴卜該 厚度e係在該倒角邊緣外之該層或該晶圓的上部面與下部 面之間測置。較佳者此薄化步驟係在該修整操作之前進 打。然而,該第一晶圓之薄化仍係可選的而且可未進行一 先前薄化步驟而進行該第一晶圓之修整。 其次,進行該結構100之修整’主要在於消除包括該倒 角105之層106的-環形部分’在該第-晶圓101之薄化期 間已/肖除a倒角104。根據本發明,修整開始於:藉由從 X曰t上。P面起之機械動作或加工(邊緣研磨)而進行的 整步驟(步驟S3,圖1D)。該機械動作 =員掉該層之材料的—研磨器或任何其他工二 所達之寬部分的寬度ld相當於至少該等倒角延伸 .又士於具有100 mm、200 _及3〇〇酿之—直 142401.doc 201027608 铨之曰曰圓該修整寬度ld大致上係在2 mm至8 mm之範圍 中,較佳者在2 mm至5 mm之範圍中。 在該第一修整步驟期間’侵蝕該層106達小於該層1〇6之 厚度e的深度Pd!。更精確者,該深度pd]係該厚度6之 或更乂 ''般而言’該等經轉移層具有在約1 μπι至1 5 μΠ1之範圍中的一厚度。對於具有15 μιη之一厚度的一層, 在ι第步驟期㈤,該修整深度例如可係纟致7至8哗。 對機械加工之深度的此限制可減小同時在該層中及在該 層與該第m結合界面的加熱及/或應力。 在圖1D中,以一圖解方式顯示該經修整層1 之側面, 其係垂直於該基板之平面。然而,取決於使用之研磨器之 類型,該修整側面之剖面可具有非完全直線的不同形狀, ^如—稍微向内彎曲的形狀。特^言《,當該研磨器或修 &輪在此等面之至少—者具備凹槽時,獲得此類向内彎曲 的側面。似乎在該修整操作期㈤,此类員凹槽之存在促進該 W除之材料的#出及分注於與帛近於該輪之液體(大致 上係水)的循環。此進一步限制在該晶圓邊緣之加熱/應 力而且可進一步增進該修整品質。當該層或晶圓之經修 整側面不具有一近直線剖面時,該第一修整步驟之寬度 (諸如寬度Id)至少相當於該晶圓或層受到侵姓之寬度(然後 在修整期間可稍微地減小該修整寬度)。 、'後藉由至少部分非機械的(亦即使用除該等單獨牽涉 在^層之材料上之—卫具的—機械磨損動作或摩擦動作以 外的材料移除技術)—第二修整步驟完成修整(步驟,圖 142401.doc 201027608 1E)。此第二修敕半 同之寬μ達與該第—修❹驟期間相 X 達至少相當於該層106之剩餘 Pd2(亦即,e_Pd丨)。 /木度 特定言之, 韻刻)而進行。 定。舉例言之 姓刻溶液。 該第二修整步驟可藉由化學蝕刻(亦稱為濕 該化學蝕刻溶液係根據待侵蝕之材料而選 ,對於矽,可使用一氫氧化四甲銨(TMah)
=二修整步驟亦可使用反應性離子蝕刻(亦稱為電漿 “乾蝕刻)而執行。此蝕刻技術係為熟悉者所熟知。 =言之’其係一物理化學㈣技術,其在該電離氣體與 (刻之晶圓或層的表面之間使用離子爲擊與化學反應二 氣體之原子與该層或該晶圓之原子反應以形成一新的 發性種類,其係由一泵取裝置排出。 該第一修整步驟亦可藉由化學機械拋光(CMP)而執行, 該化學機械抛純術係—熟知之抛光技術,其㈣與一抛 光溶液關聯的一織物’該拋光溶液包含可化 表面之一試劑(舉例言之NH4〇H),及可機械侵㈣表:之 磨拉(舉例言之⑦石微粒)。„於完全麵械之乾姓刻及 錢刻技術,化學機械拋光僅部分為非機械的,但相較於 諸如研磨之完全機械修整’可以限制該晶圓上的力及加 熱。 根據又另一實施例,該第二修整步驟可藉由在該第一修 整步驟之後斷裂或破裂待修整之剩餘部分而執行。斷裂此 剩餘部分可藉由(例如)使用一軸承工具、—水柱、一雷射 1424〇i,doc -11 - 201027608 等等在該剩餘部分上施加一壓力或一斷裂力而進行。 本發明之修整方法之一特定但非專用領域係在於 維結構。 — 根據本發明之一具體實施例之一種藉由轉移至在—初始 基板上形成之一層微組件的一支撐物上而產生一三維結構 之方法係關於圖3A至3F及圖4而在下文予以描述。 產生该二維結構開始於:在一第一晶圓2〇〇之表面形成 一第一系列微組件204,該第一晶圓之邊緣具有一上部倒 角206及一下部倒角205(圖3A,步驟S1)。在此處描述之實 例中,該第一晶圓200係一多層SOI類型結構,亦即其包括 佈置於一基板203(亦具有矽)上的一層矽2〇 i,一埋入氧化 物層202(例如一層Si〇2)呈現於該層2〇丨與該基板2〇3之間。 s亥晶圓200具有约600 μηι至900 μηι之範圍中的一厚度。對 於在直徑200 mm(8英寸)之一晶圓,標準厚度係725 。 該等微組件204係藉由使用一光罩之微影而形成,該光 罩可疋義用於形成對應於待產生之微組件之花紋圖案的區 域。 然後使包括該等微組件204之第一晶圓200的面與一第二 晶圓300的一面緊密接觸(步驟S2,圖3Β),以便藉由分子 鍵結進行結合。該晶圓300具有約725只爪之一厚度。以與 該第一晶圓200相同之方法,該第二晶圓3〇〇之邊緣具有一 上部倒角301及一下部倒角302。舉例言之由si〇2形成的一 層氧化物207亦於包括該等微組件2〇4之第一晶圓2〇〇之面 开> 成。在此處描述之實例中’該等第一及第二晶圓2〇〇、 142401.doc -12- 201027608 300具有200 mm之一直徑。
於結合之後且如可在圖3C中見到,該第一晶圓2〇〇經薄 化以抽出其存在於該層微組件204上方之一部分(此處係基 板203)(步驟S3)。在該方法的此階段,較佳者保留該埋入 層202以便保護該等組件免於可能之污染、塵粒等等。該 第一晶圓200可尤其藉由研磨或化學機械拋光(CMp)該基板 203並停止於從該結合界面起5〇 0111的一步驟緊接著例如藉 由使用TMAH或KOH蝕刻而化學侵蝕直到該埋入氧化物層 202的一步驟而薄化。薄化亦可藉由沿著先前藉由原子植 入在該晶圓200中形成之一薄弱平面裂開或斷裂而進行。 有利者,使用該埋入絕緣層202定義該剩餘晶圓2〇〇之厚 度。在該薄化步驟之後,該晶圓2〇〇具有約1〇只瓜之一厚度 e。在其他情形中,其厚度可在1 μιη至15 μιη之範圍中。 因此,獲得由該第二晶圓300及該第一晶圓2〇〇之剩餘部 分所形成的一複合結構5〇〇。 根據本發明,進行該結構5〇〇之機械修整之第一步驟, 其係由消除該晶圓200之一環形部分所組成(步驟s4,圖 3D)。此第一修整步驟係使用一研磨器4〇〇進行,該結構 5〇0係固持於—旋轉板(未顯示)中。如可在圖5中見到,該 二磨器400具有—下部面,其結構存在凹槽彻。如上文所 指丁已觀察.具有此一結構化之面之一研磨器可限制加 熱及應力1顯地’修整亦可使用不具有此類結構化之面 之研磨器進行。 在此第一修整步驟期間 ’該結構2 00經侵餘達約4 mm之 142401.doc •13- 201027608 一寬度Id及達約5 μιη之一深度Pd!,在此處描述之實例 中’其意s胃可將加熱及/或應力充分減小以阻止巨觀脫落 及/或微觀脫落之出現。 然後藉由以舉例言之使用一 TMAH溶液之化學蝕刻所進 行之第二非機械修整步驟完成修整。此第二修整步驟經進 行達一寬度Id及達包含該層201之剩餘厚度以及該第二層 3〇〇之厚度的一深度Pd2(步驟S5,圖3E)。 一旦已終止該結構500之修整,在已抽出該層2〇2之後, 在s亥層201之所暴露出的表面處形成一第二層微組件 參 2 14(圖3F,步驟S6)。在此處描述之實例中,該等微組件 2 14係形成為與該等埋入之微組件2〇4對齊。一微影光罩係 用於此用途;其與用以形成該等微組件2〇4之微影光罩相 似。 在變型中’§亥二維結構係由若干層之一堆叠而形成, 亦即藉由將一個或多個額外層轉移至該層2〇1上所形成, 每個額外層係與該直接相鄰層或該等相鄰層對齊。本發明 之二步驟修整方法係針對每個經轉移的層而執行。此外,⑩ 在每次轉移一額外層之前’可能在該已暴露層上沈積一層 氧化物(舉例而言,一層四乙氧基矽烷(TEOS)氧化物),以 , 有助於組裝及保護該等經修整區域(於此暴露下方晶圓之 , 材料)免於隨後之化學侵蝕。 根據一特定具體實施例,該等微組件層之一尤其可包括 影像感測器。 根據另-具體實施例,在組裝該第二支樓晶圓與構成該 142401.doc -14- 201027608 經轉移層之第一晶圓之前,該等組件已在該第二支撐晶圓 中形成。 【圖式簡單說明】 圖1A至1E係根據本發明的一具體實施例之一修整方法 的圖解圖; 圖2係在圖以至^中解說的方法期間進行的步驟的—流
圖3A至3F係顯示使用本發明的修整 J古座生一 =_ u 構的圖解圖; ^ ^ 的步 圖4係在圖3 A至3F中解說的三維結構產生期門、 驟的一流程圖;及 進行 圖5係顯示用於圖3D中之該研磨器的 σ 【主要元件符號說明】 100 結構 101 第一晶圓 102 第二晶圓 103 組件 104 上部倒角 105 下部倒角 106 層 200 第一晶圓 201 層 202 埋入氧化層 142401.doc -15- 201027608 203 基板 204 微組件 205 上部隹J角 206 下部倒角 207 氧化物層 214 組件 300 第二晶圓 301 上部倒角 302 下部倒角 400 研磨器 410 凹槽 500 結構 e 厚度 Id 寬度 Pdi 深度 Pd2 深度
142401.doc •16-
Claims (1)
- 201027608 七、申請專利範圍: -種修整-結構陶之方法,該結構包括結合至—第二 晶圓⑽)的一第一晶圓(1〇1),該第一晶圓具有— 倒角邊緣(1〇4、1〇5)並包括若干組件⑽),該方法包括 . #由機械加工而執行之修整該第-晶圓(1()1)之該邊緣達 • 該第一晶圓(101)中之-預定深度(pdi)的一第一步驟 緊接著用於非機械修整該第-晶圓之至少該剩餘厚度的 Φ 帛步驟Θ第—修整步驟係使用於其下部表面包含 若干凹槽的一研磨器而執行。 S求員1之方法’其特徵為該第一修整步驟係單獨藉 由機械磨損該第-晶圓(101)的該材料而執行。 3. 如請求⑴或請求項2之方法,其特徵為在該第一修整步 驟期間,該第-晶圓(101)係被加工達該第一晶圓之該厚 度之50%或更少的—深度。 4. 如請求们或請求項2之方法,其特徵為該等第一及第二 # 修整步驟經執行達-寬度⑽,該寬度係至少等於該倒 角邊緣延伸之寬度。 5. 如請求項4之方法’其特徵為該等第一及第二修整步驟 經執行達2 mm至8 _之範圍中的一寬度(1幻。 6·如,求項i或請求項2之方法,其特徵為該第二修整步驟 係猎由化學钱刻而執行。 7. 如請求項!或請求項25之方法,其特徵為該第二修整步 驟係藉由電漿姓刻而執行。 8. 如請求項1或請求項2夕古、、土 ^ . 項2之方法,其特徵為該第二修整步驟 142401.doc 201027608 係藉由化學機械拋光而執行β 9. 10. 11. 12. 13. 14. 15. 其特徵為該第二修整步驟 斷裂或破裂待修整之該剩 如請求項1或請求項2之方法, 係在該第一修整步驟之後藉由 餘部分而執行。 曰種產生_維複合結構(5〇㈨之方法,其包括在一第一 晶圓(2〇〇)之—面產生-層組件(2〇4)之至少一個步驟、 :包括該層組件(204)的該第一晶圓(2〇〇)的該面結合至 一第—晶圓(则)上之—步驟,及根據如請求項⑴中任項之修整方法而執行之修整至少該第-晶圓(200)之一 步驟。 四、7 如請求項之方法’其特徵為在該結合步驟之後其包 括薄化該第一晶圓(200)之一步驟。 如請求項1G或請求項11之方法,其特徵為其進-步包括 匕括Θ第層组件(2G4)的該面相反之該第-晶圓 的該面產生—第二層微組件(214)之—步驟。 如=求項H)或請求㈣之方法,其特徵為在該結合步驟 之則’其包括在包括該第—層組件(2G4)之該第一晶圓 (2〇〇)的該面形成—層氧化物(2〇7)之—步驟。 月求項10或凊求項丨丨之方法,其特徵為該第一晶圓 (200)係為一絕緣層上矽(SOI)類型結構。 如請求項10或請求項11之方法,其特徵為至少該第-層 組件(204)包括影像感測器。 142401.doc -2-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0855872A FR2935535B1 (fr) | 2008-09-02 | 2008-09-02 | Procede de detourage mixte. |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201027608A true TW201027608A (en) | 2010-07-16 |
Family
ID=40521695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098128543A TW201027608A (en) | 2008-09-02 | 2009-08-25 | A mixed trimming method |
Country Status (8)
Country | Link |
---|---|
US (1) | US20110117691A1 (zh) |
EP (1) | EP2321842A1 (zh) |
JP (1) | JP2011523779A (zh) |
KR (1) | KR101185426B1 (zh) |
CN (1) | CN102017090A (zh) |
FR (1) | FR2935535B1 (zh) |
TW (1) | TW201027608A (zh) |
WO (1) | WO2010026006A1 (zh) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2899594A1 (fr) | 2006-04-10 | 2007-10-12 | Commissariat Energie Atomique | Procede d'assemblage de substrats avec traitements thermiques a basses temperatures |
FR2935536B1 (fr) | 2008-09-02 | 2010-09-24 | Soitec Silicon On Insulator | Procede de detourage progressif |
FR2950734B1 (fr) * | 2009-09-28 | 2011-12-09 | Soitec Silicon On Insulator | Procede de collage et de transfert d'une couche |
FR2954585B1 (fr) * | 2009-12-23 | 2012-03-02 | Soitec Silicon Insulator Technologies | Procede de realisation d'une heterostructure avec minimisation de contrainte |
FR2957189B1 (fr) | 2010-03-02 | 2012-04-27 | Soitec Silicon On Insulator | Procede de realisation d'une structure multicouche avec detourage post meulage. |
FR2957716B1 (fr) * | 2010-03-18 | 2012-10-05 | Soitec Silicon On Insulator | Procede de finition d'un substrat de type semi-conducteur sur isolant |
FR2961630B1 (fr) | 2010-06-22 | 2013-03-29 | Soitec Silicon On Insulator Technologies | Appareil de fabrication de dispositifs semi-conducteurs |
US8338266B2 (en) | 2010-08-11 | 2012-12-25 | Soitec | Method for molecular adhesion bonding at low pressure |
FR2964193A1 (fr) | 2010-08-24 | 2012-03-02 | Soitec Silicon On Insulator | Procede de mesure d'une energie d'adhesion, et substrats associes |
FR2967295B1 (fr) * | 2010-11-05 | 2013-01-11 | Soitec Silicon On Insulator | Procédé de traitement d'une structure multicouche |
US8765578B2 (en) * | 2012-06-06 | 2014-07-01 | International Business Machines Corporation | Edge protection of bonded wafers during wafer thinning |
US9064770B2 (en) * | 2012-07-17 | 2015-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for minimizing edge peeling in the manufacturing of BSI chips |
JP2014107448A (ja) * | 2012-11-28 | 2014-06-09 | Nikon Corp | 積層半導体装置の製造方法および積層半導体製造装置 |
US9721832B2 (en) * | 2013-03-15 | 2017-08-01 | Kulite Semiconductor Products, Inc. | Methods of fabricating silicon-on-insulator (SOI) semiconductor devices using blanket fusion bonding |
FR3007576B1 (fr) * | 2013-06-19 | 2015-07-10 | Soitec Silicon On Insulator | Procede de transfert d'une couche de circuits. |
CN107924810B (zh) * | 2015-09-04 | 2022-09-30 | 南洋理工大学 | 包封基板的方法 |
CN105271108B (zh) * | 2015-09-10 | 2017-08-04 | 武汉新芯集成电路制造有限公司 | 一种晶圆的键合方法 |
US10580823B2 (en) * | 2017-05-03 | 2020-03-03 | United Microelectronics Corp. | Wafer level packaging method |
US10818488B2 (en) * | 2017-11-13 | 2020-10-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer structure and trimming method thereof |
CN110323178A (zh) * | 2019-07-04 | 2019-10-11 | 长春长光圆辰微电子技术有限公司 | 一种soi晶圆边缘零空洞的工艺制程方法 |
US11482506B2 (en) * | 2020-03-31 | 2022-10-25 | Taiwan Semiconductor Manufacturing Company Limited | Edge-trimming methods for wafer bonding and dicing |
JP7550018B2 (ja) | 2020-10-28 | 2024-09-12 | 東京エレクトロン株式会社 | 処理方法及び処理システム |
CN112289694A (zh) * | 2020-10-30 | 2021-01-29 | 长江存储科技有限责任公司 | 晶圆键合方法 |
FR3120985B1 (fr) * | 2021-03-19 | 2023-03-31 | Soitec Silicon On Insulator | Procédé de fabrication d’une hétérostructure |
CN115579282B (zh) * | 2022-11-04 | 2024-03-22 | 湖北三维半导体集成创新中心有限责任公司 | 晶圆的处理方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04263425A (ja) * | 1991-02-18 | 1992-09-18 | Toshiba Corp | 半導体基板の研削装置及び研削方法 |
US5266511A (en) * | 1991-10-02 | 1993-11-30 | Fujitsu Limited | Process for manufacturing three dimensional IC's |
JP3352129B2 (ja) * | 1992-12-04 | 2002-12-03 | 株式会社東芝 | 半導体基板の製造方法 |
JPH0917984A (ja) * | 1995-06-29 | 1997-01-17 | Sumitomo Sitix Corp | 貼り合わせsoi基板の製造方法 |
FR2748851B1 (fr) * | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
JP3352896B2 (ja) * | 1997-01-17 | 2002-12-03 | 信越半導体株式会社 | 貼り合わせ基板の作製方法 |
JPH10223497A (ja) * | 1997-01-31 | 1998-08-21 | Shin Etsu Handotai Co Ltd | 貼り合わせ基板の作製方法 |
EP0935280B1 (en) * | 1998-02-04 | 2004-06-09 | Canon Kabushiki Kaisha | SOI substrate |
JP3635200B2 (ja) * | 1998-06-04 | 2005-04-06 | 信越半導体株式会社 | Soiウェーハの製造方法 |
US6984571B1 (en) * | 1999-10-01 | 2006-01-10 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
US6863774B2 (en) * | 2001-03-08 | 2005-03-08 | Raytech Innovative Solutions, Inc. | Polishing pad for use in chemical-mechanical planarization of semiconductor wafers and method of making same |
US6717212B2 (en) * | 2001-06-12 | 2004-04-06 | Advanced Micro Devices, Inc. | Leaky, thermally conductive insulator material (LTCIM) in semiconductor-on-insulator (SOI) structure |
US6790748B2 (en) * | 2002-12-19 | 2004-09-14 | Intel Corporation | Thinning techniques for wafer-to-wafer vertical stacks |
FR2860842B1 (fr) * | 2003-10-14 | 2007-11-02 | Tracit Technologies | Procede de preparation et d'assemblage de substrats |
CN2673568Y (zh) * | 2004-01-09 | 2005-01-26 | 洛阳轴承集团有限公司 | 杯形泵水砂轮 |
JP4175650B2 (ja) * | 2004-08-26 | 2008-11-05 | シャープ株式会社 | 半導体装置の製造方法 |
JP4918229B2 (ja) * | 2005-05-31 | 2012-04-18 | 信越半導体株式会社 | 貼り合わせウエーハの製造方法 |
JP5122731B2 (ja) * | 2005-06-01 | 2013-01-16 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
JP2008073832A (ja) * | 2006-09-19 | 2008-04-03 | Add:Kk | 薄型ウェハ製作用研削砥石及び研削方法 |
-
2008
- 2008-09-02 FR FR0855872A patent/FR2935535B1/fr not_active Expired - Fee Related
-
2009
- 2009-07-31 JP JP2011510009A patent/JP2011523779A/ja not_active Withdrawn
- 2009-07-31 CN CN2009801154790A patent/CN102017090A/zh active Pending
- 2009-07-31 WO PCT/EP2009/059960 patent/WO2010026006A1/en active Application Filing
- 2009-07-31 US US12/933,966 patent/US20110117691A1/en not_active Abandoned
- 2009-07-31 EP EP09811093A patent/EP2321842A1/en not_active Withdrawn
- 2009-07-31 KR KR1020107023257A patent/KR101185426B1/ko active Active
- 2009-08-25 TW TW098128543A patent/TW201027608A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
US20110117691A1 (en) | 2011-05-19 |
EP2321842A1 (en) | 2011-05-18 |
CN102017090A (zh) | 2011-04-13 |
KR101185426B1 (ko) | 2012-10-02 |
FR2935535A1 (fr) | 2010-03-05 |
KR20110007138A (ko) | 2011-01-21 |
FR2935535B1 (fr) | 2010-12-10 |
JP2011523779A (ja) | 2011-08-18 |
WO2010026006A1 (en) | 2010-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201027608A (en) | A mixed trimming method | |
KR101160316B1 (ko) | 점진적인 트리밍 방법 | |
TWI462834B (zh) | 利用熱機械效應製作經調節之多層構造之方法 | |
TWI867594B (zh) | 用於簡化的輔具晶圓的dbi至矽接合 | |
JP5584905B2 (ja) | オーバーレイミスアライメントを減少させた直接ボンディング法 | |
TWI475640B (zh) | 製造具有電路層轉移的多層結構之方法 | |
KR101322443B1 (ko) | 웨이퍼들의 접합 동안에 결함들을 처리하는 공정 | |
TW201005812A (en) | A method of assembling wafers by molecular bonding | |
TW201133581A (en) | Process for bonding and transferring a layer | |
KR101238679B1 (ko) | 저압에서의 분자 접착 접합 방법 | |
CN104051317A (zh) | 晶片到晶片的熔接结合卡盘 | |
TW201207924A (en) | Trimming thinning | |
WO2014049414A1 (en) | Direct bonding process | |
TWI283911B (en) | A method of increasing the area of a useful layer of material transferred onto a support | |
TWI518759B (zh) | 暫時基材、處理方法及生產方法 | |
JP2005533395A (ja) | 支持基板へ転送される有用な材料層の輪郭を平坦にする方法 | |
TW201232657A (en) | A method of treating a multilayer structure | |
JP2008227059A (ja) | 貼り合わせsoiウエハの製造方法、及びその製造方法により製造される貼り合わせsoiウエハ |