[go: up one dir, main page]

JP4368851B2 - 支持基板へ転送される有用な材料層の輪郭を平坦にする方法 - Google Patents

支持基板へ転送される有用な材料層の輪郭を平坦にする方法 Download PDF

Info

Publication number
JP4368851B2
JP4368851B2 JP2005505072A JP2005505072A JP4368851B2 JP 4368851 B2 JP4368851 B2 JP 4368851B2 JP 2005505072 A JP2005505072 A JP 2005505072A JP 2005505072 A JP2005505072 A JP 2005505072A JP 4368851 B2 JP4368851 B2 JP 4368851B2
Authority
JP
Japan
Prior art keywords
substrate
region
support substrate
useful layer
source substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005505072A
Other languages
English (en)
Other versions
JP2005533395A (ja
Inventor
ブリュノ、ギスレン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR0209022A external-priority patent/FR2842651B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2005533395A publication Critical patent/JP2005533395A/ja
Application granted granted Critical
Publication of JP4368851B2 publication Critical patent/JP4368851B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Liquid Crystal (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Printing Methods (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Laminated Bodies (AREA)
  • Decoration By Transfer Pictures (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

この発明は、電子工学、光学又は光電子工学向けの、基板の製造中に支持基板へ転送される半導体材料の有用層の輪郭を平坦にする方法に関する。
最近では、分子結合(“wafer bonding”として知られる)による結合と、“周辺リング”として知られる領域を有する支持基板への有用層の転送との組み合わせ技術を用いてすべての基板が製造されている。
このリングは支持基板の周辺に位置する領域であって、そのために有用層が転送された訳ではなく、即ち、転送が行われた場合、このリングは、その中で有用層が部分的に転送された領域であり、又は、上記支持基板との結合力が弱いために、その後の処理において消失したものである。
図1、図2に各々示すのは、“silicon on insulator”という意味の頭字語“SOI”により当業者に知られる基板の断面図と平面図である。
図1に示すのは、シリコン支持基板1で、この上に、シリコン層22に覆われたシリコン酸化物層21を有する複合層2が分子結合により転送されている。
文言“リング”3は、支持基板1のほぼ環状の領域であって、その上に複合層2が転送されていない、又は、十分に転送されなかったものとして定義される。平面図(図2参照)ではこのリング3が幅、即ち、横の垂直な側部200が不定又はぎざぎざになっている。
図1及び図2は、各層、支持基板そしてリングの幅に関し、実際とはスケールが異なる概略図であることに注意されたい。
このリング現象は、例えば、“silicon carbide on insulator”という意味の頭字語“SICOI”又は“silicon carbide on quartz”という意味の頭字語“SOQ”により当業者に知られる他の基板にも起きる。gallium arsenide on silicon(AsGa/Si)を含む他の多層基板にもリングが見られる。
例えば、窒化シリコンの2インチ(50ミリメートル(mm))からあるシリコン基板の12インチ(300mm)に至る支持基板1の直径とは無関係に、このリング3の幅は、通常、数ミリメートルである。さらにその幅が変動し、即ち、例えば、基板の一端で1mm変化し、基板の他端では4mmも変化しうる。
層転送中にこのリングが見られることには以下に議論するように種々の原因がある。特筆すべきは用いる基板が面取りされていること、結合エネルギの変化、採用される結合技術、そして、基板製造方法における各種の積極的な工程である。
リングが見られることを説明するのに図3を引用するが、これは、分子結合により結合された2枚の基板の各片側の一部、即ち、それから有用層が切り取られる源基板4と、その有用層を受けるための支持基板5の概略断面図を示している。この図は従来技術を示している。
以後の記載並びに図面においては、基板は円形形状を有するものとし、これは、この形状が最も多く見られるからである。しかし、これは他の形状でも構わない。
源基板4は二つの平行に向かい合う面を有し、図3において、参照番号400がそれら面の一つである“表”を示す。この表面400が支持基板5上に結合されることになる。源基板4は、表面400の平面に垂直な側部41を有する。
さらに、裏部分と後で支持基板5に転送される有用層43という二つの部分を確定する脆弱領域42を形成する処理が基板4に施されている。
以後の記載並びに請求の範囲において、文言“有用層”は、例えば、以下に記載する原子種注入、摩擦研磨、且つ又は、化学エッチングの方法により厚みが変わる転送された層を意味する。
最近では、源基板と支持基板に使われる基板は市場で入手できるものであり、標準化された条件を満足するものであり(例えば、シリコン基板におけるSEMI標準)、主に、それら基板が可能な限りいろんなユーザの装置に適用できるようにするものである。
それら標準によれば、側部41と表面400とが交わる部分に環状の主面取り部44又は主垂下部が基板4に設けられており、これは、表面400の面と、さらに詳細には、後で説明するように、高精度に平坦な領域と大きな角度α(45度に近い)を成している。この主面取り部44は半径方向に幅L以上に渡って延在している。幅Lは各種基板に応じて100マイクロメートル(μm)から500μmに渡って変化する。主面取り部44は源基板4の機械的破断並びに切り込みのリスクを削減するものである。
源基板4について上記述べたのと同じように、支持基板5は表面500、側部51、そして、主面取り部54を有する。
基板4、5が互いに結合される場合には面取り部44,54において結合は行われず、これは角度αの大きさによるものである。そこで、リング幅がそれら主面取り部44,54の幅Lに相当することになると予想される。ところが、図に見られるように、それは、実際、大きくなっている。
図に見られるように、基板4の表面400は、実際、二つの領域を有し、即ち、基板4のほぼ中央に位置し、以後、“平坦中央領域”と称する第一の高精度な平坦領域40と第一領域を取り囲む第二領域45とを有する。
第二領域45は副環状面取り部又は副垂下部であり、平坦中央領域40の平面と角度βを成す。この角度βは非常に小さく、通常、1度未満であり、従って、副面取り部45は実際には中央領域40の平面から若干ずれているものである。この副面取り部45は平坦領域40と主面取り部44との間に延在している。
以後の記載並びに請求の範囲において、文言“平坦”は結合に適する平坦さを意味し、文言“中央領域”はほぼ基板表面中央に位置する領域を意味するが、その表面上で若干編心して位置してもよい。
図3並びにそれ以降の図面は概略的であり、明瞭にするために、これらの図において角度βはかなり誇張されている。
さらに詳細には、副面取り部45は主面取り部44ほどには鋭くない垂下部を構成し、これは各種基板形成工程(ラッピング、研磨、化学エッチング)の間に見られ、これらの工程が基板側でより大きいエッチング及び材料除去効果を生む。副面取り部45は標準から外れるものである。その幅L‘は基板上で半径方向に500μmから3000μmに渡って取り得る。副面取り部45は、制御できず、また、一端から他端にかけて再現できない寸法を有する高精度には確定されない領域である。さらに、角度βの値は変動し、従って、副面取り部45は、図3に概略的に示すように平坦ではなく、場所によってドーム状であったり、平坦ではない。
その結果、実際には(そして各概略的な図と比べて)、源基板4の側部は複数の傾斜面ではなく、多少丸みを帯びた形状であり、即ち、副面取り部45と主面取り部44との間、又は、主面取り部と側部41との間にエッジがない。
源基板4について上記述べたのと同様に、支持基板5は平坦な中央領域50とほぼ環状の副面取り部55を有し、副面取り部45と同様に平坦ではない。
平坦ではない表面やそのような副面取り部45、55の存在を許さない分子結合では結合やその領域での層転送が十分ではなく、周辺リングが見られることになる。
周辺リングが見られる第二の理由は、通常、基板の中心から端部へと、結合度合いの変化と共に、二つの対向する表面間の結合エネルギが低くなる。言い換えれば、基板周辺では常に結合エネルギが低いということである。
さらには、荒さ、平坦さ、微粒子との接触に対する表面の化学的性質等をパラメータとした関数として結合エネルギが変化する。そのようなパラメータは基板側面においてもあまり制御することができずに変化する。
さらに、源基板と支持基板が互いに圧接されるとき、これら基板上に加わる変形力に応じて結合エネルギが変化する。一端から結合を開始すると、結合波の初期部分又は中央部分より最終部分全体において結合エネルギが低いことが観察される。結果として、最終結合領域において、リングがさらに不定且つ又はさらに広く且つ又はさらに脆弱となる。
最後になるが、リングが形成される第三の要因は基板製造方法における各種の積極的な工程である。
頭字語BESOI(bond and etchback silicon on insulator)により知られている基板製造方法では、源基板を支持基板上に結合し、源持基板の少なくとも一面が酸化物層で覆われる。源基板の露出表面に摩擦研磨、且つ又は、化学的アタック・エッチング処理が施され、その後、源基板が有用層になるまで研磨される。
化学的アタック(結合界面が部分的に剥離するリスクを伴う)を含むタイプの方法では、酸化による影響が源基板の側部及び前部に及び、機械的摩擦研磨により両部分でリングが大きくなる傾向がある。
同様に、脆弱領域に沿った破断による層の剥離を含む方法では、側部周辺において、剥離が脆弱領域ではなく結合界面上で起きる傾向があり、大きな表面面積を有する環状のリングが形成されることになる。
再び図3を参照すると、脆弱領域42が水素注入により形成されるという特別な場合、図に示されているように、源基板4の残存部分から有用層43を剥離する次の工程の間に水素の気泡が大きくなり副面取り部45の面にほぼ垂直に力を加える。この領域では、その副面取り部が直接接触し、押しつける面によりこの力に打ち勝つことができず、これは、副面取り部55が副面取り部45と角度2βだけ離れているからである。そこで、副面取り部45の表面に気泡が形成され、そして、これら気泡がさらに副面取り部45,55間の結合力を低減させることになる。
リングが存在することにより多くの問題がある。
第一に、そのリングを有する転送された有用層の端部が脆弱で最終基板が得られる処理の間に脆く砕けてしまうことがある。素子製造中にミリメートルという貴重な有用層が失われてしまうことに加えて、その層が砕けてしまうことにより粉塵が飛び、これが公害の源となってそれら素子から形成される回路の製造歩留まりに大きな影響をあたえることになる。例えば、0.1μm程度の直径の粉塵であれば0.25μm回路を破壊するのに十分である。
最後に、このリングは上記のように平坦ではなく、その幅は基板の一端から他端において1mmから4mmほど変化しうるので、そのような基板を製造設備内で用いると産業プロセスのいろんな工程内で生産性の問題が生じる。
文書EP−1,059,663には半導体薄膜を製造するプロセスが記載されており、これは、第一の基板上に半導体層と多孔層を形成し、その周辺領域から半導体層を除去し、そして、半導体層表面に結合された第二の基板を用いて半導体層を第一の基板から分離する工程を備える。
このプロセスは、転送された層が多孔層上にエピタキシャル成長しているという事実に関わる亀裂の問題を解決することを目的としている。
この文書は、支持基板上に転送された有用層の輪郭を平坦にするものでもなく、また、主、副面取り部を備えた二枚の基板の結合に関わるものでもない。
従って、この発明の目的は上記の問題を改善するもので、特に、層転送方法の間に支持基板上に転送された有用層の側面又はリムを平坦に、そして、一定にすることを目的としている。
この目的のため、この発明は、電子工学、光学又は光電子工学用の複合基板の製造中に支持基板へ転送される材料の有用層の輪郭を平坦にする方法であって、表面と称する源基板の面を、前記支持基板と向かい合い、受取り面と称する面に分子結合する少なくとも一工程と、前記源基板から生じる有用層を前記支持基板上に転送する工程を備える方法を提供する。
この発明によれば、前記結合工程の前に、前記支持基板の前記受取り面の周囲の少なくとも一部分に肩部を形成するように前記受取り面を加工処理し、前記肩部は、一定な輪郭の上面を有する内部突出領域を確定し、結合後に、前記有用層が一定な輪郭を有する前記支持基板に転送される。
さらに、この発明は、電子工学、光学又は光電子工学用の複合基板の製造中に支持基板へ転送される材料の有用層の輪郭を平坦にする方法であって、表面と称する源基板の面を、前記支持基板と向かい合い、受取り面と称する面に分子結合する少なくとも一工程と、前記源基板から生じる有用層を前記支持基板上に転送する工程を備える方法を提供する。
この発明によれば、前記結合工程の前に、前記表面と前記受取り面から選択された一つの面のみを該面の周囲の少なくとも一部分に肩部を形成するように加工処理し、前記肩部は一定な輪郭線の上面を有する内部突出領域を確定し、前記二面の内の他の面は、主面取り部と境界を成し、そして、平坦領域と称する高精度に平坦な中央領域と、前記主面取り部と前記平坦領域との間に位置し副面取り部と称する中間領域とを有し、前記突出領域の前記上面の輪郭線の寸法が前記対向基板の前記副面取り部の外郭線の寸法より小さいか又は等しく、前記上面が、該上面の輪郭線が前記副面取り部の外郭線内に入り込むように、前記対向基板に結合され、結合後に、前記有用層が一定な輪郭を有する前記支持基板に転送される。
この発明のその他の効果があり、限定のない特徴が以下の単一の又は組み合わせによりもたらされる。
加工処理が施された前記基板の前記突出領域の前記上面の輪郭線の寸法が前記対向基板の前記平坦領域の外郭線の寸法より小さいか又は等しく、前記上面が前記対向基板に結合されて、前記上面の輪郭線が前記平坦領域の外郭線内に入り込む。
前記加工処理が施された基板の前記突出領域の前記上面が前記対向基板の前記副面取り部又は前記平坦領域に対して中央に位置決めされるように前記上面が前記対向基板に結合される。
前記突出領域の側面が前記突出領域の前記上面の平面にほぼ垂直である。
前記肩部加工工程は前記源基板の前記表面上で行われる。
前記結合工程の前に前記源基板内に脆弱領域を形成し、前記有用層が前記脆弱領域と前記源基板の前記表面との間に延在し、前記結合工程の後に前記脆弱領域に沿って前記源基板の残存部分から前記有用層を剥離する。
前記源基板の前記表面上で行われる前記肩部加工工程は前記脆弱領域形成工程の前又は後に行われる。
前記源基板の前記突出領域の高さが前記有用層の厚みより大きいか又は等しい。
前記源基板の前記突出領域の高さが前記有用層の厚みより非常に大きく、前記源基板の残存部分から前記有用層を剥離する工程の後に、
前記源基板の前記突出領域内に脆弱領域を形成し、前記有用層が前記脆弱領域と前記源基板の前記上面との間に延在し(任意ではあるが、この工程より先に前記突出領域の上面を平坦化する工程が行われる)、
前記上面の輪郭線が前記支持基板の前記副面取り部の外郭線内に入り込むように、前記上面を前記支持基板の前記受取り面に分子結合し、
前記脆弱領域に沿って前記支持基板の残存部分から前記有用層を剥離することから成る一行程が少なくとも一回行われる。
前記脆弱領域は原子種注入又は多孔層により形成される。
前記突出領域の高さは10ナノメートル(nm)又はそれ以上、好ましくは、200nm又はそれ以上である。
機械的又は電気的オリジンによる圧力を加える、熱エネルギを供給する、そして、化学的エッチングの少なくともいずれか一つの技術又は組み合わせにより前記有用層が剥離される。
前記支持基板は、材料、任意ではあるが半導体材料であり、好ましくは、シリコン、透明基板、炭化珪素、ガリウム砒素、リン化インジウム、そして、ゲルマニウムから選ばれた材料で形成される。
前記源基板は、好ましくは、特に、シリコン、ゲルマニウム、シリコンとゲルマニウムの混合物、炭化珪素、窒化ガリウム、ガリウム砒素、そして、リン化インジウムから選ばれた半導体材料により形成される。
前記源基板の前記表面と前記支持基板の前記受取り面との結合された面の少なくともいずれか一面が絶縁材料の層で覆われる。
この発明の他の特徴並びに効果が以下のこの発明のいくつかの好ましい実施形態により明らかになる。
この発明の目的は上述の方法等、複合基板を製造する方法を改良するものであって、そのような方法は源基板の一つの面を支持基板の対向する面に分子結合する少なくとも一工程と源基板から有用層を支持基板に転送する工程を含む。
従って、その複合基板は、源基板から生じ、支持基板に転送された少なくとも一つの有用層を備える。
この発明の特徴によれば、分子結合工程の前に、互いに結合される源基板又は支持基板の一面又は両面に機械処理が施されてその面上に肩部が形成される。この肩部は、側面と平坦な又はほぼ平坦な上面とを有する内部(即ち、ほぼ中央の)突出領域を備える。
次の結合の間に、その突出部の平坦上面領域が対向基板の領域に結合され、以下に詳細に記載するように、この領域も高精度に平坦化されているか、又は、上記平坦領域から小さな角度βだけ離れている。従って、結合が改善される。
さらに、これとは異なり、突出部を囲む環状領域は対向する基板に全く接触しない。これにより、互いに結合される二枚の基板の対向領域と、全く結合されない領域との境界が非常に明確になる。
図4を参照すると、この発明の第一実施形態においては、源基板6(ここから後で有用層が除去される)上にのみ突出領域が設けられている。
この、通常、環状の源基板6は側部60を有している。
結合工程の前に、源基板6の表面600(即ち、支持基板に対して結合される表面)が加工されて、少なくともその周辺のある部分、そして、通常、その周辺のほぼ全体(場合によっては、結晶平面を位置付けるフラット又はノッチとして知られる領域を除いて)に肩部61が形成されている。
エッチング(特に局部エッチング)、ラッピング、又は、片側にのみの研磨により肩部61が効果的に形成される。ラッピングの場合、主面取り部を形成するのに用いるツールが肩部の形状に合わせられる。これらの技術は当業者に知られており詳細には説明しない。
この肩部61は、側面63と上面620を有する内部突出領域62を備える。上面620は支持基板7の“受取り表面”である表面700に結合されるものである。
この面620は、通常、(図4において実線で示されるように)平坦である。しかし、副面取り部を有する源基板から肩部61が加工される場合には、面620は高精度に平坦ということではなく、副面取り部の残部、即ち、平坦中央領域620の平面と非常に小さな角度βを成す環状領域620‘がその面の周囲に形成されることもある。
しかし、この領域620‘の幅L“は小さく、そして、角度βも小さいので、領域620‘と表面620の(図において水平な)平面との間の側部63における距離に相当する高さhも小さい。従って、この領域620はほとんど平坦と考えることができる。
突出領域62を囲む源基板の表面を“セットバック表面”と称し、参照番号64を付与する。表面620(場合によっては領域620‘を含む)を、このセットバック表面と対照させて、“トップ表面”と称する。
記載並びに請求項を通じて、簡略化のために、若干傾斜した部分620‘を含んでいても平坦なトップ表面620のみ引用する。
効果的なことに、側面63がトップ表面620の平面に対して垂直、又は、ほぼ垂直となっている。
好ましくは、しかし、必須ではないが、源基板6はディスク形状を成し、突出領域62は円筒形で、そして、セットバック表面64は環状を成している。
図5はこの発明の第二実施形態を示し、これは上記のものと逆であり、源基板の表面600は突出領域を有しておらず、一方、支持基板7の受取り面700が突出領域を有している。しかし、有用層66は常に後で源基板6から除去されることに留意されたい。
この場合、源基板6について上記したのと同様に、支持基板7は側部70,肩部71,セットバック表面64、そして、側面73と平坦な又はほぼ平坦な上面720を有する内部突出領域72を備える。それらの異なる部分並びにそれらの形状的特徴を得る手順は源基板6について上記したものと同様である。
支持基板7の受取り面700上に形成するのと同時に源基板6の表面600上に突出領域を形成することも可能である。
しかし、製造方法後に(即ち、有用層66の剥離後に)複合基板が得られるという事実を主な理由として、源基板6には肩部はもはや設けられず、好ましくは、源基板6上に突出領域が加工されるということに留意されたい。
源基板6の突出領域62の高さには参照符号Hが、一方、源基板7の突出領域72の高さには参照符号Hが付与されている。
支持基板7に結合される上部平坦面620と結合されないセットバック表面64との間に(源基板6に結合される上部平坦面720と接着されないセットバック表面74との間に)明確な境界が形成されるように高さH又はHは少なくとも10nmあると効果的である。
実際には、産業的な製造において、これらの高さH、Hは、通常、少なくとも200nmある。
突出領域62と72の横方向の寸法は以下に記載するように変更できる。
以下に記載するような各種の態様で源基板6から有用層を取り除くことができる。
第一変形例では、基板6,7を互いに分子結合する工程の前に、源基板6内に脆弱領域65が形成されて、後で支持基板7に転送される有用層66を確定し、範囲を定める。結合後、この脆弱領域65に沿って源基板6の残存部分から有用層66が剥離される。
図4、図5そして図6は明瞭にするためのものであり、有用層66の厚みはかなり誇張されている。これらの図は概略的であり、基板6,7とそれらの形状的特徴は実際とは異なるスケールで描かれている。
脆弱領域65を形成する技術は当業者に知られており詳細には説明しない。
この脆弱領域65は表面600から原子種を注入することにより効果的に形成できる。
文言“原子種を注入”は原子、分子又はイオン種の如何なる衝撃をも意味し、これにより、その種を、衝撃を受けた表面600から所定深さにその種の最大濃度を持って材料に導入することができる。分子又はイオン化原子種はほぼ最大に分散するエネルギで材料に導入することができる。
例えば、イオンビーム・インプランタ又はプラズマ・イマーション(immersion)・インプランタを用いて原子種を上記源基板6内に注入することができる。
好ましくは、注入はイオン衝撃で行う。好ましくは、注入イオン種は水素である。希ガス(例えば、ヘリウム)等の他のイオン種を単独又は水素と組み合わせて効果的に用いることができる。
注入により源基板6のバルク内に平均イオン貫通深さで脆弱領域65が形成され、この領域は表面600の平面とほぼ平行になる。表面600からこの脆弱領域65に渡り有用層66が延在する。
例えば、登録商標“Smart Cut”として知られる方法に関する文献が引用される。
例えば、ヨーロッパ特許EP−A−0 849 788に記載されているCanonによる登録商標“ELTRAN”として知られる方法を用いて得られる多孔層により脆弱領域62を構成することができる。
図4と図5の突出領域62が源基板6上に形成される場合においては、脆弱領域65の形成工程の前又は後で肩部61の加工を行えることができることに留意されたい。
これについては製造者が選択できる。実際、製造設備内においては加工処理により粉塵が発生するので、主面取り部の形成等、同じ性質の処理をグループ化すると効果的である。この場合、加工後に脆弱領域65が形成される。肩部61を有する表面上に脆弱領域が形成される場合は、セットバック表面64も脆弱領域を有することになる。
これとは異なり、もし、肩部を、即ち、ほぼ平坦な表面(副面取り部は無視する)上に加工する前に脆弱領域65が形成され、そして、その後、肩部が加工される場合は(そして、図4に示すように、突出部分62の高さHが有用層66の厚みEより大きい場合は)、突出部分62上のみに脆弱領域65が得られ、効果的と思われる。そして、粉塵を発生しうる脆弱化した周辺領域が除去される。
結合工程の後、以下の技術の少なくとも一つを単独に又は組み合わせにより源基板6の残存部分から有用層63が剥離される。機械的又は電気的オリジンによる圧力を加える。熱エネルギを加える。そして化学的エッチングである。これらの剥離技術は当業者に知られており詳細には説明しない。これにより支持基板7に転送された有用層66を有する複合基板が製造される。
さらに詳細には、脆弱領域65に沿って有用層が剥離される。図4又は図6に示される場合では、突出領域62の高さHが有用層66の厚みEより大きいか又は等しい場合は、肩部61が源基板6上に形成され、脆弱領域65に沿ってのみ有用層が剥離される。一方、EがHより大きい場合は、脆弱領域65に沿って、そして、側面63の延長である垂直上方に有用層66が剥離される。
肩部71が支持基板7内に形成される場合は、脆弱領域65に沿って、そして、突出領域72の側面73の延長で垂直に有用層66が剥離される。
上記二つの場合を、我々は有用層66の“vertical self−definition”と呼ぶ。
最後に、図示しない実施形態の第三変形例では、“bond and etchback”として知られる技術により有用層66を形成することができ、源基板6の表面600を支持基板7の表面700に結合した後、その源基板6の裏面を化学的アタックによりラッピング且つ又はエッチング処理し、そして、支持基板7上にその有用層66に相当する厚みになるまで研磨する。
特に、SOI(silicon on insulator)基板の場合は、上記のたBESOI方法により有用層66を得ることができる。
突出領域の寸法及び形状についていくつかの好ましい実施形態の変形例が以下に記載される。
図4を参照し、そして、図3に示される従来技術について記載したように、支持基板7の受取り面700が高精度な平坦中央領域77と副面取り部78を有する。さらに、支持基板7は主面取り部79を有する。
図7にさらに明瞭に見られるように、そして、多くの場合、支持基板7は円形である。この図面は平坦中央領域77を概略的に示しており、これもまた円形であり、主面取り部79と副面取り部78はほぼ環状になっている。しかし、上記の如く説明したように、副面取り部78は不定でありその幅も変わる。そして、基板7且つ又は平坦中央領域77は、例えば、楕円形、八角形又は長方形とすることができ、主面取り部79と副面取り部78は互いに異なる形状とすることができる。
以後の記載において、簡略化のため並びに図に示されるように、主面取り部と副面取り部は環状とする。
図4及び7に見られるように、副面取り部78は内郭線Cと外郭線C‘を有する。副面取り部78の内郭線Cは平坦中央領域77の外郭線を成すことに留意されたい。
図5の変形例において(そして図4について上記記載したように)、源基板6の表面600が肩部を有しない場合は、それは平坦中央領域67、副面取り部68、そして、主面取り部69を有する。さらに、副面取り部68は内郭線Cと外郭線C‘を有する。
突出部を有しない支持基板7(図4参照)に関する上記記載は図5の突出部を有しない支持基板6にも当てはまる。
支持基板6の突出部62の横方向の寸法は図4及び図6を参照した以下の記載のように変化しうる。
図4に示す第一変形例においては、上面620の外郭線C“の寸法が支持基板7の副面取り部78の外郭線C‘より小さいか又は等しい。上面620の面積は受取り面700の面積より小さいか又は等しい。
上面620と受取り面700が環状な場合、上面620の直径D“が受取り面700の直径D‘より小さいか又は等しく、受取り面700は中央面77と副面取り部78を含む。
最後に、外郭線C“が副面取り部78の外郭線C‘内に入り込むように支持基板7に対して源基板6が結合される。
このようにして、突出部62の上面620が平坦中央領域77に結合され、そして、任意ではあるが、副面取り部78がその面620の平面と角度βを成す。これにより、相当の結合エネルギを持って、図3に示される従来技術に比べて結合品質が高まる。
図6に示すこの発明の第二一変形例においては、上面620の外郭線C‘“の寸法が支持基板7の平面領域77の外郭線Cより小さいか又は等しい。従って、上面620の面積は平面領域77の面積より小さいか又は等しい。
上面620と中央領域77が円形である場合、上面620の直径D‘“が平面領域77の直径Dより小さいか又は等しい。
外郭線C‘“が平面領域77の外郭線C内に入り込むように支持基板7に対して源基板6が結合される。
これにより、精度高く平坦な表面、即ち、上面620と支持基板7の平坦中央領域77とが結合される。上記記載した変形例に比べて結合がさらに強まる。実際、副面取り部78の幅が変化するので、肩部61の幅が副面取り部78の幅より実際大きくなるように肩部61の寸法が計算される。
最後に、源基板6が効果的に支持基板7に結合され、支持基板7に対し突出領域62が中央に位置決めされる。この突出領域62の大きさに応じて、この領域が小さい場合は(図6参照)この領域は平坦中央領域77に対して中央に位置決めされ、又は、それが大きい場合は(図5参照)副面取り部78に対して中央に位置決めされる。実際、基板6、7は同じ大きさであることが多く、それらの側部60,70が一線上に配される。
同様にして、詳細には説明しないが、支持基板7の突出領域72の横方向の大きさが変化してもよい。
図5を参照すると、外郭線C“(又は直径D“)の寸法が源基板6の副面取り部68の外郭線C‘(又は直径D“)より小さいか又は等しく、又は(基板7における点線及び一点鎖線に見られるように)平坦領域67の外郭線C(又は直径D)より小さいか又は等しい。ここでは、突出部分72の外郭線に参照符号C‘“(又は直径D‘“)が付与されている。
同様にして、源基板6に対し突出領域72が中央に位置決めされるように支持基板7が源基板6に結合される。
採用される方法の変形例に関わらず、即ち、肩部が源基板6又は支持基板7又は両者に形成されても、肩部により、二つの平坦な又はほぼ平坦な表面間に生じる強い結合領域と、少なくとも二枚の基板6,7のいずれかがセットバック表面64又は74を有しているために結合されない領域との間の境界が明瞭になる。
さらに、上面620又は突出部分62の外郭線C“又はC‘“(又は突出部分72の上面720の外郭線C“又はC‘“)が一定であり、従って、支持基板7に転送された有用層66が一定な外郭線660(図7参照)を有する。リング幅はLである。
効果的なことに、源基板6に肩部61が形成されている図4と図6の場合では、突出領域62の高さHが有用層66の厚みEより大きいか等しい。例として、この厚みEは100オングストローム(Å)から数マイクロメートルの範囲となる。
剥離の間に、転送された有用層66が突出領域62の大きさと輪郭形状C“となる。
この発明のさらに効果的な変形例においては、脆弱領域65により有用層66が確定され、十分に大きい、即ち、Eより十分に大きい、高さHの肩部61が一回の加工のみで形成されることにより始められ、そして少なくとも以下の一行程を実行できる。
突出領域62内に脆弱領域65を形成。
上記のように、上面620を支持基板7の受取り面700上に分子結合。
脆弱領域65に沿って支持基板7の残存部分から有用層66を剥離。
転送される有用層66の選択された厚みEが高さHの許容範囲内にある限りこの動作を繰り返すことができる。例として、この場合、Hの値は少なくとも2000nm、又は、数十マイクロメートルにもなる。
効果的には、脆弱領域65を再度形成する前に、突出領域62の上面620上に平坦化工程を施すことができる。
しかし、有用層66を転送する各工程において肩部61と脆弱領域65を形成することに何も障害がないことは明らかである。
最後に、この方法が適用可能な材料の例が挙げられる。
支持基板7は任意ではあるが半導体材料であり、例えば、シリコン、透明基板(例えば、石英又はガラス)、炭化珪素、ガリウム砒素、リン化インジウム、又は、ゲルマニウムから選ばれた材料で形成される。
源基板6は、好ましくは、例えば、シリコン、ゲルマニウム、炭化珪素、シリコンとゲルマニウムの合金又は混合物(Si−Ge混合物として知られる)、III/V混合物として知られる混合物、即ち、一つの要素が周期律表のIIIa列から、そして、他の要素がVa列から選ばれた混合物、例えば、窒化ガリウム、ガリウム砒素、又は、リン化インジウムから選ばれた半導体材料で形成される。
最後に、支持基板7の受取り表面700を酸化物タイプ(例えば、SiO)又は窒化物タイプ(例えば、Si)の絶縁層で覆うことができ、この絶縁層は、有用層63を剥離した後に、有用層66と支持基板7の間に設けられる。
源基板6の表面600を上記のタイプの絶縁材料で覆うことができ、転送された有用層66が二層を備えることになる。
この場合、突出領域62を形成する前又は後に絶縁材料が堆積される。
源基板6上に複数の層を堆積することもでき、文言“有用層”はスタック層を意味することになる。
SOIタイプ基板の逆鉛直断面を示す概略図である。 図1の基板の平面図を示す概略図である。 従来技術を用いて共に結合された源基板と支持基板の部分鉛直断面を示す概略図である。 この発明の方法を用いて互いに結合される準備ができた状態の源基板と支持基板の変形例の部分鉛直断面を示す部分概略図である。 この発明の方法を用いて互いに結合される準備ができた状態の源基板と支持基板の変形例の部分鉛直断面を示す部分概略図である。 この発明の方法を用いて互いに結合される準備ができた状態の源基板と支持基板の変形例の部分鉛直断面を示す部分概略図である。 この発明の方法により得られた有用層に覆われた支持基板を備える複合基板の、上記図面とは異なるスケールの、概略平面図である。

Claims (20)

  1. 電子工学、光学又は光電子工学用の複合基板の製造中に支持基板へ転送される材料の有用層の輪郭を平坦にする方法であって、表面と称する源基板の面を、前記支持基板と向かい合い、受取り面と称する面に分子結合する少なくとも一工程と、前記源基板から生じる有用層を前記支持基板上に転送する工程を備え、前記方法は、
    前記結合工程の前に、
    前記支持基板の前記受取り面の周囲の少なくとも一部分に肩部を形成するように前記受取り面を加工処理し、
    前記肩部は、一定な輪郭の上面を有する内部突出領域を確定し、
    結合後に、前記有用層が一定な輪郭を有する前記支持基板に転送されることを特徴とする方法。
  2. 電子工学、光学又は光電子工学用の複合基板の製造中に支持基板へ転送される材料の有用層の輪郭を平坦にする方法であって、表面と称する源基板の面を、前記支持基板と向かい合い、受取り面と称する面に分子結合する少なくとも一工程と、前記源基板から生じる有用層を前記支持基板上に転送する工程を備え、前記方法は、
    前記結合工程の前に、
    前記表面と前記受取り面から選択された一つの面のみを該面の周囲の少なくとも一部分に肩部を形成するように加工処理し、
    前記肩部は一定な輪郭線の上面を有する内部突出領域を確定し、
    前記二面の内の他の面は、主面取り部と境界を成し、そして、平坦領域と称する高精度に平坦な中央領域と、前記主面取り部と前記平坦領域との間に位置し副面取り部と称する中間領域とを有し、
    前記突出領域の前記上面の輪郭線の寸法が前記対向基板の前記副面取り部の外郭線の寸法より小さいか又は等しく、
    前記上面が、該上面の輪郭線が前記副面取り部の外郭線内に入り込むように、前記対向基板に結合され、
    結合後に、前記有用層が一定な輪郭を有する前記支持基板に転送されることを特徴とする方法。
  3. 加工処理が施された前記基板の前記突出領域の前記上面の輪郭線の寸法が前記対向基板の前記平坦領域の外郭線の寸法より小さいか又は等しく、前記上面が前記対向基板に結合されて、前記上面の輪郭線が前記平坦領域の外郭線内に入り込むことを特徴とする請求項2に記載の方法。
  4. 前記加工処理が施された基板の前記突出領域の前記上面が前記対向基板の前記副面取り部又は前記平坦領域に対して中央に位置決めされるように前記上面が前記対向基板に結合されることを特徴とする請求項2又は3いずれかに記載の方法。
  5. 前記肩部加工工程は前記源基板の前記表面上で行われること特徴とする請求項2乃至4いずれかに記載の方法。
  6. 前記突出領域の側面が前記突出領域の前記上面の平面にほぼ垂直であること特徴とする請求項1乃至5いずれかに記載の方法。
  7. 前記結合工程の前に前記源基板内に脆弱領域を形成し、前記有用層が前記脆弱領域と前記源基板の前記表面との間に延在し、
    前記結合工程の後に前記脆弱領域に沿って前記源基板の残存部分から前記有用層を剥離することを特徴とする請求項1乃至6いずれかに記載の方法。
  8. 前記源基板の前記表面上で行われる前記肩部加工工程は前記脆弱領域形成工程の前に行われることを特徴とする請求項5に従属する請求項7に記載の方法。
  9. 前記源基板の前記表面上で行われる前記肩部加工工程は前記脆弱領域形成工程の後に行われることを特徴とする請求項5に従属する請求項7に記載の方法。
  10. 前記源基板の前記突出領域の高さが前記有用層の厚みより大きいか又は等しいことを特徴とする請求項5に従属する請求項7に記載の方法。
  11. 前記源基板の前記突出領域の高さが前記有用層の厚みより非常に大きく、前記源基板の残存部分から前記有用層を剥離する工程の後に、
    前記源基板の前記突出領域内に脆弱領域を形成し、前記有用層が前記脆弱領域と前記源基板の前記上面との間に延在し、
    前記上面の輪郭線が前記支持基板の前記副面取り部の外郭線内に入り込むように、前記上面を前記支持基板の前記受取り面に分子結合し、
    前記脆弱領域に沿って前記支持基板の残存部分から前記有用層を剥離することから成る一行程が少なくとも一回行われることを特徴とする請求項5に従属する請求項7に記載の方法。
  12. 前記脆弱領域形成工程の前に前記突出領域の前記上面を平坦化させる工程が行われることを特徴とする請求項11に記載の方法。
  13. 前記脆弱領域は原子種注入により形成されることを特徴とする請求項乃至12いずれに記載の方法。
  14. 前記脆弱領域は多孔層により形成されることを特徴とする請求項乃至12いずれに記載の方法。
  15. 前記突出領域の高さは10nm又はそれ以上であることを特徴とする請求項1乃至14いずれに記載の方法。
  16. 機械的又は電気的オリジンによる圧力を加える、熱エネルギを供給する、そして、化学的エッチングの少なくともいずれか一つの技術又は組み合わせにより前記有用層が剥離されることを特徴とする請求項7乃至15いずれかに記載の方法。
  17. 前記支持基板は、シリコン、透明基板、炭化珪素、ガリウム砒素、リン化インジウム、そして、ゲルマニウムから選ばれた半導体材料で形成されることを特徴とする請求項乃至16いずれかに記載の方法。
  18. 前記源基板は半導体材料から形成されることを特徴とする請求項乃至17いずれかに記載の方法。
  19. 前記源基板の材料は、シリコン、ゲルマニウム、シリコンとゲルマニウムの混合物、炭化珪素、窒化ガリウム、ガリウム砒素、そして、リン化インジウムから選ばれることを特徴とする請求項18に記載の方法。
  20. 前記源基板の前記表面と前記支持基板の前記受取り面との結合された面の少なくともいずれか一面が絶縁材料の層で覆われることを特徴とする請求項乃至19いずれかに記載の方法。
JP2005505072A 2002-07-17 2003-07-16 支持基板へ転送される有用な材料層の輪郭を平坦にする方法 Expired - Lifetime JP4368851B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0209022A FR2842651B1 (fr) 2002-07-17 2002-07-17 Procede de lissage du contour d'une couche utile de materiau reportee sur un substrat support
US46152403P 2003-04-09 2003-04-09
PCT/EP2003/007852 WO2004008525A1 (en) 2002-07-17 2003-07-16 Method of smoothing the outline of a useful layer of material transferred onto a support substrate

Publications (2)

Publication Number Publication Date
JP2005533395A JP2005533395A (ja) 2005-11-04
JP4368851B2 true JP4368851B2 (ja) 2009-11-18

Family

ID=30117031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005505072A Expired - Lifetime JP4368851B2 (ja) 2002-07-17 2003-07-16 支持基板へ転送される有用な材料層の輪郭を平坦にする方法

Country Status (7)

Country Link
EP (3) EP1523773B1 (ja)
JP (1) JP4368851B2 (ja)
AT (1) ATE482468T1 (ja)
AU (1) AU2003250107A1 (ja)
DE (1) DE60334300D1 (ja)
TW (1) TWI273645B (ja)
WO (1) WO2004008525A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
FR2899594A1 (fr) 2006-04-10 2007-10-12 Commissariat Energie Atomique Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
FR3055063B1 (fr) * 2016-08-11 2018-08-31 Soitec Procede de transfert d'une couche utile

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5597410A (en) * 1994-09-15 1997-01-28 Yen; Yung C. Method to make a SOI wafer for IC manufacturing
FR2755537B1 (fr) * 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
JP3352896B2 (ja) * 1997-01-17 2002-12-03 信越半導体株式会社 貼り合わせ基板の作製方法
FR2774214B1 (fr) * 1998-01-28 2002-02-08 Commissariat Energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
US6093623A (en) * 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
US6664169B1 (en) * 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
KR100789205B1 (ko) * 2000-03-29 2007-12-31 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼 및 에스오아이 웨이퍼의 제조방법, 그리고그 에스오아이 웨이퍼
JP2001284622A (ja) * 2000-03-31 2001-10-12 Canon Inc 半導体部材の製造方法及び太陽電池の製造方法

Also Published As

Publication number Publication date
EP2164096A3 (en) 2010-07-21
TWI273645B (en) 2007-02-11
AU2003250107A1 (en) 2004-02-02
ATE482468T1 (de) 2010-10-15
EP2164097A2 (en) 2010-03-17
EP2164097B1 (en) 2012-06-27
DE60334300D1 (de) 2010-11-04
EP1523773B1 (en) 2010-09-22
EP2164096B1 (en) 2012-09-05
TW200414332A (en) 2004-08-01
WO2004008525A1 (en) 2004-01-22
EP1523773A1 (en) 2005-04-20
EP2164096A2 (en) 2010-03-17
JP2005533395A (ja) 2005-11-04
EP2164097A3 (en) 2010-07-21

Similar Documents

Publication Publication Date Title
KR101185426B1 (ko) 복합 트리밍 방법
US8679944B2 (en) Progressive trimming method
US8372728B2 (en) Process for fabricating a multilayer structure with trimming using thermo-mechanical effects
US6958284B2 (en) Method of smoothing the outline of a useful layer of material transferred onto a support substrate
US8298916B2 (en) Process for fabricating a multilayer structure with post-grinding trimming
CN101331585A (zh) 贴合基板的制造方法
US7452584B2 (en) Method of increasing the area of a useful layer of material transferred onto a support
JP4368851B2 (ja) 支持基板へ転送される有用な材料層の輪郭を平坦にする方法
US7956441B2 (en) Method of increasing the area of a useful layer of material transferred onto a support
JP4531694B2 (ja) 支持体に転移する材料から成る有用な層の面積を拡大する方法
JPH05226305A (ja) 張合せウェハの製造方法
JP4652053B2 (ja) 支持基板へ転送される有用な材料層の面積を増加させる方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090826

R150 Certificate of patent or registration of utility model

Ref document number: 4368851

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term