JP4368851B2 - 支持基板へ転送される有用な材料層の輪郭を平坦にする方法 - Google Patents
支持基板へ転送される有用な材料層の輪郭を平坦にする方法 Download PDFInfo
- Publication number
- JP4368851B2 JP4368851B2 JP2005505072A JP2005505072A JP4368851B2 JP 4368851 B2 JP4368851 B2 JP 4368851B2 JP 2005505072 A JP2005505072 A JP 2005505072A JP 2005505072 A JP2005505072 A JP 2005505072A JP 4368851 B2 JP4368851 B2 JP 4368851B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- region
- support substrate
- useful layer
- source substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 title claims abstract 51
- 238000000034 method Methods 0.000 title claims abstract 26
- 239000000463 material Substances 0.000 title claims abstract 7
- 239000002131 composite material Substances 0.000 claims abstract 3
- 238000004519 manufacturing process Methods 0.000 claims abstract 3
- 230000005693 optoelectronics Effects 0.000 claims abstract 3
- 230000001419 dependent effect Effects 0.000 claims 4
- 229910052732 germanium Inorganic materials 0.000 claims 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims 3
- 229910052710 silicon Inorganic materials 0.000 claims 3
- 239000010703 silicon Substances 0.000 claims 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 claims 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims 2
- 229910002601 GaN Inorganic materials 0.000 claims 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 238000003486 chemical etching Methods 0.000 claims 1
- 238000002513 implantation Methods 0.000 claims 1
- 239000011810 insulating material Substances 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- 230000003313 weakening effect Effects 0.000 claims 1
- 238000009499 grossing Methods 0.000 abstract 1
- 238000003754 machining Methods 0.000 abstract 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Lining Or Joining Of Plastics Or The Like (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Liquid Crystal (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Printing Methods (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Laminated Bodies (AREA)
- Decoration By Transfer Pictures (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
前記源基板の前記突出領域内に脆弱領域を形成し、前記有用層が前記脆弱領域と前記源基板の前記上面との間に延在し(任意ではあるが、この工程より先に前記突出領域の上面を平坦化する工程が行われる)、
前記上面の輪郭線が前記支持基板の前記副面取り部の外郭線内に入り込むように、前記上面を前記支持基板の前記受取り面に分子結合し、
前記脆弱領域に沿って前記支持基板の残存部分から前記有用層を剥離することから成る一行程が少なくとも一回行われる。
Claims (20)
- 電子工学、光学又は光電子工学用の複合基板の製造中に支持基板へ転送される材料の有用層の輪郭を平坦にする方法であって、表面と称する源基板の面を、前記支持基板と向かい合い、受取り面と称する面に分子結合する少なくとも一工程と、前記源基板から生じる有用層を前記支持基板上に転送する工程を備え、前記方法は、
前記結合工程の前に、
前記支持基板の前記受取り面の周囲の少なくとも一部分に肩部を形成するように前記受取り面を加工処理し、
前記肩部は、一定な輪郭の上面を有する内部突出領域を確定し、
結合後に、前記有用層が一定な輪郭を有する前記支持基板に転送されることを特徴とする方法。 - 電子工学、光学又は光電子工学用の複合基板の製造中に支持基板へ転送される材料の有用層の輪郭を平坦にする方法であって、表面と称する源基板の面を、前記支持基板と向かい合い、受取り面と称する面に分子結合する少なくとも一工程と、前記源基板から生じる有用層を前記支持基板上に転送する工程を備え、前記方法は、
前記結合工程の前に、
前記表面と前記受取り面から選択された一つの面のみを該面の周囲の少なくとも一部分に肩部を形成するように加工処理し、
前記肩部は一定な輪郭線の上面を有する内部突出領域を確定し、
前記二面の内の他の面は、主面取り部と境界を成し、そして、平坦領域と称する高精度に平坦な中央領域と、前記主面取り部と前記平坦領域との間に位置し副面取り部と称する中間領域とを有し、
前記突出領域の前記上面の輪郭線の寸法が前記対向基板の前記副面取り部の外郭線の寸法より小さいか又は等しく、
前記上面が、該上面の輪郭線が前記副面取り部の外郭線内に入り込むように、前記対向基板に結合され、
結合後に、前記有用層が一定な輪郭を有する前記支持基板に転送されることを特徴とする方法。 - 加工処理が施された前記基板の前記突出領域の前記上面の輪郭線の寸法が前記対向基板の前記平坦領域の外郭線の寸法より小さいか又は等しく、前記上面が前記対向基板に結合されて、前記上面の輪郭線が前記平坦領域の外郭線内に入り込むことを特徴とする請求項2に記載の方法。
- 前記加工処理が施された基板の前記突出領域の前記上面が前記対向基板の前記副面取り部又は前記平坦領域に対して中央に位置決めされるように前記上面が前記対向基板に結合されることを特徴とする請求項2又は3いずれかに記載の方法。
- 前記肩部加工工程は前記源基板の前記表面上で行われること特徴とする請求項2乃至4いずれかに記載の方法。
- 前記突出領域の側面が前記突出領域の前記上面の平面にほぼ垂直であること特徴とする請求項1乃至5いずれかに記載の方法。
- 前記結合工程の前に前記源基板内に脆弱領域を形成し、前記有用層が前記脆弱領域と前記源基板の前記表面との間に延在し、
前記結合工程の後に前記脆弱領域に沿って前記源基板の残存部分から前記有用層を剥離することを特徴とする請求項1乃至6いずれかに記載の方法。 - 前記源基板の前記表面上で行われる前記肩部加工工程は前記脆弱領域形成工程の前に行われることを特徴とする請求項5に従属する請求項7に記載の方法。
- 前記源基板の前記表面上で行われる前記肩部加工工程は前記脆弱領域形成工程の後に行われることを特徴とする請求項5に従属する請求項7に記載の方法。
- 前記源基板の前記突出領域の高さが前記有用層の厚みより大きいか又は等しいことを特徴とする請求項5に従属する請求項7に記載の方法。
- 前記源基板の前記突出領域の高さが前記有用層の厚みより非常に大きく、前記源基板の残存部分から前記有用層を剥離する工程の後に、
前記源基板の前記突出領域内に脆弱領域を形成し、前記有用層が前記脆弱領域と前記源基板の前記上面との間に延在し、
前記上面の輪郭線が前記支持基板の前記副面取り部の外郭線内に入り込むように、前記上面を前記支持基板の前記受取り面に分子結合し、
前記脆弱領域に沿って前記支持基板の残存部分から前記有用層を剥離することから成る一行程が少なくとも一回行われることを特徴とする請求項5に従属する請求項7に記載の方法。 - 前記脆弱領域形成工程の前に前記突出領域の前記上面を平坦化させる工程が行われることを特徴とする請求項11に記載の方法。
- 前記脆弱領域は原子種注入により形成されることを特徴とする請求項7乃至12いずれに記載の方法。
- 前記脆弱領域は多孔層により形成されることを特徴とする請求項7乃至12いずれに記載の方法。
- 前記突出領域の高さは10nm又はそれ以上であることを特徴とする請求項1乃至14いずれに記載の方法。
- 機械的又は電気的オリジンによる圧力を加える、熱エネルギを供給する、そして、化学的エッチングの少なくともいずれか一つの技術又は組み合わせにより前記有用層が剥離されることを特徴とする請求項7乃至15いずれかに記載の方法。
- 前記支持基板は、シリコン、透明基板、炭化珪素、ガリウム砒素、リン化インジウム、そして、ゲルマニウムから選ばれた半導体材料で形成されることを特徴とする請求項1乃至16いずれかに記載の方法。
- 前記源基板は半導体材料から形成されることを特徴とする請求項1乃至17いずれかに記載の方法。
- 前記源基板の材料は、シリコン、ゲルマニウム、シリコンとゲルマニウムの混合物、炭化珪素、窒化ガリウム、ガリウム砒素、そして、リン化インジウムから選ばれることを特徴とする請求項18に記載の方法。
- 前記源基板の前記表面と前記支持基板の前記受取り面との結合された面の少なくともいずれか一面が絶縁材料の層で覆われることを特徴とする請求項1乃至19いずれかに記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0209022A FR2842651B1 (fr) | 2002-07-17 | 2002-07-17 | Procede de lissage du contour d'une couche utile de materiau reportee sur un substrat support |
US46152403P | 2003-04-09 | 2003-04-09 | |
PCT/EP2003/007852 WO2004008525A1 (en) | 2002-07-17 | 2003-07-16 | Method of smoothing the outline of a useful layer of material transferred onto a support substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005533395A JP2005533395A (ja) | 2005-11-04 |
JP4368851B2 true JP4368851B2 (ja) | 2009-11-18 |
Family
ID=30117031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005505072A Expired - Lifetime JP4368851B2 (ja) | 2002-07-17 | 2003-07-16 | 支持基板へ転送される有用な材料層の輪郭を平坦にする方法 |
Country Status (7)
Country | Link |
---|---|
EP (3) | EP1523773B1 (ja) |
JP (1) | JP4368851B2 (ja) |
AT (1) | ATE482468T1 (ja) |
AU (1) | AU2003250107A1 (ja) |
DE (1) | DE60334300D1 (ja) |
TW (1) | TWI273645B (ja) |
WO (1) | WO2004008525A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2860842B1 (fr) * | 2003-10-14 | 2007-11-02 | Tracit Technologies | Procede de preparation et d'assemblage de substrats |
FR2899594A1 (fr) | 2006-04-10 | 2007-10-12 | Commissariat Energie Atomique | Procede d'assemblage de substrats avec traitements thermiques a basses temperatures |
FR3055063B1 (fr) * | 2016-08-11 | 2018-08-31 | Soitec | Procede de transfert d'une couche utile |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5597410A (en) * | 1994-09-15 | 1997-01-28 | Yen; Yung C. | Method to make a SOI wafer for IC manufacturing |
FR2755537B1 (fr) * | 1996-11-05 | 1999-03-05 | Commissariat Energie Atomique | Procede de fabrication d'un film mince sur un support et structure ainsi obtenue |
JP3352896B2 (ja) * | 1997-01-17 | 2002-12-03 | 信越半導体株式会社 | 貼り合わせ基板の作製方法 |
FR2774214B1 (fr) * | 1998-01-28 | 2002-02-08 | Commissariat Energie Atomique | PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI |
US6093623A (en) * | 1998-08-04 | 2000-07-25 | Micron Technology, Inc. | Methods for making silicon-on-insulator structures |
US6664169B1 (en) * | 1999-06-08 | 2003-12-16 | Canon Kabushiki Kaisha | Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus |
KR100789205B1 (ko) * | 2000-03-29 | 2007-12-31 | 신에쯔 한도타이 가부시키가이샤 | 실리콘 웨이퍼 및 에스오아이 웨이퍼의 제조방법, 그리고그 에스오아이 웨이퍼 |
JP2001284622A (ja) * | 2000-03-31 | 2001-10-12 | Canon Inc | 半導体部材の製造方法及び太陽電池の製造方法 |
-
2003
- 2003-07-16 DE DE60334300T patent/DE60334300D1/de not_active Expired - Lifetime
- 2003-07-16 EP EP03763889A patent/EP1523773B1/en not_active Expired - Lifetime
- 2003-07-16 EP EP09178893A patent/EP2164097B1/en not_active Expired - Lifetime
- 2003-07-16 EP EP09178890A patent/EP2164096B1/en not_active Expired - Lifetime
- 2003-07-16 AT AT03763889T patent/ATE482468T1/de not_active IP Right Cessation
- 2003-07-16 WO PCT/EP2003/007852 patent/WO2004008525A1/en active Application Filing
- 2003-07-16 JP JP2005505072A patent/JP4368851B2/ja not_active Expired - Lifetime
- 2003-07-16 AU AU2003250107A patent/AU2003250107A1/en not_active Abandoned
- 2003-07-16 TW TW092119454A patent/TWI273645B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP2164096A3 (en) | 2010-07-21 |
TWI273645B (en) | 2007-02-11 |
AU2003250107A1 (en) | 2004-02-02 |
ATE482468T1 (de) | 2010-10-15 |
EP2164097A2 (en) | 2010-03-17 |
EP2164097B1 (en) | 2012-06-27 |
DE60334300D1 (de) | 2010-11-04 |
EP1523773B1 (en) | 2010-09-22 |
EP2164096B1 (en) | 2012-09-05 |
TW200414332A (en) | 2004-08-01 |
WO2004008525A1 (en) | 2004-01-22 |
EP1523773A1 (en) | 2005-04-20 |
EP2164096A2 (en) | 2010-03-17 |
JP2005533395A (ja) | 2005-11-04 |
EP2164097A3 (en) | 2010-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101185426B1 (ko) | 복합 트리밍 방법 | |
US8679944B2 (en) | Progressive trimming method | |
US8372728B2 (en) | Process for fabricating a multilayer structure with trimming using thermo-mechanical effects | |
US6958284B2 (en) | Method of smoothing the outline of a useful layer of material transferred onto a support substrate | |
US8298916B2 (en) | Process for fabricating a multilayer structure with post-grinding trimming | |
CN101331585A (zh) | 贴合基板的制造方法 | |
US7452584B2 (en) | Method of increasing the area of a useful layer of material transferred onto a support | |
JP4368851B2 (ja) | 支持基板へ転送される有用な材料層の輪郭を平坦にする方法 | |
US7956441B2 (en) | Method of increasing the area of a useful layer of material transferred onto a support | |
JP4531694B2 (ja) | 支持体に転移する材料から成る有用な層の面積を拡大する方法 | |
JPH05226305A (ja) | 張合せウェハの製造方法 | |
JP4652053B2 (ja) | 支持基板へ転送される有用な材料層の面積を増加させる方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090728 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090826 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4368851 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |