CN103258778A - 带有空腔的衬底的制备方法 - Google Patents
带有空腔的衬底的制备方法 Download PDFInfo
- Publication number
- CN103258778A CN103258778A CN2013101752966A CN201310175296A CN103258778A CN 103258778 A CN103258778 A CN 103258778A CN 2013101752966 A CN2013101752966 A CN 2013101752966A CN 201310175296 A CN201310175296 A CN 201310175296A CN 103258778 A CN103258778 A CN 103258778A
- Authority
- CN
- China
- Prior art keywords
- substrate
- device substrate
- edge
- bonding
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 106
- 238000000034 method Methods 0.000 title abstract description 19
- 238000000227 grinding Methods 0.000 claims abstract description 10
- 238000002360 preparation method Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 11
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 230000009993 protective function Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明提供了一种带有空腔的衬底的制备方法，包括如下步骤：提供支撑衬底和器件衬底，所述支撑衬底用于键合的表面内具有凹槽；将支撑衬底和器件衬底键合在一起；向器件衬底的中心方向研磨键合后的器件衬底边缘，至去除器件衬底边缘的悬空部分；研磨减薄器件衬底至预定厚度。本发明的优点在于，在研磨减薄之前首先去除边缘悬空部分，防止当减薄到某一厚度之后，器件衬底的边缘悬空处由于没有键合界面的加固保护作用，会因无法承受应力作用而发生碎裂，从而降低了在研磨的过程中发生碎边的几率。
Description
技术领域
本发明涉及半导体衬底制造领域，尤其涉及一种带有空腔的衬底的制备方法。
背景技术
键合及背面减薄（BESOI）技术是目前最成熟并商业化的SOI技术。该技术是将两片氧化后的硅片分别作为支撑衬底和器件衬底键合在一起，随后在高于1000℃的温度下加固2小时以上，然后采用研磨、抛光等方式将器件衬底减薄到SOI器件所需要的厚度，即得到最终的键合SOI晶片。BESOI技术具有工艺简单、成本低等优点，因此受到业界的重视。
带有空腔的SOI材料（Cavity-SOI）作为一种新型的SOI材料，与普通的SOI材料相比，其支撑体在键合前通过光刻及刻蚀工艺开出了特定的孔洞，且这些孔洞在表面形成特定的图形分布。MEMS 技术的发展，在压力传感器，陀螺仪等MEMS 应用上越来越多的应用Cavtiy SOI材料。在制备Cavity-SOI材料的过程中，由于这些孔洞的存在，使得支撑体上键合部分的接触面积大为减小，且特有的空腔结构，将直接影响后续的加工过程，孔洞上方的器件层由于没有支撑，顶层硅厚度越薄，在机械研磨过程中越容易被机械应力损伤而产生破损的情况。
发明内容
本发明所要解决的技术问题是，提供一种带有空腔的衬底的制备方法，能够降低制备过程中的碎片率。
为了解决上述问题，本发明提供了一种带有空腔的衬底的制备方法，包括如下步骤：提供支撑衬底和器件衬底，所述支撑衬底用于键合的表面内具有凹槽；将支撑衬底和器件衬底键合在一起；向器件衬底的中心方向研磨键合后的器件衬底边缘，至去除器件衬底边缘的悬空部分；研磨减薄器件衬底至预定厚度。
可选的，所述研磨步骤中，器件衬底边缘的去除量范围是0.5mm~2mm。
可选的，所述键合步骤在真空环境下进行。
可选的，所述支撑衬底和器件衬底的材料为单晶硅。
可选的，所述器件衬底内进一步包含腐蚀停止层。
可选的，所述支撑衬底和器件衬底具有不同的电阻率。
本发明的优点在于，在研磨减薄之前首先去除边缘悬空部分，防止当减薄到某一厚度之后，器件衬底的边缘悬空处由于没有键合界面的加固保护作用，会因无法承受应力作用而发生碎裂，从而降低了在研磨的过程中发生碎边的几率。
附图说明
附图1所示是本发明具体实施方式所述方法的实施步骤示意图。
附图2A至附图2F所示是上述方法的工艺流程图。
具体实施方式
下面结合附图对本发明提供的一种带有空腔的衬底的制备方法的具体实施方式做详细说明。
附图1所示是本具体实施方式所述方法的实施步骤示意图，包括：步骤S101，提供支撑衬底和器件衬底：步骤S102，在所述支撑衬底用于键合的表面内形成凹槽；步骤S103，在所述支撑衬底的表面形成氧化层，所述氧化层进一步覆盖所述凹槽的内壁；步骤S110，将支撑衬底和器件衬底键合在一起；步骤S120，向衬底的中心方向研磨键合后的器件衬底边缘，至去除器件衬底边缘的悬空部分；步骤S130，研磨减薄器件衬底至预定厚度。
附图2A至附图2F所示是上述方法的工艺流程图。
附图2A所示，参考步骤S101，提供支撑衬底200和器件衬底210。本具体实施方式中，支撑衬底200和器件衬底210的材料为单晶硅，在其他的具体实施方式中，上述两个衬底的材料可以选自于任何一种常见的半导体衬底材料。支撑衬底200和器件衬底210可以具有不同的电阻率。
附图2B所示，参考步骤S102，在所述支撑衬底200用于键合的表面内形成凹槽201。本具体实施方式以4个凹槽201举例，在其他的具体实施方式中，可以进一步包含更多或者更少的凹槽201。形成凹槽可以采用光刻和腐蚀的方法，所述腐蚀可以是干法腐蚀或者湿法腐蚀。
附图2C所示，参考步骤S103，在所述支撑衬底200的表面形成氧化层220，所述氧化层220进一步覆盖所述凹槽201的内壁。形成氧化层220的方法可以是化学气相沉积工艺等，对于支撑衬底200材料为单晶硅的情况下，氧化层220也可以是采用热氧化工艺形成的氧化硅。上述两种工艺都可以同时在支撑衬底200的表面以及凹槽201的内壁处形成氧化层220。若不希望在凹槽中形成氧化层220，也可以再通过选择性腐蚀的方法除去凹槽201内壁的氧化层220（此工艺步骤未图示）。
上述步骤实施完毕后，形成键合的表面内具有由凹槽201形成空腔的支撑衬底200。氧化层220是可选层，可以根据后续器件工艺对衬底结构的需要决定添加或者省略。
附图2D所示，参考步骤S110，将支撑衬底200和器件衬底210键合在一起。键合优选在真空环境下进行，键合完成后可以进一步选择退火加固。键合完成后凹槽201转变为密闭空间的空腔。若键合是在真空环境下进行的，键合后的凹槽201内部也应当是真空的。
步骤2E所示，参考步骤S120，向器件衬底210的中心方向研磨键合后的器件衬底210边缘，至去除器件衬底210边缘的悬空部分。由于支撑衬底200和器件衬底210通常都会采用普通的商用衬底，故都是有倒角存在的。因此在键合之后，器件衬底210的边缘倒角部分会悬空在氧化层220之外。即使无氧化层220，由于倒角的存在器件衬底210的边缘也无法和支撑衬底200完全接触。在内部已经具有空腔的情况下，器件衬底210和支撑衬底200的接触并不牢固，内部存在由空腔引起的应力。在此情况下若直接对器件衬底210实施研磨，当减薄到某一厚度之后，器件衬底210的边缘悬空处由于没有键合界面的加固保护作用，会因无法承受应力作用而发生碎裂。故本步骤通过首先去除边缘悬空部分，可以防止在研磨的过程中发生碎边的问题。去除边缘悬空部分的尺度范围例如可以是0.5mm~2mm，并根据晶圆直径进行一致性调整。
附图2F所示，参考步骤S130，研磨减薄器件衬底210至预定厚度。在实施了步骤S120的基础上，本步骤中器件衬底210碎边的几率被大大降低。研磨之后的表面是粗糙的，还可以进一步实施抛光工艺对其进行表面加工处理。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (6)
1.一种带有空腔的衬底的制备方法，其特征在于，包括如下步骤：
提供支撑衬底和器件衬底，所述支撑衬底用于键合的表面内具有凹槽；
将支撑衬底和器件衬底键合在一起；
向器件衬底的中心方向研磨键合后的器件衬底边缘，至去除器件衬底边缘的悬空部分；
研磨减薄器件衬底至预定厚度。
2.根据权利要求1所述的带有空腔的衬底的制备方法，其特征在于，所述研磨步骤中，器件衬底边缘的去除量范围是0.5mm~2mm。
3.根据权利要求1所述的带有空腔的衬底的制备方法，其特征在于，所述键合步骤在真空环境下进行。
4.根据权利要求1所述的带有空腔的衬底的制备方法，其特征在于，所述支撑衬底和器件衬底的材料为单晶硅。
5.根据权利要求1所述的带有空腔的衬底的制备方法，其特征在于，所述器件衬底内进一步包含腐蚀停止层。
6.根据权利要求1所述的带有空腔的衬底的制备方法，其特征在于，所述支撑衬底和器件衬底具有不同的电阻率。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310175296.6A CN103258778B (zh) | 2013-05-14 | 2013-05-14 | 带有空腔的衬底的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310175296.6A CN103258778B (zh) | 2013-05-14 | 2013-05-14 | 带有空腔的衬底的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103258778A true CN103258778A (zh) | 2013-08-21 |
| CN103258778B CN103258778B (zh) | 2016-02-24 |
Family
ID=48962608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310175296.6A Active CN103258778B (zh) | 2013-05-14 | 2013-05-14 | 带有空腔的衬底的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103258778B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103442324A (zh) * | 2013-08-22 | 2013-12-11 | 上海宏力半导体制造有限公司 | 背板及其制造方法 |
| CN106847739A (zh) * | 2015-12-04 | 2017-06-13 | 上海新微技术研发中心有限公司 | 一种绝缘体上硅材料的制造方法 |
| CN107304039A (zh) * | 2016-04-18 | 2017-10-31 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法和电子装置 |
| CN107857232A (zh) * | 2016-09-22 | 2018-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制备方法和电子装置 |
| CN108622843A (zh) * | 2017-03-22 | 2018-10-09 | 中芯国际集成电路制造(上海)有限公司 | Mems麦克风及其形成方法 |
| CN108622851A (zh) * | 2018-04-28 | 2018-10-09 | 中科芯集成电路股份有限公司 | 一种带有空腔的衬底的制备方法 |
| CN117241654A (zh) * | 2023-11-14 | 2023-12-15 | 北京青禾晶元半导体科技有限责任公司 | 一种基于机械减薄技术制备复合压电衬底的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08107091A (ja) * | 1994-09-30 | 1996-04-23 | Kyushu Komatsu Denshi Kk | Ｓｏｉ基板の製法 |
| CN1787168A (zh) * | 2005-10-11 | 2006-06-14 | 中国电子科技集团公司第二十四研究所 | 在具有深槽图形的硅基衬底上制作硅薄膜的方法 |
| CN101599451A (zh) * | 2009-07-10 | 2009-12-09 | 上海新傲科技股份有限公司 | 对带有绝缘埋层的半导体衬底进行边缘倒角的方法 |
| US20120122299A1 (en) * | 2009-07-10 | 2012-05-17 | Shanghai Institute of Microsystem and Information Technology, Chinese Academy of Science | Method for forming substrate with buried insulating layer |
-
2013
- 2013-05-14 CN CN201310175296.6A patent/CN103258778B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08107091A (ja) * | 1994-09-30 | 1996-04-23 | Kyushu Komatsu Denshi Kk | Ｓｏｉ基板の製法 |
| CN1787168A (zh) * | 2005-10-11 | 2006-06-14 | 中国电子科技集团公司第二十四研究所 | 在具有深槽图形的硅基衬底上制作硅薄膜的方法 |
| CN101599451A (zh) * | 2009-07-10 | 2009-12-09 | 上海新傲科技股份有限公司 | 对带有绝缘埋层的半导体衬底进行边缘倒角的方法 |
| US20120122299A1 (en) * | 2009-07-10 | 2012-05-17 | Shanghai Institute of Microsystem and Information Technology, Chinese Academy of Science | Method for forming substrate with buried insulating layer |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103442324A (zh) * | 2013-08-22 | 2013-12-11 | 上海宏力半导体制造有限公司 | 背板及其制造方法 |
| CN103442324B (zh) * | 2013-08-22 | 2017-08-18 | 上海华虹宏力半导体制造有限公司 | 背板及其制造方法 |
| CN106847739A (zh) * | 2015-12-04 | 2017-06-13 | 上海新微技术研发中心有限公司 | 一种绝缘体上硅材料的制造方法 |
| CN106847739B (zh) * | 2015-12-04 | 2018-08-31 | 上海新微技术研发中心有限公司 | 一种绝缘体上硅材料的制造方法 |
| CN107304039A (zh) * | 2016-04-18 | 2017-10-31 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法和电子装置 |
| CN107857232A (zh) * | 2016-09-22 | 2018-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制备方法和电子装置 |
| CN108622843A (zh) * | 2017-03-22 | 2018-10-09 | 中芯国际集成电路制造(上海)有限公司 | Mems麦克风及其形成方法 |
| CN108622851A (zh) * | 2018-04-28 | 2018-10-09 | 中科芯集成电路股份有限公司 | 一种带有空腔的衬底的制备方法 |
| CN117241654A (zh) * | 2023-11-14 | 2023-12-15 | 北京青禾晶元半导体科技有限责任公司 | 一种基于机械减薄技术制备复合压电衬底的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103258778B (zh) | 2016-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103258778B (zh) | 带有空腔的衬底的制备方法 | |
| CN103400797B (zh) | 带有空腔的半导体衬底的制备方法 | |
| US8372728B2 (en) | Process for fabricating a multilayer structure with trimming using thermo-mechanical effects | |
| US8298916B2 (en) | Process for fabricating a multilayer structure with post-grinding trimming | |
| CN101331585B (zh) | 贴合基板的制造方法 | |
| US20070072393A1 (en) | Method for preparing and assembling substrates | |
| US8383489B2 (en) | SOI wafer and method for forming the same | |
| EP2402983B1 (en) | Method for manufacturing soi wafer | |
| CN103241708A (zh) | 带有空腔的衬底的制备方法 | |
| CN102725823B (zh) | 贴合晶片的制造方法 | |
| CN108110043A (zh) | 晶圆弯曲度的优化方法 | |
| CN109545953A (zh) | 一种高温压力传感器芯片的制备方法 | |
| US10559471B2 (en) | Method of manufacturing bonded wafer | |
| CN103560106B (zh) | 低翘曲度的半导体衬底的制备方法 | |
| JP3632531B2 (ja) | 半導体基板の製造方法 | |
| CN102983074B (zh) | 减薄器件层的方法以及衬底的制备方法 | |
| WO2010081852A1 (en) | A test method on the support substrate of a substrate of the "semiconductor on insulator" type | |
| CN102437047A (zh) | 一种sti结构cmp方法以及sti结构制作方法 | |
| WO2015074480A1 (zh) | 边缘光滑的半导体衬底的制备方法 | |
| CN102479674B (zh) | 一种晶圆制造方法 | |
| US20220043205A1 (en) | An ultra-thin integrated and manufacture of the same | |
| CN104364880A (zh) | Soi晶片的制造方法 | |
| US8921203B2 (en) | Method of forming an integrated circuit having varying substrate depth | |
| JP4440810B2 (ja) | 貼り合わせウエーハの製造方法 | |
| KR101822669B1 (ko) | 임시 결합된 제품 웨이퍼의 처리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |