CN101825911A - 基准电压生成器 - Google Patents

Abstract

本发明提供了一种基准电压生成器。该基准电压生成器包括输出端子；负载电路，该负载电路被连接至输出端子和接地电压端子之间；输出晶体管，该输出晶体管被连接在输出端子和电源电压端子之间；第一恒流源，该第一恒流源被连接在输出端子和电源电压端子之间；第一开关电路，该第一开关电路选择性地将输出端子与输出晶体管或者第一恒流源进行连接；以及控制电路，该控制电路控制要被提供给负载电路的带隙电流。在第一状态中，第一开关电路连接输出端子和输出晶体管，并且控制电路控制输出晶体管的激活状态。在第二状态下，第一开关电路连接输出端子和第一恒流源，并且控制电路控制从第一恒流源流出的电流的量。

Description

基准电压生成器

技术领域

本发明涉及一种基准电压生成器。

背景技术

随着朝着减少规模和成本减少的当前趋势，用于诸如蜂窝电话的移动设备的液晶驱动器被日益集成到驱动LCD面板的IC中，其被称为单片集成。此外，用于驱动LCD中的液晶所必要的电源电路也被日益内建于驱动器IC中。在此种内建电源中，基准电源具有确定液晶驱动电压的功能。因此，如果基准电源的输出电压是不稳定的，那么会不利地影响LCD显示质量。因此近来，基准电源的输出电压的稳定性已经被视为是特别重要的。

作为驱动器中的基准电源，通常使用其中温度特性被取消的输出恒压的带隙基准电路(在下文中被称为BGR电路)。通常以电阻器被连接至具有不同的尺寸比率等等的成对的两个二极管中的每一个上的方式来构造BGR电路。然后BGR电路稳定分别被连接至成对的二极管的两个指定结点电势的平衡，并且进一步选择特定的电阻值，从而取消二极管的温度特性，并且使得能够输出恒压。BGR电路被广泛地用作通用IC的基本电压。

此外，今天对移动设备中待机期间节省电源存在强烈的需求。例如，当显示器处于截止状态但是IC中的操作处于导通状态时的待机模式中的低功率消耗是设备的必要特点。

图8A和图8B是显示驱动器1的示例性示意性框图。显示驱动器1包括BGR电路2、放大器3和4、驱动器放大器5、LCD面板6、以及逻辑电路单元7。图8A和图8B分别示意性地示出正常操作模式和待机模式中的构造。

BGR电路2用作用于驱动正常操作模式下的LCD面板6的电源生成基准。基于基准电压确定LCD面板6(伽玛电压的较低电平或者较高电平)的驱动电压的最低的电平或者最高的电平。因此，为了防止面板显示质量的退化，电压的稳定性是极其重要的。放大器3和4将来自于BGR电路2的电压放大预定的倍数。驱动器放大器5通过使用来自于放大器3的电压作为电源电压来驱动LCD面板6的负载。逻辑电路单元7包括逻辑电路7a和7b。通过使用来自于放大器4的电压作为电源电压，逻辑电路7a和7b执行指定的逻辑操作。

另一方面，在待机模式下，LCD面板的显示被截止，并且放大器3、驱动器放大器5以及LCD面板6进入截止状态。逻辑电路7b也进入截止状态。然而，例如，由于待机释放之后执行状态设置，和对来自于外部微计算机的显示信息执行写入等等，所以逻辑电路7a仍处于操作当中。因此，为了将电源提供给逻辑电路7a，BGR电路2和放大器4保持处于导通状态。因为BGR电路2在导通状态期间消耗电流，除非尽可能多地降低操作电流，否则将极大地降低待机时间。因此，BGR电路2的重要特性是电流损耗要尽可能的低。

如上所示，其变成作为用于液晶驱动器的基准电源的BGR电路所必要特点，以满足两种需求：正常操作期间的稳定性和待机期间的低功率消耗。此外，要求在没有增加作为在移动设备中使用的驱动器的电路规模的情况下实现所述的需求。

在日本未经审查的专利公开No.2005-339724中公布了根据现有技术的BGR电路的示例。图9示出在日本未经审查的专利公开No.2005-339724中描述的BGR电路10。BGR电路10包括电阻器R1至R3、二极管D1和D2、运算放大器OP1、以及PMOS晶体管TP1。电阻器R1和二极管D1被串联地连接在基准电压输出端子Vref和接地电压端子GND之间。电阻器R2和R3以及二极管D2被串联地连接在基准电压输出端子Vref和接地电压端子GND之间。运算放大器OP1具有被连接至电阻器R1和二极管D1之间的中间结点A1的倒相输入端子，和被连接至电阻器R2和R3之间的中间结点A2的非倒相输入端子。PMOS晶体管TP1具有被连接至电源电压端子VDD的源极、被连接至基准电压输出端子Vref的漏极、以及被连接至运算放大器OP1的输出端子的栅极。注意的是，为了方便起见，端子的符号“VDD”、“GND”以及“Vref”指定各自的端子名称，并且还分别指定电源电压VDD、接地电压GND以及基准电压Vref。

发明内容

在上述BGR电路10中，根据电路操作的负载确定PMOS晶体管TP1的驱动电流，并且从而对其简单地最优化，使得能够最小化电流功率。从而使其适合于移动设备等等的基准电压生成器。然而，BGR电路10通过作为源漏极电流的PMOS晶体管TP1的输出电流来驱动二极管和电阻器负载。如果电源电压VDD波动，PMOS晶体管TP1的源极电势因此波动。例如，如果电源电压VDD朝着较高的电势侧波动，那么PMOS晶体管TP1的栅极电势不能够跟随波动，导致源栅极电势VGS的增加。因此，PMOS晶体管TP1被过驱动，引起Vref上升。这样，在BGR电路10的构造中，基准电压Vref受制于电源电压VDD的波动，因此具有电源噪声抑制比不是足够高的缺点。这出现下述问题，如果在液晶等等的显示驱动器的正常操作期间基准电压Vref的波动出现，那么面板显示质量被降低。因此存在对基准电压生成器的需求，其中在正常操作模式下显示质量没有被降低，并且当没有执行显示时，在待机模式下电流消耗尽可能地低。

本发明的实施例的示例性方面是一种基准电压生成器，该基准电压生成器包括输出端子；负载电路，该负载电路被连接至输出端子和接地电压端子之间；输出晶体管，该输出晶体管被连接在输出端子和电源电压端子之间；第一恒流源，该第一恒流源被连接在输出端子和电源电压端子之间；第一开关电路，该第一开关电路选择性地将输出端子与输出晶体管和第一恒流源中的一个进行连接；以及控制电路，该控制电路控制要被提供给负载电路的带隙电流，其中，在第一状态中，第一开关电路连接输出端子和输出晶体管，并且控制电路控制输出晶体管的激活状态，并且在第二状态下，第一开关电路连接输出端子和第一恒流源，并且控制电路控制从第一恒流源流出的电流的量。

在根据本发明的实施例的示例性方面的基准电压生成器中，在第一状态中，从第一恒流源将带隙电流提供给负载电路，并且在第二状态中，带隙电流通过输出晶体管被提供给负载电路。因此，根据本发明的实施例的示例性方面的基准电压生成器具有适合于在第一状态中的低电流消耗的电路构造，并且其具有在第二状态中对电源噪声高度抵抗的电路构造。

根据上述的本发明的示例性方面，能够提供具有低电流消耗和对电源噪声高度抵抗的基准电压生成器。

附图说明

结合附图，根据某些示例性实施例的以下描述，以上和其它示例性方面、优点和特征将更加明显，其中：

图1示出根据第一示例性实施例的BGR电路的构造；

图2示出根据第一示例性实施例的放大器NAMP的构造；

图3示出根据第一示例性实施例的恒流源的构造；

图4示出根据第二示例性实施例的BGR电路的构造；

图5示出根据第二示例性实施例的可变恒流源的构造；

图6示出根据第三示例性实施例的BGR电路的构造；

图7示出描述根据第三示例性实施例的BGR电路的操作的电路构造；

图8A是示出根据现有技术的显示驱动器的框图；

图8B是示出根据现有技术的显示驱动器的框图；以及

图9示出根据现有技术的BGR电路的构造。

具体实施方式

[第一示例性实施例]

在下文中将会参考附图详细地描述本发明的第一示例性实施例。例如，在第一示例性实施例中，本发明应用于用于移动设备的液晶显示驱动器的带隙基准电路(在下文中被称为BGR电路)中。图1示出根据第一示例性实施例的BGR电路100的构造的示例。显示驱动器具有两种操作状态：正常操作和待机，如之前参考图8A和图8B所述。BGR电路100还具有正常操作和待机状态，并且稍后描述的控制信号STBY当状态改变时进行改变。

参考图1，BGR电路100包括开关SW1至SW3、恒流源CC1和CC2、放大器NAMP1、PMOS晶体管TP1、电阻器R1至R3、以及二极管D1和D2。此外，BGR电路100具有电源电压端子VDD、接地电压端子GND以及基准电压输出端子Vref。注意的是，为了方便起见，符号“VDD”、“GND”以及“Vref”分别指定各自的端子名称，并且还指定电源电压、接地电压以及基准电压。此外，符号“R1”至“R3”指定各自的电阻器名称，并且还指定它们的电阻值。

电阻器R1具有被连接至基准电压输出端子Vref的一端，以及被连接至结点A1的另一端。二极管D1具有被连接至结点A1的阳极，和被连接至接地电压端子GND的阴极。

电阻器R2具有被连接至基准电压输出端子Vref的一端，以及被连接至结点A2的另一端。电阻器R3具有被连接至结点A2的一端和被连接至二极管D2的阳极的另一端。二极管D2具有被连接至电阻器R3的另一端的阳极和被连接至接地电压端子GND的阴极。电阻器R1至R3以及二极管D1和D2组成负载电路110。

二极管D1和D2的正向降电压具有负温度系数，并且与绝对温度成反比例变化。电阻器R1至R3的电阻值具有正温度系数，并且与绝对温度成比例变化。因此，通过将二极管D1和D2的面积比和电阻器R1至R3的电阻值调整为指定值，并且将结点A1和A2连接至放大器NAMP1，从基准电压输出端子Vref能够获得不具有温度依赖性的基准电压Vref，稍后对其进行描述。

开关SW1根据控制信号STBY切换结点A1和A2与放大器NAMP1的倒相输入端子和非倒相输入端子之间的连接。具体地，在待机模式下，开关SW1分别将结点A1和A2与放大器NAMP1的倒相输入端子和非倒相输入端子相连接。在正常操作模式下，开关SW1分别将结点A1和A2与放大器NAMP1的非倒相输入端子和倒相输入端子相连接。

放大器NAMP1的输出端子被连接至开关SW2。图2示出放大器NAMP1的电路构造的示例。参考图2，放大器NAMP1包括PMOS晶体管TP10至TP12和NMOS晶体管TN10至TN12。PMOS晶体管TP10具有被连接至电源电压端子VDD的源极和被连接至结点B1的漏极。此外，规定的偏置电压Vb1被施加到PMOS晶体管TP10的栅极。PMOS晶体管TP11具有被连接至结点B1的源极和被连接至结点B2的漏极。PMOS晶体管TP11的栅极用作放大器NAMP1的倒相输入端子。NMOS晶体管TN11具有被连接至结点B2的漏极和栅极，以及被连接至接地电压端子GND的源极。PMOS晶体管TP12具有被连接至结点B1的源极和被连接至结点B3的漏极。PMOS晶体管TP12的栅极用作放大器NAMP1的非倒相输入端子。NMOS晶体管TN12具有被连接至结点B3的漏极、被连接至接地电压端子GND的源极、以及被连接至结点B2的栅极。NMOS晶体管TN10的漏极用作放大器NAMP1的输出端子。NMOS晶体管TN10具有被连接至接地电压端子GND的源极和被连接至结点B3的栅极。

根据图2中所示的构造可以理解到，放大器NAMP1是由根据倒相输入端子和非倒相输入端子之间的电势差来输出电压的差分放大器和根据输出电压来驱动的NMOS晶体管TN10组成。因此，放大器NAMP1执行如下的操作，其通过来自于差分放大器的输出电压来驱动NMOS晶体管TN10，并且使放大器NAMP1的输出端子的电势下降到接地电压GND。

开关SW2根据控制信号STBY，切换放大器NAMP1的输出端子与结点A3或者结点A4之间的连接。具体地，在待机模式下，开关SW2连接放大器NAMP1的输出端子和结点A3。在正常操作模式下，开关SW2连接放大器NAMP1的输出端子和结点A4。

恒流源CC1被连接在电源电压端子VDD和结点A3之间，并且提供具有规定的电流值的恒流I1。恒流源CC2(第一恒流源)被连接在电源电压端子VDD和结点A4之间，并且提供具有规定的电流值的恒流I2。符号“I1”和“I2”指定从各自的恒流源提供的恒流，并且还指定它们的电流值。

图3示出恒流源CC1或者CC2的电路构造的示例。因为恒流源CC1或者CC2具有相同的构造，所以在下面仅描述恒流源CC1。参考图3，恒流源CC1包括NMOS晶体管TN20。NMOS晶体管TN20的漏极被连接至电源电压端子VDD，并且NMOS晶体管TN20的源极用作恒流源CC1的电流输出端子。规定的偏置电压Vb2被施加给NMOS晶体管TN20的栅极，并且从恒流源CC1的电流输出端子提供与偏置电压Vb2的电势相对应的恒流I1。在恒流源CC1和CC2之间，偏置电压Vb2的电势不同，并且恒流源CC2具有比恒流源CC1高的电流提供能力。因此，恒流I2具有比恒流I1大的电流值。图3中所示的恒流源CC1或者CC2的电路构造仅仅是示例，并且只要能够提供具有规定的电流值的恒流就可以采用其它的电路构造。

PMOS晶体管TP1(输出晶体管)具有被连接至电源电压端子VDD的源极、被连接至开关SW3的漏极以及被连接至结点A3的栅极。

开关SW3(第一开关电路)根据控制信号STBY，切换基准电压输出端子Vref与PMOS晶体管TP1的漏极或者结点A4之间的连接。具体地，在待机模式下，开关SW3连接基准电压输出端子Vref与PMOS晶体管TP1的漏极。在正常操作模式下，开关SW3连接基准电压输出端子Vref与结点A4。

如稍后所述，放大器NAMP1和开关SW2作为用于PMOS晶体管TP1或者NMOS晶体管TN10的控制电路进行操作。

在下面描述BGR电路100的操作。首先描述待机模式下的操作。在待机模式下，开关SW1根据控制信号STBY，分别将结点A1和A2与放大器NAMP1的倒相输入端子和非倒相输入端子相连接。同时，开关SW2连接放大器NAMP1的输出端子和结点A3。此外，开关SW3连接基准电压输出端子Vref和PMOS晶体管TP1的漏极。

在此种连接状态(在下文中被称为Pch驱动型)中，通过恒流源CC1和放大器NAMP1的输出对PMOS晶体管TP1进行驱动。然而，恒流源CC1可以用作用于截止PMOS晶体管TP1所必要的上拉电阻器。因此，从恒流源CC1提供的恒流I1的电流值能够是最小的可能值。例如，恒流I1的电流值能够与0.1μA一样低。

在下文中简要地描述当Pch驱动型BGR电路100提供恒定基准电压时的一般操作。首先，BGR电路100的PMOS晶体管TP1的输出电流(源漏极电流)被提供给被连接的负载(二极管D1和D2以及电阻器R1至R3)。如果结点A1和A2的电势进行变化，那么因此放大器NAMP1的输出电压进行变化。根据放大器NAMP1的输出电压中的变化，作为被提供给二极管D1和D2、电阻器R1至R3等等的电流的PMOS晶体管TP1的驱动电流发生变化。由于此反馈操作，在不取决于被连接至PMOS晶体管TP1的负载(二极管D1和D2以及电阻器R1至R3)的情况下，Pch驱动型BGR电路100能够保持基准电压Vref恒定。这样，在Pch驱动型BGR电路100中，通过电路操作，根据负载来确定PMOS晶体管TP1的驱动电流，并且从而其被容易地最优化，使得能够最小化电流消耗。

在下文简要地计算Pch型BGR电路100的电路电流。如上所述，通过相应二极管的正向电压降VF和电阻器R1和R2来确定要流入二极管D1和D2的电流。例如，它们被设置为1μA。此外，假定恒电流I1为0.1μA，并且假定放大器NAMP1的偏置电流为0.5μA。因此，总电路电流是1μA×2+0.5μA+0.1μA＝2.6μA。

然而，Pch型BGR电路100与根据之前参考图9描述的现有技术的BGR电路10具有相同的问题。具体地，存在电源电压VDD中的波动的出现能够引起PMOS晶体管TP1过驱动的可能性。因此，是BGR电路100的输出的基准电压Vref受制于降低电源噪声抑制比的电源的波动。

总结上述，Pch型BGR电路100具有如下的电路构造，其具有电源噪声抑制比不是足够高的缺点和电流消耗显著的低的优点。

接下来，描述当待机被释放时正常操作模式下的操作。在正常操作模式下，开关SW1根据控制信号STBY分别将结点A1和A2与放大器NAMP1的非倒相输入端子和倒相输入端子相连接。同时，开关SW2连接放大器NAMP1的输出端子和结点A4。此外，开关SW3连接基准电压输出端子Vref和结点A4。

这样，各自的开关的连接与待机模式下的相反，使得放大器NAMP1的输出没有通过PMOS晶体管TP1被直接地连接至基准电压输出端子Vref。在此连接状态下的BGR电路100以与待机模式下相同的方式进行操作。然而，从恒流源CC2提供要被提供给诸如电阻器R1至R3以及二极管D1和D2的负载的电流。因此，通过驱动放大器NAMP1的NMOS晶体管TN10，使得保持基准电压Vref恒定并且将从恒流源CC2输出的恒流I2拉到接地电端子GND，从而电流被保持平衡。在此连接状态中的BGR电路100(在下文中被称为Nch驱动型)中，不同于在Pch驱动型中从被连接至电源电压VDD的PMOS晶体管TP1提供驱动电流，从恒流源CC2提供驱动电流，因此其具有输出抵抗电源电压VDD的波动的稳定电压的优点。然而，Nch驱动型BGR电路100具有下述缺点。

来自于恒流源CC2的恒流I2是Nch驱动型BGR电路100中驱动诸如二极管D1和D2以及电阻器R1至R3的负载的仅有的电流源。因此，如果来自于恒流源CC2的电流没有被充分地提供给负载，那么基准电压Vref下降。因此，为了维护恒定的基准电压Vref，考虑到作为偏移量的负载(电阻器R1至R3，二极管D1和D2等等)的波动和要流入放大器NAMP1的NMOS晶体管TN10的偏置电流的变化(温度依赖性、阈值电压变化、制造变化等等)，必须允许来自于恒流源CC2的恒流I2流动。具体地，假定在诸如操作温度、正向电压降VF以及电阻的最差的条件下发生二极管D1和D2以及电阻器R1至R3的所有变化，以最大化恒流I2的电流值为基础进行设置。因此，在典型条件下即使当流入二极管D1和D2以及电阻器R1至R3的电流低时，来自于恒流源CC2的恒流I2具有高值，导致电路中的高的电流消耗。通常，考虑到最差的条件，其要求在典型条件下流入二极管D1和D2的电流的两至三倍。注意的是，当从恒流源CC2提供的电流高时没有问题出现，因为放大器NAMP1的NMOS晶体管TN10的反向电流(sinkcurrent)变得更高并且被稳定平衡。

在下面简要地计算Nch驱动型BGR电路100的电路电流。例如，就像上述情况一样，流入二极管D1和D2的电流被设置为1μA。然而，在这样的情况下，为了简化假定放大器NAMP1的偏置电流为0A。考虑到最差的条件，电路电流中的增量是1μA×2(二极管的数目)×3＝6μA。因此，总电路电流是1μA×2+0.5μA+6μA＝8.5μA。

总结上述，Nch驱动型BGR电路100是具有如下优点的电路，其在任何条件下能够恒定地稳定操作电流，并且基准电压Vref不波动，并且Nch驱动型BGR电路100是具有如下缺点的电路，其甚至在轻载条件下也消耗大的电流。

如之前参考图8A和图8B所述，在待机模式下，显示驱动器的电源处于截止状态并且面板显示也处于截止状态。因此，在待机模式下，尽管存在电源噪音的某些影响，但是在显示质量中不存在问题。另一方面，在正常操作模式下，必须用作基准电源的BGR电路提供稳定的基准电压。此外，正常操作期间的显示驱动器的功率消耗没有必要与待机期间的功率消耗一样低。这是因为正常操作模式是当高速写入来自于微计算机的图像数据时的状态，并且在显示驱动器中消耗包括通过LCD面板(电容(capacity)负载)的放电和充电的消耗电流的数十mA或者更高的电流。

在待机模式下，BGR电路100与Pch驱动型BGR电路一样使用3μA或者更低的电流进行操作，并且，在正常操作模式下，它切换到Nch驱动型BGR电路，并且电流消耗增加到10至20μA。然而，在数十mA或者更高的电流被消耗的情况下，总体上在显示驱动器中，正常操作模式下的Nch驱动型BGR电路100的电流消耗是0.1％或者更低。因此，当BGR电路100从Pch驱动型切换到Nch驱动型时，通过电流消耗中的增加不能充分地影响显示驱动器。通过在正常操作模式下从Pch驱动型切换到Nch驱动型，能够提供稳定的基准电压。

另一方面，如果在待机模式下BGR电路100从Pch驱动型切换到Nch驱动型，那么消耗电流从3μA或者更低增加到8μA或者更高。因此消耗电流变化大约2.7倍。如果此种状态持续很长时间，那么它对移动设备的待机时间具有显著的冲击。因此，在待机模式下期待具有低电流消耗的Pch驱动型BGR电路100。

如上所述，根据第一示例性实施例的BGR电路100在待机模式下像具有低噪声电阻和低电流消耗的Pch驱动型BGR电路一样进行操作，并且在正常操作模式下像具有双倍的电流消耗和高噪声电阻的Nch驱动型BGR电路一样进行操作。考虑到电流消耗和系统电源的噪声之间的折中，至今已知的BGR电路具有Pch驱动型或者Nch驱动型的电路构造。然而，使用用于在移动设备中使用的显示驱动器所要求的最小电流很难最大地实现稳定。另一方面，BGR电路100在待机模式下的Pch驱动型和正常操作模式下的Nch驱动型之间切换它的构造，因此实现具有与各个操作状态相对应的优点的最佳电路构造。此外，BGR电路100凭借开关SW1至SW3，能够共同地使用二极管D1和D2、电阻器R1至R3、放大器NAMP1等等。这消除具有用于Pch驱动型和Nch驱动型的分离的BGR电路构造的需要。从而能够减少电路规模，同时具有上述两个电路构造的优点。

[第二示例性实施例]

在下文中，将参考附图详细地描述本发明的第二示例性实施例。在第二示例性实施例中，像第一示例性实施例一样，本发明应用于液晶显示驱动器的BGR电路。图4示出根据第二示例性实施例的BGR电路200的构造的示例。在图4中，通过与图1中相同的附图标记表示的元件具有与图1中相同或者相似的构造。本示例性实施例与第一示例性实施例的不同之处在于，开关SW2被消除，并且其中恒流的电流值是可变的可变恒流源CV1被用作恒流源。在第二示例性实施例中，主要对不同进行描述。

参考图4，BGR电路200包括开关SW1和SW2、可变恒流源CV1、放大器NAMP1、PMOS晶体管TP1、电阻器R1至R3以及二极管D1和D2。

在第一示例性实施例中已经描述开关SW1、电阻器R1至R3、二极管D1和D2以及放大器NAMP1的构造，并且因此不进行重复描述。然而，放大器NAMP1的输出被连接至结点A5。

可变恒流源CV1被连接至电源电压端子VDD和结点A5之间。此外，根据控制信号STBY，有选择性地提供具有规定值的恒流I1或者I2。图5示出可变恒流源CV1的电路构造的示例。参考图5，可变恒流源CV1包括NMOS晶体管TN20和开关SW20。

NMOS晶体管TN20具有被连接至开关SW20的栅极、被连接至电源电压端子VDD的漏极、以及用作可变恒流源CV1的电流示出端子的源极。开关SW20根据控制信号STBY在偏置电压Vb2和Vb3之间进行切换。如果偏置电压Vb2通过开关SW20被施加给NMOS晶体管TN20的栅极，那么可变恒流源CV1提供恒流I1。另一方面，如果偏置电压Vb3通过开关SW20被施加给NMOS晶体管TN20的栅极，那么可变恒流源CV1提供恒流I2。恒流I1和I2之间的关系与第一示例性实施例中的相同。图5中所示的可变恒流源CV1的电路构造只是用于示例，并且只要能够通过控制信号在具有不同的电流值的多个恒流之间进行切换，就可以采用其它的电路构造。

PMOS晶体管TP1具有被连接至电源电压端子VDD的源极、被连接至开关SW3的漏极、以及被连接至结点A5的栅极。

开关SW3根据控制信号STBY，切换基准电压输出端子Vref与PMOS晶体管TP1的漏极或者结点A5之间的连接。在待机模式下，开关SW3连接基准电压输出端子Vref和PMOS晶体管TP1的漏极。在正常操作模式下，开关SW3连接基准电压输出端子Vref与结点A5。

如上所述，在根据第二示例性实施例的BGR电路200中，可变恒流源CV1提供恒流I1，并且开关SW3在待机模式下连接PMOS晶体管TP1的漏极和基准电压输出端子Vref。因此，在此情况下的BGR电路200具有与在第一示例性实施例中描述的Pch驱动型BGR电路相同的电路构造。另一方面，在正常操作模式下，可变恒流源CV1提供恒流I2，并且开关SW3连接结点A5和基准电压输出端子Vref。在此情况下的BGR电路200具有与在第一示例性实施例中描述的Nch驱动型BGR电路相同的电路构造。因此，BGR电路200的操作基本上与根据第一示例性实施例的BGR电路100的操作相同，并且优点等等也相类似。此外，根据第二示例性实施例的BGR电路200能够从BGR电路100的构造中消除开关SW2和一个恒流源，从而允许减少电路规模。

[第三示例性实施例]

在下文中，将参考附图详细地描述本发明的第三示例性实施例。在第三示例性实施例中，像第一和第二示例性实施例一样，本发明应用于液晶显示驱动器的BGR电路。图6示出根据第三示例性实施例的BGR电路300的构造的示例。在图6中，通过与图1中相同的附图标记表示的元件具有与图1中相同或者相似的构造。BGR电路300与根据第一示例性实施例的BGR电路100的不同之处在于，在Pch驱动型电路构造中没有使用放大器NAMP1。

参考图6，BGR电路300包括电路块310至330以及开关SW31和SW32。

电路块310包括PMOS晶体管TP30至TP32、NMOS晶体管TN31和TN32、电阻器R30和二极管D30。PMOS晶体管TP31具有被连接至电源电压端子VDD的源极、被连接至结点C1的漏极、以及被连接至结点C2的栅极。PMOS晶体管TP32具有被连接至电源电压端子VDD的源极、以及被连接至结点C2的漏极和栅极。PMOS晶体管TP30具有被连接至电源电压端子VDD的源极、被连接至结点C3的漏极、以及被连接至结点C2的栅极。电阻器R30具有被连接至结点C3的一端和被连接至二极管D30的阳极的另一端。二极管D30具有被连接至电阻器R30的另一端的阳极和被连接至接地电压端子GND的阴极。NMOS晶体管TN31具有被连接至结点C1的漏极和栅极，以及被连接至结点C4的源极。NMOS晶体管TN32具有被连接至结点C2的漏极、被连接至结点C5的源极、以及被连接至结点C1的栅极。

电路块320包括电阻器R1和R2、放大器NAMP1以及恒流源CC2。电阻器R1具有被连接至结点C6的一端和被连接至结点C7的另一端。电阻器R2具有被连接至结点C6的一端和被连接至结点C8的另一端。放大器NAMP1具有被连接至结点C7的非倒相输入端子、被连接至结点C8的倒相输入端子、以及被连接至结点R的输出端子。恒流源CC2被连接在电源电压端子VDD和结点C6之间，并且将恒流I2提供给结点C6。

电路块330包括二极管D1和D2以及电阻器R3。二极管D1具有被连接至结点C9的阳极，和被连接至接地电压端子GND的阴极。电阻器R3具有被连接至结点C10的一端和被连接至二极管D2的阳极的另一端。二极管D2具有被连接至电阻器R3的另一端的阳极和被连接至接地电压端子GND的阴极。

开关SW31根据控制信号STBY，将电路块330与电路块310或者320相连接。具体地，在待机模式下，开关SW31连接结点C9和结点C4，以及结点C10和结点C5。在正常操作模式下，开关SW31将结点C9和结点C7连接，并且将结点C10和结点C8连接。

开关SW32根据控制信号STBY将基准电压输出端子Vref与电路块310或者320相连接。具体地，在待机模式下，开关SW32连接结点C3和基准电压输出端子Vref，并且在正常操作模式下，连接结点C6和基准电压输出端子Vref。

在下文中，将简要地描述在待机模式下和在正常操作模式下具有上述构造的BGR电路300的操作和电路构造。通过开关SW31和SW32，在正常操作模式下的连接构造是与在第一示例性实施例中描述的Nch驱动型BGR电路相同的电路构造。因此，操作与已经描述了的Nch驱动型BGR电路的相同。此外，BGR电路300具有与Nch驱动型BGR电路相同的优点和缺点。

在下文中描述了在待机模式下的电路构造。图7示出通过省略在待机模式下没有涉及操作的电路块320和相应的开关而简化的电路构造。参考图7，待机模式下的BGR电路300具有BGR电路的构造，该BGR电路不具有公知的运算放大器。电路操作也是公知的，并且因此没有对其进行描述。在此电路构造中，通过将电阻器R3和R30的电阻比和二极管D1、D2以及D30的面积比调整到指定的值，则能够取消温度特性。而且在图7的电路构造中，在其源极被连接至电源电压端子VDD的最终输出级中，通过PMOS晶体管TP30驱动诸如二极管D30和电阻器R30的负载。因此，此电路构造能够被视为是与之前在第一示例性实施例中描述的Pch驱动型BGR电路相同的构造。因此具有电源噪声抑制比不是足够的高的缺点。在正常操作模式下，通过开关SW31从电路块330断开电路块310。因此，电流停止流入PMOS晶体管TP31和TP32，使得电流也停止流入电流镜中的PMOS晶体管TP30。因此，不必要的电流没有流入正常操作模式下的驱动操作中没有涉及的电路块310中。

如上所述，像根据第一和的第二示例性实施例的BGR电路一样，根据第三示例性实施例的BGR电路300在待机模式下的Pch驱动型和正常操作模式下的Nch驱动型之间切换它的构造，从而具有与各个操作状态相对应的最优电路构造。此外，由于没有包括放大器，所以没有必要考虑振动、设置时间等等的效果。因此在形成二极管D1和D2的晶体管的对特性被维持的情况下，能够将正常操作模式下的电流减少到极限。此外，因为不需要具有两个恒流源并且元件的数目较少，所以能够实现小的布局面积。这能够进一步使在待机期间电流减少并且减少芯片面积。

本发明不限于上述示例性实施例，并且在不脱离本发明的范围的情况下可以对其进行各种变化。例如，尽管基于用于移动设备的显示驱动器的BGR电路的假定来描述了上述示例性实施例，但是本发明可以应用于，其中电流消耗在正常操作模式和节省功率模式(待机模式)之间存在很大不同，并且要求在正常操作模式下基准电压的稳定性的所有设备。此外，通过PNP双极晶体管可以实现二极管D1和D2。在这样的情况下，各个晶体管的集电极和基极被连接至接地电压端子GND。

本领域的技术人员能够根据需要组合第一至第三示例性实施例。

虽然已经按照若干示例性实施例描述了本发明，但是本领域的技术人员将理解本发明可以在所附的权利要求的精神和范围内进行各种修改的实践，并且本发明并不限于上述的示例。

此外，权利要求的范围不受到上述的示例性实施例的限制。

此外，应当注意的是，申请人意在涵盖所有权利要求要素的等同形式，即使在后期的审查过程中对权利要求进行过修改亦是如此。

Claims (10)

1.一种基准电压生成器，包括：

输出端子；

负载电路，所述负载电路被连接在所述输出端子和接地电压端子之间；

输出晶体管，所述输出晶体管被连接在所述输出端子和电源电压端子之间；

第一恒流源，所述第一恒流源被连接在所述输出端子和所述电源电压端子之间；

第一开关电路，所述第一开关电路选择性地将所述输出晶体管和所述第一恒流源之一与所述输出端子相连接；以及

控制电路，所述控制电路控制要被提供给所述负载电路的带隙电流，其中，

在第一状态中，所述第一开关电路连接所述输出端子和所述输出晶体管，并且所述控制电路控制所述输出晶体管的激活状态，以及，

在第二状态下，所述第一开关电路连接所述输出端子和所述第一恒流源，并且所述控制电路控制从所述第一恒流源流出的电流的量。

2.根据权利要求1所述的基准电压生成器，其中，

所述基准电压生成器生成显示装置的显示驱动器的基准电压，

所述第一状态是当所述显示驱动器处于待机操作中时，并且，

所述第二状态是当所述显示驱动器处于正常操作中时。

3.根据权利要求1所述的基准电压生成器，其中，所述负载电路包括：

第一负载单元，该第一负载单元包括：

第一PN结元件，所述第一PN结元件被连接在第一结点和所述接地电压端子之间，以及

第一电阻元件和第二PN结元件，所述第一电阻元件和第二PN结元件被串联地连接在第二结点和所述接地电压端子之间；以及，

第二负载单元，该第二负载单元包括：

第二电阻元件，所述第二电阻元件被连接在所述电源电压端子和所述第一结点之间，以及，

第三电阻元件，所述第三电阻元件被连接在所述电源电压端子和所述第二结点之间。

4.根据权利要求3所述的基准电压生成器，其中，

通过根据基于所述带隙电流的所述第一结点和所述第二结点的电势来控制所述输出晶体管的激活状态或者从所述第一恒流源流出的电流的量，所述控制电路来控制要被提供给所述负载电路的所述带隙电流。

5.根据权利要求4所述的基准电压生成器，其中，

所述控制电路包括下拉晶体管，所述下拉晶体管被连接在作为所述控制电路的输出端的第三结点和所述接地电压端子之间，并且，

所述控制电路根据所述第一结点和所述第二结点的电势，控制所述下拉晶体管的激活状态。

6.根据权利要求5所述的基准电压生成器，进一步包括：

第二开关电路，所述第二开关电路选择性地将所述输出晶体管的控制端子和所述第一恒流源之一与所述第三结点相连接；以及

第二恒流源，所述第二恒流源与所述输出晶体管的控制端子相连接，其中，

所述第二开关电路在所述第一状态下将所述第三结点与所述输出晶体管的控制端子相连接，并且在所述第二状态下将所述第三结点与所述第一恒流源相连接。

7.根据权利要求5所述的基准电压生成器，其中，

所述输出晶体管的控制端子和所述第一恒流源被连接于所述第三结点，并且，

所述第一恒流源在所述第一状态下提供第一恒定电流，并且在所述第二状态下提供大于所述第一恒定电流的第二恒定电流。

8.根据权利要求1所述的基准电压生成器，其中，所述负载电路包括：

第一负载单元，该第一负载单元包括：

第一PN结元件，所述第一PN结元件被连接至第一结点和所述接地电压端子之间，以及，

第二PN结元件，所述第二PN结元件被连接在第二结点和所述接地电压端子之间；

第二负载单元，该第二负载单元包括：

第二电阻元件，所述第二电阻元件被连接在所述第一恒流源和所述第一结点之间，以及，

第三电阻元件，所述第三电阻元件被连接在所述第一恒流源和所述第二结点之间；

第三负载单元，该第三负载单元包括：

第四电阻元件和第三PN结元件，所述第四电阻元件和第三PN结元件被串联地连接在所述输出晶体管和所述接地电压端子之间；以及，

第三开关电路，所述第三开关电路在所述第二状态下分别将所述第一结点和所述第二结点连接于所述第二电阻元件和所述第三电阻元件，并且在所述第一状态下将所述第一结点和所述第二结点连接于所述控制电路。

9.根据权利要求8所述的基准电压生成器，其中，

在所述第二状态中，所述控制电路根据所述第一结点和所述第二结点的电势来控制从所述第一恒流源流出的电流的量，并且，

在所述第一状态中，所述控制电路根据流过所述第一结点和所述第二结点的电流来控制所述输出晶体管的激活状态。

10.根据权利要求9所述的基准电压生成器，其中，

所述控制电路包括下拉晶体管，所述下拉晶体管被连接在作为所述控制电路的输出端的第三结点与所述接地电压端子之间，

所述控制电路根据所述第一结点和所述第二结点的电势来控制所述下拉晶体管的激活状态，并且，

所述第三结点与所述第一恒流源相连接。

Images