JP2008027141A

JP2008027141A - 定電圧回路

Info

Publication number: JP2008027141A
Application number: JP2006198402A
Authority: JP
Inventors: Hideki Agari; 英樹上里
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2006-07-20
Filing date: 2006-07-20
Publication date: 2008-02-07

Abstract

【課題】高速動作モードと低消費電流モードの両方に対応する定電圧回路において、回路規模の増加を抑え、誤差増幅回路のオフセット電圧による出力電圧変動のない定電圧回路を提供する。
【解決手段】基準電圧を生成する基準電圧発生回路２と、出力電圧に比例した帰還電圧を生成する出力電圧検出回路（抵抗Ｒ１，Ｒ２）と、入力段に差動増幅回路４、出力段に出力トランジスタＭ１を高速動作させる増幅回路６を備えて、基準電圧と帰還電圧の電圧差に応じた電圧を出力する誤差増幅回路と、誤差増幅回路の出力によって制御され出力電圧を一定電圧に制御する出力トランジスタＭ１を備えている。さらに、定電圧回路の動作を高速動作モードと低消費電流モードのいずれかに切り替える切替え信号を発生する切替え信号発生部と、切替え信号発生部からの動作モードを選択する切替え信号を受けて制御する,スイッチ手段ＳＷ１〜ＳＷ６を備えている。
【選択図】図１

Description

本発明は、小型電子機器に用いる定電圧回路に関し、特に高速動作モードと低消費電流モードの切替え機能を備えた定電圧回路に関する。このような定電圧回路は、例えば携帯電話などの携帯機器に電力を供給するための電源回路として用いられる。

従来、定電圧回路には、消費電流は大きいがリップル除去率や負荷過渡応答性に優れた高速動作モード用のものと、消費電流は少ないが応答性に劣る低消費電流モード用のものとがあった。例えば携帯電話を考えると、携帯電話は、通常の消費電流で動作する動作状態と、例えばスリープモードなど低消費電流で動作する待機状態とが存在する。このような機器では、定電圧回路として高速動作モード用のもののみを用いると、低消費電流状態で高速応答性を必要としない待機状態でも定電圧回路において無視できない大きさの電流を消費してしまうことになり、消費電流の無駄があった。

上記問題を解決するために、図３に示されるような定電圧回路が考えられる（特許文献１参照。）。図３の定電圧回路は、消費電流は大きいが高速応答性に優れた高速動作用増幅回路８ａと、高速応答性は高速動作用回路８ａより劣るが低消費電流で動作することができる低消費電流用増幅回路８ｂとを備えている。これらの回路８ａ，８ｂは図示されていない切替回路によって切替えスイッチＳＷ７を介して切り替えられて負荷１４に接続される。

高速動作用増幅回路８ａは、誤差増幅回路１２ａの反転入力端子（−端子）に基準電圧発生回路１０ａからの基準電圧Ｖ_refが入力され、非反転入力端子（＋端子）に、分圧抵抗Ｒ３及びＲ４によって生成され、出力電圧Ｖ_outに比例する帰還電圧が入力されるように構成されている。誤差増幅回路１２ａからの出力電圧が出力トランジスタＭ１０ａのゲートに印加される。これにより、出力電圧Ｖ_outが基準電圧Ｖ_refを基にして一定電圧になるように制御される。

低消費電流用増幅回路８ｂも同様であり、誤差増幅回路１２ｂの反転入力端子に基準電圧発生回路１０ｂからの基準電圧Ｖ_refが入力され、非反転入力端子に、分圧抵抗Ｒ５及びＲ６によって生成され、出力電圧Ｖ_outに比例する帰還電圧が入力されるように構成されている。誤差増幅回路１２ｂからの出力電圧が出力トランジスタＭ１０ｂのゲートに印加される。この場合も、出力電圧Ｖ_outが基準電圧Ｖ_refを基にして一定電圧になるように制御される。

高速動作用増幅回路８ａと低消費電流用回路８ｂの違いは誤差増幅回路１２ａと１２ｂの回路構成の違いにある。図４に誤差増幅回路１２ａ，１２ｂの回路構成を示す。図４において（Ａ）は誤差増幅回路１２ａの回路構成を示す回路図であり、（Ｂ）は誤差増幅回路１２ｂの回路構成を示す回路図である。

誤差増幅回路１２ａはＰＭＯＳトランジスタＭ１１ａ，Ｍ１２ａ，Ｍ１５ａ、ＮＭＯＳトランジスタＭ１４ａ，Ｍ１６ａからなる差動増幅回路と、ＰＭＯＳトランジスタＭ１３とＮＭＯＳトランジスタＭ１７からなる増幅回路で構成されている。ＰＭＯＳトランジスタＭ１３のドレインは出力トランジスタＭ１０ａ（図３を参照）のゲートに接続されており、ＰＭＯＳトランジスタＭ１５ａのゲートには抵抗Ｒ３，Ｒ４で分圧された出力電圧Ｖ_outからの帰還電圧が印加される。

誤差増幅回路１２ｂはＰＭＯＳトランジスタＭ１１ｂ，Ｍ１２ｂ，Ｍ１５ｂ、ＮＭＯＳトランジスタＭ１４ｂ，Ｍ１６ｂからなる差動増幅回路のみで構成されている。ＰＭＯＳトランジスタＭ１１ｂのドレインは出力トランジスタＭ１０ｂ（図３を参照）のゲートに接続されており、ＰＭＯＳトランジスタＭ１５ｂのゲートには抵抗Ｒ３，Ｒ４で分圧された出力電圧Ｖ_outからの帰還電圧が印加される。

高速動作用増幅回路８ａを構成する誤差増幅回路１２ａは差動増幅回路と増幅回路の２段構成であり、低消費電流用増幅回路８ｂを構成する誤差増幅回路１２ｂは差動増幅回路のみの構成である。これらの誤差増幅回路１２ａと１２ｂの差動増幅回路の構成は同じであるが、両誤差増幅回路１２ａと１２ｂのバイアス電流供給用ＮＭＯＳトランジスタＭ１６ａとＭ１６ｂは素子サイズが異なっている。高速動作用増幅回路８ａに用いられているＮＭＯＳトランジスタ１６ａは低消費電流用増幅回路８ｂに用いられているＮＭＯＳトランジスタ１６ｂよりも大きいバイアス電流が供給できるように素子サイズが設定されている。他方、ＮＭＯＳトランジスタ１６ｂは待機状態での消費電流をできるだけ小さく抑えるために、極めて小さな電流しか流れないように素子サイズが設定されている。

また、高速動作用増幅回路１２ａの増幅回路の定電流負荷を構成するＮＭＯＳトランジスタＭ１７も大きな電流を流すことができるように素子サイズが設定されており、十分な電流を供給して高速動作が可能な電流源を構成している。
上記の構成により、高速動作モードでは消費電流は大きくなるが負荷変動等に対して高速の応答性をもって動作することが可能であり、低消費電流モードではできる限り小さな消費電流で動作させることが可能である。
特許第３３９４５０９号公報

しかし、図３に示した高速動作用増幅回路８ａと低消費電流用増幅回路８ｂを具備する定電圧回路は、２つの誤差増幅回路１２ａと１２ｂが必要であり、これらの誤差増幅回路１２ａ，１２ｂによって回路規模が大きくなり、チップサイズの増大やコストアップといった問題がある。

また、帰還電圧を生成するための直列抵抗を高速動作用増幅回路８ａと低消費電流用増幅回路８ｂとで共用してチップサイズの縮小化やコストダウンを図ることも考えられるが、２つの誤差増幅回路１２ａ，１２ｂが存在することによって、それらの誤差増幅回路１２ａ，１２ｂの入力オフセット電圧の影響によって出力電圧Ｖ_outにズレが生じるという問題がある。そのため、図３の定電圧回路ではそれぞれの増幅回路８ａ，８ｂに出力電圧検出用直列抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４を設けているが、この場合には、それぞれの増幅回路８ａ，８ｂで帰還電圧を生成するための直列抵抗の比を調整する必要があり、トリミング可能な直列抵抗回路が２組必要であり、さらにその調整のための工程が必要である。また、素子数が多いことに伴なってチップサイズが大きくなり、製造時間が増えてコストの増大を招くことになる。

そこで本発明は、高速動作モードと低消費電流モードの両方に対応する定電圧回路において、回路規模の増加を抑え、誤差増幅回路のオフセット電圧による出力電圧変動のない定電圧回路を提供することを目的とするものである。

本発明の定電圧回路は、基準電圧を生成する基準電圧発生回路と、出力電圧に比例した帰還電圧を生成する出力電圧検出回路と、基準電圧と帰還電圧の電圧差に応じた電圧を出力する誤差増幅回路と、誤差増幅回路の出力によって制御され出力電圧を一定電圧に制御する出力トランジスタを備えたものであって、誤差増幅回路は入力段に差動増幅回路、出力段に出力トランジスタを高速動作させる増幅回路を備え、該定電圧回路の動作を高速動作モードと低消費電流モードのいずれかに切り替える切替え信号を発生する切替え信号発生部と、切替え信号発生部からの高速動作モードを選択する切替え信号を受けて誤差増幅回路の差動増幅回路出力を増幅回路を経て出力トランジスタに接続し、切替え信号発生部からの低消費電流モードを選択する切替え信号を受けて誤差増幅回路の差動増幅回路出力を増幅回路を経ないで出力トランジスタに接続するスイッチ手段と、をさらに備えたことを特徴とするものである。

増幅回路は貫通電流のオン、オフを制御するスイッチを備えており、スイッチ手段は高速動作モードにはスイッチをオンとすることにより増幅回路を作動させ、低消費電流モード時にはスイッチをオフとすることにより増幅回路の貫通電流を遮断するようになっていることが好ましい。

差動増幅回路はバイアス電流を流す２つのバイアス回路を互いに並列に備えており、スイッチ手段は高速動作モードには２つのバイアス回路を作動させ、低消費電流モード時には一方のバイアス回路のみを作動させるようにバイアス回路を切り替えるようになっていてもよい。

２つのバイアス回路のうち、一方のバイアス回路は常時オン状態となっており、他方のバイアス回路はスイッチによりオン、オフが切り替えられるようになっており、スイッチ手段は高速動作モードにはスイッチをオンとし、低消費電流モード時にはスイッチをオフとするようにバイアス回路を切り替えるものであることが好ましい。

本発明では、誤差増幅回路は入力段に差動増幅回路、出力段に出力トランジスタを高速動作させる増幅回路を備え、該定電圧回路の動作を高速動作モードと低消費電流モードのいずれかに切り替える切替え信号を発生する切替え信号発生部と、切替え信号発生部からの高速動作モードを選択する切替え信号を受けて誤差増幅回路の差動増幅回路出力を増幅回路を経て出力トランジスタに接続し、切替え信号発生部からの低消費電流モードを選択する切替え信号を受けて誤差増幅回路の差動増幅回路出力を増幅回路を経ないで出力トランジスタに接続するスイッチ手段と、をさらに備えているようにしたので、高速動作モード時と低消費電流モード時に共通の差動増幅回路を使用することができ、２つの誤差増幅回路を組み込むことなく高速動作モード時も低消費電流モード時も定電圧回路を動作させることができる。これにより、定電圧回路全体の面積を縮小することができる。
また、高速動作モード時と低消費電流モード時に共通の差動増幅回路を使用することで、入力オフセット電圧が変動して出力電圧が変化することがなく、従来のように出力電圧検出抵抗を２組備えて微調整を行う必要がなくなり、調整工程を簡素化できる。この構成では、高速動作モード時は増幅回路を作動させるので高速動作が可能であり、低消費電流モード時は増幅回路を経ないので増幅回路で消費される電流が抑えられる。

増幅回路は貫通電流のオン、オフを制御するスイッチを備えており、スイッチ手段は高速動作モードにはスイッチをオンとすることにより増幅回路を作動させ、低消費電流モード時にはスイッチをオフとすることにより増幅回路の貫通電流を遮断するようになっているので、低消費電流モード時の消費電流がさらに抑えられる。

差動増幅回路はバイアス電流を流す２つのバイアス回路を互いに並列に備えており、スイッチ手段は高速動作モードには２つのバイアス回路を作動させ、低消費電流モード時には一方のバイアス回路のみを作動させるようにバイアス回路を切り替えるようになっていれば、差動増幅回路においても高速動作モード時はバイアス電流を多く流せるので高速動作が可能となり、低消費電流モード時はバイアス電流を少なくできるので、消費電流をさらに抑えられる。

２つのバイアス回路のうち、一方のバイアス回路は常時オン状態となっており、他方のバイアス回路はスイッチによりオン、オフが切り替えられるようになっており、スイッチ手段は高速動作モードにはスイッチをオンとし、低消費電流モード時にはスイッチをオフとするようにバイアス回路を切り替えるものであれば、バイアス電流の切換えが容易である。

図１は定電圧回路の一実施例を示す回路図である。
この実施例の定電圧回路は、基準電圧発生回路２、基準電圧発生回路２からの基準電圧と出力電圧Ｖ_outに比例した帰還電圧との電圧差に応じた電圧を出力する差動増幅回路４、差動増幅回路４から出力された電圧を増幅する増幅回路６、差動増幅回路４又は増幅回路６からの電圧によって作動する出力トランジスタＭ１、及び帰還電圧を生成するための直列抵抗Ｒ１，Ｒ２を備えている。差動増幅回路４と増幅回路６とで誤差増幅回路を構成している。
出力端子Ｖ_outは出力トランジスタＭ１のドレインと抵抗Ｒ１の間に設けられている。

基準電圧発生回路２からは基準電圧Ｖ_refが出力され、ＮＭＯＳトランジスタＭ５のゲートに印加されている。直列抵抗Ｒ１とＲ２の交点にＮＭＯＳトランジスタＭ６のゲートが接続されており、ＮＭＯＳトランジスタＭ６のゲートに直列抵抗Ｒ１及びＲ２で生成された出力電圧に比例した帰還電圧が印加されている。

差動増幅回路４はＰＭＯＳトランジスタＭ２，Ｍ３、ＮＭＯＳトランジスタＭ５，Ｍ６，Ｍ７及びＭ８で構成されている。ＮＭＯＳトランジスタＭ５とＭ６は入力差動対となっており、共通ソースと接地間にはそれぞれ定電流源を構成しているＮＭＯＳトランジスタＭ７とＭ８が接続されている。また、ＮＭＯＳトランジスタＭ５のドレインはＰＭＯＳトランジスタＭ２のドレインに接続され、Ｍ２のソースは入力電源Ｖ_inに接続されている。ＮＭＯＳトランジスタＭ６のドレインはＰＭＯＳトランジスタＭ３のドレインに接続され、Ｍ３のソースは入力電源Ｖ_inに接続されている。

ＰＭＯＳトランジスタＭ２とＭ３のゲートは、切替え端子１，２を備えた切替えスイッチＳＷ１に共通接続されている。切替え端子１はＰＭＯＳトランジスタＭ２のドレインに接続されており、切替え端子２はＰＭＯＳトランジスタＭ３のドレインに接続されている。これにより、ＰＭＯＳトランジスタＭ２及びＭ３のゲートは切替えスイッチＳＷ１の切替えによってＰＭＯＳトランジスタＭ２のドレイン又はＰＭＯＳトランジスタＭ３のドレインのいずれかに接続される。

ＮＭＯＳトランジスタＭ５のドレインはＰＭＯＳトランジスタＭ２のドレインと接続されており、ＮＭＯＳトランジスタＭ６のドレインはＰＭＯＳトランジスタＭ３のドレインと接続されている。ＮＭＯＳトランジスタＭ５のソースとＮＭＯＳトランジスタＭ６のソースが接続されている。

ＮＭＯＳトランジスタＭ７のゲートは基準電圧発生回路２に接続されて基準電圧Ｖ_refが印加されている。さらにＮＭＯＳトランジスタＭ８のゲートは切替えスイッチＳＷ５を介して基準電圧発生回路２に接続されており、スイッチＳＷ５がオンとなっているときに基準電圧Ｖ_refが印加されるようになっている。ＮＭＯＳトランジスタＭ７のドレインはＮＭＯＳトランジスタＭ５及びＮＭＯＳトランジスタＭ６のソースに接続されている。ＮＭＯＳトランジスタＭ８のドレインもＮＭＯＳトランジスタＭ５及びＮＭＯＳトランジスタＭ６のソースに接続されている。ＮＭＯＳトランジスタＭ７及びＮＭＯＳトランジスタＭ８のソースは接地されている。

増幅回路６は、ＰＭＯＳトランジスタＭ４とＮＭＯＳトランジスタＭ９で構成されている。ＰＭＯＳトランジスタＭ４のソースは入力電源Ｖｉｎに接続され、ドレインはＮＭＯＳトランジスタＭ９のドレインと接続されている。ＰＭＯＳトランジスタＭ４のゲートは切替えスイッチＳＷ３を介してＰＭＯＳトランジスタＭ３のドレイン及びＮＭＯＳトランジスタＭ６のドレインに接続されている。ＮＭＯＳトランジスタＭ９のソースは接地されている。ＮＭＯＳトランジスタＭ９のゲートはＮＭＯＳトランジスタＭ８のゲートに接続され、かつ切替えスイッチＳＷ６を介して接地されている。

出力トランジスタＭ１のソースは入力電源Ｖ_inに接続されており、ドレインは直列抵抗Ｒ１，Ｒ２を介して接地されている。出力トランジスタＭ１のゲートは切替え端子１，２を備えた切替えスイッチＳＷ４のコモン端子に接続されている。切替えスイッチＳＷ４の切替え端子１はＰＭＯＳトランジスタＭ４のドレイン及びＮＭＯＳトランジスタＭ９のドレインに接続されており、切替え端子２はスイッチＳＷ２を介してＰＭＯＳトランジスタＭ２のドレイン及びＮＭＯＳトランジスタＭ５のドレインに接続されている。これにより、出力トランジスタＭ１のゲートは切替えスイッチＳＷ４の切替えによって増幅回路６又は差動増幅回路４に接続される。

切替えスイッチＳＷ１〜ＳＷ６は図示されていない切替え信号発生部からの切替え信号によって動作するようになっている。この定電圧回路は高速動作モードと低消費電流モードの２つのモードを選択的に切り替えられるようになっており、切替え信号発生部は選択されたモードに応じた切替え信号を発生させてＳＷ１〜ＳＷ６の制御を行なっている。

高速動作モード時について説明する。
高速動作モードが選択された場合、切替え信号によって、切替えスイッチＳＷ１は切替え端子１側に切り替えられ、切替えスイッチＳＷ２，ＳＷ６はオフになり、切替えスイッチＳＷ３，ＳＷ５はオンになり、切替えスイッチＳＷ４は切替え端子１側に切替えられる。すなわち図１の状態となる。高速動作モード時は、差動増幅回路４と増幅回路６で構成される誤差増幅回路は高速動作用増幅回路を構成する。

高速動作用増幅回路では、ＰＭＯＳトランジスタＭ２及びＭ３のゲートがＰＭＯＳトランジスタＭ２のドレインに接続されている。ＮＭＯＳトランジスタＭ８のゲート及びＮＭＯＳトランジスタＭ９のゲートが基準電圧発生回路２に接続されて基準電圧Ｖ_refが印加されている。ＰＭＯＳトランジスタＭ４のゲートはＰＭＯＳトランジスタＭ３のドレインに接続され、出力トランジスタＭ１のゲートはＰＭＯＳトランジスタＭ４のドレインに接続されている。

高速動作モード時の定電圧回路の動作について説明する。
出力端子Ｖ_outからの出力電圧が上昇すると、ＮＭＯＳトランジスタＭ６のゲートに印加される帰還電圧が上昇してＮＭＯＳトランジスタＭ６の電流が増加するので、ＰＭＯＳトランジスタＭ３のドレインに接続されたＰＭＯＳトランジスタＭ４のゲート電圧は低下してＰＭＯＳトランジスタＭ４の電流が増加する。ＰＭＯＳトランジスタＭ４の電流が増加すると出力トランジスタＭ１のゲート電圧は上昇するので、出力トランジスタＭ１の電流が減少し、出力端子Ｖ_outからの出力電圧が低下する。

逆に、出力端子Ｖ_outからの出力電圧が低下すると、ＮＭＯＳトランジスタＭ６のゲートに印加される帰還電圧が低下してＮＭＯＳトランジスタＭ６の電流が減少するので、ＰＭＯＳトランジスタＭ３のドレインに接続されたＰＭＯＳトランジスタＭ４のゲート電圧は上昇してＰＭＯＳトランジスタＭ４の電流が減少する。ＰＭＯＳトランジスタＭ４の電流が減少すると出力トランジスタＭ１のゲート電圧は低下するので、出力トランジスタＭ１の電流が減少し、出力端子Ｖ_outからの出力電圧が上昇する。

次に、低消費電流モード時について説明する。図２は低消費電流モード時の定電圧回路の構成を示す回路図である。
低消費電流モードが選択された場合、図２に示されているように、切替え信号によって、切替えスイッチＳＷ１は切替え端子２側に切り替えられ、切替えスイッチＳＷ２，ＳＷ６はオンになり、切替えスイッチＳＷ３，ＳＷ５はオフになり、切替えスイッチＳＷ４は切替え端子２側に切替えられる。低消費電流モード時では、差動増幅回路４と増幅回路６からなる誤差増幅回路は低消費電流用増幅回路を構成する。

低消費電流用増幅回路では、ＰＭＯＳトランジスタＭ２及びＭ３のゲートがＰＭＯＳトランジスタＭ３のドレインに接続されている。ＮＭＯＳトランジスタＭ８のゲート及びＮＭＯＳトランジスタＭ９のゲートは接地されている。出力トランジスタＭ１のゲートはＮＭＯＳトランジスタＭ５のドレインに接続されている。低消費電流用増幅回路ではＰＭＯＳトランジスタＭ４及びＮＭＯＳトランジスタＭ９からなる増幅回路６は差動しなくなっている。すなわち、低消費電流モードでは差動増幅回路４からの出力電圧が増幅回路６を介することなく、直接的に出力トランジスタＭ１に印加される。

低消費電流モード時の定電圧回路の動作について説明する。
出力端子Ｖ_outからの出力電圧が上昇するとＮＭＯＳトランジスタＭ６のゲートに印加される帰還電圧が上昇し、ＮＭＯＳトランジスタＭ６の電流が増加する。ＮＭＯＳトランジスタＭ６の電流が増加することで、切替えスイッチ１の切替え端子２を介してＰＭＯＳトランジスタＭ２及びＭ３のゲートに印加される電圧が低下する。ＰＭＯＳトランジスタＭ２に印加される電圧が低下するとＰＭＯＳトランジスタＭ２の電流が増加し、出力トランジスタＭ１のゲートに印加される電圧が上昇する。これにより、出力トランジスタＭ１の電流は減少し、出力端子Ｖ_outからの出力電圧は低下する。

逆に、出力端子Ｖ_outからの出力電圧が低下するとＮＭＯＳトランジスタＭ６のゲートに印加される帰還電圧が低下し、ＮＭＯＳトランジスタＭ６の電流が減少する。ＮＭＯＳトランジスタＭ６の電流が減少することで、切替えスイッチ１の切替え端子２を介してＰＭＯＳトランジスタＭ２及びＭ３のゲートに印加される電圧は上昇する。ＰＭＯＳトランジスタＭ２に印加される電圧が上昇するとＰＭＯＳトランジスタＭ２の電流が減少し、出力トランジスタＭ１のゲートに印加される電圧が低下する。これにより、出力トランジスタＭ１の電流は増加し、出力端子Ｖ_outからの出力電圧は上昇する。

この実施例の定電圧回路における誤差増幅回路は、切替えスイッチＳＷ１〜ＳＷ６の切替えにより、高速動作モード時には高速動作用増幅回路を構成し、低消費電流モード時には低消費電流用増幅回路を構成することができ、それぞれの増幅回路で共通の差動増幅回路４を使用するようになっているので、それぞれのモードで別々の差動増幅回路を使用するよりも素子面積を小さくできる。そして、モードが切り替わっても差動増幅回路は共通であるので、差動対のＮＭＯＳトランジスタＭ５とＮＭＯＳトランジスタＭ６のオフセット電圧は変わらず、オフセット電圧が変動して出力電圧が変化してしまうことがなくなる。したがって、出力電圧検出抵抗を２組備えて微調整を行なう必要がないため、回路面積を縮小でき、調整工程を簡素化できる。

また、高速動作用増幅回路は差動増幅回路４からの出力を増幅回路６を介して出力トランジスタＭ１に印加するようになっているのに対し、低消費電流用増幅回路は差動増幅回路４からの出力を増幅回路６を介することなく出力トランジスタＭ１に印加するようになっているので、高速動作モード時には増幅回路６によって高速での動作が可能になり、低消費電流モード時には増幅回路６を差動させない分だけ消費電流を低減することができる。

低消費電流用増幅回路では、ＮＭＯＳトランジスタＭ８及びＭ９のゲートは切替え手段ＳＷ６を介して接地されるので、ＮＭＯＳトランジスタＭ８及びＭ９の電流はなくなり、余分なバイアス電流が消費されなくなる。これにより、消費電流をさらに低減することができる。

ここで、ＮＭＯＳトランジスタＭ８としてＮＭＯＳトランジスタＭ７よりも電流の大きいものを用いれば、高速動作用増幅回路の差動増幅回路４のバイアス電流がより多く流れるようになるので、高速動作モード時における差動増幅回路４の応答速度が改善され、さらなる高速動作が可能になる。

本発明の定電圧回路は高速動作モードと低消費電流モードが存在する機器へ電力を供給する電源装置に用いることができる。高速動作モードと低消費電流モードが存在する機器として、例えば携帯電話などの携帯機器を挙げることができる。

一実施例の定電圧回路を示す高速動作モード時の回路図である。同実施例の定電圧回路を示す低消費電流モード時の回路図である。高速動作用増幅回路と低消費電流用増幅回路を備えた定電圧回路の一例を示す回路図である。誤差増幅回路の構成を示す回路図であり、（Ａ）は高速動作用増幅回路の誤差増幅回路、（Ｂ）は低消費電流用増幅回路の誤差増幅回路である。

符号の説明

２基準電圧発生回路
４差動増幅回路
６増幅回路
Ｍ１〜Ｍ９トランジスタ
Ｒ１，Ｒ２抵抗
ＳＷ１〜ＳＷ６切替えスイッチ

Claims

基準電圧を生成する基準電圧発生回路と、出力電圧に比例した帰還電圧を生成する出力電圧検出回路と、前記基準電圧と前記帰還電圧の電圧差に応じた電圧を出力する誤差増幅回路と、前記誤差増幅回路の出力によって制御され出力電圧を一定電圧に制御する出力トランジスタを備えた定電圧回路において、
前記誤差増幅回路は入力段に差動増幅回路、出力段に前記出力トランジスタを高速動作させる増幅回路を備え、
該定電圧回路の動作を高速動作モードと低消費電流モードのいずれかに切り替える切替え信号を発生する切替え信号発生部と、
前記切替え信号発生部からの高速動作モードを選択する切替え信号を受けて前記誤差増幅回路の差動増幅回路出力を前記増幅回路を経て前記出力トランジスタに接続し、前記切替え信号発生部からの低消費電流モードを選択する切替え信号を受けて前記誤差増幅回路の差動増幅回路出力を前記増幅回路を経ないで前記出力トランジスタに接続するスイッチ手段と、をさらに備えたことを特徴とする定電圧回路。
前記増幅回路は貫通電流のオン、オフを制御するスイッチを備えており、
前記スイッチ手段は高速動作モードには前記スイッチをオンとすることにより前記増幅回路を作動させ、低消費電流モード時には前記スイッチをオフとすることにより前記増幅回路の貫通電流を遮断する請求項１に記載の定電圧回路。
前記差動増幅回路はバイアス電流を流す２つのバイアス回路を互いに並列に備えており、
前記スイッチ手段は高速動作モードには２つのバイアス回路を作動させ、低消費電流モード時には一方のバイアス回路のみを作動させるようにバイアス回路を切り替える請求項１又は２に記載の定電圧回路。
前記２つのバイアス回路のうち、一方のバイアス回路は常時オン状態となっており、他方のバイアス回路はスイッチによりオン、オフが切り替えられるようになっており、
前記スイッチ手段は高速動作モードには前記スイッチをオンとし、低消費電流モード時には前記スイッチをオフとするようにバイアス回路を切り替えるものである請求項３に記載の定電圧回路。