JP4725441B2 - 差動増幅器 - Google Patents

Description

本発明は、差動トランジスタ対を備えた差動増幅器のオフセット電圧を補正する回路技術に関するものである。

一般に差動増幅器はオフセット電圧を有しており、２つの入力信号が同一の電圧（即ち２つの入力信号の差分がゼロ）であっても出力信号が理想値とは異なる値となる。その原因は、差動増幅器を構成する各トランジスタが、閾値のばらつき等に起因する様々な特性変動要因を有するためである。
このような差動増幅器のオフセット電圧を補正する従来技術として、差動増幅器を構成する差動対のトランジスタの片側に電流を注入する事によってオフセット電圧を補正するオフセット電圧補正回路が知られている（特許文献１参照）。

図５は、上述の従来技術に係るオフセット電圧補正回路を備えた差動増幅器の回路図である。同図において、５００、５０１は、差動増幅器の差動対を構成するＮＭＯＳトランジスタ、５０２、５０３は、差動増幅器の負荷を構成するＰＭＯＳトランジスタ、５０４は、差動増幅器のバイアス電流、５０５は、オフセット電圧補正用の電流源、ＩＮＰ、ＩＮＮは、差動増幅器の入力端子、ＯＵＴＰは、差動増幅器の出力端子である。

ＮＭＯＳトランジスタ５００、５０１と、ＰＭＯＳトランジスタ５０２、５０３と、バイアス用定電流源５０４とによって周知の差動増幅器が構成される。オフセット電圧補正用の電流源５０５は、一端がＮＭＯＳトランジスタ５００のドレインに接続され、他端が電源ＶＤＤに接続されており、ＮＭＯＳトランジスタ５００のドレインに電流を注入する働きを持つ。

以下にオフセット電圧補正動作の原理を説明するが、本原理に基づく作用効果を理解しやすくするために、ＮＭＯＳトランジスタ５００、５０１と、ＰＭＯＳトランジスタ５０２、５０３とは、オフセット電圧をもたらす特性変動を有していないと仮定する。
この様な仮定条件下で、先ず、入力端子ＩＮＰ、ＩＮＮの両者に同一の直流バイアス電圧Ｖｉが印加され、オフセット電圧補正用の電流源５０５の電流値が０である定常状態を考える。この状態では、ＮＭＯＳトランジスタ５００、５０１のそれぞれに流れる電流ＩＡ、ＩＢは、定電流源５０４の電流値をＩｔとすると、ＩＡ＝ＩＢ＝Ｉｔ／２となる。

次に、オフセット電圧補正用の電流源５０５の電流値がｉｏｓである場合を考える。この場合、ＮＭＯＳトランジスタ５００の相互コンダクタンスをｇｍｎとすると、ＮＭＯＳトランジスタ５００に流れる定常電流に電流ｉｏｓが加算され、その電流ｉｏｓにより発生する入力換算オフセット電圧ｖｏｓｉ（＝ＶｉＡ−ＶｉＢ）は、
ｖｏｓｉ＝ｉｏｓ／ｇｍｎ・・・（１）
と表せる。

数式（１）から、差動対を構成するＭＯＳトランジスタの片側に電流ｉｏｓを流し込む事によって、その電流量に応じた入力換算オフセット電圧として電圧ｖｏｓｉが得られることが理解される。従って差動増幅器が理想的でなく予めオフセット電圧を有している場合であっても、電流ｉｏｓを調整することにより、そのオフセット電圧を補正することが可能になる。
特開平８−２５６０２５号公報

しかしながら、上述の従来技術に係るオフセット電圧補正回路によれば、補正用電流は非常に小さな電流値が要求され、その様な小さな電流値を精度良く得ることは困難であるため、精度良くオフセット電圧値を調整する事ができなかった。例えば、ｖｏｓｉ＝５０［μＶ］の入力換算オフセット電圧を得る場合、ｇｍｎ＝２［ｍＳ］と仮定すると、ｉｏｓ＝０．１［μＡ］に設定する必要がある。ＮＭＯＳトランジスタ５００、５０１の相互コンダクタンスｇｍがさらに小さい場合には同じ入力換算オフセット電圧を得るためには補正用電流をさらに小さな値に設定しなければならなくなる。
また、プロセス変動などの環境変化によって相互コンダクタンスが変化した場合、入力換算オフセット電圧は相互コンダクタンスに対する感度が高いために式（１）に従って大きく変化してしまうという問題があった。

本発明は上記事情を考慮してなされたもので、その目的は、環境変化に対するオフセット電圧補正量の変動を抑制することができ、差動増幅器のオフセット電圧を精度良く補正する事のできるオフセット電圧補正回路を提供する事である。

本発明に係るオフセット電圧補正回路は、差動トランジスタ対（例えば図１のＮＭＯＳトランジスタ１００，１０１）と、該差動トランジスタ対の出力部と電源との間に接続された１対の負荷トランジスタ対（例えば図１のＰＭＯＳトランジスタ１０２，１０３）とを備えて構成された差動増幅器のオフセット電圧補正回路であって、前記負荷トランジスタ対の何れか一方のソースと前記電源との間に前記差動増幅器のオフセット電圧を補正するための一定電圧を発生させる電圧発生手段を備えたオフセット電圧補正回路の構成を有する。

上記オフセット電圧補正回路において、例えば、前記電圧発生手段は、前記電源と前記負荷トランジスタ対の各ソースとの間にそれぞれ接続された第１及び第２抵抗（例えば図１の抵抗ＲｏｓＡ，ＲｏｓＢ）と、前記第１及び第２抵抗に前記一定電圧に相当する電圧降下をもたらす一定電流を選択的に供給する電流供給手段（例えば図１のスイッチＳＷｏｓＡ，ＳＷｏｓＢ）、電流源（１２０，１２１）とを備えたことを特徴とする。
前記差動増幅器は、例えば全差動型であることを特徴とする。

本発明によれば、差動増幅器を構成する負荷トランジスタのソース電圧を抵抗と電流により制御する事によってオフセット電圧補正用電流値を変化させる様にしたので、差動増幅器に精度良くオフセット電圧を付加する事ができる。従って、差動増幅器のオフセット電圧を精度良く補正する事の可能なオフセット電圧補正回路が提供できる。

以下、図面を参照して本発明の一実施形態について説明する。
本発明に係るオフセット電圧補正回路は差動増幅器一般に適用できるが、本実施形態のオフセット電圧補正回路は差動入力−差動出力増幅器（全差動型増幅器）に適用するものである。
図１は、本発明に係るオフセット電圧補正回路を備えた差動増幅器の回路図であり、本オフセット電圧補正回路の原理を説明するための図である。

同図において、１００、１０１は、本差動増幅器の差動トランジスタ対を構成するＮＭＯＳトランジスタ、１０２、１０３は、差動増幅器の負荷トランジスタ対を構成するＰＭＯＳトランジスタ、１０４、１０５は、差動増幅器の出力段を構成するＰＭＯＳトランジスタ、１０６、１０７は、同相帰還用抵抗、１０８、１０９は、同相帰還増幅器の差動対を構成するＮＭＯＳトランジスタ、１１０、１１１は、同相帰還増幅器の負荷を構成するＰＭＯＳトランジスタである。また、１２０、１２１は、オフセット電圧補正用電流源（ソース電圧制御機構）、１２２は、差動増幅器のバイアス電流源、１２３、１２４は、差動増幅器の出力段のバイアス電流源、１２５は、同相帰還増幅器のバイアス電流源、ＲｏｓＡ、ＲｏｓＡは、オフセット電圧補正用の抵抗（ソース電圧制御機構）、ＳＷｏｓＡ、ＳＷｏｓＢは、オフセット電圧補正用電流源のスイッチである。

ここで、オフセット電圧補正用の抵抗ＲｏｓＡはＰＭＯＳトランジスタ１０２のソースと電源ＶＤＤとの間に接続され、オフセット電圧補正用の抵抗ＲｏｓＢはＰＭＯＳトランジスタ１０３のソースと電源ＶＤＤとの間に接続される。具体的には、オフセット電圧補正用の抵抗ＲｏｓＡの一端が、ＰＭＯＳトランジスタ１０２のソースに接続され、他端は電源（ＶＤＤ）に接続されている。同様に、オフセット電圧補正用の抵抗ＲｏｓＢの一端が、ＰＭＯＳトランジスタ１０３のソースに接続され、他端は電源（ＶＤＤ）に接続されている。

また、スイッチＳＷｏｓＡの一端は、ＰＭＯＳトランジスタ１０２のソースに接続され、他端は、オフセット電圧補正用電流源１２０の一端に接続されている。オフセット電圧補正用電流源１２０の他端は、グランド（ＶＳＳ）に接続されている。同様に、スイッチＳＷｏｓＢの一端は、ＰＭＯＳトランジスタ１０３のソースに接続され、他端は、オフセット電圧補正用電流源１２１の一端に接続されている。オフセット電圧補正用電流源１２１の他端は、グランド（ＶＳＳ）に接続されている。

本発明に係るオフセット電圧補正回路は、上記オフセット電圧補正用の抵抗ＲｏｓＡ、ＲｏｓＢと、スイッチＳＷｏｓＡ、ＳＷｏｓＢと、オフセット電圧補正用電流源１２０、１２１とによって構成され、これらは、負荷トランジスタ対であるＰＭＯＳトランジスタ１０２，１０３の何れか一方のソースと電源ＶＤＤとの間に本差動増幅器のオフセット電圧を補正するための一定電圧を発生させる電圧発生手段を構成する。

また、このうち、スイッチＳＷｏｓＡ、ＳＷｏｓＢと、オフセット電圧補正用電流源１２０、１２１は、抵抗ＲｏｓＡ，ＲｏｓＢに上記一定電圧に相当する電圧降下をもたらす一定電流を選択的に供給する電流供給手段を構成する。なお、上記電圧発生手段と電流供給手段の構成要素を除けば、図１に示す差動増幅器は、周知の全差動型増幅器を構成している。

次に、本発明に係るオフセット電圧補正回路による差動増幅器のオフセット電圧補正動作を説明する。
まず、差動増幅器を構成する各ＭＯＳトランジスタの電気的特性が本差動増幅器のオフセット電圧をもたらすことのない理想的な状態であり、差動増幅器の入力端子ＩＮＰ、ＩＮＮに印加される電圧ＶｉＡ、ＶｉＢが等しい（ＶｉＡ＝ＶｉＢ）定常状態を考える。また、差動増幅器のバイアス電流１２２の電流値はＩｔとする。

先ず、スイッチＳＷｏｓＡ及びＳＷｏｓＢがオフである時、抵抗ＲｏｓＡを流れる電流値はバイアス電流１２２の電流値Ｉｔの半分であるＩｔ／２となる。従って、抵抗ＲｏｓＡによる電圧降下ＶＲｏｓＡは、
ＶＲｏｓＡ＝ＲｏｓＡ・Ｉｔ／２・・・（２）
と表せる。

次に、上記の状態からスイッチＳＷｏｓＡのみが閉じた場合、オフセット電圧補正用電流源ｉｐｄＡによる電流が上記の定電流Ｉｔ／２に加算されて抵抗ＲｏｓＡに流れる。その結果、抵抗ＲｏｓＡによる電圧降下ＶＲｏｓＡ´は、
ＶＲｏｓＡ´＝ＲｏｓＡ・ｉｐｄＡ＋ＲｏｓＡ・Ｉｔ／２・・・（３）
と表せる。

従って、加算された電流ｉｐｄＡに起因する抵抗ＲｏｓＡによる電圧降下の変化分ｖｏｓＡは、式（２）と式（３）との差から、
ｖｏｓＡ＝ＲｏｓＡ・ｉｐｄＡ・・・（４）
と表せる。
よって、この電圧降下の変化分ｖｏｓＡだけＰＭＯＳトランジスタ１０２のゲート−ソース間電圧が減少し、その結果としてＰＭＯＳ１０２を流れる電流値が減少する。その電流値の変化分ｉｏｓ（＝ＩＢ−ＩＡ；オフセット電流）は、ＰＭＯＳ１０２の相互コンダクタンスをｇｍｐとして、
ｉｏｓ＝ｖｏｓＡ・ｇｍｐ・・・（５）
と表せる。

従って、式（５）で示される電流値の変化分ｉｏｓを生じるＮＭＯＳトランジスタ１００の入力換算オフセット電圧ｖｏｓｉ（＝ＶｉＢ−ＶｉＡ）は、ＮＭＯＳトランジスタ１００の相互コンダクタンスをｇｍｎとして、
ｖｏｓｉ＝ｉｏｓ／ｇｍｎ・・・（６）
と表せる。

式（６）は、式（５）を代入すると、
ｖｏｓｉ＝ｖｏｓＡ・ｇｍｐ／ｇｍｎ・・・（７）
と変形される。
従って、本回路を用いる事により、式（７）で示される入力換算オフセット電圧ｖｏｓｉを得る事ができる。換言すれば、上記抵抗および電流を調整することにより、オフセット電圧補正量として入力換算オフセット電圧ｖｏｓｉを得ることができる。

次に、入力換算オフセット電圧ｖｏｓｉとして５０［μＶ］が必要な場合の各素子値と電流値を式（７）に基づいて具体的に求めた一例を示す。
式（７）におけるｇｍｐ／ｇｍｎは、増幅器の設計に依存するものであって一般的に１前後の値である。そこで、ｇｍｐ／ｇｍｎ＝１と仮定すると、式（７）からｖｏｓＡ＝ｖｏｓｉ・ｇｍｎ／ｇｍｐ＝５０［μＶ］である。ここで、式（４）からｖｏｓＡ＝ｉｐｄＡ・ＲｏｓＡであるから、例えばｉｐｄＡ＝１［μＡ］の条件とすると、ＲｏｓＡ＝５０μ／１μ＝５０［Ω］となる。

このことは、差動増幅器が入力換算オフセット電圧５０［μＶ］を有した場合に、本オフセット電圧補正回路は、抵抗ＲｏｓＡと電流ｉｐｄＡとにより、それを補正して等価的にオフセット電圧が無いものとする事ができることを意味している。さらに、抵抗ＲｏｓＡ又は電流ｉｐｄＡを変化させれば、オフセット電圧補正量（入力換算オフセット電圧の大きさ）を自由に変化させる事ができる。
上述してきた説明においては、抵抗ＲｏｓＡ側にオフセット電圧補正用電流を発生させる例を示したが、ＳＷｏｓＡをオフにし、ＳＷｏｓＢをオンにして抵抗ＲｏｓＢ側にオフセット電圧補正用電流を発生させれば、極性が逆の入力換算オフセット電圧が得られる。

本発明では、オフセット電圧補正用電流源ｉｐｄＡ及び抵抗ＲｏｓＡ（ソース電圧制御機構）がＰＭＯＳトランジスタ１０２のソース電圧を制御する事で従来技術の式（１）におけるオフセット電流ｉｏｓを得ている。そのゲート−ソース間電圧は、抵抗ＲｏｓＡと電流ｉｐｄＡにより決定された電圧ｖｏｓＡにより制御され、その結果オフセット電流ｉｏｓは、式（５）で示したｉｏｓ＝ｖｏｓＡ・ｇｍｐで決定される。
即ち、入力換算オフセット電圧ｖｏｓｉは、式（７）で示したｖｏｓｉ＝ｖｏｓＡ・ｇｍｐ／ｇｍｎで決定されるため、従来技術の様にオフセット電流ｉｏｓを電流源によって直接的に与えるよりも感度が低く制御できる。

つまり、これらを定量的に考えると、従来技術においては式（１）からｖｏｓｉ＝５００ｉｏｓと表せる（ｇｍｎ＝２［ｍＳ］の場合）が、本発明においては、式（７）からｖｏｓｉ＝５０ｉｐｄである（ｇｍｐ／ｇｍｎ＝１、ＲｏｓＡ＝５０[Ω]の場合）。即ち、本発明における入力換算オフセット電圧のオフセット電圧補正用電流に対する感度は、従来技術と比較して１／１０である。さらに、本発明においてＲｏｓ＝５［Ω］の場合には、ｖｏｓｉ＝５ｉｐｄとなるので１／１００の感度である。

オフセット電圧補正用電流値の一例を求めると、本発明に係るオフセット電圧補正回路では５０［μＶ］の入力換算オフセット電圧を得るために必要なオフセット電圧補正用電流は、前述の通り抵抗ＲｏｓＡ＝５０［Ω］の場合でｉｐｄＡ＝１［μＡ］であり、従来技術よりも精度良く得る事ができる。さらに、抵抗ＲｏｓＡ＝５［Ω］とすれば、必要な電流はｉｐｄＡ＝１０［μＡ］であり、より精度良く得られる。つまり、設計者は抵抗ＲｏｓＡとオフセット電圧補正用電流ｉｐｄＡの組み合わせをｖｏｓＡ＝５０［μＶ］となる様に自由に決める事ができるので、オフセット電圧補正用電流を自由に設定できる。

即ち、本発明においては、同じ大きさの入力換算オフセット電圧を得るために従来技術よりも大きなオフセット電圧補正用電流を用いる事ができる。その様な大きな電流値は、小さな電流値と比較して高精度に得る事ができるため、オフセット電圧補正量（入力換算オフセット電圧）をより精度良く制御する事ができる。
また、本発明においては、従来技術よりも大きいオフセット電圧補正用電流を用いて小さい入力換算オフセット電圧を得る事もできるので、入力換算オフセット電圧の最少分解能を小さくする事が可能となり差動増幅器のオフセット電圧補正量を高精度に設定することができる。

これらに加えて、本発明に係るオフセット電圧補正回路では入力換算オフセット電圧のプロセス変動に対する感度が低くなるので、特性変動が抑制され、プロセス変動に対して特性が安定化される。その理由は、プロセス変動が生じた際にＮＭＯＳとＰＭＯＳの相互コンダクタンスｇｍが、それぞれ同じ様に変動する傾向を有するので、数式（７）から理解されるように、それらの比である「ｇｍｐ／ｇｍｎ」は約一定となり、変動分を互いに打ち消しあうためである。例えばゲート酸化膜容量Ｃｏｘが変化した場合、ＰＭＯＳもＮＭＯＳも同じ割合で同じ方向に相互コンダクタンスｇｍが変化すると考えられる。従って、式（７）においてｇｍｐ／ｇｍｎの値は大きく変動しないので、オフセット電圧補正量に相当する入力換算オフセット電圧ｖｏｓｉは大きく変化せず、その変動が抑制される。
この様に、本発明に係るオフセット電圧補正回路によれば、オフセット電圧補正量が環境変化に影響を受けにくく、差動増幅器のオフセット電圧を精度良く補正する事ができる。

次に、上述してきた原理に基づくオフセット電圧補正回路を備えた本実施形態に係る差動増幅器を説明する。
図２は、本実施形態に係る差動増幅器の回路図である。
同図において、ＳＷＣＴＲ１、ＳＷＣＴＲ２は、スイッチ、２０１〜２０４は、電流源切り替えスイッチ、２０５〜２０８は、電流源、２０９は、制御回路である。その他の差動増幅回路は、図１で説明した回路と同一であるため、説明は省略する。同図に示した構成要素によって、差動増幅器２００が構成される。

スイッチＳＷＣＴＲ１は、一端が抵抗ＲｏｓＡとＰＭＯＳトランジスタ１０２のソースとの接続点に接続され、他端がスイッチＳＷＣＴＲ２の一端に接続されると共に、電流源切り替えスイッチ２０１〜２０４のそれぞれの一端に共通接続されている。スイッチＳＷＣＴＲ２の他端は、抵抗ＲｏｓＢとＰＭＯＳトランジスタ１０３のソースとの接続点に接続されている。

電流源切り替えスイッチ２０１〜２０４の他端は、それぞれが電流源２０５〜２０８の一端に接続されている。また、電流源２０５〜２０８の他端は接地されている。
また、制御回路２０９は、電流源切り替えスイッチ２０１〜２０４に接続されている。図示した回路例では、４ビットのバイナリコードによって電流源切り替えスイッチ２０１〜２０４のオン状態、オフ状態を制御する。バイナリコードのＭＳＢは電流源切り替えスイッチ２０１を制御し、ＬＳＢは電流源切り替えスイッチ２０４を制御し、その間のビットは順番に電流源切り替えスイッチ２０２、２０３を制御する。

次に、本オフセット電圧値可変のオフセット電圧補正回路を備えた差動増幅回路の動作を説明する。
本回路は、制御回路２０９から出力される４ビットのバイナリコードの各ビットに応じて電流源切り替えスイッチ２０１〜２０４を切り替える事で抵抗ＲｏｓＡ、ＲｏｓＢに流す電流値を変化させ、最適な入力換算オフセット電圧値を設定できる。

例えば、制御回路２０９から出力されるバイナリコードが００００の場合、電流源切り替えスイッチ２０１〜２０４はすべてオフであり、バイナリコードが１００１の場合、電流源切り替えスイッチ２０１はオン、２０２、２０３はオフ、２０４はオンとなる。４ビットのバイナリコードを用いたのは一例であり、この例に限定されるものではない。

また、電流源２０５〜２０８は、電流値に重み付けがなされており、この例では、電流源２０８は、電流値ｉｐｄ、電流源２０７は、電流値２ｉｐｄ、電流源２０６は、電流値４ｉｐｄ、電流源２０５は、電流値８ｉｐｄである。このような電流値とする事により、４ビットのバイナリコードを順次切り替える事で、電流値ｉｐｄを最小単位として最小０から最大１５ｉｐｄの範囲で任意の電流値に設定する事が可能となる。

また、スイッチＳＷＣＴＲ１がオン、ＳＷＣＴＲ２がオフの時には抵抗ＲｏｓＡに電流が流れるのに対して、スイッチＳＷＣＴＲ１がオフ、ＳＷＣＴＲ２がオンの時には抵抗ＲｏｓＢに電流が流れるため、極性の異なるオフセット電圧を付加する事ができる。
制御回路２０９は、電流源切り替えスイッチ２０１〜２０４のオン、オフを制御する。制御方法の詳細に関しては後述する。

図３は、オフセット電圧補正が可能な負帰還増幅器の回路図である。
本オフセット電圧補正が可能な負帰還増幅器は、図２に示した差動増幅器２００を用いて構成されている。
同図において、２００は、差動増幅器、３００は、コンパレータ、Ｒ１〜Ｒ４は、抵抗、ＳＷ１〜ＳＷ６は、スイッチ、ＩＮＰ、ＩＮＮは、負帰還増幅器の入力端子、ＯＵＴＰ、ＯＵＴＮは、負帰還増幅器の出力端子、Ｃｏｍｐは、コンパレータの出力端子、ＶＲＥＦは、基準電圧である。

差動増幅器２００の一方の非反転入力端子は、スイッチＳＷ３、ＳＷ５の一端に接続され、反転入力端子は、スイッチＳＷ４、ＳＷ６の一端に接続されている。スイッチＳＷ５、ＳＷ６の他端は、基準電圧ＶＲＥＦに接続される。スイッチＳＷ３の他端は、スイッチＳＷ１の一端に接続されると共に抵抗Ｒ３を介して出力端子ＯＵＴＮに接続される。

また、スイッチＳＷ１の他端は、抵抗Ｒ１を介して入力端子ＩＮＰに接続される。スイッチＳＷ４の他端は、スイッチＳＷ２の一端に接続されると共に抵抗Ｒ４を介して出力端子ＯＵＴＰに接続される。又、スイッチＳＷ２の他端は、抵抗Ｒ２を介して入力端子ＩＮＮに接続される。
差動増幅器２００の一方の出力端子は、出力端子ＯＵＴＰ及びコンパレータ３００の一方の入力端子に接続され、他方の出力端子は、出力端子ＯＵＴＮ及びコンパレータ３００の他方の入力端子に接続される。

次に、本オフセット電圧補正が可能な負帰還増幅器の動作を説明する。
まず、負帰還増幅器として動作する通常時には、スイッチＳＷ１〜ＳＷ４はオンし、スイッチＳＷ５、ＳＷ６はオフして使用する。この場合には、周知の負帰還増幅器として動作する。

一方、オフセット電圧補正時には、図示しているように、スイッチＳＷ１〜ＳＷ４はオフし、スイッチＳＷ５、ＳＷ６はオンして使用する。この場合、差動増幅器２００の２つの入力端子には同一の電圧ＶＲＥＦが印加されるので、差動増幅器２００の２つの出力端子からは差動増幅器２００が備えるオフセット電圧に応じた電圧が出力される。即ち、オフセット電圧の極性に応じて２つの出力信号の大小関係が決定される。これら２つの出力信号は、コンパレータ３００によって大小関係を比較され、その結果がコンパレータの出力端子Ｃｏｍｐから出力される。

次に、上述してきたオフセット電圧補正が可能な負帰還増幅回路を用いてオフセット電圧を補正する方法を示す。
図４は、オフセット電圧補正方法を示したフローチャートである。
なお、スイッチＳＷ１〜ＳＷ６は、図３に示した状態に設定する。
まず、制御回路２０９は、スイッチＳＷＣＴＲ１をオンし、ＳＷＣＴＲ２をオフする（ステップＳ１）。

次に、制御回路２０９は、電流源切り替えスイッチ２０１〜２０４をすべてオンする（ステップＳ２）。即ち、図２に示した例では、バイナリコードが１１１１に設定される。
次に、制御回路２０９は、電流源切り替えスイッチをバイナリコードで１オフする（ステップＳ３）。例えば、バイナリコードが１１１１であった場合には１１１０に設定され、電流源切り替えスイッチ２０４のみがオフする。

次に、制御回路２０９は、コンパレータ出力Ｃｏｍｐが反転したか否かを判定する（ステップＳ４）。コンパレータ出力が反転すると、オフセット電圧の極性が反転した事を意味するので、その条件が適当なオフセット電圧補正条件となる。
コンパレータ出力が反転した場合（ステップＳ４；Ｙｅｓ）、制御回路２０９は、バイナリコードをレジスタに記憶して（ステップＳ９）、処理を終了する。コンパレータ出力が反転しなかった場合（ステップＳ４；Ｎｏ）、ステップＳ５へ移行する。

次に、制御回路２０９は、電流源切り替えスイッチがすべてオフであるか否かを判定する（ステップＳ５）。すべてオフであった場合（Ｙｅｓ）、ステップＳ６へ移行する。すべてオフではなかった場合（Ｎｏ）、ステップＳ３へ戻る。
次に、制御回路２０９は、スイッチＳＷＣＴＲ１をオフし、ＳＷＣＴＲ２をオンする（ステップＳ６）。これにより、逆極性のオフセット電圧が付加できる。

次に、制御回路２０９は、電流源切り替えスイッチをバイナリコードで１オンする（ステップＳ７）。例えば、図２に示した４ビット構成の場合にバイナリコードが００００であった場合には０００１になり、電流源切り替えスイッチ２０４のみがオンする。
次に、制御回路２０９は、コンパレータ出力が反転したか否かを判定する（ステップＳ８）。コンパレータ出力が反転した場合（ステップＳ８；Ｙｅｓ）、制御回路２０９は、バイナリコードをレジスタに記憶して（ステップＳ１０）、処理を終了する。コンパレータ出力が反転しなかった場合（ステップＳ８；Ｎｏ）、ステップＳ９へ移行する。

次に、制御回路２０９は、電流源切り替えスイッチがすべてオンであるか否かを判定する（ステップＳ９）。すべてオンであった場合（Ｙｅｓ）、制御回路２０９は、バイナリコードをレジスタに記憶して（ステップＳ１０）、処理を終了する。すべてオンではなかった場合（Ｎｏ）、ステップＳ７へ戻る。
このように、本発明に係るオフセット電圧補正回路によれば、製品毎に最適なオフセット電圧補正を行う事が可能となる。

以上、本発明の実施形態を詳述してきたが、具体的な構成は本実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
上述してきた実施形態では、入力がＮＭＯＳ、負荷がＰＭＯＳの差動入力−差動出力増幅器に本オフセット電圧補正回路を適用する一例について説明したが、入力がＰＭＯＳ、負荷がＮＭＯＳの差動入力−差動出力増幅器についても本オフセット電圧補正回路を適用できる。
また、本オフセット電圧補正回路は、差動入力−シングル出力増幅器にも適用できる。

さらに、本オフセット電圧補正回路は、差動増幅器の回路形式に関わらず、例えばカスコード増幅器やフォールデッド・カスコード増幅器等の各種差動増幅器に適用できる。
また、オフセット電圧補正用の抵抗が、差動増幅器の差動対を構成するそれぞれのトランジスタのソースと差動増幅器のバイアス電流源との間にそれぞれ配置されても同じ効果が得られる。
また、オフセット電圧補正用の抵抗に電流を注入して電圧降下を発生させる事でも同じ効果が得られる。

本発明の実施形態に係るオフセット電圧補正回路を備えた差動増幅器の回路図である。 同上の電流値切り替え回路付きオフセット電圧補正回路を備えた差動増幅器の回路図である。 同上のオフセット電圧補正が可能な負帰還増幅器の回路図である。 同上のオフセット電圧補正方法を示したフローチャートである。 従来技術に係るオフセット電圧補正回路を備えた差動増幅器の回路図である。

符号の説明

１００、１０１、１０８、１０９；ＮＭＯＳトランジスタ、１０２〜１０５、１１０、１１１；ＰＭＯＳトランジスタ、１０６、１０７；同相帰還用抵抗、１２０、１２１；オフセット電圧補正用電流源、１２２〜１２５；バイアス電流源、ＲｏｓＡ、ＲｏｓＡ；オフセット電圧補正用の抵抗、ＳＷｏｓＡ、ＳＷｏｓＢ；オフセット電圧補正用電流源のスイッチ、ＳＷＣＴＲ１、ＳＷＣＴＲ２；スイッチ、２００；差動増幅器、２０１〜２０４；電流源切り替えスイッチ、２０５〜２０８；電流源、２０９；制御回路、３００；コンパレータ、Ｒ１〜Ｒ４；抵抗、ＳＷ１〜ＳＷ６；スイッチ。

Claims (2)

1. 第１の差動トランジスタ対と、該第１の差動トランジスタ対の出力部と電源との間に接続された１対の第１の負荷トランジスタ対とを備えて構成された差動増幅器であって、
   前記差動増幅器のオフセット電圧を補正するオフセット電圧補正回路と、
   前記第１の負荷トランジスタ対を制御する同相帰還増幅器と、
   前記第１の負荷トランジスタ対を構成する一方のトランジスタのドレインと前記第１の差動トランジスタ対の出力部の一方の出力との接続点にゲートが接続された第１の出力トランジスタと、
   前記第１の負荷トランジスタ対を構成する他方のトランジスタのドレインと前記第１の差動トランジスタ対の出力部の他方の出力との接続点にゲートが接続された第２の出力トランジスタと、
   前記第１の出力トランジスタの出力部に一端が接続された第１の同相帰還用抵抗と、
   前記第２の出力トランジスタの出力部に一端が接続され、他端が前記第１の同相帰還用抵抗の他端に接続された第２の同相帰還用抵抗と、
   を備え、
   前記同相帰還増幅器は、
   前記第１の同相帰還用抵抗の他端と前記第２の同相帰還用抵抗の他端の接続点にゲートが接続されたトランジスタおよび基準電圧源にゲートが接続されたトランジスタからなる第２の差動トランジスタ対と、
   前記第２の差動トランジスタ対の出力部と電源との間に接続された１対の第２の負荷トランジスタ対と、
   を備え、
   前記第２の差動トランジスタ対と前記第２の負荷トランジスタ対の一方の接続点が前記第１の負荷トランジスタ対の各ゲートに接続され、
   前記オフセット電圧補正回路は、
   前記第１の負荷トランジスタ対の何れか一方のソースと前記電源との間に前記差動増幅器のオフセット電圧を補正するための一定電圧を発生させる電圧発生手段を備え、
   前記電圧発生手段は、
   前記電源と前記第１の負荷トランジスタ対の各ソースとの間にそれぞれ接続された第１及び第２抵抗と、
   前記第１又は第２抵抗に前記一定電圧に相当する電圧降下をもたらす一定電流を選択的に供給するオフセット電圧補正用電流供給手段と、
   を備え、
   前記第１及び第２抵抗は固定抵抗であり、
   前記オフセット電圧補正用電流供給手段は、複数の電流供給手段の中から任意の組み合わせで選択された電流供給手段による加算電流を前記第１又は第２抵抗に供給する
   ことを特徴とする差動増幅器。
2. 前記固定抵抗の抵抗値をＲ、前記オフセット電圧補正用電流供給手段が供給する電流の電流値をＩ、前記第１の負荷トランジスタ対を構成するトランジスタの相互コンダクタンスをｇｍｐ、前記第１の差動トランジスタ対を構成するトランジスタの相互コンダクタンスをｇｍｎとするとき、前記電圧発生手段が発生させる一定電圧Ｖは、
   Ｖ＝Ｒ・Ｉ・ｇｍｐ／ｇｍｎ
   であることを特徴とする請求項１記載の差動増幅器。

Images