[go: up one dir, main page]

CN101614917B - Tft-lcd阵列基板及其制造方法 - Google Patents

Tft-lcd阵列基板及其制造方法 Download PDF

Info

Publication number
CN101614917B
CN101614917B CN200810115595XA CN200810115595A CN101614917B CN 101614917 B CN101614917 B CN 101614917B CN 200810115595X A CN200810115595X A CN 200810115595XA CN 200810115595 A CN200810115595 A CN 200810115595A CN 101614917 B CN101614917 B CN 101614917B
Authority
CN
China
Prior art keywords
passivation layer
tft
pixel electrode
photoresist
partition grooves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200810115595XA
Other languages
English (en)
Other versions
CN101614917A (zh
Inventor
肖红玺
郑载润
刘祖宏
洪泽镐
李正勲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
K Tronics Suzhou Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN200810115595XA priority Critical patent/CN101614917B/zh
Priority to US12/490,472 priority patent/US8404507B2/en
Publication of CN101614917A publication Critical patent/CN101614917A/zh
Application granted granted Critical
Publication of CN101614917B publication Critical patent/CN101614917B/zh
Priority to US13/777,220 priority patent/US8735976B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133371—Cells with varying thickness of the liquid crystal layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种TFT-LCD阵列基板及其制造方法。阵列基板包括栅线、数据线和像素电极，像素电极设置在栅线和数据线限定的像素区域内，像素区域内开设有用于形成像素电极图形的隔断槽。制造方法包括：在基板上沉积一层栅金属薄膜，通过第一次构图工艺形成包含栅线和栅电极的图形；依次沉积栅绝缘层、半导体层、掺杂半导体层和源漏金属薄膜，形成包含数据线、源电极、漏电极和TFT沟道区域的图形；沉积钝化层，形成包含钝化层过孔和隔断槽的图形，保留光刻胶并沉积透明导电薄膜，通过离地剥离工艺形成完整的像素电极图形。本发明大幅度降低了生产制造成本，极大地提高了产品良品率和生产能力。

Description

TFT-LCD阵列基板及其制造方法 
技术领域
本发明涉及一种薄膜晶体管液晶显示器及其制造方法，尤其是一种薄膜晶体管液晶显示器阵列基板及其制造方法。 
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场占据了主导地位。对于TFT-LCD来说，阵列基板以及制造工艺决定了其产品性能、成品率和价格。 
为了有效地降低TFT-LCD的生产成本、提高成品率，TFT-LCD阵列基板的制造工艺逐步得到简化，从开始的七次掩模(7mask)工艺已经发展到基于狭缝光刻技术的四次掩模(4mask)工艺，目前三次掩模(3Mask)工艺正处在研究阶段。 
现有技术提出了一种三次掩模(3Mask)工艺，首先使用第一个普通掩模板通过构图工艺形成栅线和栅电极，然后使用第二个灰色调半透明的掩模板通过构图工艺形成数据线、源电极、漏电极和TFT沟道区域，最后使用第三个普通掩模板通过构图工艺形成像素电极。该方案的特点是第三次掩模采用普通掩模方式使透明像素电极和漏电极表面直接接触，在光刻时使曝光、显影后的光刻胶侧壁形成垂直形貌，在刻蚀时使用过刻蚀使钝化层侧壁形成内凹形貌，以保证之后沉积的透明导电薄膜在钝化层侧壁处断开。但实际使用表明，该工艺需要涂敷较厚的光刻胶，以尽可能使光刻胶边缘的坡度角陡峭，最好是接近90度，但仍然无法使透明导电薄膜在光刻胶边缘处完全断裂，不仅成本增加，而且不能保证离地剥离(Lift Off)工艺的质量。对于TFT-LCD 阵列基板来说，透明导电薄膜的任何粘连都会导致残留，是离地剥离工艺最典型的缺陷，也是三次掩模工艺最需要克服的技术缺陷。 
发明内容
本发明的目的是提供一种TFT-LCD阵列基板及其制造方法，有效解决现有三次掩模工艺中不能保证离地剥离工艺质量等技术缺陷。 
为了实现上述目的，本发明提供了一种TFT-LCD阵列基板，包括栅线、数据线、像素电极、栅绝缘层和钝化层，所述像素电极设置在栅线和数据线限定的像素区域内，所述像素区域内开设有用于形成像素电极图形的隔断槽，所述隔断槽位于像素电极的外侧边缘，将所述像素电极围设其间，所述隔断槽贯穿所述钝化层和所述栅绝缘层，所述隔断槽的底部沉积有透明导电薄膜，与所述隔断槽的两侧沉积的透明导电薄膜不连接。 
所述隔断槽为狭缝或通孔等结构，开设在像素电极的外侧边缘。 
所述隔断槽的宽度为1μm～30μm。 
为了实现上述目的，本发明提供了一种TFT-LCD阵列基板的制造方法， 
步骤1、在基板上沉积一层栅金属薄膜，通过第一次构图工艺形成包含栅线和栅电极的图形； 
步骤2、在完成步骤1的基板上依次沉积栅绝缘层、半导体层、掺杂半导体层和源漏金属薄膜，形成包含数据线、源电极、漏电极和TFT沟道区域的图形； 
步骤3、在完成步骤2的基板上沉积钝化层，通过化学反应占主导的干法刻蚀形成包含钝化层过孔和隔断槽的图形，保留光刻胶并沉积透明导电薄膜，通过离地剥离工艺形成完整的像素电极图形，所述隔断槽位于像素电极的外侧边缘，将所述像素电极围设其间，所述隔断槽贯穿所述钝化层和所述栅绝缘层，所述化学反应占主导的干法刻蚀为：射频功率为1000W～5000W，压力为0.0665mbar～0.399mbar，气体含F类气体比率为10％～50％。 
所述步骤3具体包括： 
步骤31、在完成步骤2的基板上沉积一层钝化层； 
步骤32、在所述钝化层上涂敷一层光刻胶； 
步骤33、使用半色调或灰色调掩模板进行曝光和显影处理，形成光刻胶完全保留区域、部分保留区域和完全去除区域； 
步骤34、通过干法刻蚀形成钝化层过孔和隔断槽，并使隔断槽内的钝化层和栅绝缘层受到侧向刻蚀； 
步骤35、通过灰化工艺完全去除部分保留区域的光刻胶，使隔断槽位置的光刻胶边缘形成悬空的倒切结构； 
步骤36、沉积一层透明导电薄膜； 
步骤37、通过离地剥离工艺去除光刻胶，同时去除光刻胶上的透明导电薄膜，形成完整的像素电极图形，且像素电极通过钝化层过孔与漏电极连接。 
所述步骤32具体包括：在所述钝化层上涂敷一层厚度大于或等于2μm的光刻胶。 
所述步骤34具体包括：通过化学反应占主导的干法刻蚀，在钝化层过孔位置对钝化层进行刻蚀，形成位于漏电极上的钝化层过孔，在像素电极外侧边缘的隔断槽位置对钝化层和栅绝缘层进行刻蚀，形成隔断槽，并使隔断槽内的钝化层和栅绝缘层受到侧向刻蚀。 
在上述技术方案基础上，所述隔断槽为狭缝或通孔，开设在像素电极的外侧边缘。所述隔断槽的宽度为1μm～30μm。 
所述化学反应占主导的干法刻蚀为：射频功率为1000W～5000W，压力为0.0665mbar～0.399mbar，气体含F类气体比率为10％～50％。 
本发明提出了一种TFT-LCD阵列基板，通过在像素区域内设置隔断槽，由隔断槽形成完整的像素电极，因此可以通过三次构图工艺完成TFT-LCD阵列基板的制备。由于设置隔断槽，再结合化学反应占主导的干刻工艺，使本发明隔断槽内的钝化层和栅绝缘层受到较大的侧向刻蚀，隔断槽上的光刻胶边缘形成悬空的倒切结构，保证了离地剥离工艺的质量和像素电极的完整性。与在钝化层边缘形成内凹形状、光刻胶边缘形成垂直形状的现有技术结构相比，本发明通过在光刻胶边缘全部形成悬空的倒切结构，可以保证透明导电薄膜在光刻胶边缘完全断裂，不会出现透明导电薄膜的粘连，保证了产品质量和品质。 
本发明还提供了一种TFT-LCD阵列基板的制造方法，首先使用普通掩模 板通过第一次构图工艺形成栅线和栅电极图形，然后使用半色调或灰色调掩模板通过第二次构图工艺形成数据线、源电极、漏电极和TFT沟道区域图形，最后使用半色调或灰色调掩模板，在形成钝化层过孔和隔断槽图形后形成完整的像素电极。在本发明第三次构图工艺形成隔断槽的工艺中，通过化学反应占主导的干刻工艺使位于隔断槽内的钝化层和栅绝缘层受到较大的侧向刻蚀，隔断槽上的光刻胶边缘形成完全悬空的倒切结构，后续沉积的透明导电薄膜在隔断槽位置发生断裂，即隔断槽内的透明导电薄膜与隔断槽外侧的透明导电薄膜都不连接，不仅保证了离地剥离工艺质量，保证了像素电极的完整性，而且缩短了生产时间，大大提高了用于实际生产的可能性。具体实施表明，本发明的三次掩膜工艺较目前现有技术的三次掩膜工艺缩短工艺时间15～20％，节约了制造费用，降低了生产制造成本，极大地提高了产品良品率和生产能力。 
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。 
附图说明
图1为本发明TFT-LCD阵列基板第一实施例的结构示意图； 
图2为图1中A-A向剖面图； 
图3为本发明TFT-LCD阵列基板第一次构图工艺后的平面图； 
图4为图3中B-B向剖面图； 
图5为本发明TFT-LCD阵列基板第二次构图工艺后的平面图； 
图6为图5中C-C向剖面图； 
图7为本发明TFT-LCD阵列基板第三次构图工艺中光刻胶曝光显影工艺后的示意图； 
图8为本发明TFT-LCD阵列基板第三次构图工艺中刻蚀工艺后的示意图； 
图9为本发明TFT-LCD阵列基板第三次构图工艺中灰化工艺后的示意图； 
图10为本发明TFT-LCD阵列基板第三次构图工艺中沉积透明导电薄膜后 的示意图； 
图11为本发明TFT-LCD阵列基板第二实施例的结构示意图； 
图12为本发明TFT-LCD阵列基板的制造方法的流程图； 
图13为本发明TFT-LCD阵列基板的制造方法中形成像素电极图形的流程图。 
附图标记说明： 
1-基板；         2-栅线；        3-栅电极； 
4-栅绝缘层；     5-半导体层；    6-掺杂半导体层； 
7-数据线；       8-源电极；      9-漏电极； 
10-钝化层；      11-钝化层过孔； 12-狭缝； 
13-透明导电薄膜；14-像素电极；   15-通孔； 
16-光刻胶。 
具体实施方式
图1为本发明TFT-LCD阵列基板第一实施例的结构示意图，图2为图1中A-A向剖面图。如图1、图2所示，本实施例TFT-LCD阵列基板包括在基板1上形成的栅线2和数据线7，相互绝缘且垂直交叉的栅线2和数据线7限定了数个像素区域，并在交叉处形成薄膜晶体管，像素区域内形成有像素电极14，薄膜晶体管包括形成在基板1上的栅电极3，位于栅电极3上并覆盖整个基板的栅绝缘层4，形成在栅绝缘层4上并位于栅电极3之上的半导体层5和掺杂半导体层6，位于掺杂半导体层6上的源电极8和漏电极9，源电极8和漏电极9之间的区域为TFT沟道区域，以及形成在源电极8和漏电极9上的钝化层10，钝化层10位于漏电极9的位置形成有钝化层过孔11，像素电极14通过钝化层过孔11与漏电极9连接，此外，栅电极3与栅线2连接，源电极8与数据线7连接。本实施例中，像素区域内还形成有作为隔断槽的狭缝12，狭缝12位于像素电极14的外侧边缘，将像素电极14围设其间。优选地，狭缝12的宽度为1μm～30μm。 
图3～图10为本发明TFT-LCD阵列基板制备过程的示意图，下面通过本实施例TFT-LCD阵列基板的制备过程进一步说明本实施例的技术方案，在以下说明中，本发明所称的构图工艺包括光刻胶涂覆、掩模、曝光、刻蚀、剥离等工艺，其中光刻胶以正性光刻胶为例。 
图3为本发明TFT-LCD阵列基板第一次构图工艺后的平面图，图4为图3中B-B向剖面图。采用磁控溅射、热蒸发或其它成膜方法，在基板1(如玻璃基板或石英基板)上沉积一层栅金属薄膜，栅金属薄膜的材料可以使用钼、铝、铝钕合金、钨、铬、铜等金属，或以上金属组成的多层薄膜。使用普通掩模板通过第一次构图工艺对栅金属薄膜进行构图，在基板上形成栅线2和栅电极3图形，如图3、图4所示。需要说明的是，本实施例只示意了一种存储电容在栅线上(Cs on Gate)的结构形式，对于存储电容在公共电极线上(Cs on Common)的结构形式，上述形成栅线和栅电极图形过程中，还需同时形成公共电极线。 
图5为本发明TFT-LCD阵列基板第二次构图工艺后的平面图，图6为图5中C-C向剖面图。在完成栅线和栅电极图形的基板上，首先采用化学气相沉积或其它成膜方法，依次沉积栅绝缘层4、半导体层5和掺杂半导体层(欧姆接触层)6，其中半导体层5和掺杂半导体层6组成有源层；然后采用磁控溅射、热蒸发或其它成膜方法，沉积一层源漏金属薄膜，源漏金属薄膜的材料可以使用钼、铝、铝钕合金、钨、铬、铜等金属，或以上金属组成的多层薄膜。使用半色调或灰色调掩模板通过第二次构图工艺对半导体层、掺杂半导体层和源漏金属薄膜进行构图，在基板上形成数据线7、源电极8、漏电极9和TFT沟道区域图形，在栅电极3上形成有源层图形，其中源电极8和漏电极9之间的掺杂半导体层被完全刻蚀掉，暴露出半导体层，其它区域暴露出栅绝缘层，如图5、图6所示。上述采用半色调或灰色调掩模板形成数据线、源电极、漏电极和TFT沟道区域图形的工艺已广泛应用于目前四次掩模工艺中，这里不再赘述。 
图7为本发明TFT-LCD阵列基板第三次构图工艺中光刻胶曝光显影工艺后的示意图，为图1中A-A向剖面图。采用化学气相沉积或其它成膜方法，在完成上述图形的基板上沉积一层钝化层10，之后涂敷光刻胶16，使用半色调或灰色调掩模板进行曝光，使光刻胶形成完全曝光区域、部分曝光区域和未曝光区域，其中漏电极上方的钝化层过孔位置和像素电极外侧边缘的狭缝位置为完全曝光区域，像素电极位置为部分曝光区域，其余部分全部是未曝光区域。显影处理后，完全曝光区域(即光刻胶完全去除区域)的光刻胶被完全去除，部分曝光区域(即光刻胶部分保留区域)的光刻胶被部分去除，未曝光区域(即光刻胶完全保留区域)的光刻胶最厚。其中涂敷的光刻胶16厚度大于或等于2μm，该光刻胶厚度可以保证后续的灰化工艺完成时其厚度仍大于或等于1μm，如图7所示。 
图8为本发明TFT-LCD阵列基板第三次构图工艺中刻蚀工艺后的示意图，为图1中A-A向剖面图。使用化学反应占主导的干法刻蚀方法在钝化层过孔位置对钝化层10进行刻蚀，形成位于漏电极上的钝化层过孔11，同时在像素电极外侧边缘的狭缝位置对钝化层10和栅绝缘层4进行刻蚀，形成狭缝12，并使狭缝12内的钝化层10和栅绝缘层4受到较大的侧向刻蚀，狭缝12宽度为1μm～30μm，如图8所示。干法刻蚀的相应参数优选为：射频功率(RF功率)为1000W～5000W，压力为0.0665mbar～0.399mbar(50mTorr～300mTorr)，气体含F类气体比率为10％～50％，上述干法刻蚀参数可以保证狭缝内的栅绝缘层的后退速度远远大于光刻胶的后退速度，使得钝化层和栅绝缘层具有较大的侧向刻蚀。其中提高反应压力和保证含F气体的比率可以保证干法刻蚀主要以化学反应为主，降低射频功率可以减少离子冲击，以保证刻蚀率主要由等向性的化学反应控制。 
图9为本发明TFT-LCD阵列基板第三次构图工艺中灰化工艺后的示意图，为图1中A-A向剖面图。通过灰化工艺，部分曝光区域的光刻胶被完全去除，未曝光区域的光刻胶厚度变薄，但其厚度仍大于或等于1μm。通过上述干法 刻蚀和灰化过程，位于狭缝上的光刻胶边缘形成悬空的倒切结构(Under-Cut)，如图9所示。 
图10为本发明TFT-LCD阵列基板第三次构图工艺中沉积透明导电薄膜后的示意图，为图1中A-A向剖面图。采用磁控溅射、热蒸发或其它成膜方法，在完成上述图形的基板上沉积一层透明导电薄膜13，透明导电薄膜13的材料可以使用氧化铟锡(ITO)或氧化铟锌(IZO)等材料。在狭缝12位置，由于光刻胶边缘悬空的倒切结构，狭缝12内沉积的透明导电薄膜厚度薄，且在狭缝12边缘位置的透明导电薄膜13发生断裂，即狭缝12内的透明导电薄膜13与狭缝12两侧的透明导电薄膜13都不连接，不会影响像素电极图形的完整性，且在狭缝12边缘的断面位置一部分光刻胶暴露出来，为下一步的剥离工艺提供了必要的保证，如图10所示。上述在狭缝位置使透明导电薄膜发生断裂的设计理念与常规思维正好相反，狭缝结构则保证了本发明设计理念的实现。 
最后，通过离地剥离工艺去除光刻胶，附着在光刻胶上的透明导电薄膜随之一起被药液带走，形成完整的像素电极14图形，像素电极14通过钝化层过孔11与漏电极9形成良好的连接，仅像素电极14外侧边缘的狭缝12底部残留有少量透明导电薄膜，如图1、图2所示。 
图11为本发明TFT-LCD阵列基板第二实施例的结构示意图。本实施例TFT-LCD阵列基板的主体结构与前述第一实施例基本相同，不同之处在于，本实施例像素区域内形成有作为隔断槽的数个通孔15，数个通孔15位于像素电极14的外侧边缘，相邻的通孔之间具有一距离间隔，形成将像素电极14围设其间的通孔组，通孔15的截面形状可以是圆形、椭圆形、矩形或本领域技术人员惯常采用的形状。优选地，当通孔为圆形孔时，其直径为1μm～30μm。显然，除狭缝或通孔以外，隔断槽还可以为其它形状。 
上述实施例提供了一种TFT-LCD阵列基板，通过在像素区域内设置隔断槽，由隔断槽形成完整的像素电极，因此可以通过三次构图工艺完成TFT-LCD 阵列基板的制备。由于设置隔断槽，再结合化学反应占主导的干刻工艺，使隔断槽内的钝化层和栅绝缘层受到较大的侧向刻蚀，隔断槽上的光刻胶边缘形成悬空的倒切结构，保证了离地剥离工艺的质量和像素电极的完整性。与在钝化层边缘形成内凹形状、光刻胶边缘形成垂直形状的现有技术结构相比，本发明通过在光刻胶边缘全部形成悬空的倒切结构，可以保证透明导电薄膜在光刻胶边缘完全发生断裂，不会出现透明导电薄膜的粘连，保证了产品质量和品质。 
图12为本发明TFT-LCD阵列基板的制造方法的流程图，具体包括： 
步骤1、在基板上沉积一层栅金属薄膜，通过第一次构图工艺形成包含栅线和栅电极的图形； 
步骤2、在完成步骤1的基板上依次沉积栅绝缘层、半导体层、掺杂半导体层和源漏金属薄膜，形成包含数据线、源电极、漏电极和TFT沟道区域的图形； 
步骤3、在完成步骤2的基板上沉积钝化层，形成包含钝化层过孔和隔断槽的图形，保留光刻胶并沉积透明导电薄膜，通过离地剥离工艺形成完整的像素电极图形。 
采用磁控溅射、热蒸发或其它成膜方法，在基板(如玻璃基板或石英基板)上沉积一层栅金属薄膜，栅金属薄膜的材料可以使用钼、铝、铝钕合金、钨、铬、铜等金属，或以上金属组成的多层薄膜。使用普通掩模板通过第一次构图工艺对栅金属薄膜进行构图，在基板上形成栅线和栅电极图形。 
在完成栅线和栅电极图形的基板上，首先采用化学气相沉积或其它成膜方法，依次沉积栅绝缘层、半导体层和掺杂半导体层(欧姆接触层)，其中半导体层和掺杂半导体层组成有源层；然后采用磁控溅射、热蒸发或其它成膜方法，沉积一层源漏金属薄膜，源漏金属薄膜的材料可以使用钼、铝、铝钕合金、钨、铬、铜等金属，或以上金属组成的多层薄膜。使用半色调或灰色调掩模板通过第二次构图工艺对半导体层、掺杂半导体层和源漏金属薄膜 进行构图，在基板上形成数据线、源电极、漏电极和TFT沟道区域图形，在栅电极上形成有源层图形，其中源电极和漏电极之间的掺杂半导体层被完全刻蚀掉，暴露出半导体层，其它区域暴露出栅绝缘层。 
图13为本发明TFT-LCD阵列基板的制造方法中形成像素电极图形的流程图，具体包括： 
步骤31、在完成步骤2的基板上沉积一层钝化层； 
步骤32、在所述钝化层上涂敷一层光刻胶； 
步骤33、使用半色调或灰色调掩模板进行曝光和显影处理，形成光刻胶完全保留区域、部分保留区域和完全去除区域； 
步骤34、通过干法刻蚀形成钝化层过孔和隔断槽，并使隔断槽内的钝化层和栅绝缘层受到侧向刻蚀； 
步骤35、通过灰化工艺完全去除部分保留区域的光刻胶，使隔断槽位置的光刻胶边缘形成悬空的倒切结构； 
步骤36、沉积一层透明导电薄膜； 
步骤37、通过离地剥离工艺去除光刻胶，同时去除光刻胶上的透明导电薄膜，形成完整的像素电极图形，且像素电极通过钝化层过孔与漏电极连接。 
在上述技术方案中，隔断槽可以是狭缝，也可以是数个通孔。下面以狭缝为例说明本发明技术方案。 
采用化学气相沉积或其它成膜方法，在完成上述图形的基板上沉积一层钝化层，之后涂敷光刻胶，使用半色调或灰色调掩模板进行曝光，使光刻胶形成完全曝光区域、部分曝光区域和未曝光区域，其中漏电极上方的钝化层过孔位置和像素电极外侧边缘的狭缝位置为完全曝光区域，像素电极位置为部分曝光区域，其余部分全部是未曝光区域。显影处理后，完全曝光区域(即光刻胶完全去除区域)的光刻胶被完全去除，部分曝光区域(即光刻胶部分保留区域)的光刻胶被部分去除，未曝光区域(即光刻胶完全保留区域)的光刻胶最厚。其中涂敷的光刻胶厚度大于或等于2μm，该光刻胶厚度可以保 证后续的灰化工艺完成时其厚度仍大于或等于1μm。 
使用化学反应占主导的干法刻蚀方法在钝化层过孔位置对钝化层进行刻蚀，形成位于漏电极上的钝化层过孔，同时在像素电极外侧边缘的狭缝位置对钝化层和栅绝缘层进行刻蚀，形成宽度为1μm～30μm的狭缝，并使狭缝内的钝化层和栅绝缘层受到较大的侧向刻蚀。干法刻蚀的相应参数优选为：射频功率(RF功率)为1000W～5000W，压力为0.0665mbar～0.399mbar(50mTorr～300mTorr)，气体含F类气体比率为10％～50％，上述干法刻蚀参数可以保证狭缝内的栅绝缘层的后退速度远远大于光刻胶的后退速度，使得钝化层和栅绝缘层具有较大的侧向刻蚀。其中提高反应压力和保证含F气体的比率可以保证干法刻蚀主要以化学反应为主，降低射频功率可以减少离子冲击，以保证刻蚀率主要由等向性的化学反应控制。 
通过灰化工艺，部分曝光区域的光刻胶被完全去除，未曝光区域的光刻胶厚度变薄，但其厚度仍大于或等于1μm。通过上述干法刻蚀和灰化过程，位于狭缝上的光刻胶边缘形成悬空的倒切结构(Under-Cut)。 
采用磁控溅射、热蒸发或其它成膜方法，在完成上述图形的基板上沉积一层透明导电薄膜，透明导电薄膜的材料可以使用氧化铟锡(ITO)或氧化铟锌(IZO)等材料。在狭缝位置，由于光刻胶边缘悬空的倒切结构，狭缝内沉积的透明导电薄膜厚度薄，且在狭缝边缘位置的透明导电薄膜发生断裂，即狭缝内的透明导电薄膜与狭缝两侧的透明导电薄膜都不连接，不会影响像素电极图形的完整性，且在狭缝边缘的断面位置一部分光刻胶暴露出来，为下一步的剥离工艺提供了必要的保证。上述在狭缝位置使透明导电薄膜发生断裂的设计理念与常规思维正好相反，狭缝结构则保证了本发明设计理念的实现。 
最后，通过离地剥离工艺去除光刻胶，附着在光刻胶上的透明导电薄膜随之一起被药液带走，形成完整的像素电极图形，像素电极通过钝化层过孔与漏电极形成良好的连接，仅像素电极外侧边缘的狭缝底部残留有少量的透 明导电薄膜。 
本发明提供了一种TFT-LCD阵列基板的制造方法，首先使用普通掩模板通过第一次构图工艺形成栅线和栅电极图形，然后使用半色调或灰色调掩模板通过第二次构图工艺形成数据线、源电极、漏电极和TFT沟道区域图形，最后使用半色调或灰色调掩模板，在形成钝化层过孔和隔断槽图形后形成完整的像素电极。在本发明第三次构图工艺形成隔断槽的工艺中，通过化学反应占主导的干刻工艺将位于隔断槽内的钝化层和栅绝缘层受到较大的侧向刻蚀，使隔断槽上的光刻胶边缘形成完全悬空的倒切结构，后续沉积的透明导电薄膜在隔断槽位置发生断裂，即隔断槽内的透明导电薄膜与隔断槽外侧的透明导电薄膜都不连接，不仅保证了离地剥离工艺质量，保证了像素电极的完整性，而且缩短了生产时间，大大提高了用于实际生产的可能性。具体实施表明，本发明的三次掩膜工艺较目前现有技术的四次掩膜工艺缩短工艺时间15～20％，节约了制造费用。 
最后应说明的是：以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。 

Claims (9)

1.一种TFT-LCD阵列基板，包括栅线、数据线、像素电极、栅绝缘层和钝化层，所述像素电极设置在栅线和数据线限定的像素区域内，其特征在于，所述像素区域内开设有用于形成像素电极图形的隔断槽，所述隔断槽位于像素电极的外侧边缘，将所述像素电极围设其间，所述隔断槽贯穿所述钝化层和所述栅绝缘层，所述隔断槽的底部沉积有透明导电薄膜，与所述隔断槽的两侧沉积的透明导电薄膜不连接。
2.根据权利要求1所述的TFT-LCD阵列基板，其特征在于，所述隔断槽为狭缝或通孔。
3.根据权利要求2所述的TFT-LCD阵列基板，其特征在于，所述隔断槽的宽度为1μm～30μm。
4.一种TFT-LCD阵列基板的制造方法，其特征在于，包括：
步骤1、在基板上沉积一层栅金属薄膜，通过第一次构图工艺形成包含栅线和栅电极的图形；
步骤2、在完成步骤1的基板上依次沉积栅绝缘层、半导体层、掺杂半导体层和源漏金属薄膜，形成包含数据线、源电极、漏电极和TFT沟道区域的图形；
步骤3、在完成步骤2的基板上沉积钝化层，通过化学反应占主导的干法刻蚀形成包含钝化层过孔和隔断槽的图形，保留光刻胶并沉积透明导电薄膜，通过离地剥离工艺形成完整的像素电极图形，所述隔断槽位于像素电极的外侧边缘，将所述像素电极围设其间，所述隔断槽贯穿所述钝化层和所述栅绝缘层，所述化学反应占主导的干法刻蚀为：射频功率为1000W～5000W，压力为0.0665mbar～0.399mbar，气体含F类气体比率为10％～50％。
5.根据权利要求4所述的TFT-LCD阵列基板的制造方法，其特征在于，所述步骤3具体包括：
步骤31、在完成步骤2的基板上沉积一层钝化层；
步骤32、在所述钝化层上涂敷一层光刻胶；
步骤33、使用半色调或灰色调掩模板进行曝光和显影处理，形成光刻胶完全保留区域、部分保留区域和完全去除区域；
步骤34、通过干法刻蚀形成钝化层过孔和隔断槽，并使隔断槽内的钝化层和栅绝缘层受到侧向刻蚀；
步骤35、通过灰化工艺完全去除部分保留区域的光刻胶，使隔断槽位置的光刻胶边缘形成悬空的倒切结构；
步骤36、沉积一层透明导电薄膜；
步骤37、通过离地剥离工艺去除光刻胶，同时去除光刻胶上的透明导电薄膜，形成完整的像素电极图形，且像素电极通过钝化层过孔与漏电极连接。
6.根据权利要求5所述的TFT-LCD阵列基板的制造方法，其特征在于，所述步骤32具体包括：在所述钝化层上涂敷一层厚度大于或等于2μm的光刻胶。
7.根据权利要求5所述的TFT-LCD阵列基板的制造方法，其特征在于，所述步骤34具体包括：通过化学反应占主导的干法刻蚀，在钝化层过孔位置对钝化层进行刻蚀，形成位于漏电极上的钝化层过孔，在像素电极外侧边缘的隔断槽位置对钝化层和栅绝缘层进行刻蚀，形成隔断槽，并使隔断槽内的钝化层和栅绝缘层受到侧向刻蚀。
8.根据权利要求4～7中任一权利要求所述的TFT-LCD阵列基板的制造方法，其特征在于，所述隔断槽为狭缝或通孔，开设在像素电极的外侧边缘。
9.根据权利要求4～7中任一权利要求所述的TFT-LCD阵列基板的制造方法，其特征在于，所述隔断槽的宽度为1μm～30μm。
CN200810115595XA 2008-06-25 2008-06-25 Tft-lcd阵列基板及其制造方法 Expired - Fee Related CN101614917B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN200810115595XA CN101614917B (zh) 2008-06-25 2008-06-25 Tft-lcd阵列基板及其制造方法
US12/490,472 US8404507B2 (en) 2008-06-25 2009-06-24 TFT-LCD array substrate and manufacturing method thereof
US13/777,220 US8735976B2 (en) 2008-06-25 2013-02-26 TFT-LCD array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810115595XA CN101614917B (zh) 2008-06-25 2008-06-25 Tft-lcd阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN101614917A CN101614917A (zh) 2009-12-30
CN101614917B true CN101614917B (zh) 2011-04-20

Family

ID=41446295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810115595XA Expired - Fee Related CN101614917B (zh) 2008-06-25 2008-06-25 Tft-lcd阵列基板及其制造方法

Country Status (2)

Country Link
US (2) US8404507B2 (zh)
CN (1) CN101614917B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101248005B1 (ko) * 2009-11-17 2013-03-27 엘지디스플레이 주식회사 어레이 기판 및 그의 제조방법
CN102468308B (zh) * 2010-10-28 2013-12-25 京东方科技集团股份有限公司 阵列基板及其制造方法和液晶显示器
CN102306652B (zh) * 2011-09-19 2014-10-22 深圳莱宝高科技股份有限公司 一种阵列基板及其制作方法、使用该阵列基板的显示面板
CN102778793B (zh) * 2011-12-22 2015-06-24 北京京东方光电科技有限公司 一种液晶显示装置、阵列基板及其制造方法
CN102655146B (zh) * 2012-02-27 2013-06-12 京东方科技集团股份有限公司 阵列基板、阵列基板的制备方法及显示装置
CN103278979B (zh) * 2012-09-27 2016-04-20 上海天马微电子有限公司 平面式液晶显示器的阵列基板及其制造方法
CN103066017A (zh) * 2012-12-28 2013-04-24 北京京东方光电科技有限公司 一种阵列基板的制备方法
KR102094847B1 (ko) * 2013-07-03 2020-03-31 삼성디스플레이 주식회사 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
CN103413813B (zh) * 2013-07-31 2016-05-25 北京京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
KR20150103792A (ko) 2014-03-03 2015-09-14 삼성디스플레이 주식회사 액정 표시 장치
CN104035256B (zh) * 2014-06-11 2017-09-26 京东方科技集团股份有限公司 阵列基板、显示装置及驱动方法
CN104103583B (zh) * 2014-06-24 2017-02-15 京东方科技集团股份有限公司 阵列基板及其制作方法和显示面板
CN104538412A (zh) * 2015-01-26 2015-04-22 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104808413A (zh) * 2015-05-21 2015-07-29 京东方科技集团股份有限公司 一种电致变色显示面板及其制作方法、显示装置
CN105514125B (zh) * 2016-02-02 2019-07-12 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示面板
CN105633015B (zh) * 2016-03-09 2018-04-17 合肥京东方显示技术有限公司 一种阵列基板的制造方法、阵列基板及显示装置
WO2018112952A1 (zh) * 2016-12-24 2018-06-28 深圳市柔宇科技有限公司 阵列基板制造方法
CN106898578B (zh) * 2017-03-30 2019-08-06 合肥鑫晟光电科技有限公司 一种显示基板的制备方法、阵列基板及显示装置
CN108803910B (zh) 2017-04-28 2021-08-06 京东方科技集团股份有限公司 触控基板及其制作方法、触控显示装置
CN107195635B (zh) * 2017-05-12 2020-05-12 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及其制备方法
CN106941094A (zh) * 2017-05-19 2017-07-11 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板
CN107193148B (zh) * 2017-07-27 2020-07-31 武汉华星光电技术有限公司 一种显示基板和液晶显示设备
CN107799466B (zh) 2017-11-16 2020-04-07 深圳市华星光电半导体显示技术有限公司 Tft基板及其制作方法
CN109065551B (zh) * 2018-07-30 2020-01-14 深圳市华星光电技术有限公司 Tft阵列基板的制造方法及tft阵列基板
CN110223989A (zh) 2019-05-28 2019-09-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板及其制作方法
CN111740006B (zh) * 2020-03-31 2022-09-09 中芯越州集成电路制造(绍兴)有限公司 压电器件及其形成方法
CN111725135B (zh) * 2020-06-30 2023-08-29 昆山龙腾光电股份有限公司 阵列基板的制作方法及阵列基板
CN113972217A (zh) * 2020-07-22 2022-01-25 京东方科技集团股份有限公司 柔性阵列基板和显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100561646B1 (ko) 2003-10-23 2006-03-20 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101121620B1 (ko) 2004-06-05 2012-02-28 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
US20070058112A1 (en) * 2005-09-15 2007-03-15 De-Jiun Li Liquid crystal display panel, color filter, and manufacturing method thereof
CN100462825C (zh) 2005-12-23 2009-02-18 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器的阵列基板结构及其制造方法
KR101228475B1 (ko) * 2006-06-05 2013-01-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
US8735976B2 (en) 2014-05-27
US20130169903A1 (en) 2013-07-04
CN101614917A (zh) 2009-12-30
US8404507B2 (en) 2013-03-26
US20090321740A1 (en) 2009-12-31

Similar Documents

Publication Publication Date Title
CN101614917B (zh) Tft-lcd阵列基板及其制造方法
CN101630640B (zh) 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法
CN101630098B (zh) Tft-lcd阵列基板及其制造方法
CN101894807B (zh) Tft-lcd阵列基板及其制造方法
US8735888B2 (en) TFT-LCD array substrate and manufacturing method thereof
US9349760B2 (en) Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer
CN101738799A (zh) Tft-lcd阵列基板及其制造方法
CN101520580B (zh) Tft-lcd阵列基板结构及其制造方法
CN103227147B (zh) Tft-lcd阵列基板及其制造方法、液晶显示器
JP5741992B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
JP5568317B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板、及びその製造方法
CN101819362A (zh) Tft-lcd阵列基板及其制造方法
CN111180471A (zh) 阵列基板及其制造方法
CN106783885A (zh) Tft基板的制作方法
CN101840117B (zh) Tft-lcd阵列基板及其制造方法
CN102768990A (zh) 阵列基板及其制作方法、显示装置
EP2819155B1 (en) Thin film transistor array substrate and producing method thereof
CN106684038A (zh) 用于4m制程制备tft的光罩及4m制程tft阵列制备方法
CN114203630B (zh) 阵列基板的制作方法、阵列基板以及显示装置
CN101452163A (zh) Tft-lcd阵列基板结构及其制造方法
CN111129083A (zh) 显示面板的制造方法及显示面板
US20070264597A1 (en) Method for manufacturing transflective liquid crystal display
CN101826532B (zh) Tft-lcd阵列基板及其制造方法
CN101770123B (zh) Tft-lcd阵列基板及其制造方法
CN111584424A (zh) 一种阵列基板制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20141128

Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY

Effective date: 20141128

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100176 DAXING, BEIJING TO: 100015 CHAOYANG, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20141128

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE TECHNOLOGY GROUP Co.,Ltd.

Patentee after: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8

Patentee before: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20201130

Address after: 215200 No. 1700, Wujiang economic and Technological Development Zone, Suzhou, Jiangsu, Zhongshan North Road

Patentee after: K-TRONICS (SUZHOU) TECHNOLOGY Co.,Ltd.

Patentee after: BOE TECHNOLOGY GROUP Co.,Ltd.

Address before: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee before: BOE TECHNOLOGY GROUP Co.,Ltd.

Patentee before: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110420

CF01 Termination of patent right due to non-payment of annual fee