CN104103583B - 阵列基板及其制作方法和显示面板 - Google Patents
阵列基板及其制作方法和显示面板 Download PDFInfo
- Publication number
- CN104103583B CN104103583B CN201410286328.4A CN201410286328A CN104103583B CN 104103583 B CN104103583 B CN 104103583B CN 201410286328 A CN201410286328 A CN 201410286328A CN 104103583 B CN104103583 B CN 104103583B
- Authority
- CN
- China
- Prior art keywords
- array substrate
- region
- photoresist
- strip
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000010409 thin film Substances 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 19
- 125000006850 spacer group Chemical group 0.000 claims description 63
- 229920002120 photoresistant polymer Polymers 0.000 claims description 58
- 238000000059 patterning Methods 0.000 claims description 18
- 239000007772 electrode material Substances 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000004380 ashing Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical group [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- IVQODXYTQYNJFI-UHFFFAOYSA-N oxotin;silver Chemical compound [Ag].[Sn]=O IVQODXYTQYNJFI-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种阵列基板及其制作方法和显示面板，所述阵列基板包括多个薄膜晶体管，所述阵列基板的制作方法包括：S1、提供基板，该基板上形成有所述薄膜晶体管的源极和漏极；S2、在所述基板上形成绝缘层，所述绝缘层包括间隔区域和多个条状电极区域，所述间隔区域将任意相邻的两个所述条状电极区域隔开；S3、在所述绝缘层的间隔区域上方形成间隔层；S4、在所述绝缘层的条状电极区域上方形成包括条状电极的图形；S5、对所述间隔区域上方的间隔层进行剥离。本发明能够防止各条状电极之间因刻蚀残留物而发生互连的现象，进而提高产品特性。
Description
技术领域
本发明涉及显示器制造技术领域，具体涉及一种阵列基板的制作方法、该制作方法制得的阵列基板和包括该阵列基板的显示面板。
背景技术
目前，薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，TFT-LCD)的阵列基板是通过多次构图工艺来完成，其中，每次构图工艺又包括：光刻胶涂覆、曝光、显影、刻蚀和剥离等工艺。
一般可以通过四次、五次或六次构图工艺来完成阵列基板的制作。其中五次构图工艺形成阵列基板的方法包括：
首先，在基板1上沉积栅金属，通过第一次构图工艺形成栅极2的图形，如图1所示；
其次，沉积绝缘材料(SiNx)，使得栅极2与后续半导体层隔离，并在绝缘材料上再进场半导体a-Si的沉积，通过第二次构图工艺形成栅极绝缘层3的图形和半导体层4的图形，如图2所示；
再次，沉积源漏金属，通过第三次构图工艺形成源极5和漏极6的图形，如图3所示；
然后，再一次沉积绝缘材料，通过第四次构图工艺在绝缘层7(钝化层PVX)上形成过孔8，如图4所示；
最后，沉积透明电极的材料(如，ITO薄膜)，通过第五次构图工艺形成像素电极9的图形，从而形成阵列基板，如图5所示。
在上述的形成像素电极9的过程中，对ITO薄膜刻蚀时，容易产生刻蚀残留物10(如图5所示)，从而产生像素电极9之间互联的现象，影响产品质量。
发明内容
有鉴于此，本发明的目的在于提供一种阵列基板的制作方法，由该制作方法制得的阵列基板和包括该阵列基板的显示面板，以防止像素电极之间产生刻蚀残留物，从而提高产品质量。
为了实现上述目的，本发明提供一种阵列基板的制作方法，所述阵列基板包括多个薄膜晶体管，所述阵列基板的制作方法包括：
S1、提供基板，该基板上形成有所述薄膜晶体管的源极和漏极；
S2、在所述基板上形成绝缘层，所述绝缘层包括间隔区域和多个条状电极区域，所述间隔区域将任意相邻的两个所述条状电极区域隔开；
S3、在所述绝缘层的间隔区域上方形成间隔层；
S4、在所述绝缘层的条状电极区域上方形成包括条状电极的图形；
S5、对所述间隔区域上方的间隔层进行剥离。
优选地，所述间隔层由光刻胶制成。
优选地，所述步骤S3包括：
S31、在所述绝缘层上涂覆光刻胶；
S32、通过构图工艺形成所述间隔层。
优选地，所述条状电极为像素电极。
优选地，所述绝缘层的条状电极区域包括用于形成过孔的过孔子区域，所述步骤S32包括：
S321、对所述光刻胶进行曝光和显影，使得显影后的所述间隔区域的光刻胶的厚度大于所述条状电极区域的光刻胶的厚度，并且去除过孔子区域的光刻胶；
S323、对光刻胶进行灰化，以去除所述条状电极区域的光刻胶，在所述间隔区形成所述间隔层。
优选地，在所述步骤S321中，显影后的所述间隔区域的光刻胶的厚度在1.5～2.0微米之间，所述条状电极区域的光刻胶的厚度在0.3～1.0微米之间。
优选地，在所述步骤S321中，使用半色调掩膜板对所述光刻胶曝光，所述半色调掩膜板的完全透光部分对应于所述过孔子区域，所述半色调掩膜板的半透光区域对应于所述条状电极区域，所述半色调掩膜板的遮挡区域对应于所述间隔区域。
优选地，所述制作方法还包括在所述步骤S321和所述步骤S323之间执行的：
S322、对所述绝缘层的过孔子区域进行刻蚀，形成过孔，以将所述薄膜晶体管的漏极的一部分暴露出。
优选地，所述步骤S4包括：
S41、形成像素电极材料层，该像素电极材料层通过所述过孔与所述薄膜晶体管的漏极相连；
S42、通过构图工艺形成包括像素电极的图案。
优选地，所述绝缘层包括硅的氮化物。
相应的，本发明还提供一种由上述制作方法制得的阵列基板。
相应地，本发明还提供一种包括上述阵列基板的显示面板。
可以看出，绝缘层的间隔区域将任意相邻的两个条状电极区域隔开，间隔区域上方形成有间隔层，因此在条状电极区域上方形成条状电极时，刻蚀过程中产生的刻蚀残留物会附着在间隔层11上，通过对间隔层进行剥离后，可以将刻蚀残留物一并除去，从而防止各条状电极之间因刻蚀残留物而发生互连的现象，进而提高产品特性。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1所示的是现有技术中在基板上形成栅极的结构示意图；
图2所示的是现有技术中在基板上栅极绝缘层和半导体层的结构示意图；
图3所示的是现有技术中在基板上形成源极和漏极的示意图；
图4所示的是现有技术中形成过孔的结构示意图；
图5所示的是现有技术中在基板上形成像素电极的结构示意图；
图6所示的是本发明所提供的阵列基板的制作方法的流程图；
图7所示的是实施方式中对光刻胶曝光和显影后的结构示意图；
图8所示的是实施方式中形成间隔层的结构示意图；
图9所示的是实施方式中形成像素电极的结构示意图；
图10所示的是实施方式中阵列基板的结构示意图。
附图标记说明
1：基板；2：栅极；3：栅极绝缘层；4：半导体层；5：源极；6：漏极；7：绝缘层；8：过孔；9：像素电极；10：刻蚀残留物；11：间隔层。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
作为本发明的一个方面，提供一种阵列基板的制作方法，所述阵列基板包括多个薄膜晶体管，如图6所示，所述阵列基板的制作方法可以包括：
S1、提供基板1，该基板1上形成有所述薄膜晶体管的源极5和漏极6；
S2、在基板1上形成绝缘层7，绝缘层7包括间隔区域和多个条状电极区域，所述间隔区域将任意相邻的两个所述条状电极区域隔开；
S3、在绝缘层7的间隔区域上方形成间隔层11；
S4、在绝缘层7的条状电极区域上方形成包括条状电极的图形；
S5、对所述间隔区域上方的间隔层进行剥离。
在本发明中，绝缘层7的间隔区域将任意相邻两个所述条状电极区域隔开，所述间隔区域上方形成有间隔层11，因此在条状电极区域上方形成条状电极时，刻蚀过程中产生的刻蚀残留物10会附着在间隔层11上，通过对间隔层11进行剥离后，可以将刻蚀残留物10一并除去，从而防止各条状电极之间因刻蚀残留物10而发生互连的现象，进而提高产品特性。
在本发明中，每个所述“条状电极”都包括互相电连接的多个电极条。在步骤S2中形成的“间隔区域”位于相邻的两个“条状电极”之间，而非位于同一个“条状电极”中相邻两个电极条之间。在本发明中，“条状电极”可以用作公共电极，也可以用作像素电极。
如图7所示，所述薄膜晶体管具体可以包括栅极2、栅极绝缘层3、半导体层4、源极5和漏极6，通常可以在基板1上形成栅极金属膜层，通过第一次构图工艺形成包括栅极2的图形；然后在基板上形成绝缘膜层和半导体膜层，通过第二次构图工艺同时形成包括栅极绝缘层和半导体层的图形；再次在基板1上形成源漏金属膜层，通过第三次构图工艺形成包括源极5和漏极6的图形。可以通过多种沉积方法在基板1上形成的各个膜层，如涂布、化学气相沉积(PVD)、溅射、蒸镀等。阵列基板上的与薄膜晶体管的栅极相连的栅线可以和栅极2同时形成，与薄膜晶体管的源极5相连的数据线可以和源极5以及漏极6同时形成。
作为本发明的一种优选方式，间隔层11由光刻胶制成。
为了便于间隔层11的形成，步骤S3可以包括：
S31、在绝缘层7上涂覆光刻胶；
S32、通过构图工艺形成间隔层11。
具体地，可以先在绝缘层11的间隔区域和条状电极区域上均涂覆光刻胶，所述光刻胶可以为正性光刻胶，也可以为负性光刻胶，以正性光刻胶为例，使用掩膜板对光刻胶进行曝光，掩膜板的开口图案与所述条状电极区域相对应，以使得条状区域上的光刻胶变形；然后使用显影液除去所述条状电极区域上的光刻胶，而间隔区域上的光刻胶保留，从而形成间隔层11。
在本发明中，所述条状电极可以为像素电极，也可以为公共电极，作为本发明的一种具体实施方式，所述条状电极为像素电极9。
当所述条状电极为像素电极9时，为了将像素电极9与薄膜晶体管的漏极5相连，可以在绝缘层7上形成过孔，以将漏极6的部分露出，从而与像素电极9相连。绝缘层7的条状电极区域可以包括用于形成过孔8的过孔子区域，所述步骤S32可以包括：
S321、对所述光刻胶进行曝光和显影，使得显影后的所述间隔区域的光刻胶的厚度大于所述条状电极区域的光刻胶的厚度，并且去除过孔子区域的光刻胶(如图7所示)；
S323、对光刻胶进行灰化，以去除所述条状电极区域的光刻胶，在所述间隔区形成间隔层11(如图8所示)。
优选地，在所述步骤S321中，显影后的所述间隔区域的光刻胶的厚度在1.5～2.0微米之间，所述条状电极区域的光刻胶的厚度在0.3～1.0微米之间。
为了便于不同所述步骤S321中不同厚度的光刻胶的形成，更进一步地，在所述步骤S321中，使用半色调掩膜板(half tone mask)对所述光刻胶曝光，所述半色调掩膜板的完全透光部分对应于所述过孔子区域，所述半色调掩膜板的半透光区域对应于所述条状电极区域，所述半色调掩膜板的遮挡区域对应于所述间隔区域。
以正性光刻胶为例，所述半色调掩膜板上的完全透光部分可以使得光线完全透过，部分透光区域设置有部分透光性光栅结构。在曝光过程中，所述半色调掩膜板的完全透光部分对应的过孔子区域上的光刻胶受到全光照射，因而会发生完全变性，显影后会完全被显影液溶解；所述半色调掩膜板的部分透光部分对应的条状电极区域上的光刻胶受到的光照量较少，不足以使得光刻胶发生完全变性，因而在显影后部分被溶解显影液溶解，没有被溶解的一部分保留在条状电极区域；所述半色调掩膜板的遮挡区域对应的间隔区域未受到光照，不会发生变性，因而在显影后将全部保留在间隔区域。
如上文中所述，为了将像素电极9和薄膜晶体管的漏极6相连，可以在绝缘层7上形成过孔8，即，所述制作方法还可以包括在所述步骤S321和所述步骤S323之间执行的：
S322、对绝缘层7的过孔子区域进行刻蚀，形成过孔8，以将所述薄膜晶体管的漏极5的一部分暴露出(如图8所示)。
由于所述过孔子区域上的光刻胶被显影液除去，因此，可以通过腐蚀性的液体、气体等，将形成所述过孔子区域的膜层腐蚀除去。
更进一步地，所述步骤S4可以包括：
S41、形成像素电极材料层，该像素电极材料层通过所述过孔与所述薄膜晶体管的漏极5相连；
S32、通过构图工艺形成包括像素电极9的图案(如图9所示)。
所述像素电极材料层为透明的导电材料层，优选地，所述像素电极材料层为氧化铟锡(ITO)膜。
具体地，可以在所述氧化铟锡膜上涂布光刻胶，然后通过曝光和显影保留条状电极区域上方的光刻胶，再将间隔区域上方没有光刻胶保护的氧化银锡膜层刻蚀掉，一旦产生刻蚀残留物，将会残留在间隔区域上方的间隔层上，最后将间隔区域上方的间隔层11(光刻胶)剥离掉(如图10所示)。其中，由于间隔层为光刻胶，因而间隔区域上方的光刻胶可以和条状电极区域上方的光刻胶一同除去。
本发明所述的源漏极上方的绝缘层可以为包括硅的氮化物(SiNx)，以对数据线进行保护。
以上为对本发明所提供的阵列基板的制作方法的描述，可以看出，绝缘层7的间隔区域将任意相邻两个所述条状电极区域隔开，所述间隔区域上方形成有间隔层11，因此在条状电极区域上方形成条状电极时，刻蚀过程中产生的刻蚀残留物10会附着在间隔层11上，通过对间隔层11进行剥离后，可以将刻蚀残留物10一并除去，从而防止各条状电极之间因刻蚀残留物10而发生互连的现象，进而提高产品特性。
作为本发明的另一个方面，还提供一种由上述制作方法制得的阵列基板。所述阵列基板上，相邻的条状电极之间没有刻蚀残留物，因此，相邻的条状电极之间具有较好的绝缘性能，从而可以提高包括所述阵列基板的显示面板的显示效果。
作为本发明的再一个方面，提供一种包括上述阵列基板的显示面板。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (12)
1.一种阵列基板的制作方法，所述阵列基板包括多个薄膜晶体管，其特征在于，所述阵列基板的制作方法包括：
S1、提供基板，该基板上形成有所述薄膜晶体管的源极和漏极；
S2、在所述基板上形成绝缘层，所述绝缘层包括间隔区域和多个条状电极区域，所述间隔区域将任意相邻的两个所述条状电极区域隔开；
S3、在所述绝缘层的间隔区域上方形成间隔层；
S4、在所述绝缘层的条状电极区域上方形成包括条状电极的图形；
S5、对所述间隔区域上方的间隔层进行剥离。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述间隔层由光刻胶制成。
3.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述步骤S3包括：
S31、在所述绝缘层上涂覆光刻胶；
S32、通过构图工艺形成所述间隔层。
4.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述条状电极为像素电极。
5.根据权利要求3所述的制作方法，其特征在于，所述绝缘层的条状电极区域包括用于形成过孔的过孔子区域，所述步骤S32包括：
S321、对所述光刻胶进行曝光和显影，使得显影后的所述间隔区域的光刻胶的厚度大于所述条状电极区域的光刻胶的厚度，并且去除过孔子区域的光刻胶；
S323、对光刻胶进行灰化，以去除所述条状电极区域的光刻胶，在所述间隔区域形成所述间隔层。
6.根据权利要求5所述的阵列基板的制作方法，其特征在于，在所述步骤S321中，显影后的所述间隔区域的光刻胶的厚度在1.5～2.0微米之间，所述条状电极区域的光刻胶的厚度在0.3～1.0微米之间。
7.根据权利要求5所述的阵列基板的制作方法，其特征在于，在所述步骤S321中，使用半色调掩膜板对所述光刻胶曝光，所述半色调掩膜板的完全透光部分对应于所述过孔子区域，所述半色调掩膜板的半透光区域对应于所述条状电极区域，所述半色调掩膜板的遮挡区域对应于所述间隔区域。
8.根据权利要求5所述的阵列基板的制作方法，其特征在于，所述制作方法还包括在所述步骤S321和所述步骤S323之间执行的：
S322、对所述绝缘层的过孔子区域进行刻蚀，形成过孔，以将所述薄膜晶体管的漏极的一部分暴露出。
9.根据权利要求8所述的阵列基板的制作方法，其特征在于，所述步骤S4包括：
S41、形成像素电极材料层，该像素电极材料层通过所述过孔与所述薄膜晶体管的漏极相连；
S42、通过构图工艺形成包括像素电极的图案。
10.根据权利要求1至9中任意一项所述的阵列基板的制作方法，其特征在于，所述绝缘层包括硅的氮化物。
11.一种阵列基板，其特征在于，该阵列基板由权利要求1至10中任意一项所述的制作方法制得。
12.一种显示面板，该显示面板包括阵列基板，其特征在于，所述阵列基板为权利要求11所述的阵列基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410286328.4A CN104103583B (zh) | 2014-06-24 | 2014-06-24 | 阵列基板及其制作方法和显示面板 |
| US14/568,640 US9281326B2 (en) | 2014-06-24 | 2014-12-12 | Array substrate and manufacturing method thereof and display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410286328.4A CN104103583B (zh) | 2014-06-24 | 2014-06-24 | 阵列基板及其制作方法和显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104103583A CN104103583A (zh) | 2014-10-15 |
| CN104103583B true CN104103583B (zh) | 2017-02-15 |
Family
ID=51671605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410286328.4A Active CN104103583B (zh) | 2014-06-24 | 2014-06-24 | 阵列基板及其制作方法和显示面板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9281326B2 (zh) |
| CN (1) | CN104103583B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105093823B (zh) | 2015-06-03 | 2019-09-20 | 京东方科技集团股份有限公司 | 一种狭缝电极的制造方法、狭缝电极及显示面板 |
| CN107195635B (zh) * | 2017-05-12 | 2020-05-12 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管阵列基板及其制备方法 |
| CN113832431B (zh) * | 2021-11-02 | 2025-01-07 | 京东方科技集团股份有限公司 | 掩膜板及掩膜板结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101546729A (zh) * | 2009-05-11 | 2009-09-30 | 友达光电股份有限公司 | 像素单元与其制造方法 |
| CN101562152A (zh) * | 2009-05-21 | 2009-10-21 | 深圳华映显示科技有限公司 | 主动元件阵列基板的制造方法 |
| CN101614917A (zh) * | 2008-06-25 | 2009-12-30 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3880568B2 (ja) * | 2002-10-25 | 2007-02-14 | 鹿児島日本電気株式会社 | 液晶表示装置の製造方法 |
| US20050260804A1 (en) * | 2004-05-24 | 2005-11-24 | Tae-Wook Kang | Semiconductor device and method of fabricating the same |
| KR100922802B1 (ko) * | 2006-12-29 | 2009-10-21 | 엘지디스플레이 주식회사 | Ｔｆｔ 어레이 기판 및 그 제조방법 |
| US8030655B2 (en) * | 2007-12-03 | 2011-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device having thin film transistor |
| US8916425B2 (en) * | 2010-07-26 | 2014-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device |
| CN102386072B (zh) * | 2010-08-25 | 2016-05-04 | 株式会社半导体能源研究所 | 微晶半导体膜的制造方法及半导体装置的制造方法 |
| TWI417966B (zh) * | 2011-05-19 | 2013-12-01 | Chunghwa Picture Tubes Ltd | 畫素結構的製作方法 |
| US8987765B2 (en) * | 2013-06-17 | 2015-03-24 | LuxVue Technology Corporation | Reflective bank structure and method for integrating a light emitting device |
-
2014
- 2014-06-24 CN CN201410286328.4A patent/CN104103583B/zh active Active
- 2014-12-12 US US14/568,640 patent/US9281326B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101614917A (zh) * | 2008-06-25 | 2009-12-30 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN101546729A (zh) * | 2009-05-11 | 2009-09-30 | 友达光电股份有限公司 | 像素单元与其制造方法 |
| CN101562152A (zh) * | 2009-05-21 | 2009-10-21 | 深圳华映显示科技有限公司 | 主动元件阵列基板的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104103583A (zh) | 2014-10-15 |
| US9281326B2 (en) | 2016-03-08 |
| US20150372018A1 (en) | 2015-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103208491B (zh) | 阵列基板及其制造方法、显示装置 | |
| US9412760B1 (en) | Array substrate and manufacturing method thereof, and display device | |
| CN104576542B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN109166865B (zh) | 阵列基板及其制造方法、显示面板 | |
| US10504943B2 (en) | Method for manufacturing an array substrate motherboard | |
| WO2014127579A1 (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
| US10566458B2 (en) | Array substrate and method for manufacturing the same | |
| CN103928406A (zh) | 阵列基板的制备方法、阵列基板、显示装置 | |
| WO2015096312A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| US10483129B2 (en) | Method for roughening the surface of a metal layer, thin film transistor, and method for fabricating the same | |
| JP6188793B2 (ja) | Ｔｆｔアレイ基板及びその製造方法、表示装置 | |
| WO2015149482A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| CN101807584B (zh) | Tft-lcd阵列基板及其制造方法 | |
| WO2014015628A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102683341B (zh) | 一种tft阵列基板及其制造方法和液晶显示器 | |
| WO2015180357A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| CN102723309A (zh) | 一种阵列基板及其制造方法和显示装置 | |
| CN103560088B (zh) | 阵列基板的制作方法 | |
| CN104103583B (zh) | 阵列基板及其制作方法和显示面板 | |
| CN105742186A (zh) | 薄膜晶体管及制造方法、阵列基板及制造方法、显示装置 | |
| CN104810321A (zh) | 一种tft阵列基板及显示装置的制备方法 | |
| CN106449519B (zh) | 一种薄膜晶体管及制作方法、显示装置 | |
| CN105161454B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN113206144B (zh) | 薄膜晶体管的制备方法、薄膜晶体管及显示面板 | |
| CN111192855A (zh) | 一种阵列基板的制造方法、显示面板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |