CN102768990A - 阵列基板及其制作方法、显示装置 - Google Patents
阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN102768990A CN102768990A CN2012102655973A CN201210265597A CN102768990A CN 102768990 A CN102768990 A CN 102768990A CN 2012102655973 A CN2012102655973 A CN 2012102655973A CN 201210265597 A CN201210265597 A CN 201210265597A CN 102768990 A CN102768990 A CN 102768990A
- Authority
- CN
- China
- Prior art keywords
- photoresist
- pixel electrode
- source
- substrate
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000002161 passivation Methods 0.000 claims abstract description 27
- 238000009413 insulation Methods 0.000 claims abstract 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 111
- 239000010408 film Substances 0.000 claims description 54
- 239000002184 metal Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 16
- 239000010409 thin film Substances 0.000 claims description 14
- 238000004380 ashing Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 238000003384 imaging method Methods 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 8
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- 230000000873 masking effect Effects 0.000 abstract description 3
- 238000002834 transmittance Methods 0.000 abstract description 3
- 230000000717 retained effect Effects 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000003292 glue Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 239000012530 fluid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种阵列基板制作方法，涉及显示技术领域，包括以下步骤：S1：在绝缘基板上形成包括栅极和栅线的图形；S2：在经过步骤S1之后的基板上形成栅绝缘层、有源层图形、源/漏极图形和数据线图形；S3：在经过步骤S2之后的基板上通过一次mask形成钝化层图形及像素电极图形，使所述像素电极图形与所述源/漏极图形接触，且覆盖在所述栅绝缘层上。还公开了一种阵列基板和显示装置。本发明的阵列基板制作方法仅使用三次mask，且只使用了一次灰度掩模技术，降低了成本，提高了良品率；本发明方法制作的阵列基板的像素电极直接位于栅极绝缘层之上，因此这种阵列基板结构有利于提高透过率。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板及其制作方法、显示装置。
背景技术
随着液晶的使用越来越广泛，因此液晶面板的生产竞争也日趋激烈，成本的降低对于液晶生产来说至关重要。目前大部分的TFT面板制作工艺是4mask或者5mask技术(掩膜工艺)，即需要通过4次或者5次曝光显影才能达到要求，而目前TFT的制作工艺中花费最大，所需要时间最长的就是显影曝光，因此降低mask的次数对于成本的降低是有着重要意义的。传统的3mask工艺一般要使用两次灰度掩模技术，而减少灰度掩模技术对提高生产效率和产品良品率有着一定的帮助。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是：如何降低阵列基板制作的工艺成本。
(二)技术方案
为解决上述技术问题，本发明提供了一种阵列基板制作方法，包括以下步骤：
S1：在绝缘基板上形成包括栅极和栅线的图形；
S2：在经过步骤S1之后的基板上形成栅绝缘层、有源层图形、源/漏极图形和数据线图形；
S3：在经过步骤S2之后的基板上通过一次mask形成钝化层图形及像素电极图形，使所述像素电极图形与所述源/漏极图形接触，且覆盖在所述栅绝缘层上。
其中，所述步骤S1具体包括：
在所述透明绝缘基板上形成一层栅金属薄膜；
在所述栅金属薄膜上涂覆光刻胶，并通过对光刻胶的曝光、显影保留栅极图形区域的光刻胶；
刻蚀掉暴露出的栅金属薄膜并剥离剩余的光刻胶，形成包括栅极和栅线的图形。
其中，所述步骤S2具体包括：
在形成包括栅极和栅线的图形的基板上依次形成栅绝缘层薄膜、有源层薄膜及源漏极金属薄膜，并在所述源漏极金属薄膜上涂覆光刻胶；
采用双色调掩膜板对光刻胶进行曝光显影，保留源极区域和漏极区域对应的光刻胶及沟道区域对应的光刻胶，且沟道区域对应的光刻胶的厚度小于源极区域和漏极区域对应的光刻胶；
刻蚀掉暴露出的源漏极金属薄膜和有源层薄膜，经过灰化处理去掉所述沟道区域对应的光刻胶，并刻蚀源漏金属薄膜形成沟道；
剥离剩余的光刻胶形成栅绝缘层、有源层图形、源/漏极图形和数据线图形。
其中，所述步骤S3具体包括：
在形成栅绝缘层、有源层图形、源/漏极图形和数据线图形的基板上形成钝化层薄膜，并在所述钝化层薄膜上涂覆第一光刻胶；
对第一光刻胶进行曝光、显影，形成光刻胶完全保留区域和光刻胶完全不保留区域，所述光刻胶完全不保留区域对应部分漏极区域和像素电极区域，所述光刻胶完全保留区域对应所述光刻胶完全不保留区域以外的区域；
通过刻蚀工序将所述光刻胶完全不保留区域中的所述钝化层薄膜去除，以暴露出部分漏极和像素电极区域；
继续形成像素电极金属薄膜，并在所述像素电极金属薄膜上涂覆第二光刻胶，并对所述第二光刻胶进行平坦化处理，对应所述栅极、源/漏极、钝化层上方保留所述第一光刻胶，所述第一光刻胶上方的第二光刻胶厚度小于对应所述部分漏极区域和所述像素电极区域上的所述第二光刻胶的厚度；
对所述第二光刻胶进行灰化处理，暴露出所述第一光刻胶上方的像素电极金属层，并保留所述部分漏极区域和所述像素电极区域的所述第二光刻胶；
通过刻蚀工艺去除所述第一光刻胶上方的像素电极金属层；
剥离保留的所述第一光刻胶和所述第二光刻胶，以形成像素电极图形。
其中，所述第二光刻胶为粘度在2~4mpas范围内的光刻胶。
其中，通过旋转基板的方式使所述具有流动性的光刻胶平坦化。
本发明还提供了一种阵列基板，包括形成在绝缘基板上的栅线、栅绝缘层、数据线及形成在所述栅线和数据线之间的像素单元，所述像素单元包括薄膜晶体管和像素电极，所述栅绝缘层位于所述栅线和所述薄膜晶体管的栅极之上，所述像素电极位于所述栅绝缘层之上，且与所述薄膜晶体管的漏极连接。
其中，所述阵列基板还包括形成在所述源/漏极和所述数据线之上的钝化层。
本发明还提供了一种显示装置，包括上述的阵列基板。
(三)有益效果
本发明的阵列基板制作方法通过将钝化层和像素电极两次mask合并成一次，达到仅使用三次mask就能制成阵列基板的目的，同时在整个制作过程中只使用了一次灰度掩模技术，降低了成本，提高了良品率。传统的像素电极与玻璃基板间有栅极绝缘层和钝化层两层，本发明方法制作的阵列基板的像素电极直接位于栅极绝缘层之上，因此这种阵列基板结构有利于提高透过率。
附图说明
图1是本发明实施例的阵列基板制作方法中经过第一次mask并刻蚀形成栅极及栅线后的基板的截面示意图；
图2是在图1的基板基础上依次沉积栅绝缘层薄膜、有源层薄膜及源漏极金属薄膜后的基板的截面示意图；
图3是在图2的基板基础上经过第二次mask并刻蚀形成栅绝缘层薄膜、有源层、源/漏极及数据线后的基板的截面示意图；
图4是在图3的基板的基础上沉积钝化层薄膜，并在钝化层薄膜上涂覆第一光刻胶后的基板的截面示意图；
图5是在图4的基板的基础上经过第三次mask并刻蚀形成钝化层图形后的基板的截面示意图；
图6是在图5的基板的基础上沉积像素电极金属薄膜，并在像素电极金属薄膜上涂覆其平坦化第二光刻胶后的基板的截面示意图；
图7是在图6的基板的基础上灰化掉除像素电极区域以及像素电极图形与源/漏极图形接触区域以外的第二光刻胶后的基板的截面示意图；
图8是在图7的基板的基础上刻蚀掉暴露出的像素电极金属薄膜后的基板的截面示意图；
图9是在图8的基板的基础上剥离掉剩余的第一光刻胶和第二光刻胶后最终形成的阵列基板的截面示意图；
图10是本发明实施例的阵列基板的平面示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
实施例1
本实施例提供的阵列基板制作方法流程如下：
步骤1，在玻璃基板1上形成一层栅极金属薄膜(可采用溅射、沉积或旋涂等方式形成)，在栅金属薄膜上涂覆光刻胶，并通过掩膜板对光刻胶的曝光显影保留栅极图形区域A的光刻胶，刻蚀掉暴露出的栅金属薄膜并剥离剩余的光刻胶，如图1所示，形成栅极2和栅线(图中未示出栅线，通常还形成公共电极)。
步骤2，在形成栅极2和栅线的基板上依次形成(可采用溅射、沉积或旋涂等方式形成)栅绝缘层薄膜、有源层薄膜及源漏极金属薄膜，如图2所示，具体通过等离子体增强化学气相沉积法(PECVD)沉积栅极绝缘层薄膜及有源层薄膜，再使用溅射沉积源漏极金属薄膜。并在源漏极金属薄膜上涂覆光刻胶。采用双色调掩膜板(灰调掩膜板或半调掩膜板)对光刻胶进行曝光显影，保留源极区域B和漏极区域C对应的光刻胶及沟道区域D对应的光刻胶，且沟道区域D对应的光刻胶的厚度小于源极区域B和漏极区域C对应的光刻胶。刻蚀掉暴露出的有源层薄膜及源漏极金属薄膜，经过灰化处理去掉所述沟道区域D对应的光刻胶，并刻蚀形成沟道。剥离剩余的光刻胶并形成栅绝缘层3、有源层4、源/漏极5和数据线(图中未示出)，如图3所示。
步骤3，在形成栅绝缘层3、有源层4、源/漏极5和数据线的基板上只通过一次mask形成(可采用溅射、沉积或旋涂等方式形成)钝化层及像素电极，具体步骤如下：
步骤3.1，如图4所示，在形成栅绝缘层3、有源层4、源/漏极5和数据线的基板上通过PECVD沉积钝化层薄膜，并在所述钝化层薄膜上涂覆第一光刻胶100。采用掩膜板对第一光刻胶100进行曝光、显影，形成光刻胶完全保留区域和光刻胶完全不保留区域，如图5所示，其中光刻胶完全不保留区域对应部分漏极区域F(漏极与像素电极接触的区域)和像素电极区域G，光刻胶完全保留区域对应所述光刻胶完全不保留区域以外的区域，即钝化层图形区域E。刻蚀掉部分漏极区域F及像素电极区域G暴露出的钝化层薄膜，如图5所示，这样使得部分漏极区域F的漏极及像素电极区域G的栅绝缘层3暴露出来。刻蚀掉暴露出的钝化层薄膜后同时还保留未显影掉的第一光刻胶100。
步骤3.2，在经过步骤3.1后的基板，即图5所示的基板上采用溅射沉积镀上一层像素电极金属薄膜，并在像素电极金属薄膜上涂覆第二光刻胶200，第二光刻胶200为流动性较好的光刻胶，其粘度在2~4mpas范围内，可通过旋转使第二光刻胶200平坦化。第二光刻胶200平坦化后的基板如图6所示，由于步骤3.1后(图5)的基板的层级结构，平坦化后，在保留的第一光刻胶100上方的第二光刻胶200厚度小于对应部分漏极区域F和像素电极区域G上的第二光刻胶200的厚度。
步骤3.3，对第二光刻胶200进行灰化处理，由于第二光刻胶200在部分漏极区域F及像素电极区域G的厚度大于第一光刻胶100上方的第二光刻胶200的厚度，因此可使得灰化后能够保留部分漏极区域F及像素电极区域G的第二光刻胶200，灰化掉第一光刻胶100上方的第二光刻胶200，使第一光刻胶100上方的像素电极金属薄膜暴露出来，如图7所示，并刻蚀暴露出的像素电极金属薄膜，刻蚀后如图8所示。
步骤3.4，剥离保留下来的第一光刻胶100和第二光刻胶200，以形成钝化层6及像素电极7，最终形成阵列基板，如图9所示。
上述制作过程在步骤3中制作钝化层和像素电极时只用了一次mask，相对于现有技术减少了一次mask，连同步骤1和步骤2中的mask，共三次mask，并且只有步骤2中有一次灰度掩模技术或半调掩膜技术，降低了成本，提高了良品率。
实施例2
如图9和10(图9为图10沿A-A向的剖面图)所示，为按照实施例1所述的方法制作的阵列基板，该阵列基板包括：包括形成在玻璃基板1上的栅线8、栅绝缘层3、数据线9及形成在栅线8和数据线9之间的像素单元。像素单元包括薄膜晶体管和像素电极7。薄膜晶体管还包括栅极2、栅绝缘层3、有源层4、源/漏极5。栅绝缘层3位于栅线8和栅极2之上，像素电极7直接覆盖于栅绝缘层3之上，且与薄膜晶体管的源/漏极5连接。由于像素电极7直接覆盖于栅绝缘层3之上，相对于传统的像素电极与玻璃基板间有栅极绝缘层和钝化层两层结构，有利于提高透过率。
实施例3
本发明还提供了一种显示装置，该显示装置包括上述实施例2的阵列基板。该显示装置可以为：液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
Claims (9)
1.一种阵列基板制作方法，其特征在于，包括以下步骤：
S1：在绝缘基板上形成包括栅极和栅线的图形；
S2：在经过步骤S1之后的基板上形成栅绝缘层、有源层图形、源/漏极图形和数据线图形；
S3：在经过步骤S2之后的基板上通过一次mask形成钝化层图形及像素电极图形，使所述像素电极图形与所述源/漏极图形接触，且覆盖在所述栅绝缘层上。
2.如权利要求1所述的阵列基板制作方法，其特征在于，所述步骤S1具体包括：
在所述透明绝缘基板上形成一层栅金属薄膜；
在所述栅金属薄膜上涂覆光刻胶，并通过对光刻胶的曝光、显影保留栅极图形区域的光刻胶；
刻蚀掉暴露出的栅金属薄膜并剥离剩余的光刻胶，形成包括栅极和栅线的图形。
3.如权利要求1所述的阵列基板制作方法，其特征在于，所述步骤S2具体包括：
在形成包括栅极和栅线的图形的基板上依次形成栅绝缘层薄膜、有源层薄膜及源漏极金属薄膜，并在所述源漏极金属薄膜上涂覆光刻胶；
采用双色调掩膜板对光刻胶进行曝光显影，保留源极区域和漏极区域对应的光刻胶及沟道区域对应的光刻胶，且沟道区域对应的光刻胶的厚度小于源极区域和漏极区域对应的光刻胶；
刻蚀掉暴露出的源漏极金属薄膜和有源层薄膜，经过灰化处理去掉所述沟道区域对应的光刻胶，并刻蚀源漏金属薄膜形成沟道；
剥离剩余的光刻胶形成栅绝缘层、有源层图形、源/漏极图形和数据线图形。
4.如权利要求1所述的阵列基板制作方法，其特征在于，所述步骤S3具体包括：
在形成栅绝缘层、有源层图形、源/漏极图形和数据线图形的基板上形成钝化层薄膜，并在所述钝化层薄膜上涂覆第一光刻胶；
对第一光刻胶进行曝光、显影，形成光刻胶完全保留区域和光刻胶完全不保留区域，所述光刻胶完全不保留区域对应部分漏极区域和像素电极区域，所述光刻胶完全保留区域对应所述光刻胶完全不保留区域以外的区域；
通过刻蚀工序将所述光刻胶完全不保留区域中的所述钝化层薄膜去除，以暴露出部分漏极和像素电极区域；
继续形成像素电极金属薄膜，并在所述像素电极金属薄膜上涂覆第二光刻胶，并对所述第二光刻胶进行平坦化处理，对应所述栅极、源/漏极、钝化层上方保留所述第一光刻胶，所述第一光刻胶上方的第二光刻胶厚度小于对应所述部分漏极区域和所述像素电极区域上的所述第二光刻胶的厚度；
对所述第二光刻胶进行灰化处理，暴露出所述第一光刻胶上方的像素电极金属层，并保留所述部分漏极区域和所述像素电极区域的所述第二光刻胶；
通过刻蚀工艺去除所述第一光刻胶上方的像素电极金属层；
剥离保留的所述第一光刻胶和所述第二光刻胶，以形成像素电极图形。
5.如权利要求4所述的阵列基板制作方法，其特征在于，所述第二光刻胶为粘度在2~4mpas范围内的光刻胶。
6.如权利要求5所述的阵列基板制作方法，其特征在于，通过旋转基板的方式使所述具有流动性的光刻胶平坦化。
7.一种阵列基板，包括形成在绝缘基板上的栅线、栅绝缘层、数据线及形成在所述栅线和数据线之间的像素单元，所述像素单元包括薄膜晶体管和像素电极，所述栅绝缘层位于所述栅线和所述薄膜晶体管的栅极之上，其特征在于，所述像素电极位于所述栅绝缘层之上，且与所述薄膜晶体管的漏极连接。
8.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括形成在所述源/漏极和所述数据线之上的钝化层。
9.一种显示装置，其特征在于，包括如权利要求7或8所述的阵列基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210265597.3A CN102768990B (zh) | 2012-07-27 | 2012-07-27 | 阵列基板及其制作方法、显示装置 |
| PCT/CN2012/086776 WO2014015628A1 (zh) | 2012-07-27 | 2012-12-17 | 阵列基板及其制作方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210265597.3A CN102768990B (zh) | 2012-07-27 | 2012-07-27 | 阵列基板及其制作方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102768990A true CN102768990A (zh) | 2012-11-07 |
| CN102768990B CN102768990B (zh) | 2014-06-25 |
Family
ID=47096331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210265597.3A Expired - Fee Related CN102768990B (zh) | 2012-07-27 | 2012-07-27 | 阵列基板及其制作方法、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102768990B (zh) |
| WO (1) | WO2014015628A1 (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103034049A (zh) * | 2012-12-13 | 2013-04-10 | 京东方科技集团股份有限公司 | 金属线及阵列基板的制作方法 |
| WO2014015628A1 (zh) * | 2012-07-27 | 2014-01-30 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| WO2015113368A1 (zh) * | 2014-01-28 | 2015-08-06 | 京东方科技集团股份有限公司 | 薄膜晶体管的制作方法及薄膜晶体管 |
| CN105206553A (zh) * | 2015-08-28 | 2015-12-30 | 京东方科技集团股份有限公司 | 一种刻蚀装置及导电层的刻蚀方法、阵列基板的制备方法 |
| CN105914183A (zh) * | 2016-06-22 | 2016-08-31 | 深圳市华星光电技术有限公司 | Tft基板的制造方法 |
| CN106847930A (zh) * | 2017-04-01 | 2017-06-13 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及制备方法 |
| CN109445193A (zh) * | 2018-02-13 | 2019-03-08 | 京东方科技集团股份有限公司 | 一种水平电场型的显示面板、其制作方法及显示装置 |
| US11126042B2 (en) | 2018-02-13 | 2021-09-21 | Beijing Boe Display Technology Co., Ltd. | Horizontal electric field type display panel, method of manufacturing the same, and display device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7056777B2 (en) * | 2002-04-17 | 2006-06-06 | Lg.Philips Lcd Co., Ltd. | Thin film transistor array substrate, manufacturing method thereof, and mask |
| CN101807584A (zh) * | 2009-02-18 | 2010-08-18 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| US20110069247A1 (en) * | 2009-09-24 | 2011-03-24 | Beijing Boe Optoelectronics Technology Co., Ltd. | Tft-lcd array substrate and manufacturing method thereof |
| CN102456620A (zh) * | 2010-10-22 | 2012-05-16 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7279370B2 (en) * | 2003-10-11 | 2007-10-09 | Lg.Philips Lcd Co., Ltd. | Thin film transistor array substrate and method of fabricating the same |
| TW200602774A (en) * | 2004-07-06 | 2006-01-16 | Chunghwa Picture Tubes Ltd | Thin-film transistor manufacture method |
| CN100524781C (zh) * | 2006-12-13 | 2009-08-05 | 北京京东方光电科技有限公司 | 一种薄膜晶体管液晶显示器像素结构及其制造方法 |
| CN102768990B (zh) * | 2012-07-27 | 2014-06-25 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
-
2012
- 2012-07-27 CN CN201210265597.3A patent/CN102768990B/zh not_active Expired - Fee Related
- 2012-12-17 WO PCT/CN2012/086776 patent/WO2014015628A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7056777B2 (en) * | 2002-04-17 | 2006-06-06 | Lg.Philips Lcd Co., Ltd. | Thin film transistor array substrate, manufacturing method thereof, and mask |
| CN101807584A (zh) * | 2009-02-18 | 2010-08-18 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| US20110069247A1 (en) * | 2009-09-24 | 2011-03-24 | Beijing Boe Optoelectronics Technology Co., Ltd. | Tft-lcd array substrate and manufacturing method thereof |
| CN102456620A (zh) * | 2010-10-22 | 2012-05-16 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014015628A1 (zh) * | 2012-07-27 | 2014-01-30 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN103034049A (zh) * | 2012-12-13 | 2013-04-10 | 京东方科技集团股份有限公司 | 金属线及阵列基板的制作方法 |
| WO2015113368A1 (zh) * | 2014-01-28 | 2015-08-06 | 京东方科技集团股份有限公司 | 薄膜晶体管的制作方法及薄膜晶体管 |
| US9553170B2 (en) | 2014-01-28 | 2017-01-24 | Boe Technology Group Co., Ltd. | Manufacturing method of thin film transistor and thin film transistor |
| CN105206553A (zh) * | 2015-08-28 | 2015-12-30 | 京东方科技集团股份有限公司 | 一种刻蚀装置及导电层的刻蚀方法、阵列基板的制备方法 |
| CN105914183A (zh) * | 2016-06-22 | 2016-08-31 | 深圳市华星光电技术有限公司 | Tft基板的制造方法 |
| CN105914183B (zh) * | 2016-06-22 | 2019-04-30 | 深圳市华星光电技术有限公司 | Tft基板的制造方法 |
| US10325942B2 (en) | 2016-06-22 | 2019-06-18 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | TFT substrate manufacturing method |
| CN106847930A (zh) * | 2017-04-01 | 2017-06-13 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及制备方法 |
| CN109445193A (zh) * | 2018-02-13 | 2019-03-08 | 京东方科技集团股份有限公司 | 一种水平电场型的显示面板、其制作方法及显示装置 |
| US11126042B2 (en) | 2018-02-13 | 2021-09-21 | Beijing Boe Display Technology Co., Ltd. | Horizontal electric field type display panel, method of manufacturing the same, and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014015628A1 (zh) | 2014-01-30 |
| CN102768990B (zh) | 2014-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102723269B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN101887897B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101894807B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN100517075C (zh) | 一种薄膜晶体管液晶显示器的阵列基板的制作方法 | |
| CN101630640B (zh) | 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法 | |
| CN101825814B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN103295970B (zh) | 阵列基板、其制造方法及显示装置 | |
| CN102768990A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103762199B (zh) | 一种液晶显示器的阵列基板的制造方法 | |
| CN102709234B (zh) | 薄膜晶体管阵列基板及其制造方法和电子器件 | |
| CN105957867B (zh) | 阵列基板母板及其制作方法、显示装置 | |
| CN102709239A (zh) | 显示装置、阵列基板及其制造方法 | |
| CN105070684B (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| CN101685229A (zh) | 液晶显示器阵列基板的制造方法 | |
| CN104576542A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103000693B (zh) | 薄膜晶体管、显示器件及其制造方法、显示装置 | |
| CN101825815A (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN103489918A (zh) | 一种薄膜晶体管和阵列基板及其制造方法 | |
| CN102738007A (zh) | 一种薄膜晶体管的制造方法及阵列基板的制造方法 | |
| CN102890378A (zh) | 一种阵列基板及其制造方法 | |
| CN101840117B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101807584B (zh) | Tft-lcd阵列基板及其制造方法 | |
| JP2011070194A (ja) | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 | |
| CN102629592A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN106935660A (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140625 |