[go: up one dir, main page]

CN101151544B - 半导体器件、其制造方法、及其测量方法 - Google Patents

半导体器件、其制造方法、及其测量方法 Download PDF

Info

Publication number
CN101151544B
CN101151544B CN2006800104146A CN200680010414A CN101151544B CN 101151544 B CN101151544 B CN 101151544B CN 2006800104146 A CN2006800104146 A CN 2006800104146A CN 200680010414 A CN200680010414 A CN 200680010414A CN 101151544 B CN101151544 B CN 101151544B
Authority
CN
China
Prior art keywords
film
terminal part
element layer
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800104146A
Other languages
English (en)
Other versions
CN101151544A (zh
Inventor
鹤目卓也
浅野悦子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101151544A publication Critical patent/CN101151544A/zh
Application granted granted Critical
Publication of CN101151544B publication Critical patent/CN101151544B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供一种半导体器件，能够容易地进行物理测试，而没有使特性退化。根据半导体器件的测量方法，用具有柔性的第一薄膜和第二薄膜密封提供有包括终端部分的测试元件的元件层；去除形成于所述终端部分上的所述第一薄膜，以形成触及所述终端部分的接触孔；用含有导电材料的树脂填充所述接触孔；在将具有柔性的布线基片布置在用来进行填充用的树脂上之后，实施加热，使得所述终端部分和具有柔性的所述布线基片经由含导电材料的所述树脂电连接起来；以及实施测量。

Description

半导体器件、其制造方法、及其测量方法
技术领域
本说明书中所披露的本发明涉及一种在具有柔性的基片上提供的半导体器件、及其制造方法，以及其测量方法。具体而言，本发明涉及一种TEG，它对无线芯片进行测试，诸如特性评估或缺陷分析。
背景技术
近来，对发送和接收数据的无线芯片进行了积极地开发，这种无线芯片也被称作IC标签、ID标签、射频(RF)标签、射频识别(RFID)标签、无线标签、电子标签、无线处理器、无线存储器等。
作为无线芯片的传输系统，有三种类型：电磁耦合系统、电磁感应系统以及无线电波系统。通过交替电磁场，电磁耦合系统采用线圈的互感，并采用13.56MHz的频率。利用电磁耦合系统，最多可以进行大约几十cm范围内的通信。电磁感应系统采用两类分级广泛的频率；一个是135kHz或更小，另一个是13.56MHz。利用无线芯片可以进行最大大约1m范围内的通信，尽管它依赖于无线芯片和读取器/写入器的形状以及尺寸。无线电波系统采用UHF和2.45GHz的频带，其最大特征是通信距离长。
通常，无线芯片(也被称作IC芯片)包括集成电路部分(包括晶体管等)和天线。无线芯片可以通过无线电波与外部设备(读取器/写入器)交换信息。最近，尝试了向各种物件、监测、管理等之类的物件提供无线芯片。例如，已经提出货物管理系统，通过将无线芯片附着在物件上，容易自动地执行货物管理以及对库存数量、库存情况等的库存管理(参考文献1：日本专利公开第2004-359363号)。此外，已经提出将无线芯片应用到安全器件或安全系统以提高反犯罪效果(参考文献2：日本专利公开第2003-303379号)。此外，已经提出了用于防范因将无线芯片安装在纸币、有价证券等的非法利用而导致滥用的方法(参考文献3：日本专利公开第2001-260580号)。因此，已经提出了无线芯片在各种领域的应用。
此外，无线芯片的使用是通过附着在物件表面、嵌入物件内部或诸如此类的方式，以将其固定。例如，在嵌入由有机树脂制成的封装的有机树脂内或附着在其表面后，使用无线芯片。
发明内容
在无线芯片的制造过程中，无线芯片不是独立于其他无线芯片形成的，而是在一个晶片上同时制造几十到几百个无线芯片，然后将其分成每个芯片。在此制造过程中，当同时制造多个无线芯片时，在某些情况下，制造被称作TEG(测试元件组)的测试元件。TEG用于测量已完成的无线芯片的成品率，以及当发生无线芯片性能问题时测量包含在无线芯片内的集成电路的元件的电特性。有一些类型的TEG：用于总体评价集成电路的TEG、用于仅评价单一晶体管或电阻等的TEG。
用于测量TEG电特性的方法大致被分成两类：接触型和非接触型。已经优选使用接触型测试方法，因为与非接触型的情况相比，它的实施更加精确，以及测试器件简单。
作为接触型测试方法，已知有一种方法，该方法使用一种装置(探针仪)，在利用扫描电镜等进行观察的同时，被称作探针的针接触形成于TEG表面上的电极焊盘以测量与半导体元件的特定部分接触的电触点。然而，该方法适合于测量在单晶硅基片(晶片)上制造的TEG的情况。在测量制造于柔性基片上的TEG的情况下，使用该方法是困难的。换言之，由于柔性基片非常软，在探针接触时，在刺戳制造于柔性基片上的TEG的过程中存在问题。另外，在柔性基片上制作的无线芯片被要求具有在芯片被弯曲或拉伸时能够被使用的特征。因此，要求利用TEG测量无线芯片的弯曲特性和拉伸特性；然而，这种特性采用使用探针的方法测量是困难的。另外，存在的问题是电极焊盘本身由于重复测试诸如特性评估和缺陷分析而变形，因而，重复测量变得困难。此外，由于无线芯片非常地小，需要复杂的处理或测量技术。因此，实际上利用接触型测试方法测量制作于柔性基片上的无线芯片的特性是困难的。
本发明的目的是提供一种有关半导体器件、其制造方法及其测量方法的技术，该技术提供于具有柔性的基片上，并可以容易地进行物理测试(电测试)，而不会使元件的特性退化。
本说明书中所披露的半导体器件的一个发明特征是包括利用具有柔性的第一薄膜和第二薄膜密封的测试元件；以及包含在所述测试元件中的终端部分，其中，通过提供于所述终端部分上的接触孔内的各向异性的导体，所述终端部分与具有柔性的布线基片电连接。
本说明书中所披露的半导体器件的一个发明特征是包括利用具有柔性的第一薄膜和第二薄膜密封的测试元件；其中所述测试元件中包括防污染薄膜、位于所述防污染薄膜上的元件层、以及形成于元件层上的用于保证元件层强度的层，在所述元件层内提供了终端部分，并且通过提供于所述终端部分上的接触孔内的各向异性的导体，所述终端部分与具有柔性的布线基片电连接。
在本发明的上述特征中，通过使用硅氧化物、硅氮化物、硅氮氧化物或硅氧氮化物形成防污染薄膜。
另外，在本发明的上述特征中，有机材料或无机材料被用于保证元件层强度的层。
另外，在本发明的上述特征中，各向异性导体为各向异性导电膏或各向异性导电膜。
本说明书中所披露的半导体器件的制作方法的一个发明特征是包括在基片上形成剥离层的步骤；在所述剥离层上形成提供有含终端的测试元件的元件层；在选择性地去除所述剥离层和所述元件层以形成开口部分后，将所述元件层与所述基片分离；用具有柔性的第一薄膜和第二薄膜密封所述元件层；去除形成于所述终端部分上的所述第一薄膜以形成触及所述终端部分的接触孔；用含导电材料的树脂填充所述接触孔；以及在将具有柔性的布线基片布置在用来进行填充的树脂上之后，实施加热，使得所述终端部分和具有柔性的所述布线基片通过含导电材料的树脂被电连接起来。
本说明书中所披露的半导体器件的制作方法的一个发明特征是包括在基片上形成剥离层的步骤；在所述剥离层上形成提供有含终端的测试元件的元件层；在选择性地去除所述剥离层和所述元件层以形成开口部分后，将所述元件层与所述基片分离；用具有柔性的第一薄膜和第二薄膜密封所述元件层；去除形成于所述终端部分上的所述第一薄膜以暴露所述终端部分；以及通过使用各向异性导电薄膜将所暴露的终端部分与具有柔性的所述布线基片电连接。
在本发明的上述特征中，通过激光照射去除形成于终端部分上的第一薄膜。
本说明书中所披露的半导体器件的制作方法的一个发明特征是包括在基片上形成基膜的步骤；在所述基膜上形成剥离层；在所述剥离层上形成防污染薄膜；在所述防污染薄膜上形成提供有包括薄膜晶体管和终端部分的测试元件的元件层；在所述元件层上形成用于保证元件层强度的层；在选择性地去除所述剥离层、所述防污染薄膜、所述元件层和用于保证元件层强度的所述层以及形成开口部分之后，将所述防污染薄膜、所述元件层以及用于保证元件层强度的所述层与所述基片分离；用具有柔性的第一薄膜和第二薄膜密封所述防污染薄膜、所述元件层以及用于保证元件层强度的所述层；去除位于所述终端部分上的所述第一薄膜和用于保证元件层强度的所述层，以形成触及所述终端部分的接触孔；用含导电材料的树脂填充所述接触孔；以及在将具有柔性的布线基片布置在用来进行填充的树脂上之后，实施加热，使得所述终端部分和具有柔性的所述布线基片通过含导电材料的树脂被电连接起来。
本说明书中所披露的半导体器件的制作方法的一个发明特征是包括在基片上形成基膜的步骤；在所述基膜上形成剥离层；在所述剥离层上形成防污染薄膜；在所述防污染薄膜上形成提供有含薄膜晶体管和终端部分的测试元件的元件层；在所述元件层上形成用于保证元件层强度的层；在选择性地去除所述剥离层、所述防污染薄膜、所述元件层和用于保证元件层强度的所述层以及形成开口部分之后，将所述防污染薄膜、所述元件层以及用于保证元件层强度的所述层与所述基片分离；用具有柔性的第一薄膜和第二薄膜密封所述防污染薄膜、所述元件层以及用于保证元件层强度的所述层；去除位于所述终端部分上的第一薄膜和用于保证元件层强度的所述层，以暴露终端部分；以及通过使用各向异性导电薄膜将所暴露的终端部分与具有柔性的布线基片电连接。
此外，在本发明的上述特征中，通过激光照射去除位于所述终端部分上的所述第一薄膜和用于保证元件层强度的所述层。
另外，在本发明的上述特征中，硅氧化物、硅氮化物、硅氮氧化物或硅氧氮化物被用于基膜。
另外，在本发明的上述特征中，有机材料或无机材料被用于用来保证元件层强度的所述层。
另外，在本发明的上述特征中，含有钨、钼、铌、钛或硅的金属膜被用作所述剥离层。
本说明书中所披露的半导体器件的测量方法的一个发明特征是半导体器件的测量方法，其中利用具有柔性的第一薄膜和第二薄膜密封提供有包含终端部分的测试元件的元件层，并包括去除形成于所述终端部分上的所述第一薄膜以形成触及所述终端部分的接触孔的步骤；用含导电材料的树脂填充所述接触孔；在将具有柔性的布线基片布置在用来进行填充的树脂上之后，实施加热，使得所述终端部分和具有柔性的所述布线基片通过含导电材料的树脂电连接；以及实施测量；
本说明书中所披露的半导体器件的测量方法的一个发明特征是半导体器件的测量方法，其中利用具有柔性的第一薄膜和第二薄膜密封提供有含终端部分的测试元件的元件层，并包括去除形成于所述终端部分上的第一薄膜以暴露所述终端部分的步骤；利用各向异性导电膜将所暴露的终端部分与具有柔性的布线基片电连接；以及实施测量；
另外，在本发明的上述特征中，在对电连接在一起的所述终端部分和具有柔性的所述布线基片实施测量后，只去除了所述测试元件的终端部分，用第三和第四薄膜密封所述元件层。
另外，在本发明的上述特征中，在对电连接在一起的所述终端部分和具有柔性的所述布线基片实施测量后，具有柔性的所述布线基片被隔离，用第三和第四薄膜密封所述元件层。
另外，在本发明的上述特征中，作为具有柔性的所述布线基片的一个实例，有柔性印刷电路(FPC)。FPC是指利用印刷布线技术在具有柔性的聚酯、聚酰亚胺等绝缘薄膜上形成导电布线的基片。
另外，在本说明书中，用于具有本发明新特征的TEG的芯片、通过使用用于TEG的芯片制造的无线芯片等类似物被称作半导体器件。另外，用于TEG的芯片提供有TEG，即测试元件。半导体器件是指利用半导体特性的所有器件。
在本发明的半导体器件中，利用具有柔性的第一薄膜和第二薄膜密封的TEG包括终端部分，并且所述终端部分与具有柔性的所述布线基片相连。因此，即使在具有柔性的TEG中，可以使用接触型的测试方法。而且，由于不使用电极焊盘，不发生电极焊盘的变形，不会因重复测量产生对TEG的损坏。另外，由于所述终端部分不总是被暴露于外界环境，即使长时间储存时，也几乎不发生退化。另外，由于可以对所附着的具有柔性的布线基片实施测量，当半导体器件被弯曲或拉伸时，可以按需要测量具有柔性的半导体器件的电特性随着时间发生的变化。
在制造包含终端部分的TEG之后，测量电特性等。在已经通过此特性测试的TEG内，在切除所述终端部分之后，再次密封所述元件层。或者，在分离具有柔性的所述布线基片后，利用薄膜再次密封所述元件层。因此，TEG可以被用作无线芯片。
附图说明
在附图中：
图1A到1E解释了实施例1；
图2A和2B解释了实施例1；
图3A到3D解释了实施例1；
图4A到4C解释了实施例1；
图5解释了实施例1；
图6A到6C解释了实施例1；
图7A到7C解释了实施方式1；
图8解释了实施方式1；
图9解释了实施方式1；
图10A到10C解释了实施方式1；
图11A到11D解释了实施例2；
图12解释了实施例2；
图13A到13D解释了实施例2；
图14解释了实施例4；
图15解释了实施例5；
图16解释了实施例7；
图17解释了实施例7；
图18解释了实施例7；
图19A和19B解释了实施例7；
图20A到20D解释了实施例7；
图21A到21E解释了实施例8；以及
图22A和22B解释了实施例8。
具体实施方式
实施方式
将参照附图详细描述本发明的实施方式和实施例。然而，容易为本领域技术人员理解的是本发明不受到下列描述的限制，在不偏离本发明的精神实质和范畴的情况下，可以对形式和细节做各种改变。因此，本发明不应当受到下列的对实施方式和实施例的描述的限制。通常将相同的参考标号表示相同的元件或在本发明结构上具有相同功能的元件。
(实施方式1)
在实施方式1中，将解释工艺的实例，其中在柔性基片上制造多个无线芯片的同时，制造用于TEG的芯片。
首先，在图1A所示的基片400上形成剥离层401。由于此处所用的基片在后续步骤中被去除，可以不限于使用柔性基片和玻璃基片、石英基片、陶瓷基片或诸如此类。而且，可以使用包括不锈钢的金属基片或在其上形成有绝缘薄膜的半导体基片。
接下来，在剥离层401上形成元件层402a，该元件层402a是图1E所示的将成为无线芯片的元件102的一部分，同时形成元件层402b，其是图1E所示的将成为用于TEG的元件250的一部分。将成为无线芯片的元件102主要包括具有晶体管或类似物的薄膜电路、以及天线。将成为用于TEG的芯片的元件250包括薄膜电路和终端部分。在本说明书中，薄膜电路是指一种在其中形成具有1μm厚或更薄的半导体薄膜、有源元件(诸如二极管)、或无源元件(诸如电阻)的薄膜晶体管的电路。在将成为无线芯片的元件102以及将成为用于TEG的芯片的元件250中，不仅包括单一元件也包括含有多个元件(诸如晶体管)的电路(例如，存储器电路(下文也称为“存储器”)、控制电路、传感器等等)的电路部分，总称为薄膜电路部分。
接下来，用于保证元件层402a和402b的强度的层403(下文称为强度保证层)形成于元件层402a和402b上。存在着由于在将元件层402a和402b与基片400分离的过程中的压缩应力或拉伸强度，元件层402a和402b翘曲和包含在元件层402a和402b内的薄膜晶体管或诸如此类可能被破坏的风险。在特殊情况下，形成的元件层402越薄，使元件层402弯曲的可能性增加得越多。如本实施方式中所述，可以通过在将元件层402a和402b与基片400分离开之前，提前在元件层402a和402b上形成强度保证层403，防止在剥离后元件层402翘曲。
请注意，由于强度保证层403仅形成于图1A到1E中的元件层402a和402b上，在形成强度保证层403时，形成将元件层402a和402b分离开的开口部分404。
作为将成为用于TEG的芯片的元件250的薄膜电路部分的结构，可以使用包含在将成为无线芯片的元件102内的薄膜电路部分的相同结构，或者可以使用包含在将成为无线芯片的元件102的薄膜电路部分内的电路的一部分的相同结构。此外，还提供将成为无线芯片的元件102的薄膜电路部分的相同电路，优选的是提供多个单一晶体管以测量形成于柔性基片上的单一晶体管的特性。
然后，通过将刻蚀剂引入开口部分404，去除剥离层401。剥离层401可以被完全去除，或者可以被去除以部分地保留(见图1C、1D和1E)。除了通过引入刻蚀剂来去除剥离层401的方法以外，可以使用通过激光照射(例如，UV光)去除提供于开口部分404下方的剥离层401的方法。
接下来，如图6A所示，第一薄膜203被布置于将成为无线芯片的元件102和将成为用于TEG的芯片的元件250上。接下来，如图6B所示，基片400的下表面和第一薄膜203的上表面被安插在臂状物111和112之间。然后保持此状态，将基片400翻转180度以将基片400的上表面和下表面颠倒过来。通过去除基片400，形成了将成为无线芯片的元件102和将成为用于TEG的芯片的元件250规则地排列在第一薄膜203上的情形(见图6C)。
然后，如图7A所示，第二薄膜204被布置于第一薄膜203上，在第一薄膜203上形成将成为无线芯片的元件102和将成为用于TEG的芯片的元件250。
请注意，可以通过使用热塑树脂(优选通过使用具有低软化点的材料而形成)形成第一薄膜和第二薄膜。例如，可以给出：聚烯烃基树脂诸如聚乙烯、聚丙烯或聚甲基戊烯；乙烯基共聚物，诸如氯乙烯、醋酸乙烯、氯乙烯-醋酸乙烯共聚物、乙烯-醋酸乙烯共聚物、氯亚乙烯、聚乙烯醇缩丁醛或聚乙烯醇；丙烯酸基树脂；聚酯基树脂；聚氨酯基树脂；纤维素基树脂，诸如纤维素、纤维素乙酸酯、乙酸丁酸纤维素、乙酸丙酸纤维素或乙基纤维素；苯乙烯基树脂，诸如聚苯乙烯或丙烯腈-苯乙烯共聚物；等等。如上所述的具有单层或多层热塑树脂的薄膜可以被用作第一薄膜和第二薄膜。具有多层的薄膜具有(例如)这样的结构，其中在包含第一热塑树脂的基底上形成包括第二热塑树脂的附着层，第二热塑树脂的软化点低于第一热塑树脂的软化点。也可以采用具有两层或更多层的结构。另外，可以使用生物可降解热塑树脂。通过使用上述材料形成的第一薄膜和第二薄膜具有柔性。
此外，为了减少因外部静电造成的对半导体的不利影响，也可以使用提供有抗静电处理的薄膜(下文称为“抗静电薄膜”)作为第一薄膜和第二薄膜。作为抗静电薄膜，可以给出在树脂中散布了抗静电材料的薄膜、附着了抗静电材料的薄膜等。提供有抗静电材料的薄膜可以是仅一侧提供有抗静电材料的薄膜，或可以是两侧都提供有抗静电材料的薄膜。仅一侧提供有抗静电材料的薄膜可以具有这样的结构，在该结构中拥有抗静电材料的一侧被附着以成为薄膜的内侧或薄膜的外侧。请注意，抗静电材料优选形成于薄膜的整个表面；然而，它可以形成于薄膜的一部分。
作为抗静电材料，可以使用金属、铟锡氧化物(下文称作“ITO”)、表面活性剂(诸如两性表面活性剂、阳离子表面活化剂或者非离子表面活化剂)。此外，也可以使用含有在旁链内具有羧基团和季铵基的交链共聚物的树脂材料等，作为抗静电材料。通过附着、塑造或将上述材料应用到薄膜上，可以形成抗静电薄膜。
接下来，如图7B所示，通过利用来自第二薄膜204上方的激光206照射将成为无线芯片的元件102和将成为用于TEG的芯片的元件250的周边，熔化第一薄膜203和第二薄膜204。然后，同时进行密封和切割。在这种情况下，由于密封和切割同时进行，可以简化工艺并提高生产能力。图7C示出密封和切割后的情形。通过上面所解释的方法进行密封和切割以完成无线芯片207。
图8示出无线芯片207的横截面的实例。在无线芯片207中，包括薄膜电路部分和天线的元件层102被具有柔性的第一薄膜101a和第二薄膜101b密封。因此，甚至可以将无线芯片207附着在具有弯曲表面的物件上。
请注意，参照图7A、7B和7C所描述的是通过利用激光熔化将要成为无线芯片的元件102和将成为用于TEG的芯片的元件250的周边进行密封和切割的方法。然而，可以通过利用加热方法而不是利用激光，在将要成为无线芯片的元件102和将成为用于TEG的芯片的元件250的周边熔化第一薄膜和第二薄膜而进行密封和切割。
例如，如图9所示，可以将热丝208按压到第二薄膜204，从而在将要成为无线芯片的元件102和将成为用于TEG的芯片的元件250的周边将第一薄膜和第二薄膜熔化以进行密封和切割。
接下来，将描述密封和切割后的用于TEG的芯片251。图10A示出截取用于TEG的芯片251的横截面的透视图的实例。附图中最靠近的元件是薄膜晶体管1630，参考标号1601和1602是指薄膜晶体管1630的源极和漏极，1603是指栅极。参考标号1604、1605和1606分别是指与薄膜晶体管1630的源极、漏极和栅极相连的布线。每个布线被拉伸(延伸)到终端部分1621或终端部分1622。请注意，在本实施方式中，薄膜晶体管1630的栅极1603具有双层结构；然而，本发明不限于该结构，可以使用单层结构。
在图10A中，仅示出单一薄膜晶体管1630。然而，存在多个用于TEGs的芯片251。至于将要被测量电特性的元件来说，与元件相连的布线被拉伸(延伸)至终端部分1621或1622。换言之，不仅连接薄膜晶体管1630的源极、漏极和栅极的布线，而且与将要被测量电特性的元件相连的布线，都被拉伸(延伸)至终端部分1621或1622。此外，在本实施方式中，描述了提供两个终端部分的结构。然而，本发明不限于此，可以提供一个终端部分或三个或更多个终端部分。而且，对终端部分的尺寸诸如布线数量、布线宽度或布线间宽没有限制。
另外，在本实施方式中，所描述的是在密封和切割后，用于TEG的一个芯片作为芯片而形成的情况。然而，也可以形成用于TEG的多个芯片。对用于TEG的芯片的元件结构没有限制。
首先，用激光(例如，UV光或CO2激光)照射包括用于TEG的芯片251的终端部分1621和1622的区域。从而，形成提供于用于TEG的芯片内部的、触及终端部分1621和1622的开口部分(接触孔)(图10B)。
然后，通过使用导电材料，穿过开口部分(接触孔)，将终端部分1621和1622分别与具有柔性的布线基片1610和1611电连接。从而，完成用于TEG的芯片251(图10C)。具体而言，可以使用这样的方法，在提前将各向异性导电膏滴入开口部分(接触孔)后，具有柔性的布线基片1610和1611被分别附着在终端部分1621和1622，或者在提前将各向异性导电膜或各向异性导电膏暂时附着在具有柔性的布线基片1610和1611后，利用压力键合将具有柔性的布线基片1610和1611与终端部分1621和1622相连。参考标号1607和1608是指利用导电材料形成的导体。在本说明书中，各向异性导电膜是指混入导电颗粒的热固性或热塑性树脂膜，它也被称为ACF(各向异性导电膜)。可以使用两层各向异性导电膜被叠层在一起的双层ACF或三层各向异性导电膜被叠层在一起的三层ACF。由于布线(与终端部分1621和1622相连的布线)受强度保证层保护，可以防止因压力变形所导致的裂纹的产生。
如上所述，由于用于TEG的芯片251的终端部分与具有柔性的布线基片电连接，也可以容易地测量用于具有柔性的TEG的芯片251的电特性。另外，测量不会损坏无线芯片。另外，由于终端部分不总是被暴露于外部环境，即使长时间保存，也少有退化的个例。另外，由于对所附着的FPC进行测量，当用于TEG的芯片251被弯曲或被拉伸时，可以根据需要测量电特性随时间的变化。
请注意，在本实施方式中，描述了提供有终端部分的用于TEG的芯片251；然而，多个无线芯片的每个都可以提供有终端部分。当无线芯片提供有终端部分时，可以容易地在装运前实施无线芯片的现场检查。每个无线芯片都可以具有一个终端部分或多个终端部分。
(实施方式2)
在实施方式2中，在柔性基片上制造多个无线芯片的同时，制造用于TEG的芯片，将要描述如何反映对用于TEG的芯片进行的特性评估或缺陷分析的结果的实例。
在通过对用于TEG的芯片所进行的特性评估或缺陷分析来获得预期的特性结果的情况下，在制造用于TEG的芯片的同时制造的无线芯片可以照原来的样子作为产品被装运。同样在这种情况下，在切割用于TEG的芯片的终端部分后，再次将元件层密封。或者，在分离具有柔性的布线基片后，再次用薄膜密封元件层。因此，可以使用作为用于TEG的芯片制造的芯片作为无线芯片，从而可以提高生产能力。
在不能通过对用于TEG的芯片所进行的特性评估或缺陷分析来获得预期的响应结果的情况下，应分析问题产生在哪一级别上。例如，在单一元件(诸如晶体管)出现电特性问题的情况下，可以回顾单一元件的制造工艺本身，改进的要点可以在无线芯片的下一制造工艺中得到反映。另外，在不能通过在用于具有柔性的TEG的芯片上进行物理测试诸如弯曲测试或拉伸测试来获得预定的特性的情况下，可以回顾单一元件的制造工艺本身，改进的要点可以在无线芯片的下一制造工艺中得到反映。此外，当作为单一元件没有电特性问题而作为电路诸如整流电路或解调电路却有特性问题时，可以回顾形成各个电路的元件之间的连接关系，改进的要点可以在无线芯片的下一制造工艺中得到反映。
[实施例1]
在实施例1中，将更加详细地描述形成如实施方式1中所解释的多个无线芯片和用于TEG的芯片的工艺。
首先，如图1A所示，制备基片400，并在基片400上形成剥离层401。具体而言，可以使用玻璃基片诸如硼硅酸钡玻璃或硼硅酸铝玻璃、石英基片、陶瓷基片等，作为基片400。此外，也可以使用金属基片(诸如不锈钢)或表面具有绝缘薄膜的半导体基片。另外，尽管由合成树脂诸如塑料制成的柔性基片通常趋向于具有比上述基片材料更低的热阻，只要它能耐得住制造工艺中的工艺温度，它也可以被使用。通过采用CMP方法或类似的方法进行抛光，可以使基片400的表面平面化。
利用含有钨(W)、钼(Mo)、铌(Nb)、钛(Ti)、硅(Si)等的金属薄膜形成剥离层401。在本实施例中，含有W的金属薄膜被用作剥离层401。可以通过CVD、溅射、电子束等形成含有W的金属薄膜。这里，通过溅射形成含W的金属薄膜。在基片在随后步骤中被物理性剥离的情况下，可以在金属薄膜(例如，W)上形成金属氧化物(例如，WOx)。或者，作为金属薄膜和金属氧化物薄膜的组合，可以使用Mo/MoOx、Nb/NbOx，、Ti/TiOx等。此外，或者，可以仅形成金属氧化物诸如WOx，、MoOx、NbOx或者TiOx，作为剥离层401。
另外，优选在上金属氧化物薄膜上提供单层结构或叠层结构的含氧或氮诸如硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)(x＞y)或硅氧氮化物(SiNxOy)(x＞y)(x和y为正整数)的绝缘薄膜，作为用于防止来自基片400或利用金属薄膜形成的剥离层401的杂质或灰尘进入的防污染薄膜。在本实施例中，将硅氧氮化物(SiOxNy)、硅氮氧化物(SiNxOy)和硅氧氮化物(SiOxNy)依次地叠层起来以形成防污染薄膜。因此，可以不断地形成叠层的绝缘薄膜，而不被暴露于空气。
请注意，在图1A中，剥离层401直接形成于基片400上；然而，基膜可以形成于基片400和剥离层401之间。基膜可以具有含有氧或氮诸如硅氧化物(SiOx)、硅氮化物(SiNx)、硅氧氮化物(SiOxNy)(x＞y)或硅氮氧化物(SiOxNy)(x＞y)(x和y为正整数)的单层结构的绝缘体薄膜或其叠层结构。优选在基片400和剥离层401之间形成基膜，尤其是当可能出现来自基片的污染物时。
接下来，在剥离层401上形成含有薄膜晶体管的多个集成电路(薄膜电路)以及含有终端部分的层402(下文称为元件层402a和402b)(图1B)。终端部分的数量可以是一个，或者可以根据用途形成多个终端部分。例如，可以采用含有两个终端部分的结构，其中，通过拉伸(延伸)用于测量单一薄膜晶体管的电特性等的布线而形成第一终端部分，通过拉伸(延伸)用于测量整个集成电路的特性的布线而形成第二终端部分。用作将成为无线芯片的元件的元件层402a可以具有任何一种结构；例如，可以提供LSI、CPU、存储器等。
请注意，包含在元件层402a和元件层402b内的半导体薄膜的厚度为0.2μm或更薄，通常为40nm到170nm，优选为50nm到150nm。
接下来，在元件层402a和402b上形成用于保证强度的层(强度保证层)403(图1C)。当从基片上剥离元件层402a和402b时，存在着元件层402可能因压缩应力、拉伸强度等翘曲而破坏包含在元件层402a和402b内的薄膜晶体管等的风险。元件层402形成得越薄，使元件层402发生翘曲的可能性增加得越多。因此，通过在从基片400上剥离元件层402a和402b之前提前向元件层402提供用于增强的强度保证层，可以防止被剥离的元件层402翘曲。请注意，在图2A中示出这一情形下的顶视图。图2A示出在基片400上形成将成为芯片的12个薄膜电路的情况，并且沿着图2A中的直线A-B截取的横截面图对应于图1C。
强度保证层403是通过使用固体材料诸如有机化合物或无机化合物形成的层，可以使用树脂材料，诸如环氧树脂、丙烯酸树脂、酚醛树脂、酚醛清漆树脂、三聚氰胺甲醛树脂、聚氨酯树脂、有机硅树脂、或硅氧烷基树脂。另一可选的方式是，可以使用：有机材料，诸如苯并环丁烯、聚对二甲苯、氟化亚芳基醚、聚酰亚胺；或光敏树脂；含有水溶性均聚物和水溶性共聚物的化合物材料；无机材料，诸如硅氮化物、硅氧化物或硅氧氮化物等。另外，可以通过将选自上述材料的多个类型的材料叠层在一起而形成强度保证层403。请注意，硅氧烷基树脂对应于含有Si-O-Si键的树脂。硅氧烷具有由硅(Si)和氧(O)键合形成的骨骼结构。作为取代基，使用至少含有氢(例如、烷基或芳烃)的有机团。作为取代基，可以使用氟基。另外，至少含有氢和氟基的有机原子团也可以用作取代基。
可以通过丝网印刷方法或微滴放电方法形成强度保证层403。微滴放电方法是一种将含有导电膜、绝缘膜等材料的组合物的液滴(也称为点)选择性地放电(喷射)以在任意位置形成薄膜的方法，视系统而定，该方法也被称为喷墨方法。除了树脂材料以外，可以使用无机材料，只要它对刻蚀剂具有足够的抵抗能力。作为形成强度保证层403的方法，除了上述丝网印刷方法或微滴放电方法外，有一种方法是通过旋涂方法等将光敏树脂涂敷、曝光和显影，使得光敏树脂可以仅保留在必要的部分上。
尽管图1A到1E显示仅在元件层402a和402b的上表面形成强度保证层403的情况，除了其上表面以外，但是还可以形成强度保证层403用来覆盖元件层402a和402b的侧面。在这种情况下，当从基片400剥离元件层402a和402b时，强度保证层403有效地起到元件层402a和402b的保护层的作用。然而，在这种情况下，需要请注意，强度保证层403不会覆盖用来后续引入刻蚀剂的开口部分404。
此外，图1A到1E示出在对元件层402a和402b图形化后形成强度保证层403的情况；然而，本发明不限于该方法。例如，如图3A到3D所示，也可以采用在元件层402上形成强度保证层403并对其进行图形化的方法，利用图形化后的强度保证层403作为掩模对元件层402进行刻蚀。在本说明书中，“图形化”指将薄膜刻蚀成预定形状。
然后，如图1D所示，向开口部分404引入刻蚀剂以去除剥离层401。在本实施例中，利用刻蚀剂通过其化学反应去除剥离层401。可以使用与剥离层401容易反应的含有卤素的氟化物(卤化物)气体或液体，作为刻蚀剂。在本实施例中，可以使用与用于剥离层401的钨(W)充分反应的三氟化氯(ClF3)气体作为刻蚀剂。或者，也可以使用含氟气体诸如CF4、SF6、NF3或F2；及其多种类型的混合气体；或者强碱溶液诸如氢氧化四甲基铵(TMAH)，技术人员可以适当地进行选择。另外，除了用于通过引入刻蚀剂去除剥离层401的剥离方法外，也可以使用另一种方法，即，在通过激光照射(例如，UV光)来去除提供于开口部分404下方的剥离层401的一部分之后进行剥离。
在去除剥离层401之后，将成为无线芯片的元件102和将成为用于TEG的芯片的元件250(包括元件层402和强度保证层403)从基片400分离(转移)。为了彻底地去除本实施例中的剥离层401，可以不使用物理方法使将成为无线芯片的元件102和将成为用于TEG的芯片的元件250从基片400分离出去。图1E中示出该情形的横截面，图2B中示出其顶视图。沿图2B中的直线A-B截取的横截面图对应于图1E。
图4A中示出去除剥离层401后的透视图。接下来，将基片上的将成为无线芯片的元件102和将成为用于TEG的芯片的元件250转移到第一薄膜203上。此时，如图4B中所示，通过吸附装置(真空吸盘)110，吸附住从基片400已剥离的将成为无线芯片的元件102和将成为用于TEG的芯片的元件250，并将其布置在第一薄膜203上(图4C)。
请注意，此处描述了彻底去除剥离层401的情况；然而，如图5所示，可以去除剥离层401以部分保留。将成为无线芯片的元件102和将成为用于TEG的芯片的元件250没有从基片400分离，直到通过真空吸盘110将它们真空吸起，作为保留剥离层401的一部分的结果。因此，将成为无线芯片的元件102和将成为用于TEG的芯片的元件250没有被分散。
另外，作为将基片400上的将成为无线芯片的元件102和将成为用于TEG的芯片的元件250转移到第一薄膜203上的方法，可以采用除利用真空吸盘110的上述方法外的方法。例如，可以使用实施方式1中描述的方法。
首先，在彻底去除剥离层401后，在布置于基片400上且从基片400已分离的将成为无线芯片的多个元件102和将成为用于TEG的芯片的元件250上，布置第一薄膜203(图6A)。接下来，将提供有将成为无线芯片的元件102和将成为用于TEG的芯片的元件250的基片400和第一薄膜203，从基片400的下侧和第一薄膜203的上侧，夹在臂状物111和112中间，在保持上述情形的情况下将其翻转180度。因此，得到图6B所示的情形。然后，通过去除基片400，可以得到如图6C所示的将成为无线芯片的元件102和将成为用于TEG的芯片的元件250规则地布置在第一薄膜203上的情形。
此后，根据实施方式1中描述的工艺对将成为无线芯片的元件和将成为用于TEG的芯片的元件进行密封和切割，从而完成本发明的无线芯片和用于TEG的芯片。
请注意，可以重复使用剥离后的基片400。从而，可以以低成本制造无线芯片。因此，即使在使用比玻璃基片更贵的石英基片的情况下，可以以低成本制造无线芯片。请注意，在重复使用基片的情况下，优选控制剥离工艺以不损坏基片。然而，如果基片被损坏了，可以通过旋涂方法或微滴放电方法形成有机或无机树脂薄膜或者通过研磨或抛光基片，可以对基片进行平面化处理以再次使用该基片。
在通过在具有绝缘表面的基片上形成薄膜电路从而制造无线芯片或用于TEG的芯片的情况下，与从圆形的硅晶片上取出芯片的情况比较而言，对母基片的形状没有限制。因此，可以提高无线芯片的生产率，并可以进行大规模生产。而且，由于可以重复使用绝缘基片，可以降低成本。本实施例可以随意地与上述实施方式结合。
[实施例2]
实施例2描述了与实施例1中的方法不同的、达到将多个将成为无线芯片的元件102和将成为用于TEG的芯片的元件250布置于如图4C和6C所示的第一薄膜203上的情形的工艺。
首先，在具有绝缘表面的基片900的一个表面上，形成包括具有薄膜晶体管(TFT)和终端部分的多个集成电路的层(下文称为“元件层901”)(见图11A)。这里，终端部分的数量可以为一个，或者，根据用途可以形成多个终端部分。在本实施例中，为用于TEG的芯片形成两个终端部分。
基片900对应于玻璃基片、石英基片、塑料基片、丙烯酸基片等等。可以容易地制造其一侧长度为1m或更长的基片900，并且该基片具有理想的形状，诸如正方形或圆形。因此，当基片900的一侧尺寸为(例如)1m或更长时，可以显著地提高生产率。与从圆形硅基片上取出无线芯片的情况比较而言，上述特征是显著的优势。
元件层901包括多个绝缘薄膜、用于形成多个元件的半导体层和导电层、充当天线的导电层和终端部分。具体而言，位于后续将成为无线芯片的区域内的元件层包括充当基膜的第一绝缘薄膜、提供于第一绝缘薄膜上的多个元件、覆盖多个元件的第二绝缘薄膜、与多个元件相连并与第二绝缘薄膜接触的第一导电层、覆盖第一导电层的第三绝缘薄膜、充当天线并与第三绝缘薄膜接触的第二导电层、以及覆盖第二导电层的第四绝缘薄膜。位于后续将成为TEG的区域内的元件层包括充当基膜的第一绝缘薄膜；提供于第一绝缘薄膜上的元件；覆盖元件的第二绝缘薄膜；充当终端部分以及与第二绝缘薄膜接触并与元件相连的第一导电层；覆盖第一导电层的第三绝缘薄膜；以及提供于第三绝缘薄膜上的第四绝缘薄膜。在实施例4中将描述其更加具体的结构。
请注意，此处描述的是在元件层901内形成起天线作用的导电层的实例；然而，可以通过导电粘合剂等将已经提前在其内提供有天线的天线基片键合到元件层901上，而不是如图12所示在元件层901内形成天线。
图12中，在内部散布有导体237的各向异性导电粘合剂236用作用于键合元件层901的手段，该粘合剂从基片900转移到天线基片235。在各向异性导电粘合剂236中，可以获得导电性，这是由于导体237通过压力键合到区域239内的无线芯片的布线238和天线234上，在区域239内提供有无线芯片的布线238和天线234。在其他区域内，导体237以彼此间保持足够的间隔存在着，从而不会发生电连接。可以使用各向异性导电膏或各向异性导电膜，作为各向异性导电粘合剂236。可以使用利用超声波键合金属与金属(被称为“超声键合”)的方法，而不是使用各向异性导电粘合剂。或者，可以利用紫外固化树脂、双面带等进行键合。
接下来，提供了第三薄膜902以覆盖元件层901(或者，在如图12所示将天线基片235键合到TFT基片上的情况而言，以覆盖天线基片235)。第三薄膜902是用于保护元件层901的保护膜。请注意，可以适当地使用在实施方式1中描述的可用于第一薄膜203和第二薄膜204的材料，作为第三薄膜的材料。
然后，提供第四薄膜903以覆盖第三薄膜902。具有拉伸时膨胀的特性的薄膜(膨胀薄膜)，诸如氯乙烯树脂、有机硅树脂等，被用作第四薄膜903。此外，第四薄膜903优选在室温下具有粘附力高而经光照射变低的特性。具体而言，优选使用通过紫外光照射粘附力变低的UV薄带。
请注意，根据需要提供第三薄膜902。提供第三薄膜902以保护元件层901。当元件层901不需要保护时，可以在第二薄膜上提供第四薄膜903，而不提供第三薄膜902。
接下来，通过研磨装置904研磨与基片900的一个表面相对的表面，在基片900上已经形成有元件层901(图11B)。优选将基片900研磨至厚度变为100μm或更薄。在本实施例中，将基片900研磨至厚度变为50μm。请注意，当基片的厚度为100μm或更薄时，基片具有柔性。通常，在上述研磨步骤中，通过旋转固定基片900的一个或两个载物台和研磨装置904，研磨基片900的表面。研磨装置904对应于，例如，旋转研磨机。
接下来，通过抛光装置906对基片900的已研磨表面进行抛光(见图11C)。优选将基片900抛光至其厚度变为20μm或更薄。在本实施例中，将基片900抛光至其厚度变为10μm。通过旋转固定基片900的一个或两个载物台和抛光装置906，按与上述研磨步骤相同的方式实施上述抛光步骤。抛光装置906对应于，例如，旋转研磨机。之后，根据需要冲洗基片以去除在研磨或抛光步骤中产生的灰尘。在这种情况下，利用自然烘干或通过烘干装置去除由冲洗产生的水滴。具体而言，作为烘干装置，有旋转基片900方法、利用吹风机向基片900吹送气体诸如空气(大气)的方法等。
然后，通过切割装置907对基片900、元件层901和第三薄膜902进行切割。至于元件层901，集成电路间的每个边界都被切割以将多个集成电路彼此分开。不切割提供于元件层901内的元件，但切割提供于元件层901内的绝缘薄膜。因此，通过上述切割步骤，形成了将成为无线芯片的元件940和将成为用于TEG的芯片的元件950(见图11D)。切割装置907对应于切片机、激光器、线锯等等。在上述步骤中，不切割第四薄膜903。
接下来，扩展第四薄膜903，以在将成为无线芯片的元件940之间以及在将成为无线芯片的元件940和将成为用于TEG的芯片的元件950之间形成间隙(见图13A)。同时，优选以平行于第四薄膜903的表面的方向均匀地拉伸第四薄膜903，如图13A中的箭头所示，以均匀地在将成为无线芯片的元件940之间以及在将成为无线芯片的元件940和将成为用于TEG的芯片的元件950之间形成每一个间隙。接着，用光照射第四薄膜903。如果第四薄膜903是UV薄带，用紫外光照射第四薄膜903。于是，第四薄膜903的粘附力降低，第四薄膜903与将成为无线芯片的元件904之间或者第四薄膜903与将成为用于TEG的芯片的元件950之间的粘附性被降低。因此，获得了可以通过物理装置使将成为无线芯片的元件904和将成为用于TEG的芯片的元件950与第四薄膜903分隔开来的情形。
可以采用拾取装置或吸附装置(真空吸盘)作为物理装置。当采用拾取装置时，如图13B所示，利用UV光照射第四薄膜903，通过拾取装置909使将成为无线芯片的元件904和将成为用于TEG的芯片的元件950与第四薄膜903分隔开，然后，将将成为无线芯片的元件904和将成为用于TEG的芯片的元件950布置于第一薄膜203上。当采用真空吸盘时，如图13C所示，用UV光照射第四薄膜903，将真空吸盘910定位于将成为无线芯片的元件904和将成为用于TEG的芯片的元件950上方。然后，通过真空吸盘910吸取将成为无线芯片的元件904和将成为用于TEG的芯片的元件950，将将成为无线芯片的元件904和将成为用于TEG的芯片的元件950转移到第一薄膜203上(见图13D)。
在前述工艺中，在基片900的研磨步骤(见图11B)和抛光步骤(见图11C)后对基片900进行切割步骤(见图11D)。然而，步骤的顺序不限于此。也可以在切割基片900后对基片900进行研磨和抛光。
通过上述步骤完成的无线芯片和用于TEG的芯片，厚度薄和重量轻。通过将基片厚度设定在100μm或更薄，如本实施例中一样，可以制造无线芯片和具有柔性的用于TEG的芯片。请注意，可以随意地将本实施例与上述实施例或其他实施例结合。
[实施例3]
在实施例3中，将要描述与实施方式1中所描述的密封和切割无线芯片和用于TEG的芯片的方法不同的方法。换言之，在实施方式1中描述了同时密封和切割无线芯片和用于TEG的芯片的情况；然而，密封和切割不必要同时进行，可以在不同步骤中进行。此后，将描述在不同步骤中进行密封和切割的方法。
作为在不同步骤中进行密封和切割的实例，例如，可以给出下列方法：用具有仅能够进行密封而不能切割的能量密度的激光进行照射以进行密封，然后用具有能够进行切割的能量密度的激光照射以进行切割。在这种情况下，用于密封的激光的宽度大于用于切割的激光的宽度。通过使用于密封的激光宽度大于用于切割的激光宽度，可以使用于键合第一薄膜和第二薄膜的区域较大。因此，与同时进行密封和切割的情况相比，可以更确定地进行密封。另外，当在不同步骤中进行密封和切割时，可以先进行密封或切割。
另外，作为在不同步骤中进行密封和切割的另一个实例，同样给与一种方法，在该方法中将其宽度大于图9所示的热丝208的宽度的热丝压合到第二薄膜204上以仅进行密封，然后通过热丝208或激光进行切割。通过使用于密封的丝宽度大于用于切割的丝或激光的宽度，可以按照使用于键合第一薄膜和第二薄膜的区域大于被切割的区域的方式进行密封。另外，可以首先进行密封或切割。请注意，可以随意地将本实施例与上述实施方式或其他实施例结合。
[实施例4]
参照图14，实施例4具体地描述了元件层结构的实例。在图14中，示出后续将成为用于TEG的芯片的区域(TEG部分391)和将成为无线芯片的区域(无线芯片区域392)。
参考标号361表示充当基膜的绝缘膜。绝缘膜361包括硅氮氧化物和硅氧氮化物的叠层薄膜，硅氧氮化物、硅氮氧化物和硅氧氮化物的叠层薄膜，硅氧化物、硅氮氧化物和硅氧氮化物的叠层薄膜等。
在绝缘薄膜361上形成多个元件。多个元件对应于，例如，选自薄膜晶体管、电容元件、电阻元件、二极管等的多个元件。图14示出形成N型沟道薄膜晶体管362和364以及P型沟道薄膜晶体管363和365作为多个元件的情况的横截面结构。薄膜晶体管362和364的每一个具有包括沟道形成区域、轻掺杂杂质区域和重掺杂杂质区域的LDD(轻掺杂漏极)结构。薄膜晶体管363和365的每一个具有包括沟道形成区域和杂质区域的单一漏极结构。在薄膜晶体管362到365的栅极电极的侧面上形成侧壁。
请注意，薄膜晶体管的结构不限于以上描述，任何结构都是可行的。例如，可以采用单漏极结构、偏置结构、LDD结构、GOLD(栅极重叠轻掺杂漏极)结构等。
形成绝缘薄膜366以覆盖薄膜晶体管362到365。在绝缘薄膜366上，形成与薄膜晶体管362到365的杂质区电连接的源极或漏极布线371到376。形成绝缘薄膜367以覆盖源极或漏极布线371到376。在绝缘薄膜367上，形成与源极或漏极布线371到376电连接的导电层377到380。至于导电层377到380，提供于TEG部分391内的导电层377到378起终端部分的作用，提供于无线芯片部分392内的导电层379到380起天线的作用。形成绝缘薄膜368以覆盖导电层377到380。
本实施例描述了在无线芯片部分的元件层内形成起天线作用的导电层379和380的实例；然而，可以采用一种结构，在该结构中提前提供有天线的天线基片被键合到元件层，使得天线与元件层电连接，而不是在元件层内形成天线。
另外，本实施例示出在TEG部分内没有提供天线的结构；然而，可以采用给TEG部分提供天线的结构。与没有提供天线的结构的情况相比，通过给TEG部分提供与提供有天线的无线芯片的电路相同的结构，可以更确定地弄清无线芯片的电路的电特性。请注意，可以将本实施例随意地与上述实施方式或其他实施例结合。
[实施例5]
参照图15，实施例5描述了不同于实施例4的元件层的结构的实例。在图15中，示出后续将成为用于TEG的芯片的区域(TEG部分591)和将成为无线芯片的区域(无线芯片部分592)。
硅氮化物薄膜511和硅氧化物薄膜512是起基膜作用的绝缘薄膜。在硅氧化物薄膜512上形成多个元件。这里，起基绝缘薄膜作用的硅氮化物薄膜511和硅氧化物薄膜512不限于这些材料和叠层薄膜的顺序。也可以采用(例如)硅氮氧化物和硅氧氮化物的叠层薄膜，硅氧氮化物、硅氮氧化物和硅氧氮化物的叠层薄膜，硅氧化物、硅氮氧化物和硅氧氮化物的叠层薄膜等，作为基绝缘薄膜。
另外，多个元件对应于(例如)选自薄膜晶体管、电容元件、电阻元件、二极管等的多个元件。图15示出形成多个薄膜晶体管523的情况下的横截面结构，其中作为多个元件的晶体管薄膜523中的每一个都具有通过绝缘薄膜在下电极513和栅极电极522之间插入半导体层521的沟道区域的结构。
此后，描述了薄膜晶体管523的结构。请注意，提供于TEG部分591内的薄膜晶体管525具有与薄膜晶体管523相同的结构。
在下电极513上形成绝缘薄膜514和515，在绝缘薄膜515上形成半导体层521。这里，可以通过利用金属或被掺杂具有单一导电性类型的杂质的多晶半导体来形成下电极513。就利用金属而言，可以使用W、Mo、Ti、Ta、Al等。
在半导体层521上形成栅极电极522，其中在两者之间插有栅极绝缘薄膜516。在图15中，薄膜晶体管523是具有GOLD结构的薄膜晶体管；然而，本发明不限于上述结构。例如，也可以采用在栅极电极的侧面上具有侧壁的LDD结构。
然后，形成绝缘薄膜517以覆盖半导体层521和栅极电极522。在绝缘薄膜517上，形成与半导体层521内的源区或漏区电连接的源极或漏极布线518。
在源极或漏极布线518上形成绝缘薄膜519，在绝缘薄膜519上形成导电层524、593和594。至于导电层524、593和594，提供于TEG部分591内的导电层593和594充当终端部分。提供于无线芯片部分592内的导电层524充当天线。然后，形成绝缘薄膜520以覆盖导电层524。
可以使用无机绝缘薄膜或有机绝缘薄膜，作为绝缘薄膜515、517、519和520。可以使用通过CVD方法形成的硅氧化物薄膜或硅氧氮化物薄膜、通过SOG(玻璃上旋转)方法涂敷的硅氧化物薄膜等，作为无机绝缘薄膜。可以使用聚酰亚胺、聚酰胺、BCB(苯并环丁烯)、丙烯酸、正光敏有机树脂、负光敏有机树脂或诸如此类薄膜，作为有机绝缘薄膜。此外，也可以使用由不同材料形成的薄膜的叠层结构，诸如丙烯酸薄膜和硅氧氮化物薄膜的叠层结构。
具有上述下电极的TFT具有尺寸减小的优势结构。通常，当缩小TFT的尺寸并增加驱动电路的时钟频率时，增加了集成电路的功耗。因此，通过向下电极施加偏压并变化偏压，可以改变TFT的临界电压。因此，可以抑制功耗的增加。
将负偏压施加到N型沟道TFT的下电极，增加了临界电压并减少了漏电。相反，施加正偏压降低了临界电压，使电流容易流向沟道，TFT可以在更高速度或低电压下工作。向P型沟道TFT的下电极施加偏压显示出其相反的效果。因此，通过控制施加到下电极的偏压可以极大地改进集成电路的特性。
通过利用偏压平衡N型沟道TFT和P型沟道TFT的临界电压，可以改进集成电路的特性。在这种情况下，可以控制施加到下电极的功率源电压和偏压以降低功耗。当电路为待机模式时，施加大的反偏压。在工作模式下，当载荷小时，施加小的反偏压，而在载荷大时，施加小的正向偏压。可以通过提供控制电路来转换偏压的施加，这取决于电路的工作状态或载荷状态。通过以上述方式控制功耗或TFT性能，可以使电路的性能最大化。
本实施例描述了在无线芯片部分的元件层内形成起天线作用的导电层524的实例。然而，可以采用这样一种结构，在该结构中提前提供有天线的天线基片被键合到元件层，使得天线与元件层电连接，而不是在元件层内形成天线。
在本实施例中，描述了这样一种结构，在该结构中在TEG部分内没有提供天线。然而，可以采用在TEG部分内提供有天线的结构。通过将与提供有天线的无线芯片的电路相同的结构应用到TEG部分，与没有提供天线的结构的情况相比而言，可以更确定地弄清无线芯片的电路的电特性。请注意，可以随意地将本实施例与上述实施方式或其他实施例结合。
[实施例6]
实施例6描述通过激光照射而已结晶的晶态半导体层用作包含在元件层内的薄膜晶体管的半导体层的实例。
作为用于产生激光的谐振器，可以使用连续波激光。谐振器可以利用选自YAG激光、YVO4激光、YLF激光、YAlO3激光、玻璃激光、红宝石激光、紫翠玉激光、Ti：蓝宝石激光、激基激光、Ar激光、Kr激光和CO2激光中的一种或多种类型的连续波。
利用这种连续波激光，有可能使用具有很少的晶体缺陷并具有大晶粒的多晶半导体制造晶体管。提供在其内部具有有利的电子迁移率和响应速度的半导体器件是可能的，因此，驱动速度可以高，并可以增加元件的工作频率。此外，因特性变化很少，所以可以得到高的可靠性。
为进一步增加工作频率，激光的扫描方向优选与晶体管的沟道长度方向相同。这是因为，在通过连续波激光进行结晶的步骤中，当晶体管的沟道长度方向和相对于基片的激光扫描方向几乎平行时(优选，从-30°到30°)，可以得到最高的电子迁移率。请注意，沟道长度方向对应于电流在沟道形成区域内的流动方向，换言之，即电荷移动的方向。由此形成的晶体管包括由多晶半导体形成的有源层，在多晶半导体中晶粒在沟道长度方向上延伸，这意味着晶粒边界几乎沿沟道长度方向而形成。
另外，描述了利用连续波激光的激光结晶；然而，本发明不限于连续波激光，脉冲激光也可以用于激光结晶。甚至当以脉冲状振荡形式输出能量束(脉冲束)时，在通过激光熔化半导体薄膜之后和在其固化之前，可以通过以足够发射下一脉冲激光的重复速率发射激光来获得在扫描方向上不断生长的晶粒。换言之，即使当采用脉冲激光，仍可以获得与连续波激光相同的效果。
因此，可以使用具有重复速率的指定下限的脉冲束，使得脉冲循环变得比半导体薄膜从熔化到固化的周期短。具体而言，脉冲激光的重复速率为10MHz或更多，优选为60MHz到100MHz。使用了大大高于通常使用的脉冲激光的几十到几百Hz频带的频带。
当使用上述频带时，在通过先前的激光将半导体薄膜已熔化之后且在其固化之前，用脉冲激光照射半导体薄膜是可行的。因此，与使用具有传统频带的脉冲激光的情况不同，可以在半导体薄膜内持续地移动固相与液相之间的界面，可以形成具有在扫描方向上持续生长的晶粒的半导体薄膜。具体而言，有可能形成这样的晶粒聚集体，每个晶粒在扫描方向上具有10μm到30μm的宽度，在垂直于扫描方向的方向上具有大约1μm到5μm的宽度。因此，可以获得与连续波激光的情况下几乎相同的晶粒。通过形成沿扫描方向长距离延伸的单一晶粒，也有可能形成几乎不具有晶粒边界(至少在TFT的沟道长度方向上)的半导体薄膜。
可以使用可以在上述振荡频率处振荡的Ar激光器、Kr激光器、激基激光器、CO2激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、紫翠玉激光器、Ti：蓝宝石激光器、铜蒸气激光器或金蒸气激光器，作为脉冲激光器。请注意，可以将本实施例随意地与上述实施方式或其他实施例结合。
[实施例7]
实施例7描述了用于TEG的芯片的电路结构的实例。除了包括与无线芯片相同的电路外，用于TEG的芯片还包括用于检查单一元件(诸如晶体管)的电特性的元件。另外，此处所解释的用于TEG的芯片的规格符合ISO(国际标准化组织)标准15693，这是一个接近型的标准，其通讯信号频率为13.56MHz。另外，接收仅响应于数据读出指令，发送的数据传输速率大约为13kHz，曼彻斯特编码用于数据编码。
如图16所示，用于TEG的芯片715被大致分成天线部分721、电源部分722、逻辑部分723和终端部分。天线部分721包括用于接收外部信号和传输数据的天线701。
电源部分722包括通过经由天线701从外部接收的信号产生功率源的整流电路702、以及用于存储所产生的功率源的存储电容703。逻辑部分723包括用于解调所接收的信号的解调电路704、用于生成时钟信号的时钟生成补偿电路705、用于识别和判别每个编码的电路706、通过利用所接收的信号生成用于从存储器读出数据的信号的存储器控制器707、用于将已编码的信号传输给所接收的信号的调制电路和调制电阻708、用于对所读出的数据进行编码的编码电路709以及用于保持数据的掩模型ROM 711。
终端部分包括第一终端部分731和第二终端部分732。通过拉伸布线形成第一终端部分731以测量单一元件组733的电特性等，在单一元件组733中提供有多个单一元件诸如薄膜晶体管。通过拉伸(延长)布线形成第二终端部分732以测量作为电路的电源部分722或逻辑部分723的特性。
通过用于识别和判别每个编码的电路706识别和判别的编码为帧结束(EOF)信号、帧开始(SOF)信号、标志、命令编码、掩模长度、掩模值等。另外，用于识别和判别每个编码的电路706也具有识别传输误差的循环冗余码校验(CRC)功能。
接下来，参照图17和图18解释具有上述结构的用于TEG的芯片的设计的一个实例。首先，解释一个TEG的整体设计图(见图17)。在用于TEG的芯片中，在不同层上形成天线701和包括电源部分722、逻辑部分723和终端部分的元件组714。具体而言，在元件组714上形成天线701。在其上形成元件组714的区域的一部分与在其上形成天线701的区域的一部分重叠。在图17所示的结构中，被设计成这样，使得形成天线701的布线的宽度为150μm、布线间的间隔宽度为10μm、其线圈的数量为15。请注意，本发明不限于如上所述的在不同层上形成天线701和元件组714的模式。另外，天线701不限于图17所示的线圈形状。
随后，解释电源部分722、逻辑部分723和终端部分的设计(见图18)。在相同区域提供包含在电源部分722内的整流电路702和存储电容703。在两个地方上提供都形成逻辑部分723的解调电路704和用于识别和判别每一个编码的电路706。紧挨着地提供了掩模型ROM 711和存储器控制器707。紧挨着地提供了时钟生成-补偿电路705和用于识别和判别每一个编码的电路706。在时钟生成-补偿电路705和用于识别和判别每一个编码的电路706之间提供了解调电路704。另外，尽管在图16的结图形化中没有显示，但还提供用于逻辑部分的探测电容712和用于电源部分的探测电容713。在探测电容712和713之间提供调制电路和调制电阻708。
终端部分包括第一终端部分731和第二终端部分732。通过拉伸布线形成第一终端部分731以测量在其内提供的多个单一元件(诸如薄膜晶体管)的单一元件组733的电特性等。通过拉伸布线形成第二终端部分732以测量作为电路的电源部分722或逻辑部分723的特性。可以在除提供电源部分722和逻辑部分723的区域外的空间内，形成第一终端部分731和单一元件组733。另外，可以在提供电源部分722和逻辑部分723的区域的周围提供第二终端部分732。
在掩模型ROM 711内，在制造过程中，在存储器内形成存储器容量。这里，提供了与高电位电源(也称为VDD)相连的电源线和与低电位电源(也称为VSS)相连的电源线的两个电源线，每个存储单元所存储的存储器容量取决于包含在存储器单元内的晶体管与上述电源线的哪一个相连。
接下来，解释整流电路702的电路结构的一个实例(见图19A)。整流电路702包括晶体管91和92以及电容晶体管93。晶体管91的栅极电极与天线701相连。电容晶体管93的栅极电极与高电位电源(VDD)相连。另外，电容晶体管93的源极电极和漏极电极与接地电源(GND)相连。随后，解释解调电路704的电路结构的一个实例(见图19B)。解调电路704包括晶体管94和95、电阻元件96和99、以及电容晶体管97和98。晶体管94的栅极电极与天线701相连。晶体管98的栅极电极与逻辑电路相连。电容晶体管98的源极电极和漏极电极与接地电源(GND)相连。
接下来，将要解释包含在整流电路702或解调电路704内的电容晶体管的横截面结构(见图20A)。电容晶体管601的源极电极和漏电极彼此相连。当接通电容晶体管601时，在栅极电极和沟道形成区域之间形成电容。电容晶体管601的横截面结构与通常的薄膜晶体管的结构相同。其等效电路图可以显示为图20B。在使用如上述结构中的栅极绝缘薄膜的电容内，其受到晶体管临界电压的波动的影响。因此，可以用杂质元素掺杂与栅极电极重叠的区域602(见图20C)。这种情况下的等效电路图可以显示为图20D。请注意，可以随意地将本实施例与上述实施方式或其他实施例结合。
[实施例8]
在实施例8中，描述了重复使用用于TEG的芯片作为无线芯片。制造用于TEG的芯片，以将在实施方式或其他实施例中描述的终端部分包括在内，并通过特性测试，然后，在切割终端部分或去除具有柔性的布线基片后将其密封。另外，将描述作为在上述实施方式或实施例中描述的用于TEG的芯片而同时制造的无线芯片的应用。
作为无线芯片应用的实例，可以通过为纸币、硬币、有价证券、不记名证券、证件(驾驶证、居住证等，见图21A)、包装箱(包装纸、瓶子等，见图21B)、记录介质(诸如DVD软件、CD和录像带(见图21C))、车辆(诸如汽车、摩托车和自行车(见图21D))、个人物品(诸如包和眼镜(见图21E))、食物、衣服、商品、电子装置等提供而使用无线芯片。请注意，电子装置是指液晶显示装置、EL显示装置、电视装置(也称为TV或TV机)、手机等。
可以通过贴在表面或嵌入其内部将无线芯片固定到物品上。例如，就书而言，可以将无线芯片嵌入纸中，或者，就由有机树脂制成的封装而言，可以将无线芯片嵌入到有机树脂中。通过向纸币、硬币、有价证券、无记名证券、证件等中的每一个提供无线芯片可以防止伪造。通过向包装箱、记录介质、个人物品、食物、衣服、商品、电子装置等中的每一个提供无线芯片，可以提高监查系统或用于出租商店中的系统的效率。通过向车辆提供无线芯片，可以防止仿制品或偷窃。另外，通过向健康保险卡提供用于记录先前疾病或用药历史的无线芯片并且通过在医生诊断时检查健康保险卡，甚至在去多家医院的情况下，可以防止在药物种类、剂量等上的误诊。
此外，通过将无线芯片应用到用于物品管理的系统或分发系统，系统可以非常复杂精密。例如，考虑含有显示部分294的便携式终端的侧面被提供有读取器/写入器295并将无线芯片提供给物品297的侧面的情况(图22A)。在这种情况下，当无线芯片296被保持在读出器/记录器295时，在显示部分294内形成系统以显示物品297的信息，诸如材料、原产地或分发过程的历史。作为另一个实例，在把读取器/写入器295提供给传送带的侧面的情况下，可以容易地监查物品297(图22B)。请注意，可以随意地将本实施例与上述实施方式或实施例结合。
本申请基于2005年3月28日向日本专利局提交的第2005-093295号日本专利申请，该专利申请的全部内容以引入的方式并入本文中。

Claims (18)

1.一种半导体器件的测量方法，其中用具有柔性的第一薄膜和具有柔性的第二薄膜将提供有包括终端部分的测试元件的元件层密封，该测量方法包括以下步骤：
去除所述第一薄膜以形成触及所述终端部分的接触孔；
用含导电材料的树脂填充所述接触孔；
在将具有柔性的布线基片布置在已经用来进行填充的树脂上之后，实施加热，使得所述终端部分和具有柔性的所述布线基片通过含有所述导电材料的所述树脂电连接起来；以及
通过使用所述布线基片测量所述测试元件的电特性。
2.一种半导体器件的测量方法，其中用具有柔性的第一薄膜和具有柔性的第二薄膜将提供有包括终端部分的测试元件的元件层密封，该测量方法包括以下步骤：
去除所述第一薄膜以暴露所述终端部分；
通过使用各向异性导电薄膜将所暴露的终端部分和具有柔性的布线基片电连接起来；以及
通过使用所述布线基片测量所述测试元件的电特性。
3.一种半导体器件的测量方法，其中用具有柔性的第一薄膜和具有柔性的第二薄膜将提供有包括终端部分的元件的元件层密封，包括以下步骤：
去除所述终端部分上的所述第一薄膜以暴露所述终端部分；
将所暴露的终端部分和布线基片电连接起来；以及
通过使用所述布线基片测量所述元件的电特性。
4.一种半导体器件的制造方法，包括以下步骤：
在基片上形成剥离层；
在所述剥离层上形成提供有包含终端部分的测试元件的元件层；
选择性地去除所述剥离层和所述元件层以形成开口部分；
使所述元件层与所述基片分离；
用具有柔性的第一薄膜和具有柔性的第二薄膜密封所述元件层；
去除所述第一薄膜以形成触及所述终端部分的接触孔；
用含有导电材料的树脂填充所述接触孔；以及
在将具有柔性的布线基片布置在已经用来进行填充的树脂上之后，实施加热，使得所述终端部分和具有柔性的所述布线基片通过含有所述导电材料的所述树脂电连接起来。
5.一种半导体器件的制造方法，包括以下步骤：
在基片上形成剥离层；
在所述剥离层上形成提供有包含终端部分的测试元件的元件层；
选择性地去除所述剥离层和所述元件层以形成开口部分；
使所述元件层与所述基片分离；
用具有柔性的第一薄膜和具有柔性的第二薄膜密封所述元件层；
去除所述第一薄膜以暴露所述终端部分；以及
通过使用各向异性导电膜对所暴露的终端部分和具有柔性的布线基片进行电连接。
6.根据权利要求4和5中的任何一项的制造方法，其中通过激光照射去除形成于所述终端部分上的所述第一薄膜。
7.一种半导体器件的制造方法，包括以下步骤：
在基片上形成基膜；
在所述基膜上形成剥离层；
在所述剥离层上形成防污染薄膜；
在所述防污染薄膜上形成提供有包含薄膜晶体管和终端部分的测试元件的元件层；
在所述元件层上形成用于保证元件层强度的层；
选择性地去除所述剥离层、所述防污染薄膜、所述元件层和用于保证元件层强度的所述层，并形成开口部分；
将所述防污染薄膜、所述元件层和用于保证元件层强度的所述层与所述基片分离；
用具有柔性的第一薄膜和具有柔性的第二薄膜密封所述防污染薄膜、所述元件层和用于保证元件层强度的所述层；
去除所述终端部分上的所述第一薄膜和用于保证元件层强度的所述层，以形成触及所述终端部分的接触孔；
用含导电材料的树脂填充所述接触孔；以及
在将具有柔性的布线基片布置在已经用来进行填充的树脂上之后，实施加热，使得所述终端部分和具有柔性的所述布线基片通过含有所述导电材料的树脂电连接起来。
8.一种半导体器件的制造方法，包括以下步骤：
在基片上形成基膜；
在所述基膜上形成剥离层；
在所述剥离层上形成防污染薄膜；
在所述防污染薄膜上形成提供有包含薄膜晶体管和终端部分的测试元件的元件层；
在所述元件层上形成用于保证元件层强度的层；
选择性地去除所述剥离层、所述防污染薄膜、所述元件层和用于保证元件层强度的所述层，并形成开口部分；
将所述防污染薄膜、所述元件层和用于保证元件层强度的所述层与所述基片分离；
用具有柔性的第一薄膜和具有柔性的第二薄膜密封所述防污染薄膜、所述元件层和用于保证元件层强度的所述层；
去除所述终端部分上的第一薄膜和用于保证元件层强度的所述层，以暴露所述终端部分；以及
通过使用各向异性导电膜对所暴露的终端部分和具有柔性的布线基片进行电连接。
9.一种半导体器件的制造方法，包括以下步骤：
形成薄膜晶体管以及与该薄膜晶体管电连接且延伸到终端部分的布线；
用具有柔性的第一薄膜和具有柔性的第二薄膜密封所述薄膜晶体管、所述布线以及所述终端部分；
去除所述终端部分上的所述第一薄膜以暴露所述终端部分；以及
将所暴露的终端部分与布线基片电连接。
10.根据权利要求7和8中的任何一项的半导体器件的制造方法，其中通过激光照射去除形成于所述终端部分上的第一薄膜和用于保证元件层强度的所述层。
11.根据权利要求7和8中的任何一项的半导体器件的制造方法，其中选自由硅氧化物、硅氮化物、硅氧氮化物以及硅氮氧化物构成的组中的至少一种被用于所述基膜中。
12.根据权利要求7和8中的任何一项的半导体器件的制造方法，其中有机材料和无机材料中的任何一种被用于用来保证所述元件层的强度的层中。
13.根据权利要求4、5、7和8中的任何一项的半导体器件的制造方法，其中含有选自由钨、钼、铌、钛和硅构成的组中的至少一种的金属薄膜被用作所述剥离层。
14.一种半导体器件，包括：
用具有柔性的第一薄膜和具有柔性的第二薄膜密封的测试元件；以及
包含在所述测试元件内的终端部分；
其中所述终端部分通过位于所述终端部分上的接触孔与布线电连接。
15.一种半导体器件，包括：
用具有柔性的第一薄膜和具有柔性的第二薄膜密封的测试元件，
其中所述测试元件包括：
防污染薄膜；
位于所述防污染薄膜上的元件层；以及
形成于所述元件层上的用于保证所述元件层的强度的层，
其中所述元件层包括终端部分，以及
其中所述终端部分通过位于所述终端部分上的接触孔与布线电连接。
16.根据权利要求15的半导体器件，其中通过利用选自由硅氧化物、硅氮化物、硅氧氮化物和硅氮氧化物构成的组中的至少一种来形成所述防污染薄膜。
17.根据权利要求15的半导体器件，其中有机材料和无机材料中的任何一种被用于用来保证所述元件层的强度的层。
18.根据权利要求14和15中的任何一项的半导体器件，其中所述终端部分通过提供于位于所述终端部分上的所述接触孔内的各向异性导体与所述布线电连接，所述各向异性导体为各向异性导电膏或各向异性导电膜。
CN2006800104146A 2005-03-28 2006-03-17 半导体器件、其制造方法、及其测量方法 Expired - Fee Related CN101151544B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005093295 2005-03-28
JP093295/2005 2005-03-28
PCT/JP2006/305889 WO2006104019A1 (en) 2005-03-28 2006-03-17 Semiconductor device, manufacturing method thereof, and measuring method thereof

Publications (2)

Publication Number Publication Date
CN101151544A CN101151544A (zh) 2008-03-26
CN101151544B true CN101151544B (zh) 2011-08-03

Family

ID=37053276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800104146A Expired - Fee Related CN101151544B (zh) 2005-03-28 2006-03-17 半导体器件、其制造方法、及其测量方法

Country Status (5)

Country Link
US (2) US8822272B2 (zh)
JP (1) JP4954580B2 (zh)
CN (1) CN101151544B (zh)
TW (2) TWI591743B (zh)
WO (1) WO2006104019A1 (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456104B2 (en) * 2005-05-31 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7808253B2 (en) 2005-12-02 2010-10-05 Semiconductor Energy Laboratory Co., Ltd. Test method of microstructure body and micromachine
KR101318946B1 (ko) * 2007-08-09 2013-10-17 삼성전자주식회사 테스트 장치, 스태틱 메모리 테스트 장치 및 반도체 집적회로 장치
USD602922S1 (en) * 2008-05-09 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Contactless data carrier
US8053253B2 (en) * 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
USD605642S1 (en) * 2008-09-10 2009-12-08 Semiconductor Energy Laboratory Co., Ltd. Contactless data carrier
WO2010035625A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semi conductor device
MX345403B (es) 2009-05-13 2017-01-30 Sio2 Medical Products Inc Revestimiento por pecvd utilizando un precursor organosilícico.
US9458536B2 (en) 2009-07-02 2016-10-04 Sio2 Medical Products, Inc. PECVD coating methods for capped syringes, cartridges and other articles
US9142804B2 (en) * 2010-02-09 2015-09-22 Samsung Display Co., Ltd. Organic light-emitting device including barrier layer and method of manufacturing the same
US8519729B2 (en) * 2010-02-10 2013-08-27 Sunpower Corporation Chucks for supporting solar cell in hot spot testing
US11624115B2 (en) 2010-05-12 2023-04-11 Sio2 Medical Products, Inc. Syringe with PECVD lubrication
US9878101B2 (en) 2010-11-12 2018-01-30 Sio2 Medical Products, Inc. Cyclic olefin polymer vessels and vessel coating methods
US8659015B2 (en) * 2011-03-04 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9272095B2 (en) 2011-04-01 2016-03-01 Sio2 Medical Products, Inc. Vessels, contact surfaces, and coating and inspection apparatus and methods
US11116695B2 (en) 2011-11-11 2021-09-14 Sio2 Medical Products, Inc. Blood sample collection tube
US10189603B2 (en) 2011-11-11 2019-01-29 Sio2 Medical Products, Inc. Passivation, pH protective or lubricity coating for pharmaceutical package, coating process and apparatus
KR101879831B1 (ko) * 2012-03-21 2018-07-20 삼성디스플레이 주식회사 플렉시블 표시 장치, 유기 발광 표시 장치 및 플렉시블 표시 장치용 원장 기판
CA2887352A1 (en) 2012-05-09 2013-11-14 Sio2 Medical Products, Inc. Saccharide protective coating for pharmaceutical package
US20150297800A1 (en) 2012-07-03 2015-10-22 Sio2 Medical Products, Inc. SiOx BARRIER FOR PHARMACEUTICAL PACKAGE AND COATING PROCESS
CN104854257B (zh) 2012-11-01 2018-04-13 Sio2医药产品公司 涂层检查方法
US9903782B2 (en) 2012-11-16 2018-02-27 Sio2 Medical Products, Inc. Method and apparatus for detecting rapid barrier coating integrity characteristics
US9764093B2 (en) 2012-11-30 2017-09-19 Sio2 Medical Products, Inc. Controlling the uniformity of PECVD deposition
BR112015012470B1 (pt) 2012-11-30 2022-08-02 Sio2 Medical Products, Inc Método de produção de um tambor médico para um cartucho ou seringa médica
WO2014134577A1 (en) 2013-03-01 2014-09-04 Sio2 Medical Products, Inc. Plasma or cvd pre-treatment for lubricated pharmaceutical package, coating process and apparatus
KR102472240B1 (ko) 2013-03-11 2022-11-30 에스아이오2 메디컬 프로덕츠, 인크. 코팅된 패키징
US9937099B2 (en) 2013-03-11 2018-04-10 Sio2 Medical Products, Inc. Trilayer coated pharmaceutical packaging with low oxygen transmission rate
US20160017490A1 (en) 2013-03-15 2016-01-21 Sio2 Medical Products, Inc. Coating method
CN103730384A (zh) * 2013-12-13 2014-04-16 深圳市华星光电技术有限公司 一种tft电性量测方法及装置
US11066745B2 (en) 2014-03-28 2021-07-20 Sio2 Medical Products, Inc. Antistatic coatings for plastic vessels
US9799575B2 (en) 2015-12-16 2017-10-24 Pdf Solutions, Inc. Integrated circuit containing DOEs of NCEM-enabled fill cells
US10199283B1 (en) 2015-02-03 2019-02-05 Pdf Solutions, Inc. Method for processing a semiconductor wager using non-contact electrical measurements indicative of a resistance through a stitch, where such measurements are obtained by scanning a pad comprised of at least three parallel conductive stripes using a moving stage with beam deflection to account for motion of the stage
KR102786617B1 (ko) 2015-08-18 2025-03-26 에스아이오2 메디컬 프로덕츠, 엘엘씨 산소 전달률이 낮은, 의약품 및 다른 제품의 포장용기
US10593604B1 (en) 2015-12-16 2020-03-17 Pdf Solutions, Inc. Process for making semiconductor dies, chips, and wafers using in-line measurements obtained from DOEs of NCEM-enabled fill cells
US10978438B1 (en) 2015-12-16 2021-04-13 Pdf Solutions, Inc. IC with test structures and E-beam pads embedded within a contiguous standard cell area
US9929063B1 (en) 2016-04-04 2018-03-27 Pdf Solutions, Inc. Process for making an integrated circuit that includes NCEM-Enabled, tip-to-side gap-configured fill cells, with NCEM pads formed from at least three conductive stripes positioned between adjacent gates
US9905553B1 (en) 2016-04-04 2018-02-27 Pdf Solutions, Inc. Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, GATECNT-short-configured, and metal-short-configured, NCEM-enabled fill cells
US9627370B1 (en) 2016-04-04 2017-04-18 Pdf Solutions, Inc. Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, GATE-short-configured, GATECNT-short-configured, and TS-short-configured, NCEM-enabled fill cells
US9748153B1 (en) 2017-03-29 2017-08-29 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second does of standard cell compatible, NCEM-enabled fill cells, with the first DOE including side-to-side short configured fill cells, and the second DOE including tip-to-side short configure
US9773774B1 (en) 2017-03-30 2017-09-26 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including chamfer short configured fill cells, and the second DOE including corner short configured fill cells
US9768083B1 (en) 2017-06-27 2017-09-19 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including snake open configured fill cells
US9786649B1 (en) 2017-06-27 2017-10-10 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including via open configured fill cells, and the second DOE including stitch open configured fill cells
US9865583B1 (en) 2017-06-28 2018-01-09 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including snake open configured fill cells, and the second DOE including stitch open configured fill cells
US10096530B1 (en) 2017-06-28 2018-10-09 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including stitch open configured fill cells
KR102493339B1 (ko) * 2017-10-10 2023-01-31 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법
CN111736380A (zh) * 2019-07-26 2020-10-02 友达光电股份有限公司 显示面板及其制造方法
CN110501992B (zh) * 2019-08-07 2021-07-20 格力电器（武汉）有限公司 WiFi检测板测试装置
NL2023792B1 (en) 2019-08-16 2021-03-24 Illumina Inc Method for measuring thermal resistance at interface between consumable and thermocycler
CN110793679B (zh) * 2019-12-06 2025-03-18 联合微电子中心有限责任公司 一种柔性集成式阵列传感器及其晶圆级制造工艺
TWI760185B (zh) * 2021-04-14 2022-04-01 愛盛科技股份有限公司 漏電流偵測電路與磁通門驅動器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5899729A (en) * 1996-10-01 1999-05-04 Samsung Electronics Co., Ltd. Method and apparatus for the manufacture of a semiconductor integrated circuit device having discontinuous insulating regions
US6596569B1 (en) * 2002-03-15 2003-07-22 Lucent Technologies Inc. Thin film transistors

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574890A (ja) 1991-09-18 1993-03-26 Nec Corp 半導体装置の故障解析方法
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4042182B2 (ja) 1997-07-03 2008-02-06 セイコーエプソン株式会社 Ｉｃカードの製造方法及び薄膜集積回路装置の製造方法
DE69838473T2 (de) * 1997-12-25 2008-01-17 Nihon Kohden Corp. Gerät zur Übertragung von biologischen Signalen
JP4234244B2 (ja) * 1998-12-28 2009-03-04 富士通マイクロエレクトロニクス株式会社 ウエハーレベルパッケージ及びウエハーレベルパッケージを用いた半導体装置の製造方法
JP2000215687A (ja) * 1999-01-21 2000-08-04 Fujitsu Ltd 冗長セルを有するメモリデバイス
JP4588139B2 (ja) * 1999-08-31 2010-11-24 リンテック株式会社 Ｉｃカードの製造方法
JP3874054B2 (ja) 1999-11-30 2007-01-31 セイコーエプソン株式会社 半導体回路内蔵構造体
JP3550582B2 (ja) 1999-12-28 2004-08-04 東芝テック株式会社 定着装置
US6288558B1 (en) * 2000-02-15 2001-09-11 Infineon Technologies Ag Method for probing semiconductor devices for active measuring of electrical characteristics
TW507258B (en) 2000-02-29 2002-10-21 Semiconductor Systems Corp Display device and method for fabricating the same
JP4884592B2 (ja) 2000-03-15 2012-02-29 株式会社半導体エネルギー研究所 発光装置の作製方法及び表示装置の作製方法
JP4495295B2 (ja) 2000-03-15 2010-06-30 株式会社日立製作所 有価証券類の不正利用防止方法および有価証券類の不正利用防止システム
JP2001349905A (ja) 2000-06-07 2001-12-21 Mitsubishi Materials Corp コンタクトプローブおよびその製造方法
US6909178B2 (en) * 2000-09-06 2005-06-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP2002110751A (ja) * 2000-10-03 2002-04-12 Hitachi Ltd 半導体集積回路装置の検査装置および製造方法
JP4053231B2 (ja) 2000-11-09 2008-02-27 株式会社日立製作所 無線通信装置
JP2002217258A (ja) 2001-01-22 2002-08-02 Hitachi Ltd 半導体装置およびその測定方法、ならびに半導体装置の製造方法
JP3542080B2 (ja) * 2001-03-30 2004-07-14 リンテック株式会社 半導体チップ担持用接着テープ・シート、半導体チップ担持体、半導体チップマウント方法および半導体チップ包装体
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP4567282B2 (ja) 2001-07-16 2010-10-20 株式会社半導体エネルギー研究所 発光装置の作製方法
US7351300B2 (en) 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
TW594947B (en) 2001-10-30 2004-06-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
JP3792635B2 (ja) * 2001-12-14 2006-07-05 富士通株式会社 電子装置
US7098072B2 (en) * 2002-03-01 2006-08-29 Agng, Llc Fluxless assembly of chip size semiconductor packages
JP3980918B2 (ja) * 2002-03-28 2007-09-26 株式会社東芝 アクティブマトリクス基板及びその製造方法、表示装置
JP2003303379A (ja) 2002-04-11 2003-10-24 Sanrikkusu:Kk 警備装置および警備システム
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
JP4151420B2 (ja) 2003-01-23 2008-09-17 セイコーエプソン株式会社 デバイスの製造方法
US7043830B2 (en) * 2003-02-20 2006-05-16 Micron Technology, Inc. Method of forming conductive bumps
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP3783707B2 (ja) 2003-03-19 2006-06-07 セイコーエプソン株式会社 検査素子付基板並びに電気光学装置用基板及び電気光学装置及び電子機器
JP3574450B1 (ja) * 2003-05-16 2004-10-06 沖電気工業株式会社 半導体装置、及び半導体装置の製造方法
JP2004359363A (ja) 2003-06-02 2004-12-24 Nec Corp 商品管理システムおよび商品管理プログラム
US7125101B2 (en) * 2003-07-30 2006-10-24 Hewlett-Packard Development Company, L.P. Photonically activated fluid ejector apparatus and methods
US6956386B2 (en) * 2003-08-01 2005-10-18 Amst Company Limited Micro-cantilever type probe card
JP4566527B2 (ja) * 2003-08-08 2010-10-20 日東電工株式会社 再剥離型粘着シート
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US7417550B2 (en) * 2004-12-20 2008-08-26 3M Innovative Properties Company Environmentally friendly radio frequency identification (RFID) labels and methods of using such labels
US8224447B2 (en) * 2005-11-30 2012-07-17 Medtronic, Inc. Medical device packaging system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5899729A (en) * 1996-10-01 1999-05-04 Samsung Electronics Co., Ltd. Method and apparatus for the manufacture of a semiconductor integrated circuit device having discontinuous insulating regions
US6596569B1 (en) * 2002-03-15 2003-07-22 Lucent Technologies Inc. Thin film transistors

Also Published As

Publication number Publication date
TW201521132A (zh) 2015-06-01
TWI591743B (zh) 2017-07-11
US20140368230A1 (en) 2014-12-18
CN101151544A (zh) 2008-03-26
WO2006104019A1 (en) 2006-10-05
US20080277660A1 (en) 2008-11-13
TWI471959B (zh) 2015-02-01
JP2006310810A (ja) 2006-11-09
TW200703536A (en) 2007-01-16
JP4954580B2 (ja) 2012-06-20
US9261554B2 (en) 2016-02-16
US8822272B2 (en) 2014-09-02

Similar Documents

Publication Publication Date Title
CN101151544B (zh) 半导体器件、其制造方法、及其测量方法
KR101217109B1 (ko) 아이디 라벨, 아이디 태그 및 아이디 카드
US8698156B2 (en) Laminating system
US7868328B2 (en) Semiconductor device having antenna over thin film integrated circuit
CN101013674B (zh) 半导体器件的制造装置及半导体器件的制造方法
TWI431848B (zh) 半導體裝置
CN101499479B (zh) 无线芯片及其制造方法
US7368318B2 (en) Semiconductor device and method for manufacturing the same, and electric appliance
US20130323912A1 (en) Method for manufacturing semiconductor device
KR20070046855A (ko) 라미네이팅 시스템, ｉｃ 시트, ｉｃ 시트 두루마리, 및ｉｃ 칩의 제조방법
KR20090083362A (ko) 반도체 디바이스 및 이의 제작 방법
CN100592499C (zh) 半导体器件的制造方法以及半导体器件和电子装置
KR101443176B1 (ko) 반도체 장치 및 그것의 제작 방법
US20070036237A1 (en) Semiconductor device and wireless communication system
WO2006129742A1 (en) Semiconductor device
JP5600714B2 (ja) 半導体装置の作製方法
CN100530611C (zh) 无线芯片及其制造方法
EP1907992B1 (en) Semiconductor device
JP5352048B2 (ja) 半導体装置の作製方法
JP4789696B2 (ja) 半導体装置
JP5025103B2 (ja) Ｉｃチップの作製方法
JP2007006464A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110803

Termination date: 20180317