JP4042182B2 - Ｉｃカードの製造方法及び薄膜集積回路装置の製造方法 - Google Patents
Ｉｃカードの製造方法及び薄膜集積回路装置の製造方法 Download PDFInfo
- Publication number
- JP4042182B2 JP4042182B2 JP19319797A JP19319797A JP4042182B2 JP 4042182 B2 JP4042182 B2 JP 4042182B2 JP 19319797 A JP19319797 A JP 19319797A JP 19319797 A JP19319797 A JP 19319797A JP 4042182 B2 JP4042182 B2 JP 4042182B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- card
- transferred
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 84
- 239000010409 thin film Substances 0.000 title claims description 74
- 239000010410 layer Substances 0.000 claims description 382
- 239000000758 substrate Substances 0.000 claims description 201
- 238000000926 separation method Methods 0.000 claims description 132
- 239000010408 film Substances 0.000 claims description 83
- 238000000034 method Methods 0.000 claims description 50
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000011241 protective layer Substances 0.000 claims description 8
- 230000002950 deficient Effects 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 claims description 7
- 238000007689 inspection Methods 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 2
- 238000005304 joining Methods 0.000 claims 5
- 238000002955 isolation Methods 0.000 claims 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 29
- 230000008569 process Effects 0.000 description 24
- 239000000463 material Substances 0.000 description 23
- 230000015654 memory Effects 0.000 description 20
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 20
- 239000000853 adhesive Substances 0.000 description 19
- 230000001070 adhesive effect Effects 0.000 description 19
- 239000004973 liquid crystal related substance Substances 0.000 description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 239000012790 adhesive layer Substances 0.000 description 12
- 230000006870 function Effects 0.000 description 11
- 239000007789 gas Substances 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 230000009477 glass transition Effects 0.000 description 10
- 239000000203 mixture Substances 0.000 description 10
- 229910052739 hydrogen Inorganic materials 0.000 description 9
- 239000001257 hydrogen Substances 0.000 description 9
- 239000011521 glass Substances 0.000 description 8
- 239000010453 quartz Substances 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 238000002834 transmittance Methods 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 7
- 238000002679 ablation Methods 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 7
- 230000008859 change Effects 0.000 description 7
- 239000000470 constituent Substances 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- -1 silicate compound Chemical class 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 229920000620 organic polymer Polymers 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 229920003023 plastic Polymers 0.000 description 5
- 239000004033 plastic Substances 0.000 description 5
- 239000002861 polymer material Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 5
- 238000000576 coating method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000004926 polymethyl methacrylate Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 239000004831 Hot glue Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 239000004734 Polyphenylene sulfide Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229920000069 polyphenylene sulfide Polymers 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000005068 transpiration Effects 0.000 description 3
- 238000009834 vaporization Methods 0.000 description 3
- 230000008016 vaporization Effects 0.000 description 3
- 239000004952 Polyamide Substances 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910006501 ZrSiO Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000004064 recycling Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- 241000398147 Aleurodiscus amorphus Species 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004762 CaSiO Inorganic materials 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000005260 alpha ray Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000005250 beta ray Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011111 cardboard Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000005251 gamma ray Effects 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 229920001903 high density polyethylene Polymers 0.000 description 1
- 239000004700 high-density polyethylene Substances 0.000 description 1
- 239000012943 hotmelt Substances 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 150000002576 ketones Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052574 oxide ceramic Inorganic materials 0.000 description 1
- 239000011224 oxide ceramic Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229920003254 poly(benzobisthiazole) Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical class O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- LLZRNZOLAXHGLL-UHFFFAOYSA-J titanic acid Chemical class O[Ti](O)(O)O LLZRNZOLAXHGLL-UHFFFAOYSA-J 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0214—Manufacture or treatment of multiple TFTs using temporary substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Credit Cards Or The Like (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＩＣカード及び薄膜集積回路装置並びにそれらの製造方法に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
従来より、集積回路（ＩＣ）を含むＩＣカードとして、メモリカード、Ｉ／Ｏ（入出力回路）カード、ＩＳＯ準拠のカードなどが知られている。ここで、ＩＳＯ準拠のカードとは、集積回路としてマイクロプロセッサ、メモリーを含むＩＣカードであり、セキュリティ機能を持たせることが可能であることから、医療、金融などの用途に広く用いられている。また、メモリカードとは、集積回路としてマイクロプロセッサを含まずメモリーだけを多くむＩＣカードであり、パーソナルコンピュータ、電子楽器、ゲーム機などに用いられる携帯用の記憶装置として広く使用されている。Ｉ／Ｏカードとは、モデム、ＬＡＮ、インサーネットなどの諸機能を有するＩＣカードであり、パーソナルコンピュータなどに着脱される入出力装置として広く使用されている。
【０００３】
これらのＩＣカードは、まずシリコン基板を用いてＩＣを形成し、そのシリコンＩＣチップを回路基板に実装して製造されていた。従って、このＩＣカードはＩＣ製造のベースとなるシリコン基板に加えて回路基板を有するため、ＩＣカードが厚くて堅くなり、携帯性が良好でなかった。また、回路基板自体及びＩＣチップの保護層は、ＩＣチップを外力から保護するために比較的厚く形成せざを得ず、この点からもＩＣカードが堅くて重くなっていた。
【０００４】
本発明は、上記事情に鑑みてなされたものであり、その目的は、全く新規な方法を採用して、軽くて薄いＩＣカード及び薄膜集積回路並びにそれらの製造方法を提供することにある。
【０００５】
本発明の他の目的は、可撓性に富むＩＣカードを提供することにある。
【０００６】
【課題を解決するための手段】
上述した課題を解決する本発明は、以下のような構成をしている。
【０００７】
請求項１の発明は、製造用基板上に形成された薄膜集積回路を含む被転写層を、カード基板に転写してＩＣカードを製造する方法であって、
前記製造用基板上に、分離層を形成する第１工程と、
前記分離層上に、前記薄膜集積回路を含む前記被転写層を形成し、かつ、端子となる部分を露出させて電極露出部を形成する第２工程と、
前記カード基板上に配線パターンを形成する第３工程と、
前記配線パターンと前記電極露出部とが導通する位置関係にて、前記被転写層を前記カード基板に接合する第４工程と、
前記分離層を境にして、前記製造用基板を前記被転写層より除去する第５工程と、
を有することを特徴とする。
【０００８】
デバイス製造における信頼性が高い例えば石英基板などの製造用基板上に、例えば、光を吸収する特性をもつ分離層を設けておき、その製造用基板上に薄膜集積回路を含む被転写層を形成する。この被転写層をカード基板に接合した後に分離層に例えば光を照射し、これによって、その分離層において剥離現象を生じせしめて、その分離層と製造用基板との密着性を低下させる。そして、製造用基板に力を加えて被転写層から離脱させる。これにより、被転写層がカード基板に転写されてＩＣカードが製造される。このＩＣカードは、製造用基板が除去されているので、比較的薄くかつ軽量とすることができる。しかも、カード基板自体は薄膜形成プロセスに耐える耐熱性などの制約がないため、軽量で薄いものとすることができ、それによってもＩＣカードの小型軽量化が達成される。
【０００９】
請求項２の発明は、請求項１において、
前記第２工程は、前記分離層が形成された一枚の前記製造用基板上に、複数の前記被転写層を同時に形成する工程と、複数の前記被転写層を個々に切断する工程と、を含むことを特徴とする。
【００１０】
こうすると、被転写層の製造コストが大幅に低減する。
【００１１】
このとき、請求項３に示すように、
前記第２工程は、同時に形成された複数の前記被転写層の電気的特性を検査する検査工程を有し、
前記第４工程は、前記検査工程にて良品と判別された被転写層を前記基板上に接合する工程を含むことが好ましい。
【００１２】
こうすると、被転写層のみ不良に起因してＩＣカード全体が不良になる確率が大幅に低減し、歩留まりが向上する。
【００１３】
請求項４に示すように、前記第３工程は、前記第１の基板上の複数の領域にて、それぞれ被転写層を接合する工程を有することができる。
【００１４】
特に、半導体層が例えばアモルファスシリコン、ポリシリコンと異なる複数種類の被転写層を転写する場合に有利である。
【００１５】
請求項５に示すように、前記第３工程は、異方性導電膜を介在させて、前記カード基板と前記被転写層とを接合することが好ましい。
【００１６】
異方性導電膜により、相隣接する配線同士がショートすることを防止できる。
【００１７】
請求項６の発明は、製造用基板上に形成された薄膜集積回路を含む被転写層を、カード基板に転写してＩＣカードを製造する方法であって、
前記製造用基板上に、第１分離層を形成する第１工程と、
前記分離層上に、前記薄膜集積回路を含む前記被転写層を形成する第２工程と、
一次転写体上に接合層を介して前記被転写層を接合する第３工程と、
前記第１分離層を境にして、前記製造用基板を前記被転写層より除去し、前記被転写層の端子となる部分を露出させて電極露出部を形成する第４工程と、
前記カード基板上に配線パターンを形成する第５工程と、
前記配線パターンと前記電極露出部とが導通する位置関係にて、前記被転写層を二次転写体である前記カード基板に接合する第６工程と、
を有することを特徴とする。
【００１８】
請求項６の発明によれば、製造用基板に対する被転写層の積層関係が、上下逆転せずに、二次転写体であるカード基板上にて確保される。
【００１９】
請求項７の発明は、請求項６において、
前記第３工程では、接合層として第２分離層を用い、
前記第２分離層を境にして、前記一次転写体を前記被転写層より除去する第７工程をさらに有することを特徴とする。
【００２０】
請求項７の発明によれば、一次転写体がＩＣカードにとって不要である時には、これを第２分離層を介して除去することができる。
【００２１】
請求項８の発明は、請求項１乃至７のいずれかに記載の方法により製造されたＩＣカードを定義している。上述したとおり、薄く軽量のＩＣカードを提供できる。
【００２２】
特に、請求項９に示すように、前記カード基板をプラスチックとすると、可撓性に富んだＩＣカードを提供できる。
【００２３】
また、このＩＣカードは、請求項１０に示すように、転写された薄膜半導体集積回路としてプログラマブルＲＯＭ（Read Only Memory）を有すると、種々の用途に記憶媒体カードとして利用できる。このプログラマブルＲＯＭ（ＰＲＯＭ）としては、請求項１１〜１３に示すように、１回のみ書き込みが可能な１タイムＰＲＯＭ、強誘電メモリ、あるいは電気的に消去可能なＥＥＰＲＯＭ（Electrically Erasable ＰＲＯＭ）などを挙げることができる。
【００２４】
また、請求項１４に示すように、このようなＰＲＯＭと併せて、あるいはＰＲＯＭの代わりに、ＩＣカードに磁気メモリを有することが好ましい。磁気メモリは記憶容量が大きい点で好ましいからである。特に、ＰＲＯＭと併用して磁気メモリを設けた場合、セキュリティにからむ情報は、外部磁気等によって消去されずに確実に記憶できるＰＲＯＭに記憶し、それ以外の情報は、記憶容量の大きい磁気メモリに記憶させると良い。
【００２５】
請求項１５，１６は、本発明がＩＣカードに限らず、カード状以外の薄膜集積回路装置及びその製造方法にも適用できることを明確にした。
【００２６】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
【００２７】
（第１の実施の形態）
（ＩＣカードの全体説明）
まず、ＩＣカードの一例について、図１を参照して説明する。
【００２８】
図１には、ＲＯＭ（読み出し専用メモリ）カードのブロック図が示されている。図１において、カード基板上には、コネクタ１２，Ｉ／Ｏ１４及びＲＯＭ１６が設けられている。
【００２９】
ここで、コネクタ１２は、ＲＯＭカード１０がホストシステムのカードスロットに挿入された際に、ホストシステム側の端子に接続されるものである。このコネクタ１２には、電源端子１２Ａ、グランド端子１２Ｂ、制御用端子１２Ｃ，１２Ｄ、アドレス端子１２Ｅ、データ端子１２Ｆが設けられている。
【００３０】
また、電源端子１２Ａと入出力回路（Ｉ／Ｏ）１４及びＲＯＭ１６とは、配線１８Ａにて接続され、グランド端子１２ＢとＩ／Ｏ１４及びＲＯＭ１６とは、配線１８Ｂにて接続され、残りの端子１２Ｃ〜１２Ｆとコネクタ１２とは配線１８Ｃにて接続され、Ｉ／Ｏ１４及びＲＯＭ１６間は配線１８Ｄにて接続されている。
【００３１】
Ｉ／Ｏ１４は、コネクタ１２とＲＯＭ１６との間に設けられ、デコーダ回路、入力回路及び出力回路を含んで構成される。このＲＯＭカード１０がホストシステムのカードスロットに挿入されると、電源端子１２Ａ及びグランド端子１２Ｂを介して、Ｉ／Ｏ１４及びＲＯＭ１６に電力が供給される。さらに、ホストシステムからの制御信号及びアドレス信号が、制御用端子１２Ｃ，１２Ｄ及びアドレス端子１２Ｅを介してＩ／Ｏ１４に入力されると、入力回路及びデコード回路を介して、ＲＯＭ１６のアドレスを指定するアドレス指定信号がＲＯＭ１６に供給される。そのアドレスに対応してＲＯＭ１６より読み出されたデータは、Ｉ／Ｏ１６の出力回路及びデコード回路と、データ端子１２Ｆを介して、ホストシステムの規格に合った仕様にてＲＯＭカード１０より出力される。
【００３２】
以下、図１に示したＩＣカードの製造方法を、図２〜図６を参照して説明する。
【００３３】
［工程１］
本実施の形態では、図１に示す構成要素のうち、各種端子１２Ａ〜１２Ｆと、配線１８Ａ〜１８Ｃとを、図２に示すようにカード基板２０上に形成しておく。
【００３４】
ここで、カード基板２０の材質は、プラスチックなどの合成樹脂またはガラス基板などの軽くて比較的薄い板状の絶縁基板である。図１に示すＩ／Ｏ１４、ＲＯＭ１６及びそれらを接続する配線１８Ｄは、図２に示す被転写層１４０中に形成され、この被転写層１４０がカード基板２０上に転写されて、図１に示すＩＣカードの一例であるＲＯＭカード１０が製造される。
【００３５】
［工程２］
図３（Ａ）に示すように、基板１００上に分離層（光吸収層）１２０を形成する。
【００３６】
以下、基板１００および分離層１２０について説明する。
【００３７】
▲１▼基板１００についての説明
基板１００は、光が透過し得る透光性を有するものであるのが好ましい。
【００３８】
この場合、光の透過率は１０％以上であるのが好ましく、５０％以上であるのがより好ましい。この透過率が低過ぎると、光の減衰（ロス）が大きくなり、分離層１２０を剥離するのにより大きな光量を必要とする。
【００３９】
また、基板１００は、信頼性の高い材料で構成されているのが好ましく、特に、耐熱性に優れた材料で構成されているのが好ましい。その理由は、例えば後述する被転写層１４０や中間層１４２を形成する際に、その種類や形成方法によってはプロセス温度が高くなる（例えば３５０〜１０００℃程度）ことがあるが、その場合でも、基板１００が耐熱性に優れていれば、基板１００上への被転写層１４０等の形成に際し、その温度条件等の成膜条件の設定の幅が広がるからである。
【００４０】
従って、基板１００は、被転写層１４０の形成の際の最高温度をＴmaxとしたとき、歪点がＴmax以上の材料で構成されているのものが好ましい。具体的には、基板１００の構成材料は、歪点が３５０℃以上のものが好ましく、５００℃以上のものがより好ましい。このようなものとしては、例えば、石英ガラス、コーニング７０５９、日本電気ガラスＯＡ−２等の耐熱性ガラスが挙げられる。
【００４１】
また、基板１００の厚さは、特に限定されないが、通常は、０．１〜５．０mm程度であるのが好ましく、０．５〜１．５mm程度であるのがより好ましい。基板１００の厚さが薄すぎると強度の低下を招き、厚すぎると、基板１００の透過率が低い場合に、光の減衰を生じ易くなる。なお、基板１００の光の透過率が高い場合には、その厚さは、前記上限値を超えるものであってもよい。なお、光を均一に照射できるように、基板１００の厚さは、均一であるのが好ましい。
【００４２】
▲２▼分離層１２０の説明
分離層１２０は、照射される光を吸収し、その層内および／または界面において剥離（以下、「層内剥離」、「界面剥離」と言う）を生じるような性質を有するものであり、好ましくは、光の照射により、分離層１２０を構成する物質の原子間または分子間の結合力が消失または減少すること、すなわち、アブレーションが生じて層内剥離および／または界面剥離に至るものがよい。
【００４３】
さらに、光の照射により、分離層１２０から気体が放出され、分離効果が発現される場合もある。すなわち、分離層１２０に含有されていた成分が気体となって放出される場合と、分離層１２０が光を吸収して一瞬気体になり、その蒸気が放出され、分離に寄与する場合とがある。このような分離層１２０の組成としては、例えば、次のＡ〜Ｅに記載されるものが挙げられる。
【００４４】
Ａ．アモルファスシリコン（ａ−Ｓｉ）
このアモルファスシリコン中には、水素（Ｈ）が含有されていてもよい。この場合、Ｈの含有量は、２原子％以上程度であるのが好ましく、２〜２０原子％程度であるのがより好ましい。このように、水素（Ｈ）が所定量含有されていると、光の照射によって水素が放出され、分離層１２０に内圧が発生し、それが上下の薄膜を剥離する力となる。アモルファスシリコン中の水素（Ｈ）の含有量は、成膜条件、例えばＣＶＤにおけるガス組成、ガス圧、ガス雰囲気、ガス流量、温度、基板温度、投入パワー等の条件を適宜設定することにより調整することができる。
【００４５】
Ｂ．酸化ケイ素又はケイ酸化合物、酸化チタンまたはチタン酸化合物、酸化ジルコニウムまたはジルコン酸化合物、酸化ランタンまたはランタン酸化化合物等の各種酸化物セラミックス、透電体（強誘電体）あるいは半導体
酸化ケイ素としては、ＳｉＯ、ＳｉＯ2、Ｓｉ3Ｏ2が挙げられ、ケイ酸化合物としては、例えばＫ2ＳｉＯ3、Ｌｉ2ＳｉＯ3、ＣａＳｉＯ3、ＺｒＳｉＯ4、Ｎａ2ＳｉＯ3が挙げられる。
【００４６】
酸化チタンとしては、ＴｉＯ、Ｔｉ2０3、Ｔｉ０2が挙げられ、チタン酸化合物としては、例えば、ＢａＴｉ０4、ＢａＴｉＯ3、Ｂａ2Ｔｉ9Ｏ20、ＢａＴｉ5Ｏ11、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＰｂＴｉＯ3、ＭｇＴｉＯ3、ＺｒＴｉＯ2、ＳｎＴｉＯ4、Ａｌ2ＴｉＯ5、ＦｅＴｉＯ3が挙げられる。
【００４７】
酸化ジルコニウムとしては、ＺｒＯ2が挙げられ、ジルコン酸化合物としては、例えばＢａＺｒＯ3、ＺｒＳｉＯ4、ＰｂＺｒＯ3、ＭｇＺｒＯ3、Ｋ2ＺｒＯ3が挙げられる。
【００４８】
Ｃ．ＰＺＴ、ＰＬＺＴ、ＰＬＬＺＴ、ＰＢＺＴ等のセラミックスあるいは誘電体（強誘電体）
Ｄ．窒化珪素、窒化アルミ、窒化チタン等の窒化物セラミックス
Ｅ．有機高分子材料
有機高分子材料としては、−ＣＨ−、−ＣＯ−（ケトン）、−ＣＯＮＨ−（アミド）、−ＮＨ−（イミド）、−ＣＯＯ−（エステル）、−Ｎ＝Ｎ−（アゾ）、ーＣＨ＝Ｎ−（シフ）等の結合（光の照射によりこれらの結合が切断される）を有するもの、特に、これらの結合を多く有するものであればいかなるものでもよい。また、有機高分子材料は、構成式中に芳香族炭化水素（１または２以上のベンゼン環またはその縮合環）を有するものであってもよい。
【００４９】
このような有機高分子材料の具体例としては、ポリエチレン，ポリプロピレンのようなポリオレフィン，ポリイミド，ポリアミド，ポリエステル，ポリメチルメタクリレート（ＰＭＭＡ），ポリフェニレンサルファイド（ＰＰＳ），ポリエーテルスルホン（ＰＥＳ），エポキシ樹脂等があげられる。
【００５０】
Ｆ．金属
金属としては、例えば、Ａｌ，Ｌｉ，Ｔｉ，Ｍｎ，Ｉｎ，Ｓｎ，Ｙ，Ｌａ，Ｃｅ，Ｎｄ，Ｐｒ，Ｇｄ，Ｓｍまたはこれらのうちの少なくとも１種を含む合金が挙げられる。
【００５１】
また、分離層１２０の厚さは、剥離目的や分離層１２０の組成、層構成、形成方法等の諸条件により異なるが、通常は、１ｎｍ〜２０μｍ程度であるのが好ましく、１０ｎｍ〜２μｍ程度であるのがより好ましく、４０ｎｍ〜１μｍ程度であるのがさらに好ましい。分離層１２０の膜厚が小さすぎると、成膜の均一性が損なわれ、剥離にムラが生じることがあり、また、膜厚が厚すぎると、分離層１２０の良好な剥離性を確保するために、光のパワー（光量）を大きくする必要があるとともに、後に分離層１２０を除去する際に、その作業に時間がかかる。なお、分離層１２０の膜厚は、できるだけ均一であるのが好ましい。
【００５２】
分離層１２０の形成方法は、特に限定されず、膜組成や膜厚等の諸条件に応じて適宜選択される。たとえば、ＣＶＤ（ＭＯＣＶＤ、低圧ＣＶＤ、ＥＣＲ−ＣＶＤを含む）、蒸着、分子線蒸着（ＭＢ）、スパッタリング、イオンプレーティング、ＰＶＤ等の各種気相成膜法、電気メッキ、浸漬メッキ（ディッピング）、無電解メッキ等の各種メッキ法、ラングミュア・プロジェット（ＬＢ）法、スピンコート、スプレーコート、ロールコート等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等が挙げられ、これらのうちの２以上を組み合わせて形成することもできる。
【００５３】
なお、分離層１２０をゾルーゲル法によるセラミックスで構成する場合や、有機高分子材料で構成する場合には、塗布法、特に、スピンコートにより成膜するのが好ましい。
【００５４】
分離層１２０の組成がアモルファスシリコン（ａ−Ｓｉ）の場合には、気相成長法（ＣＶＤ）、特に低圧（ＬＰ）ＣＶＤが、プラズマＣＶＤ、大気圧（ＡＰ）ＣＶＤ及びＥＣＲよりも優れている。
【００５５】
例えばプラズマＣＶＤにより形成されたアモルファスシリコン層中には、比較的多く水素が含有される。この水素の存在により、アモルファスシリコン層をアブレーションさせ易くなるが、成膜時の基板温度が例えば３５０℃を越えると、そのアモルファスシリコン層より水素が放出される。
【００５６】
また、プラズマＣＶＤ膜は密着性が比較的弱く、デバイス製造工程の中のウェット洗浄工程にて、基板１００と被転写層１４０とが分離される虞がある。
【００５７】
この点、ＬＰＣＶＤ膜は、水素が放出される虞が無く、しかも十分な密着性を確保できる点で優れている。
【００５８】
ここで、アブレーションとは、照射光を吸収した固定材料（分離層１２０の構成材料）が光化学的または熱的に励起され、その表面や内部の原子または分子の結合が切断されて放出することをいい、主に、分離層１２０の構成材料の全部または一部が溶融、蒸散（気化）等の相変化を生じる現象として現れる。また、前記相変化によって微小な発砲状態となり、結合力が低下することもある。
【００５９】
［工程３］
次に、図３（Ｂ）に示すように、分離層１２０上に、被転写層（薄膜デバイス層）１４０を形成する。
【００６０】
この薄膜デバイス層１４０のＫ部分（図３（Ｂ）において１点線鎖線で囲んで示される部分）の拡大断面図を、図３（Ｂ）中に示す。図示されるように、薄膜デバイス層１４０は、例えば、ＳｉＯ2膜（中間層）１４２上に形成されたＴＦＴ（薄膜トランジスタ）を含んで構成され、このＴＦＴは、ポリシリコン層にｎ型不純物を導入して形成されたソース，ドレイン層１４６と、チャネル層１４４と、ゲート絶縁膜１４８と、ゲート電極１５０と、層間絶縁膜１５４と、例えばアルミニュウムからなる電極１５２とを具備する。
【００６１】
ここで、この薄膜デバイス層１４０は、ポリシリコンＴＦＴと接続される配線層のうち、カード基板２０に形成された配線１８Ａ〜１８Ｃと接続される端部が、露出端部１４１として形成されている。
【００６２】
本実施の形態では、分離層１２０に接して設けられる中間層としてＳｉ０2膜を使用しているが、Ｓｉ3Ｎ4などのその他の絶縁膜を使用することもできる。Ｓｉ０2膜（中間層）の厚みは、その形成目的や発揮し得る機能の程度に応じて適宜決定されるが、通常は、１０nm〜５μm程度であるのが好ましく、４０nm〜１μm程度であるのがより好ましい。中間層は、種々の目的で形成され、例えば、被転写層１４０を物理的または化学的に保護する保護層，絶縁層，導電層，レーザー光の遮光層，マイグレーション防止用のバリア層，反射層としての機能の内の少なくとも１つを発揮するものが挙げられる。
【００６３】
なお、場合によっては、Ｓｉ０2膜等の中間層を形成せず、分離層１２０上に直接被転写層（薄膜デバイス層）１４０を形成してもよい。
【００６４】
ＩＣカードのための薄膜素子としては、ＴＦＴの他に、例えば、薄膜ダイオードや、シリコンのＰＩＮ接合からなる光電変換素子（光センサ、太陽電池）やシリコン抵抗素子、その他の薄膜半導体デバイス、電極（例：ＩＴＯ、メサ膜のような透明電極）、スイッチング素子、メモリー、圧電素子等のアクチュエータ、マイクロミラー（ピエゾ薄膜セラミックス）、磁気記録薄膜ヘッド、コイル、インダクター、薄膜高透磁材料およびそれらを組み合わせたマイクロ磁気デバイス、フィルター、反射膜、ダイクロイックミラー等がある。
【００６５】
このような薄膜素子（薄膜デバイス）は、その形成方法との関係で、通常、比較的高いプロセス温度を経て形成される。したがって、この場合、前述したように、基板１００としては、そのプロセス温度に耐え得る信頼性の高いものが必要となる。
【００６６】
［工程４］
次に、図４に示すように、薄膜デバイス層１４０を、カード基板２０上に導電性接着層１６０を介して接着する。このとき、カード基板２０上に予め形成された配線１８Ａ〜１８Ｃと、薄膜デバイス層１４０の露出端部１４１とが対向される。
【００６７】
導電性接着層１６０の好適な例としては、ＡＣＦ（ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ：異方性導電膜）であり、配線１８Ａ〜１８Ｃと露出端部１４１との間には、例えばＡＣＦが配置され、基板１００とカード基板２０が外側から加圧され、配線１８Ａ〜１８Ｃと露出端部１４１とが熱圧着される。加圧により、ＡＣＦの接着剤中に含有される導電粒子１６１も加圧され、配線１８Ａ〜１８Ｃと露出端部１４１とが、加圧された導電粒子１６１を介して電気的に接続される。ＡＣＦを用いると、厚さ方向のみで導通が確保されるため、隣接する配線１８Ａ〜１８Ｃ同士または露出端部１４１同士がショートすることを防止できる。なお、他の導電性接着剤を用いることもでき、導電性接着層１６０の接着剤の材質としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気硬化型接着剤等の各種硬化型接着剤が挙げられる。接着剤の組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等、いかなるものでもよい。
【００６８】
前記硬化型接着剤を用いる場合、例えばカード基板２０上に硬化型接着剤を塗布し、その上に被転写層（薄膜デバイス層）１４０を接合した後、硬化型接着剤の特性に応じた硬化方法により前記硬化型接着剤を硬化させて、被転写層（薄膜デバイス層）１４０とカード基板２０とを接着し、固定する。
【００６９】
接着剤が光硬化型の場合、透明のカード基板２０または光透過性の基板１００の一方の外側からあるいは両外側から光を照射する。この場合、導電性接着層１６０中の接着剤としては、薄膜デバイス層に影響を与えにくい紫外線硬化型などの光硬化型接着剤が好ましい。
【００７０】
［工程５］
次に、図５の矢印Ａに示すように、基板１００の裏面側から光を照射する。
【００７１】
この光は、基板１００を透過した後に分離層１２０に照射される。これにより、分離層１２０に層内剥離および／または界面剥離が生じ、結合力が減少または消滅する。
【００７２】
分離層１２０の層内剥離および／または界面剥離が生じる原理は、分離層１２０の構成材料にアブレーションが生じること、また、分離層１２０に含まれているガスの放出、さらには照射直後に生じる溶融、蒸散等の相変化によるものであることが推定される。
【００７３】
ここで、アブレーションとは、照射光を吸収した固定材料（分離層１２０の構成材料）が光化学的または熱的に励起され、その表面や内部の原子または分子の結合が切断されて放出することをいい、主に、分離層１２０の構成材料の全部または一部が溶融、蒸散（気化）等の相変化を生じる現象として現れる。また、前記相変化によって微小な発砲状態となり、結合力が低下することもある。
【００７４】
分離層１２０が層内剥離を生じるか、界面剥離を生じるか、またはその両方であるかは、分離層１２０の組成や、その他種々の要因に左右され、その要因の１つとして、照射される光の種類、波長、強度、到達深さ等の条件が挙げられる。
【００７５】
照射する光としては、分離層１２０に層内剥離および／または界面剥離を起こさせるものであればいかなるものでもよく、例えば、Ｘ線、紫外線、可視光、赤外線（熱線）、レーザ光、ミリ波、マイクロ波、電子線、放射線（α線、β線、γ線）等が挙げられる。そのなかでも、分離層１２０の剥離（アブレーション）を生じさせ易いという点で、レーザ光が好ましい。
【００７６】
このレーザ光を発生させるレーザ装置としては、各種気体レーザ、固体レーザ（半導体レーザ）等が挙げられるが、エキシマレーザ、Ｎｄ−ＹＡＧレーザ、Ａｒレーザ、ＣＯ2レーザ、ＣＯレーザ、Ｈｅ−Ｎｅレーザ等が好適に用いられ、その中でもエキシマレーザが特に好ましい。
【００７７】
エキシマレーザは、短波長域で高エネルギーを出力するため、極めて短時間で分離層１２０にアブレーションを生じさせることができ、よって隣接するカード基板２０や基板１００等に温度上昇をほとんど生じさせることなく、すなわち劣化、損傷を生じさせることなく、分離層１２０を剥離することができる。
【００７８】
また、分離層１２０にアブレーションを生じさせるに際して、光の波長依存性がある場合、照射されるレーザ光の波長は、１００ｎｍ〜３５０ｎｍ程度であるのが好ましい。
【００７９】
図７に、基板１００の、光の波長に対する透過率の一例を示す。図示されるように、３００ｎｍの波長に対して透過率が急峻に増大する特性をもつ。このような場合には、３００ｎｍ以上の波長の光（例えば、波長３０８ｎｍのＸｅ−Ｃｌエキシマレーザー光）を照射する。
【００８０】
また、分離層１２０に、例えばガス放出、気化、昇華等の相変化を起こさせて分離特性を与える場合、照射されるレーザ光の波長は、３５０から１２００ｎｍ程度であるのが好ましい。
【００８１】
また、照射されるレーザ光のエネルギー密度、特に、エキシマレーザの場合のエネルギー密度は、１０〜５０００ｍＪ／ｃｍ2程度とするのが好ましく、１００〜５００ｍＪ／ｃｍ2程度とするのがより好ましい。また、照射時間は、１〜１０００ｎｓｅｃ程度とするのが好ましく、１０〜１００ｎｓｅｃ程度とするのがより好ましい。エネルギー密度が低いかまたは照射時間が短いと、十分なアブレーション等が生じず、また、エネルギー密度が高いかまたは照射時間が長いと、分離層１２０を透過した照射光により被転写層１４０に悪影響を及ぼすおそれがある。
【００８２】
なお、レーザ光に代表される照射光は、その強度がほぼ均一となるように照射されるのであれば、照射光の照射方向は、分離層１２０に対し垂直な方向に限らず、分離層１２０に対し所定角度傾斜した方向であってもよい。
【００８３】
次に、図５の矢印Ｂに示すように、基板１００に力を加えて、この基板１００を分離層１２０から離脱させる。図５では図示されないが、この離脱後、基板１００上に分離層が付着することもある。
【００８４】
［工程６］
次に、残存している分離層１２０を、例えば洗浄、エッチング、アッシング、研磨等の方法またはこれらを組み合わせた方法により除去する。これにより、図６に示すように、被転写層（薄膜デバイス層）１４０が、カード基板２０に転写され、カード基板２０上には、元々形成されていたコネクタ１２、配線１８Ａ〜１８Ｃに加えて、図１に示すＩ／Ｏ１４，ＲＯＭ１６及びそれらを接続する配線１８Ｄが搭載されることになる。しかも、カード基板２０と被転写層１４０とは、上述した配線１８Ａ〜１８Ｃと露出端部１４１とが導電性接着層１６０にて電気的に接続されている。従って、転写後に煩雑な配線作業を省力することができる。
【００８５】
なお、離脱した基板１００にも分離層の一部が付着している場合には同様に除去する。なお、基板１００が石英ガラスのような高価な材料、希少な材料で構成されている場合等には、基板１００は、好ましくは再利用（リサイクル）に供される。すなわち、再利用したい基板１００に対し、本発明を適用することができ、有用性が高い。
【００８６】
以上のような各工程を経て、被転写層（薄膜デバイス層）１４０のカード基板２０への転写が完了してＲＯＭカード１０が完成する。その後、必要により、被転写層（薄膜デバイス層）１４０に隣接するＳｉＯ2膜の除去や、被転写層１４０の表面のうちコネクタ１２を除く領域での保護膜の形成等を行うことができる。
【００８７】
本実施の形態では、被剥離物である被転写層（薄膜デバイス層）１４０自体を直接に剥離するのではなく、被転写層（薄膜デバイス層）１４０に接合された分離層に１２０において剥離するため、被剥離物（被転写層１４０）の特性、条件等にかかわらず、容易かつ確実に、しかも均一に剥離（転写）することができ、剥離操作に伴う被剥離物（被転写層１４０）へのダメージもなく、被転写層１４０の高い信頼性を維持することができる。
【００８８】
（第２の実施の形態）
第１の実施の形態にて説明したＲＯＭカードのより具体的な製造プロセスの例を、図２及び図８〜図１９を用いて説明する。
【００８９】
（工程１）
本実施の形態においても、図２に示すように、まず、カード基板２０上に、コネクタ１２、配線１８Ａ〜１８Ｃを形成する。
【００９０】
（工程２）
図８に示すように、透光性基板（例えば石英基板）１００上に、分離層（例えば、ＬＰＣＶＤ法により形成されたアモルファスシリコン層）１２０と、中間層（例えば、ＳｉＯ2膜）１４２と、アモルファスシリコン層（例えばＬＰＣＶＤ法により形成される）１４３とを順次に積層形成し、続いて、アモルファスシリコン層１４３の全面に上方からレーザー光を照射し、アニールを施す。これにより、アモルファスシリコン層１４３は再結晶化してポリシリコン層となる。
【００９１】
（工程３）
続いて、図９に示すように、レーザーアニールにより得られたポリシリコン層をパターニングして、アイランド１４４ａ，１４４ｂを形成する。
【００９２】
（工程４）
図１０に示すように、アイランド１４４ａ，１４４ｂを覆うゲート絶縁膜１４８ａ，１４８ｂを、例えば、ＣＶＤ法により形成する。
【００９３】
（工程５）
図１１に示すように、ポリシリコンあるいはメタル等からなるゲート電極１５０ａ，１５０ｂを形成する。
【００９４】
（工程６）
図１２に示すように、ポリイミド等からなるマスク層１７０を形成し、ゲート電極１５０ｂおよびマスク層１７０をマスクとして用い、セルフアラインで、例えばボロン（Ｂ）のイオン注入を行う。これによって、ｐ+層１７２ａ，１７２ｂが形成される。
【００９５】
（工程７）
図１３に示すように、ポリイミド等からなるマスク層１７４を形成し、ゲート電極１５０ａおよびマスク層１７４をマスクとして用い、セルフアラインで、例えばリン（Ｐ）のイオン注入を行う。これによって、ｎ+層１４６ａ，１４６ｂが形成される。
【００９６】
（工程８）
図１４に示すように、層間絶縁膜１５４を形成し、選択的にコンタクトホール形成後、電極１５２ａ〜１５２ｄを形成する。
【００９７】
（工程９）
次に、図１５に示すように、層間絶縁膜１５４上に保護膜１７６を形成する。このとき、アモルファスシリコン層２０の露出端部２２と電気的に接続される電極の端部は、保護膜１７６に覆われない露出端部とされる。図１５では、電極１５２ａの露出端部１４１を示している。
【００９８】
このようにして形成されたＣＭＯＳ構造のＴＦＴが、図３（Ｂ）〜図６における被転写層（薄膜デバイス層）１４０に該当する。
【００９９】
（工程１０）
上述した被転写層１４０は、図１６に示すように、一枚のガラス基板１８０に多数同時に製造することができる。そこで、このガラス基板１８０をプローブ装置にセットし、ガラス基板１８０上の各々被転写層１４０の露出端部１４１に触針をコンタクトして、各々の被転写層１４０の電気的特性検査を実施する。そして、不良と判定された被転写層１４０にはインカーまたはスクラッチ針などにてマーキングする。
【０１００】
その後、ガラス基板１８０上の多数の被転写層１４０を個々にダイシングする。この際、マーキングの有無により、個々の被転写層１４０を、不良品と良品とに選別しておく。なお、ダイシング後に、個々の被転写層１４０の電気的特性検査を実施しても良い。
【０１０１】
（工程１１）
図１７に示すように、カード基板２０上及び露出端部１４１上に、ＡＣＦ１６０を形成し、次に、図６にて説明した場合と同様に、そのＡＣＦ１６０を介して、良品の被転写層１４０を貼り付け、熱と圧力とにより接着する。このとき、カード基板２０上の配線１８Ａ〜１８Ｃと、被転写層１４０の露出端部１４１とは、ＡＣＦ１６０中の導電粒子１６１を介して導通される。被転写層１４０は、カード基板２０に搭載する数分だけ貼り付けることができ、本実施の形態では一つの被転写層１４０がカード基板２０に貼り付けられる。
【０１０２】
（工程１２）
図１８の矢印Ａに示すように、透光性基板１００の裏面から、例えば、Ｘｅ−Ｃｌエキシマレーザー光を照射する。これにより、分離層１２０の層内および／または界面において剥離を生じせしめる。この結果、分離層１２０の結合力が低下するので、この分離層１２０を境として、図１８の矢印Ｂに示すように被転写層１４０より基板１００を引き剥がす。
【０１０３】
さらに、分離層１２０をエッチングにより除去する。これにより、コネクタ１２及び配線１８Ａ，１８Ｂが形成されたカード基板２０上に、図１に示すＩ／Ｏ１４、ＲＯＭ１６及び配線１８Ｄを含む被転写層１４０が転写される。そして、被転写層１４０の表面のうち、コネクタ１２を除く領域に保護膜１７８を形成することで、図１９に示すようにＲＯＭカード１０が完成する。
【０１０４】
（第３の実施の形態）
この第３の実施の形態は、第１，第２の実施の形態にて説明した製造方法を用いて、図１とは異なるＩＣカードを製造するものである。このＩＣカードの他の例を、図２０（Ａ）〜（Ｃ）を参照して説明する。
【０１０５】
図２０（Ａ）に示すＩＣカードは、コネクタ１２と配線２２とが形成されたカード基板２０上に、メモリ例えば不揮発性メモリ３０を有する被転写層１４０を転写したメモリカードである。
【０１０６】
図２０（Ｂ）に示すＩＣカードは、コネクタ１２と配線２２，２４とが形成されたカード基板２０上に、メモリ例えば不揮発性メモリ３０、ＣＰＵ４０及びそれらを接続する配線４４を有する被転写層１４０を転写したものである。
【０１０７】
図２０（Ｃ）では、被転写層１４０が、図２０（Ｂ）の構成要素に加えて、Ｉ／Ｏ５０と、Ｉ／Ｏ５０及びメモリ３０を接続する配線３２と、Ｉ／Ｏ５０及びＣＰＵ４０を接続する配線４２とを有している。この場合、カード基板２０上には、コネクタ１２と、そのコネクタ１２及びＩ／Ｏ５０を接続する配線２６が形成され、そのカード基板２０上に被転写層１４０が転写されている。
【０１０８】
この他、被転写層１４０としてＩ／Ｏのみを搭載しても良い。
【０１０９】
このように、被転写層１４０に内蔵される回路及び配線を変えることで、種々のＩＣカードを製造することができる。
【０１１０】
（第４の実施の形態）
この第４の実施の形態は、２種以上の被転写層をカード基板２０上に転写して、ＩＣカードを製造するものである。この種のＩＣカードの例を図２１（Ａ）（Ｂ）を参照して説明する。
【０１１１】
図２１（Ａ）に示すＩＣカードは、カード基板２０上に、第１，第２の被転写層１４０，４００を転写して製造される。
【０１１２】
第１の被転写層１４０は上述した第１，第２の実施の形態にて説明した製造方法により製造されるものである。この被転写層１４０は、上述したメモリ３０、ＣＰＵ４０及びＩ／Ｏ５０に加えて、表示駆動回路６０を有している。これらは、上述したポリシリコンＴＦＴを能動素子として構成できる。また、この被転写層１４０はさらに、メモリ３０と表示駆動回路６０とを接続する配線３４と、ＣＰＵ４０と表示駆動回路６０とを接続する配線４６とを含んでいる。
【０１１３】
一方、第２の被転写層４００は、表示部例えば液晶表示部７０を含んでいる。この液晶表示部７０の各画素に設けられたスイッチング素子は、例えばアモルファスシリコンＴＦＴにて形成することができる。各画素は、スイッチング素子に接続された画素電極と、スイッチング素子を介して印加された電圧を保持する保持容量とを有する。カード基板２０がガラス基板等の透光性を有するのであれば、画素電極はＩＴＯなどの透明電極からなり、液晶表示部７０は透過型液晶表示部となる。一方、この液晶表示部を反射型液晶表示部とするには、画素電極を金属からなる反射電極とすればよい。また、カード基板２０がプラスチックなどの光を透過しにくい材質であれば、液晶表示部７０は反射型液晶表示部となる。この場合、画素電極を上述のように反射電極とするか、あるいはカード基板２０上に予め反射層を形成し、その上に被転写層となるＴＦＴおよび透明画素電極を転写して構成する、などとすればよい。
【０１１４】
このように、第１，第２の被転写層１４０，４００は、この第３の実施の形態では、各被転写層の半導体素子の半導体層の材質が異なっている。もちろん、液晶表示部７０のスイッチング素子をポリシリコンＴＦＴとすれば、一つの被転写層中に液晶表示部７０を含めることができる。ただし、画素のスイッチング素子としては、リーク電流が小さく、さほど移動度が高く求められないアモルファスシリコンＴＦＴを好適に使用することができる。
【０１１５】
この第１，第２の被転写層１４０，４００が転写されるカード基板２０上には、図２０（Ｃ）と同じくコネクタ１２及び配線２６が形成されることに加えて、第１，第２被転写層１４０，４００間を接続する配線２８が形成される。
【０１１６】
次に、図２１（Ｂ）に示すＩＣカードは、図２１（Ａ）に示す構成要素に加えて、さらに電池例えば太陽電池８０を搭載している。こうすると、メモリ３０に例えばＳＲＡＭなどの揮発性メモリを用いても、それを常時バックアップすることができる。太陽電池８０は例えばアモルファスシリコン太陽電池にて構成できる。従って、この太陽電池８０の領域を第３の被転写層６００として、カード基板２０に転写するようにしている。この場合、カード基板２０には、図２１（Ａ）に示すコネクタ１２及び配線２６，２８に加えて、第３の被転写層６００を第１，第２転写層１４０，４００と接続するための配線２９が形成される。
【０１１７】
（第５の実施の形態）
本実施の形態は、図２２に示すように、転写体であるカード基板２０上に、図２１（Ａ）に示す第１の被転写層１４０と、図２１（Ａ）に示す第２の被転写層４００とを転写して、ＩＣカードを製造するものである。このとき、カード２０上には予めコネクタ１２及び配線２６，２９が形成されており、第１，第２の被転写層１４０，４００は、配線２６，２９と導通するようにして転写される。
【０１１８】
以下、図２２に示すＩＣカードの製造方法について、図２３〜図２９を参照して説明する。なお、第１の被転写層１４０については、第２の実施の形態にて説明したものと回路構成が相違するのみで、第２の実施の形態にて説明した被転写層１４０の製造方法をそのまま利用できる。以下、第２の被転写層４００を用いた液晶表示部７０の製造方法について説明する。なお、この第５の実施の形態に用いる部材のうち、第２の実施の形態にて用いた部材と同一機能を有する部材については、同一符号を付してその説明を省略する。
【０１１９】
（工程１）
図２３は、液晶表示部８０の元となるアモルファスシリコンＴＦＴを含む第２の被転写層４００の製造工程を示している。ここで、第２の被転写層４００とは、ゲート電極５４０、ゲート絶縁膜５４２、チャンネルとなるアモルファスシリコン層５４４、チャンネル保護膜５４６、ソース・ドレインとなるｎ+型アモルファスシリコン層５４８，５５０、ソース電極５５２、ドレイン電極５５４、画素電極５５６、パッシベーション膜５５８及び後述する中間層５５９である。なお、本実施の形態では反射型液晶表示部を採用し、画素電極５５６を金属にて形成した。
【０１２０】
この第２の被転写層４００は、カード基板２０上に直接に形成するのでなく、第２の被転写層４００の製造のためにのみ用いる基板例えば透明基板４０２上に形成される。この透明基板４０２は、第２の被転写層４００を形成するための最高プロセス温度に耐える耐熱性を有する。
【０１２１】
また、図２３では、透明基板４００上に例えばアモルファスシリコンにて形成された第１分離層４０４を形成している。この第１分離層４０４は、第２の実施の形態における分離層１２０と同様に機能するものである。
【０１２２】
本実施の形態ではさらに、第１分離層４０４上に接して設けられる中間層５５９を設けている。中間層５５９として、Ｓｉ０2、Ｓｉ3Ｎ4などの絶縁膜を使用している。Ｓｉ０2膜（中間層）の厚みは、その形成目的や発揮し得る機能の程度に応じて適宜決定されるが、通常は、１０nm〜５μm程度であるのが好ましく、４０nm〜１μm程度であるのがより好ましい。中間層は、種々の目的で形成され、例えば、第２の被転写層４００を物理的または化学的に保護する保護層，絶縁層，導電層，レーザー光の遮光層，マイグレーション防止用のバリア層，反射層としての機能の内の少なくとも１つを発揮するものが挙げられる。
【０１２３】
なお、場合によっては、Ｓｉ０2膜等の中間層を形成せず、第１分離層４０４上に直接ゲート電極５４０、ゲート絶縁膜５４２などを形成してもよい。
【０１２４】
本実施の形態ではさらに、中間層５５９及び第１分離層４０４にコンタクトホール５５３を形成し、ソース電極材料を該コンタクトホール５５３に充填し、後に第１分離層４０４より下層が除去された際に露出する露出端部５２２を形成している。なお、ゲート電極５４０の露出端部５２２（図示せず）は、中間層５５９に設けられるコンタクトホールにゲート電極材料を充填することで形成される。
【０１２５】
（工程２）
次に、図２４に示すように、被転写層４００上に、第２分離層として例えば熱溶融性接着層４１０を形成する。このとき、アモルファスシリコンＴＦＴの表層に生じていた段差が、熱溶融性接着剤４１０により平坦化される。
【０１２６】
この熱溶融性接着層４１０として、薄膜素子への不純物（ナトリウム、カリウムなど）汚染の虞が少ない、例えばプルーフワックス（商品名）などのエレクトロンワックスを挙げることができる。
【０１２７】
（工程３）
さらに、図２４に示すように、第２分離層である熱溶融性接着層４１０の上に、一次転写体４２０を接着する。この一次転写体４２０は、第２の被転写層４００の製造後に接着されるものであるので、第２の被転写層４００の製造時のプロセス温度などに対する制約はなく、常温時に保型性さえあればよい。本実施の形態ではガラス基板、合成樹脂など、比較的安価で保型性のある材料を用いている。
【０１２８】
（工程４）
次に、図２５の矢印Ａに示すように、透明基板４０２の裏面側から光を照射する。
【０１２９】
この光は、透明基板４０２を透過した後に第１分離層４０４に照射される。これにより、第１分離層４０４に層内剥離および／または界面剥離が生じ、結合力が減少または消滅する。
【０１３０】
次に、図２５の矢印Ｂに示すように、透明基板４０２に力を加えて、この基板４０２を第１分離層４０４から離脱させる。
【０１３１】
（工程５）
次に、被転写層４００の下面に残存している第１分離層４０４を、例えば洗浄、エッチング、アッシング、研磨等の方法またはこれらを組み合わせた方法により除去する。これにより、図２６に示すように、第２の被転写層（薄膜デバイス層）４００が、一次転写体４２０に一次転写されたことになる。このとき、ソース電極５５２の一部は、コンタクトホール５５３を介して露出して、露出端部５２２が形成される。ゲート電極５４０の一部も同様に露出される。
【０１３２】
なお、離脱した透明基板４０２にも第１分離層４０４の一部が付着している場合には同様に除去する。なお、基板４０２が石英ガラスのような高価な材料、希少な材料で構成されている場合等には、基板４０２は、好ましくは再利用（リサイクル）に供される。すなわち、再利用したい基板４０２に対し、本発明を適用することができ、有用性が高い。
【０１３３】
（工程６）
次に、図２７に示すように、第２の被転写層４００を、カード基板２０上に導電性接着層４３０を介して接合する。このとき、カード基板２０上に予め形成された配線２９と、第２の被転写層４００の露出端部５２２とが対向される。
【０１３４】
導電性接着層４３０としては、第２の実施の形態と同様にＡＣＦを用い、露出端部５２２と配線２９とは、その間に挟まれて加熱加圧される導電粒子４３１を介して電気的に接続される。
【０１３５】
なお、二次転写体として機能するカード基板２０は、平板であっても、湾曲板であってもよい。また、二次転写体であるカード基板２０は、第２の被転写層４００を形成するための基板４０２に比べ、耐熱性、耐食性等の特性が劣るものであってもよい。その理由は、基板４０２側に第２の被転写層４００を形成し、その後、第２の被転写層４００を二次転写体であるカード基板２０に転写するため、このカード基板２０に要求される特性、特に耐熱性は、第２の被転写層４００の形成の際の温度条件等に依存しないからである。この点は、一次転写体４２０についても同様である。
【０１３６】
したがって、第２の被転写層４００の形成の際の最高温度をＴmaxとしたとき、一次、二次転写体４２０，２０の構成材料として、ガラス転移点（Ｔｇ）または軟化点がＴmax以下のものを用いることができる。例えば、一次、二次転写体４２０，２０は、ガラス転移点（Ｔｇ）または軟化点が好ましくは８００℃以下、より好ましくは５００℃以下、さらに好ましくは３２０℃以下の材料で構成することができる。
【０１３７】
（工程７）
次に、熱溶融性樹脂層４１０を熱により溶融させ、この熱溶融性樹脂層４１０を境にして、被転写層４００を一次転写体４２０より引き剥がす。さらに、ＴＦＴの下面に残存している熱溶融性樹脂層４１０を、例えば有機溶剤により除去する。これにより、図２８の右側に示すように、第２の被転写層４００が二次転写体であるカード基板２０に転写される。この図２８の右側の状態は、図２３に示す基板４０２及び第１分離層４０４を、二次転写体であるカード基板２０及び導電性接着層４３０に置き換えたものと同じとなる。従って、ＴＦＴの製造工程に用いた基板４０２に対する第２の被転写層４００の積層関係が、二次転写体であるカード基板２０上にて確保される。このため、画素電極５５６が露出され、アクティブマトリクス基板として利用できる。
【０１３８】
なお、ＩＣカードとして一次転写体があっても不都合でない場合には、特に一次転写体がプラスチックなどである場合には、一次転写体を必ずしも引き剥がす必要はない。この場合には、第２分離層１４０は後に分離する必要が無いことから、接合層として機能するものであればよい。
【０１３９】
（工程８）
次に、図２８の左側に示すように、図２１（Ａ）の各種回路及び配線が形成された第１の被転写層１４０を、カード基板２０上に導電性接着層４４０を介して接着する。このとき、カード基板２０上に予め形成された配線２６，２９（図２８では配線２６は図示せず）と、第１の被転写層１４０の露出端部１４１とが対向される。
【０１４０】
導電性接着層４４０としてＡＣＦを用い、露出端部１４１と配線２６，２９とは、その間に挟まれて加熱加圧される導電粒子４４１を介して電気的に接続される。
【０１４１】
（工程９）
図２８の左側に示すように、基板１００の裏面から、例えば、Ｘｅ−Ｃｌエキシマレーザー光を照射する。これにより、分離層１２０の層内および／または界面において剥離を生じせしめる。この結果、分離層１２０の結合力が低下するので、この分離層１２０を境として、第１の被転写層１４０より基板１００を引き剥がす。
【０１４２】
さらに、分離層１２０をエッチングにより除去する。これにより、図２１（Ａ）に示すように、カード基板２０上にて、かつ配線２６，２９と導通された状態にて、第１，第２の被転写層１４０，４００が転写される。
【０１４３】
（工程１０）
最後に、このアクティブマトリクス層として機能する第２の被転写層４００を用いて、液晶表示部７０を製造する。この際、図２９の通り、アクティブマトリクス層である第２の被転写層４００と、共通透明電極２３２が形成された対向基板２３０とがシール材２３４により貼り合わされて、その間に液晶２３６を封入する封入工程が実施される。この際、予め、第２の被転写層４００の表面に配向膜を形成して配向処理が施される。対向基板２３０も同様に、透明共通電極２３２の表面が配向処理されている。
【０１４４】
この後、対向基板２３０表面に偏光板を取り付け、カード基板２０の液晶表示部７０以外の表面を保護膜で覆って、ＩＣカードが完成する。
【０１４５】
なお、第５の実施の形態では、第２の被転写層４００を２度転写によりカード基板２０上に転写したが、第１の被転写層１４０の場合と同様に１度転写で行うことも可能である。このとき、１度転写により画素電極が露出するように構成すればよい。
【０１４６】
また、画素電極５５６は、被転写層４００が転写された後に、ＴＦＴに接続するように形成してもよい。
【０１４７】
また、液晶表示部７０は必ずしもアクティブマトリクス型液晶表示装置に限らず、数字、キャラクタなどの定型パターンを表示するものでも良い。
【０１４８】
以上、本発明をＩＣカードに適用したものについて説明したが、本発明は必ずしもＩＣカードに限らず、同様な製造方法により製造されるカード状でない薄膜集積回路装置にも適用できる。
【０１４９】
【実施例】
次に、被転写層１４０の製造に関する具体的実施例について説明する。
【０１５０】
（実施例１）
縦５０mm×横５０mm×厚さ１．１mmの石英基板（軟化点：１６３０℃、歪点：１０７０℃、エキシマレーザの透過率：ほぼ１００％）を用意し、この石英基板の片面に、分離層（レーザ光吸収層）として非晶質シリコン（ａ−Ｓｉ）膜を低圧ＣＶＤ法（Ｓｉ2 Ｈ6 ガス、４２５℃）により形成した。分離層の膜厚は、１００nmであった。
【０１５１】
次に、分離層上に、中間層としてＳｉＯ2 膜をＥＣＲ−ＣＶＤ法（ＳｉＨ4 ＋Ｏ2 ガス、１００℃）により形成した。中間層の膜厚は、２００nmであった。
【０１５２】
次に、中間層上に、被転写層として膜厚５０nmの非晶質シリコン膜を低圧ＣＶＤ法（Ｓｉ2 Ｈ6 ガス、４２５℃）により形成し、この非晶質シリコン膜にレーザ光（波長３０８nm）を照射して、結晶化させ、ポリシリコン膜とした。その後、このポリシリコン膜に対し、所定のパターンニングを施し、薄膜トランジスタのソース・ドレイン・チャネルとなる領域を形成した。この後、１０００°Ｃ以上の高温によりポリシリコン膜表面を熱酸化してゲート絶縁膜ＳｉＯ2 を形成した後、ゲート絶縁膜上にゲート電極（ポリシリコンにＭｏ等の高融点金属が積層形成された構造）を形成し、ゲート電極をマスクとしてイオン注入することによって、自己整合的（セルファライン）にソース・ドレイン領域を形成し、薄膜トランジスタを形成した。この後、必要に応じて、ソース・ドレイン領域に接続される電極及び配線、ゲート電極につながる配線が形成される。これらの電極や配線にはＡｌが使用されるが、これに限定されるものではない。また、後工程のレーザー照射によりＡｌの溶融が心配される場合は、Ａｌよりも高融点の金属（後工程のレーザー照射により溶融しないもの）を使用してもよい。最後にパッシベーション膜を形成し、その際ソース線、ゲート線の端部を露出させた。
【０１５３】
次に、前記薄膜トランジスタの上に、導電性接着剤を塗布しさらにその塗膜に、転写体としてプラスチック製カード基板を接合した。カード基板には予め配線パターンが形成され、その配線パターンとの導通を取るために、予め位置合わせした後に接合した。
【０１５４】
次に、Ｘｅ−Ｃｌエキシマレーザ（波長：３０８nm）を石英基板側から照射し、分離層に剥離（層内剥離および界面剥離）を生じさせた。照射したＸｅ−Ｃｌエキシマレーザのエネルギー密度は、２５０mJ/cm2、照射時間は、２０nsecであった。なお、エキシマレーザの照射は、スポットビーム照射とラインビーム照射とがあり、スポットビーム照射の場合は、所定の単位領域（例えば８mm×８mm）にスポット照射していく。また、ラインビーム照射の場合は、所定の単位領域（例えば３７８mm×０．１mmや３７８mm×０．３mm（これらはエネルギーの９０％以上が得られる領域））を同じくしていく。
【０１５５】
この後、石英基板とカード基板（転写体）とを分離層において引き剥がし、石英基板上に形成された薄膜トランジスタおよび中間層を、カード基板側に転写した。
【０１５６】
その後、カード基板側の中間層の表面に付着した分離層を、エッチングや洗浄またはそれらの組み合わせにより除去した。また、石英基板についても同様の処理を行い、再使用に供した。
【０１５７】
（実施例２）
分離層を、Ｈ（水素）を２０at％含有する非晶質シリコン膜とした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１５８】
なお、非晶質シリコン膜中のＨ量の調整は、低圧ＣＶＤ法による成膜時の条件を適宜設定することにより行った。
【０１５９】
（実施例３）
分離層を、スピンコートによりゾル−ゲル法で形成したセラミックス薄膜（組成：ＰｂＴｉＯ3 、膜厚：２００nm）とした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１６０】
（実施例４）
分離層を、スパッタリングにより形成したセラミックス薄膜（組成：ＢａＴｉＯ3 、膜厚：４００nm）とした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１６１】
（実施例５）
分離層を、レーザ−アブレーション法により形成したセラミックス薄膜（組成：Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 （ＰＺＴ）、膜厚：５０nm）とした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１６２】
（実施例６）
分離層を、スピンコートにより形成したポリイミド膜（膜厚：２００nm）とした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１６３】
（実施例７）
分離層を、スピンコートにより形成したポリフェニレンサルファイド膜（膜厚：２００nm）とした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１６４】
（実施例８）
分離層を、スパッタリングにより形成したＡｌ層（膜厚：３００nm）とした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１６５】
（実施例９）
照射光として、Ｋｒ−Ｆエキシマレーザ（波長：２４８nm）を用いた以外は実施例２と同様にして、薄膜トランジスタの転写を行った。なお、照射したレーザのエネルギー密度は、２５０mJ/cm2、照射時間は、２０nsecであった。
【０１６６】
（実施例１０）
照射光として、Ｎｄ−ＹＡＩＧレーザ（波長：１０６８nm）を用いた以外は実施例２と同様にして薄膜トランジスタの転写を行った。なお、照射したレーザのエネルギー密度は、４００mJ/cm2、照射時間は、２０nsecであった。
【０１６７】
（実施例１１）
被転写層として、高温プロセス１０００℃によるポリシリコン膜（膜厚８０nm）の薄膜トランジスタとした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１６８】
（実施例１２）
転写体として、ポリカーボネート（ガラス転移点：１３０℃）製の透明基板を用いた以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１６９】
（実施例１３）
転写体として、ＡＳ樹脂（ガラス転移点：７０〜９０℃）製の透明基板を用いた以外は実施例２と同様にして、薄膜トランジスタの転写を行った。
【０１７０】
（実施例１４）
転写体として、ポリメチルメタクリレート（ガラス転移点：７０〜９０℃）製の透明基板を用いた以外は実施例３と同様にして、薄膜トランジスタの転写を行った。
【０１７１】
（実施例１５）
転写体として、ポリエチレンテレフタレート（ガラス転移点：６７℃）製の透明基板を用いた以外は、実施例５と同様にして、薄膜トランジスタの転写を行った。
【０１７２】
（実施例１６）
転写体として、高密度ポリエチレン（ガラス転移点：７７〜９０℃）製の透明基板を用いた以外は実施例６と同様にして、薄膜トランジスタの転写を行った。（実施例１７）
転写体として、ポリアミド（ガラス転移点：１４５℃）製の透明基板を用いた以外は実施例９と同様にして、薄膜トランジスタの転写を行った。
【０１７３】
（実施例１８）
転写体として、エポキシ樹脂（ガラス転移点：１２０℃）製の透明基板を用いた以外は実施例１０と同様にして、薄膜トランジスタの転写を行った。
【０１７４】
（実施例１９）
転写体として、ポリメチルメタクリレート（ガラス転移点：７０〜９０℃）製の透明基板を用いた以外は実施例１１と同様にして、薄膜トランジスタの転写を行った。
【０１７５】
実施例１〜１９について、それぞれ、転写された薄膜トランジスタの状態を肉眼と顕微鏡とで視観察したところ、いずれも、欠陥やムラがなく、均一に転写がなされていた。
【０１７６】
以上述べたように、本発明では、転写技術を用いることで、製造時に使用した基板の制約を受けずに、カード基板を選択でき、薄くて軽量のＩＣカードなどの薄膜集積回路装置、さらには可撓性のあるＩＣカードを提供できる。
【０１７７】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るＩＣカードを概略的に示す平面図である。
【図２】本発明のＩＣカードの製造方法の第１，第２の実施の形態における第１の工程を示す断面図である。
【図３】（Ａ）（Ｂ）は、本発明のＩＣカードの製造方法の第１の実施の形態における第２，第３の工程を示す断面図である。
【図４】本発明のＩＣカードの製造方法の第１の実施の形態における第４の工程を示す断面図である。
【図５】本発明のＩＣカードの製造方法の第１の実施の形態における第５の工程を示す断面図である。
【図６】本発明のＩＣカードの製造方法の第１の実施の形態における第６の工程を示す断面図である。
【図７】図３の基板のレーザー光の波長に対する透過率の変化を示す図である。
【図８】本発明のＩＣカードの製造方法の第２の実施の形態における第２の工程を示す断面図である。
【図９】本発明のＩＣカードの製造方法の第２の実施の形態における第３の工程を示す断面図である。
【図１０】本発明のＩＣカードの製造方法の第２の実施の形態における第４の工程を示す断面図である。
【図１１】本発明のＩＣカードの製造方法の第２の実施の形態における第５の工程を示す断面図である。
【図１２】本発明のＩＣカードの製造方法の第２の実施の形態における第６の工程を示す断面図である。
【図１３】本発明のＩＣカードの製造方法の第２の実施の形態における第７の工程を示す断面図である。
【図１４】本発明のＩＣカードの製造方法の第２の実施の形態における第８の工程を示す断面図である。
【図１５】本発明のＩＣカードの製造方法の第２の実施の形態における第９の工程を示す断面図である。
【図１６】被転写層が多数同時に形成される半導体ウエハを用いて検査工程、ダイシング工程を実施する第１０工程を説明するための図である。
【図１７】本発明のＩＣカードの製造方法の第２の実施の形態における第１１の工程を示す断面図である。
【図１８】本発明のＩＣカードの製造方法の第２の実施の形態における第１２の工程を示す断面図である。
【図１９】本発明のＩＣカードの製造方法の第２の実施の形態における第１３の工程を説明するための図である。
【図２０】（Ａ）〜（Ｃ）は、本発明の第３の実施の形態に係るＩＣカードを概略的に示す平面図である。
【図２１】（Ａ）、（Ｂ）は、本発明の第４の実施の形態に係るＩＣカードを概略的に示す平面図である。
【図２２】本発明の第５の実施の形態に係るＩＣカードを概略的に示す平面図である。
【図２３】本発明のＩＣカードの製造方法の第５の実施の形態における第１の工程を示す断面図である。
【図２４】本発明のＩＣカードの製造方法の第５の実施の形態における第２，３の工程を示す断面図である。
【図２５】本発明のＩＣカードの製造方法の第５の実施の形態における第４の工程を示す断面図である。
【図２６】本発明のＩＣカードの製造方法の第５の実施の形態における第５の工程を示す断面図である。
【図２７】本発明のＩＣカードの製造方法の第５の実施の形態における第６の工程を示す断面図である。
【図２８】本発明のＩＣカードの製造方法の第５の実施の形態における第７〜９の工程を示す断面図である。
【図２９】本発明のＩＣカードの製造方法の第５の実施の形態における第１０の工程を示す断面図である。
【符号の説明】
１０ ＩＣカード
１２ 端子
１４ Ｉ／Ｏ
１６ ＲＯＭ
１８Ａ〜１８Ｄ 配線
２０ カード基板
２２〜２９ 配線
３０ メモリ
３２，３４ 配線
４０ ＣＰＵ
４３，４４，４６ 配線
５０ Ｉ／Ｏ
６０ 表示駆動回路
７０ 表示部
８０ 太陽電池
１００ 基板（製造用基板）
１２０ 分離層（レーザー吸収層）
１４０ 被転写層（第１の被転写層）
１４１ 露出端部（電極露出部）
１６０，４３０，４４０ 導電性接着層
２２０ 液晶
２３０ 対向基板
３００ 転写基板
４００ 第２の被転写層
４０２ 製造用基板
４１０ 第２分離層
４２０ 一次転写体
５５６ 画素電極
５５９ 第１分離層
【発明の属する技術分野】
本発明は、ＩＣカード及び薄膜集積回路装置並びにそれらの製造方法に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
従来より、集積回路（ＩＣ）を含むＩＣカードとして、メモリカード、Ｉ／Ｏ（入出力回路）カード、ＩＳＯ準拠のカードなどが知られている。ここで、ＩＳＯ準拠のカードとは、集積回路としてマイクロプロセッサ、メモリーを含むＩＣカードであり、セキュリティ機能を持たせることが可能であることから、医療、金融などの用途に広く用いられている。また、メモリカードとは、集積回路としてマイクロプロセッサを含まずメモリーだけを多くむＩＣカードであり、パーソナルコンピュータ、電子楽器、ゲーム機などに用いられる携帯用の記憶装置として広く使用されている。Ｉ／Ｏカードとは、モデム、ＬＡＮ、インサーネットなどの諸機能を有するＩＣカードであり、パーソナルコンピュータなどに着脱される入出力装置として広く使用されている。
【０００３】
これらのＩＣカードは、まずシリコン基板を用いてＩＣを形成し、そのシリコンＩＣチップを回路基板に実装して製造されていた。従って、このＩＣカードはＩＣ製造のベースとなるシリコン基板に加えて回路基板を有するため、ＩＣカードが厚くて堅くなり、携帯性が良好でなかった。また、回路基板自体及びＩＣチップの保護層は、ＩＣチップを外力から保護するために比較的厚く形成せざを得ず、この点からもＩＣカードが堅くて重くなっていた。
【０００４】
本発明は、上記事情に鑑みてなされたものであり、その目的は、全く新規な方法を採用して、軽くて薄いＩＣカード及び薄膜集積回路並びにそれらの製造方法を提供することにある。
【０００５】
本発明の他の目的は、可撓性に富むＩＣカードを提供することにある。
【０００６】
【課題を解決するための手段】
上述した課題を解決する本発明は、以下のような構成をしている。
【０００７】
請求項１の発明は、製造用基板上に形成された薄膜集積回路を含む被転写層を、カード基板に転写してＩＣカードを製造する方法であって、
前記製造用基板上に、分離層を形成する第１工程と、
前記分離層上に、前記薄膜集積回路を含む前記被転写層を形成し、かつ、端子となる部分を露出させて電極露出部を形成する第２工程と、
前記カード基板上に配線パターンを形成する第３工程と、
前記配線パターンと前記電極露出部とが導通する位置関係にて、前記被転写層を前記カード基板に接合する第４工程と、
前記分離層を境にして、前記製造用基板を前記被転写層より除去する第５工程と、
を有することを特徴とする。
【０００８】
デバイス製造における信頼性が高い例えば石英基板などの製造用基板上に、例えば、光を吸収する特性をもつ分離層を設けておき、その製造用基板上に薄膜集積回路を含む被転写層を形成する。この被転写層をカード基板に接合した後に分離層に例えば光を照射し、これによって、その分離層において剥離現象を生じせしめて、その分離層と製造用基板との密着性を低下させる。そして、製造用基板に力を加えて被転写層から離脱させる。これにより、被転写層がカード基板に転写されてＩＣカードが製造される。このＩＣカードは、製造用基板が除去されているので、比較的薄くかつ軽量とすることができる。しかも、カード基板自体は薄膜形成プロセスに耐える耐熱性などの制約がないため、軽量で薄いものとすることができ、それによってもＩＣカードの小型軽量化が達成される。
【０００９】
請求項２の発明は、請求項１において、
前記第２工程は、前記分離層が形成された一枚の前記製造用基板上に、複数の前記被転写層を同時に形成する工程と、複数の前記被転写層を個々に切断する工程と、を含むことを特徴とする。
【００１０】
こうすると、被転写層の製造コストが大幅に低減する。
【００１１】
このとき、請求項３に示すように、
前記第２工程は、同時に形成された複数の前記被転写層の電気的特性を検査する検査工程を有し、
前記第４工程は、前記検査工程にて良品と判別された被転写層を前記基板上に接合する工程を含むことが好ましい。
【００１２】
こうすると、被転写層のみ不良に起因してＩＣカード全体が不良になる確率が大幅に低減し、歩留まりが向上する。
【００１３】
請求項４に示すように、前記第３工程は、前記第１の基板上の複数の領域にて、それぞれ被転写層を接合する工程を有することができる。
【００１４】
特に、半導体層が例えばアモルファスシリコン、ポリシリコンと異なる複数種類の被転写層を転写する場合に有利である。
【００１５】
請求項５に示すように、前記第３工程は、異方性導電膜を介在させて、前記カード基板と前記被転写層とを接合することが好ましい。
【００１６】
異方性導電膜により、相隣接する配線同士がショートすることを防止できる。
【００１７】
請求項６の発明は、製造用基板上に形成された薄膜集積回路を含む被転写層を、カード基板に転写してＩＣカードを製造する方法であって、
前記製造用基板上に、第１分離層を形成する第１工程と、
前記分離層上に、前記薄膜集積回路を含む前記被転写層を形成する第２工程と、
一次転写体上に接合層を介して前記被転写層を接合する第３工程と、
前記第１分離層を境にして、前記製造用基板を前記被転写層より除去し、前記被転写層の端子となる部分を露出させて電極露出部を形成する第４工程と、
前記カード基板上に配線パターンを形成する第５工程と、
前記配線パターンと前記電極露出部とが導通する位置関係にて、前記被転写層を二次転写体である前記カード基板に接合する第６工程と、
を有することを特徴とする。
【００１８】
請求項６の発明によれば、製造用基板に対する被転写層の積層関係が、上下逆転せずに、二次転写体であるカード基板上にて確保される。
【００１９】
請求項７の発明は、請求項６において、
前記第３工程では、接合層として第２分離層を用い、
前記第２分離層を境にして、前記一次転写体を前記被転写層より除去する第７工程をさらに有することを特徴とする。
【００２０】
請求項７の発明によれば、一次転写体がＩＣカードにとって不要である時には、これを第２分離層を介して除去することができる。
【００２１】
請求項８の発明は、請求項１乃至７のいずれかに記載の方法により製造されたＩＣカードを定義している。上述したとおり、薄く軽量のＩＣカードを提供できる。
【００２２】
特に、請求項９に示すように、前記カード基板をプラスチックとすると、可撓性に富んだＩＣカードを提供できる。
【００２３】
また、このＩＣカードは、請求項１０に示すように、転写された薄膜半導体集積回路としてプログラマブルＲＯＭ（Read Only Memory）を有すると、種々の用途に記憶媒体カードとして利用できる。このプログラマブルＲＯＭ（ＰＲＯＭ）としては、請求項１１〜１３に示すように、１回のみ書き込みが可能な１タイムＰＲＯＭ、強誘電メモリ、あるいは電気的に消去可能なＥＥＰＲＯＭ（Electrically Erasable ＰＲＯＭ）などを挙げることができる。
【００２４】
また、請求項１４に示すように、このようなＰＲＯＭと併せて、あるいはＰＲＯＭの代わりに、ＩＣカードに磁気メモリを有することが好ましい。磁気メモリは記憶容量が大きい点で好ましいからである。特に、ＰＲＯＭと併用して磁気メモリを設けた場合、セキュリティにからむ情報は、外部磁気等によって消去されずに確実に記憶できるＰＲＯＭに記憶し、それ以外の情報は、記憶容量の大きい磁気メモリに記憶させると良い。
【００２５】
請求項１５，１６は、本発明がＩＣカードに限らず、カード状以外の薄膜集積回路装置及びその製造方法にも適用できることを明確にした。
【００２６】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
【００２７】
（第１の実施の形態）
（ＩＣカードの全体説明）
まず、ＩＣカードの一例について、図１を参照して説明する。
【００２８】
図１には、ＲＯＭ（読み出し専用メモリ）カードのブロック図が示されている。図１において、カード基板上には、コネクタ１２，Ｉ／Ｏ１４及びＲＯＭ１６が設けられている。
【００２９】
ここで、コネクタ１２は、ＲＯＭカード１０がホストシステムのカードスロットに挿入された際に、ホストシステム側の端子に接続されるものである。このコネクタ１２には、電源端子１２Ａ、グランド端子１２Ｂ、制御用端子１２Ｃ，１２Ｄ、アドレス端子１２Ｅ、データ端子１２Ｆが設けられている。
【００３０】
また、電源端子１２Ａと入出力回路（Ｉ／Ｏ）１４及びＲＯＭ１６とは、配線１８Ａにて接続され、グランド端子１２ＢとＩ／Ｏ１４及びＲＯＭ１６とは、配線１８Ｂにて接続され、残りの端子１２Ｃ〜１２Ｆとコネクタ１２とは配線１８Ｃにて接続され、Ｉ／Ｏ１４及びＲＯＭ１６間は配線１８Ｄにて接続されている。
【００３１】
Ｉ／Ｏ１４は、コネクタ１２とＲＯＭ１６との間に設けられ、デコーダ回路、入力回路及び出力回路を含んで構成される。このＲＯＭカード１０がホストシステムのカードスロットに挿入されると、電源端子１２Ａ及びグランド端子１２Ｂを介して、Ｉ／Ｏ１４及びＲＯＭ１６に電力が供給される。さらに、ホストシステムからの制御信号及びアドレス信号が、制御用端子１２Ｃ，１２Ｄ及びアドレス端子１２Ｅを介してＩ／Ｏ１４に入力されると、入力回路及びデコード回路を介して、ＲＯＭ１６のアドレスを指定するアドレス指定信号がＲＯＭ１６に供給される。そのアドレスに対応してＲＯＭ１６より読み出されたデータは、Ｉ／Ｏ１６の出力回路及びデコード回路と、データ端子１２Ｆを介して、ホストシステムの規格に合った仕様にてＲＯＭカード１０より出力される。
【００３２】
以下、図１に示したＩＣカードの製造方法を、図２〜図６を参照して説明する。
【００３３】
［工程１］
本実施の形態では、図１に示す構成要素のうち、各種端子１２Ａ〜１２Ｆと、配線１８Ａ〜１８Ｃとを、図２に示すようにカード基板２０上に形成しておく。
【００３４】
ここで、カード基板２０の材質は、プラスチックなどの合成樹脂またはガラス基板などの軽くて比較的薄い板状の絶縁基板である。図１に示すＩ／Ｏ１４、ＲＯＭ１６及びそれらを接続する配線１８Ｄは、図２に示す被転写層１４０中に形成され、この被転写層１４０がカード基板２０上に転写されて、図１に示すＩＣカードの一例であるＲＯＭカード１０が製造される。
【００３５】
［工程２］
図３（Ａ）に示すように、基板１００上に分離層（光吸収層）１２０を形成する。
【００３６】
以下、基板１００および分離層１２０について説明する。
【００３７】
▲１▼基板１００についての説明
基板１００は、光が透過し得る透光性を有するものであるのが好ましい。
【００３８】
この場合、光の透過率は１０％以上であるのが好ましく、５０％以上であるのがより好ましい。この透過率が低過ぎると、光の減衰（ロス）が大きくなり、分離層１２０を剥離するのにより大きな光量を必要とする。
【００３９】
また、基板１００は、信頼性の高い材料で構成されているのが好ましく、特に、耐熱性に優れた材料で構成されているのが好ましい。その理由は、例えば後述する被転写層１４０や中間層１４２を形成する際に、その種類や形成方法によってはプロセス温度が高くなる（例えば３５０〜１０００℃程度）ことがあるが、その場合でも、基板１００が耐熱性に優れていれば、基板１００上への被転写層１４０等の形成に際し、その温度条件等の成膜条件の設定の幅が広がるからである。
【００４０】
従って、基板１００は、被転写層１４０の形成の際の最高温度をＴmaxとしたとき、歪点がＴmax以上の材料で構成されているのものが好ましい。具体的には、基板１００の構成材料は、歪点が３５０℃以上のものが好ましく、５００℃以上のものがより好ましい。このようなものとしては、例えば、石英ガラス、コーニング７０５９、日本電気ガラスＯＡ−２等の耐熱性ガラスが挙げられる。
【００４１】
また、基板１００の厚さは、特に限定されないが、通常は、０．１〜５．０mm程度であるのが好ましく、０．５〜１．５mm程度であるのがより好ましい。基板１００の厚さが薄すぎると強度の低下を招き、厚すぎると、基板１００の透過率が低い場合に、光の減衰を生じ易くなる。なお、基板１００の光の透過率が高い場合には、その厚さは、前記上限値を超えるものであってもよい。なお、光を均一に照射できるように、基板１００の厚さは、均一であるのが好ましい。
【００４２】
▲２▼分離層１２０の説明
分離層１２０は、照射される光を吸収し、その層内および／または界面において剥離（以下、「層内剥離」、「界面剥離」と言う）を生じるような性質を有するものであり、好ましくは、光の照射により、分離層１２０を構成する物質の原子間または分子間の結合力が消失または減少すること、すなわち、アブレーションが生じて層内剥離および／または界面剥離に至るものがよい。
【００４３】
さらに、光の照射により、分離層１２０から気体が放出され、分離効果が発現される場合もある。すなわち、分離層１２０に含有されていた成分が気体となって放出される場合と、分離層１２０が光を吸収して一瞬気体になり、その蒸気が放出され、分離に寄与する場合とがある。このような分離層１２０の組成としては、例えば、次のＡ〜Ｅに記載されるものが挙げられる。
【００４４】
Ａ．アモルファスシリコン（ａ−Ｓｉ）
このアモルファスシリコン中には、水素（Ｈ）が含有されていてもよい。この場合、Ｈの含有量は、２原子％以上程度であるのが好ましく、２〜２０原子％程度であるのがより好ましい。このように、水素（Ｈ）が所定量含有されていると、光の照射によって水素が放出され、分離層１２０に内圧が発生し、それが上下の薄膜を剥離する力となる。アモルファスシリコン中の水素（Ｈ）の含有量は、成膜条件、例えばＣＶＤにおけるガス組成、ガス圧、ガス雰囲気、ガス流量、温度、基板温度、投入パワー等の条件を適宜設定することにより調整することができる。
【００４５】
Ｂ．酸化ケイ素又はケイ酸化合物、酸化チタンまたはチタン酸化合物、酸化ジルコニウムまたはジルコン酸化合物、酸化ランタンまたはランタン酸化化合物等の各種酸化物セラミックス、透電体（強誘電体）あるいは半導体
酸化ケイ素としては、ＳｉＯ、ＳｉＯ2、Ｓｉ3Ｏ2が挙げられ、ケイ酸化合物としては、例えばＫ2ＳｉＯ3、Ｌｉ2ＳｉＯ3、ＣａＳｉＯ3、ＺｒＳｉＯ4、Ｎａ2ＳｉＯ3が挙げられる。
【００４６】
酸化チタンとしては、ＴｉＯ、Ｔｉ2０3、Ｔｉ０2が挙げられ、チタン酸化合物としては、例えば、ＢａＴｉ０4、ＢａＴｉＯ3、Ｂａ2Ｔｉ9Ｏ20、ＢａＴｉ5Ｏ11、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＰｂＴｉＯ3、ＭｇＴｉＯ3、ＺｒＴｉＯ2、ＳｎＴｉＯ4、Ａｌ2ＴｉＯ5、ＦｅＴｉＯ3が挙げられる。
【００４７】
酸化ジルコニウムとしては、ＺｒＯ2が挙げられ、ジルコン酸化合物としては、例えばＢａＺｒＯ3、ＺｒＳｉＯ4、ＰｂＺｒＯ3、ＭｇＺｒＯ3、Ｋ2ＺｒＯ3が挙げられる。
【００４８】
Ｃ．ＰＺＴ、ＰＬＺＴ、ＰＬＬＺＴ、ＰＢＺＴ等のセラミックスあるいは誘電体（強誘電体）
Ｄ．窒化珪素、窒化アルミ、窒化チタン等の窒化物セラミックス
Ｅ．有機高分子材料
有機高分子材料としては、−ＣＨ−、−ＣＯ−（ケトン）、−ＣＯＮＨ−（アミド）、−ＮＨ−（イミド）、−ＣＯＯ−（エステル）、−Ｎ＝Ｎ−（アゾ）、ーＣＨ＝Ｎ−（シフ）等の結合（光の照射によりこれらの結合が切断される）を有するもの、特に、これらの結合を多く有するものであればいかなるものでもよい。また、有機高分子材料は、構成式中に芳香族炭化水素（１または２以上のベンゼン環またはその縮合環）を有するものであってもよい。
【００４９】
このような有機高分子材料の具体例としては、ポリエチレン，ポリプロピレンのようなポリオレフィン，ポリイミド，ポリアミド，ポリエステル，ポリメチルメタクリレート（ＰＭＭＡ），ポリフェニレンサルファイド（ＰＰＳ），ポリエーテルスルホン（ＰＥＳ），エポキシ樹脂等があげられる。
【００５０】
Ｆ．金属
金属としては、例えば、Ａｌ，Ｌｉ，Ｔｉ，Ｍｎ，Ｉｎ，Ｓｎ，Ｙ，Ｌａ，Ｃｅ，Ｎｄ，Ｐｒ，Ｇｄ，Ｓｍまたはこれらのうちの少なくとも１種を含む合金が挙げられる。
【００５１】
また、分離層１２０の厚さは、剥離目的や分離層１２０の組成、層構成、形成方法等の諸条件により異なるが、通常は、１ｎｍ〜２０μｍ程度であるのが好ましく、１０ｎｍ〜２μｍ程度であるのがより好ましく、４０ｎｍ〜１μｍ程度であるのがさらに好ましい。分離層１２０の膜厚が小さすぎると、成膜の均一性が損なわれ、剥離にムラが生じることがあり、また、膜厚が厚すぎると、分離層１２０の良好な剥離性を確保するために、光のパワー（光量）を大きくする必要があるとともに、後に分離層１２０を除去する際に、その作業に時間がかかる。なお、分離層１２０の膜厚は、できるだけ均一であるのが好ましい。
【００５２】
分離層１２０の形成方法は、特に限定されず、膜組成や膜厚等の諸条件に応じて適宜選択される。たとえば、ＣＶＤ（ＭＯＣＶＤ、低圧ＣＶＤ、ＥＣＲ−ＣＶＤを含む）、蒸着、分子線蒸着（ＭＢ）、スパッタリング、イオンプレーティング、ＰＶＤ等の各種気相成膜法、電気メッキ、浸漬メッキ（ディッピング）、無電解メッキ等の各種メッキ法、ラングミュア・プロジェット（ＬＢ）法、スピンコート、スプレーコート、ロールコート等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等が挙げられ、これらのうちの２以上を組み合わせて形成することもできる。
【００５３】
なお、分離層１２０をゾルーゲル法によるセラミックスで構成する場合や、有機高分子材料で構成する場合には、塗布法、特に、スピンコートにより成膜するのが好ましい。
【００５４】
分離層１２０の組成がアモルファスシリコン（ａ−Ｓｉ）の場合には、気相成長法（ＣＶＤ）、特に低圧（ＬＰ）ＣＶＤが、プラズマＣＶＤ、大気圧（ＡＰ）ＣＶＤ及びＥＣＲよりも優れている。
【００５５】
例えばプラズマＣＶＤにより形成されたアモルファスシリコン層中には、比較的多く水素が含有される。この水素の存在により、アモルファスシリコン層をアブレーションさせ易くなるが、成膜時の基板温度が例えば３５０℃を越えると、そのアモルファスシリコン層より水素が放出される。
【００５６】
また、プラズマＣＶＤ膜は密着性が比較的弱く、デバイス製造工程の中のウェット洗浄工程にて、基板１００と被転写層１４０とが分離される虞がある。
【００５７】
この点、ＬＰＣＶＤ膜は、水素が放出される虞が無く、しかも十分な密着性を確保できる点で優れている。
【００５８】
ここで、アブレーションとは、照射光を吸収した固定材料（分離層１２０の構成材料）が光化学的または熱的に励起され、その表面や内部の原子または分子の結合が切断されて放出することをいい、主に、分離層１２０の構成材料の全部または一部が溶融、蒸散（気化）等の相変化を生じる現象として現れる。また、前記相変化によって微小な発砲状態となり、結合力が低下することもある。
【００５９】
［工程３］
次に、図３（Ｂ）に示すように、分離層１２０上に、被転写層（薄膜デバイス層）１４０を形成する。
【００６０】
この薄膜デバイス層１４０のＫ部分（図３（Ｂ）において１点線鎖線で囲んで示される部分）の拡大断面図を、図３（Ｂ）中に示す。図示されるように、薄膜デバイス層１４０は、例えば、ＳｉＯ2膜（中間層）１４２上に形成されたＴＦＴ（薄膜トランジスタ）を含んで構成され、このＴＦＴは、ポリシリコン層にｎ型不純物を導入して形成されたソース，ドレイン層１４６と、チャネル層１４４と、ゲート絶縁膜１４８と、ゲート電極１５０と、層間絶縁膜１５４と、例えばアルミニュウムからなる電極１５２とを具備する。
【００６１】
ここで、この薄膜デバイス層１４０は、ポリシリコンＴＦＴと接続される配線層のうち、カード基板２０に形成された配線１８Ａ〜１８Ｃと接続される端部が、露出端部１４１として形成されている。
【００６２】
本実施の形態では、分離層１２０に接して設けられる中間層としてＳｉ０2膜を使用しているが、Ｓｉ3Ｎ4などのその他の絶縁膜を使用することもできる。Ｓｉ０2膜（中間層）の厚みは、その形成目的や発揮し得る機能の程度に応じて適宜決定されるが、通常は、１０nm〜５μm程度であるのが好ましく、４０nm〜１μm程度であるのがより好ましい。中間層は、種々の目的で形成され、例えば、被転写層１４０を物理的または化学的に保護する保護層，絶縁層，導電層，レーザー光の遮光層，マイグレーション防止用のバリア層，反射層としての機能の内の少なくとも１つを発揮するものが挙げられる。
【００６３】
なお、場合によっては、Ｓｉ０2膜等の中間層を形成せず、分離層１２０上に直接被転写層（薄膜デバイス層）１４０を形成してもよい。
【００６４】
ＩＣカードのための薄膜素子としては、ＴＦＴの他に、例えば、薄膜ダイオードや、シリコンのＰＩＮ接合からなる光電変換素子（光センサ、太陽電池）やシリコン抵抗素子、その他の薄膜半導体デバイス、電極（例：ＩＴＯ、メサ膜のような透明電極）、スイッチング素子、メモリー、圧電素子等のアクチュエータ、マイクロミラー（ピエゾ薄膜セラミックス）、磁気記録薄膜ヘッド、コイル、インダクター、薄膜高透磁材料およびそれらを組み合わせたマイクロ磁気デバイス、フィルター、反射膜、ダイクロイックミラー等がある。
【００６５】
このような薄膜素子（薄膜デバイス）は、その形成方法との関係で、通常、比較的高いプロセス温度を経て形成される。したがって、この場合、前述したように、基板１００としては、そのプロセス温度に耐え得る信頼性の高いものが必要となる。
【００６６】
［工程４］
次に、図４に示すように、薄膜デバイス層１４０を、カード基板２０上に導電性接着層１６０を介して接着する。このとき、カード基板２０上に予め形成された配線１８Ａ〜１８Ｃと、薄膜デバイス層１４０の露出端部１４１とが対向される。
【００６７】
導電性接着層１６０の好適な例としては、ＡＣＦ（ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ：異方性導電膜）であり、配線１８Ａ〜１８Ｃと露出端部１４１との間には、例えばＡＣＦが配置され、基板１００とカード基板２０が外側から加圧され、配線１８Ａ〜１８Ｃと露出端部１４１とが熱圧着される。加圧により、ＡＣＦの接着剤中に含有される導電粒子１６１も加圧され、配線１８Ａ〜１８Ｃと露出端部１４１とが、加圧された導電粒子１６１を介して電気的に接続される。ＡＣＦを用いると、厚さ方向のみで導通が確保されるため、隣接する配線１８Ａ〜１８Ｃ同士または露出端部１４１同士がショートすることを防止できる。なお、他の導電性接着剤を用いることもでき、導電性接着層１６０の接着剤の材質としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気硬化型接着剤等の各種硬化型接着剤が挙げられる。接着剤の組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等、いかなるものでもよい。
【００６８】
前記硬化型接着剤を用いる場合、例えばカード基板２０上に硬化型接着剤を塗布し、その上に被転写層（薄膜デバイス層）１４０を接合した後、硬化型接着剤の特性に応じた硬化方法により前記硬化型接着剤を硬化させて、被転写層（薄膜デバイス層）１４０とカード基板２０とを接着し、固定する。
【００６９】
接着剤が光硬化型の場合、透明のカード基板２０または光透過性の基板１００の一方の外側からあるいは両外側から光を照射する。この場合、導電性接着層１６０中の接着剤としては、薄膜デバイス層に影響を与えにくい紫外線硬化型などの光硬化型接着剤が好ましい。
【００７０】
［工程５］
次に、図５の矢印Ａに示すように、基板１００の裏面側から光を照射する。
【００７１】
この光は、基板１００を透過した後に分離層１２０に照射される。これにより、分離層１２０に層内剥離および／または界面剥離が生じ、結合力が減少または消滅する。
【００７２】
分離層１２０の層内剥離および／または界面剥離が生じる原理は、分離層１２０の構成材料にアブレーションが生じること、また、分離層１２０に含まれているガスの放出、さらには照射直後に生じる溶融、蒸散等の相変化によるものであることが推定される。
【００７３】
ここで、アブレーションとは、照射光を吸収した固定材料（分離層１２０の構成材料）が光化学的または熱的に励起され、その表面や内部の原子または分子の結合が切断されて放出することをいい、主に、分離層１２０の構成材料の全部または一部が溶融、蒸散（気化）等の相変化を生じる現象として現れる。また、前記相変化によって微小な発砲状態となり、結合力が低下することもある。
【００７４】
分離層１２０が層内剥離を生じるか、界面剥離を生じるか、またはその両方であるかは、分離層１２０の組成や、その他種々の要因に左右され、その要因の１つとして、照射される光の種類、波長、強度、到達深さ等の条件が挙げられる。
【００７５】
照射する光としては、分離層１２０に層内剥離および／または界面剥離を起こさせるものであればいかなるものでもよく、例えば、Ｘ線、紫外線、可視光、赤外線（熱線）、レーザ光、ミリ波、マイクロ波、電子線、放射線（α線、β線、γ線）等が挙げられる。そのなかでも、分離層１２０の剥離（アブレーション）を生じさせ易いという点で、レーザ光が好ましい。
【００７６】
このレーザ光を発生させるレーザ装置としては、各種気体レーザ、固体レーザ（半導体レーザ）等が挙げられるが、エキシマレーザ、Ｎｄ−ＹＡＧレーザ、Ａｒレーザ、ＣＯ2レーザ、ＣＯレーザ、Ｈｅ−Ｎｅレーザ等が好適に用いられ、その中でもエキシマレーザが特に好ましい。
【００７７】
エキシマレーザは、短波長域で高エネルギーを出力するため、極めて短時間で分離層１２０にアブレーションを生じさせることができ、よって隣接するカード基板２０や基板１００等に温度上昇をほとんど生じさせることなく、すなわち劣化、損傷を生じさせることなく、分離層１２０を剥離することができる。
【００７８】
また、分離層１２０にアブレーションを生じさせるに際して、光の波長依存性がある場合、照射されるレーザ光の波長は、１００ｎｍ〜３５０ｎｍ程度であるのが好ましい。
【００７９】
図７に、基板１００の、光の波長に対する透過率の一例を示す。図示されるように、３００ｎｍの波長に対して透過率が急峻に増大する特性をもつ。このような場合には、３００ｎｍ以上の波長の光（例えば、波長３０８ｎｍのＸｅ−Ｃｌエキシマレーザー光）を照射する。
【００８０】
また、分離層１２０に、例えばガス放出、気化、昇華等の相変化を起こさせて分離特性を与える場合、照射されるレーザ光の波長は、３５０から１２００ｎｍ程度であるのが好ましい。
【００８１】
また、照射されるレーザ光のエネルギー密度、特に、エキシマレーザの場合のエネルギー密度は、１０〜５０００ｍＪ／ｃｍ2程度とするのが好ましく、１００〜５００ｍＪ／ｃｍ2程度とするのがより好ましい。また、照射時間は、１〜１０００ｎｓｅｃ程度とするのが好ましく、１０〜１００ｎｓｅｃ程度とするのがより好ましい。エネルギー密度が低いかまたは照射時間が短いと、十分なアブレーション等が生じず、また、エネルギー密度が高いかまたは照射時間が長いと、分離層１２０を透過した照射光により被転写層１４０に悪影響を及ぼすおそれがある。
【００８２】
なお、レーザ光に代表される照射光は、その強度がほぼ均一となるように照射されるのであれば、照射光の照射方向は、分離層１２０に対し垂直な方向に限らず、分離層１２０に対し所定角度傾斜した方向であってもよい。
【００８３】
次に、図５の矢印Ｂに示すように、基板１００に力を加えて、この基板１００を分離層１２０から離脱させる。図５では図示されないが、この離脱後、基板１００上に分離層が付着することもある。
【００８４】
［工程６］
次に、残存している分離層１２０を、例えば洗浄、エッチング、アッシング、研磨等の方法またはこれらを組み合わせた方法により除去する。これにより、図６に示すように、被転写層（薄膜デバイス層）１４０が、カード基板２０に転写され、カード基板２０上には、元々形成されていたコネクタ１２、配線１８Ａ〜１８Ｃに加えて、図１に示すＩ／Ｏ１４，ＲＯＭ１６及びそれらを接続する配線１８Ｄが搭載されることになる。しかも、カード基板２０と被転写層１４０とは、上述した配線１８Ａ〜１８Ｃと露出端部１４１とが導電性接着層１６０にて電気的に接続されている。従って、転写後に煩雑な配線作業を省力することができる。
【００８５】
なお、離脱した基板１００にも分離層の一部が付着している場合には同様に除去する。なお、基板１００が石英ガラスのような高価な材料、希少な材料で構成されている場合等には、基板１００は、好ましくは再利用（リサイクル）に供される。すなわち、再利用したい基板１００に対し、本発明を適用することができ、有用性が高い。
【００８６】
以上のような各工程を経て、被転写層（薄膜デバイス層）１４０のカード基板２０への転写が完了してＲＯＭカード１０が完成する。その後、必要により、被転写層（薄膜デバイス層）１４０に隣接するＳｉＯ2膜の除去や、被転写層１４０の表面のうちコネクタ１２を除く領域での保護膜の形成等を行うことができる。
【００８７】
本実施の形態では、被剥離物である被転写層（薄膜デバイス層）１４０自体を直接に剥離するのではなく、被転写層（薄膜デバイス層）１４０に接合された分離層に１２０において剥離するため、被剥離物（被転写層１４０）の特性、条件等にかかわらず、容易かつ確実に、しかも均一に剥離（転写）することができ、剥離操作に伴う被剥離物（被転写層１４０）へのダメージもなく、被転写層１４０の高い信頼性を維持することができる。
【００８８】
（第２の実施の形態）
第１の実施の形態にて説明したＲＯＭカードのより具体的な製造プロセスの例を、図２及び図８〜図１９を用いて説明する。
【００８９】
（工程１）
本実施の形態においても、図２に示すように、まず、カード基板２０上に、コネクタ１２、配線１８Ａ〜１８Ｃを形成する。
【００９０】
（工程２）
図８に示すように、透光性基板（例えば石英基板）１００上に、分離層（例えば、ＬＰＣＶＤ法により形成されたアモルファスシリコン層）１２０と、中間層（例えば、ＳｉＯ2膜）１４２と、アモルファスシリコン層（例えばＬＰＣＶＤ法により形成される）１４３とを順次に積層形成し、続いて、アモルファスシリコン層１４３の全面に上方からレーザー光を照射し、アニールを施す。これにより、アモルファスシリコン層１４３は再結晶化してポリシリコン層となる。
【００９１】
（工程３）
続いて、図９に示すように、レーザーアニールにより得られたポリシリコン層をパターニングして、アイランド１４４ａ，１４４ｂを形成する。
【００９２】
（工程４）
図１０に示すように、アイランド１４４ａ，１４４ｂを覆うゲート絶縁膜１４８ａ，１４８ｂを、例えば、ＣＶＤ法により形成する。
【００９３】
（工程５）
図１１に示すように、ポリシリコンあるいはメタル等からなるゲート電極１５０ａ，１５０ｂを形成する。
【００９４】
（工程６）
図１２に示すように、ポリイミド等からなるマスク層１７０を形成し、ゲート電極１５０ｂおよびマスク層１７０をマスクとして用い、セルフアラインで、例えばボロン（Ｂ）のイオン注入を行う。これによって、ｐ+層１７２ａ，１７２ｂが形成される。
【００９５】
（工程７）
図１３に示すように、ポリイミド等からなるマスク層１７４を形成し、ゲート電極１５０ａおよびマスク層１７４をマスクとして用い、セルフアラインで、例えばリン（Ｐ）のイオン注入を行う。これによって、ｎ+層１４６ａ，１４６ｂが形成される。
【００９６】
（工程８）
図１４に示すように、層間絶縁膜１５４を形成し、選択的にコンタクトホール形成後、電極１５２ａ〜１５２ｄを形成する。
【００９７】
（工程９）
次に、図１５に示すように、層間絶縁膜１５４上に保護膜１７６を形成する。このとき、アモルファスシリコン層２０の露出端部２２と電気的に接続される電極の端部は、保護膜１７６に覆われない露出端部とされる。図１５では、電極１５２ａの露出端部１４１を示している。
【００９８】
このようにして形成されたＣＭＯＳ構造のＴＦＴが、図３（Ｂ）〜図６における被転写層（薄膜デバイス層）１４０に該当する。
【００９９】
（工程１０）
上述した被転写層１４０は、図１６に示すように、一枚のガラス基板１８０に多数同時に製造することができる。そこで、このガラス基板１８０をプローブ装置にセットし、ガラス基板１８０上の各々被転写層１４０の露出端部１４１に触針をコンタクトして、各々の被転写層１４０の電気的特性検査を実施する。そして、不良と判定された被転写層１４０にはインカーまたはスクラッチ針などにてマーキングする。
【０１００】
その後、ガラス基板１８０上の多数の被転写層１４０を個々にダイシングする。この際、マーキングの有無により、個々の被転写層１４０を、不良品と良品とに選別しておく。なお、ダイシング後に、個々の被転写層１４０の電気的特性検査を実施しても良い。
【０１０１】
（工程１１）
図１７に示すように、カード基板２０上及び露出端部１４１上に、ＡＣＦ１６０を形成し、次に、図６にて説明した場合と同様に、そのＡＣＦ１６０を介して、良品の被転写層１４０を貼り付け、熱と圧力とにより接着する。このとき、カード基板２０上の配線１８Ａ〜１８Ｃと、被転写層１４０の露出端部１４１とは、ＡＣＦ１６０中の導電粒子１６１を介して導通される。被転写層１４０は、カード基板２０に搭載する数分だけ貼り付けることができ、本実施の形態では一つの被転写層１４０がカード基板２０に貼り付けられる。
【０１０２】
（工程１２）
図１８の矢印Ａに示すように、透光性基板１００の裏面から、例えば、Ｘｅ−Ｃｌエキシマレーザー光を照射する。これにより、分離層１２０の層内および／または界面において剥離を生じせしめる。この結果、分離層１２０の結合力が低下するので、この分離層１２０を境として、図１８の矢印Ｂに示すように被転写層１４０より基板１００を引き剥がす。
【０１０３】
さらに、分離層１２０をエッチングにより除去する。これにより、コネクタ１２及び配線１８Ａ，１８Ｂが形成されたカード基板２０上に、図１に示すＩ／Ｏ１４、ＲＯＭ１６及び配線１８Ｄを含む被転写層１４０が転写される。そして、被転写層１４０の表面のうち、コネクタ１２を除く領域に保護膜１７８を形成することで、図１９に示すようにＲＯＭカード１０が完成する。
【０１０４】
（第３の実施の形態）
この第３の実施の形態は、第１，第２の実施の形態にて説明した製造方法を用いて、図１とは異なるＩＣカードを製造するものである。このＩＣカードの他の例を、図２０（Ａ）〜（Ｃ）を参照して説明する。
【０１０５】
図２０（Ａ）に示すＩＣカードは、コネクタ１２と配線２２とが形成されたカード基板２０上に、メモリ例えば不揮発性メモリ３０を有する被転写層１４０を転写したメモリカードである。
【０１０６】
図２０（Ｂ）に示すＩＣカードは、コネクタ１２と配線２２，２４とが形成されたカード基板２０上に、メモリ例えば不揮発性メモリ３０、ＣＰＵ４０及びそれらを接続する配線４４を有する被転写層１４０を転写したものである。
【０１０７】
図２０（Ｃ）では、被転写層１４０が、図２０（Ｂ）の構成要素に加えて、Ｉ／Ｏ５０と、Ｉ／Ｏ５０及びメモリ３０を接続する配線３２と、Ｉ／Ｏ５０及びＣＰＵ４０を接続する配線４２とを有している。この場合、カード基板２０上には、コネクタ１２と、そのコネクタ１２及びＩ／Ｏ５０を接続する配線２６が形成され、そのカード基板２０上に被転写層１４０が転写されている。
【０１０８】
この他、被転写層１４０としてＩ／Ｏのみを搭載しても良い。
【０１０９】
このように、被転写層１４０に内蔵される回路及び配線を変えることで、種々のＩＣカードを製造することができる。
【０１１０】
（第４の実施の形態）
この第４の実施の形態は、２種以上の被転写層をカード基板２０上に転写して、ＩＣカードを製造するものである。この種のＩＣカードの例を図２１（Ａ）（Ｂ）を参照して説明する。
【０１１１】
図２１（Ａ）に示すＩＣカードは、カード基板２０上に、第１，第２の被転写層１４０，４００を転写して製造される。
【０１１２】
第１の被転写層１４０は上述した第１，第２の実施の形態にて説明した製造方法により製造されるものである。この被転写層１４０は、上述したメモリ３０、ＣＰＵ４０及びＩ／Ｏ５０に加えて、表示駆動回路６０を有している。これらは、上述したポリシリコンＴＦＴを能動素子として構成できる。また、この被転写層１４０はさらに、メモリ３０と表示駆動回路６０とを接続する配線３４と、ＣＰＵ４０と表示駆動回路６０とを接続する配線４６とを含んでいる。
【０１１３】
一方、第２の被転写層４００は、表示部例えば液晶表示部７０を含んでいる。この液晶表示部７０の各画素に設けられたスイッチング素子は、例えばアモルファスシリコンＴＦＴにて形成することができる。各画素は、スイッチング素子に接続された画素電極と、スイッチング素子を介して印加された電圧を保持する保持容量とを有する。カード基板２０がガラス基板等の透光性を有するのであれば、画素電極はＩＴＯなどの透明電極からなり、液晶表示部７０は透過型液晶表示部となる。一方、この液晶表示部を反射型液晶表示部とするには、画素電極を金属からなる反射電極とすればよい。また、カード基板２０がプラスチックなどの光を透過しにくい材質であれば、液晶表示部７０は反射型液晶表示部となる。この場合、画素電極を上述のように反射電極とするか、あるいはカード基板２０上に予め反射層を形成し、その上に被転写層となるＴＦＴおよび透明画素電極を転写して構成する、などとすればよい。
【０１１４】
このように、第１，第２の被転写層１４０，４００は、この第３の実施の形態では、各被転写層の半導体素子の半導体層の材質が異なっている。もちろん、液晶表示部７０のスイッチング素子をポリシリコンＴＦＴとすれば、一つの被転写層中に液晶表示部７０を含めることができる。ただし、画素のスイッチング素子としては、リーク電流が小さく、さほど移動度が高く求められないアモルファスシリコンＴＦＴを好適に使用することができる。
【０１１５】
この第１，第２の被転写層１４０，４００が転写されるカード基板２０上には、図２０（Ｃ）と同じくコネクタ１２及び配線２６が形成されることに加えて、第１，第２被転写層１４０，４００間を接続する配線２８が形成される。
【０１１６】
次に、図２１（Ｂ）に示すＩＣカードは、図２１（Ａ）に示す構成要素に加えて、さらに電池例えば太陽電池８０を搭載している。こうすると、メモリ３０に例えばＳＲＡＭなどの揮発性メモリを用いても、それを常時バックアップすることができる。太陽電池８０は例えばアモルファスシリコン太陽電池にて構成できる。従って、この太陽電池８０の領域を第３の被転写層６００として、カード基板２０に転写するようにしている。この場合、カード基板２０には、図２１（Ａ）に示すコネクタ１２及び配線２６，２８に加えて、第３の被転写層６００を第１，第２転写層１４０，４００と接続するための配線２９が形成される。
【０１１７】
（第５の実施の形態）
本実施の形態は、図２２に示すように、転写体であるカード基板２０上に、図２１（Ａ）に示す第１の被転写層１４０と、図２１（Ａ）に示す第２の被転写層４００とを転写して、ＩＣカードを製造するものである。このとき、カード２０上には予めコネクタ１２及び配線２６，２９が形成されており、第１，第２の被転写層１４０，４００は、配線２６，２９と導通するようにして転写される。
【０１１８】
以下、図２２に示すＩＣカードの製造方法について、図２３〜図２９を参照して説明する。なお、第１の被転写層１４０については、第２の実施の形態にて説明したものと回路構成が相違するのみで、第２の実施の形態にて説明した被転写層１４０の製造方法をそのまま利用できる。以下、第２の被転写層４００を用いた液晶表示部７０の製造方法について説明する。なお、この第５の実施の形態に用いる部材のうち、第２の実施の形態にて用いた部材と同一機能を有する部材については、同一符号を付してその説明を省略する。
【０１１９】
（工程１）
図２３は、液晶表示部８０の元となるアモルファスシリコンＴＦＴを含む第２の被転写層４００の製造工程を示している。ここで、第２の被転写層４００とは、ゲート電極５４０、ゲート絶縁膜５４２、チャンネルとなるアモルファスシリコン層５４４、チャンネル保護膜５４６、ソース・ドレインとなるｎ+型アモルファスシリコン層５４８，５５０、ソース電極５５２、ドレイン電極５５４、画素電極５５６、パッシベーション膜５５８及び後述する中間層５５９である。なお、本実施の形態では反射型液晶表示部を採用し、画素電極５５６を金属にて形成した。
【０１２０】
この第２の被転写層４００は、カード基板２０上に直接に形成するのでなく、第２の被転写層４００の製造のためにのみ用いる基板例えば透明基板４０２上に形成される。この透明基板４０２は、第２の被転写層４００を形成するための最高プロセス温度に耐える耐熱性を有する。
【０１２１】
また、図２３では、透明基板４００上に例えばアモルファスシリコンにて形成された第１分離層４０４を形成している。この第１分離層４０４は、第２の実施の形態における分離層１２０と同様に機能するものである。
【０１２２】
本実施の形態ではさらに、第１分離層４０４上に接して設けられる中間層５５９を設けている。中間層５５９として、Ｓｉ０2、Ｓｉ3Ｎ4などの絶縁膜を使用している。Ｓｉ０2膜（中間層）の厚みは、その形成目的や発揮し得る機能の程度に応じて適宜決定されるが、通常は、１０nm〜５μm程度であるのが好ましく、４０nm〜１μm程度であるのがより好ましい。中間層は、種々の目的で形成され、例えば、第２の被転写層４００を物理的または化学的に保護する保護層，絶縁層，導電層，レーザー光の遮光層，マイグレーション防止用のバリア層，反射層としての機能の内の少なくとも１つを発揮するものが挙げられる。
【０１２３】
なお、場合によっては、Ｓｉ０2膜等の中間層を形成せず、第１分離層４０４上に直接ゲート電極５４０、ゲート絶縁膜５４２などを形成してもよい。
【０１２４】
本実施の形態ではさらに、中間層５５９及び第１分離層４０４にコンタクトホール５５３を形成し、ソース電極材料を該コンタクトホール５５３に充填し、後に第１分離層４０４より下層が除去された際に露出する露出端部５２２を形成している。なお、ゲート電極５４０の露出端部５２２（図示せず）は、中間層５５９に設けられるコンタクトホールにゲート電極材料を充填することで形成される。
【０１２５】
（工程２）
次に、図２４に示すように、被転写層４００上に、第２分離層として例えば熱溶融性接着層４１０を形成する。このとき、アモルファスシリコンＴＦＴの表層に生じていた段差が、熱溶融性接着剤４１０により平坦化される。
【０１２６】
この熱溶融性接着層４１０として、薄膜素子への不純物（ナトリウム、カリウムなど）汚染の虞が少ない、例えばプルーフワックス（商品名）などのエレクトロンワックスを挙げることができる。
【０１２７】
（工程３）
さらに、図２４に示すように、第２分離層である熱溶融性接着層４１０の上に、一次転写体４２０を接着する。この一次転写体４２０は、第２の被転写層４００の製造後に接着されるものであるので、第２の被転写層４００の製造時のプロセス温度などに対する制約はなく、常温時に保型性さえあればよい。本実施の形態ではガラス基板、合成樹脂など、比較的安価で保型性のある材料を用いている。
【０１２８】
（工程４）
次に、図２５の矢印Ａに示すように、透明基板４０２の裏面側から光を照射する。
【０１２９】
この光は、透明基板４０２を透過した後に第１分離層４０４に照射される。これにより、第１分離層４０４に層内剥離および／または界面剥離が生じ、結合力が減少または消滅する。
【０１３０】
次に、図２５の矢印Ｂに示すように、透明基板４０２に力を加えて、この基板４０２を第１分離層４０４から離脱させる。
【０１３１】
（工程５）
次に、被転写層４００の下面に残存している第１分離層４０４を、例えば洗浄、エッチング、アッシング、研磨等の方法またはこれらを組み合わせた方法により除去する。これにより、図２６に示すように、第２の被転写層（薄膜デバイス層）４００が、一次転写体４２０に一次転写されたことになる。このとき、ソース電極５５２の一部は、コンタクトホール５５３を介して露出して、露出端部５２２が形成される。ゲート電極５４０の一部も同様に露出される。
【０１３２】
なお、離脱した透明基板４０２にも第１分離層４０４の一部が付着している場合には同様に除去する。なお、基板４０２が石英ガラスのような高価な材料、希少な材料で構成されている場合等には、基板４０２は、好ましくは再利用（リサイクル）に供される。すなわち、再利用したい基板４０２に対し、本発明を適用することができ、有用性が高い。
【０１３３】
（工程６）
次に、図２７に示すように、第２の被転写層４００を、カード基板２０上に導電性接着層４３０を介して接合する。このとき、カード基板２０上に予め形成された配線２９と、第２の被転写層４００の露出端部５２２とが対向される。
【０１３４】
導電性接着層４３０としては、第２の実施の形態と同様にＡＣＦを用い、露出端部５２２と配線２９とは、その間に挟まれて加熱加圧される導電粒子４３１を介して電気的に接続される。
【０１３５】
なお、二次転写体として機能するカード基板２０は、平板であっても、湾曲板であってもよい。また、二次転写体であるカード基板２０は、第２の被転写層４００を形成するための基板４０２に比べ、耐熱性、耐食性等の特性が劣るものであってもよい。その理由は、基板４０２側に第２の被転写層４００を形成し、その後、第２の被転写層４００を二次転写体であるカード基板２０に転写するため、このカード基板２０に要求される特性、特に耐熱性は、第２の被転写層４００の形成の際の温度条件等に依存しないからである。この点は、一次転写体４２０についても同様である。
【０１３６】
したがって、第２の被転写層４００の形成の際の最高温度をＴmaxとしたとき、一次、二次転写体４２０，２０の構成材料として、ガラス転移点（Ｔｇ）または軟化点がＴmax以下のものを用いることができる。例えば、一次、二次転写体４２０，２０は、ガラス転移点（Ｔｇ）または軟化点が好ましくは８００℃以下、より好ましくは５００℃以下、さらに好ましくは３２０℃以下の材料で構成することができる。
【０１３７】
（工程７）
次に、熱溶融性樹脂層４１０を熱により溶融させ、この熱溶融性樹脂層４１０を境にして、被転写層４００を一次転写体４２０より引き剥がす。さらに、ＴＦＴの下面に残存している熱溶融性樹脂層４１０を、例えば有機溶剤により除去する。これにより、図２８の右側に示すように、第２の被転写層４００が二次転写体であるカード基板２０に転写される。この図２８の右側の状態は、図２３に示す基板４０２及び第１分離層４０４を、二次転写体であるカード基板２０及び導電性接着層４３０に置き換えたものと同じとなる。従って、ＴＦＴの製造工程に用いた基板４０２に対する第２の被転写層４００の積層関係が、二次転写体であるカード基板２０上にて確保される。このため、画素電極５５６が露出され、アクティブマトリクス基板として利用できる。
【０１３８】
なお、ＩＣカードとして一次転写体があっても不都合でない場合には、特に一次転写体がプラスチックなどである場合には、一次転写体を必ずしも引き剥がす必要はない。この場合には、第２分離層１４０は後に分離する必要が無いことから、接合層として機能するものであればよい。
【０１３９】
（工程８）
次に、図２８の左側に示すように、図２１（Ａ）の各種回路及び配線が形成された第１の被転写層１４０を、カード基板２０上に導電性接着層４４０を介して接着する。このとき、カード基板２０上に予め形成された配線２６，２９（図２８では配線２６は図示せず）と、第１の被転写層１４０の露出端部１４１とが対向される。
【０１４０】
導電性接着層４４０としてＡＣＦを用い、露出端部１４１と配線２６，２９とは、その間に挟まれて加熱加圧される導電粒子４４１を介して電気的に接続される。
【０１４１】
（工程９）
図２８の左側に示すように、基板１００の裏面から、例えば、Ｘｅ−Ｃｌエキシマレーザー光を照射する。これにより、分離層１２０の層内および／または界面において剥離を生じせしめる。この結果、分離層１２０の結合力が低下するので、この分離層１２０を境として、第１の被転写層１４０より基板１００を引き剥がす。
【０１４２】
さらに、分離層１２０をエッチングにより除去する。これにより、図２１（Ａ）に示すように、カード基板２０上にて、かつ配線２６，２９と導通された状態にて、第１，第２の被転写層１４０，４００が転写される。
【０１４３】
（工程１０）
最後に、このアクティブマトリクス層として機能する第２の被転写層４００を用いて、液晶表示部７０を製造する。この際、図２９の通り、アクティブマトリクス層である第２の被転写層４００と、共通透明電極２３２が形成された対向基板２３０とがシール材２３４により貼り合わされて、その間に液晶２３６を封入する封入工程が実施される。この際、予め、第２の被転写層４００の表面に配向膜を形成して配向処理が施される。対向基板２３０も同様に、透明共通電極２３２の表面が配向処理されている。
【０１４４】
この後、対向基板２３０表面に偏光板を取り付け、カード基板２０の液晶表示部７０以外の表面を保護膜で覆って、ＩＣカードが完成する。
【０１４５】
なお、第５の実施の形態では、第２の被転写層４００を２度転写によりカード基板２０上に転写したが、第１の被転写層１４０の場合と同様に１度転写で行うことも可能である。このとき、１度転写により画素電極が露出するように構成すればよい。
【０１４６】
また、画素電極５５６は、被転写層４００が転写された後に、ＴＦＴに接続するように形成してもよい。
【０１４７】
また、液晶表示部７０は必ずしもアクティブマトリクス型液晶表示装置に限らず、数字、キャラクタなどの定型パターンを表示するものでも良い。
【０１４８】
以上、本発明をＩＣカードに適用したものについて説明したが、本発明は必ずしもＩＣカードに限らず、同様な製造方法により製造されるカード状でない薄膜集積回路装置にも適用できる。
【０１４９】
【実施例】
次に、被転写層１４０の製造に関する具体的実施例について説明する。
【０１５０】
（実施例１）
縦５０mm×横５０mm×厚さ１．１mmの石英基板（軟化点：１６３０℃、歪点：１０７０℃、エキシマレーザの透過率：ほぼ１００％）を用意し、この石英基板の片面に、分離層（レーザ光吸収層）として非晶質シリコン（ａ−Ｓｉ）膜を低圧ＣＶＤ法（Ｓｉ2 Ｈ6 ガス、４２５℃）により形成した。分離層の膜厚は、１００nmであった。
【０１５１】
次に、分離層上に、中間層としてＳｉＯ2 膜をＥＣＲ−ＣＶＤ法（ＳｉＨ4 ＋Ｏ2 ガス、１００℃）により形成した。中間層の膜厚は、２００nmであった。
【０１５２】
次に、中間層上に、被転写層として膜厚５０nmの非晶質シリコン膜を低圧ＣＶＤ法（Ｓｉ2 Ｈ6 ガス、４２５℃）により形成し、この非晶質シリコン膜にレーザ光（波長３０８nm）を照射して、結晶化させ、ポリシリコン膜とした。その後、このポリシリコン膜に対し、所定のパターンニングを施し、薄膜トランジスタのソース・ドレイン・チャネルとなる領域を形成した。この後、１０００°Ｃ以上の高温によりポリシリコン膜表面を熱酸化してゲート絶縁膜ＳｉＯ2 を形成した後、ゲート絶縁膜上にゲート電極（ポリシリコンにＭｏ等の高融点金属が積層形成された構造）を形成し、ゲート電極をマスクとしてイオン注入することによって、自己整合的（セルファライン）にソース・ドレイン領域を形成し、薄膜トランジスタを形成した。この後、必要に応じて、ソース・ドレイン領域に接続される電極及び配線、ゲート電極につながる配線が形成される。これらの電極や配線にはＡｌが使用されるが、これに限定されるものではない。また、後工程のレーザー照射によりＡｌの溶融が心配される場合は、Ａｌよりも高融点の金属（後工程のレーザー照射により溶融しないもの）を使用してもよい。最後にパッシベーション膜を形成し、その際ソース線、ゲート線の端部を露出させた。
【０１５３】
次に、前記薄膜トランジスタの上に、導電性接着剤を塗布しさらにその塗膜に、転写体としてプラスチック製カード基板を接合した。カード基板には予め配線パターンが形成され、その配線パターンとの導通を取るために、予め位置合わせした後に接合した。
【０１５４】
次に、Ｘｅ−Ｃｌエキシマレーザ（波長：３０８nm）を石英基板側から照射し、分離層に剥離（層内剥離および界面剥離）を生じさせた。照射したＸｅ−Ｃｌエキシマレーザのエネルギー密度は、２５０mJ/cm2、照射時間は、２０nsecであった。なお、エキシマレーザの照射は、スポットビーム照射とラインビーム照射とがあり、スポットビーム照射の場合は、所定の単位領域（例えば８mm×８mm）にスポット照射していく。また、ラインビーム照射の場合は、所定の単位領域（例えば３７８mm×０．１mmや３７８mm×０．３mm（これらはエネルギーの９０％以上が得られる領域））を同じくしていく。
【０１５５】
この後、石英基板とカード基板（転写体）とを分離層において引き剥がし、石英基板上に形成された薄膜トランジスタおよび中間層を、カード基板側に転写した。
【０１５６】
その後、カード基板側の中間層の表面に付着した分離層を、エッチングや洗浄またはそれらの組み合わせにより除去した。また、石英基板についても同様の処理を行い、再使用に供した。
【０１５７】
（実施例２）
分離層を、Ｈ（水素）を２０at％含有する非晶質シリコン膜とした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１５８】
なお、非晶質シリコン膜中のＨ量の調整は、低圧ＣＶＤ法による成膜時の条件を適宜設定することにより行った。
【０１５９】
（実施例３）
分離層を、スピンコートによりゾル−ゲル法で形成したセラミックス薄膜（組成：ＰｂＴｉＯ3 、膜厚：２００nm）とした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１６０】
（実施例４）
分離層を、スパッタリングにより形成したセラミックス薄膜（組成：ＢａＴｉＯ3 、膜厚：４００nm）とした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１６１】
（実施例５）
分離層を、レーザ−アブレーション法により形成したセラミックス薄膜（組成：Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 （ＰＺＴ）、膜厚：５０nm）とした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１６２】
（実施例６）
分離層を、スピンコートにより形成したポリイミド膜（膜厚：２００nm）とした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１６３】
（実施例７）
分離層を、スピンコートにより形成したポリフェニレンサルファイド膜（膜厚：２００nm）とした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１６４】
（実施例８）
分離層を、スパッタリングにより形成したＡｌ層（膜厚：３００nm）とした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１６５】
（実施例９）
照射光として、Ｋｒ−Ｆエキシマレーザ（波長：２４８nm）を用いた以外は実施例２と同様にして、薄膜トランジスタの転写を行った。なお、照射したレーザのエネルギー密度は、２５０mJ/cm2、照射時間は、２０nsecであった。
【０１６６】
（実施例１０）
照射光として、Ｎｄ−ＹＡＩＧレーザ（波長：１０６８nm）を用いた以外は実施例２と同様にして薄膜トランジスタの転写を行った。なお、照射したレーザのエネルギー密度は、４００mJ/cm2、照射時間は、２０nsecであった。
【０１６７】
（実施例１１）
被転写層として、高温プロセス１０００℃によるポリシリコン膜（膜厚８０nm）の薄膜トランジスタとした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１６８】
（実施例１２）
転写体として、ポリカーボネート（ガラス転移点：１３０℃）製の透明基板を用いた以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１６９】
（実施例１３）
転写体として、ＡＳ樹脂（ガラス転移点：７０〜９０℃）製の透明基板を用いた以外は実施例２と同様にして、薄膜トランジスタの転写を行った。
【０１７０】
（実施例１４）
転写体として、ポリメチルメタクリレート（ガラス転移点：７０〜９０℃）製の透明基板を用いた以外は実施例３と同様にして、薄膜トランジスタの転写を行った。
【０１７１】
（実施例１５）
転写体として、ポリエチレンテレフタレート（ガラス転移点：６７℃）製の透明基板を用いた以外は、実施例５と同様にして、薄膜トランジスタの転写を行った。
【０１７２】
（実施例１６）
転写体として、高密度ポリエチレン（ガラス転移点：７７〜９０℃）製の透明基板を用いた以外は実施例６と同様にして、薄膜トランジスタの転写を行った。（実施例１７）
転写体として、ポリアミド（ガラス転移点：１４５℃）製の透明基板を用いた以外は実施例９と同様にして、薄膜トランジスタの転写を行った。
【０１７３】
（実施例１８）
転写体として、エポキシ樹脂（ガラス転移点：１２０℃）製の透明基板を用いた以外は実施例１０と同様にして、薄膜トランジスタの転写を行った。
【０１７４】
（実施例１９）
転写体として、ポリメチルメタクリレート（ガラス転移点：７０〜９０℃）製の透明基板を用いた以外は実施例１１と同様にして、薄膜トランジスタの転写を行った。
【０１７５】
実施例１〜１９について、それぞれ、転写された薄膜トランジスタの状態を肉眼と顕微鏡とで視観察したところ、いずれも、欠陥やムラがなく、均一に転写がなされていた。
【０１７６】
以上述べたように、本発明では、転写技術を用いることで、製造時に使用した基板の制約を受けずに、カード基板を選択でき、薄くて軽量のＩＣカードなどの薄膜集積回路装置、さらには可撓性のあるＩＣカードを提供できる。
【０１７７】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るＩＣカードを概略的に示す平面図である。
【図２】本発明のＩＣカードの製造方法の第１，第２の実施の形態における第１の工程を示す断面図である。
【図３】（Ａ）（Ｂ）は、本発明のＩＣカードの製造方法の第１の実施の形態における第２，第３の工程を示す断面図である。
【図４】本発明のＩＣカードの製造方法の第１の実施の形態における第４の工程を示す断面図である。
【図５】本発明のＩＣカードの製造方法の第１の実施の形態における第５の工程を示す断面図である。
【図６】本発明のＩＣカードの製造方法の第１の実施の形態における第６の工程を示す断面図である。
【図７】図３の基板のレーザー光の波長に対する透過率の変化を示す図である。
【図８】本発明のＩＣカードの製造方法の第２の実施の形態における第２の工程を示す断面図である。
【図９】本発明のＩＣカードの製造方法の第２の実施の形態における第３の工程を示す断面図である。
【図１０】本発明のＩＣカードの製造方法の第２の実施の形態における第４の工程を示す断面図である。
【図１１】本発明のＩＣカードの製造方法の第２の実施の形態における第５の工程を示す断面図である。
【図１２】本発明のＩＣカードの製造方法の第２の実施の形態における第６の工程を示す断面図である。
【図１３】本発明のＩＣカードの製造方法の第２の実施の形態における第７の工程を示す断面図である。
【図１４】本発明のＩＣカードの製造方法の第２の実施の形態における第８の工程を示す断面図である。
【図１５】本発明のＩＣカードの製造方法の第２の実施の形態における第９の工程を示す断面図である。
【図１６】被転写層が多数同時に形成される半導体ウエハを用いて検査工程、ダイシング工程を実施する第１０工程を説明するための図である。
【図１７】本発明のＩＣカードの製造方法の第２の実施の形態における第１１の工程を示す断面図である。
【図１８】本発明のＩＣカードの製造方法の第２の実施の形態における第１２の工程を示す断面図である。
【図１９】本発明のＩＣカードの製造方法の第２の実施の形態における第１３の工程を説明するための図である。
【図２０】（Ａ）〜（Ｃ）は、本発明の第３の実施の形態に係るＩＣカードを概略的に示す平面図である。
【図２１】（Ａ）、（Ｂ）は、本発明の第４の実施の形態に係るＩＣカードを概略的に示す平面図である。
【図２２】本発明の第５の実施の形態に係るＩＣカードを概略的に示す平面図である。
【図２３】本発明のＩＣカードの製造方法の第５の実施の形態における第１の工程を示す断面図である。
【図２４】本発明のＩＣカードの製造方法の第５の実施の形態における第２，３の工程を示す断面図である。
【図２５】本発明のＩＣカードの製造方法の第５の実施の形態における第４の工程を示す断面図である。
【図２６】本発明のＩＣカードの製造方法の第５の実施の形態における第５の工程を示す断面図である。
【図２７】本発明のＩＣカードの製造方法の第５の実施の形態における第６の工程を示す断面図である。
【図２８】本発明のＩＣカードの製造方法の第５の実施の形態における第７〜９の工程を示す断面図である。
【図２９】本発明のＩＣカードの製造方法の第５の実施の形態における第１０の工程を示す断面図である。
【符号の説明】
１０ ＩＣカード
１２ 端子
１４ Ｉ／Ｏ
１６ ＲＯＭ
１８Ａ〜１８Ｄ 配線
２０ カード基板
２２〜２９ 配線
３０ メモリ
３２，３４ 配線
４０ ＣＰＵ
４３，４４，４６ 配線
５０ Ｉ／Ｏ
６０ 表示駆動回路
７０ 表示部
８０ 太陽電池
１００ 基板（製造用基板）
１２０ 分離層（レーザー吸収層）
１４０ 被転写層（第１の被転写層）
１４１ 露出端部（電極露出部）
１６０，４３０，４４０ 導電性接着層
２２０ 液晶
２３０ 対向基板
３００ 転写基板
４００ 第２の被転写層
４０２ 製造用基板
４１０ 第２分離層
４２０ 一次転写体
５５６ 画素電極
５５９ 第１分離層
Claims (7)
- 製造用基板上に形成された集積回路を含む被転写層を、カード基板に転写してＩＣカードを製造する方法であって、
前記製造用基板上に、分離層を形成する第１工程と、
前記分離層上に、前記集積回路を含む前記被転写層を形成し、かつ、端子となる部分を露出させて電極露出部を形成する第２工程と、
前記カード基板上に配線パターンを形成する第３工程と、
前記配線パターンと前記電極露出部とが導通する位置関係にて、前記被転写層を前記カード基板に接合する第４工程と、
前記分離層を境にして、前記製造用基板を前記被転写層より除去する第５工程と、
を含み、
前記第２工程では、前記集積回路を構成するトランジスタを製造する工程を含み、前記トランジスタは、ゲート電極と、前記分離層と前記ゲート電極の間に配置されているソース、ドレイン及びチャネルが形成された半導体膜と、前記ゲート電極と前記半導体膜との間の少なくともチャネル上に配置されているゲート絶縁膜と、前記ゲート電極を覆って形成される層間絶縁膜と、前記層間絶縁膜に形成されたコンタクトホールを介して前記ソース及びドレインに接続される電極層と、前記電極層を覆う保護層とを含み、前記電極露出部は、前記保護層により覆われずに露出された前記電極層にて形成され、
前記第４工程では、前記カード基板上に形成された前記配線パターンと前記被転写層に形成された前記電極露出部との間の第１の間隙と、前記カード基板と前記保護層との間の第２の間隙とにそれぞれ異方性導電膜を介在させて、熱と圧力とにより前記カード基板と前記被転写層とを接合すると共に、前記配線パターンと前記電極露出部とを前記異方性導電膜にて電気的に接続することを特徴とするＩＣカードの製造方法。 - 請求項１において、
前記第２工程は、前記分離層が形成された一枚の前記製造用基板上に、複数の前記被転写層を同時に形成する工程と、複数の前記被転写層を個々に切断する工程と、を含むことを特徴とするＩＣカードの製造方法。 - 請求項２において、
前記第２程は、同時に形成された複数の前記被転写層の電気的特性を検査する検査工程を有し、
前記第４工程は、前記検査工程にて良品と判別された被転写層を前記基板上に接合する工程を含むことを特徴とするＩＣカードの製造方法。 - 請求項１乃至３のいずれかにおいて、
前記第４工程は、前記カード基板上の複数の領域にて、それぞれ被転写層を接合する工程を有することを特徴とするＩＣカードの製造方法。 - 製造用基板上に形成された薄膜集積回路を含む被転写層を、カード基板に転写してＩＣカードを製造する方法であって、
前記製造用基板上に、第１分離層を形成する第１工程と、
前記第１分離層上に、前記薄膜集積回路を含む前記被転写層を形成する第２工程と、
一次転写体上に接合層を介して前記被転写層を接合する第３工程と、
前記第１分離層を境にして、前記製造用基板を前記被転写層より除去し、前記被転写層の端子となる部分を露出させて電極露出部を形成する第４工程と、
前記カード基板上に配線パターンを形成する第５工程と、
前記配線パターンと前記電極露出部とが導通する位置関係にて、前記被転写層を二次転写体である前記カード基板に接合する第６工程と、
を含み、
前記第２工程では、前記集積回路を構成するトランジスタを製造する工程を含み、前記トランジスタは、ソース、ドレイン及びチャネルが形成された半導体膜と、前記第１分離層と前記半導体膜との間に配置されているゲート電極と、前記半導体膜と前記ゲート電極との間に配置されているゲート絶縁膜と、前記ソース及びドレインに接続される電極層と、前記電極層を覆いかつ前記電極層同士を絶縁するパッシベーション膜とを含み、前記ソースに接続された前記電極層は、前記ゲート絶縁膜に形成されたコンタクトホール内にも形成され、
前記第４工程は、前記第１分離層を除去する工程を含み、前記第１分離層を除去することで前記コンタクトホール内の前記電極層が露出されて前記電極露出部が形成され、
前記第６工程では、前記カード基板上に形成された前記配線パターンと前記被転写層に形成された前記電極露出部との間の第１の間隙と、前記カード基板と前記被転写層との間の第２の間隙とにそれぞれ異方性導電膜を介在させて、熱と圧力とにより前記カード基板と前記被転写層とを接合すると共に、前記配線パターンと前記電極露出部とを前記異方性導電膜にて電気的に接続することを特徴とするＩＣカードの製造方法。 - 請求項５において、
前記第３工程では、接合層として第２分離層を用い、
前記第２分離層を境にして、前記一次転写体を前記被転写層より除去する第７工程をさらに有することを特徴とするＩＣカードの製造方法。 - 基板上に形成された薄膜集積回路を含む被転写層を、転写体に転写して薄膜集積回路装置を製造する方法であって、
前記基板上に、分離層を形成する第１工程と、
前記分離層上に、前記薄膜集積回路を含む前記被転写層を形成し、かつ、端子となる部分を露出させて電極露出部を形成する第２工程と、
前記転写体に配線パターンを形成する第３工程と、
前記配線パターンと前記電極露出部とが導通する位置関係にて、前記被転写層を前記転写体に接合する第４工程と、
前記分離層を境にして、前記基板を前記被転写層より除去する第５工程と、
を含み、
前記第２工程では、前記集積回路を構成するトランジスタを製造する工程を含み、前記トランジスタは、ゲート電極と、前記分離層と前記ゲート電極の間に配置されているソース、ドレイン及びチャネルが形成された半導体膜と、前記ゲート電極と前記半導体膜との間の少なくともチャネル上に配置されているゲート絶縁膜と、前記ゲート電極を覆って形成される層間絶縁膜と、前記層間絶縁膜に形成されたコンタクトホールを介して前記ソース及びドレインに接続される電極層と、前記電極層を覆う保護層とを含み、前記電極露出部は、前記保護層により覆われずに露出された前記電極層にて形成され、
前記第４工程では、前記カード基板上に形成された前記配線パターンと前記被転写層に形成された前記電極露出部との間の第１の間隙と、前記カード基板と前記保護層との間の第２の間隙とにそれぞれ異方性導電膜を介在させて、熱と圧力とにより前記カード基板と前記被転写層とを接合すると共に、前記配線パターンと前記電極露出部とを前記異方性導電膜にて電気的に接続することを特徴とする薄膜集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19319797A JP4042182B2 (ja) | 1997-07-03 | 1997-07-03 | Ｉｃカードの製造方法及び薄膜集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19319797A JP4042182B2 (ja) | 1997-07-03 | 1997-07-03 | Ｉｃカードの製造方法及び薄膜集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1120360A JPH1120360A (ja) | 1999-01-26 |
| JP4042182B2 true JP4042182B2 (ja) | 2008-02-06 |
Family
ID=16303927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19319797A Expired - Fee Related JP4042182B2 (ja) | 1997-07-03 | 1997-07-03 | Ｉｃカードの製造方法及び薄膜集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4042182B2 (ja) |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002082627A (ja) * | 2000-09-07 | 2002-03-22 | Sony Corp | 表示装置 |
| US8415208B2 (en) | 2001-07-16 | 2013-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and peeling off method and method of manufacturing semiconductor device |
| US6814832B2 (en) | 2001-07-24 | 2004-11-09 | Seiko Epson Corporation | Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance |
| JP2003142666A (ja) * | 2001-07-24 | 2003-05-16 | Seiko Epson Corp | 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、ｉｃカード、及び電子機器 |
| EP2565924B1 (en) | 2001-07-24 | 2018-01-10 | Samsung Electronics Co., Ltd. | Transfer method |
| US7351300B2 (en) | 2001-08-22 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and method of manufacturing semiconductor device |
| KR100944886B1 (ko) | 2001-10-30 | 2010-03-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제조 방법 |
| US6953735B2 (en) | 2001-12-28 | 2005-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device by transferring a layer to a support with curvature |
| JP2003298006A (ja) | 2002-03-29 | 2003-10-17 | Seiko Epson Corp | 半導体装置および電気光学装置 |
| TW531897B (en) * | 2002-04-18 | 2003-05-11 | Ind Tech Res Inst | Method of forming thin film transistor on plastic substrate |
| KR100975185B1 (ko) | 2002-07-05 | 2010-08-10 | 니혼앗짜쿠단시세이소 가부시키가이샤 | 커넥터, 이 커넥터의 제조 방법 및 이 커넥터를 이용한배선판 구조 |
| JP4366921B2 (ja) | 2002-07-12 | 2009-11-18 | セイコーエプソン株式会社 | 本人照合装置、カード型情報記録媒体及びそれを用いた情報処理システム |
| JP2004090582A (ja) * | 2002-09-04 | 2004-03-25 | Toppan Printing Co Ltd | 抽選券およびその製造方法 |
| JP2004140267A (ja) * | 2002-10-18 | 2004-05-13 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4912835B2 (ja) * | 2002-11-01 | 2012-04-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4748986B2 (ja) * | 2002-11-01 | 2011-08-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2004173841A (ja) * | 2002-11-26 | 2004-06-24 | Seiko Epson Corp | 本人照合装置、カード型情報記録媒体及びそれを用いた情報処理システム |
| JP3982396B2 (ja) * | 2002-11-26 | 2007-09-26 | セイコーエプソン株式会社 | 光学式センサ、カード型情報記録媒体及びそれを用いた情報処理システム |
| JP2004173827A (ja) * | 2002-11-26 | 2004-06-24 | Seiko Epson Corp | 本人照合装置、カード型情報記録媒体及びそれを用いた情報処理システム |
| JP4101643B2 (ja) * | 2002-12-26 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4373085B2 (ja) | 2002-12-27 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、剥離方法及び転写方法 |
| US7652359B2 (en) | 2002-12-27 | 2010-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Article having display device |
| JP4646925B2 (ja) * | 2002-12-27 | 2011-03-09 | 株式会社半導体エネルギー研究所 | Ｉｃカードの作製方法 |
| US7436050B2 (en) | 2003-01-22 | 2008-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a flexible printed circuit |
| JP4526771B2 (ja) | 2003-03-14 | 2010-08-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2005100380A (ja) * | 2003-08-29 | 2005-04-14 | Semiconductor Energy Lab Co Ltd | Ｉｃカード |
| US7566001B2 (en) * | 2003-08-29 | 2009-07-28 | Semiconductor Energy Laboratory Co., Ltd. | IC card |
| JP4689260B2 (ja) * | 2003-12-19 | 2011-05-25 | 株式会社半導体エネルギー研究所 | 半導体装置、ラベル又はタグ |
| US7508305B2 (en) | 2003-12-26 | 2009-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Packing material, tag, certificate, paper money, and securities |
| JP5121119B2 (ja) * | 2003-12-26 | 2013-01-16 | 株式会社半導体エネルギー研究所 | チップ搭載物 |
| US7566010B2 (en) | 2003-12-26 | 2009-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Securities, chip mounting product, and manufacturing method thereof |
| JP4896395B2 (ja) * | 2003-12-26 | 2012-03-14 | 株式会社半導体エネルギー研究所 | 無線チップを有する物品 |
| WO2005071607A1 (en) | 2004-01-23 | 2005-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Film-like article and method for manufacturing the same |
| CN1910600B (zh) | 2004-01-23 | 2011-12-14 | 株式会社半导体能源研究所 | Id标记、id卡和id标签 |
| US7699232B2 (en) | 2004-02-06 | 2010-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4836466B2 (ja) * | 2004-02-06 | 2011-12-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2005086088A1 (en) * | 2004-03-04 | 2005-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Id chip and ic card |
| US9384439B2 (en) | 2004-06-14 | 2016-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and communication system |
| KR20070039126A (ko) | 2004-07-09 | 2007-04-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Ｉｃ칩 및 그 제조방법 |
| JP4411598B2 (ja) | 2004-09-30 | 2010-02-10 | セイコーエプソン株式会社 | 転写元基板及び半導体装置の製造方法 |
| JP5072210B2 (ja) * | 2004-10-05 | 2012-11-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| CN101151544B (zh) | 2005-03-28 | 2011-08-03 | 株式会社半导体能源研究所 | 半导体器件、其制造方法、及其测量方法 |
| US7456104B2 (en) | 2005-05-31 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7820495B2 (en) | 2005-06-30 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP4781082B2 (ja) * | 2005-10-24 | 2011-09-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5063084B2 (ja) * | 2005-11-09 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR101319468B1 (ko) * | 2005-12-02 | 2013-10-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조방법 |
| CN101385039B (zh) * | 2006-03-15 | 2012-03-21 | 株式会社半导体能源研究所 | 半导体器件 |
| JP7131423B2 (ja) * | 2019-02-18 | 2022-09-06 | トヨタ自動車株式会社 | 供給情報通信システム |
-
1997
- 1997-07-03 JP JP19319797A patent/JP4042182B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1120360A (ja) | 1999-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4042182B2 (ja) | Ｉｃカードの製造方法及び薄膜集積回路装置の製造方法 | |
| JP3738798B2 (ja) | アクティブマトリクス基板の製造方法及び液晶パネルの製造方法 | |
| JP5022552B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| JP4619462B2 (ja) | 薄膜素子の転写方法 | |
| JP4126747B2 (ja) | ３次元デバイスの製造方法 | |
| JP4085459B2 (ja) | ３次元デバイスの製造方法 | |
| JP3809712B2 (ja) | 薄膜デバイスの転写方法 | |
| USRE40601E1 (en) | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device | |
| JP3809733B2 (ja) | 薄膜トランジスタの剥離方法 | |
| KR100494479B1 (ko) | 액티브 매트릭스 기판의 제조 방법 | |
| JP3738799B2 (ja) | アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶表示装置 | |
| US6127199A (en) | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device | |
| JP2002217391A (ja) | 積層体の製造方法及び半導体装置 | |
| JP2004228373A (ja) | デバイスの製造方法とデバイス、電気光学装置、及び電子機器 | |
| JP2004133047A (ja) | 回路基板及びその製造方法、転写チップ、転写元基板、電気光学装置、電子機器 | |
| JP4061846B2 (ja) | 積層体の製造方法及び半導体装置の製造方法 | |
| JP3809710B2 (ja) | 薄膜素子の転写方法 | |
| JP3837807B2 (ja) | 転写された薄膜構造ブロック間の電気的導通をとる方法，アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶装置 | |
| JP4619644B2 (ja) | 薄膜素子の転写方法 | |
| JP3849683B2 (ja) | 薄膜トランジスタの剥離方法 | |
| JP4525603B2 (ja) | 薄膜トランジスタの転写方法 | |
| JP4229107B2 (ja) | アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶表示装置 | |
| JP4619645B2 (ja) | 薄膜素子の転写方法 | |
| JP2004140380A (ja) | 薄膜デバイスの転写方法、及びデバイスの製造方法 | |
| JP3809833B2 (ja) | 薄膜素子の転写方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060324 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060324 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070219 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071023 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071105 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |