[go: up one dir, main page]

CN101064322A - 电光装置以及电子设备 - Google Patents

电光装置以及电子设备 Download PDF

Info

Publication number
CN101064322A
CN101064322A CNA2007101047679A CN200710104767A CN101064322A CN 101064322 A CN101064322 A CN 101064322A CN A2007101047679 A CNA2007101047679 A CN A2007101047679A CN 200710104767 A CN200710104767 A CN 200710104767A CN 101064322 A CN101064322 A CN 101064322A
Authority
CN
China
Prior art keywords
gate insulator
film
electrode
layer side
side gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101047679A
Other languages
English (en)
Other versions
CN100547801C (zh
Inventor
平林幸哉
佐藤尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Sanyo Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Epson Imaging Devices Corp filed Critical Sanyo Epson Imaging Devices Corp
Publication of CN101064322A publication Critical patent/CN101064322A/zh
Application granted granted Critical
Publication of CN100547801C publication Critical patent/CN100547801C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/42—Materials having a particular dielectric constant

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明的目的在于提供即使在使保持电容的电介质层变薄的情况下，也能够防止在下电极的外周端部和上电极重叠的部分的耐压强度的降低的电光装置以及具备该电光装置的电子设备。在构成液晶装置的保持电容时，形成栅极绝缘层(4)的厚的下层侧栅极绝缘层(4a)，利用干性蚀刻除去与下电极(3c)重叠的部分的下层侧栅极绝缘层(4a)。然后，形成薄的上层侧栅极绝缘层(4b)，把该上层侧栅极绝缘层(4b)用作保持电容(1h)的电介质层(4c)。此时，至少在下电极(3c)的外周端部和上电极(6c)重叠的部分，成为栅极绝缘层(4)的下层侧栅极绝缘层(4a)和上层侧栅极绝缘层(4b)层叠的厚膜部分。

Description

电光装置以及电子设备
技术领域
本发明涉及在元件基板上具备薄膜晶体管和保持电容的电光装置，以及具备该电光装置的电子设备。
背景技术
在各种的电光装置之中的有源矩阵型的液晶装置中，例如，在如图16(a)、(b)所示的元件基板10和相对基板(未图示)之间保持有液晶。在元件基板10中，在与栅极线3a(扫描线)和源极线6a(数据线)交叉对应的多个像素区域1e的每一个上，形成有像素开关用的薄膜晶体管1c以及与该薄膜晶体管1c的漏极区域电连接的像素电极2a，根据从源极线6a经由薄膜晶体管1c向像素电极2a施加的图像信号按照每个像素控制液晶的取向。在像素区域1e上形成有将电容线3b的一部分作为下电极3c，漏极电极6b的延伸部分作为上电极6c的保持电容1h，在保持电容1h中多把薄膜晶体管1c的栅极绝缘层4作为电介质层4c进行利用。在此，如果提高保持电容1h的每单位面积的电容值，则电荷的保持特性提高。另外，如果提高保持电容1h的每单位面积的电容值，则能够缩小占有面积提高像素开口率。
因此，作为不降低薄膜晶体管的栅极绝缘层的耐压强度(耐受电压)而提高保持电容的每单位面积的电容值的构成，提出有使栅极绝缘层变厚，电介质层变薄的提案。
例如，提出有：作为保持电容的电介质层采用与下电极相对的阳极氧化膜，关于栅极绝缘膜采用与栅极电极相对的阳极氧化膜和形成于上电极的上层的氮化硅膜的层叠膜的提案(参照专利文献1)。
另外，提出有：通过采用了半色调掩模(half-tone mask)的蚀刻，把栅极绝缘膜的一部分除去至途中位置而形成薄膜部分，并把该薄膜部分用作保持电容的电介质层的提案(参照专利文献2)。
进一步，提出有：在形成保持电容的电介质层后，在薄膜晶体管的形成区域中除去电介质层，重新形成栅极绝缘膜的提案(参照专利文献3)。
进一步，另外提出有这样的结构：在形成从下层侧按照半导体层、栅极绝缘层以及栅极电极的顺序层叠的顶部栅极结构的薄膜晶体管时，在把由利用对半导体层的热氧化形成的二氧化硅膜构成的第1绝缘膜，和由利用CVD法形成的氮化硅膜构成的第2的绝缘膜的层叠膜作为栅极绝缘层形成后，在栅极绝缘层之中，以抗蚀剂掩模覆盖与沟道区域重叠的区域，利用蚀刻除去第2绝缘膜，在栅极绝缘层中把膜厚变薄的部分作为保持电容的电介质层进行使用(参照专利文献4)。
专利文献1特开平9-160070号公报
专利文献2特开2005-217342号公报
专利文献3特开2004-45811号公报
专利文献4专利第3106566号公报
但是，虽然上述专利文献的任意一个中都提出了使保持电容的电介质层变薄的构成，但对于在使保持电容的电介质层变薄的情况下的下电极的外周端部和上电极重叠的部分处的耐压强度的降低却都没有进行任何考虑。即，因为在下电极的外周端部以反映其台阶部形状的形状形成电介质层，在下电极和上电极之间被施加了电压时，并不在电介质层上形成均匀的电场而是电场集中在下电极的外周端部，其结果耐压强度降低，进而容易发生绝缘破坏(短路)。另外，在成膜电介质层时膜的成长方向，成膜速度等受到基底形状的影响，其结果在电介质层中覆盖下电极的外周端部的部分的膜质容易变得不均匀，基于这样的膜质的不均匀耐压强度的降低也容易发生。
发明内容
考虑到以上的问题点，本发明的目的在于提供一种其即使在使保持电容的电介质层变薄的情况下，也能够防止下电极的外周端部和上电极重叠的部分处的耐压强度的降低的电光装置以及具备该电光装置的电子设备。
为了解决上述课题，在本发明中，一种电光装置，其特征在于，具备：在元件基板上的多个各个像素区域的每一个上，层叠有栅极电极、栅极绝缘层和半导体层的薄膜晶体管；与该薄膜晶体管的漏极区域电连接的像素电极；具备夹着采用了构成所述栅极绝缘层的材料的绝缘层相对的下电极和上电极的保持电容；其中，所述上电极形成为与所述下电极的外周端部的至少一部分重叠；所述栅极绝缘层在所述下电极和所述上电极重叠的区域的至少内侧区域上具有膜厚薄的薄膜部分，在至少所述下电极的外周端部和所述上电极重叠的部分具有膜厚比所述薄膜部分厚的厚膜部分。
在本发明中，下电极和上电极重叠的区域的至少内侧区域为栅极绝缘层膜厚薄的薄膜部分，所以保持电容的每单位面积的电容值高。另外，使保持电容的电介质层变薄，则下电极的外周端部和上电极重叠的部分有栅极绝缘层的厚的部分(厚膜部分)。因此，在下电极的外周端部由台阶部形状导致的电场集中被厚的绝缘膜缓和，耐压强度不降低。因此，在下电极的外周端部中，以反映其台阶部形状的形状形成电介质层，使得即使在下电极的外周端部和上电极之间电场集中的情况下，由于该部分的电介质层厚，所以不发生耐压强度的降低。另外，在形成栅极绝缘层时，膜的成长方向、成膜速度受到基底形状的影响的结果，使得即使在电介质层的覆盖下电极的外周端部的部分的膜质变得不均匀的情况下，也由于该部分的电介质层厚，而不发生耐压强度的降低、绝缘破坏(短路)等。尤其是，电介质层越薄上述的问题越容易发生，但根据本发明，即使电介质层变薄也能够避免上述的问题的发生。因此，根据本发明，即使在使保持电容的电介质层变薄提高每单位面积的电容值的情况下，也能够构成耐压强度高的保持电容。
本发明中，所述薄膜晶体管从下层侧按顺序层叠有所述栅极电极、所述栅极绝缘层以及所述半导体层。
本发明中，所述栅极绝缘层优选在所述下电极和所述上电极重叠的区域之中，在所述下电极的外周端部和所述上电极重叠的部分以外的区域具有所述薄膜部分。如果如此构成，则能够扩张薄膜部分，所以能够提高每单位面积的电容值。另外，即使在下电极的外周端部和上电极重叠的部分以外的区域，例如上电极的外周端部，也不发生台阶导致的电场集中、膜质劣化等，所以保持电容的耐压强度不会降低。
本发明中，优选所述下电极的外周端部和所述上电极重叠的部分中，所述厚膜部分从所述下电极的外周端部向着内侧以大于等于所述厚膜部分的膜厚的宽度尺寸形成。如果设定这样的条件，则能够确实地防止台阶导致的电场集中、膜质劣化等引起的耐压强度的降低。另外，如果在满足这样的条件的范围内扩张薄膜部分，则能够提高每单位面积的电容值。
本发明中，优选所述栅极绝缘层具备：由1层乃至多层的绝缘膜构成的下层侧栅极绝缘层，由1层乃至多层的绝缘膜构成的上层侧栅极绝缘层，在所述栅极绝缘层，利用所述下层侧栅极绝缘层的除去部分构成所述薄膜部分，利用所述下层侧栅极绝缘层和所述上层侧栅极绝缘层层叠的部分构成所述厚膜部分。如果如此构成，则能够连续成膜上层侧栅极绝缘层和半导体层，所以栅极绝缘层和半导体层之间能够构成洁净的界面，能够提高薄膜晶体管的可靠性。另外，在把栅极绝缘层部分地变薄的部分用作保持电容的电介质层时，由于不留下层侧栅极绝缘层而仅用上层侧栅极绝缘层构成电介质层，所以无需采用把栅极绝缘层蚀刻至深度方向的途中位置的构成。因此，能够防止蚀刻深度的偏差导致的保持电容的电容偏差。进一步，在下层侧栅极绝缘层以及上层侧栅极绝缘层之中，除去下层侧栅极绝缘层，把上层侧栅极绝缘层作为保持电容的电介质层利用，上层侧栅极绝缘层不会暴露在对下层侧栅极绝缘层部分地进行干性蚀刻时的静电气、等离子中，所以能够防止在上层侧栅极绝缘层发生表面的损失、缺陷等。另外，上层侧栅极绝缘层也不会与对下层侧栅极绝缘层部分地进行湿式蚀刻时的蚀刻液接触，所以上层侧栅极绝缘层不会发生针孔。因此，能够防止保持电容的耐压强度降低。
本发明中，可以采用所述下层侧栅极绝缘层由1层的绝缘膜构成，所述上层侧栅极绝缘层由1层绝缘膜构成的结构。
本发明中，所述半导体层例如由非晶硅膜构成。
本发明的电光装置能够用于移动电话、便携计算机等的电子设备。
附图说明
图1(a)、(b)分别是从相对基板侧看液晶装置(电光装置)和形成于其上的各构成要素的平面图，以及其H-H′剖面图。
图2是表示图1所示的液晶装置的元件基板的电结构的说明图。
图3(a)、(b)分别是本发明的实施方式1的液晶装置的一个像素部分的平面图，以及在与A1-B1相当的位置切断液晶装置时的剖面图。
图4(a)、(b)、(c)是图3所示的保持电容的放大平面图，下电极的外周端部和上电极的重叠部分的放大剖面图，以及下电极和上电极的外周端部的重叠部分的放大剖面图。
图5(a)～(g)是表示用于图3所示的液晶装置的元件基板的制造方法的工序剖面图。
图6(a)～(d)是表示用于图3所示的液晶装置的元件基板的制造方法的工序剖面图。
图7(a)、(b)是表示图3所示的保持电容的条件设定例的保持电容的放大平面图，以及下电极的外周端部和上电极的重叠部分的放大剖面图。
图8(a)、(b)分别是本发明的实施方式2的液晶装置的一个像素部分的平面图，以及在与A2-B2相当的位置切断液晶装置时的剖面图。
图9(a)、(b)、(c)是图8所示的保持电容的放大平面图，下电极的外周端部和上电极的重叠部分的放大剖面图，以及下电极和上电极的外周端部的重叠部分的放大剖面。
图10是本发明的实施方式2的变形例的液晶装置的下电极和上电极的外周端部的重叠部分的放大剖面。
图11(a)、(b)分别是本发明的实施方式3的液晶装置的一个像素部分的平面图，以及在与A3-B3相当的位置切断液晶装置时的剖面图。
图12(a)、(b)分别是本发明的实施方式4的液晶装置的一个像素部分的平面图，以及在与A4-B4相当的位置切断液晶装置时的剖面图。
图13(a)、(b)分别是本发明的实施方式5的液晶装置的一个像素部分的平面图，以及在与A5-B5相当的位置切断液晶装置时的剖面图。
图14是表示本发明的其他的实施方式的液晶装置的元件基板的制造方法的工序剖面图。
图15是把本发明的液晶装置用作各种电子设备的显示装置的情况下的说明图。
图16(a)、(b)分别是以往的液晶装置的一个像素部分的平面图，和在与A11-B11相当的位置切断液晶装置时的剖面图。
符号说明
1：液晶装置(电光装置)，1b：像素，1c：薄膜晶体管，1e：像素区域，1f：液晶，1g：液晶电容，1h：保持电容，2a：像素电极，3a：栅极线(栅极电极/扫描线)，3b：电容线，3c：保持电容的下电极，4：栅极绝缘层，4a：下层侧栅极绝缘层，4b：上层侧栅极绝缘层，4c：电介质层，6a：源极线(数据线)，6b：漏极电极，5a、6c、6d：保持电容的上电极，31c、32c、33c、34c：下电极的外周端部，40a：栅极绝缘层的薄膜部分，40b：栅极绝缘层的厚膜部分。
具体实施方式
以下，参照附图，说明本发明的实施方式。而且，在以下的说明中所使用的各图中，为了使各层、各构件等成为在附图上可以识别的程度的大小，使各层、各构件的每一个的缩放比例都不同。另外，在以下的说明中对具有相同的功能的部分赋予相同的符号使得与图16所示的例的对应变得明确。
[实施方式1]
(液晶装置的整体构成)
图1(a)、(b)分别是把液晶装置(电光装置)与在其上形成的各构成要素一起从相对基板侧看的平面图，以及其H-H′剖面图。在图1(a)、(b)中，本方式的液晶装置1是TN(Twisted Nematic：扭曲向列)模式，ECB(Electrically Controlled Birefringence：电控双折射)模式，或者VAN(Vertical Aligned Nematic：垂直排列向列)模式的透过型的有源矩阵型的液晶装置。在该液晶装置1中，隔着密封材料22元件基板10和相对基板20被贴合，在其间保持有液晶1f。在元件基板10上，在位于密封材料22的外侧的端部区域，COG(Chip On Glass：芯片安装在玻璃上)安装有数据线驱动用IC60以及扫描线驱动用IC30，并且沿着基板边形成有安装端子12。密封材料22是由用于在其周边把元件基板10和相对基板20贴合的光固化树脂、热固化性树脂等组成的的粘接剂，配合有用于使两基板间的距离为规定值的玻璃纤维、或者玻璃珠等的间隔材料。在密封材料22上的中断部分形成有液晶注入口25，在注入液晶1f后，利用封固材料26进行封固。
在元件基板10上矩阵状地形成有薄膜晶体管1c、像素电极2a等，在其表面上形成有取向膜19，详情后述。在相对基板20上，在密封材料22的内侧区域上形成有由遮光性材料组成的边框24(在图1(b)中省略图示)，其内侧成为图像显示区域1a。在相对基板20上，虽然省略图示，在与各像素的纵横的边界区域相对的区域上形成有被称为黑矩阵或者黑带等的遮光膜，在其上层侧，形成相对电极28以及取向膜29。虽然在图1(b)中省略了图示，但在相对基板20上，在与元件基板10的各像素相对的区域，RGB的滤色器与其保护膜一起形成，由此，能够把液晶装置1作为便携计算机、移动电话、液晶电视等电子设备的彩色显示装置进行使用。
(元件基板10的构成)
图2是表示图1所示的液晶装置的元件基板的电结构的说明图。如图2所示，在元件基板10上，在与图像显示区域1a相当的区域有多个源极线6a(数据线)和栅极线3a(扫描线)形成在相互交叉的方向上，在与这些布线的交叉部分对应的位置上构成有像素1b。栅极线3a从扫描线驱动用IC30延伸，源极线6a从数据线驱动用IC60延伸。另外，在元件基板10上，按照各像素1b形成用于控制液晶1f的驱动的像素开关用的薄膜晶体管1c，薄膜晶体管1c的源极与源极线6a电连接，薄膜晶体管1c的栅极与栅极线3a电连接。
进一步，在元件基板10上，与栅极线3a并行形成有电容线3b，在本方式中相对于薄膜晶体管1c串联连接有与相对基板20之间构成的液晶电容1g，并且相对液晶电容1g并列连接有保持电容1h。在此，电容线3b虽然连接于扫描线驱动用IC30，但保持在定电位上。而且，保持电容1h有时构成与前极的栅极线3a之间，该情况下，电容线3b可以省略。
在如此构成的液晶装置1中，通过使薄膜晶体管1c在一定期间处于其导通状态，在规定的定时向各像素1b的液晶电容1g写入从源极线6a供给的图像信号。被写入液晶电容1g的规定电平的图像信号在液晶电容1g被保持一定期间，并且保持电容1h防止保持在液晶电容1g的图像信号泄漏。
(各像素的构成)
图3(a)、(b)是本发明的实施方式1的液晶装置的一个像素部分的平面图，以及在与A1-B1相当的位置切断液晶装置时的剖面图。在图3(a)中，以粗长的虚线表示像素电极，以细实线表示栅极线以及与其同时形成的薄膜，以细点划线表示源极线以及与其同时形成的薄膜，以细短的虚线表示半导体层。另外，在保持电容的电介质层之中，以粗实线表示栅极绝缘层的薄的部分，与栅极线等同样以细实线表示导电孔。
如图3(a)所示，在元件基板10上，在栅极线3a和源极线6a围起来的像素区域1e上构成有构成像素1b的下述的要素。首先，在像素区域1e上，形成有由构成底部栅极型的薄膜晶体管1c的有源层的非晶硅膜构成的半导体层7a。另外，利用从栅极线3a的突出的部分形成栅极电极。在构成薄膜晶体管1c的有源层的半导体层7a之中，在源极侧的端部作为源极电极层叠有源极线6a，在漏极侧的端部层叠有漏极电极6b。另外，与栅极线3a并列形成有电容线3b。
另外，在像素区域1e上，形成有将从电容线3b的突出的部分作为下电极3c，从漏极电极6b的延伸部分作为上电极6c的保持电容1h。另外，对于上电极6c，经由导电孔81、91，电连接有由ITO膜(Indium TinOxide：氧化铟锡)构成的像素电极2a。
如此构成的元件基板10的A1-B1剖面表示为如图3(b)所示。首先，在由玻璃基板、石英基板等构成的绝缘基板11上，形成由导电膜构成的栅极线3a(栅极电极)、以及电容线3b(保持电容1h的下电极3c)。在本方式中，栅极线3a以及电容线3b无论哪一个都是在膜厚150nm的含有钕的铝合金膜的上层层叠了膜厚20nm的钼膜的2层结构。
在本方式中，在栅极线3a的上层侧以覆盖栅极线3a的方式形成有栅极绝缘层4。在栅极绝缘层4的上层之中，在与栅极线3a的突出部分(栅极电极)部分地重叠的区域上，形成有构成薄膜晶体管1c的有源层的半导体层7a。在半导体层7a之中，在源极区域的上层，层叠有由掺杂硅膜构成的欧姆接触层7b以及源极线6a，在漏极区域的上层，形成有由掺杂硅膜构成的欧姆接触层7c以及漏极电极6b，从而构成薄膜晶体管1c。另外，利用漏极电极6b的延伸部分形成保持电容1h的上电极6c。在本方式中，半导体层7a由膜厚150nm的本征非晶硅膜构成，欧姆接触层7b、7c由掺杂有磷的膜厚50nm的n+型非晶硅膜构成。源极线6a以及漏极电极6b(上电极6c)哪一个都具有从下层侧朝向上层侧层叠了膜厚5nm的钼膜、膜厚1500nm的铝膜、以及膜厚50nm的钼膜的3层结构。
在源极线6a、漏极电极6b、以及上电极6c的上层侧，作为层间绝缘膜分别形成有由氮化硅膜等构成的钝化膜8、以及由丙烯酸树脂等感光性树脂层构成的平坦化膜9，在平坦化膜9的上层形成有像素电极2a。像素电极2a通过形成于平坦化膜9的导电孔91和形成于钝化膜8的导电孔81与上电极6c电连接，通过上电极6c和漏极电极6b与薄膜晶体管1c的漏极区域电连接。在像素电极2a的表面形成有取向膜19。本方式中，钝化膜8由膜厚250nm的氮化硅膜构成，像素电极2a由膜厚100nm的ITO膜构成。
以与如此构成的元件基板10相对的方式配置相对基板20，在元件基板10和相对基板20之间保持有液晶1f。在相对基板20上，形成有各色的滤色器27、相对电极28以及取向膜29，像素电极2a和相对电极28之间构成有液晶电容1g(参照图2)。而且，虽然有时会在相对基板20侧形成黑矩阵、保护膜等，但省略这些的图示。
(栅极绝缘层以及电介质层的构成)
图4(a)、(b)、(c)是图3所示的保持电容的放大平面图，下电极的外周端部和上电极的重叠部分的放大剖面图，以及下电极和上电极的外周端部的重叠部分的放大剖面。而且，在图4(a)中，给下电极和上电极的重叠部分赋予斜线。
如图3(a)、(b)以及图4(a)所示，在本方式的液晶装置1中，栅极绝缘层4具有：包括下层侧的由厚氮化硅膜构成的下层侧栅极绝缘层4a和上层侧的由薄的氮化硅膜构成的上层侧栅极绝缘层的2层结构。在本方式中，下层侧栅极绝缘层4a的膜厚形成为使薄膜晶体管1c的寄生电容的影响减小的厚度，上层侧栅极绝缘膜4b的膜厚形成为比下层侧栅极绝缘膜4a还薄。例如下层侧栅极绝缘膜4a为250～500nm优选为300nm，上层侧栅极绝缘层4b的膜厚为50～200nm优选为100nm。这些膜厚是在考虑了薄膜晶体管1c的写入能力、寄生电容和保持电容1h的平衡的基础上的进行的最优化的决定。例如，在高精细且像素1b的尺寸小的结构的情况下(例如1像素的短边小于等于40μm)，虽然像素1b的保持电容1h、液晶电容1g变小，但薄膜晶体管1c的最小尺寸受到光刻的分辨率的限制。因此，在这样的高精细像素中，薄膜晶体管1c的寄生电容占1像素整体的电容的比例变高。如果该寄生电容的比例(以下，寄生电容比)变大，则已知会导致电光装置1的闪烁、色度亮度干扰、残影等显示品质的劣化，一般都设计成使得该寄生电容比变得极小。但是，在由于所述那样的高精细的布局寄生电容比受到制约的情况下，在以往的技术中，难以对这些进行改善。然而如果采用本发明的结构、处理，则能够与保持电容1h的侧完全独立地设定、制造薄膜晶体管1c的栅极绝缘膜的膜厚。即，在所述的高精细像素中，能够通过把栅极绝缘膜设定得比标准的条件还要厚，来减少薄膜晶体管1c的寄生电容，减小寄生电容比。而且，在这样的条件设定中，虽然薄膜晶体管1c的电流驱动能力(向像素1b的信号写入能力)降低，但高精细像素其写入像素电容其自身变小，所以即使像这样栅极绝缘膜的膜厚变厚，也能够进行设计使得写入能力不产生问题。
在栅极绝缘层4中，下层侧栅极绝缘层4a在保持电容1h的下电极3c和上电极6c平面地重叠的区域在厚度方向被整体除去，从而形成开口41。与此相对，上层侧栅极绝缘层4b形成在大致整个面上。因此，栅极绝缘层4在下电极3c和上电极6c平面地重叠的区域(与开口41平面地重叠的区域)上，具有仅由上层侧栅极绝缘层4b构成的膜厚薄的薄膜部分40a，而其他区域成为下层侧栅极绝缘层4a和上层侧栅极绝缘层4b层叠的厚膜部分40b。于是，保持电容1h把栅极绝缘层4的薄膜部分作为电介质层4c进行利用。
在如此构成的保持电容1h中，来自漏极电极6b的矩形的延伸部分(上电极6c)，以从来自电容线3b的矩形的突出部分(下电极3c)伸出一部分的方式形成。因此，上电极6c与相当于下电极3c的3边的外端部31c、32c、33c重叠。在此，在下电极3c的外周端部31c、32c、33c，如图4(b)所示，以反映下电极3c的外周端部31c、32c、33c的台阶形状的形状形成栅极绝缘层4，在该部分容易发生电场的集中，并且受到基底的台阶形状的影响，栅极绝缘层4的膜质容易降低。
因此，在本方式中，在离开下电极3c的外周端部31c、32c、33c规定的宽度尺寸的内侧区域上形成开口41。因此，虽然下电极3c和上电极6c的重叠部分的内侧区域是仅由上层侧栅极绝缘层4b构成的薄膜部分40a，但沿着下电极3c的外周端部31c、32c、33c和上电极6c的重叠部分，形成下层侧栅极绝缘层4a和上层侧栅极绝缘层4b层叠的厚膜部分40b。因此，在下电极3c的外周端部31c、32c、33c中，以反映其台阶形状的形状形成栅极绝缘层4，所以即使在该部分发生了电场的集中的情况下或者受到基底的台阶形状的影响栅极绝缘层4的膜质降低了的情况下，由于在该部分形成有厚膜部分40b，所以保持电容1h的耐压强度高。
而且，在本方式中，如图4(c)所示，沿着与下电极3c和上电极6c的重叠部分的其他边相当的外周端部64c，也形成有下层侧栅极绝缘层4a和上层侧栅极绝缘层4b层叠的厚膜部分40b。
(液晶装置1的制造方法)
图5(a)～(g)，以及图6(a)～(d)是表示用于本方式的液晶装置1的元件基板10的制造方法的工序剖面图。而且，虽然为了制造元件基板10，在能够制造多个元件基板10的大型基板的状态下实施以下的工序，但在以下的说明中，对大型基板也作为元件基板10进行说明。
首先，在图5(a)所示的栅极电极形成工序中，在大型的玻璃基板等绝缘基板11的表面形成金属膜(膜厚150nm的铝合金膜和膜厚20nm的钼膜的层叠膜)后，利用光刻技术图形化金属膜，同时形成栅极线3a(栅极电极)以及电容线3b(下电极3c)。
然后，进行栅极绝缘层形成工序。在本方式中，在栅极绝缘层形成工序中，首先，在图5(b)所示的下层侧栅极绝缘层形成工序中，利用等离子CVD法，形成构成栅极绝缘层4的下层侧的厚的下层侧栅极绝缘层4a。在本方式中，下层侧栅极绝缘层4a由膜厚约300nm的氮化硅膜构成。
然后，在图5(c)所示的下层侧栅极绝缘层蚀刻工序中，利用光刻技术，形成在与下电极3c平面地重叠的区域具备开口的抗蚀剂掩模(未图示)后，对下层侧栅极绝缘层4a进行基于SF6等的含氟的蚀刻气体的反应性离子蚀刻(干性蚀刻)，从而形成开口41。这样的反应性离子蚀刻由于利用了离子的物理溅射效果和自由基的化学蚀刻效果的相乘效果，所以具有优秀的各向异性，并且有高的生产性。
然后，在图5(d)所示的上层侧栅极绝缘层成膜工序中，利用等离子CVD法，形成构成栅极绝缘层4的上层侧的薄的上层侧栅极绝缘层4b。在本方式中，上层侧栅极绝缘层4b由膜厚约100nm的氮化硅膜构成。其结果，在栅极线3a(栅极电极)的上层侧形成由厚的下层侧栅极绝缘层4a和薄的上层侧栅极绝缘层4b构成的栅极绝缘层4，另一方面，在与开口41平面地重叠的区域，形成仅由上层侧栅极绝缘层4b构成的电介质层4c。
然后，在图5(e)所示的半导体层形成工序中，利用等离子CVD法，连续形成膜厚150nm的本征非晶硅膜7d，以及膜厚50nm的n+型硅膜7e。此时，把进行了图5(d)所示的上层侧栅极绝缘层形成工序的元件基板10保持在真空氛围中，进行图5(e)所示的半导体层形成工序，不使元件基板10与大气接触。由此，能够在栅极绝缘层4(上层侧栅极绝缘层4b)的表面洁净的状态下层叠非晶硅膜7d。
然后，如图5(f)所示，利用光刻技术，对非晶硅膜7d以及n+型硅膜7e进行蚀刻，形成岛状的半导体层7a和岛状的n+型硅膜7e。在该蚀刻中也进行采用了SF6等的含氟的蚀刻气体的反应性离子蚀刻(干性蚀刻)。
然后，如图5(g)所示，形成金属膜(膜厚5nm的钼膜、膜厚1500nm的铝膜以及膜厚50nm的钼膜的层叠膜)后，利用光刻技术图形化，形成源极线6a、漏极电极6b以及上电极6c。接着，把源极线6a以及漏极电极6b用作掩模，通过蚀刻除去源极线6a和漏极电极6b间的n+型硅膜7e，进行源极/漏极的分离。其结果，从未形成有源极线6a以及漏极电极6b的区域除去n+型硅膜7e形成欧姆接触层7b、7c。此时，半导体层7a的表面的一部分被蚀刻。如此这般，形成底部栅极型的像素开关用的薄膜晶体管1c，并且形成保持电容1h。
然后，如图6(a)所示，利用等离子CVD法，形成由膜厚250nm的氮化硅膜构成的钝化膜8。
然后，如图6(b)所示，利用旋转涂敷法，涂敷丙烯酸树脂等的感光性树脂后，进行曝光、显影，形成具备导电孔91的平坦化膜9。
然后，如图6(c)所示，利用光刻技术对钝化膜8进行蚀刻，在与导电孔91重叠的位置形成导电孔81。在该蚀刻中也进行利用了SF6等含氟的蚀刻气体的反应性离子蚀刻(干性蚀刻)。
然后，如图6(d)所示，利用溅射法，形成膜厚100nm的ITO膜后，利用光刻技术以及湿式蚀刻进行图形化，形成像素电极2a。其结果，像素电极2a通过导电孔91、81与上电极6c电连接。接着，在形成用于形成图3所示的取向膜19的聚酰亚胺膜后，实施摩擦处理。
将如此这般在大型基板的状态下形成了各种布线、TFT等的元件基板10与另外形成的大型的相对基板20利用密封材料22进行贴合后，切断成规定的尺寸。这样，由于液晶注入口25开口，所以从液状注入口25向元件基板10和相对基板20之间注入液晶1f后，利用封固材料26封固液晶注入口25。
(本方式的主要的效果)
如以上所说明的那样，在本方式的液晶装置1中，由于以底部栅极结构构成薄膜晶体管1c，所以能够连续成膜上层侧栅极绝缘膜4b、用于构成有源层(半导体层7a)的本征非晶硅膜7d、以及用于构成欧姆接触层7b、7c的n+型硅膜7e。因此，能够在洁净的上层侧栅极绝缘膜4b的上层形成非晶硅膜7d。而且，在本方式中，构成上层侧栅极绝缘膜4b、非晶硅膜7d、以及欧姆接触层7b、7c时，把元件基板10持续保持在真空氛围中，所以能够确实地防止上层侧栅极绝缘膜4b的表面的污染。因此，栅极绝缘层4和半导体层7a的界面洁净，薄膜晶体管1c的可靠性高。
另外，保持电容1h的电介质层4c的厚度是栅极绝缘层4的厚度的1/4倍，所以每单位面积的静电电容为4倍。而且，构成电介质层4c的上层侧栅极绝缘层4b是氮化硅膜(介电常数约为7～8)，比二氧化硅膜的介电常数高，所以保持电容1h的每单位面积的静电电容高。因此，如果保持电容1h在电荷的保持特性高的同时与每单位面积的电容值高相应地缩小其占有面积，则能够使像素开口率提高。
进一步，在本方式中，由于在把使栅极绝缘层4部分地变薄的部分用作保持电容1h的电介质层4c时，不留有下层侧栅极绝缘层4a而仅利用上层侧栅极绝缘层4b构成电介质层4c，所以与部分地残留下层侧栅极绝缘层4a情况不同，能够防止蚀刻深度的偏差导致的保持电容1h的电容偏差。
另外，在本方式中，在把使栅极绝缘层4部分地变薄的部分用作保持电容1h的电介质层4c时，在下层侧栅极绝缘层4a以及上层侧栅极绝缘层4b之中除去下层侧栅极绝缘层4a，把在该下层侧栅极绝缘层4a的上层形成的上层侧栅极氮化膜4b用作保持电容1h的电介质层4c。只要是这样的上层侧栅极绝缘层4b，就不会暴露于利用干性蚀刻除去下层侧栅极绝缘层4a时的静电、等离子等中，所以上层侧栅极绝缘层4b的缺陷密度低。因此，能够防止保持电容1h的耐压强度的降低等问题的发生。
进一步，在本方式中，在从下电极3c和上电极6c的重叠部分的外周端部31c、32c、33c往内侧规定的宽度尺寸的区域上形成开口41，所以沿着下电极3c的外周端部31c、32c、33c和上电极6c的重叠部分，形成下层侧栅极绝缘层4a和上层侧栅极绝缘层4b层叠的厚膜部分40b。因此，在下电极3c的外周端部31c、32c、33c中，以反映下电极3c的外周端部31c、32c、33c的台阶形状的形状形成栅极绝缘层4，其结果，在该部分由台阶形状导致的电场集中被厚的栅极绝缘膜所缓和，并且即使在受到基底的台阶形状的影响栅极绝缘层4的膜质容易降低的情况下，保持电容1h的耐压强度也不会降低。
而且，在本方式中，虽然对下层侧栅极绝缘层4a实施了干性蚀刻形成了开口41，但也可以实施湿式蚀刻形成开口41。即使在这样的情况下，上层侧栅极绝缘层4b也不会与针对下层侧栅极绝缘层4a的蚀刻液接触，所以不会在上层侧栅极绝缘层4b发生针孔。因此，能够防止保持电容1h的耐压强度发生偏差。
(实施方式1的条件设定例)
图7(a)、(b)是图3所示的保持电容的放大平面图，以及下电极的外周端部和上电极的重叠部分的放大剖面图。
如图7(a)、(b)所示，如果在下电极3c和上电极6c的重叠部分的外周端部31、32c、33c往内侧规定的宽度尺寸的区域上形成开口41，则沿着下电极3c的外周端部31c、32c、33c和上电极6c的重叠部分，形成下层侧栅极绝缘层4a和上层侧栅极绝缘层4b层叠的厚膜部分40b。在此，关于厚膜部分40b，优选以从下电极3c的外周端部31c、32c、33c向内侧以大于等于厚膜部分40b的膜厚d的宽度尺寸w形成。
如果设定这样的条件，则能够确实地防止下电极3c的外周端部31c、32c、33c的台阶导致的电场集中、以膜质劣化为原因的耐压强度的降低等。另外，如果在满足这样的条件的范围内扩张薄膜部分40a，则能够提高保持电容1h的每单位面积的电容值。而且，以上的条件能够适用于以下说明的全部实施方式。
[实施方式2]
图8(a)、(b)是本发明的实施方式2的液晶装置的一个像素部分的平面图，以及在与A2-B2相当的位置切断液晶装置时的剖面图。图9(a)、(b)以及(c)是图8所示的保持电容的放大平面图，下电极的外周端部和上电极的重叠部分的放大剖面图，以及下电极和上电极的外周端部的重叠部分的放大剖面。在图8(a)中，以粗长的虚线表示像素电极，以细实线表示栅极线以及与其同时形成的薄膜，以细的点划线表示源极线以及与其同时形成的薄膜，以细短的虚线表示半导体层。另外，在保持电容的电介质层之中，以粗实线表示栅极绝缘层的薄的部分，与栅极线等同样以细实线表示导电孔。在图9(a)中，对下电极和上电极的重叠部分赋予斜线。而且，本方式的基本的构成与实施方式1相同，所以对共通的部分赋予相同的符号并省略其说明。
如图8(a)、(b)以及图9(a)所示，本方式也与实施方式1相同，在元件基板10中的以栅极线3a和源极线6a围起来的像素区域1e形成底部栅极型的薄膜晶体管1c和保持电容1h。保持电容1h把从电容线3b突出的部分作为下电极3c，把从漏极电极6b延伸的部分作为上电极6c。栅极绝缘层4与实施方式1相同，具有：包括由下层侧的厚氮化硅膜构成的下层侧栅极绝缘层4a和由上层侧的薄氮化硅膜构成的上层侧栅极绝缘层的2层结构。
本方式也与实施方式1相同，栅极绝缘层4的下层侧栅极绝缘层4a在保持电容1h的下电极3c以及上电极6c平面地重叠的区域在厚度方向被整体除去，从而形成开口41。与此相对，上层侧栅极绝缘层4b形成在大致整个面上。因此，栅极绝缘层4在电极3c以及上电极6c平面地重叠的区域(与开口41平面地重叠的区域)，具备仅由上层侧栅极绝缘层4b构成的膜厚薄的薄膜部分40a，其他的区域成为下层侧栅极绝缘层4a和上层侧栅极绝缘层4b层叠的厚膜部分40b。于是，保持电容1h把栅极绝缘层4的薄膜部分作为电介质层4c进行利用。
在如此构成的保持电容1h中，在本方式中，从漏极电极6b延伸的矩形部分(上电极6c)，与相当于从电容线3b突出的的矩形部分(下电极3c)的1边的外周端部31c重叠。在此，在下电极3c的外周端部31c如图9(b)所示，以反映下电极3c的外周端部31c的台阶形状的形状形成有栅极绝缘层4，在该部分容易发生电场的集中，并且容易受到基底的台阶形状的影响栅极绝缘层4的膜质降低。
因此，在本方式中，在从下电极3c的外周端部31c往内侧规定的宽度尺寸的区域形成有开口41。因此，下电极3c和上电极6c的重叠部分的大部分是仅由上层侧栅极绝缘层4b构成的薄膜部分40a，沿着下电极3c的外周端部31c和上电极6c的重叠部分，形成下层侧栅极绝缘层4a和上层侧栅极绝缘层4b层叠的厚膜部分40b。
在此，在下电极3c的外周端部31c、32c、33c，34c之中，在外周端部32c、33c、34c，上电极6c的外周端部位于在其内侧区域。于是，在本方式中，把开口41形成到比下电极3c的外周端部32c、33c、34c更靠外侧的区域。因此，栅极绝缘层4如图9(c)所示，在下电极3c和上电极6c重叠的区域之中，下电极3c的外周端部31c和上电极6重叠的部分以外的全部区域成为薄膜部分40a。其他的构成与实施方式1相同，所以省略说明。
如此，在本方式中，保持电容1h的基本的构成与实施方式1相同，所以能够取得能够形成可靠性高的薄膜晶体管1c、并且能够形成电容高的保持电容1h等与实施方式1相同的效果。
另外，在本方式中，在下电极3c和上电极6c重叠的区域之中，下电极3c的外周端部31c和上电极6c重叠的部分以外的全部区域成为薄膜部分40a，薄膜部分40a占的范围广。另外，在下电极3c的外周端部31c和上电极6c重叠的部分以外的区域，即使是例如上电极6c的外周端部，也不发生由台阶导致的电场集中、膜质劣化等，所以保持电容1h的耐压强度不会降低。因此，能够把保持电容1h的每单位面积的电容值提高到最大限而不发生在下电极3c的外周端部31c的台阶导致的保持电容1h的耐压强度的降低。
(实施方式2的变形例)
图10是在本发明的实施方式2的液晶装置的保持电容中，下电极和上电极的外周端部的重叠部分的放大剖面图。虽然在实施方式2中，如9(c)所示，在下电极3c的外周端部32c、33c、34c，把开口41形成到直至其外侧区域，但如图10所示，也可以把开口41形成到下电极3c的外周端部32c、33c、34c的内侧，上电极6c的外周端部的外侧。在如此构成的情况下，在下电极3c和上电极6c重叠的区域之中，也能够使下电极3c的外周端部31c和上电极6重叠的部分以外的全部区域为薄膜部分40a，能够把保持容量1h的每单位面积的电容值提高到最大限。
[实施方式3]
图11(a)、(b)是本发明的实施方式3的液晶装置的一个像素部分的平面图，以及在与A3-B3相当的位置切断液晶装置时的剖面图。图11(a)中，以粗长的虚线表示像素电极，以细实线表示栅极线以及与其同时形成的薄膜，以细的点划线表示源极线以及与其同时形成的薄膜，以细短的虚线表示半导体层。另外，在保持电容的电介质层之中，以粗实线表示栅极绝缘层的薄的部分，与栅极线等相同以细实线表示导电孔。而且，本方式的基本的构成与实施方式1相同，所以对共通的部分赋予同一符号并省略其说明。
如图11(a)、(b)所示，本方式也与实施方式1相同，在元件基板10中的以栅极线3a和源极线6a围起来的像素区域1e，形成有底部栅极型的薄膜晶体管1c和保持电容1h。
本方式中，保持电容1h在把从电容线3b突出的部分作为下电极3c这一点上与实施方式1相同。但保持电容1h的上电极5a由在栅极绝缘层4和漏极电极6b的层间形成的ITO膜构成，上电极5a通过与漏极电极6b的部分地重叠的部分与漏极电极6b电连接。本方式中，构成上电极5a的ITO膜的膜厚是50nm。而且，上电极5a通过导电孔81、91与在平坦化膜9的上层形成的像素电极2a电连接。
栅极绝缘层4与实施方式1相同，是包括由下层侧的厚氮化硅膜构成的下层侧栅极绝缘层4a和由上层侧的薄氮化硅膜构成的上层侧栅极绝缘层的2层结构。下层侧栅极绝缘层4a在与保持电容1h的下电极3c以及上电极5a平面地重叠的区域在厚度方向被整体除去，从而形成开口41。
在如此构成的保持电容1h中，上电极5a以从来自电容线3b的矩形的突出部分(下电极3c)向四方伸出的方式形成，与下电极3c的4边相当的外周端部与上电极5a重叠。因此，在本方式中，与实施方式1相同，在从下电极3c和上电极5a的重叠部分的外周端部离开规定的宽度尺寸的内侧的区域形成开口41，沿着下电极3c的外周端部和上电极5a的重叠部分，形成下层侧栅极绝缘层4a和上层侧栅极绝缘层4b层叠的厚膜部分。其他的构成与实施方式1相同，所以省略说明。而且，在本方式中，作为上电极5a利用了ITO膜(透明电极)，所以与把漏极电极6b的延伸部分用作上电极情况比较，能够提高像素开口率。
[实施方式4]
图12(a)、(b)是本发明的实施方式4的液晶装置的一个像素部分的平面图，以及在与A4-B4相当的位置切断液晶装置时的剖面图。在图12(a)中，以粗长的虚线表示像素电极，以细实线表示栅极线以及与其同时形成的薄膜，以细的点划线表示源极线以及与其同时形成的薄膜，以细短的虚线表示半导体层。另外，在保持电容的电介质层之中，以粗实线表示栅极绝缘层的薄的部分。而且，本方式的基本的构成与实施方式1相同，所以对共通的部分赋予同一符号并省略其说明。
如图12(a)、(b)所示，本方式也与实施方式1相同，在元件基板10中，在以栅极线3a和源极线6a围起来的像素区域1e形成底部栅极型的薄膜晶体管1c和保持电容1h。但是，与实施方式1～3不同，在本方式中未形成平坦化膜，像素电极2a形成在栅极绝缘层4和漏极电极6b的层间，利用与漏极电极6b的部分的重叠部分与漏极电极6b电连接。
另外，保持电容1h在把电容线3b的突出的部分作为下电极3c这一点上与实施方式1相同。但是，保持电容1h的上电极由像素电极2a之中与下电极3c平面地重叠的部分构成。
栅极绝缘层4与实施方式1相同，为包括由下层侧的厚氮化硅膜构成的下层侧栅极绝缘层4a和由上层侧的薄氮化硅膜构成的上层侧栅极绝缘层的2层结构。下层侧栅极绝缘层4a在与保持电容1h的下电极3c以及像素电极2a平面地重叠的区域在厚度方向被整体除去，从而形成开口41。因此，保持电容1h的电介质层4c由栅极绝缘层4之中膜厚薄的部分(下层侧栅极绝缘层4a)构成。
在如此构成的保持电容1h中，像素电极2a(上电极)以从来自电容线3b的矩形的突出部分(下电极3c)伸出的方式形成，与和下电极3c的4边相当的外周端部重叠。因此，本方式也与实施方式1相同，在从下电极3c和像素电极2a的重叠部分的外周端部向内侧规定的宽度尺寸的区域形成开口41，沿着下电极3c的外周端部和像素电极2a的重叠部分，形成下层侧栅极绝缘层4a和上层侧栅极绝缘层4b层叠的厚膜部分。其他的构成与实施方式1相同，所以省略说明。
[实施方式5]
图13(a)、(b)是本发明的实施方式5的液晶装置的一个像素部分的平面图，以及在与A5-B5相当的位置切断液晶装置时的剖面图。在图13(a)中，以粗长的虚线表示像素电极，以细实线表示栅极线以及与其同时形成的薄膜，以细的点划线表示源极线以及与其同时形成的薄膜，以细短的虚线表示半导体层。另外，在保持电容的电介质层之中，以粗实线表示栅极绝缘层的薄的部分，与栅极线等相同以细实线表示导电孔。而且，本方式的基本的构成与实施方式1相同，所以对共通的部分赋予同一符号并省略其说明。
如图13(a)、(b)所示，本方式也与实施方式1相同，在元件基板10的以栅极线3a和源极线6a围起来的像素区域1e形成底部栅极型的薄膜晶体管1c和保持电容1h。但是，与实施方式1～4不同，在本方式中，未形成电容线，由扫描方向(与栅极线3a的延伸方向交叉的方向/源极线6a的延伸方向)的前极侧的栅极线3a的一部分构成保持电容1h的下电极3c。
另外，在保持电容1h中，在与下电极3c重叠的区域上形成有上电极6d，在本方式中，作为上电极6d采用的是与源极线6a、漏极电极6b等同时形成的金属层。在此，上电极6d与漏极电极6b分离形成。因此，在平坦化膜9的上层形成的像素电极2a，通过钝化膜8的导电孔81以及平坦化膜9的导电孔91与上电极6d电连接，通过钝化膜8的导电孔82以及平坦化膜9的导电孔92与漏极电极6b电连接。
栅极绝缘层4与实施方式1相同，为包括由下层侧的厚氮化硅膜构成的下层侧栅极绝缘层4a和由上层侧的薄氮化硅膜构成的上层侧栅极绝缘层的2层结构。下层侧栅极绝缘层4a在与保持电容1h的下电极3c以及上电极6d平面地重叠的区域在厚度方向被整体除去，从而形成开口41。因此，保持电容1h的电介质层4c，由栅极绝缘层4之中膜厚薄的部分(下层侧栅极绝缘层4a)构成。
在如此构成的保持电容1h中，上电极6d与和前极的栅极线3a的1边相当的外周端部重叠。因此，本方式也与实施方式1相同，在从下电极3c的外周端部和上电极6d的重叠部分离开规定的宽度尺寸的内侧的区域形成开口41，沿着下电极3c的外周端部和上电极6d的重叠部分，形成下层侧栅极绝缘层4a和上层侧栅极绝缘层4b层叠的厚膜部分。其他的构成与实施方式1相同，所以省略说明。
[其他的实施方式]
上述实施方式中，构成栅极绝缘层4的下层侧栅极绝缘层4a以及上层侧栅极绝缘层4b的哪一个都由相同的绝缘膜结构构成，但下层侧栅极绝缘层4a以及上层侧栅极绝缘层4b也可以由不同的绝缘膜结构构成。此时，在由二氧化硅膜和氮化硅膜构成栅极绝缘层4的情况下，优选由介电常数高的氮化硅膜构成用作电介质层4c的上层侧栅极绝缘层4b。另外，在上述实施方式中，下层侧栅极绝缘层4a和上层侧栅极绝缘层4b分别由1层绝缘膜结构构成，但下层侧栅极绝缘层4a以及上层侧栅极绝缘层4b也可以分别由多层绝缘膜结构构成。
在上述实施方式中，在栅极线3a上采用了铝合金膜和钼膜的多层膜，在源极线6a上采用了铝膜和钼膜的多层膜，但这些布线也可以采用其他的金属膜，进一步，也可以采用硅化物膜等导电膜。另外，在上述实施方式中作为半导体层7a采用了本征非晶硅膜，但也可以采用其他的硅膜或有机半导体膜、氧化锌等的透明半导体膜。
另外，上述实施方式中，虽然是除去下层侧栅极绝缘层4a把上层侧栅极绝缘层4b作为电介质层进行利用的构成，但也可以在采用了利用蚀刻除去栅极绝缘层的厚度方向的一部分使膜厚变薄的构成、或如参照图14在以下所进行的说明那样，除去上层侧栅极绝缘层4b而把下层侧栅极绝缘层4a作为电介质层进行利用构成的情况下适用本发明。
在图14所示的例中，首先，如图14(a)所示，同时形成栅极线3a(栅极电极)下电极3c(电容线3b的一部分)后，如图14(b)所示，形成构成栅极绝缘层4的下层侧的下层侧栅极绝缘层4a，以及构成栅极绝缘层4的上层侧的上层侧栅极绝缘层4b。然后，依次形成用于构成有源层的本征非晶硅膜7d以及用于构成欧姆接触层的n+型硅膜7e后，进行蚀刻，如图14(c)所示，把构成有源层的半导体层7a以及n+型硅膜7e图形化成岛状。然后，如图14(d)所示，对栅极绝缘层4的与下电极3c重叠的部分进行蚀刻，除去上层侧栅极绝缘层4b，从而形成开口41。然后，形成导电膜后，进行蚀刻，形成源极电极(源极线6a)以及漏极电极6b。接着，对n+型硅膜7e进行蚀刻，形成欧姆接触层7b、7c。其结果，形成薄膜晶体管1c。另外，形成把下层侧栅极绝缘层4a作为电介质层4c，漏极电极6b的延伸部分作为上电极6c的保持电容1h。
另外，在上述实施方式中，以透过型的液晶装置为例进行了说明，但也可以把本发明适用于半透半反型的液晶装置或全反射型的液晶装置。另外，在上述实施方式中，以TN模式、ECB模式、VAN模式的有源矩阵型的液晶装置为例进行了说明，但也可以把本发明适用于IPS(In-PlaneSwitching)模式的液晶装置(电气光学装置)。
进一步，作为电光装置并不限于液晶装置，例如，在有机EL(电致发光)装置中，由于也在把有机EL膜作为电光物质进行保持的元件基板上的各像素区域形成薄膜晶体管、与该薄膜晶体管电连接的像素电极、在所述薄膜晶体管的栅极绝缘层的下层侧具备下电极的保持电容，所以也可以把本发明适用于该有机EL装置。
[电子设备的实施方式]
图15表示把本发明的液晶装置用作各种的电子设备的显示装置的情况下的一实施方式。在这里所示的电子设备是个人计算机、移动电话等，具有：显示信息输出源170，显示信息处理电路171，电源电路172，定时发生器173和液晶装置1。另外，液晶装置1具有面板175和驱动电路176，能够采用前述的液晶装置1。显示信息输出源170具备：ROM(Read OnlyMemory：只读存储器)、RAM(Random Access Memory：可读写存储器)等存储器，各种磁盘等存储单元，同步输出数字图像信号的同步电路等，根据由定时发生器173生成的各种的时钟信号，把规定格式的图像信号等显示信息供给显示信息处理电路171。显示信息处理电路171具备：串并转换电路、放大/反转电路、循环电路、灰度校正电路、箝位电路等公知的各种电路，实施输入的显示信息的处理，把其图像信号与时钟信号CLK一起供给驱动电路176。电源电路172向各构成要素供给规定的电压。

Claims (8)

1.一种电光装置，其特征在于，具备：
在元件基板上的多个各个像素区域的每一个上，层叠有栅极电极、栅极绝缘层和半导体层的薄膜晶体管；
与该薄膜晶体管的漏极区域电连接的像素电极；以及
具备夹着采用了构成所述栅极绝缘层的材料的绝缘层相对的下电极和上电极的保持电容；
其中，所述上电极形成为与所述下电极的外周端部的至少一部分重叠；
所述栅极绝缘层，在所述下电极和所述上电极重叠的区域的至少内侧区域上具有膜厚薄的薄膜部分，在至少所述下电极的外周端部和所述上电极重叠的部分具有膜厚比所述薄膜部分厚的厚膜部分。
2.根据权利要求1所述的电光装置，其特征在于：所述薄膜晶体管从下层侧按顺序层叠有所述栅极电极、所述栅极绝缘层以及所述半导体层。
3.根据权利要求1或2所述的电光装置，其特征在于：所述栅极绝缘层在所述下电极和所述上电极重叠的区域之中所述下电极的外周端部和所述上电极重叠的部分以外的区域上具有所述薄膜部分。
4.根据权利要求1～3中的任意一项所述的电光装置，其特征在于：在所述下电极的外周端部和所述上电极重叠的部分中，所述厚膜部分从所述下电极的外周端部向内侧以大于等于所述厚膜部分的膜厚的宽度尺寸形成。
5.根据权利要求1～4中的任意一项所述的电光装置，其特征在于：所述栅极绝缘层具备：由1层至多层的绝缘膜构成的下层侧栅极绝缘层，和由1层至多层的绝缘膜构成的上层侧栅极绝缘层；
在所述栅极绝缘层中，利用所述下层侧栅极绝缘层的除去部分构成所述薄膜部分，利用所述下层侧栅极绝缘层和所述上层侧栅极绝缘层层叠的部分构成所述厚膜部分。
6.根据权利要求5所述的电光装置，其特征在于：所述下层侧栅极绝缘层由1层绝缘膜构成，所述上层侧栅极绝缘层由1层绝缘膜构成。
7.根据权利要求1～6中的任意一项所述的电光装置，其特征在于：所述半导体层由非晶硅膜构成。
8.一种电子设备，其特征在于：具备权利要求1～7中的任意一项所述的电光装置。
CNB2007101047679A 2006-04-26 2007-04-26 电光装置以及电子设备 Active CN100547801C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP121642/2006 2006-04-26
JP2006121642A JP4215068B2 (ja) 2006-04-26 2006-04-26 電気光学装置および電子機器

Publications (2)

Publication Number Publication Date
CN101064322A true CN101064322A (zh) 2007-10-31
CN100547801C CN100547801C (zh) 2009-10-07

Family

ID=38684305

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101047679A Active CN100547801C (zh) 2006-04-26 2007-04-26 电光装置以及电子设备

Country Status (5)

Country Link
US (1) US7619256B2 (zh)
JP (1) JP4215068B2 (zh)
KR (1) KR100880072B1 (zh)
CN (1) CN100547801C (zh)
TW (1) TWI431377B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103081079A (zh) * 2010-08-30 2013-05-01 夏普株式会社 半导体装置及其制造方法
CN103296034A (zh) * 2013-05-28 2013-09-11 京东方科技集团股份有限公司 一种阵列基板、制备方法以及显示装置
US8603877B2 (en) 2008-10-15 2013-12-10 Micron Technology, Inc. Methods of forming dielectric material-containing structures
CN110858044A (zh) * 2018-08-23 2020-03-03 三星显示有限公司 液晶显示装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
TWI413257B (zh) * 2008-01-03 2013-10-21 Au Optronics Corp 薄膜電晶體、主動元件陣列基板以及液晶顯示面板
JP2009224542A (ja) 2008-03-17 2009-10-01 Sony Corp 半導体装置および表示装置
TWI642113B (zh) * 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI596676B (zh) 2008-12-26 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN101710586B (zh) * 2009-01-09 2011-12-28 深超光电（深圳）有限公司 提高开口率的储存电容及其制作方法
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2010249935A (ja) 2009-04-13 2010-11-04 Sony Corp 表示装置
KR102216028B1 (ko) 2009-07-10 2021-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101924231B1 (ko) * 2010-10-29 2018-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
TWI457676B (zh) * 2011-12-09 2014-10-21 Au Optronics Corp 畫素結構及其製造方法
EP2866083B1 (en) * 2012-06-25 2016-10-05 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display device, and method for manufacturing active matrix substrate
TWI657539B (zh) * 2012-08-31 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置
CN104620390A (zh) * 2012-09-13 2015-05-13 株式会社半导体能源研究所 半导体装置
US8981374B2 (en) * 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102169861B1 (ko) 2013-11-07 2020-10-26 엘지디스플레이 주식회사 어레이기판 및 이의 제조방법
TWI665778B (zh) * 2014-02-05 2019-07-11 日商半導體能源研究所股份有限公司 半導體裝置、模組及電子裝置
DE102020004282A1 (de) * 2019-07-24 2021-01-28 AGC lnc. Elektrische verbindungsstruktur
KR102688604B1 (ko) * 2019-11-04 2024-07-25 삼성디스플레이 주식회사 표시 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521107A (en) 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
JP3106566B2 (ja) 1991-07-26 2000-11-06 ソニー株式会社 液晶表示装置および製造方法
KR960011185B1 (ko) 1991-08-23 1996-08-21 가부시키가이샤 한도오따이 에네루기 겐큐쇼 전기광학장치
JP3508964B2 (ja) 1995-12-08 2004-03-22 株式会社 日立ディスプレイズ 液晶表示装置とその製造方法
JPH10200125A (ja) 1997-01-10 1998-07-31 Sony Corp 薄膜トランジスタ及びその製造方法
JP2914336B2 (ja) 1997-02-19 1999-06-28 株式会社日立製作所 液晶表示装置
US6395586B1 (en) * 1999-02-03 2002-05-28 Industrial Technology Research Institute Method for fabricating high aperture ratio TFT's and devices formed
JP3844913B2 (ja) 1999-06-28 2006-11-15 アルプス電気株式会社 アクティブマトリックス型液晶表示装置
JP3085305B2 (ja) 1999-09-21 2000-09-04 株式会社日立製作所 液晶表示装置の製造方法
JP4147845B2 (ja) 2002-07-12 2008-09-10 ソニー株式会社 液晶表示装置及びその製造方法
JP2004101615A (ja) 2002-09-05 2004-04-02 Seiko Epson Corp アクティブマトリクス基板、液晶装置、電子機器
JP4108078B2 (ja) 2004-01-28 2008-06-25 シャープ株式会社 アクティブマトリクス基板及び表示装置
JP4356467B2 (ja) 2004-02-02 2009-11-04 ソニー株式会社 半導体装置の製造方法
JP2006039272A (ja) 2004-07-28 2006-02-09 Sony Corp 表示装置およびその製造方法
JP2006098641A (ja) * 2004-09-29 2006-04-13 Seiko Epson Corp 薄膜半導体装置、電気光学装置、および電子機器
JP4063266B2 (ja) 2004-09-30 2008-03-19 セイコーエプソン株式会社 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8603877B2 (en) 2008-10-15 2013-12-10 Micron Technology, Inc. Methods of forming dielectric material-containing structures
CN102187440B (zh) * 2008-10-15 2014-05-28 美光科技公司 电容器、电介质结构和形成电介质结构的方法
CN103081079A (zh) * 2010-08-30 2013-05-01 夏普株式会社 半导体装置及其制造方法
CN103296034A (zh) * 2013-05-28 2013-09-11 京东方科技集团股份有限公司 一种阵列基板、制备方法以及显示装置
CN110858044A (zh) * 2018-08-23 2020-03-03 三星显示有限公司 液晶显示装置

Also Published As

Publication number Publication date
TW200801745A (en) 2008-01-01
KR20070105921A (ko) 2007-10-31
JP2007293071A (ja) 2007-11-08
CN100547801C (zh) 2009-10-07
US7619256B2 (en) 2009-11-17
JP4215068B2 (ja) 2009-01-28
US20070262352A1 (en) 2007-11-15
KR100880072B1 (ko) 2009-01-23
TWI431377B (zh) 2014-03-21

Similar Documents

Publication Publication Date Title
CN101064322A (zh) 电光装置以及电子设备
CN100335957C (zh) 共平面开关模式液晶显示装置及其制造方法
CN100335958C (zh) 共平面开关型液晶显示装置及其制造方法
CN100547802C (zh) 电光装置、电子设备、及电光装置的制造方法
CN1280665C (zh) 液晶显示装置的阵列衬底及其制造方法
CN1161638C (zh) 显示装置及其制造方法
CN1257428C (zh) 电光装置及其制造方法和电子设备
CN2606374Y (zh) 半导体器件、电光装置和电子设备
CN1610110A (zh) 显示器件的薄膜晶体管基板及其制造方法
CN1495477A (zh) 显示器基板、液晶显示器和制造该液晶显示器的方法
CN1854834A (zh) 显示装置及其制造方法
CN1619391A (zh) 液晶显示板及其制造方法
CN1399165A (zh) 显示器件
CN1892394A (zh) 液晶显示器件及其制造方法
CN1901167A (zh) 半导体器件及其制造方法
CN101038410A (zh) 液晶装置及电子设备
CN1991539A (zh) 液晶显示器件及其制造方法
CN1201183C (zh) 电光装置及其制造方法、电子设备
CN1456931A (zh) 电光装置及半导体装置的制造方法
CN1866092A (zh) 液晶显示器件及其制造方法
CN1967338A (zh) 显示基底及其制作方法以及具有其的显示装置
CN1716062A (zh) 液晶显示器件的阵列基板的制造方法
CN1218199A (zh) 反射型液晶显示装置
CN1797150A (zh) 液晶显示器件及其制作方法
CN1744322A (zh) 薄膜晶体管阵列板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NANKAI UNIVERSITY

Free format text: FORMER OWNER: SANYO EPSON IMAGING DEVICES CO.

Effective date: 20100802

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: NAGANO-KEN, JAPAN TO: TOKYO-DU, JAPAN

TR01 Transfer of patent right

Effective date of registration: 20100802

Address after: Tokyo, Japan

Patentee after: Sony Corp.

Address before: Nagano

Patentee before: Sanyo Epson Imaging Devices Co.

ASS Succession or assignment of patent right

Owner name: NIPPON DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORPORATION

Effective date: 20121116

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121116

Address after: Aichi

Patentee after: Japan display West Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Sony Corp.

TR01 Transfer of patent right

Effective date of registration: 20211019

Address after: Tokyo, Japan

Patentee after: JAPAN DISPLAY Inc.

Address before: Aichi

Patentee before: Japan display West Co.,Ltd.

TR01 Transfer of patent right