CN100388497C - 金属薄膜及其制造方法、电介质电容器及其制造方法及半导体装置 - Google Patents
金属薄膜及其制造方法、电介质电容器及其制造方法及半导体装置 Download PDFInfo
- Publication number
- CN100388497C CN100388497C CNB2005100643469A CN200510064346A CN100388497C CN 100388497 C CN100388497 C CN 100388497C CN B2005100643469 A CNB2005100643469 A CN B2005100643469A CN 200510064346 A CN200510064346 A CN 200510064346A CN 100388497 C CN100388497 C CN 100388497C
- Authority
- CN
- China
- Prior art keywords
- film
- dielectric
- electrode
- thin film
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 103
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 85
- 239000002184 metal Substances 0.000 title claims abstract description 85
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000010409 thin film Substances 0.000 title abstract description 74
- 238000004519 manufacturing process Methods 0.000 title abstract description 23
- 229910052741 iridium Inorganic materials 0.000 claims abstract description 10
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 10
- 229910052707 ruthenium Inorganic materials 0.000 claims abstract description 9
- 239000011159 matrix material Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 abstract description 42
- 239000013078 crystal Substances 0.000 abstract description 27
- 239000010408 film Substances 0.000 description 151
- 238000000034 method Methods 0.000 description 49
- 239000010410 layer Substances 0.000 description 28
- 230000015654 memory Effects 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 17
- 230000010287 polarization Effects 0.000 description 16
- 239000011229 interlayer Substances 0.000 description 13
- 238000002441 X-ray diffraction Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 238000005240 physical vapour deposition Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000001755 magnetron sputter deposition Methods 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 229910010037 TiAlN Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052788 barium Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052712 strontium Inorganic materials 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910004349 Ti-Al Inorganic materials 0.000 description 1
- 229910004692 Ti—Al Inorganic materials 0.000 description 1
- -1 ZnSe compound Chemical class 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002929 anti-fatigue Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000002779 inactivation Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000010079 rubber tapping Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/694—Electrodes comprising noble metals or noble metal oxides
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
- E04H13/00—Monuments; Tombs; Burial vaults; Columbaria
- E04H13/006—Columbaria, mausoleum with frontal access to vaults
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Architecture (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Civil Engineering (AREA)
- Structural Engineering (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Non-Insulated Conductors (AREA)
- Manufacturing Of Electric Cables (AREA)
Abstract
本发明公开了金属薄膜及其制造方法、电介质电容器及其制造方法、以及半导体装置。本发明的金属薄膜是具有设置于给定基体上方的面心立方型结晶结构的金属薄膜，所述薄膜(111)面优先定向，并且在其表面呈现出不与所述基体表面平行的(100)面，所述金属薄膜的表面的算术平均粗糙度(Ra)大于等于1.5nm、并小于等于5nm。此外，在本发明的金属薄膜中，具有所述面心立方型结晶结构的金属包括从Pt、Ir及Ru的组中选出的至少一个。
Description
技术领域
本发明涉及金属薄膜及其制造方法、电介质电容器及其制造方法及半导体装置。
背景技术
近年随着薄膜形成技术的进步，通过将氧化物铁电薄膜材料的高介电常数特性应用于DRAM等的半导体存储器的电容器，可以实现设备的小型化和高度集成化。而且，通过将铁电特性应用于电容器，使实现高度集成化成为可能，所以，也加速了可高速运转的铁电存储器(以后表示为FeRAM)等的新设备开发。
因为FeRAM利用铁电薄膜的高速极化反转和剩余极化，所以具有高速写入、永久记忆、低功耗等的特性，从此特性出发，作为下一代新存储器而被关注。在FeRAM中，通过施加电压，可以写入铁电电容器的剩余极化的方向。因此，与通过在隧道氧化膜施加高电压进而使用电子注入法进行写入的EEPROM相比，其优点在于，写入速度可以提高100倍甚至大于100倍，而且，其功耗却是1/10甚至小于1/10。
铁电电容器一般包括两个电极膜和夹在其间的铁电膜。作为铁电材料，大家熟知的有属于含Pb钙钛矿型铁电体的Pb(Zr，Ti)O3(以下，也称为“PZT”)，及属于Bi层状结构铁电体的SrBi2Ta2O9等的复合氧化物。另外，作为铁电电容器的电极膜，Pt、Ir、Ru等的贵金属或它们的氧化物因其热稳定性高而被经常使用。
作为形成铁电薄膜的方法，一般使用物理气相沉积法(PVD)、化学气相沉积法(CVD)、溶液涂布法等。另外，作为电极薄膜的形成方法，一般使用物理气相沉积法(PVD)、化学气相沉积法(CVD)。
为了提高FeRAM的性能和高度集成化，在铁电电容器上，应该谋求小型化、小极化反转电压、大剩余极化值、低漏电流及良好的抗疲劳特性等。为了达到该目的，在电容器结构及其制造方法上做了各种研究。
专利文献1：特开2002-208679号公报
可是，虽然FeRAM具有铁电材料本身所具有的高材料电位和很长的开发历史，但是市场上依然只有小集成度的产品或者说电容器尺寸很大的产品。其理由在于随着铁电电容器的尺寸变小，剩余极化、漏电流、抗疲劳特性等的特性急剧恶化。
电容器微细化程度越高其电容器特性越劣化，其理由有热处理时发生的电容器材料的蒸发和扩散、电容器蚀刻加工时产生的结晶损伤、层间绝缘膜和钨膜形成时产生的氢气所导致的铁电膜的还原等。其中，特别是氢气所致的电容器特性劣化是在FeRAM的制作工序中特有的问题，为了解决该问题，研究了各种各样的方法。受此影响，电容器的剩余极化值将较初始值大幅度减小。从而，为了实现FeRAM的高度集成化，需要开发必要处理技术，以阻止这样的工序损害带来的影响。
另一方面，除了防止上述的工序损害之外，提高电容器的剩余极化值本身也是实现FeRAM的高度集成化的有效手段。因此，例如，有必要大幅度地提高电容器的铁电膜的结晶性和结晶定向性。
发明内容
鉴于上述技术问题，本发明的目的在于提供作为构成铁电电容器的电极使用的新金属薄膜及其制造方法。
本发明的另一个目的在于提供提高了剩余极化值的电介质电容器及其制造方法。
本发明的另一个目的在于提供使用了本发明的电介质电容器的半导体装置。
1.金属薄膜
本发明的金属薄膜是设置于给定基体上方的、具有面心立方型结晶结构的金属薄膜，所述薄膜的(111)面优先定向，并且，在其表面呈现出不平行于所述基体表面的(100)面。
根据本发明的金属薄膜，可以提供新金属薄膜。该金属薄膜特别适用于作为后述的电介质电容器的下部电极来使用。
此外，在本发明中，所谓“优先定向”意味着在X射线衍射法的θ-2θ扫描中，来自(111)面的衍射峰值强度比来自其他结晶面的衍射峰值强度大。另外，在本发明中，所谓的在特定的A层(以下称为“A层”)上方设置特定的B层(以下称为“B层”)，包含在A层上直接设置B层情况，和在A层上隔着其他层设置B层的情况。
本发明的金属薄膜可以进一步采用以下形式。
(A)在本发明的金属薄膜中，具有所述面心立方型结晶结构的金属包含从Pt、Ir及Ru的组选择的至少一个。
(B)在本发明的金属薄膜中，所述金属薄膜的表面的算术平均粗糙度(Ra)可以大于等于1.5nm、并小于等于5nm。
根据这样的形式，将本发明的金属薄膜应用于电介质电容器的下部电极情况时，可以在下部电极上形成希望定向的电介质膜。另外，在本发明中，所谓的算术平均粗糙度是基于JIS B 0601的值。
2.金属薄膜的形成方法
本发明的第一金属薄膜的形成方法是使用物理气相沉积法形成金属薄膜的方法，其施加小于等于400V的电压来进行成膜。
本发明的第一金属薄膜的形成方法可以进一步采用以下形式。
(A)在本发明的第一金属薄膜的形成方法中，其成膜速度可以大于等于0.5
/秒、并小于等于5
/秒。
(B)在本发明的第一金属薄膜的形成方法中，其成膜时的真空度可以大于等于0.8Pa、并小于等于10Pa。
本发明的第二金属薄膜的形成方法是使用物理气相沉积法形成金属薄膜的方法，其成膜速度可以大于等于0.5
/秒、并小于等于5
/秒。
在本发明的第二金属薄膜的形成方法中，其成膜时的真空度可以大于等于0.8Pa、并小于等于10Pa。
本发明的第三金属薄膜的形成方法是使用物理气相沉积法形成金属薄膜的方法，其成膜时的真空度可以大于等于0.8Pa、并小于等于10Pa。
根据本发明的第一至第三金属薄膜的形成方法，可以获得具有希望定向的、并在其表面有凹凸的金属薄膜。
3.电介质电容器
本发明的电介质电容器包括：给定的基体；第一电极，其由金属薄膜构成，所述金属薄膜是设置于所述基体的上方；电介质膜，其设置于所述第一电极的上方；以及第二电极，其设置于所述电介质膜的上方。所述金属薄膜的表面的算术平均粗糙度(Ra)大于等于1.5nm、并小于等于5nm。
本发明的电介质电容器在具有希望定向的金属薄膜上设置电介质膜。因此，根据各自的材质，可以在电介质膜和金属薄膜的接触面进行良好的晶格匹配。其结果，可以提供电介质膜的定向被控制了的电介质电容器。此外，其详细情况将在以下的优选实施例处进行描述。
本发明的电介质电容器可以进一步采用以下结构。
(A)在本发明的电介质电容器中，所述电介质膜可以是具有钙钛矿型的结晶结构，并优先定向于(111)面的膜。
(B)在本发明的电介质电容器中，呈现在所述第一电极表面的(100)面和所述电介质膜的(001)面可以晶格匹配。
(C)在本发明的电介质电容器中，所述电介质用通式ABO3表示，其中，A可以含有Pb，而且也可以含有La、Sr、Ca、Bi及Ba等元素中的一个或多于一个。B由Zr、Ti、Nb、V、W、Hf、Mn、Fe中的至少一个构成。
4.电介质电容器的制造方法
本发明的电介质电容器的制造方法包括，通过上述记载的形成方法形成金属薄膜进而形成第一电极的工序，和在所述第一电极的上方形成电介质膜的工序，和在所述电介质膜的上方形成第二电极的工序，所述电介质膜的形成可以使用物理气相沉积法、化学气相沉积法及旋转涂层法中的任一种方法来进行。
根据本发明的电介质电容器的制造方法，可以制作包括第一电极的电介质电容器，该第一电极具有希望的定向。
5.半导体装置
本发明的电介质电容器可以适用于电介质存储器等的半导体装置。
附图说明
图1是说明本实施方式涉及的金属薄膜的结晶结构的图。
图2是说明本实施方式涉及的电介质电容器的图。
图3是表示本实施方式涉及的电介质电容器的示意图。
图4是表示本实施例涉及的电介质电容器的示意图。
图5是表示例子No1的第一电极20的表面状态的AFM图案。
图6是表示例子No1的第一电极20的XRD衍射模式的图。
图7是表示例子No11的第一电极20的表面状态的AFM图案。
图8是表示例子No11的第一电极20的XRD衍射模式的图。
图9是表示例子No1的PZT薄膜的XRD衍射模式的图。
图10是表示例子No11的PZT薄膜的XRD衍射模式的图。
图11是表示在例子No1的Pt膜28和PZT膜30的介面上的原子分布的图案。
图12是表示例子No1的电介质电容器的磁滞特性图。
图13是表示例子No11的电介质电容器的磁滞特性图。
图14是表示本实施方式涉及的电介质存储器的示意图。
图15是表示本实施方式涉及的电介质存储器的示意图。
具体实施方式
以下，针对本发明的实施方式进行说明
1.金属薄膜
1.1金属薄膜
本实施方式涉及的金属薄膜是由具有面心立方型结晶结构的金属构成的薄膜。作为这样的金属，可以举出包含Pt、Ir及Ru中至少一个的金属。再进一步，该金属薄膜，(111)面优先定向，并且，在其表面呈现出不与该基体的表面平行的(100)面。在这里，所谓的优先定向是指，在X射线衍射法的θ-2θ扫描中，来自(111)面的衍射峰值强度比来自其他结晶面的衍射峰值强度大的状态。在本实施方式的金属薄膜的表面呈现着(100)面。因此，本实施方式涉及的金属薄膜，其表面变得具有凸凹。关于此情况，参照图1再进一步说明。
图1(A)是表示面心立方型结晶结构的单位晶格的图。在该单位晶格中，(111)面是图1(A)所示的A面。本实施方式涉及的金属薄膜因为(111)面优先定向，所以，具有面A和衬底表面平行的结晶结构。而且，呈现在金属薄膜的表面上的(100)面是图1所示的B面。即，如图1(B)所示，在A面((111)面)优先定向并维持其结晶晶格的情况下，B面((100)面)不可能平行于基体的表面。其结果变成，在几何学上的、在金属薄膜的表面产生凹凸。
如上所述，本实施方式涉及的金属薄膜，在其表面有凹凸，其算术平均粗糙度(Ra)优选大于等于1.5nm、并小于等于5nm。另外，关于本实施方式涉及的金属薄膜的算术平均粗糙度在上述范围内的优点，将在后面的电介质电容器的描述中进行说明。
根据本实施方式，能够提供新的金属薄膜，能够作为诸如电介质电容器的下部电极来使用。
1.2金属薄膜的制造方法
接下来，针对本实施方式涉及的金属薄膜的制造方法进行说明。
首先，准备给定的基体。所谓的基体，可以举例为，例如硅、锗等的元素半导体，GaAs、ZnSe等的化合物半导体等的半导体衬底，Pt等的金属衬底，蓝宝石衬底，MgO、SrTiO3、BaTiO3、玻璃等的绝缘性衬底。衬底按照诸如在形成后面描述的电介质电容器时该电介质膜的用途来选择。电介质膜应用于半导体装置情况时，作为衬底来说应采用硅衬底，最好采用单晶硅衬底。
在该基体上面，使用物理气相沉积法(PVD法)形成金属薄膜。此时，通过控制溅射金属原子的运动能量，一边将在该衬底表面的该金属原子的迁移能量控制在希望的范围内，一边形成金属薄膜。作为控制运动能量的方法，可以有如以下所示的方法。
作为方法一，可以举出，将溅射时的施加电压设定为400V或小于400V，最好是大于等于300V、并小于等于400V。这是因为施加电压在小于等于400V时，可减少运动能量，其结果可以适当调整迁移能量。基于此，可以让结晶慢慢成长，可以形成具有希望结晶结构的金属薄膜。另外，因为在施加电压不到300V时溅射放电不稳定，所以优选大于等于300V。
作为方法二，可以举出，将成膜时的真空度设定为大于等于0.8Pa、并小于等于10Pa。真空度小于0.8Pa情况时，不能形成金属薄膜的表面算术平均粗糙度在大于等于1.5nm、并小于等于5nm的金属薄膜。其原因是，运动能量变大，迁移能量也变大，所以在比希望的结晶结构更稳定的定向上结晶化了。在比10Pa高的真空度中，因为溅射放电变得不稳定，所以最好不选。
作为方法三，在金属薄膜的成膜速度大于等于0.5
/秒、并小于等于5
/秒，最好在大于等于1.0
/秒、并小于等于5
/秒的条件下成膜。成膜速度小于0.5
/秒的情况时，成膜所需要的时间变得过长，这是导致制造成本上升的主要因素。超过5
/秒的情况时，不能形成金属薄膜的表面算术平均粗糙度大于等于1.5nm、并小于等于5nm的金属薄膜。除了方法一、二以外，还可以通过适当调整对象与衬底间的距离的方法来进行成膜速度的控制。
本实施方式涉及的金属薄膜的制造方法中，组合使用方法一至三中的至少一个以上(包括一个)的方法来控制运动能量，进而能够将金属薄膜形成时的迁移能量控制在希望的范围内。
根据本实施方式涉及的金属薄膜制造方法，可以形成在1.1节中描述的新的金属薄膜。
2.电介质电容器及其制作方法
下面，参照图2对本实施方式涉及的电介质电容器及其制造方法进行说明。图2是示意性地表示本实施方式涉及的电介质电容器的截面图。如图2所示，电容器100包括设置于基体10上面的第一电极20、电介质膜30及第二电极40。作为基体10可以采用上述的材质，关于构成电容器100的各部件，将与后述的制造方法一起进行说明。
首先，对第一电极20进行说明。作为第一电极20，可以使用具有面心立方型结晶结构的金属，可以是例如，从Pt、Ir及Ru的组中选择的金属膜，或者从Pt、Ir及Ru的组中选择两种或多于两种的金属构成的合金。该第一电极20是1节描述的金属薄膜，优先定向于(111)面，并在其表面呈现出不与基体10的表面平行的(100)面。该第一电极20可以使用1.2节描述的形成方法来形成。
另外，第一电极20的表面的算术平均粗糙度优选大于等于1.5nm、并小于等于5nm。算术平均粗糙度小于1.5nm时，不能得到这样的膜，不平行于基体10的表面的(100)面完全呈现在第一电极20的表面，从而，在后述的电介质膜30形成时，不能形成具有希望定向的电介质膜30。另外，算术平均粗糙度超过5nm情况时，根据电介质膜30的膜厚，有时第一电极的凸起和第二电极40会有接触，因而漏电流往往会变大。
下面，对电介质膜30进行说明。电介质膜30优选具有钙钛矿型的结晶结构的氧化物。其用通式ABO3表示，其中，A元素可以含有Pb，而且也可以含有La、Sr、Ca、Bi及Ba等元素中的一种或多于一种。B元素由Zr、Ti、Nb、V、W、Hf、Mn、Fe中的至少一个构成。电介质膜30为了获得良好的极化特性，可以优先定向于(111)面。
下面，对第二电极40进行说明。第二电极40可以将诸如Pt或Ir等的贵金属、及其氧化物(例如IrOx等)作为材料来使用。此外，第二电极40可以是这些材料的单层，也可以是将多个材料构成的层层压后而形成的多层结构。第二电极40的成膜方法可以使用溅射法、真空蒸镀法、CVD等众所周知的方法。
根据以上的工序，可以制造本实施方式涉及的电介质电容器。
根据本实施方式涉及的电介质电容器及其制造方法，可以提供磁滞特性良好的电介质电容器100。这可以认为是因为电介质膜30强烈优先定向于(111)面的缘故。在这里，在本实施方式涉及的电介质电容器100中，之所以电介质膜30能够强烈让(111)面优先定向是由第一电极20的结晶结构导致的。关于这一点，将参照图3，以电介质膜30应用为PZT膜的情况为例进行说明。
如“1.金属薄膜”一节所说明的，第一电极20，通过(111)面优先定向并在其表面呈现出不与基体10的表面平行的(100)面，从而具有凹凸。图3(A)是放大表示该第一电极20和电介质膜30之间的边界的图。如图3(A)所示，第一电极20的结晶系是面心立方型，结晶晶格的三边具有相同的长度(a＝b＝c)。另一方面，具有四方晶系(tetragonal)的结晶结构的PZT膜的情况时，结晶晶格的三边并不相同，其关系是
在本实施方式涉及的电介质电容器100中，露出在第一电极20的表面的(100)面和PZT膜的(001)面可以晶格匹配，进而结晶化。其结果，如图3(B)所示，从第一电极20和PZT膜之间的几何学关系上，表示出了PZT膜优先定向(111)面。
此外，在上述的说明中，不仅是四方晶系，菱形体(rhombohedral)的PZT膜的情况时也是同样，可以形成优先定向于(111)面的电介质膜30。如以上所述，根据本实施方式涉及的电介质电容器100，能够形成优先定向于(111)面的电介质膜30，并能提供磁滞特性良好的电介质电容器100。
3.实施例
3.1电容器的形成
以下，对本实施方式涉及的电介质电容器的实施例，参照图4进行说明。
(a)第一电极20的形成
首先，如图4所示，准备好硅衬底作为基体10。在该衬底10上面，顺次层压膜厚为100nm的TiAlN膜22、膜厚为100nm的Ir膜24、及膜厚为30nm的IrOx膜26。采用溅射法形成这些膜。接下来，在IrOx膜26的上面形成膜厚为100nm的Pt膜28，这样就形成了由四种膜层压而成的第一电极20。以下描述各膜的形成条件。
TiAlN膜22：将Ti-Al合金对象(组成：Ti 60at％、Al 40at％)在氩气(Ar)和氮气(N2)的混合气体中，使用DC磁控溅镀法(直流磁控溅镀法)，在衬底温度400℃下成膜。
Ir膜24：将Ir对象在Ar气体中，使用DC磁控溅镀法，在衬底温度为250℃下进行成膜。
IrOx膜26接着Ir膜，将Ir对象在Ar和氧气(O2)的混合气体中，使用DC磁控溅镀法成膜。在衬底温度为250℃下进行成膜。
Pt膜28的成膜条件如表1所示。此外，在实施例中，形成了Pt膜28的成膜条件各异的例子1～10，和作为比较例的例子11。
表1
(b)电介质膜30的形成
下面，(a)中形成的例子1～11分别在第一电极20上面形成PZT膜作为电介质膜30(以下，简称为“PZT膜30”)。PZT膜30是这样形成的，使用旋转涂布法将PZT的溶胶凝胶(ゾルゲル)溶液反复三次涂布、干燥，之后，进行快速升温加热(RTA)处理使其结晶化。结晶化温度为600℃，结晶化时间为5分钟，处理的环境气体为氧气。结晶后的PZT膜的膜厚为150nm。
(c)第二电极40的形成
下面，在由(b)形成的电介质膜30上面，将膜厚为200nm的Pt膜使用DC磁控溅镀法进行成膜，作为第二电极40。成膜条件：成膜温度为250℃，放电电压为435V，成膜速度为6.0
/秒。之后，使用众所周知的光刻及蚀刻技术，形成图4所示的电介质电容器100。
3.2评价
首先，在工序(a)之前终止时，用原子力显微镜(AFM)观察第一电极20的表面形状。在工作模式为轻敲模式、探针的扫描速度为1Hz、水平分解度为9bit下进行AFM观察。图5示出了例子No1的第一电极20的表面的AFM图案。另外，使用X射线衍射(XRD)法研究第一电极20的结晶结构及定向性。图6示出了例子No1的第一电极20的XRD模式。为了比较，图7示出了例子No11的第一电极20的表面的AFM图案，图8示出了XRD模式。
由图5可知，在例子No1的第一电极20的Pt膜28的表面有凹凸，该膜的表面的算术平均粗糙度为1.8nm。另外，由图6可知，例子No1的Pt膜28强烈定向于(111)面。
与此相对，比较图5和图7也可知，例子No11涉及的第一电极20的Pt膜28的表面的凹凸较小，算术平均粗糙度Ra为1.1nm。另外，由图8所示，Pt膜28定向于(111)面，与例子No 1的Pt膜相比，来自(111)面的衍射峰值强度较小，可以确任(111)面定向度较弱。
下面，关于作为实施例的例子No1，图9示出了工序(b)终了阶段的PZT膜30的XRD模式。另外，图10示出了作为比较例的例子No11的PZT膜30的XRD模式。如图9所示，例子No1的PZT膜30，具有钙钛矿结构，并可以确认强烈定向于(111)面。另一方面，如图10所示，比较例涉及的例子No11的PZT膜，可以确认表示定向于(111)面的峰值非常小。根据这些结果可知，第一电极20优先定向于(111)面，并且其算术平均粗糙度Ra在希望的范围内的情况下，在该第一电极20的上面形成的PZT膜30强烈定向于(111)面。
另外，对于例子No1，使用电子显微镜观察第一电极20和PZT膜30界面的原子排列。其结果如图11所示。由图11可以确认，Pt膜28的(100)面和PZT膜30的(001)面晶格匹配。因此，本实施例涉及的PZT膜30在几何学上，可以强烈优先定向于(111)面。如以上所述，本发明的金属薄膜(111)面优先定向，在其表面，通过呈现出不与基体10的表面平行的(100)面，而具有凹凸。另外，本实施例的电介质电容器的电介质膜是具有钙钛矿型的结晶结构，并有优先定向于(111)面的膜。另外，呈现在电极表面的(100)面和电介质膜(001)晶格匹配。
下面，图12示出了作为本实施例的例子No1的电介质电容器的磁滞曲线图。另外，图13示出了作为比较例的例子No11的电介质电容器的磁滞曲线图。通过比较图12和图13可知，例子No1的电介质电容器，其施加电压为3V时的剩余极化值(Pr)是14.5μC/cm2。例子No11的电介质电容器的剩余极化值(Pr)是8.1μC/cm2。可以确认，实施例涉及的电介质电容器与比较例涉及的电介质电容器相比，其具有更大的剩余极化值。
综上所述，通过将本实施方式涉及的金属薄膜应用于电介质电容器的下部电极，可以提高PZT膜的结晶定向性。其结果，可以获得具有较大剩余极化值的电介质电容器。
4.应用例
4.1第一应用例
下面，对包含本实施方式涉及的电介质电容器的半导体装置进行说明。此外，在本实施方式中，也以包含电介质电容器的铁电体存储装置为例进行说明。
图14(A)及图14(B)是示意性地表示使用了本实施方式涉及的电介质电容器的铁电体存储装置1000的图。而且，图14(A)表示的是铁电体存储装置1000的平面形状，图14(B)表示的是图14(A)中的I-I截面。
铁电体存储装置1000，如图14(A)所示，包括存储单元阵列200和外围电路部300。而且，存储单元阵列200和外围电路部300形成在不同的层。另外，外围电路部300相对于存储单元阵列200配置在半导体衬底400的不同层上。此外，作为外围电路部300的具体例子有：Y选通电路(gate)、读出放大器、输入输出缓冲器、X地址解码器、Y地址解码器，以及地址缓冲器。
存储单元阵列200交叉排列着用于行选择的下部电极210(字线)和用于列选择的上部电极220(位线)。而且，下部电极210及上部电极220具有由多个线状信号电极构成的条纹形状。此外，在信号电极中，下部电极210为位线、上部电极220为字线。
而且，如图14(B)所示，在下部电极210和上部电极220之间配置着电介质膜215。在存储单元阵列200中，在其下部电极210和上部电极220的交叉区，形成作为电介质电容器230而起作用的存储单元。此外，电介质膜215至少应该配置在下部电极210和上部电极220的交叉区间。
进一步，铁电体存储装置1000形成覆盖下部电极210、电介质膜215及上部电极220的第二层间绝缘膜430。进一步，在第二层间绝缘膜430上面，形成覆盖布线层450、460的、绝缘性的保护层440。
外围电路部300，如图14(A)所示，包括用于向该存储单元阵列200选择性进行信息写入或读出的各种电路，例如包括：用于选择性控制下部电极210的第一驱动电路310、用于选择性控制上部电极220的第二驱动电路320、及其他读出放大器等信号检测电路(附图中省略)。
另外，外围电路部300，如图14(B)所示，包括形成在半导体衬底400之上的MOS晶体管330。MOS晶体管330包括栅极绝缘膜332、栅极334以及源极/漏极区336。各MOS晶体管330之间，通过元件分离区410来分离。在形成了该MOS晶体管330的半导体衬底400上面，形成第一层间绝缘膜420。而且，外围电路部300和存储单元阵列200之间通过布线层51电连接。
下面，针对在铁电体存储装置1000中的写入、读出动作的一个例子，进行描述。
首先，在读出动作中，在被选中的存储单元的电容器上施加读出电压。其同时兼有“0”的写入动作。此时，将流经被选中的位线处的电流或位线处于高阻抗状态时的电位由读出放大器读出。而且，为了防止读出时的交扰，在非选择的存储单元的电容器上施加给定的电压。
在写入动作中，写入“1”的情况时，在被选中的存储单元的电容器上施加使极化状态反转的写入电压。写入“0”的情况时，在被选中的存储单元的电容器上施加不使极化状态反转的写入电压，进而保持读出动作时写入的‘0’状态。此时，为了防止写入时的交扰，在非选择的存储单元的电容器上施加给定的电压。
在该铁电体存储装置1000中，电介质电容器230为了将希望定向的金属薄膜作为下部电极210来应用，包括强烈定向于(111)面的PZT系的电介质膜215。
因此，电介质电容器230具有良好的磁滞特性，并能提供可靠性较高的铁电体存储装置1000。
4.2第二应用例
下面，针对包含本实施方式涉及的电介质电容器的半导体装置的其他例子，参照图15说明其制造工序和结构。此外，在本实施方式中，以包含电介质电容器的铁电体存储装置为例进行说明。图15是用于说明第二应用例涉及的半导体装置的截面图。
如图15(A)所示，在作为半导体层的硅衬底501上形成MOS晶体管。该工序的例子如以下所示。首先，在硅衬底501上形成用于限定活性区的元件分离膜502。接下来，在边界确定了的活性区上形成栅极氧化膜503。在栅极氧化膜503上形成栅极504，并在栅极504的侧壁上形成侧壁505a、505b，进而，在处于元件区处的硅衬底501上形成构成源极及漏极的杂质区506a、506b。这样一来，就在硅衬底501上形成了MOS晶体管。
接下来，在MOS晶体管上形成以氧化硅为主要成分的第一层间绝缘膜507，进而在第一层间绝缘膜507处，形成与杂质区506a及506b连接的连接孔。在这些连接孔里嵌入连接层508a、508b及W插头509a、509b。再接下来，在第一层间绝缘膜507上面，形成连接至W插头509a的铁电电容器510。
铁电电容器510是依次层压下部电极510a、电介质层510b、上部电极510c和保护层510d而形成的。铁电电容器510的形成方法如下所述。作为下部电极510a，依次使用溅射法形成TiAlN膜(100nm)、Ir膜(50nm)、IrOx(80nm)，进而使用本发明方法形成Pt膜(100nm)。作为电介质层510b，使用旋转涂层法将PZT的溶胶凝胶溶液反复涂层、干燥三回，之后，进行高速升温加热(RTA)使其结晶化，从而形成PZT膜。结晶化温度为600℃，结晶化时间为5分钟，处理用气体是氧气。结晶化后的PZT膜的膜厚为150nm。形成Pt膜(50nm)作为上部电极510c。之后，在700℃、1小时、氧气环境的条件下，进行热处理，进而，作为保护层510d，依次形成IrOx(100nm)、Ir膜(70nm)。之后，使用公知的光刻及蚀刻技术，形成铁电电容器510。
下面，如图15(B)所示，在铁电电容器510上面，形成以氧化硅为主要成分的第二层间绝缘膜511，并形成位于铁电电容器510上面的孔和位于W插头509b上面的孔。在这些孔里嵌入连接至铁电电容器510的连接层512a及W插头513a，并嵌入连接至W插头509b的连接层512b及W插头513b。在第二层间绝缘层511上，形成分别连接至W插头513a、513b的Al合金导线514a、514b。之后，在第二绝缘层511上及Al合金导线514a、514b上，形成不活性化膜515。
在该铁电体存储装置中，因为铁电电容器510使用希望定向的金属薄膜作为下部电极510a，所以包含强烈定向于(111)面的PZT系电介质膜510b。因此，铁电电容器510可以具有良好的磁滞特性，从而可以提供可靠性很高的铁电体存储装置。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。
附图标记说明
10基体 20第一电极
22TiAlN膜 24Ir膜
26IrOx膜 28Pt膜
30电介质膜 40第二电极
51布线层 100电容器
100电介质电容器
200存储单元阵列 210下部电极
215电介质膜 220上部电极
230电介质电容器 300外围电路部
310第一驱动电路 320第二驱动电路
330MOS晶体管 332栅极绝缘层
334栅极 336源极/漏极区
400半导体衬底 410元件分离区
420第一层间绝缘膜 430第二层间绝缘膜
440保护层 450、460布线层
1000铁电体存储装置 501硅衬底
502元件分离膜 503栅极氧化膜
504栅极 505a、505b侧壁
506a、506b 杂质区 507第一层间绝缘膜
508a、508b 连接层 509a、509b W插头
510电介质电容器 511第二层间绝缘膜
512a、512b 连接层 513a、513b W插头
514a、514b Al合金导线
515不活性化膜
Claims (9)
1.一种金属薄膜，设置于给定基体上方，具有面心立方型结晶结构，其中，
所述薄膜的(111)面优先定向，并且，在其表面呈现出不平行于所述基体表面的(100)面，
所述金属薄膜的表面的算术平均粗糙度(Ra)大于等于1.5nm、并小于等于5nm。
2.根据权利要求1所述的金属薄膜，其中，
具有所述面心立方型结晶结构的金属包括从Pt、Ir及Ru的组中选出的至少一个。
3.一种电介质电容器，其特征在于包括：
给定的基体；
第一电极，其由金属薄膜构成，所述金属薄膜是设置于所述基体的上方的、并具有面心立方型结晶结构的金属的薄膜，并且，(111)面优先定向，而且在其表面呈现出不与所述基体表面平行的(100)面；
电介质膜，其设置于所述第一电极的上方；以及
第二电极，其设置于所述电介质膜的上方，
所述金属薄膜的表面的算术平均粗糙度(Ra)大于等于1.5nm、并小于等于5nm。
4.根据权利要求3所述的电介质电容器，其中，
具有所述面心立方型结晶结构的金属包括从Pt、Ir及Ru的组中选出的至少一个。
5.根据权利要求3所述的电介质电容器，其中，
所述电介质膜是具有钙钛矿型的结晶结构的、并优先定向于(111)面的膜。
6.根据权利要求5所述的电介质电容器，其中，
呈现在所述第一电极表面的(100)面和所述电介质膜的(001)面晶格匹配。
7.根据权利要求6所述的电介质电容器，其中，
所述电介质用通式ABO3表示，
其中，A含有Pb。
8.一种半导体装置，其包括电介质电容器，其中，
所述电介质电容器包括：
第一电极，其由金属薄膜构成，所述金属薄膜是具有面心立方型结晶结构的金属的薄膜，并且，(111)面优先定向，而且在其表面呈现出不与所述基体表面平行的(100)面；
电介质膜，其设置于所述第一电极的上方；以及
第二电极，其设置于所述电介质薄膜的上方，
所述金属薄膜的表面的算术平均粗糙度(Ra)大于等于1.5nm、并小于等于5nm。
9.根据权利要求8所述的半导体装置，其特征在于：
具有所述面心立方型结晶结构的金属包括从Pt、Ir及Ru的组中选出的至少一个。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004120331 | 2004-04-15 | ||
| JP2004120331 | 2004-04-15 | ||
| JP2005048820 | 2005-02-24 | ||
| JP2005048820A JP4539844B2 (ja) | 2004-04-15 | 2005-02-24 | 誘電体キャパシタおよびその製造方法ならびに半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1684260A CN1684260A (zh) | 2005-10-19 |
| CN100388497C true CN100388497C (zh) | 2008-05-14 |
Family
ID=34935228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100643469A Expired - Fee Related CN100388497C (zh) | 2004-04-15 | 2005-04-14 | 金属薄膜及其制造方法、电介质电容器及其制造方法及半导体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7425738B2 (zh) |
| EP (1) | EP1587146A3 (zh) |
| JP (1) | JP4539844B2 (zh) |
| KR (1) | KR100737636B1 (zh) |
| CN (1) | CN100388497C (zh) |
| TW (1) | TWI272716B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007088147A (ja) * | 2005-09-21 | 2007-04-05 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP4461386B2 (ja) * | 2005-10-31 | 2010-05-12 | Ｔｄｋ株式会社 | 薄膜デバイスおよびその製造方法 |
| JP4983102B2 (ja) * | 2006-06-06 | 2012-07-25 | Ｔｄｋ株式会社 | 誘電体素子 |
| JP2008028114A (ja) * | 2006-07-20 | 2008-02-07 | Seiko Epson Corp | 誘電体キャパシタ |
| JP2008028229A (ja) | 2006-07-24 | 2008-02-07 | Seiko Epson Corp | 強誘電体メモリの製造方法 |
| KR20090042285A (ko) * | 2006-08-02 | 2009-04-29 | 가부시키가이샤 아루박 | 막 형성방법 및 막 형성장치 |
| JP2008135698A (ja) * | 2006-10-27 | 2008-06-12 | Seiko Epson Corp | 誘電体キャパシタの製造方法 |
| KR101155377B1 (ko) * | 2009-05-26 | 2012-06-19 | 전자부품연구원 | 커패시터 유전체용 조성물 |
| US20110291147A1 (en) | 2010-05-25 | 2011-12-01 | Yongjun Jeff Hu | Ohmic contacts for semiconductor structures |
| JP5673414B2 (ja) * | 2011-07-20 | 2015-02-18 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US11121139B2 (en) | 2017-11-16 | 2021-09-14 | International Business Machines Corporation | Hafnium oxide and zirconium oxide based ferroelectric devices with textured iridium bottom electrodes |
| KR20210047119A (ko) | 2019-10-21 | 2021-04-29 | 삼성전자주식회사 | 금속 질화막 제조방법 및 금속 질화막을 포함하는 전자 소자 |
| KR20230120346A (ko) * | 2022-02-09 | 2023-08-17 | 삼성전자주식회사 | 유전층을 갖는 반도체 소자 및 그 형성 방법 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1138744A (zh) * | 1995-04-07 | 1996-12-25 | 现代电子产业株式会社 | 制造半导体器件的方法 |
| US5736422A (en) * | 1994-11-26 | 1998-04-07 | Dong Yang Cement Corporation | Method for depositing a platinum layer on a silicon wafer |
| EP0855738A2 (en) * | 1997-01-15 | 1998-07-29 | Tong Yang Cement Corporation | Method of depositing a platinum film for capacitor electrode |
| US6025205A (en) * | 1997-01-07 | 2000-02-15 | Tong Yang Cement Corporation | Apparatus and methods of forming preferred orientation-controlled platinum films using nitrogen |
| CN1306387A (zh) * | 2000-01-20 | 2001-08-01 | 柏腾科技股份有限公司 | 形成电磁波干扰遮蔽膜的方法 |
| EP1160870A2 (en) * | 2000-05-12 | 2001-12-05 | Agilent Technologies, Inc. (a Delaware corporation) | Oriented rhombohedral composition of PbZr1-xTix03 thin films for low voltage operation ferroelectric ram |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3328055B2 (ja) * | 1993-03-25 | 2002-09-24 | 松下電器産業株式会社 | 積層薄膜コンデンサの製造方法 |
| DE19640240A1 (de) * | 1996-09-30 | 1998-04-02 | Siemens Ag | Halbleiteranordnung mit einer Schicht aus einem Edelmetall und Verfahren zum Herstellen derselben |
| JP3471655B2 (ja) * | 1999-04-16 | 2003-12-02 | 松下電器産業株式会社 | 高誘電体薄膜コンデンサの製造方法 |
| TW456027B (en) * | 1999-08-18 | 2001-09-21 | Matsushita Electronics Corp | Method of making ferroelectric thin film, ferroelectric capacitor, ferroelectric memory and method for fabricating ferroelectric memory |
| JP3435633B2 (ja) * | 1999-09-13 | 2003-08-11 | 株式会社村田製作所 | 薄膜積層体、薄膜キャパシタ、およびその製造方法 |
| JP2001126947A (ja) * | 1999-10-28 | 2001-05-11 | Matsushita Electric Ind Co Ltd | 高誘電体薄膜コンデンサの製造方法 |
| JP4510967B2 (ja) * | 1999-12-03 | 2010-07-28 | 大阪府 | 導電性光選択透過シート |
| KR100389032B1 (ko) | 2000-11-21 | 2003-06-25 | 삼성전자주식회사 | 강유전체 메모리 장치 및 그의 제조 방법 |
| JP4493235B2 (ja) * | 2001-05-30 | 2010-06-30 | 京セラ株式会社 | 薄膜素子 |
| JP2003218227A (ja) * | 2002-11-12 | 2003-07-31 | Matsushita Electric Ind Co Ltd | 高誘電体薄膜コンデンサ及びその製造方法 |
-
2005
- 2005-02-24 JP JP2005048820A patent/JP4539844B2/ja not_active Expired - Fee Related
- 2005-04-14 CN CNB2005100643469A patent/CN100388497C/zh not_active Expired - Fee Related
- 2005-04-14 KR KR1020050030929A patent/KR100737636B1/ko active IP Right Grant
- 2005-04-14 US US11/105,368 patent/US7425738B2/en not_active Expired - Fee Related
- 2005-04-15 TW TW094112170A patent/TWI272716B/zh not_active IP Right Cessation
- 2005-04-15 EP EP05008277A patent/EP1587146A3/en not_active Withdrawn
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5736422A (en) * | 1994-11-26 | 1998-04-07 | Dong Yang Cement Corporation | Method for depositing a platinum layer on a silicon wafer |
| CN1138744A (zh) * | 1995-04-07 | 1996-12-25 | 现代电子产业株式会社 | 制造半导体器件的方法 |
| US6025205A (en) * | 1997-01-07 | 2000-02-15 | Tong Yang Cement Corporation | Apparatus and methods of forming preferred orientation-controlled platinum films using nitrogen |
| EP0855738A2 (en) * | 1997-01-15 | 1998-07-29 | Tong Yang Cement Corporation | Method of depositing a platinum film for capacitor electrode |
| CN1306387A (zh) * | 2000-01-20 | 2001-08-01 | 柏腾科技股份有限公司 | 形成电磁波干扰遮蔽膜的方法 |
| EP1160870A2 (en) * | 2000-05-12 | 2001-12-05 | Agilent Technologies, Inc. (a Delaware corporation) | Oriented rhombohedral composition of PbZr1-xTix03 thin films for low voltage operation ferroelectric ram |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005327699A (ja) | 2005-11-24 |
| KR100737636B1 (ko) | 2007-07-10 |
| US7425738B2 (en) | 2008-09-16 |
| EP1587146A2 (en) | 2005-10-19 |
| JP4539844B2 (ja) | 2010-09-08 |
| KR20060045692A (ko) | 2006-05-17 |
| US20050230731A1 (en) | 2005-10-20 |
| CN1684260A (zh) | 2005-10-19 |
| TWI272716B (en) | 2007-02-01 |
| TW200608555A (en) | 2006-03-01 |
| EP1587146A3 (en) | 2007-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3833841B2 (ja) | 半導体装置及びその製造方法 | |
| CN100388497C (zh) | 金属薄膜及其制造方法、电介质电容器及其制造方法及半导体装置 | |
| CN1447416A (zh) | 半导体器件的制造方法 | |
| US6727156B2 (en) | Semiconductor device including ferroelectric capacitor and method of manufacturing the same | |
| US6495412B1 (en) | Semiconductor device having a ferroelectric capacitor and a fabrication process thereof | |
| US7074624B2 (en) | Ferroelectric film, method of manufacturing ferroelectric film, ferroelectric capacitor, method of manufacturing ferroelectric capacitor, and ferroelectric memory | |
| US20050245023A1 (en) | Semiconductor device and method of manufacturing the same | |
| US7179705B2 (en) | Ferroelectric capacitor and its manufacturing method, and ferroelectric memory device | |
| KR100533974B1 (ko) | 하부전극과 강유전체막의 접착력을 향상시킬 수 있는강유전체캐패시터 형성 방법 | |
| US7163828B2 (en) | Electrode, method of manufacturing the same, ferroelectric memory, and semiconductor device | |
| JP2002324897A (ja) | 強誘電体半導体メモリ装置及びその製造方法 | |
| JP4586956B2 (ja) | 電極膜の製造方法 | |
| JP2008028114A (ja) | 誘電体キャパシタ | |
| JP2003100993A (ja) | 半導体メモリ素子 | |
| JP2001139313A (ja) | 酸化物膜の製造方法と強誘電体メモリの製造方法 | |
| JP2010157748A (ja) | 金属膜およびその製造方法、誘電体キャパシタおよびその製造方法ならびに半導体装置 | |
| JP2004335491A (ja) | 強誘電体膜と強誘電体膜の製造方法および強誘電体キャパシタならびに強誘電体メモリ | |
| JP2006278550A (ja) | 半導体装置の製造方法 | |
| JP2002329845A (ja) | 強誘電体メモリ素子の製造方法および強誘電体メモリ装置 | |
| JPH09213899A (ja) | 強誘電体膜を有する不揮発性メモリ装置 | |
| JP3663575B2 (ja) | 強誘電体膜の改質方法及び容量素子の製造方法 | |
| JP3872917B2 (ja) | 半導体装置の製造方法 | |
| KR100967110B1 (ko) | 하부층의 배향성을 따르는 강유전체막 형성 방법 및 그를이용한 강유전체 캐패시터 형성 방법 | |
| JP2002110935A (ja) | 薄膜キャパシタ及びその製造方法 | |
| JPH0621339A (ja) | 半導体記憶装置の製造方法及び半導体記憶装置の記録方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080514 Termination date: 20190414 |