[go: up one dir, main page]

CN1447416A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1447416A
CN1447416A CN03106682A CN03106682A CN1447416A CN 1447416 A CN1447416 A CN 1447416A CN 03106682 A CN03106682 A CN 03106682A CN 03106682 A CN03106682 A CN 03106682A CN 1447416 A CN1447416 A CN 1447416A
Authority
CN
China
Prior art keywords
ferroelectric film
forming
semiconductor device
manufacturing
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN03106682A
Other languages
English (en)
Inventor
竹村浩一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1447416A publication Critical patent/CN1447416A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及一种制造半导体器件的方法。在一个衬底的表面上的绝缘膜上形成一个下层电极，并且在该下层电极上在等于或者小于450摄氏度，或者在等于或者小于该铁电膜的居里温度的温度下形成一个铁电膜。此后，在该铁电膜上形成一个上层电极，并且在该上层电极被形成之后，在高于该沉积温度或者该居里温度的温度下进行该热处理。从而形成一个具有特定的晶体取向的铁电膜，并且当以高于该沉积温度或者该居里温度的温度施加热处理去从以前转换为顺电相的时候，无需改变晶体结构，就可以获得铁电相，并且从而可以获得一个在相应的晶域的自然极化方向中对准好的铁电膜。

Description

半导体器件的制造方法
技术领域
本发明涉及一种制造半导体器件的方法，尤其涉及一种制造诸如半导体存储设备的半导体器件的方法，该半导体存储设备装备有一个具有铁电膜的电容器(电容)。
背景技术
在近来的半导体器件中，尤其是在装备有晶体管和电容器的半导体存储器设备中，人们已经提出使用铁电膜用于电容器的电介质。迄今为止，在制造装备有这种铁电膜电容器的方法中，在半导体衬底的一个表面的绝缘膜上形成一个下层电极之后，在其上形成一个铁电膜，进一步在其上形成一个上层电极，并且其后这些上层电极、铁电膜和下层电极被形成为一个预先确定的图形。此外，在其制造方法中，作为制造该铁电膜的方法，已经采用主要划分为二种方法。第一种方法是其中一个结晶的铁电膜被直接以相对较高的温度形成，以及第二种方法是其中一个顺电性(paraelectric)膜(一个具有非晶质的结构或者不呈现铁电特性晶体结构的电介质膜)继之以热处理被以相对低的温度形成，以及从而该顺电性膜被变成铁电膜。
例如，按照在JP-A-10-173140(第一个现有技术)中公开的技术，在一个Ir(iridium铱)下层电极上形成一个PbTiO3层，并且在其上通过利用一种反应性的喷镀方法形成一个PZT(锆钛酸铅：Pb(Zr1-XTiX)O3)膜。此时，当该PZT膜被以在600至700摄氏度范围内更高的温度形成的时候，该下层的层PbTiO3起晶核作用，该PZT膜被作为铁电膜形成。在其上形成一个Ir上层电极。在前述公布的技术中，在形成该PZT膜之后，在氧气中以高温施加热处理。但是，该公布描述了这个过程意欲以喷镀补偿氧气的不足。因此，人们认为，第一个现有技术是一种对应于直接形成一个铁电膜的第一种方法。
此外，在JP-A-2000-223662(第二个现有技术)公开的技术中，在分层的下层电极上，形成Pt(platinum铂)/Ti(titanium钛)/IrO2(氧化铱)，及一个PZT层，进一步一个由Au(gold黄金)等等制成的上层电极被形成，其后在含氧大气中，热处理被以700摄氏度施加1分钟，从而进行该PZT膜的晶化退火，并且通过该晶化退火，形成一个由PZT膜构成的铁电膜。在该公开中，没有清楚地提及该PZT层的晶体结构，但是，根据说明书来推测，在形成该PZT膜之后，施加该晶化退火，一个最初形成的PZT膜被认为是一个非晶形层或者一个不呈现铁电特性的晶体结构的层。因此，该第二个现有技术被认为是一种对应于其中一个顺电性的膜被形成继之以转变成铁电膜的第二个方法。
因此，在第一个现有技术中，通过促进PZT膜的原子和离子扩散，当该PZT膜被形成的时候，一个想要的晶体结构被形成，并且因此形成一个铁电膜。此时，为了获得一个高质量晶体，由于热能促进该扩散是有必要的，并且为此该膜必须以高于600摄氏度或以上这样的温度沉积。但是，由于在这样的高温上，该热处理成为在先前的处理中形成的部件或者线路热老化的因素，因此，难以以这样的高温将沉积技术施加于制造半导体器件的实际过程中。此外，当沉积温度变得更高之时，构成铁电膜晶体的颗粒尺寸变得更大，据此该膜的不均匀性变得更大，导致引起漏电流增加以及击穿电压降低。再此外，虽然在尽可能低的温度制造铁电膜不是不可能的，原子和离子扩散不足以及产生较差的结晶性，也就是说，其难以获得一个高质量的铁电膜。此外，在该上层电极被形成之后，如果不施加该热处理，因在形成该上层电极、非活动晶域(一个在相同的方向自然极化方向被调整的区域)时，包括在与该铁电膜的分界面形成的空间电荷和晶体缺陷之缘故，晶域响应一个外部电场不均匀，因此可以引起降低剩余极化或者增加开关时间。此外，在形成该上层电极之后，如果未完成该热处理，在产生该铁电膜期间在一个表面上形成的结构缺陷，或者在形成该上层电极期间在该铁电膜的一个表面上插入的结构缺陷没有被恢复或者减低，导致引起击穿电压降低。
另一方面，在第二个现有技术中，在一个非晶质膜或者一个顺电性(paraelectric)膜被形成之后，热处理是转换该结晶性所必需的。由于在那时需要600摄氏度以上更高的温度，类似于第一个现有技术的情况，该热处理成为引起部件或者布线的热老化因素，导致难以在实际的处理中适用于制造半导体器件。此外，虽然在较低的温度可以施加该热处理，仅仅可以获得一个铁电特性的数量不足和低的膜。再此外，由于在过渡到铁电体状态的时候，核产生和核生长过程难以控制，该晶体取向较差并且该晶域的自然极化方向不可能被对准，导致难以获得一个极化性能出色的膜。此外，与第一个现有技术相同之处在于形成该上层电极之后，还得施加热处理，据此可以包括非活动范围，并且该区域响应外部电场成为不规则的，因此剩余极化值可以被降低或者该击穿电压可以被降低。
因此，在制造铁电膜或者电容器的现有技术中，由于该铁电膜的可转换的极化的量很小，当一个采用这样的制造技术制造的电容器被应用于半导体器件的时候，在现在的半导体器件中，该半导体器件要求在低电压下驱动，在低电压下，该铁电膜的极化转换变得困难，导致引起一个必要特性的问题，也就是说，不能获得必需的信号电压。
发明内容
本发明的一个目的是提供一种制造半导体器件的方法，该半导体器件装备有一个其极化倒置电荷的量很大的电容器，能够在下层电压上转换极化，并且构成的铁电膜具有更高的击穿电压。
参考在图1A示出的流程图，按照本发明的第一个制造半导体器件的方法，包括：在诸如半导体衬底的一个表面的绝缘膜上形成一个下层电极(步骤S101)；在450摄氏度或者更低的温度下，在下层电极上形成一个铁电膜(步骤S102)；在该铁电膜上形成一个上层电极(步骤S103)；并且在形成该上层电极之后，在高于该铁电膜的沉积温度的温度之下施加热处理(步骤S104)；从而包括形成一个由下层电极、该铁电膜和该上层电极构成的电容器。
此外，参考在图1B示出的流程图，按照本发明的第二个制造半导体器件的方法，包括：在诸如半导体衬底的一个表面的绝缘膜上形成一个下层电极(步骤S201)；在等于或者低于该铁电膜的居里温度的温度下，在该下层电极上形成一个铁电膜(步骤S202)；在该铁电膜上形成一个上层电极(步骤S203)；并且在形成该上层电极之后，在高于该居里温度的温度之下施加热处理(步骤S204)。
在按照本发明的第一个和第二个制造半导体器件的方法中，在形成上层电极之后，在热处理之后，可以将该上层电极或者该铁电膜和该下层电极形成一个必要的图形。作为选择，在该上层电极被形成为必要的图形和此外一个覆盖至少该上层电极的覆盖膜被形成之后，可以施加该热处理。
在按照本发明的第一个和第二个制造方法中，在形成该铁电膜(步骤S102和S202)的过程中，最好是通过利用一个具有有机金属气体(有机金属的化学气相淀积方法)的MOCVD方法形成的。在这种情况下，当在较低的压力条件、较低的温度之下施加该MOCVD方法的时候，可以形成晶体取向更高的铁电膜。尤其是，在第一个制造方法中，如在JP-A-2000-58526的公布中描写的，当在该MOCVD期间压力被设置高于1330mPa的时候，在达到衬底表面之前，有机金属气体的分子和氧分子多次重复碰撞，从而导致微晶粒其组成成分不受控制。当该压力被设置为等于或者低于以上所述的压力值的时候，成为破坏该晶体结构因素的该微晶粒可以被大体上抑制产生。因此，即使在较低的温度，可以形成该晶体取向较高的铁电膜。
如在图2A至2C所示出的，按照本发明的第一个和第二个制造半导体器件的方法，当该铁电膜在450摄氏度或者更低或者在该居里温度Tc或者更低形成的时候，该铁电膜生长，以便构成在表面能中很小的特定的结晶表面，并且产生一个具有特定的晶体取向结果的铁电膜。如图2A所示，由于该晶体取向，上述的铁电膜的铁电域在自然极化方向方面受到限制，但是，即使在该限制之下，可以采用不同的方向。如图2B所示，当在上述的状态中的该铁电膜被提升到是该沉积温度上限的高于450摄氏度的温度，或者高于该居里温度Tc的温度的时候，该相位转变到顺电性(paraelectric)相位或者大体上接近于引起的状态。因此，该自然极化消失。但是，由于该相位转变不涉及原子和离子的扩散，除自然变形以外，该基本晶体结构保持仍旧。如图2C所示，当在冷却期间膜的温度变为尤其是居里温度Tc或者更低的时候，该顺电相经历到铁电相的过渡。不管在该热处理之前的状态，通过在冷却时该热应力和一个由空间电荷产生的内电场，确定在那时产生的相应的铁电域的自然极化的结构和方向。在一个MIM(金属-绝缘体-金属)结构被形成之后，由于该内电场和该热应力被大体上均匀地在该铁电体膜中施加，反映该均匀应变和该内电场，相应的晶域的自然极化方向被对准。当在铁电体膜中该晶域的自然极化方向被对准的时候，响应于外部电场的转换的不对称性消失，产生均匀极化转换。此外，因热处理之缘故，由于部分阻碍该晶域的内电场被降低，与在该热处理之前相比，非活动的晶域减少。该转换的对称性的改善和该非活动晶域的降低引起有效可转换电荷的量的增加。此外，该内电场的减小引起强制电压(coercive voltage)降低。再此外，当在电极接触的状态施加热处理的时候，在该铁电体和该电极之间的一个接口的结构缺陷的降低，导致实现击穿电压的改善。
此外，按照本发明的第一个和第二个制造方法，在形成该铁电膜中可以包括：在该下层电极的表面上形成初始核，并且在不同于该初始核的条件下，在该初始核上形成一个铁电膜。在这种情况下，最好是包括单独或者和一个氧化性气体一起提供Pb或者Bi有机金属原料气体，并且其后执行形成该初始核或者形成该铁电膜。再此外，最好是在300至450摄氏度的温度范围内形成该初始核，并且在高于以上所述的温度形成该铁电膜。因此，当提供Pb或者Bi有机金属原料气体的时候，该原料气体被在该下层电极上分解，从而组成元素的初级粒子被吸收。因此，在形成该铁电膜期间，即使当特定的成分(Pb或者Bi)可以和电极原料一起形成一个合金的时候，导致在下层电极接口上该成分的不足，该成分的不足可以被防止，并且更可取的是可以沉积初始核。此外，当该初始核在较低的温度沉积的时候，可以形成一个晶粒大小很小、不均匀性和平坦更小的铁电膜。
附图的简要说明
图1A和1B是流程图，示出按照本发明制造半导体装置的方法步骤。
图2A至2C是示出在本发明中的铁电膜的晶体结构和偏振方向的示意图。
图3是装备有铁电电容器的影子RAM例子的电路图。
图4是一个剖视图，示出一个在图3示出的影子RAM简略的配置。
图5A至5D是示出制造铁电电容器的步骤的基本部分的剖视图。
图6是按照本发明的方法沉积的PZT膜的X射线衍射图。
图7是示出在沉积温度和晶体取向的方向之间相关性的示意图。
图8是示出在沉积压力和晶体取向峰值高度之间相关性的示意图。
图9是一个PZT膜的相位图。
图10是示出在热处理温度和剩余极化之间相关性的示意图。
图11A和11B是示出在热处理温度和漏电流之间相关性的示意图。
图12A和12B是流程图，示出按照本发明的制造方法的修改的步骤。
图13A和13B是示出在RTA和转换特性之间相关性的示意图。
图14A和14B是施加于本发明的铁电RAM的电路图。
图15是一个示出2T2C型铁电RAM结构的剖视图。
具体实施方式
下面，将参考附图解释本发明的实施例。该实施例是一个本发明适用于所谓的影子RAM的例子，其中一个铁电的电容器连接到一个MOS晶体管构成的静态RAM。在该影子RAM中，例如，如在图3示出的它的电路图，一对级联的N沟道MOS晶体管Q0、Q1和一对级联的P沟道MOS晶体管Q2、Q3的每一个被连接在电源VCC和地之间，并且两个配对被分别交叉连接至其N沟道MOS晶体管Q4、Q5连接结点NO、N1，并且N沟道MOS晶体管Q4、Q5被分别连接至这些晶体管连接至的字线WL、位线BLN、BLT。此外，铁电的电容器F0、F1被连接至该连接结点N0、N1，以及此外一个板线条PL被连接在其上。虽然将省略影子RAM的操作的详细说明，当该连接结点N0、N1的电位被存储在铁电的电容器F0、F1中的时候，该影子RAM可以起非易失性存储器部件的作用。
图4是一个该影子RAM的示例剖视图。在硅衬底101的一个表面上，形成一个栅电极(字线)102，并且在该硅衬底101的一个主要表面上，形成一个源极和漏极区103，以及形成P沟道和N沟道MOS晶体管Q0至Q5的每个。由氧化硅膜制成的第一层间绝缘膜111被形成，以便覆盖该MOS晶体管，并且在该第一层间绝缘膜111中，一个用于与该MOS晶体管的源极和漏极区103电连接的接触孔被打开，以及在该接触孔中，诸如钨等等的导电材料被填盖，从而形成一个触点插头121。然后，在第一层间绝缘膜111上，多个层线结构被形成，其中第一布线层131、第二层间绝缘膜112、第二布线层132以及第三层间绝缘膜113被顺序地分层，并且从第一布线层131开始，该位线BL、BLT被形成，以及从该第二线层132开始，该电源VCC线和地线被形成。该第一线层131被经由该触点插头121电连接到该MOS晶体管。此外，是电源VCC线和地GND线的该第二线层132被经由该触点插头122和121分别电连接至该MOS晶体管，该触点插头122和121形成在第二层间绝缘膜112和第一层间绝缘膜111中。此外，在是最上层的该第三层间绝缘膜113上，形成具有HIM结构的铁电的电容器140(F0，F1)，并且经由分别在第三层间绝缘膜113和第二层间绝缘膜112中形成的该接触插头123和122连接至在第一线层131中的该连接结点N0和N1。
图5A至5D是示出按照处理顺序形成一个具有MIM结构铁电的电容器140方法的剖视图。首先，如图5A所示，在由氧化硅膜等等制成的该第三层间绝缘膜113上，形成一个下层电极141。当该下层电极141被按照喷镀方法形成的时候，一个TiN/Ti膜141a被作为接触层在该第三层间绝缘膜113上形成，接着使用喷镀方法，一个Pt膜141b被沉积为100nm膜厚度，并且从而形成具有Pt/TiN/Ti层状结构的该下层电极141。代替该Pt膜，可以形成一个Ru膜。
接着，如图5B所示，在该下层电极141上，形成一个作为铁电膜的PZT膜142。当本发明最初的制造方法适用于形成PZT膜142的时候，该PZT膜142被以Pb(DPM)2、Zr(OtBu)4以及Ti(OiPr)4作为原料气体和以NO2作为氧化气体，DPM表示二(三甲基乙酰基)甲烷，OtBu表示t-丁氧金属(t-butoxide)，OiPr表示I-丙氧化物。按照MOCVD方法(有机金属的化学气相淀积工艺)形成。在形成该PZT膜142方面，一个在其上沉积下层电极141的衬底被加热到330摄氏度，并且Pb(DPM)2、Ti(OiPr)4以及NO2被以0.2SCCM、0.25SCCM以及3.0SCCM的流量分别提供持续30秒，从而在该下层电极141的表面上，一个非常薄的PbTiO3膜的初始核142a被形成。此后，该衬底被加热至430摄氏度，此外为了在该生长之后获得的该PZT膜的组成成分可以是Pb(Zr0.33Ti0.67)O3，原料气体的供给量被改变为诸如0.25SCCM、0.225SCCM、0.2SCCM以及3.0SCCM分别用于Pb(DPM)2、Zr(OtBu)4、Ti(OiPr)4以及NO2，从而形成一个具有250nm膜厚度的PZT膜142b。在该MOCVD生长期间的压力被设置在665mPa。因此，在该PZT膜的生长期间，将该初始核和该PZT膜结合起来，并且最终获得由该PZT相位单独制成，并且具有001/100取向的该PZT膜142。
图6是一个通过PZT膜142的X射线衍射获得的XRD图形。在该图形中确认，和构成该下层电极141的TiN和Pt的相应的取向平面的波峰一起，示出该PZT膜142的PZT001/100取向的波峰。在该相同的图中，可注意到PZT002/200的波峰，其是PZT001/100的多个取向。
图7是一个当该沉积温度被改变的时候，从X射线衍射谱中获得的示意图，并且示出在该PZT膜142的颗粒中，在垂直于衬底的方向中其晶轴的颗粒的改变比值是100。如上所述，当人们发现铁电膜的该PZT膜142被以等于或者小于450摄氏度的温度形成的时候，可以获得几乎所有的颗粒具有001/100取向，而且该取向参数是很高的膜。
此外，当该PZT膜142被在1330mpa或者更小的压力下，按照该MOCVD方法沉积的时候，由于微晶是在这些气体分子到达该衬底之前通过原料气体分子和氧气形成的反应来形成的，并破坏可以抑制生长的晶体结构，一个在晶体取向中更高的PZT膜142可以在低温下形成。图8是一个示意图，示出以设置在400摄氏度的沉积温度，在通过改变压力获得的X射线衍射谱中观察到的取向变化100的峰值高度。人们可以发现，在高于1330mPa的压力之下，该峰值高度迅速地降低。
此外，如上所述，当采用形成该初始核142a并且其后形成和该初始核142a结合起来的PZT膜142b的处理的时候，当各个处理的沉淀条件是有差异的时候，可以更好地形成该PZT膜142。即，在铁电膜沉积的最初阶段，该原料气体在该下层电极141上分解，并且该组成元素的初级粒子被吸收。此时，某些成分，尤其是Pb和Bi趋向于与该下层电极141的材料形成一个合金，并且这些成分在该下层电极141的接口附近变得不足，导致产生铁电性能较差的膜。因此，如上所述，当在沉积最初阶段以及在330摄氏度低温，以更加多提供该成分的原料气体馈给量形成初始核142a的时候，其后，该衬底被加热至430摄氏度，并且原料气体的馈给量被改变为适于形成一个PZT膜的原料气体馈给量，因此，形成该PZT膜142b，上述的问题可以被克服，并且该铁电性能可以被改善。
在这里，该初始核142a的沉积温度被限制在形成该晶核的最小极限温度。允许使该初始核结晶的温度是300摄氏度或以上，在330摄氏度或以上时，人们可以获得更好地用作核的晶粒。另一方面，该PZT膜142b的生长温度的该沉积温度的最高极限是450摄氏度。对此的理由是由于从该初始核上生长该PZT膜的取向受制于该初始核晶体取向的影响，该初始核本身必须在单个取向中被对准。因此，当该初始核142a的沉积温度被设置在低温的时候，可以获得一个铁电膜，其中被产生的颗粒的尺寸较小，而且在不均匀性和平坦性方面更小，并且当具有MIM结构的铁电的电容器140被在揭示的处理中形成的时候，在由颗粒之间特性的波动所引起的特性的不均匀性被改善，在进一步小型化电容器方面会有更多的便利。
此外，在该初始核142a的淀积过程中，在该初始核142a的生长处理之前，Pb或者Bi有机金属原料气体可以被单独地纳入或者和一个氧化性气体一起与该下层电极141的表面接触。按照如此实施，在该初始核142a产生之前，该下层电极141的一个表面可以被变平，并且因此可以极好地在该绝缘参数中形成一个铁电膜。
如图5C所示，在该PZT膜142上因此形成该PZT膜142之后，借助于喷镀方法成为一个上层电极143的IrO2被沉积为100nm的膜厚度。其后，其被在氧气中以470摄氏度热处理30分钟。如上所述，由于该热处理温度高于该沉积温度，该PZT膜142的450摄氏度，导致诸如在图2B示出等于或者接近等于的顺电性(paraelectric)的状态。在相位转变中，除该自然极化变形以外，不涉及原子和离子的扩散，因而在该基本的晶体结构中没有变化。
其后，当在热处理之后冷却至正常温度的时候，该PZT膜142的温度被降低至等于或者低于沉积的温度，并且如图2C所示，该顺电性(paraelectric)相位进行相位转变为该铁电的相位。不管在该热处理之前的状态，通过在冷却时的热应力和一个由于空间电荷的内电场来确定此时形成的相应的铁电域的结构以及其自然极化的方向。由于该PZT膜被插入在该下层电极和该上层电极之间，该内电场和该热应力被近似均匀地施加在该PZT膜中。因此，反映该均匀应变和内电场，该相应的晶域的自然极化方向被对准好。当在PZT膜中该晶域的自然极化方向被这样对准的时候，对外部电场的转换的不对称性消失，并且出现均匀极化转换。此外，因热处理之缘故，具有部分阻碍该晶域的该部分内电场被降低，在该热处理被施加之前，该非活动的晶域变得很少。该倒置的对称性的改善和该非活动晶域的降低引起有效可转换电荷的适量增加。
其后，如图5D所示，借助于此，作为一个掩模干蚀刻被执行，按照光刻法形成一个期望的光致抗蚀图形，因此该上层电极143、该PZT膜142和该下层电极141被顺序地蚀刻，以便在图4示出的2μm平方的岛状物中的该接触插头123之上留下一个区域，因此形成一个具有MIM结构铁电的电容器140。
此外，如图4所示，该铁电的电容器140被第四层间绝缘膜114覆盖，在该第四层间绝缘膜114中，一个延伸至该上层电极143的接触插头124被形成，并且在该第四层间绝缘膜114上，一个TiN/Al/TiN复合膜通过使用喷镀方法形成，并且通过形成必要的图形，一个经由接触插头124电连接至上层电极143的板线133(PL)被形成。此外在其上形成一个钝化膜115。因此，形成一个装备有在图3示出的电路中铁电的电容器F0、F1的影子RAM。在该铁电的电容器F0、F1中，尤其是，由于该击穿电压很高，可以增加有效可转换电荷的量。
在按照本发明形成一个作为铁电膜的PZT膜142的第二个制造方法中，在下层电极141被按照类似于第一个制造方法形成之后，一个具有与第一个制造方法相同组成成分的PZT膜142在430摄氏度形成。在这里形成的该PZT膜142具有一个如图9所示的相位图，并且可以经历至AT：立方的反铁电相，PC：立方顺电相，FT：立方铁电相，FR(HT)：菱形铁电相(高温状态)，FR(LT)：菱形铁电相(低温状态)以及AR：菱形反铁电相的过渡。尤其是，该PC是一个由于极化(顺电性(paraelectric)缺乏自然极化)没有自然变形的结构，该FT是一个对应于极化的方向在纵向或者横向方向被扭曲的结构，以及该FR是一个对应于极化的方向在对角线方向被扭曲的结构。在图9中，分界线K在该PC和该FT之间，以及FR是在铁电相和顺电相状态之间的边界，也就是说该居里温度Tc。
基于图9的PZT状态图，由于在图5B示出的处理中形成的PZT膜142的组成成分是Pb(Zr0.33Ti0.67)O3，如在相同的图中以一个箭头线所示的，该居里温度Tc是由在该PZT膜142的顺电性(paraelectric)特性和铁电性能之间的晶体过渡的边界K表示的，该居里温度Tc大体上是440摄氏度。因此，在430摄氏度形成的该PZT膜142大体上类似于以第一个制造方法在温度等于或者低于该居里温度Tc形成的该PZT膜142。因此，如上所述，被形成的该PZT膜142具有特定的晶体取向，其中如图2A所示表面能是很小的，虽然通过晶体取向在自然极化方向中被限制，在该限制之下，该铁电域采取不同的方向，并且导致较低的剩余极化值。
随后，如图5C所示，在该PZT膜142上，借助于喷镀方法变为一个上层电极143的IrO2被沉积达100nm厚度。其后，在氧气中以470摄氏度施加热处理30分钟。由于如上所述的该热处理温度高于作为该PZT膜142沉积温度的最高极限的居里温度Tc的440摄氏度，如图2B所示，因该状态转变至顺电相的缘故，该自然极化消失，但是，该相位转变不涉及原子和离子的扩散，除该自然极化变形以外，在该基本晶体结构中没有变化。
其后，当在热处理之后冷却至正常温度的时候，该PZT膜142的温度被降低至等于或者低于居里温度Tc的温度，并且如图2C所示，该顺电相进行相位转变为铁电相。不管在该热处理被施加之前的状态，通过在冷却时的热应力和一个由于空间电荷的内电场来确定此时形成的相应的铁电域的结构以及其自然极化的方向。由于该PZT膜被插入在由金属制成的该下层电极和该上层电极之间，在该PZT膜中该内电场和该热应力是接近均匀的。因此，反映到该均匀应变和内电场，该相应的晶域的自然极化的方向被对准。当在PZT膜中该晶域的自然极化方向被这样对准的时候，对外部电场的转换的不对称性消失，并且产生均匀极化转换。此外，因热处理之缘故，具有部分阻碍该晶域的该部分内电场被降低，在该热处理被施加之前，该非活动的晶域变得很少。因此，该倒置的对称性的改善和该非活动晶域的降低引起有效可转换电荷的增加。
图10是一个示出在该PZT膜142中剩余极化与热处理温度关系曲线的示意图，人们发现，当该热处理温度等于或者低于该居里温度Tc(440摄氏度)的时候，该剩余极化很低，当该温度被提高到高于该居里温度Tc的时候，该剩余极化增加了。
此外，在PZT膜142中的内电场的下降降低了除以上所述以外在方向中的强制电压。此外，当在下层电极141和上层电极143接触的状态执行热处理的时候，在该PZT膜和相应的电极之间的接口上的结构缺陷被降低，并且也实现在击穿电压中的改善。图11A和11B是示出当该热处理温度等于或者低于该居里温度Tc(图11A)的时候，和当其高于该居里温度Tc(图11B)的时候，表示PZT膜142的漏电流特征的示意图，并且人们发现，当该热处理温度等于或者低于该居里温度Tc的时候，同时在+8V或以上引起该电介质击穿，当其高于该居里温度Tc的时候，虽然在+8V以上仅仅存在一点儿漏电流，不会引起该介电击穿。
其后，如图5D所示，借助于此作为一个掩模进行干蚀刻，按照光刻法形成一个期望的光致抗蚀图形，从而所有在图4中示出的该上层电极143、该PZT膜142以及该下层电极141被顺序地蚀刻，并因此形成一个具有MIM结构的铁电电容器140。此外，当类似于第一个制造方法的过程被执行的时候，形成一个装备有在图3示出的电路中该铁电的电容器F0、F1的影子RAM。在该铁电的电容器F0、F1中，尤其是，由于该击穿电压很高，可以增加适量的有效可转换电荷。
在第一个和第二个制造方法中，在该铁电的电容器140的上层电极143在450摄氏度以上或者以高于居里温度的温度下形成之后，立即施加该热处理。但是，作为该热处理，还可以以下列方式施加该热处理。将作为一个例子采用一种情况，例如是其中在以等于或者低于该居里温度的温度执行沉积之后，以高于该居里温度的温度施加该热处理。在如图12A所示的第一个流程图中，首先，在经历形成一个下层电极之后(步骤S201)，形成一个PZT膜(步骤S202)以及形成一个上层电极(步骤S203)，形成上层电极143、PZT膜142以及下层电极141为需要的图形，在这里施加一个长方形的岛状图形(步骤S205)，并且在形成一个具有按照该处理图形的铁电的电容器140之后，可以施加热处理(步骤S204)。此外，在如图12B所示的第二个流程图中，在形成一个上层电极之后(步骤S203)，以后蚀刻一个上层电极143，一个PZT膜142以及一个下层电极141为需要的图形，并且因此形成一个铁电的电容器为需要的图形(步骤S205)，此外在形成覆盖该铁电的电容器的第四层间绝缘膜114之后(步骤S206)，可以施加热处理(步骤S204)。在第一个制造方法的情况下，该步骤S202和S204分别可以被当作“在450摄氏度或者更低沉积该铁电膜”和“在高于该沉积温度的热处理”。
此外，虽然在该图中省略，但在形成另一个上层布线之后，可以施加热处理。因此，在形成该铁电的电容器之后，可在一个任意的步骤期间施加热处理，按照本发明的热处理可以在该铁电的电容器被形成之后，可在该处理期间同时施加需要的各种热处理，因此，有利于减少该热处理的步骤。
再此外，在形成该上层电极之后，可以按照RTA(快速热退火)方法实施该热处理。虽然在以上所述的实施例中，该热处理被在470摄氏度施加30分钟，作为替换，例如，可以通过使用RTA方法在550摄氏度施加该热处理30秒。当按照该RTA方法施加该热处理的时候，一方面，可以减轻由于在该MOS晶体管及其他布线层上加热造成的损坏，另一方面可以改善在该铁电的电容器中的该脉冲迟滞。图13A和13B是示出其一个例子的示意图，图13A示出在不施加RTA方法的情况下，转换和不转换极化的值，图13B示出在施加按照RTA方法的热处理情况下，转换和不转换极化的值。从中可以发现，当施加该RTA方法的时候，可以获得铁电的电容器的转换和不转换极化的差值很大，可转换极化的量增加，并且该转换特性的对称性极好。
当按照本发明沉积该铁电膜的时候，按照本实施例除了该MOCVD方法以外，可以采用诸如CVD方法和喷镀方法的沉积方法。但是，当使用该MOCVD方法的时候，与其他的沉积方法相比的优点在于，该铁电膜在450摄氏度或者更低或者在居里温度或者更低上方向性更好。
在本发明中，无需限制该PZT膜，该铁电膜可以是主要由具有化学式ABO3的铁电体制成中的一种。在该公式中，A表示Ba、Sr、Pb、Ca、La、Li和K的至少一种以上，以及B表示Zr、Ti、Ta、Nb、Mg、Mn、Fe、Zn和W的至少一种以上。上述的铁电体被称为具有钙钛矿晶体结构的铁电膜。
作为选择，该铁电膜可以主要是由以化学式Bi2O2(Am-1BmO3m+1)表示的铁电体构成。在该公式中，m是1、2、3、4或者5，A是Ba、Sr、Pb、Ca、K和Bi的至少一种以上，以及B是Nb、Ta、Ti和W的至少一种以上。例如，可以应用钛酸铋。
此外，当该下层电极和该上层电极与该铁电膜一起形成一个电容器时，除了该Pt以外，可以采用主要由Ru、Ir或者其氧化物构成的材料中的一种。当这些材料的一种被使用的时候，其优点在于该铁电膜可以在较低的温度产生。尤其是，当一个以Ru、Ir或者其氧化物作为上和下层电极构成的电容器被用作存储器的时候，众所周知，可以延长读/写持续时间(寿命)。此外，由于Ru和其氧化物可以经受化学干蚀刻，在高度集成的半导体器件中这些可以被非常有利地使用。
此外，不言而喻，按照该实施例，并不限制在影子RAM中使用的该铁电体电容器的制造方法，本发明可以类似地适用于任何具有MIM结构的电容器，其中该铁电膜被用作电介质。本发明可以适用于制造所谓的1T1C型铁RAM(非易失性的铁电存储器)，其中例如在图14A中示出的电路图，一个晶体管Q11和一个铁电体电容器F11分别连接到字线WL、位线BL和板线PL。类似地，例如在图14B中示出的电路图，本发明可以适用于制造所谓的2T2C型铁RAM，其中二个晶体管Q20和Q21，以及二个铁电体电容器F20和F21分别连接到字线WL、位线BLN和BLT，以及板线PL。
例如，在图15的简略剖视图中示出一个2T2C型DRAM的配置。在该图中，与图4相等的部分被给出相同的参考数字。在硅衬底101的表面上形成栅极(字线)102，此外在该硅衬底101的主要表面上形成源极和漏极区103，并且因此形成二个MOS晶体管Q20、Q21。形成由氧化硅膜制成的第一层间绝缘膜111，以便覆盖该MOS晶体管Q20、Q21，并且在该第一层间绝缘膜111中，打开接触孔以与该MOS晶体管Q20、Q21的源极区域103电连接，并且在该接触孔中，诸如钨等等的导电材料被填盖，从而形成一个触点插头121。然后，在第一层间绝缘膜111上，通过顺序地分层第一布线层131、第二层间绝缘膜112、第二布线层132以及第三层间绝缘膜113来形成多层布线结构，并且从第一线层131开始，形成位线BL、BLT，从第二线层132开始，形成电源VCC线和地线。该第一线层131通过该触点插头121电连接到该MOS晶体管。电源VCC线和地线的该第二布线层132通过该触点插头122和121分别电连接至该MOS晶体管，该触点插头122和121相应地形成在第二层间绝缘膜112和第一层间绝缘膜111中。此外，在该最上的第三层间绝缘膜113上形成具有MIM结构的铁电体电容器140(F20，F21)，下层电极141每个经过接触插头123和122被分别连接到该源极区域103，该接触插头123和122分别在第三层间绝缘膜113和第二层间绝缘膜112中形成。此外，该铁电体电容器140被第四层间绝缘膜114覆盖，并且每个铁电体电容器140的上层电极143经过一个配置在第四层间绝缘膜114中的接触插头124被连接到在第四层间绝缘膜114上形成的板线133。
如上所述，在本发明中，在450摄氏度或者更小的温度下，或者在居里温度或者更小的温度下，在下层电极上形成一个铁电膜之后，在其上形成一个上层电极，其后，在高于沉积温度或者高于居里温度的温度上施加热处理，从而形成一个具有MIM结构的铁电体电容器。因此，该沉积的铁电膜具有特定的晶体取向，当该铁电膜被加热到高于该沉积温度或者该居里温度的时候，引起从以前的状态过渡到顺电性状态或者接近与顺电状态的状态，无需改变在沉积中形成的基本晶体结构，最终获得的铁电膜可以能够进行相转变经历到铁电相。因此，反映该均匀变形和一个内电场，可以获得一个在自然极化方向对准的铁电膜。从而，一个对外部电场转换的不对称性的铁电体电容器消失，并且极化转换均匀地出现，与在热处理之前相比，其内电场被减少并且非活动晶域被减少，可转换极化的量增加，以及可以获得更高击穿电压的器件。

Claims (24)

1.一种制造半导体器件的方法，包括下列步骤：
形成一个下层电极；
在等于或者小于该铁电膜的居里温度的温度下，在该下层电极上形成铁电膜；
在该铁电膜上形成一个上层电极；和
在高于该居里温度的温度下进行热处理；
从而形成一个由该下层电极、铁电膜和上层电极形成的电容器。
2.一种制造半导体器件的方法，包括步骤：
形成一个下层电极；
在450摄氏度或者更小的温度下，在该下层电极上形成一个以钙钛矿结构结晶的铁电膜；
在该铁电膜上形成一个上层电极；和
在高于该铁电膜的沉积温度的温度下进行热处理；
从而形成一个由该下层电极、铁电膜和上层电极形成的电容器。
3.如权利要求1或2中的任一个所述的制造半导体器件的方法：
其中形成该铁电膜的步骤是一种利用有机金属材料气体的汽相生长方法(MOCVD方法)。
4.如权利要求1或2中的任一个所述的制造半导体器件的方法：
其中形成该铁电膜的步骤是一种利用有机金属材料气体的汽相生长方法(MOCVD方法)；并且在生长期间的压力是1330mPa或者更小。
5.如权利要求1或2中的任一权利要求所述的制造半导体器件的方法：
其中形成该铁电膜的步骤包括在下层电极的表面上形成初始核，并且在不同于形成该初始核的沉淀条件下，在该初始核上形成所述铁电膜。
6.如权利要求3所述的制造半导体器件的方法：
其中形成该铁电膜的步骤包括在下层电极的表面上形成初始核，并且在不同于形成该初始核的沉淀条件下，在该初始核上形成所述铁电膜。
7.如权利要求4所述的制造半导体器件的方法：
其中形成该铁电膜的步骤包括在下层电极的表面上形成初始核，并且在不同于形成该初始核的沉淀条件下，在该初始核上形成所述铁电膜。
8.如权利要求1-2中的任一权利要求所述的制造半导体器件的方法；
其中形成该铁电膜的步骤包括在该下层电极上单独或者和氧化气体一起提供铅或者铋有机金属原料气体，并且据此形成所述铁电膜。
9.如权利要求3所述的制造半导体器件的方法；
其中形成该铁电膜的步骤包括在该下层电极上单独或者和氧化气体一起提供铅或者铋有机金属原料气体，并且据此形成所述铁电膜。
10.如权利要求4所述的制造半导体器件的方法；
其中形成该铁电膜的步骤包括在该下层电极上单独或者和氧化气体一起提供铅或者铋有机金属原料气体，并且据此形成所述铁电膜。
11.如权利要求5所述的制造半导体器件的方法：
其中形成该铁电膜的步骤包括在该下层电极上单独或者和氧化气体一起提供铅或者铋有机金属原料气体，并且据此形成所述初始核。
12.如权利要求6所述的制造半导体器件的方法：
其中形成该铁电膜的步骤包括在该下层电极上单独或者和氧化气体一起提供铅或者铋有机金属原料气体，并且据此形成所述初始核。
13.如权利要求7所述的制造半导体器件的方法：
其中形成该铁电膜的步骤包括在该下层电极上单独或者和氧化气体一起提供铅或者铋有机金属原料气体，并且据此形成所述初始核。
14.如权利要求5所述的制造半导体器件的方法：
其中该初始核是在300至450摄氏度范围内的温度下形成的，并且所述铁电膜是在等于或者高于上述的温度下形成的。
15.如权利要求6所述的制造半导体器件的方法：
其中该初始核是在300至450摄氏度范围内的温度下形成的，并且所述铁电膜是在等于或者高于上述的温度下形成的。
16.如权利要求7所述的制造半导体器件的方法：
其中该初始核是在300至450摄氏度范围内的温度下形成的，并且所述铁电膜是在等于或者高于上述的温度下形成的。
17.如权利要求1-2中任一权利要求所述的制造半导体器件的方法：
其中在形成上层电极层和热处理之间包括形成该上层电极为必要的图形的步骤。
18.如权利要求1-2中任一权利要求所述的制造半导体器件的方法：
其中在形成上层电极层和热处理之间包括形成该铁电膜和该下层电极为必要的图形的步骤。
19.如权利要求17所述的制造半导体器件的方法：
其中在形成上层电极层为必要的图形和热处理之间包括形成一个至少覆盖该上层电极的层间电介质膜。
20.如权利要求1-2中任一权利要求所述的制造半导体器件的方法：
其中该热处理是依据RTA方法(快速热退火方法)进行的。
21.如权利要求1-2中任一权利要求所述的制造半导体器件的方法：
其中所述铁电膜基本上由化学式ABO3表示的铁电体形成的，式中：A表示至少一种以上从一组Ba、Sr、Pb、Ca、La、Li和K中被选择出来的元素，以及B表示至少一种以上从一组Zr、Ti、Ta、Nb、Mg、Mn、Fe、Zn和W中被选择出来的元素。
22.如权利要求1-2中的任一权利要求所述的制造半导体器件的方法：
其中该铁电膜基本上由化学式Bi2O2(Am-1BmO3m+1)表示的铁电体形成的，式中：m是1、2、3、4或者5，A表示至少一种以上从一组Ba、Sr、Pb、CaK和Bi中被选择出来的元素，以及B表示至少一种以上从一组Nb、Ta、Ti和W中被选择出来的元素。
23.如权利要求1-2中的任一权利要求所述的制造半导体器件的方法：
其中该初始核是钛酸铅或者钛酸铋。
24.如权利要求1-2中的任一权利要求所述的制造半导体器件的方法：
其中该下层电极和该上层电极是由Ru、Ir或者其氧化物、或者Pt制成的。
CN03106682A 2002-02-28 2003-02-28 半导体器件的制造方法 Pending CN1447416A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002053066A JP2003258202A (ja) 2002-02-28 2002-02-28 半導体装置の製造方法
JP053066/2002 2002-02-28

Publications (1)

Publication Number Publication Date
CN1447416A true CN1447416A (zh) 2003-10-08

Family

ID=27678542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03106682A Pending CN1447416A (zh) 2002-02-28 2003-02-28 半导体器件的制造方法

Country Status (5)

Country Link
US (1) US20030162394A1 (zh)
EP (1) EP1341219A2 (zh)
JP (1) JP2003258202A (zh)
KR (1) KR20030071586A (zh)
CN (1) CN1447416A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102449465A (zh) * 2009-05-14 2012-05-09 地热能源公司 以铁电转换将热转换为电能的设备及方法
CN104471702A (zh) * 2012-06-05 2015-03-25 独立行政法人产业技术综合研究所 半导体铁电存储晶体管及其制造方法
CN107326443A (zh) * 2017-06-05 2017-11-07 西安交通大学 一种非线性光学材料弛豫铁电单晶单畴化的方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3849783B2 (ja) * 2003-03-27 2006-11-22 セイコーエプソン株式会社 強誘電体層の製造方法
US20050145908A1 (en) * 2003-12-30 2005-07-07 Moise Theodore S.Iv High polarization ferroelectric capacitors for integrated circuits
JP4589092B2 (ja) 2004-12-03 2010-12-01 富士通セミコンダクター株式会社 半導体装置の製造方法
KR20100079081A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 엠아이엠 커패시터 및 그의 제조 방법
US8946538B2 (en) 2009-05-14 2015-02-03 The Neothermal Energy Company Method and apparatus for generating electricity by thermally cycling an electrically polarizable material using heat from condensers
US9166139B2 (en) 2009-05-14 2015-10-20 The Neothermal Energy Company Method for thermally cycling an object including a polarizable material
US8350444B2 (en) 2009-05-14 2013-01-08 The Neothermal Energy Company Method and apparatus for conversion of heat to electrical energy using polarizable materials and an internally generated poling field
US8344585B2 (en) 2009-05-14 2013-01-01 The Neothermal Energy Company Method and apparatus for conversion of heat to electrical energy using a new thermodynamic cycle
WO2011052354A1 (ja) * 2009-10-27 2011-05-05 キヤノンアネルバ株式会社 不揮発性記憶素子およびその製造方法
CA2812946A1 (en) 2010-09-29 2012-04-19 The Neothermal Energy Company Method and apparatus for generating electricity by thermally cycling an electrically polarizable material using heat from various sources and a vehicle comprising the apparatus
US10079053B2 (en) * 2011-04-22 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Memory element and memory device
CN103578929B (zh) * 2013-10-30 2016-06-08 东华大学 一种计算机用Al/Zn0.83Li0.17O/p-Si MFS结构信息存储电容器的制备方法
KR101810545B1 (ko) 2014-09-09 2017-12-19 사빅 글로벌 테크놀러지스 비.브이. 2-단계 온도 공정을 사용한 박막 강유전체 장치의 제조 방법
JP2017034527A (ja) * 2015-08-04 2017-02-09 セイコーエプソン株式会社 圧電素子、プローブ、超音波測定装置、電子機器、分極処理方法、及び、初期化装置
US10741678B2 (en) * 2017-10-30 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR20220132791A (ko) 2021-03-24 2022-10-04 삼성전자주식회사 반도체 장치 제조 방법
US11990178B2 (en) * 2021-12-13 2024-05-21 Ncku Research And Development Foundation Recognition system and SRAM cell thereof
US12176023B2 (en) * 2022-12-13 2024-12-24 Globalfoundries U.S. Inc. Non-volatile static random access memory bit cells with ferroelectric field-effect transistors

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3476932B2 (ja) * 1994-12-06 2003-12-10 シャープ株式会社 強誘電体薄膜及び強誘電体薄膜被覆基板並びに強誘電体薄膜の製造方法
JP3891603B2 (ja) * 1995-12-27 2007-03-14 シャープ株式会社 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法
JPH09232532A (ja) * 1996-02-22 1997-09-05 Toshiba Corp 強誘電体メモリの製造方法
JP3028080B2 (ja) * 1997-06-18 2000-04-04 日本電気株式会社 半導体装置の構造およびその製造方法
JPH11274415A (ja) * 1998-01-08 1999-10-08 Matsushita Electric Ind Co Ltd 容量素子の製造方法および半導体装置の製造方法
JP2000091531A (ja) * 1998-09-11 2000-03-31 Nec Corp 薄膜キャパシタ及びその製造方法
KR100474589B1 (ko) * 1998-12-29 2005-06-21 주식회사 하이닉스반도체 캐패시터제조방법
JP2001139313A (ja) * 1999-11-11 2001-05-22 Nec Corp 酸化物膜の製造方法と強誘電体メモリの製造方法
KR20010061172A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 소자의 강유전체 캐패시터 제조 방법
JP2001217397A (ja) * 2000-02-02 2001-08-10 Nec Corp 半導体装置とその製造方法
JP4573009B2 (ja) * 2000-08-09 2010-11-04 日本電気株式会社 金属酸化物誘電体膜の気相成長方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102449465A (zh) * 2009-05-14 2012-05-09 地热能源公司 以铁电转换将热转换为电能的设备及方法
CN104471702A (zh) * 2012-06-05 2015-03-25 独立行政法人产业技术综合研究所 半导体铁电存储晶体管及其制造方法
CN104471702B (zh) * 2012-06-05 2017-12-29 独立行政法人产业技术综合研究所 半导体铁电存储晶体管及其制造方法
CN107326443A (zh) * 2017-06-05 2017-11-07 西安交通大学 一种非线性光学材料弛豫铁电单晶单畴化的方法
CN107326443B (zh) * 2017-06-05 2019-10-11 西安交通大学 一种非线性光学材料弛豫铁电单晶单畴化的方法

Also Published As

Publication number Publication date
JP2003258202A (ja) 2003-09-12
EP1341219A2 (en) 2003-09-03
US20030162394A1 (en) 2003-08-28
KR20030071586A (ko) 2003-09-03

Similar Documents

Publication Publication Date Title
CN1447416A (zh) 半导体器件的制造方法
KR100329533B1 (ko) 페로브스카이트형산화물막을포함한전자장치와그제조방법및강유전체커패시터
US6313539B1 (en) Semiconductor memory device and production method of the same
JP4051567B2 (ja) 強誘電体メモリ装置
CN1337068A (zh) 具有铁电薄膜的铁电存储器及其制造方法
JPH1050960A (ja) 強誘電体キャパシタ及び強誘電体メモリ装置と、これらの製造方法
KR100476030B1 (ko) 강유전체 박막을 갖는 반도체 장치 및 그의 제조방법
CN1167120C (zh) 制造铁电随机存取存储器件的方法
KR100382719B1 (ko) 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법
CN100388497C (zh) 金属薄膜及其制造方法、电介质电容器及其制造方法及半导体装置
JPH1012832A (ja) 強誘電体キャパシタの作製方法及び強誘電体メモリ装置の製造方法
EP1463100A1 (en) Ferroelectric film, method of manufacturing ferroelectric film, ferroelectric capacitor, method of manufacturing ferroelectric capacitor, and ferroelectric memory
US6924521B2 (en) Semiconductor device comprising a capacitor using a ferroelectric material
US20040227278A1 (en) Ceramic film manufacturing method, ferroelectric capacitor manufacturing method, ceramic film, ferroelectric capacitor, and semiconductor device
JP2000040799A (ja) 半導体装置及びその製造方法
JP2001326337A (ja) 誘電体膜の製造方法、キャパシタの製造方法および半導体装置の製造方法
JPH11243179A (ja) 強誘電体メモリおよびそのパッケージング方法
JP4315676B2 (ja) 半導体記憶装置およびその製造方法
US20070158715A1 (en) Ferroelectric capacitor and method for fabricating the same
US6440751B1 (en) Method of manufacturing thin film and thin film capacitor
CN100388420C (zh) 具有改进微型结构的层状超晶格材料的制造方法
JPH11121696A (ja) 誘電体キャパシタの製造方法および半導体記憶装置の製造方法
US20070161126A1 (en) Ferroelectric capacitor and method for fabricating the same
JP2001332549A (ja) 結晶性酸化物膜の形成方法および半導体装置
JPH10189894A (ja) 層状強誘電体薄膜及びその形成方法、並びに半導体メモリセル用キャパシタ及びその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication