[go: up one dir, main page]

WO2020090199A1 - 集積回路、電源回路 - Google Patents

集積回路、電源回路 Download PDF

Info

Publication number
WO2020090199A1
WO2020090199A1 PCT/JP2019/032981 JP2019032981W WO2020090199A1 WO 2020090199 A1 WO2020090199 A1 WO 2020090199A1 JP 2019032981 W JP2019032981 W JP 2019032981W WO 2020090199 A1 WO2020090199 A1 WO 2020090199A1
Authority
WO
WIPO (PCT)
Prior art keywords
level
voltage
circuit
signal
output
Prior art date
Application number
PCT/JP2019/032981
Other languages
English (en)
French (fr)
Inventor
勇太 遠藤
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to JP2020554780A priority Critical patent/JP6940010B2/ja
Priority to CN201980022448.4A priority patent/CN111937287B/zh
Publication of WO2020090199A1 publication Critical patent/WO2020090199A1/ja
Priority to US17/033,010 priority patent/US11245328B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
    • H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
    • H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to an integrated circuit and a power supply circuit.
  • An AC-DC converter is a circuit that generates an output voltage at a target level from an AC voltage. Generally, when the input AC voltage is cut off, the output voltage drops. In such a case, since the load of the AC-DC converter may not operate normally, the AC-DC converter may be provided with a detection circuit that detects that the AC voltage is cut off (for example, Patent Document 1).
  • the detection circuit that detects the interruption of the AC voltage is made up of many discrete components, which causes an increase in the cost of the AC-DC converter.
  • the present invention has been made in view of the above conventional problems, and an object thereof is to provide an integrated circuit capable of detecting interruption of an AC voltage at low cost.
  • the main invention to solve the above-mentioned problems is to provide an inductor that flows to an inductor to which a voltage from a rectifying circuit that rectifies a predetermined AC voltage is applied in order to generate an output voltage of a desired level from a predetermined AC voltage that is input.
  • An integrated circuit that drives a transistor that controls the inductor current based on a current and the output voltage, the first comparison circuit comparing a current value of the inductor current with a predetermined current value;
  • a timer circuit that measures the elapsed time after the first comparison circuit outputs a comparison result indicating that the current value of the inductor current is smaller than the predetermined current value; the level of the output voltage; and the target level.
  • a second comparison circuit for comparing the low first level, the elapsed time reaches a predetermined time, and the output voltage level is lower than the first level
  • a signal output circuit that outputs a first signal indicating that the predetermined AC voltage is not input to the rectification circuit when the second comparison circuit outputs the comparison result shown in FIG. It is an integrated circuit.
  • FIG. 3 is a diagram showing an example of an AC-DC converter 10. It is a figure which shows an example of power factor improvement IC25. It is a figure which shows an example of the detection circuit 53. 6 is a diagram for explaining the operation of the AC-DC converter 10. FIG. FIG. 6 is a diagram for explaining the operation of the AC-DC converter 10 when an AC voltage is input. FIG. 6 is a diagram for explaining the operation of the AC-DC converter 10 when the AC voltage is cut off. 6 is a diagram showing an example of a detection circuit 55. FIG.
  • FIG. 1 is a diagram showing a configuration of an AC-DC converter 10 which is an embodiment of the present invention.
  • the AC-DC converter 10 is a step-up chopper type power supply circuit that generates an output voltage Vout of a target level from an AC voltage Vac of a commercial power supply.
  • the DC-DC converter 11 is a circuit that generates a voltage suitable for the load 12 from the output voltage Vout that is a DC voltage.
  • the load 12 is, for example, an electronic device that operates with a DC voltage.
  • the microcomputer 13 reduces the power consumption of the load 12, for example, when the level of the voltage Vovp described later rises.
  • the AC-DC converter 10 includes a full-wave rectifier circuit 20, capacitors 21, 22, 36, an inductor 23, a diode 24, a power factor correction IC 25, a power transistor 26, and resistors 30 to 35.
  • the full-wave rectifier circuit 20 full-wave rectifies the input predetermined AC voltage Vac and outputs it as the voltage Vrec to the capacitor 21 and the inductor 23.
  • the AC voltage Vac is, for example, a voltage having an effective value of 100 to 240 V and a frequency of 50 to 60 Hz.
  • the capacitor 21 smoothes the voltage Vrec, and the capacitor 22 constitutes a step-up chopper circuit together with the inductor 23, the diode 24, and the power transistor 26. Therefore, the charging voltage of the capacitor 22 becomes the DC output voltage Vout.
  • the output voltage Vout is 400V, for example.
  • the power factor correction IC 25 is an integrated circuit that controls switching of the power transistor 26 so that the level of the output voltage Vout becomes a target level (for example, 400 V) while improving the power factor of the AC-DC converter 10. Specifically, the power factor correction IC 25 drives the power transistor 26 based on the inductor current IL flowing in the inductor 23 and the output voltage Vout. Although details of the power factor correction IC 25 will be described later, the power factor correction IC 25 is provided with terminals CS, FB, COMP, OVP, OUT.
  • the power transistor 26 is an NMOS transistor for controlling electric power to a load (described later) of the AC-DC converter 10.
  • the power transistor 26 is a MOS (Metal Oxide Semiconductor) transistor, but is not limited to this.
  • the power transistor 26 may be, for example, a bipolar transistor or an IGBT (Insulated Gate Bipolar Transistor) as long as the power transistor 26 can control power.
  • the gate electrode of the power transistor 26 is connected to the terminal OUT.
  • the resistors 30 and 31 form a voltage dividing circuit that divides the output voltage Vout, and generate the feedback voltage Vfb used when switching the power transistor 26.
  • the feedback voltage Vfb generated at the node to which the resistors 30 and 31 are connected is applied to the terminal FB.
  • the resistor 32 is a resistor for detecting the inductor current IL, one end of which is connected to the source electrode of the power transistor 26 and the other end of which is connected to the terminal CS.
  • the source electrode of the grounded power transistor 26 is used as a reference (0 V)
  • the voltage generated in the resistor 32 is the voltage Vcs. Therefore, the negative voltage value of the voltage Vcs increases as the inductor current IL increases.
  • the resistors 33 and 34 form a voltage dividing circuit for dividing the output voltage Vout, and generate the voltage Vovp used when detecting whether the output voltage Vout is in an overvoltage state.
  • the voltage Vovp (divided voltage) generated at the node to which the resistors 33 and 34 are connected is applied to the terminal OVP.
  • the “overvoltage” means, for example, a state in which the level of the output voltage Vout becomes a predetermined level X which is 1.1 times the target level.
  • the resistor 35 and the capacitor 36 which will be described in detail later, are elements for phase compensation of the power factor correction IC 25 that is feedback-controlled, and are provided between the terminal COMP and the ground.
  • FIG. 2 is a diagram showing an example of the configuration of the power factor correction IC 25.
  • the power factor correction IC 25 is configured to include a drive signal generation circuit 50, a drive circuit 51, a comparator 52, a detection circuit 53, and a voltage switching circuit 54.
  • the drive signal generation circuit 50 is a circuit that generates a drive signal Vq1 that turns on and off the power transistor 26 based on the voltage Vcs indicating the inductor current IL and the feedback voltage Vfb.
  • the drive signal generation circuit 50 includes a comparator 70, a delay circuit 71, a pulse circuit 72, an error amplification circuit 73, an oscillation circuit 74, a comparator 75, and an SR flip-flop 76.
  • the comparator 70 is a circuit that detects whether or not the current value of the inductor current IL is substantially zero. Specifically, the comparator 70 compares the voltage Vcs applied to the terminal CS with the reference voltage Vref1 (for example, several mV) corresponding to a current value slightly larger than zero (for example, several mA), It is detected whether or not the current value of the inductor current IL is substantially zero (hereinafter, "nearly zero" is simply referred to as zero for convenience).
  • the high-level (hereinafter, referred to as H-level) signal Vz indicating that the inductor current IL is zero is a comparator. It is output from 70.
  • the delay circuit 71 delays and outputs the signal Vz for a predetermined time.
  • the pulse circuit 72 outputs the high-level pulse signal Vp1 when the H-level signal Vz is output from the delay circuit 71.
  • the error amplification circuit 73 is a circuit that amplifies an error between the feedback voltage Vfb applied to the terminal FB and the predetermined reference voltage Vref2.
  • the reference voltage Vref2 is a voltage determined according to the output voltage Vout of the target level.
  • a resistor 35 and a capacitor 36 for phase compensation are connected between the output of the error amplifier circuit 73 and the ground via a terminal COMP.
  • the voltage at the node where the output of the error amplification circuit 73 and the terminal COMP are connected is referred to as voltage Ve.
  • the oscillator circuit 74 When the pulse signal Vp1 is output, the oscillator circuit 74 outputs a ramp wave Vr whose amplitude gradually increases.
  • the comparator 75 compares the magnitude of the voltage Ve with the magnitude of the ramp wave Vr, and outputs a signal Vp2 as a comparison result.
  • the voltage Ve is applied to the inverting input terminal of the comparator 75
  • the ramp wave Vr is applied to the non-inverting input terminal of the comparator 75. Therefore, when the level of the ramp wave Vr is lower than the level of the voltage Ve, the signal Vp2 becomes low level (hereinafter referred to as L level), and when the level of the ramp wave Vr becomes higher than the level of the voltage Ve, the signal Vp2 becomes H. It becomes a level.
  • the signal Vp1 is input to the S input of the SR flip-flop 76, and the signal Vp2 is input to the R input. Therefore, the drive signal Vq1 which is the Q output of the SR flip-flop 76 becomes H level when the signal Vp1 becomes H level. On the other hand, when the signal Vp2 goes high, the drive signal Vq1 goes low.
  • the drive circuit 51 is a circuit that drives the power transistor 26 based on the drive signal Vq1, and includes an AND circuit 80 and a buffer circuit 81.
  • the AND circuit 80 calculates the logical product of the drive signal Vq1 and the signal Vov from the comparator 52, which will be described later, and outputs it to the buffer circuit 81.
  • the buffer circuit 81 drives the power transistor 26 having a large gate capacitance and the like with the signal Vdr having the same logic level as the input signal.
  • the comparator 52 (fourth comparison circuit) is a circuit for detecting whether the output voltage Vout is in an overvoltage state by comparing a voltage Vovp (described later) with a reference voltage Vref3.
  • the "overvoltage” refers to a state in which the level of the output voltage Vout becomes a predetermined level X (third level) which is 1.1 times the target level, for example. Therefore, in the present embodiment, the level of the voltage Vref3 is determined such that the voltage Vovp becomes higher than the reference voltage Vref3 when the output voltage Vout exceeds the predetermined level X.
  • the detection circuit 53 (signal output circuit) is a circuit for detecting whether or not the AC voltage Vac is cut off.
  • the “state in which the AC voltage Vac is cut off” means, for example, a state in which a predetermined AC voltage Vac is not supplied to the AC-DC converter 10 and is not input to the full-wave rectification circuit 20.
  • the detection circuit 53 outputs an L level signal Vd (first signal).
  • H A level signal Vd (second signal) is output.
  • the voltage switching circuit 54 is a circuit that switches the voltage level of the terminal OVP according to whether or not the AC voltage Vac is cut off.
  • the voltage switching circuit 54 includes a PMOS transistor 90, an NMOS transistor 91, a switch 92, and an inverter 93.
  • the PMOS transistor 90 is an element for pulling up the voltage of the terminal OVP, the signal Vd is input to the gate electrode, a predetermined voltage Vcc (predetermined voltage) is applied to the source electrode, and the drain electrode is connected to the terminal OVP. Has been done. Since the level of the voltage Vcc in the present embodiment is higher than the level of the voltage Vref3, when the voltage Vcc is applied to the terminal OVP, the microcomputer 13 causes the load 12 to consume the same as when the output voltage Vout is overvoltage. Reduce power.
  • the NMOS transistor 91 is an element for pulling down the voltage of the inverting input terminal of the comparator 52.
  • the signal Vd inverted by the inverter 93 is input to the gate electrode, the source electrode is grounded, and the drain electrode of the comparator 52. It is connected to the inverting input terminal.
  • the switch 92 is a switch for preventing malfunction of the comparator 52, and is provided between the terminal OVP and the inverting input terminal of the comparator 52.
  • the switch 92 is, for example, an NMOS transistor, a CMOS switch, or the like.
  • the switch 92 turns off based on the L level signal Vd and turns on based on the H level signal Vd.
  • the voltage level of the terminal OVP becomes the level of the voltage Vcc, and when the H level signal Vd is output, the voltage level of the terminal OVP. Becomes the level of the voltage Vovp.
  • the detection circuit 53 includes comparators 100 to 102, inverters 103 and 108, a timer circuit 104, an AND circuit 105, an OR circuit 106, and an SR flip-flop 107.
  • the comparator 100 (first comparison circuit) is a circuit that compares the current value of the inductor current IL with the current value I1 based on the magnitude relationship between the voltage Vcs and the voltage V1.
  • the “current value I1” is, for example, a positive current value (for example, several tens mA) that is smaller than the average value of the inductor current IL and larger than the current value detected by the comparator 70 and is close to zero.
  • the signal Vc1 output as a comparison result from the comparator 100 becomes L level when the current value of the inductor current IL is larger than the current value I1, and becomes H level when it is smaller than the current value I1.
  • the comparator 101 (second comparison circuit) is a circuit that compares the level of the output voltage Vout with a predetermined level A (first level) lower than the target level based on the magnitude relationship between the feedback voltage Vfb and the voltage Vc2. is there.
  • the "predetermined level A” is, for example, a level 0.9 times the target level.
  • the signal Vc2 output as a comparison result from the comparator 101 becomes L level when the level of the output voltage Vout is higher than the predetermined level A, and becomes H level when it is lower than the predetermined level A.
  • the comparator 102 (third comparison circuit) is a circuit that compares the level of the output voltage Vout with a predetermined level B (second level) based on the magnitude relationship between the feedback voltage Vfb and the voltage V3.
  • the “predetermined level B” is a level lower than the target level and higher than the predetermined level A, for example, a level 0.95 times the target level.
  • the signal Vc3 output as a comparison result from the comparator 102 becomes the H level when the level of the output voltage Vout is higher than the predetermined level B, and becomes the L level when the level of the output voltage Vout is lower than the predetermined level B.
  • the timer circuit 104 measures the time when the H level signal Vc1 is input to the R input, and resets the time measured when the L level signal Vc1 is input to the R input. Further, the timer circuit 104 changes the signal Vtim output from the Q output from the L level to the H level when the timer circuit 104 measures the predetermined time T after the H level signal Vc1 is input.
  • the timer circuit 104 of the present embodiment measures the elapsed time after the current value of the inductor current IL becomes smaller than the current value I1 and the signal Vc1 becomes H level.
  • the AND circuit 105 calculates the logical product of the signal Vtim and the signal Vc2 from the comparator 101, and outputs the logical product to the SR flip-flop 107.
  • the OR circuit 106 calculates the logical sum of the signal Vc1 inverted by the inverter 103 and the signal Vc3 from the comparator 102, and outputs it to the SR flip-flop 107.
  • the output of the AND circuit 105 is input to the S input of the SR flip-flop 107, and the output of the OR circuit 106 is input to the R input.
  • the inverter 108 determines the logic level of the Q output of the SR flip-flop 107 and outputs it as the signal Vd.
  • the comparator 101 since the output voltage Vout is the target level, the comparator 101 outputs the L level signal V2, and the comparator 102 outputs the H level signal Vc3, so that the SR flip-flop 107 is in the reset state. Become. Then, since the detection circuit 53 outputs the H-level signal Vd, the voltage Vovp is applied to the terminal OVP, and the overvoltage can be detected.
  • the comparator 52 outputs the H level signal Vov, and the drive circuit 51 operates based on the output of the drive signal generation circuit 50.
  • the comparator 70 changes the signal Vz to the H level (not shown in FIG. 4). Further, at time t1 after the delay time of the delay circuit 71 has passed from time t0, the pulse circuit 72 outputs the pulse signal Vp1.
  • the SR flip-flop 76 outputs the drive signal Vq1 at H level, so that the signal Vdr also becomes H level. As a result, the power transistor 26 is turned on and the inductor current IL increases.
  • the amplitude of the ramp wave Vr from the oscillation circuit 74 increases. Then, at time t2, when the amplitude level of the ramp wave Vr becomes higher than the level of the voltage Ve, the comparator 75 changes the signal Vp2 to the H level. As a result, the SR flip-flop 76 is reset and the signal Vdr also becomes L level. When the signal Vdr becomes L level, the power transistor 26 is turned off, and the inductor current IL gradually decreases. When the inductor current IL decreases at time t3 and reaches the current value I1, the operation at time t0 is repeated.
  • the feedback voltage Vfb becomes constant when the AC-DC converter 10 generates the output voltage Vout of the target level from the predetermined AC voltage Vac and supplies the power to the constant load.
  • the voltage Ve output from the error amplification circuit 73 is also constant, and thus the period during which the power transistor 26 is turned on (for example, the period from time t0 to t1) is also constant.
  • the current value of the inductor current IL is also increased.
  • the peak waveform of the inductor current IL becomes the same as the voltage Vrec, and the power factor is improved.
  • the peak waveform of the inductor current IL is similar to the voltage Vrec, but the negative voltage value of the voltage Vcs increases as the inductor current IL increases as described above. Therefore, when the level of the voltage Vrec becomes the highest, the peak of the voltage Vcs becomes low.
  • the timer circuit 104 changes the signal Vtim output from the Q output to the H level.
  • the predetermined time T is, for example, about 1/8 cycle of the AC voltage Vac, and shorter than the time of 1/2 cycle of the AC voltage Vac.
  • the output voltage Vout and the feedback voltage Vfb gradually decrease. Then, at time t13, when the level of the output voltage Vout drops to the predetermined level A, that is, when the level of the feedback voltage Vfb drops to the level of the voltage V2, the signal Vc2 from the comparator 101 becomes the H level. As a result, the output from the AND circuit 105 also becomes H level, and the detection circuit 53 outputs the L level signal Vd indicating that the AC voltage Vac is cut off. Then, when the signal Vd becomes L level, the voltage of the terminal OVP is pulled up to the voltage Vcc.
  • the level of the output voltage Vout becomes higher than the predetermined level B at the time t16, for example.
  • FIG. 7 is a diagram showing the configuration of the detection circuit 55 that detects whether or not the AC voltage Vac is cut off. Similarly to the detection circuit 53, the detection circuit 55 outputs an L level signal Vdx (first signal) when detecting that the AC voltage Vac is cut off, and detects that the AC voltage Vac is not cut off. Then, the H-level signal Vdx (second signal) is output. The current value I1 and the voltage V1 in the detection circuit 55 are the same as the current value I1 and the voltage V1 described above.
  • the detection circuit 55 (signal output circuit) includes comparators 120 to 122, a timer circuit 123, an OR circuit 124, a D flip-flop 125, and inverters 126 and 127.
  • the comparator 120 (first comparison circuit) is a circuit that compares the current value of the inductor current IL with the current value I1 based on the magnitude relationship between the voltage Vcs and the voltage V1.
  • the signal Vx1 output from the comparator 120 as a comparison result becomes L level when the current value of the inductor current IL is larger than the current value I1, and becomes H level when it is smaller than the current value I1.
  • the comparator 121 (second comparison circuit) is a circuit that compares the level of the output voltage Vout with a predetermined level A (first level) lower than the target level based on the magnitude relationship between the feedback voltage Vfb and the voltage V2. is there.
  • the signal Vx2 output as a comparison result from the comparator 121 becomes H level when the level of the output voltage Vout is higher than the predetermined level A, and becomes L level when it is lower than the predetermined level A.
  • the comparator 122 (third comparison circuit) is a circuit that compares the level of the output voltage Vout with a predetermined level B (second level) based on the magnitude relationship between the feedback voltage Vfb and the voltage V3.
  • the signal Vx3 output as the comparison result from the comparator 122 becomes the H level when the level of the output voltage Vout is higher than the predetermined level B, and becomes the L level when the level of the output voltage Vout is lower than the predetermined level B.
  • the timer circuit 123 measures the time when the H level signal is input to the R input, and resets the time when the L level signal is input to the R input. Further, the timer circuit 123 changes the signal Vt output from the Q output from the L level to the H level when the time measured after the H level signal is input reaches the predetermined time T.
  • the timer circuit 123 of this embodiment measures the elapsed time after the current value of the inductor current IL becomes smaller than the current value I1 and the signal Vx1 becomes H level.
  • the OR circuit 124 calculates the logical sum of the signal Vx1 inverted by the inverter 127 and the signal Vx3, and outputs it to the D flip-flop 125.
  • the signal Vt is input to the D input of the D flip-flop 125, the signal Vx2 is input to the ck input, and the output of the OR circuit 124 is input to the R input.
  • the inverter 126 inverts the logic level of the input signal and outputs it as the signal Vdx.
  • the detection circuit 55 operates in the same manner as the detection circuit 53 when the inductor current IL decreases for the predetermined time T and the level of the output voltage Vout decreases.
  • the detection circuit 55 changes the signal Vdx to the H level when the level of the output voltage Vout becomes higher than the predetermined level B or the current value of the inductor current IL becomes larger than the current value I1. Therefore, the detection circuit 55 operates similarly to the detection circuit 53 when the level of the output voltage Vout becomes higher than the predetermined level B or the current value of the inductor current IL becomes larger than the current value I1. Therefore, for example, in the power factor correction IC 25, the detection circuit 55 can be used instead of the detection circuit 53.
  • the AC-DC converter 10 of this embodiment has been described above.
  • the power factor correction IC 25 includes a detection circuit 53 that detects that the AC voltage Vac is cut off. Therefore, when implementing the AC-DC converter 10, it is not necessary to configure the circuit for detecting the AC voltage Vac with discrete components or the like. Therefore, by using the power factor correction IC 25, the AC-DC converter 10 can detect that the AC voltage Vac is cut off at low cost.
  • the detection circuit 53 of the present embodiment detects that the interrupted AC voltage Vac has been restored by comparing the current value of the inductor current IL with the current value I1. In this way, the power factor correction IC 25 can detect not only the interruption of the AC voltage Vac but also the restoration.
  • the detection circuit 53 detects that the interrupted AC voltage Vac is restored when the level of the output voltage Vout becomes higher than the predetermined level B.
  • the power factor correction IC 25 can detect the recovery of the AC voltage Vac based on the output voltage Vout as well as the inductor current IL.
  • the predetermined level B is set higher than the predetermined level A for detecting that the AC voltage Vac is cut off. That is, the level at the time of detecting interruption at the level of the output voltage Vout and the level at the time of detecting recovery are different. For this reason, the detection circuit 53 can accurately detect interruption or restoration of the AC voltage Vac even when the output voltage Vout fluctuates due to ripples, noise, or the like.
  • the voltage switching circuit 54 of the power factor correction IC 25 changes the voltage level of the terminal OVP to the voltage Vcc level when the AC voltage Vac is cut off. Therefore, the user of the power factor correction IC 25 can grasp that the AC voltage Vac is cut off by monitoring the voltage level of the terminal OVP.
  • the power transistor 26 when the comparator 52 detects an overvoltage, the power transistor 26 is turned off. This can prevent the output voltage Vout from rising more than necessary.
  • the microcomputer 13 reduces the power consumption of the load 12 when the voltage level of the terminal OVP rises. Therefore, even if the AC voltage Vac is cut off and the output voltage Vout of the AC-DC converter 10 drops from the target level, the output voltage Vout can be returned to the target level in a short time.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Abstract

入力される所定の交流電圧から目的レベルの出力電圧を生成すべく、前記所定の交流電圧を整流する整流回路からの電圧が印加されるインダクタに流れるインダクタ電流と、前記出力電圧と、に基づいて前記インダクタ電流を制御するトランジスタを駆動する集積回路であって、前記インダクタ電流の電流値と、所定の電流値とを比較する第１比較回路と、前記インダクタ電流の電流値が前記所定の電流値より小さいことを示す比較結果を前記第１比較回路が出力してからの経過時間を計時するタイマ回路と、前記出力電圧のレベルと、前記目的レベルより低い第１レベルとを比較する第２比較回路と、前記経過時間が所定時間に達し、かつ、前記出力電圧のレベルが前記第１レベルより低いことを示す比較結果を前記第２比較回路が出力した場合に、前記整流回路に前記所定の交流電圧が入力されていないことを示す第１信号を出力する信号出力回路と、を備える。

Description

集積回路、電源回路
　本発明は、集積回路、および電源回路に関する。
　ＡＣ－ＤＣコンバータは、交流電圧から目的レベルの出力電圧を生成する回路であるが、一般に入力される交流電圧が遮断されると、出力電圧は低下する。このような場合、ＡＣ－ＤＣコンバータの負荷が正常に動作しなくなることがあるため、ＡＣ－ＤＣコンバータには、交流電圧が遮断されたことを検出する検出回路が設けられることがある（例えば、特許文献１）。
特開２００６－２２３０７０号公報
　ところで、一般に交流電圧が遮断されたことを検出する検出回路は、数多くのディスクリート部品で構成されるためＡＣ－ＤＣコンバータのコスト上昇を招くことになる。
　本発明は、上記のような従来の問題に鑑みてなされたものであって、その目的は、低コストで交流電圧が遮断されたことを検出することができる集積回路を提供することにある。
　前述した課題を解決する主たる本発明は、入力される所定の交流電圧から目的レベルの出力電圧を生成すべく、前記所定の交流電圧を整流する整流回路からの電圧が印加されるインダクタに流れるインダクタ電流と、前記出力電圧と、に基づいて前記インダクタ電流を制御するトランジスタを駆動する集積回路であって、前記インダクタ電流の電流値と、所定の電流値とを比較する第１比較回路と、前記インダクタ電流の電流値が前記所定の電流値より小さいことを示す比較結果を前記第１比較回路が出力してからの経過時間を計時するタイマ回路と、前記出力電圧のレベルと、前記目的レベルより低い第１レベルとを比較する第２比較回路と、前記経過時間が所定時間に達し、かつ、前記出力電圧のレベルが前記第１レベルより低いことを示す比較結果を前記第２比較回路が出力した場合に、前記整流回路に前記所定の交流電圧が入力されていないことを示す第１信号を出力する信号出力回路と、を備えることを特徴とする集積回路である。
　本発明によれば、低コストで交流電圧が遮断されたことを検出することができる集積回路を提供することができる。
ＡＣ－ＤＣコンバータ１０の一例を示す図である。 力率改善ＩＣ２５の一例を示す図である。 検出回路５３の一例を示す図である。 ＡＣ－ＤＣコンバータ１０の動作を説明するための図である。 交流電圧が入力されている際のＡＣ－ＤＣコンバータ１０の動作を説明するための図である。 交流電圧が遮断されている際のＡＣ－ＤＣコンバータ１０の動作を説明するための図である。 検出回路５５の一例を示す図である。
　関連出願の相互参照
　この出願は、２０１８年１０月３１日に出願された日本特許出願、特願２０１８－２０５２７１に基づく優先権を主張し、その内容を援用する。
　本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。
＝＝＝＝＝本実施形態＝＝＝＝＝
　図１は、本発明の一実施形態であるＡＣ－ＤＣコンバータ１０の構成を示す図である。ＡＣ－ＤＣコンバータ１０は、商用電源の交流電圧Ｖａｃから目的レベルの出力電圧Ｖｏｕｔを生成する昇圧チョッパー型の電源回路である。
　ＤＣ－ＤＣコンバータ１１は、直流電圧である出力電圧Ｖｏｕｔから、負荷１２に適した電圧を生成する回路である。なお、負荷１２は、例えば、直流電圧で動作する電子機器である。
　マイコン１３（制御回路）は、後述する電圧Ｖｏｖｐのレベルが上昇すると、例えば負荷１２の消費電力を低下させる。
＜＜＜ＡＣ－ＤＣコンバータ１０の概要＞＞＞
　ＡＣ－ＤＣコンバータ１０は、全波整流回路２０、コンデンサ２１，２２，３６、インダクタ２３、ダイオード２４、力率改善ＩＣ２５、パワートランジスタ２６、及び抵抗３０～３５を含んで構成される。
　全波整流回路２０は、入力される所定の交流電圧Ｖａｃを全波整流し、電圧Ｖｒｅｃとして、コンデンサ２１及びインダクタ２３に出力する。なお、交流電圧Ｖａｃは、例えば、実効値が１００～２４０Ｖ、周波数が５０～６０Ｈｚの電圧である。
　コンデンサ２１は、電圧Ｖｒｅｃを平滑化し、コンデンサ２２は、インダクタ２３、ダイオード２４、及びパワートランジスタ２６とともに昇圧チョッパー回路を構成する。このため、コンデンサ２２の充電電圧が直流の出力電圧Ｖｏｕｔとなる。なお、出力電圧Ｖｏｕｔは、例えば、４００Ｖである。
　力率改善ＩＣ２５は、ＡＣ－ＤＣコンバータ１０の力率を改善しつつ、出力電圧Ｖｏｕｔのレベルが目的レベル（例えば、４００Ｖ）となるよう、パワートランジスタ２６のスイッチングを制御する集積回路である。具体的には、力率改善ＩＣ２５は、インダクタ２３に流れるインダクタ電流ＩＬ、及び出力電圧Ｖｏｕｔに基づいて、パワートランジスタ２６を駆動する。なお、力率改善ＩＣ２５の詳細については後述するが、力率改善ＩＣ２５には、端子ＣＳ，ＦＢ，ＣＯＭＰ，ＯＶＰ，ＯＵＴが設けられている。
　パワートランジスタ２６は、ＡＣ－ＤＣコンバータ１０の負荷（後述）への電力を制御するためのＮＭＯＳトランジスタである。なお、本実施形態では、パワートランジスタ２６は、ＭＯＳ（Metal Oxide Semiconductor）トランジスタであることとしたがこれに限られない。パワートランジスタ２６は、電力を制御できるトランジスタであれば、例えば、バイポーラトランジスタ、またはＩＧＢＴ（Insulated Gate Bipolar Transistor）であっても良い。また、パワートランジスタ２６のゲート電極は、端子ＯＵＴに接続されている。
　抵抗３０，３１は、出力電圧Ｖｏｕｔを分圧する分圧回路を構成し、パワートランジスタ２６をスイッチングする際に用いられる帰還電圧Ｖｆｂを生成する。なお、抵抗３０，３１が接続されるノードに生成される帰還電圧Ｖｆｂは、端子ＦＢに印加される。
　抵抗３２は、インダクタ電流ＩＬを検出するための抵抗であり、一端は、パワートランジスタ２６のソース電極に接続され、他端は、端子ＣＳに接続されている。なお、本実施形態では、接地されたパワートランジスタ２６のソース電極を基準（０Ｖ）として、抵抗３２に発生する電圧を電圧Ｖｃｓとする。このため、インダクタ電流ＩＬの増加に応じて、電圧Ｖｃｓの負の電圧値は大きくなる。
　抵抗３３，３４は、出力電圧Ｖｏｕｔを分圧する分圧回路を構成し、出力電圧Ｖｏｕｔが過電圧の状態にあるかを検出する際に用いられる電圧Ｖｏｖｐを生成する。なお、詳細は後述するが、抵抗３３，３４が接続されるノードに生成される電圧Ｖｏｖｐ（分圧電圧）は、端子ＯＶＰに印加される。ここで、「過電圧」とは、例えば、出力電圧Ｖｏｕｔのレベルが、目的レベルの１．１倍の所定のレベルＸになる状態をいう。
　抵抗３５及びコンデンサ３６は、詳細は後述するが、フィードバック制御される力率改善ＩＣ２５の位相補償用の素子であり、端子ＣＯＭＰと、接地との間に設けられている。
＜＜＜力率改善ＩＣ２５の構成＞＞＞
　図２は、力率改善ＩＣ２５の構成の一例を示す図である。力率改善ＩＣ２５は、駆動信号生成回路５０、駆動回路５１、コンパレータ５２、検出回路５３、及び電圧切替回路５４を含んで構成される。
　駆動信号生成回路５０は、インダクタ電流ＩＬを示す電圧Ｖｃｓと、帰還電圧Ｖｆｂとに基づいて、パワートランジスタ２６をオンオフする駆動信号Ｖｑ１を生成する回路である。駆動信号生成回路５０は、コンパレータ７０、遅延回路７１、パルス回路７２、誤差増幅回路７３、発振回路７４、コンパレータ７５、及びＳＲフリップフロップ７６を含んで構成される。
　コンパレータ７０は、インダクタ電流ＩＬの電流値が、ほぼゼロであるかを検出する回路である。具体的には、コンパレータ７０は、端子ＣＳに印加される電圧Ｖｃｓと、ゼロよりやや大きい電流値（例えば、数ｍＡ）に応じた基準電圧Ｖｒｅｆ１（例えば、数ｍＶ）との大小を比較し、インダクタ電流ＩＬの電流値がほぼゼロ（以下、便宜上、「ほぼゼロ」を単にゼロと称する。）であるかを検出する。なお、詳細は後述するが、本実施形態では、電圧Ｖｃｓが基準電圧Ｖｒｅｆ１より大きくなると、インダクタ電流ＩＬがゼロであることを示すハイレベル（以下、Ｈレベルとする。）の信号Ｖｚが、コンパレータ７０から出力される。
　遅延回路７１は、コンパレータ７０からＨレベルの信号Ｖｚが出力されると、所定時間だけ遅延させて出力する。
　パルス回路７２は、遅延回路７１からＨレベルの信号Ｖｚが出力されると、ハイレベルのパルス信号Ｖｐ１を出力する。
　誤差増幅回路７３は、端子ＦＢに印加される帰還電圧Ｖｆｂと、所定の基準電圧Ｖｒｅｆ２との誤差を増幅する回路である。なお、基準電圧Ｖｒｅｆ２は、目的レベルの出力電圧Ｖｏｕｔに応じて定められる電圧である。また、誤差増幅回路７３の出力と接地との間には、端子ＣＯＭＰを介して、位相補償用の抵抗３５及びコンデンサ３６が接続されている。ここで、誤差増幅回路７３の出力と端子ＣＯＭＰとが接続されたノードの電圧を、電圧Ｖｅとする。
　発振回路７４は、パルス信号Ｖｐ１が出力されると、振幅が徐々に大きくなるランプ波Ｖｒを出力する。
　コンパレータ７５は、電圧Ｖｅとランプ波Ｖｒとの大小を比較して、比較結果として信号Ｖｐ２を出力する。ここでは、電圧Ｖｅがコンパレータ７５の反転入力端子に印加され、ランプ波Ｖｒがコンパレータ７５の非反転入力端子に印加されている。このため、ランプ波Ｖｒのレベルが電圧Ｖｅのレベルより低い場合、信号Ｖｐ２はローレベル（以下、Ｌレベルとする。）となり、ランプ波Ｖｒのレベルが電圧Ｖｅのレベルより高くなると信号Ｖｐ２はＨレベルとなる。
　ＳＲフリップフロップ７６のＳ入力には、信号Ｖｐ１が入力され、Ｒ入力には、信号Ｖｐ２が入力される。このため、ＳＲフリップフロップ７６のＱ出力である駆動信号Ｖｑ１は、信号Ｖｐ１がＨレベルになるとＨレベルとなる。一方、信号Ｖｐ２がＨレベルになると、駆動信号Ｖｑ１は、Ｌレベルになる。
　駆動回路５１は、駆動信号Ｖｑ１に基づいてパワートランジスタ２６を駆動する回路であり、ＡＮＤ回路８０及びバッファ回路８１を含む。
　ＡＮＤ回路８０は、駆動信号Ｖｑ１と後述するコンパレータ５２からの信号Ｖｏｖとの論理積を演算し、バッファ回路８１に出力する。
　バッファ回路８１は、入力される信号と同じ論理レベルの信号Ｖｄｒで、ゲート容量等の大きいパワートランジスタ２６を駆動する。
　コンパレータ５２（第４比較回路）は、電圧Ｖｏｖｐ（後述）と、基準電圧Ｖｒｅｆ３とを比較することにより、出力電圧Ｖｏｕｔが過電圧の状態にあるかを検出するための回路である。ところで、上述のように「過電圧」とは、例えば出力電圧Ｖｏｕｔのレベルが、目的レベルの１．１倍である所定のレベルＸ（第３レベル）となる状態をいう。このため、本実施形態では、出力電圧Ｖｏｕｔが所定レベルＸを超えると、電圧Ｖｏｖｐが基準電圧Ｖｒｅｆ３より大きくなるよう、電圧Ｖｒｅｆ３のレベルが定められている。
　検出回路５３（信号出力回路）は、交流電圧Ｖａｃが遮断された状態であるか否かを検出するための回路である。なお、ここで「交流電圧Ｖａｃが遮断された状態」とは、例えば、所定の交流電圧ＶａｃがＡＣ－ＤＣコンバータ１０に供給されず、全波整流回路２０に入力されていない状態をいう。なお、検出回路５３の詳細は後述するが、検出回路５３は、交流電圧Ｖａｃが遮断されていることを検出すると、Ｌレベルの信号Ｖｄ（第１信号）を出力する。また、検出回路５３は、交流電圧Ｖａｃが遮断されていないこと、つまり、所定の交流電圧ＶａｃがＡＣ－ＤＣコンバータ１０に供給され、全波整流回路２０に入力されていることを検出すると、Ｈレベルの信号Ｖｄ（第２信号）を出力する。
　電圧切替回路５４は、交流電圧Ｖａｃが遮断されているか否かに応じて、端子ＯＶＰの電圧レベルを切り替える回路である。電圧切替回路５４は、ＰＭＯＳトランジスタ９０、ＮＭＯＳトランジスタ９１、スイッチ９２、及びインバータ９３を含んで構成される。
　ＰＭＯＳトランジスタ９０は、端子ＯＶＰの電圧をプルアップするための素子であり、ゲート電極に信号Ｖｄが入力され、ソース電極に所定の電圧Ｖｃｃ（所定電圧）が印加され、ドレイン電極が端子ＯＶＰに接続されている。なお、本実施形態の電圧Ｖｃｃのレベルは、電圧Ｖｒｅｆ３のレベルより高いため、端子ＯＶＰに電圧Ｖｃｃが印加されると、マイコン１３は、出力電圧Ｖｏｕｔが過電圧の状態と同様に、負荷１２の消費電力を低下させる。
　ＮＭＯＳトランジスタ９１は、コンパレータ５２の反転入力端子の電圧をプルダウンするための素子であり、ゲート電極にはインバータ９３で反転された信号Ｖｄが入力され、ソース電極は接地され、ドレイン電極はコンパレータ５２の反転入力端子に接続されている。
　スイッチ９２は、コンパレータ５２の誤動作を防ぐためのスイッチであり、端子ＯＶＰと、コンパレータ５２の反転入力端子との間に設けられている。なお、スイッチ９２は、例えば、ＮＭＯＳトランジスタやＣＭＯＳスイッチ等である。ここで、スイッチ９２は、Ｌレベルの信号Ｖｄに基づいてオフし、Ｈレベルの信号Ｖｄに基づいてオンする。
　このため、Ｌレベルの信号Ｖｄが出力されている場合には、端子ＯＶＰの電圧のレベルは、電圧Ｖｃｃのレベルとなり、Ｈレベルの信号Ｖｄが出力されている場合には、端子ＯＶＰの電圧レベルは、電圧Ｖｏｖｐのレベルとなる。
＜＜＜検出回路５３の構成＞＞＞
　図３に示すように、検出回路５３は、コンパレータ１００～１０２、インバータ１０３，１０８タイマ回路１０４、ＡＮＤ回路１０５、ＯＲ回路１０６、及びＳＲフリップフロップ１０７を含んで構成される。
　コンパレータ１００（第１比較回路）は、電圧Ｖｃｓと、電圧Ｖ１との大小関係に基づいて、インダクタ電流ＩＬの電流値と、電流値Ｉ１とを比較する回路である。ここで、「電流値Ｉ１」は、例えば、インダクタ電流ＩＬの平均値より小さく、コンパレータ７０が検出する電流値より大きい、ゼロに近い正の電流値（例えば、数十ｍＡ）である。また、コンパレータ１００から比較結果として出力される信号Ｖｃ１は、インダクタ電流ＩＬの電流値が、電流値Ｉ１より大きい場合にＬレベルとなり、電流値Ｉ１より小さい場合にＨレベルとなる。
　コンパレータ１０１（第２比較回路）は、帰還電圧Ｖｆｂと、電圧Ｖｃ２との大小関係に基づいて、出力電圧Ｖｏｕｔのレベルと、目的レベルより低い所定レベルＡ（第１レベル）とを比較する回路である。ここで、「所定レベルＡ」は、例えば、目的レベルの０．９倍のレベルである。また、コンパレータ１０１から比較結果として出力される信号Ｖｃ２は、出力電圧Ｖｏｕｔのレベルが、所定レベルＡより高い場合にＬレベルとなり、所定レベルＡより低い場合にＨレベルとなる。
　コンパレータ１０２（第３比較回路）は、帰還電圧Ｖｆｂと、電圧Ｖ３との大小関係に基づいて、出力電圧Ｖｏｕｔのレベルと、所定レベルＢ（第２レベル）とを比較する回路である。ここで、「所定レベルＢ」は、目的レベルより低く所定レベルＡより高いレベルであり、例えば、目的レベルの０．９５倍のレベルである。また、コンパレータ１０２から比較結果として出力される信号Ｖｃ３は、出力電圧Ｖｏｕｔのレベルが、所定レベルＢより高い場合にＨレベルとなり、所定レベルＢより低い場合にＬレベルとなる。
　タイマ回路１０４は、Ｈレベルの信号Ｖｃ１がＲ入力に入力されている時間を計時し、Ｌレベルの信号Ｖｃ１がＲ入力に入力されると計時した時間をリセットする。また、タイマ回路１０４は、Ｈレベルの信号Ｖｃ１が入力されてから所定時間Ｔだけ計時すると、Ｑ出力から出力される信号ＶｔｉｍをＬレベルからＨレベルに変化させる。
　このため、本実施形態のタイマ回路１０４は、インダクタ電流ＩＬの電流値が電流値Ｉ１より小さくなり、信号Ｖｃ１がＨレベルとなってからの経過時間を計時することになる。
　ＡＮＤ回路１０５は、信号Ｖｔｉｍと、コンパレータ１０１からの信号Ｖｃ２との論理積を演算し、ＳＲフリップフロップ１０７に出力する。
　ＯＲ回路１０６は、インバータ１０３で反転された信号Ｖｃ１と、コンパレータ１０２からの信号Ｖｃ３との論理和を演算し、ＳＲフリップフロップ１０７に出力する。
　ＳＲフリップフロップ１０７のＳ入力には、ＡＮＤ回路１０５の出力が入力され、Ｒ入力には、ＯＲ回路１０６の出力が入力される。インバータ１０８は、ＳＲフリップフロップ１０７のＱ出力の論理レベルを判定させ、信号Ｖｄとして出力する。
＝＝＝力率改善ＩＣ２５の動作＝＝＝
＜＜＜交流電圧Ｖａｃが入力されている場合＞＞＞
　図４を参照しつつ、ＡＣ－ＤＣコンバータ１０が所定の交流電圧Ｖａｃから目的レベルの出力電圧Ｖｏｕｔを生成し、一定の負荷に電力を供給している際の力率改善ＩＣ２５の動作を説明する。
　ここで、出力電圧Ｖｏｕｔは目的レベルであるため、コンパレータ１０１は、Ｌレベルの信号Ｖ２を出力し、コンパレータ１０２は、Ｈレベルの信号Ｖｃ３を出力するため、ＳＲフリップフロップ１０７はリセットされた状態となる。そして、検出回路５３からは、Ｈレベルの信号Ｖｄが出力されるため、端子ＯＶＰには電圧Ｖｏｖｐが印加され、過電圧が検出可能な状態となる。
　ところで、目的レベルの出力電圧Ｖｏｕｔが生成されている際、電圧Ｖｏｖｐは基準電圧Ｖｒｅｆ３より低く、過電圧の状態にはない。したがって、コンパレータ５２は、Ｈレベルの信号Ｖｏｖを出力し、駆動回路５１は、駆動信号生成回路５０の出力に基づいて動作する。
　まず、時刻ｔ０にインダクタ電流ＩＬが減少し、電流値Ｉ１になると、つまり、電圧Ｖｃｓが上昇し、基準電圧Ｖｒｅｆ１となると、コンパレータ７０は、信号ＶｚをＨレベルに変化させる（図４では不図示）。また、時刻ｔ０から遅延回路７１の遅延時間だけ経過した時刻ｔ１になると、パルス回路７２は、パルス信号Ｖｐ１を出力する。
　そして、パルス信号Ｖｐ１が出力されると、ＳＲフリップフロップ７６は、Ｈレベルの駆動信号Ｖｑ１を出力するため、信号ＶｄｒもＨレベルとなる。この結果、パワートランジスタ２６はオンし、インダクタ電流ＩＬは増加することになる。
　また、パルス信号Ｖｐ１が出力されると、発振回路７４からのランプ波Ｖｒの振幅が増加する。そして、時刻ｔ２に、ランプ波Ｖｒの振幅レベルが電圧Ｖｅのレベルより高くなると、コンパレータ７５は、信号Ｖｐ２をＨレベルに変化させる。この結果、ＳＲフリップフロップ７６はリセットされ、信号ＶｄｒもＬレベルとなる。信号ＶｄｒがＬレベルとなると、パワートランジスタ２６はオフするため、インダクタ電流ＩＬは徐々に減少する。また、時刻ｔ３にインダクタ電流ＩＬが減少し、電流値Ｉ１になると、時刻ｔ０の動作が繰り返される。
　ここで、ＡＣ－ＤＣコンバータ１０が所定の交流電圧Ｖａｃから目的レベルの出力電圧Ｖｏｕｔを生成し、一定の負荷に電力を供給している際、帰還電圧Ｖｆｂは一定となる。この結果、誤差増幅回路７３から出力される電圧Ｖｅも一定になるため、パワートランジスタ２６がオンする期間（例えば、時刻ｔ０～ｔ１までの期間）も一定となる。
　また、パワートランジスタ２６がオンする際に、交流電圧Ｖａｃを整流した電圧Ｖｒｅｃのレベルが高くなると、インダクタ電流ＩＬの電流値も大きくなる。この結果、図５に示すように、インダクタ電流ＩＬのピークの波形は電圧Ｖｒｅｃと同じ波形となり、力率が改善される。なお、インダクタ電流ＩＬのピークの波形は、電圧Ｖｒｅｃと同様の波形となるが、電圧Ｖｃｓは、上述のようにインダクタ電流ＩＬの増加に応じて負の電圧値が大きくなる。したがって、電圧Ｖｒｅｃのレベルが最も高くなる際に、電圧Ｖｃｓのピークは低くなる。
＜＜＜交流電圧Ｖａｃが遮断された後に復帰した場合＞＞＞
　図６を参照しつつ、交流電圧Ｖａｃが遮断された際の力率改善ＩＣ２５の動作について説明する。まず、時刻ｔ１０において、交流電圧Ｖａｃが遮断されると、電圧Ｖｒｅｃのレベルが急激に低下する。これに伴い、時刻ｔ１１において、インダクタ電流ＩＬの電流値は、電流値Ｉ１より小さくなるため、電圧Ｖｃｓのレベルが電圧Ｖ１のレベルより低くなる。この結果、コンパレータ１００からの信号Ｖｃ１はＨレベルとなり、タイマ回路１０４は、信号Ｖｃ１はＨレベルとなってからの時間の計時を開始する。
　そして、時刻ｔ１１から所定時間Ｔだけ経過した時刻ｔ１２になると、タイマ回路１０４は、Ｑ出力から出力される信号ＶｔｉｍをＨレベルに変化させる。なお、所定時間Ｔは、例えば、交流電圧Ｖａｃの１／８周期程度の時間であり、交流電圧Ｖａｃの１／２周期の時間より短い。
　また、この期間においても、交流電圧Ｖａｃは遮断されているため、出力電圧Ｖｏｕｔ及び帰還電圧Ｖｆｂは徐々に低下する。そして、時刻ｔ１３において、出力電圧Ｖｏｕｔのレベルが所定レベルＡまで低下すると、つまり、帰還電圧Ｖｆｂのレベルが電圧Ｖ２のレベルまで低下すると、コンパレータ１０１からの信号Ｖｃ２がＨレベルになる。この結果、ＡＮＤ回路１０５からの出力もＨレベルとなり、検出回路５３は、交流電圧Ｖａｃが遮断されていることを示すＬレベルの信号Ｖｄを出力することになる。そして、信号ＶｄがＬレベルになると、端子ＯＶＰの電圧は電圧Ｖｃｃにプルアップされる。
　なお、時刻ｔ１３に端子ＯＶＰの電圧がプルアップされると、マイコン１３は負荷１２の消費電力を低下させる。このため、時刻ｔ１３以降、出力電圧Ｖｏｕｔは緩やかに低下する。
　また、時刻ｔ１４に交流電圧Ｖａｃが復帰すると、電圧Ｖｒｅｃのレベルは上昇し、インダクタ電流ＩＬも増加する。そして、時刻ｔ１５において、電圧Ｖｃｓのレベルが電圧Ｖ１のレベルより高くなると、タイマ回路１０４の計時がリセットされ、信号ＶｔｉｍはＬレベルに変化する。また、この際、コンパレータ１００からのＬレベルの信号Ｖｃ１はインバータ１０３で反転されるため、ＳＲフリップフロップ１０７もリセットされ、信号ＶｄはＨレベルになる。この結果、端子ＯＶＰに印加される電圧は、電圧Ｖｏｖｐとなり、出力電圧Ｖｏｕｔの過電圧が検出可能な状態となる。
　また、交流電圧Ｖａｃが復帰した時刻ｔ１４以降は徐々に出力電圧Ｖｏｕｔも上昇するため、例えば時刻ｔ１６には、出力電圧Ｖｏｕｔのレベルは所定レベルＢより高くなる。
＝＝＝検出回路の他の実施例＝＝＝
　図７は、交流電圧Ｖａｃが遮断された状態であるか否かを検出する検出回路５５の構成を示す図である。検出回路５５は、検出回路５３と同様に、交流電圧Ｖａｃが遮断されていることを検出すると、Ｌレベルの信号Ｖｄｘ（第１信号）を出力し、交流電圧Ｖａｃが遮断されていないことを検出すると、Ｈレベルの信号Ｖｄｘ（第２信号）を出力する。なお、検出回路５５における電流値Ｉ１や電圧Ｖ１は、上述した電流値Ｉ１や電圧Ｖ１と同じである。
　検出回路５５（信号出力回路）は、コンパレータ１２０～１２２、タイマ回路１２３、ＯＲ回路１２４、Ｄフリップフロップ１２５、及びインバータ１２６，１２７を含んで構成される。
　コンパレータ１２０（第１比較回路）は、電圧Ｖｃｓと、電圧Ｖ１との大小関係に基づいて、インダクタ電流ＩＬの電流値と、電流値Ｉ１とを比較する回路である。コンパレータ１２０から比較結果として出力される信号Ｖｘ１は、インダクタ電流ＩＬの電流値が、電流値Ｉ１より大きい場合にＬレベルとなり、電流値Ｉ１より小さい場合にＨレベルとなる。
　コンパレータ１２１（第２比較回路）は、帰還電圧Ｖｆｂと、電圧Ｖ２との大小関係に基づいて、出力電圧Ｖｏｕｔのレベルと、目的レベルより低い所定レベルＡ（第１レベル）とを比較する回路である。コンパレータ１２１から比較結果として出力される信号Ｖｘ２は、出力電圧Ｖｏｕｔのレベルが、所定レベルＡより高い場合にＨレベルとなり、所定レベルＡより低い場合にＬレベルとなる。
　コンパレータ１２２（第３比較回路）は、帰還電圧Ｖｆｂと、電圧Ｖ３との大小関係に基づいて、出力電圧Ｖｏｕｔのレベルと、所定レベルＢ（第２レベル）とを比較する回路である。コンパレータ１２２から比較結果として出力される信号Ｖｘ３は、出力電圧Ｖｏｕｔのレベルが、所定レベルＢより高い場合にＨレベルとなり、所定レベルＢより低い場合にＬレベルとなる。
　タイマ回路１２３は、Ｈレベルの信号がＲ入力に入力されている時間を計時し、Ｌレベルの信号がＲ入力に入力されると計時した時間をリセットする。また、タイマ回路１２３は、Ｈレベルの信号が入力されてから計時した時間が所定時間Ｔに達すると、Ｑ出力から出力される信号ＶｔをＬレベルからＨレベルに変化させる。なお、本実施形態のタイマ回路１２３は、インダクタ電流ＩＬの電流値が電流値Ｉ１より小さくなり、信号Ｖｘ１がＨレベルとなってからの経過時間を計時することになる。
　ＯＲ回路１２４は、インバータ１２７で反転した信号Ｖｘ１と、信号Ｖｘ３との論理和を演算し、Ｄフリップフロップ１２５に出力する。
　Ｄフリップフロップ１２５のＤ入力には、信号Ｖｔが入力され、ｃｋ入力には、信号Ｖｘ２が入力され、Ｒ入力には、ＯＲ回路１２４の出力が入力される。インバータ１２６は、入力される信号の論理レベルを反転させ信号Ｖｄｘとして出力する。
　ここで、インダクタ電流ＩＬの電流値が電流値Ｉ１より小さくなると、信号Ｖｘ１は、Ｈレベルとなる。そして、Ｈレベルの信号Ｖｘ１が所定時間Ｔ出力されると、タイマ回路１２３は、信号ＶｔをＨレベルに変化させるため、Ｄフリップフロップ１２５のＤ入力は、Ｈレベルの信号が入力される。この際に、出力電圧Ｖｏｕｔのレベルが、所定レベルＡより低くなると、信号Ｖｘ２がＬレベルとなるため、Ｄフリップフロップ１２５のＱ出力はＨレベルとなる。この結果、信号ＶｄｘはＬレベルに変化する。このように、検出回路５５は、インダクタ電流ＩＬが所定時間Ｔだけ小さくなり、出力電圧Ｖｏｕｔのレベルが低下すると、検出回路５３と同様に動作する。
　また、検出回路５５は、出力電圧Ｖｏｕｔのレベルが所定レベルＢより高くなるか、インダクタ電流ＩＬの電流値が電流値Ｉ１より大きくなると、信号ＶｄｘをＨレベルに変化させる。したがって、検出回路５５は、出力電圧Ｖｏｕｔのレベルが所定レベルＢより高くなるか、インダクタ電流ＩＬの電流値が電流値Ｉ１より大きくなる場合も、検出回路５３と同様に動作する。このため、例えば、力率改善ＩＣ２５において、検出回路５３の代わりに検出回路５５を用いることも可能である。
＝＝＝まとめ＝＝＝
　以上、本実施形態のＡＣ－ＤＣコンバータ１０について説明した。力率改善ＩＣ２５は、交流電圧Ｖａｃが遮断されたことを検出する検出回路５３を含んでいる。このため、ＡＣ－ＤＣコンバータ１０を実現する際には、交流電圧Ｖａｃを検出する回路をディスクリート部品等で構成する必要がない。したがって、力率改善ＩＣ２５を用いることにより、ＡＣ－ＤＣコンバータ１０は、低コストで交流電圧Ｖａｃが遮断されたことを検出することが可能である。
　また、交流電圧Ｖａｃが遮断された後に復帰すると、電圧Ｖｒｅｃが上昇するため、インダクタ電流ＩＬも増加する。本実施形態の検出回路５３は、インダクタ電流ＩＬの電流値と、電流値Ｉ１とを比較することにより、遮断された交流電圧Ｖａｃが復帰したことを検出している。このように、力率改善ＩＣ２５は、交流電圧Ｖａｃの遮断のみならず、復帰も検出することができる。
　また、交流電圧Ｖａｃが復帰すると、出力電圧Ｖｏｕｔのレベルも上昇する。検出回路５３は、出力電圧Ｖｏｕｔのレベルが所定レベルＢより高くなると、遮断された交流電圧Ｖａｃが復帰したことを検出している。このように、力率改善ＩＣ２５は、インダクタ電流ＩＬのみならず、出力電圧Ｖｏｕｔに基づいて交流電圧Ｖａｃの復帰を検出することができる。また、所定レベルＢは、交流電圧Ｖａｃが遮断されたことを検出する所定レベルＡよりも高く設定されている。つまり、出力電圧Ｖｏｕｔのレベルで遮断を検出する際のレベルと、復帰を検出する際のレベルとは異なる。このため、検出回路５３は、出力電圧Ｖｏｕｔがリップルやノイズ等により変動した場合であっても、交流電圧Ｖａｃの遮断、復帰を精度良く検出することができる。
　また、力率改善ＩＣ２５の電圧切替回路５４は、交流電圧Ｖａｃが遮断された際に、端子ＯＶＰの電圧のレベルを電圧Ｖｃｃのレベルへと変化させている。このため、力率改善ＩＣ２５の利用者は、端子ＯＶＰの電圧のレベルをモニタすることで、交流電圧Ｖａｃが遮断されたことを把握することができる。
　また、力率改善ＩＣ２５では、コンパレータ５２が過電圧を検出すると、パワートランジスタ２６がオフされる。これにより、出力電圧Ｖｏｕｔが必要以上に上昇することを防ぐことができる。
　また、マイコン１３は、端子ＯＶＰの電圧レベルが上昇すると負荷１２の消費電力を低下させる。このため、仮に交流電圧Ｖａｃが遮断され、ＡＣ－ＤＣコンバータ１０の出力電圧Ｖｏｕｔが目的レベルから低下した場合であっても、短時間で出力電圧Ｖｏｕｔを目的レベルまで戻すことができる。
　上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。
１０　ＡＣ－ＤＣコンバータ
１１　ＤＣ－ＤＣコンバータ
１２　負荷
１３　マイコン
２０　全波整流回路
２１，２２，３６　コンデンサ
２３　インダクタ
２４　ダイオード
２５　力率改善ＩＣ
２６　パワートランジスタ
３０～３５　抵抗
５０　駆動信号生成回路
５１　駆動回路
５２，７０，７５，１００～１０２，１２０～１２２　コンパレータ
５３，５５　検出回路
５４　電圧切替回路
７１　遅延回路
７２　パルス回路
７３　誤差増幅回路
７４　発振回路
７６，１０７　ＳＲフリップフロップ
８０，１０５　ＡＮＤ回路
８１　バッファ回路
９０　ＰＭＯＳトランジスタ
９１　ＮＭＯＳトランジスタ
９２　スイッチ
９３，１０３，１０８，１２６，１２７　インバータ
１０４，１２３　タイマ回路
１０６，１２４　ＯＲ回路
１２５　Ｄフリップフロップ

Claims (7)

  1. 　入力される所定の交流電圧から目的レベルの出力電圧を生成すべく、前記所定の交流電圧を整流する整流回路からの電圧が印加されるインダクタに流れるインダクタ電流と、前記出力電圧と、に基づいて前記インダクタ電流を制御するトランジスタを駆動する集積回路であって、
    　前記インダクタ電流の電流値と、所定の電流値とを比較する第１比較回路と、
    　前記インダクタ電流の電流値が前記所定の電流値より小さいことを示す比較結果を前記第１比較回路が出力してからの経過時間を計時するタイマ回路と、
    　前記出力電圧のレベルと、前記目的レベルより低い第１レベルとを比較する第２比較回路と、
    　前記経過時間が所定時間に達し、かつ、前記出力電圧のレベルが前記第１レベルより低いことを示す比較結果を前記第２比較回路が出力した場合に、前記整流回路に前記所定の交流電圧が入力されていないことを示す第１信号を出力する信号出力回路と、
    　を備えることを特徴とする集積回路。
  2. 　請求項１に記載の集積回路であって、
    　前記信号出力回路は、
    　前記インダクタ電流の電流値が前記所定の電流値より大きいことを示す比較結果が前記第１比較回路から出力されると、前記整流回路に前記所定の交流電圧が入力されていることを示す第２信号を出力すること、
    　を特徴とする集積回路。
  3. 　請求項２に記載の集積回路であって、
    　前記出力電圧のレベルと、前記目的レベルより低く前記第１レベルより高い第２レベルとを比較する第３比較回路を更に含み、
    　前記信号出力回路は、
    　前記インダクタ電流の電流値が前記所定の電流値より大きいことを示す比較結果が前記第１比較回路から出力されるか、前記出力電圧のレベルが前記第２レベルより高いことを示す比較結果が前記第３比較回路から出力されると、前記第２信号を出力すること、
    　を特徴とする集積回路。
  4. 　請求項３に記載の集積回路であって、
    　端子と、
    　前記第１信号に基づいて前記端子の電圧レベルが所定の電圧レベルとなり、前記第２信号に基づいて前記端子の電圧レベルが前記出力電圧を分圧した分圧電圧のレベルとなるよう、前記端子の電圧レベルを切り替える電圧切替回路と、
    　前記第２信号が出力されている際、前記分圧電圧のレベルと、前記目的レベルより高い第３レベルに応じた基準電圧のレベルとを比較する第４比較回路と、を更に含み、
    　前記所定の電圧のレベルは、前記基準電圧のレベルより高いこと、
    　を特徴とする集積回路。
  5. 　請求項４に記載の集積回路であって、
    　前記インダクタ電流と、前記出力電圧とに基づいて前記トランジスタをオンオフする駆動信号を生成する駆動信号生成回路と、
    　前記分圧電圧のレベルが前記基準電圧のレベルより低い場合、前記駆動信号に基づいて前記トランジスタをオンオフし、前記分圧電圧のレベルが前記基準電圧のレベルより高い場合、前記トランジスタをオフする駆動回路と、を更に含むこと、
    　を特徴とする集積回路。
  6. 　請求項４または請求項５に記載の集積回路であって、
    　前記端子には、前記端子の電圧のレベルが前記基準電圧のレベルより高くなると、前記出力電圧に基づいて動作する負荷の消費電力を低下させる制御回路が接続されていること、
    　を特徴とする集積回路。
  7. 　所定の交流電圧から目的レベルの出力電圧を生成する電源回路であって、
    　前記所定の交流電圧を整流する整流回路と、
    　前記整流回路からの電圧が印加されるインダクタと、
    　前記インダクタに流れるインダクタ電流と、前記出力電圧と、に基づいて前記インダクタ電流を制御するトランジスタを駆動する集積回路と、
    　を含み、
    　前記集積回路は、
    　前記インダクタ電流の電流値と、所定の電流値とを比較する第１比較回路と、
    　前記インダクタ電流の電流値が前記所定の電流値より小さいことを示す比較結果を前記第１比較回路が出力してからの経過時間を計時するタイマ回路と、
    　前記出力電圧のレベルと、前記目的レベルより低い第１レベルとを比較する第２比較回路と、
    　前記経過時間が所定時間に達し、かつ、前記出力電圧のレベルが前記第１レベルより低いことを示す比較結果を前記第２比較回路が出力した場合に、前記整流回路に前記所定の交流電圧が入力されていないことを示す第１信号を出力する信号出力回路と、
    　を備えることを特徴とする電源回路。
PCT/JP2019/032981 2018-10-31 2019-08-23 集積回路、電源回路 WO2020090199A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020554780A JP6940010B2 (ja) 2018-10-31 2019-08-23 集積回路、電源回路
CN201980022448.4A CN111937287B (zh) 2018-10-31 2019-08-23 集成电路、电源电路
US17/033,010 US11245328B2 (en) 2018-10-31 2020-09-25 Integrated circuit and power supply circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-205271 2018-10-31
JP2018205271 2018-10-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/033,010 Continuation US11245328B2 (en) 2018-10-31 2020-09-25 Integrated circuit and power supply circuit

Publications (1)

Publication Number Publication Date
WO2020090199A1 true WO2020090199A1 (ja) 2020-05-07

Family

ID=70464415

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/032981 WO2020090199A1 (ja) 2018-10-31 2019-08-23 集積回路、電源回路

Country Status (4)

Country Link
US (1) US11245328B2 (ja)
JP (1) JP6940010B2 (ja)
CN (1) CN111937287B (ja)
WO (1) WO2020090199A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6935855B2 (ja) * 2018-10-04 2021-09-15 富士電機株式会社 電源制御装置および電源制御方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297483A (ja) * 1998-04-15 1999-10-29 Asahi National Lighting Co Ltd 照明装置
JP2003199348A (ja) * 2001-12-26 2003-07-11 Fuji Electric Co Ltd 電磁石装置の駆動装置
JP2010154639A (ja) * 2008-12-25 2010-07-08 Fuji Electric Systems Co Ltd スイッチング電源回路
JP2014023194A (ja) * 2012-07-13 2014-02-03 Fuji Electric Co Ltd スイッチング電源装置
JP2014082924A (ja) * 2012-09-25 2014-05-08 Fuji Electric Co Ltd スイッチング電源装置
WO2014188711A1 (ja) * 2013-05-20 2014-11-27 パナソニックＩｐマネジメント株式会社 直流電源回路
JP2015035931A (ja) * 2013-08-09 2015-02-19 オムロン株式会社 保護回路
WO2017010031A1 (ja) * 2015-07-10 2017-01-19 ソニー株式会社 放電装置、電源装置および放電方法
JP2018113175A (ja) * 2017-01-12 2018-07-19 東芝ライテック株式会社 電源装置およびこの電源装置を備えた照明装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08106328A (ja) * 1994-10-06 1996-04-23 Fujitsu General Ltd 電源装置
JP2006223070A (ja) 2005-02-14 2006-08-24 Densei Lambda Kk 力率改善回路
JP2006352976A (ja) 2005-06-14 2006-12-28 Matsushita Electric Ind Co Ltd スイッチング電源用半導体装置
JP2007074794A (ja) * 2005-09-06 2007-03-22 Rohm Co Ltd 過電流保護回路、負荷駆動装置、モータ駆動装置、電気機器、電源装置
KR100904299B1 (ko) * 2008-11-03 2009-06-25 주식회사 실리콘마이터스 역률 보상 회로 및 그 구동 방법
JP5573454B2 (ja) * 2009-11-26 2014-08-20 富士電機株式会社 力率改善型スイッチング電源装置
TW201125271A (en) * 2010-01-14 2011-07-16 Novatek Microelectronics Corp Power factor correction device
WO2012033120A1 (ja) * 2010-09-10 2012-03-15 富士電機株式会社 電源用集積回路装置および電源遮断検出方法
JP2012125084A (ja) * 2010-12-10 2012-06-28 Mitsumi Electric Co Ltd 絶縁型直流電源装置
JP2012217247A (ja) * 2011-03-31 2012-11-08 Semiconductor Components Industries Llc 電源回路
JP5899469B2 (ja) * 2011-04-14 2016-04-06 パナソニックＩｐマネジメント株式会社 コンバータ装置及び半導体装置
JP2015023722A (ja) 2013-07-22 2015-02-02 サンケン電気株式会社 力率改善回路
JP5825319B2 (ja) 2013-10-16 2015-12-02 ダイキン工業株式会社 電力変換装置ならびに空気調和装置
JP6239370B2 (ja) 2013-12-20 2017-11-29 三菱重工業株式会社 電源装置及び消費電力推定方法
JP6507871B2 (ja) * 2015-06-15 2019-05-08 オムロン株式会社 電源回路及び遊技機

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297483A (ja) * 1998-04-15 1999-10-29 Asahi National Lighting Co Ltd 照明装置
JP2003199348A (ja) * 2001-12-26 2003-07-11 Fuji Electric Co Ltd 電磁石装置の駆動装置
JP2010154639A (ja) * 2008-12-25 2010-07-08 Fuji Electric Systems Co Ltd スイッチング電源回路
JP2014023194A (ja) * 2012-07-13 2014-02-03 Fuji Electric Co Ltd スイッチング電源装置
JP2014082924A (ja) * 2012-09-25 2014-05-08 Fuji Electric Co Ltd スイッチング電源装置
WO2014188711A1 (ja) * 2013-05-20 2014-11-27 パナソニックＩｐマネジメント株式会社 直流電源回路
JP2015035931A (ja) * 2013-08-09 2015-02-19 オムロン株式会社 保護回路
WO2017010031A1 (ja) * 2015-07-10 2017-01-19 ソニー株式会社 放電装置、電源装置および放電方法
JP2018113175A (ja) * 2017-01-12 2018-07-19 東芝ライテック株式会社 電源装置およびこの電源装置を備えた照明装置

Also Published As

Publication number Publication date
US20210013797A1 (en) 2021-01-14
US11245328B2 (en) 2022-02-08
CN111937287A (zh) 2020-11-13
CN111937287B (zh) 2024-12-17
JP6940010B2 (ja) 2021-09-22
JPWO2020090199A1 (ja) 2021-03-11

Similar Documents

Publication Publication Date Title
JP6439484B2 (ja) スイッチング電源回路および力率改善回路
US20090257258A1 (en) Power supply apparatus and semiconductor integrated circuit device
JP6410554B2 (ja) スイッチングコンバータおよびその制御回路、ａｃ／ｄｃコンバータ、電源アダプタおよび電子機器
JP5343816B2 (ja) 力率改善型スイッチング電源装置
JP6796136B2 (ja) スイッチング電源装置および半導体装置
JP7404666B2 (ja) 集積回路、電源回路
CN110932553B (zh) 电源控制设备
CN105247772A (zh) 直流电源电路
US12068694B2 (en) Integrated circuit and power supply device
JP5195849B2 (ja) Ｄｃ−ｄｃコンバータ
JPWO2020213399A1 (ja) スイッチング制御回路、スイッチング制御方法
CN114553029A (zh) 集成电路和电源电路
CN112956122B (zh) 开关控制电路、电源电路
JP7532755B2 (ja) 集積回路、電源回路
JP6940010B2 (ja) 集積回路、電源回路
US20240146184A1 (en) Switching control circuit, control circuit, and power supply circuit
JP6853684B2 (ja) Ｄｃ／ｄｃコンバータおよびその制御回路、制御方法および車載電装機器
JP2020061595A (ja) スイッチング制御回路、電源回路
CN112154597B (zh) 集成电路、电源电路
JP6810150B2 (ja) スイッチング電源装置および半導体装置
CN112602258A (zh) 集成电路及电源电路
JP2006352976A (ja) スイッチング電源用半導体装置
JP7613273B2 (ja) 集積回路、電源回路
JP5563997B2 (ja) 制御回路
JP2022084503A (ja) 集積回路、及び電源回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19878313

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020554780

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19878313

Country of ref document: EP

Kind code of ref document: A1