JP2010154639A

JP2010154639A - スイッチング電源回路

Info

Publication number: JP2010154639A
Application number: JP2008329298A
Authority: JP
Inventors: Takahito Sugawara; 敬人菅原
Original assignee: Fuji Electric Systems Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2008-12-25
Filing date: 2008-12-25
Publication date: 2010-07-08
Anticipated expiration: 2028-12-25
Also published as: JP5277952B2; US8207713B2; US20100165683A1

Abstract

【課題】少ないピン数の集積回路でインダクタ電流に起因する音鳴りを防止したスイッチング電源回路を提供する。
【解決手段】入力交流電源から所定の直流電圧出力を得るスイッチング電源回路であって、交流電源を全波整流する全波整流器１、昇圧用のインダクタ３、そのインダクタ３と基準電位との間に接続される出力トランジスタ４、インダクタ３からの出力電流を整流平滑化して所定の電圧値として直流出力生成するダイオード５とコンデンサ６、全波整流器１の出力電圧および直流出力のフィードバック電圧に基づいて出力トランジスタ４のオン時間を制御する力率制御回路１０から構成される。ダイナミック過電圧保護回路２０は、フィードバック電圧が目標値より大きい第１の保護電圧近くまで変化したとき、スイッチング動作する出力トランジスタ４のオン時間を制御してフィードバック電圧の増加する割合に応じてインダクタ電流を減少させる。
【選択図】図１

Description

本発明は、入力交流電源から所定の直流電圧出力を得るスイッチング電源回路に関し、特にインダクタンス素子により商用交流電源を昇圧するとともに力率改善動作が可能となるスイッチング電源回路に関する。

商用交流電源（ＡＣ１００Ｖ）が供給される多くの電子機器では、内部の電子回路を駆動する直流電源を得るためにスイッチング電源回路を用いている。そのため、スイッチング電源回路では商用交流電源を直流に変換する整流回路が必要になる。力率改善を行わないと、入力電圧のピーク時にだけ整流回路に接続されている平滑コンデンサに電流が流れることから、整流回路に高周波の電流および電圧成分が発生するとともに、力率が低下するという問題があった。

力率とは、交流回路における入力電圧と入力電流の同相成分の積である入力有効電力Ｐｉ（Ｗ）を、皮相電力（入力電圧の実効値と入力電流の実効値の積）で割った値であり、有効電力は皮相電力に負荷で決まる係数（力率）をかけたものとなる。ＡＣ１００Ｖに抵抗負荷を付けた場合には、電圧波形と電流波形は同相になり力率は１となる。しかし、抵抗以外の負荷要因によって電圧位相に対して電流位相が遅れる場合もあって、その遅れた分だけ有効電力の部分が欠けるため、力率改善回路によって力率の低下を防止して消費電力を抑える必要があった。

図６は、従来の力率改善回路を用いたスイッチング電源回路を示す図である。
力率改善回路とは、交流入力電圧の位相と交流入力電流の位相を揃えることにより、力率を改善するとともに、有害なＥＭＩ（electro-magnetic interference）発生や機器の破壊に繋がる高周波の電流や電圧を抑制する回路である。図６のスイッチング電源回路においては、交流入力電圧を全波整流器１によって全波整流し、全波整流器１の出力端にはコンデンサ２の一端およびトランスＴの一次側インダクタ３の一端が接続され、コンデンサ２によって後述の出力トランジスタ４のスイッチング動作に起因する高周波成分を除去する。インダクタ３には、その他端と基準電位（接地電位）の間にトランスＴの一次側インダクタ３，ＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ、以下、出力トランジスタという。）４，ダイオード５，およびコンデンサ６からなる昇圧回路が設けられている。この昇圧回路によって全波整流器１から出力される整流電圧を昇圧整流することで、出力端子７と接地の間に接続される負荷（図示せず）に対して、例えば約４００Ｖの直流出力電圧を供給することができる。

力率制御（ＰＦＣ：power factor controller）回路１０は、各種機能を一体にした集積回路によって構成され、フィードバック信号入力用のＦＢ端子、出力トランジスタ４に流れる電流を検出するためのＩＳ端子、出力用のＯＵＴ端子、ゼロクロス信号入力用のＺＣＤ端子、発振器１３の発振波形を決定する抵抗接続用のＲＴ端子、および位相補償素子を接続するためのＣＯＭＰ端子を有している。また、集積回路内部には、トランスコンダクタンスアンプからなるエラーアンプ１１、ＰＷＭコンパレータ１２、発振器１３、オア回路１４ａ，１４ｂ、ＲＳフリップフロップ１５、ＺＣＤコンパレータ１６、タイマ１７、過電圧保護用のＯＶＰコンパレータ１８、および過電流を検出するためのコンパレータ１９が設けられている。

力率制御回路１０のＲＴ端子は、一端が接地されたタイミング抵抗Ｒ１と接続されている。ＺＣＤ端子は、抵抗Ｒ２を介してトランスＴの二次側インダクタ８の一端と接続され、二次側インダクタ８の他端は接地されている。ＯＵＴ端子は、出力トランジスタ４のゲート端子と接続されている。出力トランジスタ４のソース端子は、一端が接地された電流検出抵抗Ｒ３の他端に接続され、この接続点はＩＳ端子に接続されている。出力端子７は、直列接続された分割抵抗Ｒ４，Ｒ５を介して接地され、分割抵抗Ｒ４，Ｒ５の接続点がＦＢ端子に接続されている。ＣＯＭＰ端子は、コンデンサＣ１を介して接地され、このコンデンサＣ１に対して抵抗Ｒ６とコンデンサＣ２の直列回路が並列接続されている。なお、力率制御回路１０にはその他に、図示しない電源電圧入力用のＶＣＣ端子、グランド接続用のＧＮＤ端子なども備えている。

上述した力率制御回路１０によって、昇圧回路におけるインダクタ電流と負荷への出力電圧との位相を揃えるようにしている。
ここでは、力率制御回路１０のエラーアンプ１１は、その非反転入力に基準電圧Ｖｒｅｆを受け、反転入力にＦＢ端子が接続されている。このエラーアンプ１１の出力は、ＣＯＭＰ端子およびＰＷＭコンパレータ１２の反転入力に接続されている。ＰＷＭコンパレータ１２の出力は、オア回路１４ａを介してＲＳフリップフロップ１５のリセット端子と接続されている。発振器１３は、ＲＴ端子を介して外部のタイミング抵抗Ｒ１と接続され、タイミング抵抗Ｒ１の抵抗値に応じた傾きを持つ鋸歯状の発振出力を生成し、その発振出力はＰＷＭコンパレータ１２の非反転入力に供給される。ＺＣＤコンパレータ１６は、非反転入力に基準電圧Ｖｚｃｄを受け、反転入力側がＺＣＤ端子に接続されている。ＺＣＤコンパレータ１６の出力は、タイマ１７の出力とともにオア回路１４ｂを介してＲＳフリップフロップ１５のセット端子に供給される。ＲＳフリップフロップ１５の出力ＱはＯＵＴ端子を介して出力トランジスタ４のゲート端子に供給される。また、ＯＶＰコンパレータ１８は反転入力側で基準電圧Ｖｏｖｐを受け、非反転入力側がＦＢ端子に接続されていて、その出力がオア回路１４ａを介してＲＳフリップフロップ１５のリセット入力に接続されている。さらに、コンパレータ１９は反転入力側で基準電圧Ｖｏｖｃを受け、非反転入力側がＩＳ端子に接続されていて、その出力がオア回路１４ａを介してＲＳフリップフロップ１５のリセット入力に接続されている。

図６に示すスイッチング電源回路における力率制御はオン幅固定制御方式と呼ばれるものであって、このオン幅固定制御方式は消費電力が小さい、例えば２５０Ｗ程度以下の電子機器に用いられる。

また、力率改善回路で用いられる制御方式には、ピーク電流モード制御（PCMC：peak current mode control）、平均電流モード制御（ACMC：average current mode control）など複数の制御方式があるが、ここでは図６に示すオン幅固定制御の力率制御回路１０について説明する。

ＺＣＤコンパレータ１６では、昇圧回路におけるトランスＴの一次側インダクタ３に流れるインダクタ電流がゼロになる電圧値を検出している。ＺＣＤコンパレータ１６がインダクタ電流ゼロを検出してその出力がＨ（Ｈｉｇｈ）になってＲＳフリップフロップ１５にセット信号が出力されると、ＲＳフリップフロップの出力ＱがＨになり、この信号がＯＵＴ端子から出力されて出力トランジスタ４がオンになる。また、ＺＣＤコンパレータ１６の出力が発振器１３にも入力されていて、発振器１３はＺＣＤコンパレータ１６の出力によりトリガーされ、出力トランジスタ４がオンになるタイミングと同じタイミングで鋸歯状の発振出力（鋸歯状波信号）の生成を開始する。なお、この鋸歯状波信号が所定値に達すると、発振器１３では発振出力の生成を中止して発振出力を初期値にリセットし、次のトリガー入力を待つことになる。

つぎに、出力端子７に出力される直流電圧の抵抗Ｒ４，Ｒ５による分圧がフィードバック電圧としてＦＢ端子にフィードバックされ、このフィードバック電圧と基準電圧Ｖｒｅｆとの差を増幅した誤差信号がエラーアンプ１１によって生成される。ＰＷＭコンパレータ１２では、誤差信号と発振器１３からの鋸歯状波信号を比較し、鋸歯状波信号が誤差信号に達したことを検出するとＲＳフリップフロップ１５にリセット信号を出力する。これにより、ＲＳフリップフロップ１５の出力ＱがＬ（Ｌｏｗ）になる。Ｌとなった出力Ｑが力率制御回路１０のＯＵＴ端子から出力されると、出力トランジスタ４がオフになる。

このとき、スイッチング電源回路の出力端子７に接続された負荷の大きさが一定であれば、誤差信号も一定になり、出力トランジスタ４のオン幅は鋸歯状波信号が基準値からスタートして誤差信号に達するまでの時間であるから、当該オン幅は一定に制御される。しかし、スイッチング電源回路の入力が交流電圧であるために、その位相角によってインダクタ３の両端電圧が変化する。そのため、トランスＴの一次側インダクタ３に流れるインダクタ電流は、その傾きが入力電圧に依存して変化して、インダクタ電流のピーク値（すなわち出力トランジスタ４がオフするタイミングの電流値）はＡＣ波形になる。

この動作により、オン幅固定制御方式による力率制御回路１０ではゼロクロススイッチング制御によるゼロ電流スイッチングが行われ、これにより低損失・低ノイズ動作が実現される。しかし、出力トランジスタ４のオンオフ毎にインダクタ電流がリセットされることによってそのピーク電流が大きくなる（ピーク電流は実効電流の２倍となる）。したがって、ワッテージの大きなスイッチング電源回路ではインダクタンスが大きくなりすぎることから、連続制御方式が採用される。

上述した力率改善回路では、昇圧回路を構成するため、異常時に昇圧後の電圧が無制限に上昇しないよう、力率制御回路１０内には過電圧保護機能が内蔵されている。すなわち、ＦＢ端子に接続されたＯＶＰコンパレータ１８でフィードバック電圧の上昇を監視しているため、それが基準電圧Ｖｒｅｆより一定のパーセンテージだけ高い基準電圧Ｖｏｖｐまで上昇した場合にはＲＳフリップフロップ１５にリセット信号が出力され、スイッチング動作が停止されることになる。

図７は、従来の力率改善回路における電源起動時および過渡応答の電圧電流波形を示す図である。上述のように、ソフトスタート回路を適用していないので、このとき過電圧が発生する。同図（ａ）は出力端子７に接続した負荷への出力電圧、（ｂ）は出力トランジスタ４のオンオフを制御する出力トランジスタ４のゲート信号、（ｃ）はインダクタ電流のピーク値の包絡線を示している。例えば、過電圧保護機能の基準電圧Ｖｏｖｐが４００Ｖに設定された場合、図７（ａ），（ｂ）に示すように、負荷への電圧がこの値を少しでも超えると出力トランジスタがオフとなり、スイッチング動作が停止して、トランスＴの一次側インダクタ３の電流もゼロ（零）になる（ダイオード５がなければマイナスに下がり続ける）。また、図７の従来の力率改善回路では、定常動作のときに出力電圧のオーバーシュートが発生して同様の過電圧動作となっても、同様にスイッチング動作が急に停止する。

トランスＴの一次側インダクタ３に電流が流れている状態では、そこに磁界が発生していて、そのためトランスＴのコア等に磁歪（機械的変形）が生じている。通常のスイッチング動作では、ゼロ電流スイッチングでインダクタ電流がゼロとなったときに出力トランジスタ４のスイッチング動作を停止すると、コアを磁歪させる磁界はなくなるが、磁歪による変形が元の状態に戻りきってはいない。そして、コアの変形がなくなって原形に復帰する以前に、図７（ｂ）に示すように次のスイッチング周期に入って再びインダクタ電流が流れると、そこに磁歪が発生する。こうした動作が繰り返されるとき、トランスＴでは各インダクタ３、８をスイッチング周波数で機械的に強制振動させていることになる。この時、コアはスイッチング周波数で振動していて、スイッチング周波数が可聴領域に入っていなければトランスＴの音鳴りは発生しない（超音波としては発生している）。スイッチング動作をいきなり停止させると、コアの機械的な固有振動周波数で磁歪エネルギが解放される振動が起き、固有振動周波数が可聴領域にあれば、停止させた瞬間に単発的な音がする。したがって、入力電流の急激な変化が発生するときには、トランスＴでの音鳴り（コア鳴り）が発生する。

特に、力率改善回路の起動動作の完了時には、上記のように必ず単発的な音鳴りが発生してしまうことになる。これを防ぐために、ソフトスタート回路を付加して起動時のオーバーシュートを防ぐことが行われる（例えば特許文献１）。
特開２００７−２９５８００号公報（段落［００４２］〜［００４９］および図７参照）

こうしたスイッチング動作の停止に伴う音鳴りは、リビングなどの静かな環境で使用される家電機器（例えばＴＶなど）における騒音として問題となる。
特許文献１に示されるソフトスタート回路を付加して起動時のオーバーシュートを防ぐ方式は、電源起動時の音鳴りに対して一定の効果を生じるが、力率制御回路１０を集積回路として構成した場合は、ソフトスタートのための専用ピンが必要になり、多ピン（１６Ｐｉｎ／２０Ｐｉｎ）での実現は可能であっても、８Ｐｉｎのような少ないピン数の半導体装置（ＩＣ）での実現は困難であった。また、ソフトスタート回路は起動時に過電圧を発生させないように設けられるものであり、起動完了後の定常動作のときに過電圧を検出するとスイッチング動作を直ちに停止してしまうので、過電圧発生に伴う音鳴りを防止することができなかった。

本発明はこのような点に鑑みてなされたものであり、少ないピン数の集積回路でスイッチング動作停止に起因する音鳴りを防止したスイッチング電源回路を提供することを目的とする。

本発明では、上記問題を解決するために、入力交流電源から所定の直流電圧出力を得るスイッチング電源回路は、前記入力交流電源を全波整流する全波整流手段と、前記全波整流手段の出力端子に一端が接続される昇圧用のインダクタンス素子と、前記インダクタンス素子の他端と基準電位との間に接続されるスイッチング手段と、前記インダクタンス素子の他端と接続され、前記インダクタンス素子の他端からの電流を整流平滑化して所定の電圧値として前記直流電圧出力を生成する直流電圧生成手段と、前記全波整流手段の出力端子電圧および前記直流電圧出力のフィードバック電圧と基準電圧との差電圧を増幅した誤差信号に基づいて前記スイッチング手段のオン時間を制御する力率制御手段とから構成される。

このスイッチング電源回路では、前記フィードバック電圧を第１の保護電圧と比較し、前記フィードバック電圧と前記第１の保護電圧との差分に応じて前記スイッチング手段のオン時間を減少させるようにしている。

本発明のスイッチング電源回路によれば、過電圧保護動作時におけるインダクタの音鳴りの発生を抑制することができる過電圧保護機能が、少ないピン数の集積回路によって実現できる。

以下、図面を参照してこの発明の実施の形態について説明する。図１は、本発明を適用したオン幅固定制御方式によるスイッチング電源回路を示す回路図、図２は実施の形態に係るダイナミック過電圧保護回路および発振器の具体的な構成を示す回路図である。

図１のスイッチング電源回路は、従来のスイッチング電源回路（図６）における力率制御回路１０にダイナミック過電圧保護回路２０を付加した構成となっている。このダイナミック過電圧保護回路２０は、ＦＢ端子からのフィードバック電圧を監視して、第１の保護電圧とフィードバック電圧の差電圧に応じて出力トランジスタ４のオン時間を短くするように発振器１３に指令するように動作するものである。他の構成については、図６と同じであり、同じ部位には図６で用いたものと同じ符号をつけて、それらの説明を省略する。

ダイナミック過電圧保護回路２０は、図２に示すように、ＦＢ端子からのフィードバック電圧が入力される電流アンプとして構成されている。その中で、ＭＯＳＦＥＴＰ１，Ｐ２，Ｐ３およびＭＯＳＦＥＴＮ１，Ｎ２は差動増幅回路を構成している。ＭＯＳＦＥＴＰ３は後述の発振器１３からバイアス電圧の供給をゲートに受けて、定電流Ｉｂを供給する定電流回路として機能する。ＭＯＳＦＥＴＰ１，Ｐ２は差動入力段を構成し、ＭＯＳＦＥＴＮ１，Ｎ２はそれぞれダイオード接続されるとともにＭＯＳＦＥＴＰ１，Ｐ２に対する負荷ＭＯＳＦＥＴとなっている。ＭＯＳＦＥＴＰ１とＰ２のゲートは、それぞれ基準電圧Ｖ１（以下、第１の基準電圧という。）とＦＢ端子に接続されている。ＭＯＳＦＥＴＮ１とカレントミラーを構成するＭＯＳＦＥＴＮ３は、ダイナミック過電圧保護回路２０の出力段を構成するＭＯＳＦＥＴＰ４，Ｐ５からなるカレントミラーに対して、フィードバック電圧の大きさに応じた電流信号を供給している。

すなわち、ＭＯＳＦＥＴＰ１とＰ２のサイズを等しくしておけば、ＭＯＳＦＥＴＰ１とＰ２のゲート電圧が等しいときにＭＯＳＦＥＴＰ１とＰ２に流れる電流は等しく（１／２）Ｉｂになる。ＭＯＳＦＥＴＰ１のゲート電圧（すなわち第１の基準電圧Ｖ１）よりＭＯＳＦＥＴＰ２のゲート電圧（すなわちＦＢ端子からのフィードバック電圧）が高ければ、ＭＯＳＦＥＴＰ１に流れる電流は両者（第１の基準電圧Ｖ１とフィードバック電圧）の差に応じた量だけ（１／２）Ｉｂを超えて大きくなり、逆であれば両者の差に応じた量だけ（１／２）Ｉｂより小さくなる。後者の場合、両者の差がある程度以上大きくなると、ＭＯＳＦＥＴＰ１に流れる電流はゼロとなる。ＭＯＳＦＥＴＰ１に流れる電流は、ＭＯＳＦＥＴＮ１，Ｎ３からなるカレントミラーでコピーされて、ＭＯＳＦＥＴＰ４，Ｐ５からなるカレントミラーに入力される。これにより、出力段のＭＯＳＦＥＴＰ５から発振器１３には、第１の基準電圧Ｖ１とフィードバック電圧の差電圧に応じた大きさの電流が、コンデンサＣ３に対する追加充電電流として出力される。なお、ダイナミック過電圧保護回路２０の出力段は、Ｐチャネル型のＭＯＳＦＥＴＰ４，Ｐ５のみで構成されているため、電流をソースするだけでシンクすることはない。

発振器１３は３つのＰチャネル型のＭＯＳＦＥＴＰ６〜Ｐ８とＮチャネル型のＭＯＳＦＥＴＮ４、コンパレータ１３１、ＲＳフリップフロップ１３２、およびインバータ１３３から構成されている。端子ＲＴを介してＭＯＳＦＥＴＰ７のドレインと接続されている抵抗Ｒ１は、コンデンサＣ３の充電電流の電流値を定めるための抵抗である。すなわち、ダイナミック過電圧保護回路２０の電源電圧からダイオード接続されたＭＯＳＦＥＴＰ７のソース・ドレイン間電圧を差し引いた電圧が抵抗Ｒ１に印加されることにより流れる電流が、コンデンサＣ３の充電電流を定める。抵抗Ｒ１に流れる電流は、カレントミラーを構成するＭＯＳＦＥＴＰ６，Ｐ７でコピーされ、ＭＯＳＦＥＴＰ６のドレインからＭＯＳＦＥＴＰ８のソースに出力される。インバータ１３３の出力がＬであればＭＯＳＦＥＴＰ８がオンしているので、ＭＯＳＦＥＴＰ６から供給される電流はコンデンサＣ３を充電する。この充電電流は定電流であるので、コンデンサＣ３の充電電圧は直線的に上昇する。上昇の傾きは、ＭＯＳＦＥＴＰ６から供給される充電電流をコンデンサＣ３の容量値で除したものになる。なお、ＭＯＳＦＥＴＰ６に流れる電流を定めるＭＯＳＦＥＴＰ７のゲート電圧は、上述のようにＭＯＳＦＥＴＰ３のゲートに対しバイアス電圧として供給される。

コンパレータ１３１は、その反転入力側に接続された基準電圧Ｖ２と、非反転入力側に接続されたコンデンサＣ３の充電電圧とを比較して、コンデンサＣ３の充電電圧が基準電圧Ｖ２に達すると、ＲＳフリップフロップ１３２をリセットする。これによりインバータ１３３の出力がＨとなり、この出力Ｈをゲートに受けたＭＯＳＦＥＴＮ４がオンしてコンデンサＣ３を放電し、その充電電圧をゼロリセットする。ＺＣＤコンパレータ１６がインダクタ電流ゼロを検出してその出力をＨとすることによりＲＳフリップフロップ１３２がセットされるまでは、コンデンサＣ３の充電電圧のゼロリセット状態が継続する。ＺＣＤコンパレータ１６によりＲＳフリップフロップ１３２がセットされると、インバータ１３３の出力がＬとなって、ＭＯＳＦＥＴＰ８がオン、ＭＯＳＦＥＴＮ４がオフとなり、再びコンデンサＣ３の充電が開始される。そして、ダイナミック過電圧保護回路２０からの追加充電電流がコンデンサＣ３への充電電流として追加されることで、コンデンサＣ３の充電電圧上昇の傾きが大きくなるように構成されている。

図３は、実施の形態のスイッチング電源回路におけるスイッチング動作を示すタイミングチャートである。
ダイナミック過電圧保護回路２０では、過電圧が発生してＦＢ端子へのフィードバック電圧が第１の基準電圧Ｖ１に近づき、時刻ｔ１でＭＯＳＦＥＴＰ５から追加充電電流がソースされるようになると、この追加充電電流は、ＭＯＳＦＥＴＰ６からの電流と一緒に発振器１３のコンデンサＣ３に充電される。時刻ｔ１以降に、コンデンサＣ３を充電する電流が大きくなるので、コンデンサＣ３の充電電圧が上昇する傾きは大きくなり、充電電圧はより早く基準電圧Ｖ２に達してゼロリセットされる。そして、次にＺＣＤコンパレータ１６の出力がＨとなるタイミングでコンデンサＣ３の充電が再開される。このとき、第１の基準電圧Ｖ１がダイナミック過電圧保護電圧となる。なお、ダイナミック過電圧保護電圧としては、エラーアンプ１１に設定された基準電圧ＶｒｅｆとＯＶＰコンパレータ１８に設定された基準電圧Ｖｏｖｐ（これはスタティック過電圧保護電圧に相当する）の間で、所定の大きさの電圧値に決めることができる。

図４は、実施の形態のスイッチング電源回路における電源起動時および過渡応答の電圧電流波形を示す図である。ソフトスタート回路を適用していないことにより起動時に過電圧が発生する場合を想定していて、前半（図の左側）は電源電圧が立ち上がる様子を、後半（図の右側）は過電圧の発生およびそれへの対応を示している。同図（ｃ）はインダクタ電流のピーク値の包絡線である。上述のように、時刻ｔ１でダイナミック過電圧保護回路２０が応答を開始すると、発振器１３のコンデンサＣ３にダイナミック過電圧保護回路２０からの追加充電電流が加算されるから、発振器１３の出力である三角波の単調増加する傾きが大きくなる。このとき、位相補償素子の働きにより、フィードバック電圧が大きくなってもエラーアンプ１１の出力は急には変化できないため、エラーアンプ１１の出力が一定値を保ち、出力トランジスタ４のスイッチング時のオン幅が徐々にせまくなる。出力トランジスタ４はインダクタ電流がゼロのときにオンし、インダクタ電流の増加量は出力トランジスタ４のオン幅に比例するので、オン幅がせまくなるにつれてインダクタ電流のピーク値は次第に小さくなる。上述のようにインダクタ３の実効電流はピーク値の１／２なので、出力に供給される電流も減少し、出力電圧の上昇を抑制することができる。なお、さらにフィードバック電圧が大きくなって、第２の基準電圧としてＯＶＰコンパレータ１８に設定された基準電圧Ｖｏｖｐを超えると、ＲＳフリップフロップ１５がリセットされて、スイッチング動作が停止する。

すなわち、従来回路では図７で説明したように、過電圧が発生するとスイッチングの停止による急激なインダクタ電流の変化が発生しているが、本発明を適用した力率制御回路では、フィードバック電圧がダイナミック過電圧保護回路２０で設定された第１の基準電圧Ｖ１に近づくと緩やかにインダクタ電流を低減するような制限動作が実現できる。

こうした制限動作によって、従来のフィードバック電圧が基準電圧Ｖｏｖｐを超えるとスイッチングが突然停止するスタティック過電圧保護機能とは異なり、インダクタ電流の急激な変化による音鳴りをなくすことができる。すなわち、スイッチング時のオン幅を徐々にせまくして、徐々にインダクタ電流のピーク値を制限することによって、音鳴りの発生しない、緩やかな過電圧保護機能を有するスイッチング電源回路を実現できる。

なお、磁歪が解放されるときのエネルギは、スイッチをオフにする直前までのインダクタ電流の履歴によって決まり、各スイッチング周期において加算される磁歪エネルギと解放されるエネルギの差が蓄積されているから、いきなりインダクタ電流をゼロにしても磁歪によるエネルギはゼロになるわけではない。したがって、出力トランジスタ４がオフしたときの磁歪エネルギを最小にするためには、スイッチング周波数を保ったまま各スイッチング周期でのインダクタ電流を徐々に下げればよく、磁歪エネルギの解放があっても、このときの周波数が可聴領域ではないので音は聞こえない。そして、各スイッチング周期で磁歪エネルギを徐々に解放するようにし、最後にスイッチングを停止したときに残るエネルギがほとんどゼロになるようにすれば、騒音の発生がなくなる。なお、以上の説明から明らかなように、ダイナミック過電圧保護回路２０により緩やかにインダクタ電流を低減させて音鳴りを防止する機能は、電源起動時だけではなく、いつの時点の過電圧に対しても有効である。

また、過電圧の度合いが大きいほどスイッチング時のオン幅がより短くなってインダクタンス電流のピーク電流が小さくなるので、より早く出力電圧を下げることができる。逆に言えば、負荷短絡といった大きなトラブルではなくて、少しだけ出力電圧が上がってしまったような場合には、過度に出力電圧を低下させてしまうことを防止できる。なお、インダクタ電流を徐々に下げず、短時間でインダクタ電流を減少させてスイッチング動作を停止させると、いきなりスイッチング動作を停止させたときと大差がなくなって、スイッチング停止時に磁歪による変形エネルギが残るために、音鳴りを防ぐことができない。

以上のように、実施の形態のスイッチング電源回路では、過電圧検出時にパルスを停止するスタティックＯＶＰに加え、その手前の電圧値を検出することによってスイッチング周波数を制御して、ゲートオン時間を減少させることによってソフトに過電圧を防止するダイナミック過電圧保護機能を実現しており、起動時や負荷変動などの過渡時においてフィードバック電圧の大きさに応じてインダクタ電流を減少させながら磁歪エネルギをゼロにまで解放してから、スイッチング動作を停止させることによりインダクタ鳴きを防ぐことができる。したがって、リビングなどの静かな環境で使用される家電機器に用いられるスイッチング電源回路に適用した場合でも、ソフトスタート回路が不要なことから少ない端子数の集積回路で構成することが可能である。

なお、エラーアンプ１１は、出力端子とＧＮＤとの間に位相補償回路が接続されたトランスコンダクタンスアンプとなっているが、入出力間に位相補償回路が接続されたオペアンプでもよい。また、安全のためにはダイナミック過電圧保護電圧より高いフィードバック電圧でスイッチングを停止する従来のスタティック過電圧保護回路を実装している。

図５は、本発明を適用した別のスイッチング電源回路を示す回路図である。
図１のスイッチング電源回路と図５に示すものとの違いは、インダクタ電流のゼロクロス位置を検出するための検出方式にある。図１のスイッチング電源回路では、ゼロクロスの検出をトランスＴの二次側インダクタ８に流れる電流を抵抗Ｒ２で電圧変換した値を検出することによって検出していた。これに対して、図５のスイッチング電源回路ではインダクタ電流を電流経路に挿入した電流検出抵抗Ｒ３により電圧変換して検出している。両者は、インダクタ３のゼロ電流検出部分が異なるだけであって、いずれの力率改善回路についても本発明を適用することが可能である。

本発明を適用したオン幅固定制御方式によるスイッチング電源回路を示す回路図である。実施の形態に係るダイナミック過電圧保護回路および発振器の具体的な構成を示す回路図である。実施の形態のスイッチング電源回路におけるスイッチング動作を示すタイミングチャートである。実施の形態のスイッチング電源回路における電源起動時および過渡応答の電圧電流波形を示す図である。本発明を適用した別のスイッチング電源回路を示す回路図である。従来の力率改善回路を用いたスイッチング電源回路を示す図である。従来の力率改善回路における電源起動時および過渡応答の電圧電流波形を示す図である。

符号の説明

１全波整流器
２コンデンサ
３トランスＴの一次側インダクタ
４出力トランジスタ（ＭＯＳＦＥＴ）
５ダイオード
６コンデンサ
７出力端子
８トランスＴの二次側インダクタ
１０力率制御回路
１１エラーアンプ
１２ＰＷＭコンパレータ
１３発振器
１４ａ，１４ｂオア回路
１５，１３２ＲＳフリップフロップ
１６ＺＣＤコンパレータ
１７タイマ
１８ＯＶＰコンパレータ
１９コンパレータ
１３１コンパレータ
１３３インバータ
Ｃ１〜Ｃ３コンデンサ
Ｒ１〜Ｒ６抵抗
Ｎ１〜Ｎ４Ｎチャネル型のＭＯＳＦＥＴ
Ｐ１〜Ｐ８Ｐチャネル型のＭＯＳＦＥＴ
Ｔトランス
Ｖ１，Ｖ２，Ｖｒｅｆ，Ｖｏｖｃ，Ｖｏｖｐ，Ｖｚｃｄ基準電圧

Claims

入力交流電源から所定の直流電圧出力を得るスイッチング電源回路において、
前記入力交流電源を全波整流する全波整流手段と、
前記全波整流手段の出力端子に一端が接続される昇圧用のインダクタンス素子と、
前記インダクタンス素子の他端と基準電位との間に接続されるスイッチング手段と、
前記インダクタンス素子の他端と接続され、前記インダクタンス素子の他端からの電流を整流平滑化して所定の電圧値として前記直流電圧出力を生成する直流電圧生成手段と、
前記全波整流手段の出力端子電圧および前記直流電圧出力のフィードバック電圧と基準電圧との差電圧を増幅した誤差信号に基づいて前記スイッチング手段のオン時間を制御する力率制御手段とを備え、
前記力率制御手段では、前記フィードバック電圧を第１の保護電圧と比較し、前記フィードバック電圧と前記第１の保護電圧との差分に応じて前記スイッチング手段のオン時間を減少させるようにしたことを特徴とするスイッチング電源回路。
前記力率制御手段は、前記インダクタンス素子のインダクタ電流を示す信号から前記インダクタ電流のゼロクロスタイミングを検出して前記スイッチング素子をオンさせる信号を生成するゼロクロス検出回路と、前記スイッチング素子がオンするタイミング毎に単調増加する発振信号の出力を開始する発振回路と、前記発振信号が前記誤差信号に達すると前記スイッチング素子をオフさせる信号を生成する比較回路と、前記フィードバック電圧を監視して前記第１の保護電圧と前記フィードバック電圧との差電圧に応じて前記発信信号が単調増加する傾きを大きくするように前記発振回路に指令するダイナミック過電圧保護回路と、を含むことを特徴とする請求項１記載のスイッチング電源回路。
前記発振回路は、コンデンサを定電流で充電し、前記コンデンサの充電電圧を前記発振信号とする積分回路を有し、
前記ダイナミック過電圧保護回路は、前記フィードバック電圧と前記第１の保護電圧との差電圧に応じた大きさで前記コンデンサに対する追加充電電流を生成することを特徴とする請求項２記載のスイッチング電源回路。
前記力率制御手段は、前記第１の保護電圧より大きな第２の保護電圧を基準とするスタティック過電圧保護回路を備えたことを特徴とする請求項２または３に記載のスイッチング電源回路。