JPH02280670A

JPH02280670A - 電源装置

Info

Publication number: JPH02280670A
Application number: JP10028189A
Authority: JP
Inventors: Katsuhiko Watanabe; 勝彦渡辺; Masaji Yamashita; 山下　正司
Original assignee: FDK Corp
Current assignee: FDK Corp
Priority date: 1989-04-21
Filing date: 1989-04-21
Publication date: 1990-11-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）この発明は、交流電源から安定な直流電源をつくるスイ
ッチング方式の電源装置（ＡＣ／ＤＣコンバータ）に関
する。

（従来の技術）最近、第２図に示すような力率改善方式のＡＣ／ＤＣコ
ンバータが開発された。第２図において、正弦波の交流
入力はダイオードブリッジからなる整流回路１０で全波
整流され、以下に詳述する昇圧型のチョッパ回路２０に
入力される。チョッパ回路２０は、ＰＷＭ（パルス幅制
御）回路３１によって交流電源より充分に高い周波数で
オン／オフ駆動されるスイッチング素子Ｑ１と、スイッ
チング素子Ｑ１とともに整流回路１０の出力間に直列接
続されたインダクタＬ１と、スイッチング素子Ｑ１のオ
フ時にインダクタＬ１を通して電流が流れるようにスイ
ッチング素子Ｑ１の両端に直列接続されたダイオードＤ
１とコンデンサＣ１とを有する。コンデンサＣ１は相当
大きな容量があり、これの両端から平滑化され電圧安定
化（後述）された直流出力が取り出される。なお、コン
デンサＣ２は高周波リップルを吸収するための小容量の
コンデンサで、本装置に必須のものではない。

整流回路１０の全波整流の出力電圧Ｖ１の信号はＶＣＡ
　（電圧制御型可変利得増幅器）３２を経て差動増幅器
３３に入力される。チョッパ回路２０のインダクタＬ１
を流れる電流１１が変流器３４で検出され、その低周波
成分の信号が差動増幅器３３に入力される。ＰＷＭ回路
３１は、この差動増幅器３３の差動出力に従って動作し
、差動出力が最小になるようにスイッチング素子Ｑ１の
駆動パルス幅（オン時間）を変化させる。また、チョッ
パ回路２０の出力電圧Ｖ２の基準電圧Ｖｓに対する誤差
が誤差増幅器３５で検出され、この川内がＶＣＡ３２の
制御電圧となる。

以上の構成において、差動増幅器３３では、チョッパ回
路２０の入力Ｖ１の波形と、インダクタＬ１を流れる電
流１１の波形とが比較され、電流波形が電圧波形に追従
して変化するように、ＰＷＭ回路３１によってスイッチ
ング素子Ｑ１のオン時間が変えられる。

スイッチング素子Ｑ１がオンのとき、整流回路１０から
スイッチング素子Ｑ１を通してインダクタＬ１に電流が
流れ、インダクタＬ１にエネルギーが蓄積される。この
オン期間の電流増加値は、入力電圧Ｖ１に比例するとと
もにオン時間に比例する。スイッチング素子Ｑ１がオフ
すると、これに蓄積されたエネルギーの放出による電流
が整流回路１０の出力に重畳されてコンデンサＣ１側に
供給される。

入力電圧波形とインダクタＬ１の電流波形との比較によ
るパルス幅制御は、結果として、入力電圧ｖ１が大きい
ほどスイッチング素子Ｑ１のオン時間を短くするように
作用する。この制御によって電流波形の変化が、入力電
圧の全波整流波形にほぼ等しくなる。つまり、交流入力
側から見ると、入力電圧と入力電流とがほぼ同じ波形で
位相差もなくなり、あたかも負荷が抵抗である場合とほ
ぼ同じ状態になる。以上が第１の制御手段の作用である
。

また、第２の制御手段は次のように作用する。

出力電圧ｖ２が基準電圧Ｖｓより大きいほどｖｃＡ３２
のゲインが小さくなり、ｖ２がＶｓより小さいほどＶＣ
Ａ３２のゲインが大きくなる。このＶＣＡ３２は第１の
制御手段における入力電圧の波形信号が通る回路であり
、これのゲインは第１の制御手段の基底的なパラメータ
となる。つまり、出力電圧ｖ２が高すぎるとスイッチン
グ素子Ｑ１のオン時間が短縮され、反対に低すぎるとオ
ン時間が伸長され、出力電圧ｖ２を基準電圧Ｖｓに近ず
けるように作用する。

以上詳細に説明したように、この方式の電源装置では、
入力電流が交流入力電圧にほぼ追従して変化し、位相差
のないほぼ正弦波状になり、交流電源側から見た電圧と
電流の関係が抵抗負荷の場合とほぼ同様になる（力率が
改善される）。従って、従来のコンデンサ・インプット
型整流回路のように短時間に集中的に大きなパルス電流
が流れることがなく、回路素子の耐電流特性の面の制約
が緩和されるとともに、交流電源ラインに様々な悪影響
を及ぼすノイズを低減することができる。

また、前記チョッパ回路の昇圧作用と、第２の制御手段
による出力電圧のフィードバック制御作用とによって、
交流入力の電圧が変動したり、あるいは電圧ランクを変
更した場合でも、出力電圧を一定に保つことができる。

その結果、まったく切り換えを必要とせず、例えば交流
１００Ｖ電源から交流２０ＯＶｉ源まで適合する電源装
置が容易に構成できるようになる。

また第２図の従来装置においては、トランジス°夕Ｑ１
、インダクタＬ１、ダイオードＤ１などに過電流が流れ
るのを防止するために、前記ＶＣＡ３２の出力端にツェ
ナーダイオード３６を接続し、ＶＣＡ３２の出力電圧が
設定値Ｖｚを超えないようにしている。

ＶＣＡ３２の出力は電流波形の目標信号であり、変流器
３４で検出される実際の電流信号とこの目標信号との偏
差に従ってＰＷＭ回路３１が動作し、スイッチング素子
Ｑ１の駆動パルス幅を制御している。従って、ＶＣＡ３
２の出力（電流の目標信号）が大きくなるとインダクタ
Ｌ１を流れる電流■１が目標値と等しくなるようにスイ
ッチング素子Ｑ１が制御される。ＶＣＡ３２の出力をツ
ェナーダイオード３６によって一定値Ｖｚに制限するこ
とで、ＰＷＭ回路３１によるスイッチング動作が制約さ
れ、電流１１がツェナーダイオード３６による設定値Ｖ
ｚに対応した値を超えないようにしている。

（発明が解決しようとする課題）前述した従来の電源装置では、ツェナーダイオード３６
を用いた過電流防止機能が確実でないという問題があっ
た。つまり、ＶＣＡ３２の出力波形は入力電圧ｖ１に対
応した全波整流波形であり、そのピーク値がツェナーダ
イオード３６による設定値Ｖｚを超えようとすると、Ｖ
ｚでクリップされる。電流■１の目標信号と検出信号と
の差を増幅する差動増幅器３３は、制御誤差を少なくす
るために非常に大きなゲインを有し、また制御を安定化
させるために周波数特性はある程度低くなっている。そ
のためＶＣＡ３２の出力（電流１１の目標信号）がツェ
ナーダイオード３６でクリップされると、クリップによ
る目標信号の変曲に制御系が完全には応答できず、電流
１１の実際の波形にはオーバーシュートやアンダーシュ
ートが発生する。つまり電流１１をツェナーダイオード
３６による設定値Ｖｚで完全には制限できず、過度応答
として目標値以上の電流が流れるのを避けることができ
なかった。また、その電流値設定も連続的に可変するこ
とが不可能であった。

この発明は前述の問題点に鑑みなされたもので、その目
的は、従来より信頼性の高い過電流防止機能を有する電
源装置を提供することにある。

（課題を解決するための手段）そこでこの発明では、前述した力率改善方式の電源装置
において、前記整流回路または前記インダクタまたは前
記スイッチング素子を流れる電流の低周波レベルが設定
レベルを超えたときに、そのレベル差が大きいほど前記
スイッチング素子の駆動パルス幅を小さくする過電流防
止用の第３の制御手段を付加した。

（作　用）前記第３の制御手段は前述した第１の制御手段および第
２の制御手段と並列に動作し、前記電流の低周波レベル
が前記設定レベルを超えると、そのレベル差に応じてス
イッチング素子の駆動パルス幅を小さくするように機能
し、前記電流を抑制する。この電流抑制動作は、第１お
よび第２の制御手段のフィードバック系の増幅利得や周
波数特性に直接的な影響は受けない。

（実施例）第１図は本発明の一実施例の構成を示すもので、第２図
の従来装置におけるツェナーダイオード３６をなくし、
過電流防止用の第３の制御手段として以下の構成を設け
たものである。なお、電源装置それ自体の構成と動作は
既に詳しく説明したので、以下では本発明による新規な
部分を抽出して説明する。

過電流防止用の第３の制御手段能の主体は差動増幅器３
７である。前記インダクタＬ１を流れる電流１１が変流
器３４で検出されるが、その検出出力をろ波した信号（
電流■１の低周波レベル）と、適宜に設定した基準電圧
信号Ｖｒとが差動増幅器３７の入力となる。電流１１の
検出信号が基準電圧信号Ｖｒを超えると、その差動増幅
出力が・逆流阻止用のダイオード３８を介して前記差動
増幅器３３の出力に加算され、その加算信号がＰＷＭ回
路３１の入力となる。なお差動増幅器３７の出力が負に
なるときには、当該出力はＰＷＭ回路３１の制御入力と
はならない。

前述したように、差動増幅器３３では電流１１の目標信
号と検出信号との差が増幅され、その差動出力が大きい
程ＰＷＭ回路３１はスイッチング素子Ｑ１の駆動パルス
幅を小さくし、電流１１を小さくするように動作する。

電流１１の検出信号が基準電圧信号Ｖｒより大きくなる
と、両者の差分が差動増幅器３３の出力に加算されてＰ
ＷＭ回路３１に入力されるので、差動増幅器３７の差動
出力分だけスイッチング素子Ｑ１の駆動パルス幅が小さ
くなる。このように電流１１が大きくなるほど第３の制
御手段である差動増幅器３７の系が働いてスイッチング
素子Ｑ１のパルス幅をより小さくし、各素子に過電流が
流れるのを防止する。

ここで差動増幅器３７は差動増幅器３３のように周波数
応答性を低くする必要はなく、差動増幅器３３の制御系
に影響されずに過電流を抑制することができる。

なお、第１図の実施例においては、変流器３４で検出し
た信号を差動増幅器３３および差動増幅器３７の両方の
入力に利用しているが、それぞれの電流検出手段を別々
にしてもよく、また電流検出する位置および構成も実施
例に限定されるものではない。

また、以上説明した実施例のチョッパ回路２０は昇圧型
であるが、極性反転型や昇圧−降圧型などの他の方式の
チョッパ回路でも本発明を実施することができる。

（発明の効果）以上詳細に説明したように、この発明の電源装置におい
て、整流回路またはインダクタまたはスイッチング素子
を流れる電流の低周波レベルが設定値を超えたときに、
そのレベル差が大きいほど前記スイッチング素子の駆動
パルス幅を小さくする過電流防止用の第３の制御手段を
設け、この第３の制御手段を第１および第２の制御手段
と並列的に動作させるようにしたので、第１および第２
の制御手段の増幅利得や周波数特性に影響されず、入力
電流を設定値以下に確実に抑える信頼性の畠い過電流保
護が実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例による電源装置の構成図、第
２図は従来の電源装置の構成図である。１０・・・整流回路２０・・・チョッパ回路３１・・・ＰＷＭ回路３２・・・ＶＣＡ３３・・・差動増幅器３４・・・変流器３５・・・差動増幅器３６・・・ツェナーダイオード（従来）３７・・・差動
増幅器第１図

Claims

【特許請求の範囲】　交流電源を全波整流して脈流出力を得る整流回路と；前記交流電源より充分に高い周波数でオン／オフ駆動さ
れるスイッチング素子と、このスイッチング素子ととも
に前記整流回路の出力間に直列接続されたインダクタと
、このインダクタを介して供給される電流を平滑して安
定な直流出力を得るコンデンサとを有するチョッパ回路
と；前記インダクタまたは前記スイッチング素子を流れる電
流の低周波成分の波形が前記整流回路の出力電圧の波形
に追従して変化するように前記スイッチング素子の駆動
パルス幅を制御する第１の制御手段と；前記チョッパ回路の出力電圧と基準電圧との誤差を小さ
くするように前記スイッチング素子の駆動パルス幅を制
御する第２の制御手段と；前記整流回路または前記インダクタまたは前記スイッチ
ング素子を流れる電流の低周波レベルが設定レベルを超
えたときに、そのレベル差が大きいほど前記スイッチン
グ素子の駆動パルス幅を小さくする第３の制御手段と；を備えたことを特徴とする電源装置。