[go: up one dir, main page]

WO2003054937A1 - Procede de fabrication d'un substrat et d'un dispositif a semi-conducteur sous forme de nitrure - Google Patents

Procede de fabrication d'un substrat et d'un dispositif a semi-conducteur sous forme de nitrure Download PDF

Info

Publication number
WO2003054937A1
WO2003054937A1 PCT/JP2002/013350 JP0213350W WO03054937A1 WO 2003054937 A1 WO2003054937 A1 WO 2003054937A1 JP 0213350 W JP0213350 W JP 0213350W WO 03054937 A1 WO03054937 A1 WO 03054937A1
Authority
WO
WIPO (PCT)
Prior art keywords
nitride
layer
based semiconductor
semiconductor layer
substrate
Prior art date
Application number
PCT/JP2002/013350
Other languages
English (en)
French (fr)
Inventor
Hiroyuki Furuya
Toshiya Yokogawa
Akihiko Ishibashi
Yoshiaki Hasegawa
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to JP2003555565A priority Critical patent/JP4284188B2/ja
Priority to AU2002354254A priority patent/AU2002354254A1/en
Priority to EP02786160A priority patent/EP1363318A1/en
Publication of WO2003054937A1 publication Critical patent/WO2003054937A1/ja
Priority to US10/620,432 priority patent/US6806109B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320225—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Definitions

  • the present invention relates to a nitride semiconductor substrate manufacturing method and a nitride semiconductor device manufacturing method.
  • the present invention relates to a method for manufacturing a nitride-based semiconductor substrate and a method for manufacturing a nitride-based semiconductor device used for nitride-based semiconductor lasers and the like that are expected to be applied in the fields of optical information processing and wireless communication.
  • Nitride-based semiconductors that contain nitrogen (N) as a group V element are promising as materials for short-wavelength light-emitting elements and high-power semiconductor circuits because of their large band gap.
  • LEDs Blue light emitting diodes
  • semiconductor lasers having an oscillation wavelength in the 400 nm band have attracted attention and are now reaching a practical level.
  • Fig. 1 is a cross-sectional view schematically showing the structure of a conventional GaN semiconductor laser.
  • a GaN Noffer layer 1700 As shown in Fig. 1, on the sapphire substrate 1700, there is a GaN Noffer layer 1700, n-GaN layer 1700, n-AlGaN cladding layer 1 7 0 4, n- G a n light guide layer 1 7 0 5, G a - !
  • Sapphire, S i C (silicon-carbon), or S i (silicon) are used as substrates for growing G a N-based crystals, but none of these substrates are lattice matched to G a N. Crystal growth becomes difficult. For this reason, there are many dislocations (edge dislocations, screw dislocations, mixed dislocations). For example, when a sapphire substrate or SiC substrate is used, there are approximately 1 X 10 9 cm 2 dislocations. As a result, the threshold current of the semiconductor laser increases and the reliability decreases.
  • Fig. 2 is a cross-sectional view schematically showing the structure of a GaN crystal formed by ELOG. On the sapphire substrate 180 1, GaN crystals 1 8 0 2 are formed by the M0 VPE method or the like.
  • This G a N crystal 1 8 0 2
  • S i O 2 1 8 0 3 is formed by the C VD (Chemical Vapor Deposition) method.
  • This Si 0 2 1 8 0 3 is processed into stripes by photolithography and etching.
  • a GaN-based semiconductor layer 1804 is deposited by selective growth using the exposed portion of the GaN crystal 1802 as a seed crystal.
  • the MOVPE method or the hydride vapor phase epitaxy (HVP E method) is used as the growth method.
  • the laterally grown region 1 8 0 5 has a dislocation density of about lxl 0 7 cn 2 It can be reduced to. Then, an attempt is made to improve the reliability by forming an active region on the upper portion of the region 180 with few dislocations. 2 is the same as that of the conventional semiconductor laser shown in FIG. 1, and therefore, the same reference numerals are given and description thereof is omitted.
  • the N d: YAG laser A method of separating (lifting off) a GaN-based semiconductor layer in the vicinity of a sapphire substrate by irradiating a laser beam using the third harmonic (wavelength 3 55 nm) is shown.
  • the reason why the GaN-based semiconductor layer can be separated by irradiating laser light in this way is that the GaN-based semiconductor layer near the sapphire substrate is low in quality and has a high carrier concentration. It is.
  • Japanese Patent Application Laid-Open No. 11-1 9 1 6 5 7 discloses a method for growing a nitride semiconductor
  • Japanese Patent Application Laid-Open No. 2 0 0 1-9 3 8 3 7 discloses a semiconductor thin film. Each structure and its fabrication method is disclosed.
  • the difference between the lattice constant of the sapphire substrate and the lattice constant of the GaN semiconductor layer grown on the sapphire substrate is large, a semiconductor in which a GaN semiconductor layer is stacked on the sapphire substrate.
  • the device has a structure in which stress is applied to the GaN-based semiconductor layer side. As a result, electrical characteristics are reduced, and reliability such as yield and productivity is also reduced. Therefore, it is necessary to separate the sapphire substrate and the GaN-based semiconductor layer and form an element on the GaN-based semiconductor substrate.
  • the present invention has been made in view of such circumstances, and an object thereof is to provide a method for manufacturing a nitride semiconductor substrate excellent in controllability of separation between the sapphire substrate and the GaN-based semiconductor layer. There is to do.
  • a method for manufacturing a nitride-based semiconductor substrate according to the present invention includes a step of depositing a first nitride-based semiconductor layer on a substrate, and the first nitride-based semiconductor layer described above.
  • a step of applying a thermal annealing to the substrate on which the first and second nitride semiconductor layers are deposited is a step of applying a thermal annealing to the substrate on which the first and second nitride semiconductor layers are deposited.
  • the wavelength of the laser light is 190 nm or more and 5500 nm or less.
  • the ridge portion is a ridge stripe, and a direction of the stripe is a ⁇ 1-10000> direction of the nitride. .
  • the method for manufacturing a nitride-based semiconductor device includes a step of depositing a first nitride-based semiconductor layer on a base, and the first nitride-based semiconductor layer includes a ridge portion and a recess portion.
  • a step of growing a second nitride-based semiconductor layer using a region not covered with a seed crystal as a seed crystal, and sandwiching an active layer on the second nitride-based semiconductor layer with semiconductor layers of different conductivity types Depositing a layer including an active layer structure; and irradiating a laser beam to the region that is the seed crystal, thereby separating the ridge portion and the second nitride-based semiconductor layer.
  • the method for producing a nitride-based semiconductor substrate according to the present invention includes a step of depositing a first nitride-based semiconductor layer on a base, and a second nitride on the first nitride-based semiconductor layer.
  • a step of depositing a semiconductor layer, a step of processing the first and second nitride semiconductor layers into a shape having a ridge and a recess, a side surface of the ridge, and the recess A step of covering the bottom of the substrate with an amorphous insulating film, and growing a third nitride semiconductor layer using a region of the second nitride semiconductor layer not covered with the amorphous insulating film as a seed crystal And irradiating the region that has been the seed crystal with a laser beam to separate the ridge portion and the second nitride-based semiconductor layer from each other.
  • the active layer is sandwiched between semiconductor layers having different conductivity types on the third nitride semiconductor layer before the separating step.
  • the method includes depositing a layer including a layer structure.
  • the first, second and third nitride semiconductor layers may be deposited on the substrate before the separating step. It is preferable to have a step of applying thermal annealing.
  • the ridge portion is a ridge stripe, and the direction of the stripe is a nitride stripe.
  • the ⁇ 1—1 0 0> direction is preferred.
  • the wavelength of the laser light is 190 nm or more and 5500 nm or less.
  • the second nitride-based semiconductor layer is preferably made of a semiconductor compound of three or more elements and II, I, and V groups.
  • a band gap of the second nitride semiconductor layer is smaller than a band gap of the third nitride semiconductor layer.
  • the second nitride semiconductor layer contains at least As.
  • the second nitride semiconductor layer contains at least In.
  • the second nitride-based semiconductor layer preferably contains at least P. Also, in the method for manufacturing a nitride-based semiconductor device according to the present invention, the first nitride-based semiconductor layer is deposited on a substrate.
  • FIG. 1 is a cross-sectional view schematically showing the structure of a conventional GaN semiconductor laser.
  • FIG. 2 is a cross-sectional view schematically showing the structure of a GaN crystal formed by ELOGO.
  • FIG. 3 (a) is a cross-sectional view showing a configuration of a GaN-based semiconductor substrate manufactured by the manufacturing method according to Embodiment 1 of the present invention
  • FIG. 3 (b) is a diagram illustrating the manufacturing process.
  • FIG. 3 is a cross-sectional view showing a configuration of a substrate separated from a GaN semiconductor substrate.
  • 4 (a) to 4 (d) are cross-sectional views showing the steps of the manufacturing method according to Embodiment 1 of the present invention.
  • FIG. 5 (a) is a cross-sectional view showing a configuration of a semiconductor laser manufactured by the manufacturing method according to Embodiment 2 of the present invention
  • FIG. FIG. 5 is a cross-sectional view showing a configuration of a substrate separated from a semiconductor laser in a process.
  • FIGS. 6 (a) to 6 (e) are cross-sectional views showing the steps of the manufacturing method according to the second embodiment of the present invention.
  • FIG. 7 (a) is a cross-sectional view showing a configuration of a semiconductor laser manufactured by the manufacturing method according to Embodiment 3 of the present invention, and FIG. 7 (b) is separated from the semiconductor laser in the manufacturing process.
  • 2 is a cross-sectional view showing a configuration of a substrate.
  • FIGS. 8 (a) to 8 (d) are cross-sectional views showing the steps of the manufacturing method according to Embodiment 3 of the present invention.
  • FIG. 9 (a) is a cross-sectional view showing the configuration of the semiconductor laser manufactured by the manufacturing method according to Embodiment 4 of the present invention, and FIG. 9 (b) is separated from the semiconductor laser in the manufacturing process.
  • 2 is a cross-sectional view showing a configuration of a substrate.
  • -FIG. 10 (a) to FIG. 10 (e) are cross-sectional views showing the steps of the manufacturing method according to Embodiment 4 of the present invention.
  • Fig. 11 is a graph showing the relationship between the absorption edge wavelength of nitride crystals and the lattice constant.
  • the MOV PE method is exemplified as a method for growing a nitride-based semiconductor layer, but other methods such as the HV PE method and the CVD method have been proposed so far for growing a nitride-based semiconductor layer. All methods can be used. Also, since the drawings may be exaggerated, the dimensions in the drawings do not necessarily match the actual cases.
  • FIG. 3 (a) is a cross-sectional view showing the configuration of a GaN-based semiconductor substrate manufactured by the manufacturing method according to Embodiment 1
  • FIG. 2 is a cross-sectional view showing the configuration of a substrate separated from a GaN-based semiconductor substrate.
  • FIGS. 4 (a) to 4 (d) are cross-sectional views showing the steps of the manufacturing method according to the present embodiment.
  • reference numeral 30 indicates a GaN semiconductor substrate.
  • reference numeral 30 1 designates a sapphire substrate, and a GaN layer 30 2 is formed on the sapphire substrate 3 0 1.
  • the GaN layer 30 2 is processed to have a plurality of ridge stripes 30 2 a and recess portions 30 2 b, and the side surfaces of the recess stripes 30 2 a and the bottom surfaces of the recess portions 30 2 b A Si N x layer 30 3, which is an amorphous insulating film, is formed.
  • the G a N-based semiconductor substrate 30 5 shown in FIG. 3 (a) is manufactured by being separated from the sapphire substrate 30 1 and the like shown in FIG. 3 (b).
  • the surface of the sapphire substrate 301 is washed with an acid solution. Thereafter, the cleaned sapphire substrate 301 is held on the susceptor in the reactor of the MOVPE apparatus, and the reactor is evacuated. Subsequently, a hydrogen atmosphere with a pressure of about 40 kPa is set in the reaction furnace, the temperature is raised to about 110 ° C. to heat the sapphire substrate 30 1, and thermal cleaning of the surface is performed for about 1 Run for 0 minutes.
  • the supply rate is 25 mm o 1 / min.
  • Trimethylgallium (TMG) the supply rate is 7.5 L / min.
  • NH 3 ammonia
  • the temperature is raised to 100 ° C., and TMG and NH 3 are supplied to deposit a GaN layer 30 2 (FIG. 4 (a)). At this time, the surface is C-plane.
  • the period F of the ridge stripe 30 2 a formed in the GaN layer 30 2 is 16 / _im, and its width T is.
  • the period F of the ridge stripe 30 2 a is set to 1 and its width T is set to 4 m.
  • the present invention is not limited to this value.
  • the period F of the ridge stripe 3002a is too large, an air gap described later cannot be obtained in a good shape.
  • the period F is too small, the effect of reducing dislocations is reduced. Therefore, the period F of the ridge stripe 30 2 a is preferably about 5 m to 10 O im, and more preferably about 1 O / zm to 50 m.
  • the width T of the ridge stripe 3002a is preferably about 1 m to 10 m, and more preferably about 2 H m to ⁇ am.
  • the stripe direction of the ridge stripe 3 0 02 a formed in the GaN layer 30 2 is the ⁇ 1 – 1 0 0> direction of the GaN. This is because when the GaN-based semiconductor substrate obtained as described later is used for a semiconductor laser, the longitudinal direction of the resonator and the direction of the stripe match, which is preferable.
  • the direction “1 — 1 0 0>” means the ⁇ 1 ⁇ 00> direction, and will be similarly expressed in the present specification and claims.
  • the C-plane of the GaN layer 30 2 exposed on the top of the ridge stripe 30 2 a (the region indicated by the symbol 3 0 2 c in the enlarged view in Fig. 4 (b)) is used as a seed crystal.
  • G a N-based semiconductor layer 3 0 5 is grown by sequential crystal growth. Fig. 4 (c)).
  • an air gap 30 04 is formed between the Si N x layer 30 3 and the GaN-based semiconductor layer 30 5.
  • the crystal is grown only on the region 30 2 C, and the crystal is not grown on the other region, for example, on the stripe stripe 3 0 2 a or the recess portion 3 0 2 b. .
  • the G a N-based semiconductor layer 3 0 5 is merged in the vicinity of the center of the air gap 30 4 to form a merged portion 4 0 1.
  • an ultraviolet laser beam 4 is applied to all or a part of the region 30 2 c in the GaN layer 30 0 2 which is a seed crystal of the GaN based semiconductor layer 3 05 from the back surface of the sapphire substrate 3 0 1.
  • 0 2 N d: YAG laser 3rd harmonic (wavelength 3 5 5 nm)) is irradiated.
  • the region 3 0 2 c is deteriorated photochemically.
  • the sapphire substrate 30 1 and the GaN-based semiconductor layer 3 0 5 are separated.
  • the GaN-based semiconductor layer 30 5 shown in FIG. 1 (a), that is, the GaN-based semiconductor substrate 305 can be manufactured.
  • the separation step can be effectively carried out by performing a thermal annealing step at about 100 ° C. for about 6 hours in a nitrogen atmosphere.
  • the annealing temperature is preferably up to 120 ° C. considering damage such as nitrogen atom loss from the GaN layer 30 2.
  • the wavelength of the laser beam is preferably in the range of 1550 nm to 400 nm. Furthermore, the focus position of the irradiated laser beam is the region of the GaN layer 10 2 where the beam waist is close to the seed crystal of the GaN-based semiconductor layer 3 05, and the laser beam is irradiated in that region. It is desirable to increase the energy density rapidly.
  • the laser beam scanning method is mainly as follows: (1) Galvano mirror There are three methods: (1) a combination of a polygon mirror and an f — ⁇ lens, and (3) a movement using an X — y stage. In order to maintain the focus position of the beam accurately, it is desirable to perform scanning by moving the XY stage in (3). Here, it is desirable that the scanning direction is the stripe direction, that is, the ⁇ 1 1 1 0 0> direction of G a N.
  • the side surface of the wedge stripe 3 0 2 a formed in the GaN layer 3 0 2 since there is a bottom surface of the recess portion 30 2 b and an air gap portion surrounded by regrown crystals, the regrown GaN-based semiconductor layer hardly adheres to the substrate. Therefore, the sapphire substrate and the GaN-based semiconductor layer can be easily separated from the conventional technology, and the quality of the GaN-based semiconductor layer after separation (that is, the GaN-based semiconductor substrate) is also high. .
  • Crystal defects contained in the GaN layer 30 2 grow right above when a new semiconductor layer is grown on the GaN layer 3 02.
  • the region of the GaN-based semiconductor substrate 3 0 5 located immediately above the ridge stripe 3 0 2 a has a high dislocation with a dislocation density (frequency of crystal defects) of about 1 X 1 0 9 cm- 2. It is a density region.
  • the region of the GaN-based semiconductor substrate 30 5 located immediately above the recess portion 30 2 b is a low dislocation density region having a dislocation density of about 1 ⁇ 10 7 cm — 2 .
  • the dislocation density is desired to be low in the active layer, when the semiconductor layer is grown on the GaN-based semiconductor substrate 30 5 to obtain a semiconductor laser device, the active layer and the low dislocation density region are separated from each other. It is desirable that the active layer be located immediately above the overlapping, ie, low dislocation density region. The same applies to the embodiments described later.
  • periodic ridge stripes are provided in the GaN layer 30 2, but instead, periodic ridges on the lattice are provided. Even if the same effect is obtained.
  • Embodiment 2 of the present invention shows a method for manufacturing a semiconductor laser in which an active layer structure is formed on a GaN-based semiconductor layer.
  • FIG. 5 (a) is a sectional view showing the configuration of the semiconductor laser manufactured by the manufacturing method according to the present embodiment, and FIG. 5 (b) is separated from the semiconductor laser in the manufacturing process. It is sectional drawing which shows the structure of the other board
  • FIGS. 6 (a) to 6 (e) are cross-sectional views showing the steps of the manufacturing method according to the present embodiment.
  • reference numeral 10 5 denotes a GaN semiconductor substrate.
  • G a N-based semiconductor substrate 10 5 n ⁇ A 1 OJG a o. 9 NZ n ⁇ G a N superlattice contact layer 10 6, n ⁇ A 1 0.0 3 G a N 0. 97 N clad layer 1 0 7 is deposited.
  • n- A 1 0. 03 G a N 0. 97 N clad layer 1 0 7 is processed into a so that the have a periodic re Jjisu stripe 1 0 2 a and recess 1 0 2 b.
  • a part of this stripe stripe 1 0 2 a and the recess portion 1 0 2 b and the side surface of the recess stripe 1 0 2 a and the bottom portion of the recess portion 1 0 2 b have a Si N x layer 1 0 8 Is formed.
  • an n—G a N optical guide layer 1 10 grown using the surface as a seed crystal a multiple quantum well (MQW) active layer 1 1 1, p-G a N light guide layer 1 1 2, p _ A 1 0. 07 G a 0. 93 N click rats de layer 1 1 3 is deposited.
  • MQW multiple quantum well
  • p-A 10.07 Ga 0.93
  • a p-GaN layer 1 1 4 and a p-electrode 1 1 5 processed into a ridge shape are formed. Also, the ridge-like P_GaN layer 1 1 4 and the p-electrode 1 1 5 are not formed.
  • an insulating film 1 1 is formed on the side surfaces of some of the stripe stripes and recess portions of the n-A 10.03G a0.97N cladding layer 10 7 and the bottom surfaces of the recess portions. 6 is formed.
  • An n-electrode 1 17 is formed on one of the ridge stripes, and a wiring electrode 1 19 is formed on the n-electrode 1 17 and the insulating film 1 16.
  • reference numeral 101 denotes a sapphire substrate, and a GaN layer 1002 is formed on the sapphire substrate 1001.
  • the G a N layer 10 2 is processed to have a plurality of wedge stripes 100 2 a and recesses 1 0 2 b, and the side surfaces and recesses 1 0 2 b of the wedge stripes 1 0 2 a
  • the semiconductor laser shown in FIG. 5 (a) is manufactured by being separated from the sapphire substrate 101 shown in FIG. 5 (b). Next, details of the manufacturing method according to the present embodiment will be described.
  • the temperature inside the reactor of the M0 VPE apparatus is lowered to about 500 ° C., and the sapphire substrate A low temperature buffer layer made of GaN having a thickness of 2 O nm is grown on 1 0 1.
  • the temperature is raised to 1020 ° C., and TMG and NH 3 are supplied to deposit a GaN layer 10 2 on the sapphire substrate 10 1 (FIG. 6 (a)). At this time, the surface is C-plane.
  • the GaN layer 10 2 is processed into a recess shape (concave shape) by using a photolithography technique and a dry etching technique to form a periodic ridge stripe 100 2 a. Then, using an insulating film deposition technique such as ECR sputtering, the Si N x layer 10 3, which is an amorphous insulating film, is formed on the side surface of the wedge stripe 100 2 a and the bottom surface of the recess 10 2 b. Deposit (thickness 10 nm) (Fig. 6 (b)).
  • the period F of the ridge stripe 1002a is 16 m, and its width T is.
  • the period F of this ridge stripe 1002a is preferably about 5 m to 100 m, and about 10 m to 50 m. More preferred.
  • the width T of the stripe stripe is preferably about 1 am to 10 m, and more preferably about 2 m to 8 m.
  • the stripe direction of the stripe stripe 10 2 a of the GaN layer 10 2 is the ⁇ 1 _ 1 100> direction of the GaN. This is because the longitudinal direction of the resonator matches the direction of the stripe.
  • n _ A 1 cos G a 0 97 n layer 1 0 5 (thickness 2 ⁇ ), n - A 1 0 .i G a 0 9 n / n -. G a n superlattice contactor Bok layer 1 0 6 (thickness 2 Paiiota ), and n _A l 0. 03 G a 0.97 n clad layer 1 0 7 (successively deposited by a thickness of 0.
  • the n—A 1 G a N cladding layer 1 0 7 is processed into a recess shape (concave shape) to form a periodic ridge stripe.
  • the etching may reach the n—A l G ao.gNZ n—G a N superlattice contact layer 10 6.
  • a Si N x layer 108 (thickness 10 nm) is deposited on the side surface of the ridge stripe and the bottom surface of the recess (Fig. 6 (d)).
  • the period of the ridge stripe is 16 m and its width is about 3 m.
  • the ridge stripe having a width of about 3 tm is formed in an area where there are few threading dislocations above the air gap 104 as shown in FIG. 6 (d).
  • n-G a N light guide layer 1 1 0 (thickness 0.2 / m)
  • MQW multiple quantum well
  • p-G a N light guide layer 1 1 2 (thickness 0. 1 m)
  • p- A 1007G a 0. 93 N clad layer 1 1 3 (thickness 2; U m) and p—G a N layer 1 1 4 are sequentially deposited by the reduced pressure MOVPE method (FIG. 6 (e)).
  • a p-electrode 1 1 5 is deposited on the p-GaN layer 1 1 4, and the p-electrode 1 1 5, p—Ga N layer 1 1 4 and ⁇ —A 1 G a N cladding layer 1 1 3 are processed into a ridge with a width of about 5 m.
  • the exposed ⁇ —A 10.07 Ga 0.93N cladding layer 1 1 3 is covered with an insulating film 1 1 6 such as Si 0 2 to form a current confinement structure.
  • the insulating film 1 1 6 is formed using the ECR sputtering technique.
  • n- A 10.03 G a N 0. 97 N part of Li Jjisu of Li Jjisu stripe and the recess portion is formed in the clad layer 1 0 7 ⁇ ⁇ Cover the side of the lip and the bottom of the recess with insulating film 1 1 6.
  • An n electrode 1 1 7 is formed on one of the stripe stripes, and a wiring electrode 1 19 is formed on the n electrode 1 1 7 and the insulating film 1 1 6.
  • the semiconductor laser shown in FIG. 5 (a) can be manufactured.
  • the regrowth GaN-based semiconductor layer hardly adheres to the substrate. Therefore, it can be easily separated compared to the conventional technology, and the quality of the GaN-based semiconductor layer after separation is high.
  • a periodic ridge stripe is provided in the GaN layer 10 2, but the same effect can be obtained when a ridge on a periodic lattice is provided instead. can get.
  • Embodiment 3 according to the present invention shows a method for manufacturing a GaN-based semiconductor substrate that can be easily separated from a substrate by providing a substrate separation layer.
  • FIG. 7 (a) is a cross-sectional view showing a configuration of a GaN-based semiconductor substrate manufactured by the manufacturing method according to the present embodiment
  • FIG. 7 (b) is a GaN-based semiconductor substrate in the manufacturing process. Sectional drawing which shows the structure of the board
  • FIGS. 8 (a) to 8 (d) are cross-sectional views showing the steps of the manufacturing method according to the present embodiment.
  • reference numeral 70 6 indicates a GaN-based semiconductor substrate.
  • reference numeral 70 1 indicates a sapphire substrate, and a GaN layer 70 2 is formed on the sapphire substrate 70 1.
  • the GaN layer 70 2 is processed to have a plurality of ridge stripes 70 2 a and recess portions 70 2 b, and the side surfaces of the ridge stripes 70 2 a and the bottom surfaces of the recess portions 70 2 b A Si N x layer 70 4 which is an amorphous insulating film is formed.
  • reference numeral 70 1 denotes a sapphire substrate, and a GaN layer 70 2 is formed on the sapphire substrate 70 1.
  • the G a N layer 7 0 2 is processed to have a plurality of ridge stripes 7 0 2 a and recess portions 70 2 b, and the side surfaces of the ridge stripes 7 0 2 a and the bottom surfaces of the recess portions 7 0 2 b
  • a Si N x layer 70 4 which is an amorphous insulating film is formed.
  • the GaN-based semiconductor substrate 700 shown in FIG. 7 (a) is manufactured by being separated from the sapphire substrate 701, etc. shown in FIG. 7 (b). .
  • the temperature in the reactor of the MOV PE apparatus is lowered to about 500 ° C., and the sapphire substrate A low-temperature buffer layer made of GaN having a thickness of 2 O nm is grown on 7 0 1.
  • This substrate separation layer 7 0 3 is This is a nitride semiconductor layer that has a lower bandgap energy and is more likely to cause phase separation than a GaN-based semiconductor layer stacked on the substrate.
  • the reaction furnace was about 8 0 0, the preparative lithium Mel indium (TM I) and TMG, I n 0 a thickness of about 1 0 O nm by supplying nitrogen as a carrier gas.
  • TM I preparative lithium Mel indium
  • TMG TMG
  • I n 0 a thickness of about 1 0 O nm by supplying nitrogen as a carrier gas.
  • 2 G a 0. 8 N I Li Cheng substrate isolation layer 7 0 3 may be caused to grow.
  • NH 3 so as to grow a phosphine emissions (PH 3) and TMG thickness by supplying of about 1 0 0 nm G a N 0 .
  • the GaN layer 70 2 and the substrate separation layer 70 3 are processed into a recess shape (concave shape) using a photolithography technique and a dry etching technique, and a periodic ridge stripe 7 0 2 a Form. Then, using an insulating film deposition technique such as ECR sputtering, the Si N x layer 7 0, which is an amorphous insulating film, is formed on the side surfaces of the wedge stripe 70 2 a and the bottom surface of the recess portion 70 2 b. 4 (thickness 10 nm) is deposited (Fig. 8 (b)).
  • an insulating film deposition technique such as ECR sputtering
  • the period F of the ridge stripe 70 2 a is 16 m, and its width T is 4 m.
  • the period F of this ridge stripe 70 2 a is preferably about 5 m to 100 0 m, and about 10 wm to 50 m. Is more preferable.
  • the width T of the ridge stripe 70 2 a portion is preferably about 1 m to 10 / m, and more preferably about 8 zm.
  • this stripe direction of this stripe stripe 70 2 a is the ⁇ 1 — 1 0 0> direction of G a N. This is because, when a GaN-based semiconductor substrate obtained as described later is used for a semiconductor laser, the longitudinal direction of the resonator and the stripe direction are preferably matched.
  • a GaN-based semiconductor layer 70 6 (thickness 2 mm) is deposited by reduced pressure MOV PE method using the surface (region indicated by reference numeral 70 3 c in the enlarged view of Fig. 8) as a seed crystal ( Fig. 8 (c)).
  • an air gap 7 05 is formed between the Si N x layer 7 04 and the G a N based semiconductor layer 7 06.
  • the crystal is grown only on the region 70 3 c, and the crystal is not grown on the other region, for example, the side surface of the ridge stripe 70 2 a or the bottom surface of the recess portion 70 2 b.
  • the GaN-based semiconductor layer 7 06 is united in the vicinity of the central portion of the air gap 7 0 5 to form a combined unit 8 0 1.
  • an ultraviolet laser beam 80 2 is applied to all or a part of the region 70 3 c of the substrate separation layer 70 3 which is a seed crystal of the GaN-based semiconductor layer 70 6 from the back surface of the sapphire substrate 70 1.
  • N d Y AG laser third harmonic (wavelength 3 5 5 nm)
  • the substrate separation layer 70 3 is easily deteriorated by thermal energy or optical energy. Therefore, the region 70 3 is photochemically deteriorated and removed by irradiating the laser light 80 2 in this way.
  • the sapphire substrate 70 1 and the GaN-based semiconductor layer 70 6 grown on the sapphire substrate 70 1 are easily separated.
  • the GaN-based semiconductor layer 70 6 shown in FIG. 7 (a), that is, the GaN-based semiconductor substrate 706 can be manufactured.
  • Embodiment 1 when annealing is performed by the method described in Embodiment 1 as a pre-stage of the step of separating the sapphire substrate 70 1 and the GaN-based semiconductor layer 70 6 using a laser, The separation process can be carried out effectively.
  • the side surface of the ridge stripe 70 2 a, the bottom surface of the recess portion 70 2 b, and the regrown crystal Due to the existence, the regrown nitride-based crystals rarely adhere to the substrate. Therefore, it can be easily separated compared to the conventional example, and the quality of the GaN-based semiconductor layer after separation is high.
  • the band gap energy between the sapphire substrate 70 1 and the GaN-based semiconductor layer 7 06 is higher than that of the GaN-based semiconductor layer 7 06.
  • the substrate separation layer 70 3, which has a bandgap smaller than that of the GaN-based semiconductor layer 7 06, is composed of a ternary or higher group of III-V semiconductor compounds and has a large lattice mismatch, so the composition is high. Becomes non-uniform and phase separation is likely to occur.
  • the substrate separation layer 70 3 that has undergone phase separation has reduced crystallinity and a large number of defects and voids (holes).
  • the substrate separation layer 70 3 that has undergone phase separation is likely to be deteriorated by thermal energy or light energy, and only the substrate separation layer 70 3 is selectively removed by thermal annealing or laser light irradiation. It becomes possible to easily separate the sapphire substrate 7 0 1 and the GaN-based semiconductor layer 7 0 6.
  • the substrate isolation layer 70 3 is provided in a strip shape to reduce the junction area between the sapphire base 70 1 and the GaN-based semiconductor layer 7 0 5.
  • the sapphire substrate 7 0 1 and G a N can be more uniformly distributed without degrading the GaN-based semiconductor layer 7 06 with the laser light. It is possible to separate the system semiconductor layer 70 6.
  • the compressive strain applied to the GaN-based semiconductor layer 70 6 on the sapphire substrate 70 1 is relaxed by the substrate separation layer 70 3 that has undergone phase separation. Therefore, no cracks are generated in the GaN-based semiconductor layer 7 06 separated from the sapphire substrate 70 1. Therefore, it is possible to realize a large area of the GaN semiconductor substrate.
  • periodic ridge stripes 70 2 a are provided in the GaN layer 70 2 and the substrate separation layer 70 3. The same effect can be obtained even when the azalea is provided.
  • Embodiment 4 according to the present invention shows a semiconductor laser that can be easily separated from a substrate by providing a substrate separation layer, and a method for manufacturing the same.
  • FIG. 9 (a) is a cross-sectional view showing a configuration of a GaN-based semiconductor substrate manufactured by the manufacturing method according to the present embodiment
  • FIG. 9 (b) is a GaN-based semiconductor substrate in the manufacturing process. It is sectional drawing which shows the structure of the board
  • FIGS. 10 (a) to 10 (e) are cross-sectional views showing the steps of the manufacturing method according to the present embodiment.
  • reference numeral 56 denotes a GaN semiconductor substrate.
  • G a N type semiconductor substrate 5 0 6 n- A 1 G a 0 9 N n -.. G a N superlattice contactor coat layer 5 0 7, n- A 1 0 03 G a 0.
  • a 97 N cladding layer 5 0 8 is deposited.
  • n- A 1 o.osG a 0. 97 N clad layer 5 0 8 that have been processed to have a circumferential-term re Jjisu stripe and the recess portion.
  • a Si N x layer 60 3 is formed on the side surface of a part of the ridge stripe and the bottom of the recess in the ridge stripe and recess.
  • a p_Ga N layer 5 14 and a p-electrode 5 15 processed into a ridge shape are formed.
  • the p-GaN layer 5 1 4 and p-electrode 5 15 are not formed on the p-A 10.07 Ga 0.93N cladding layer 5 1 3 in the region of the insulating film 5 1 6 is formed.
  • a wiring electrode 1 1 8 is formed on the p electrode 5 1 5 and the insulating film 5 1 6.
  • An n electrode 5 1 7 is formed on one of the ridge stripes, and a wiring electrode 5 1 9 is formed on the n electrode 5 1 7 and the insulating film 5 1 6. .
  • reference numeral 5101 denotes a sapphire substrate, and a GaN layer 5202 is formed on the sapphire substrate 5001.
  • the G a N layer 50 2 is processed to have a plurality of wedge stripes 5 0 2 a and recess portions 5 0 2 b, and the side surfaces and recess portions of the wedge stripes 5 0 2 a 5 0 2 b
  • the semiconductor laser shown in FIG. 9 (a) is manufactured by being separated from the sapphire substrate 501, etc. shown in FIG. 9 (b).
  • the temperature in the reactor of the MOV PE apparatus is lowered to about 500 ° C., and the sapphire substrate 2 0 nm thick on 5 0 1
  • a low temperature buffer layer made of G a N is grown.
  • this substrate separation layer 50 3 has a smaller band gap energy than a GaN-based semiconductor layer to be stacked later, and is easily nitrided to cause phase separation. It is a physical semiconductor layer.
  • the material of the substrate isolation layer 5 0 3 in the present embodiment G a N 0.96 A s 0.
  • the GaN layer 50 2 and the substrate separation layer 50 3 are processed into a recess shape (concave shape) using photolithography technology and dry etching technology, and the periodic ridge stripe 5 0 2 a is processed. Form.
  • the period F of the stripe stripe 50 2 a is 16 m and its width T is 4 1! 1.
  • the period F of this ridge stripe 50 2 a is preferably about 5 m to 100 m, and about 10 m to 50 m. More preferred.
  • the width of the ridge stripe 500 2 & is preferably about 1111 to 10111, and more preferably about 2 m to 8 m.
  • stripe direction of this stripe stripe 5 0 2 a is 1 1 1 1 0 0> direction as G a N. This is because the longitudinal direction of the resonator matches the direction of the stripe.
  • Eagiyappu 5 0 5 are made form between the S i N x layer 5 0 4 and n- A 10.03G a 0. 97 N layer 5 0 6.
  • crystal growth is performed only on the region 50 3 c, and crystal growth is performed on the other region, for example, on the side surface of the wedge stripe 5 0 2 a or the bottom surface of the recess portion 5 0 2 b. I won't let you.
  • n- A 1 0.03G a 0. 97 N layer 5 0 6 forms a coalesced portion 6 0 1 coalesce near the center of the Eagiyappu 5 0 5.
  • the n—A l G a N cladding layer 5 8 8 is processed into a recess shape (concave shape) to form a periodic ridge stripe.
  • etching is n- A l o.iG a 0. 9 NZ n- G a N Mawa either not be reached until superlattice contactor coat layer 5 0 7.
  • an Si N x layer 60 3 is deposited on the side surface of the wedge stripe and the bottom surface of the recess (FIG. 10 (d)).
  • the period of the ridge stripe is 16 ⁇ m and its width is about 3 m.
  • a ridge stripe of about 3 m is formed in a region where there are few threading dislocations in the upper part of the air gap.
  • MO V ⁇ ⁇ method Fig. 10 (e)
  • a p-electrode 5 1 5 is deposited on the p—G a N layer 5 14, and the p-electrode 5 1 5, p 1 G a N layer 5 1 4 and p—A 1 G a N cladding layer 5 1 3 5 m wide It is processed into a ridge shape. Exposed P—A1. ? A Ga 0.93N cladding layer is covered with an insulating film 5 1 6 such as Si 0 2 on 5 13 to form a current confinement structure. The insulating film 5 1 6 is formed using the ECR sputtering technique.
  • a wiring electrode 5 1 8 made of Au and having a thickness of 5 m is formed on the p electrode 5 1 5 and the insulating film 5 1 6, a wiring electrode 5 1 8 made of Au and having a thickness of 5 m is formed.
  • FIG. 9 (a) the side surface of the ridge stripe and a part of the ridge stripe and the recess portion formed in the n-A 10.03G a N 0.97N cladding layer 58 8 and The bottom surface of the recess is covered with an insulating film 5 1 6.
  • An n electrode 5 17 is formed on one of the ridge stripes, and a wiring electrode 5 19 is formed on the n electrode 5 17 and the insulating film 5 16.
  • the region 5 0 of the substrate separation layer 5 0 3 which is a seed crystal of n—A 10.03Ga 0.97N 5 0 6 All or part of 3c is irradiated with ultraviolet laser light 60 2 (N d: YAG laser third harmonic (wavelength 3 55 nm)).
  • the substrate separation layer 50 3 is easily deteriorated by heat energy or light energy. Therefore, by irradiating the laser beam 60 2 in this manner, the region 5 0 3 c is photochemically deteriorated and removed. As a result, the sapphire substrate 5 0 1 and the GaN-based semiconductor layer 5 0 6 grown on the sapphire substrate 5 0 1 are easily separated.
  • the semiconductor laser shown in FIG. 10 (a) can be manufactured.
  • the sapphire substrate 5 0 1 and the GaN-based semiconductor layer 5 0 6 In the separation step, the side surface of the ridge stripe, the bottom surface of the recess portion, and the air gap portion surrounded by the regrowth crystal exist, so that the regenerated nitride crystal hardly adheres to the substrate. Therefore, it can be easily separated compared to the conventional example, and the quality of the GaN-based semiconductor layer after separation is high.
  • the sapphire substrate 5 0 1 and the GaN-based semiconductor layer 5 0 6 can be easily separated, and the G a Large area of N-based semiconductor substrate can be realized.
  • periodic ridge stripes are provided in the GaN layer 50 2 and the substrate separation layer 50 3, but instead of this, a periodic ridge on the lattice is provided. But the same effect can be obtained.
  • various materials such as GaNAs, GaInN, AlGaN, and GaNP can be considered as the semiconductor compound used for the substrate separation layer.
  • it is effective to change the wavelength of the laser beam used to separate the sapphire substrate and the GaN-based semiconductor layer according to these compositions.
  • FIG. 11 is a graph showing the relationship between the absorption edge wavelength of a nitride crystal and the lattice constant.
  • I n G a N is used as the substrate separation layer
  • the ratio of In: Ga is changed from 4: 6 to 6: 4
  • the wavelength of the laser beam becomes around 53 nm
  • the Nd: YAG laser Two harmonics can also be used.
  • the In ratio increases, the crystallinity decreases, which adversely affects the quality of the regrown nitride crystal, so it is desirable that the In composition be 5: 5.
  • the composition of As or P is preferably up to 5%.
  • the optimum laser beam wavelength is around 4 OO nm, but for lasers with a proven track record for processing, the wavelength is around 3500 nm.
  • Nd YAG and YLF lasers and Xe It is effective to use an F excimer laser.
  • a 1 Ga N is used as the substrate separation layer, it is effective to use a laser beam with a wavelength of 190 nm to 360 nm, but it damages the active layer of the laser. It is preferable to use a laser beam around 3500 nm. Considering the above contents, it is desirable that the wavelength of the laser light used in the present invention is in the range of about 190 nm to about 55 nm.
  • the nitride-based semiconductor substrate manufacturing method and the nitride-based semiconductor device manufacturing method according to the present invention can easily manufacture a nitride-based semiconductor substrate and a nitride-based semiconductor device excellent in reliability, respectively. It is useful as a possible method.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Description

明細書 窒化物系半導体基板の製造方法および窒化物系半導体装置の製造方法 〔技術分野〕
本発明は、 光情報処理分野および無線通信分野などでの応用が期待さ れている窒化物系半導体レーザなどに用いられる窒化物系半導体基板 の製造方法および窒化物系半導体装置の製造方法に関する。
〔技術背景〕
V族元素に窒素 （N) を有する窒化物系半導体は、 そのバンドギヤッ プの大きさから、 短波長発光素子および高出力半導体回路の材料として 有望視されている。 特に窒化ガリウム系化合物半導体 （G a N系半導 体 ： A l xG ay I nzN ( 0≤ x、 y、 z≤ 1 , x + y + z = 1 ) ) は盛 んに研究が行われ、 青色発光ダイオー ド （L E D) 、 緑色 L E Dが実用 化されている。 また、 光ディスク装置の大容量化のために、 4 0 0 nm 帯に発振波長を有する半導体レーザが注目され現在では実用レベルに 達しつつある。
第 1 図は従来の G a N系半導体レーザの構造を概略的に示す断面図 である。 第 1 図に示すように、 サファィァ基体 1 7 0 1上には、 G a N ノ ッファ層 1 7 0 2、 n— G a N層 1 7 0 3、 n— A l G a Nクラッ ド 層 1 7 0 4、 n— G a N光ガイ ド層 1 7 0 5、 G a !-x I n XN / G a I nyN ( 0 < y < x < 1 ) からなる多重量子井戸 （MQW) 活性層 1 Ί 0 6、 p— G a N光ガイ ド層 1 7 0 7、 p— A l G a Nクラッ ド層 1 7 0 8、 ρ— G a Nコンタク ト層 1 7 0 9が有機金属気相成長 （M〇 V P E ： Metalorganic Vapor Phase Epitaxy) 法により結晶成長して堆積し ている。 そして、 p— G a Nコンタク ト層 1 7 0 9上に 3 ΠΙ程度の幅 のリ ッジス トライプが形成され、その両側は S i 〇21 7 1 1などの絶縁 膜によって埋め込まれている。リ ッジス トライプおよび S i 〇21 7 1 1 上に例えば N iノ A uからなる p電極 1 7 1 0が、 また一部を n— G a N層 1 7 0 3が露出するまでエッチングした表面に例えば T i Z A 1 からなる n電極 1 7 1 2がそれぞれ形成されている。
以上のように構成された半導体レーザにおいて n電極 1 7 1 2を接 地し、 p電極 1 7 1 0に順方向の電圧を印加すると、 MQW活性層 1 7 0 6に向かって p電極 1 7 1 0側からホールが、 また n電極 1 7 1 2側 から電子がそれぞれ注入される。 その結果、 MQW活性層 1 7 0 6内で 光学利得が生じ、 発振波長 4 0 0 nm帯のレーザ発振を起こす。 ここで MQW活性層 1 7 0 6の材料である G a i I nxN/G a i-y I nyN薄膜 の組成および膜厚によって発振波長は変化する。 現在では、 室温以上で の連続発振が実現されている。 また、 これらの技術を応用した高出力半 導体回路の研究も行われており、 無線通信用半導体素子などの分野で実 現が期待されている。
G a N系結晶を成長させるための基板としては、 サファイア、 S i C (シリコン ·カーボン） 、 または S i (シリコン） などが用いられるが、 いずれの基板も G a Nと格子整合しないため、 結晶成長が困難となる。 このため、 転位 （刃状転位、 らせん転位、 混合転位） が多く、 例えばサ フアイァ基体または S i C基板を用いた場合では、 約 1 X 1 09c m 2の 転位が存在する。 その結果、 半導体レーザの閾値電流の増大および信頼 性の低下を引き起こしている。
公知文献である第 1の論文 「 j o u r n a 1 o f M a t e r i a 1 R e s e r a c h, V o l . 1 4 ( 1 9 9 9 ) p p . 2 7 1 6 — 2 7 3 1」 では、 転位密度低減の方法として選択横方向成長 （E L〇 G ： Epitaxial Lateral Over Growth) が提案されている。 これは格子不 整合が大きな系において、 貫通転位を低減させる方法として有効である, 第 2図は、 E L OGによって形成した G a N結晶の構造を模式的に示 した断面図である。 サフアイァ基体 1 8 0 1上には M〇 V P E法などに より G a N結晶 1 8 0 2を形成されている。 この G a N結晶 1 8 0 2の 上に S i O21 8 0 3が C VD (Chemical Vapor Deposition) 法などに よって形成されている。 この S i 〇21 8 0 3は、 フォ トリソグラフィ一 およびエッチングによってストライプ状に加工されている。 G a N結晶 1 8 0 2の露出した部分を種結晶として選択成長により G a N系半導 体層 1 8 0 4が堆積されている。 成長方法としては、 MO V P E法また はハイ ドライ ド気相成長法 （HVP E法） が用いられる。 前述した種結 晶の上部には約 1 x 1 09c m-2 と転位の多い領域 1 8 0 6が存在するが， 横方向成長した領域 1 8 0 5は転位密度が l x l 07c n 2程度まで低減 できている。 そして、 この転位の少ない領域 1 8 0 5の上部に活性領域 を形成することで信頼性を向上させようとしている。 なお、 第 2図中の その他の構成については、 第 1図に示した従来の半導体レーザの場合と 同様であるので、 同一符号を付して説明を省略する。
一方、最近になって、 G a N基板を作製する研究が盛んになつている。 公知文献である第 2の論文 「 J a p a n e s e J o u r n a l o f A p p l i e d P h y s i c s . V o l . 3 7 ( 1 9 9 8 ) p p . L 3 0 9 _ L 3 1 2」 には、 サフアイァ基体上に成長した G a N系半導 体層においてサフアイァ基体を研磨で削除することにより G a N基板 を得る方法が示されている。 また、 第 3の論文 「 J a p a n e s e J o u r n a 1 o f A p p l i e d P h y s i c s , V o l . 3 8 ( 1 9 9 9 ) p p . L 2 1 7— L 2 1 9」 には、 N d : YAGレーザ の第 3高調波 （波長 3 5 5 nm) を利用したレーザ光を照射することに より、 サファイア基体付近で G a N系半導体層を分離 （リフトオフ） す る方法が示されている。 このようにレーザ光を照射することによって G a N系半導体層を分離することができるのは、 サフアイァ基体付近の G a N系半導体層が低品質でキヤリァ濃度が高いことが原因であるとさ れている。
なお、 関連技術として、 特開平 1 1 — 1 9 1 6 5 7号公報には窒化物 半導体の成長方法が、 特開 2 0 0 1 — 9 3 8 3 7号公報には半導体薄膜 構造とその作製法がそれぞれ開示されている。
しかしながら、 前述した第 2、 第 3の論文で示されている方法では、 サファイアと G a Nとの熱膨張係数差により、 サファイア基体から G a N系半導体層を分離する際に G a N系半導体層にクラックが多数発生 するため、 2インチウェハーレベルの大面積 G a N基板を得ることがで きない。 また、 これらの方法では、 サファイア基体と G a N系半導体層 との分離の制御が容易ではないという問題がある。
また、 サファイア基体の格子定数とその上に成長させた G a N系半導 体層の格子定数との差が大きいために、 サフアイァ基体の上に G a N系 半導体層が積層されている半導体装置においては、 G a N系半導体層側 に応力がかかる構造となっている。 そのため、 電気的特性が低下し、 し かも歩留まりおよび生産性などの信頼性も低下する。 したがって、 サフ アイァ基体と G a N系半導体層とを分離して、 G a N系半導体基板上に 素子を形成することが必要となっている。
本発明はこのような事情に鑑みてなされており、 その目的は、 サファ ィァ基体と G a N系半導体層との分離の制御性に優れた窒化物系半導 体基板の製造方法を提供することにある。
〔発明の開示〕
前述した目的を達成するために、 本発明に係る窒化物系半導体基板の 製造方法は、 基体上に第 1の窒化物系半導体層を堆積させる工程と、 前 記第 1 の窒化物系半導体層をリ ッジ部およびリセス部を有する形状に 加工する工程と、 前記リッジ部の側面および前記リセス部の底面を非晶 質絶縁膜で被覆する工程と、 前記第 1の窒化物系半導体層の前記非晶質 絶縁膜で被覆されていない領域を種結晶として第 2の窒化物系半導体 層を成長させる工程と、 前記種結晶とされた領域にレーザ光を照射する ことにより、 前記りッジ部と前記第 2の窒化物系半導体層とを分離させ る工程とを有する。
また、 前記発明に係る窒化物系半導体基板の製造方法において、 前記 分離させる工程の前に、 前記第 1および前記第 2の窒化物系半導体層が 堆積された前記基体に対して熱ァニールを施す工程を有することが好 ましい。
また、 前記発明に係る窒化物系半導体基板の製造方法において、 前記 レーザ光の波長が 1 9 0 n m以上 5 5 0 n m以下であることが好まし い。
また、 前記発明に係る窒化物系半導体基板の製造方法において、 前記 リ ッジ部はリ ッジス トライプであり、 そのス トライプの方向は窒化物の < 1— 1 0 0 >方向であることが好ましい。
また、 本発明に係る窒化物系半導体装置の製造方法は、 基体上に第 1 の窒化物系半導体層を堆積させる工程と、 前記第 1の窒化物系半導体層 をリ ッジ部およびリセス部を有する形状に加工する工程と、 前記リ ッジ 部の側面および前記リセス部の底面を非晶質絶縁膜で被覆する工程と、 前記第 1 の窒化物系半導体層の前記非晶質絶縁膜で被覆されていない 領域を種結晶として第 2の窒化物系半導体層を成長させる工程と、 前記 第 2の窒化物系半導体層の上に、 活性層を導電型の異なる半導体層で挟 んだ活性層構造を含む層を堆積させる工程と、 前記種結晶とされた領域 にレーザ光を照射することにより、 前記リ ッジ部と前記第 2の窒化物系 半導体層とを分離させる工程とを有する。
また、 本発明に係る窒化物系半導体基板の製造方法は、 基体上に第 1 の窒化物系半導体層を堆積させる工程と、 前記第 1 の窒化物系半導体層 の上に第 2の窒化物系半導体層を堆積させる工程と、 前記第 1および前 記第 2 の窒化物系半導体層をリ ッジ部およびリセス部を有する形状に 加工する工程と、 前記リ ツジ部の側面および前記リセス部の底面を非晶 質絶縁膜で被覆する工程と、 前記第 2の窒化物系半導体層の前記非晶質 絶縁膜で被覆されていない領域を種結晶として第 3の窒化物系半導体 層を成長させる工程と、 前記種結晶とされた領域にレーザ光を照射する ことにより、 前記リ ツジ部と前記第 2の窒化物系半導体層とを分離させ る工程とを有する。
また、 前記発明に係る窒化物系半導体基板の製造方法において、 前記 分離させる工程の前に、 前記第 3の窒化物系半導体層の上に、 活性層を 導電型の異なる半導体層で挟んだ活性層構造を含む層を堆積させるェ 程を有することが好ましい。
また、 前記発明に係る窒化物系半導体基板の製造方法において、 前記 分離させる工程の前に、 前記第 1、 前記第 2および前記第 3の窒化物系 半導体層が堆積された前記基板に対して熱ァニールを施す工程を有す ることが好ましい。
また、 前記発明に係る窒化物系半導体基板の製造方法において、 前記 リ ッジ部はリ ッジス トライプであり、 そのス トライプの方向は窒化物の
< 1— 1 0 0〉方向であることが好ましい。
また、 前記発明に係る窒化物系半導体基板の製造方法において、 前記 レーザ光の波長が 1 9 0 n m以上 5 5 0 n m以下であることが好まし い。
また、 前記発明に係る窒化物系半導体基板の製造方法において、 前記 第 2の窒化物系半導体層は、 3元以上であって I I I一 V族の半導体化合 物からなることが好ましい。
また、 前記発明に係る窒化物系半導体基板の製造方法において、 前記 第 2の窒化物系半導体層のバンドギャップは、 前記第 3の窒化物系半導 体層のバンドギャップよりも小さいことが好ましい。
また、 前記発明に係る窒化物系半導体基板の製造方法において、 前記 第 2の窒化物系半導体層は、 少なく とも A s を含んでいることが好まし い。
また、 前記発明に係る窒化物系半導体基板の製造方法において、 前記 第 2の窒化物系半導体層は、 少なく とも I nを含んでいることが好まし い。
また、 前記発明に係る窒化物系半導体基板の製造方法において、 前記 第 2の窒化物系半導体層は、 少なく とも Pを含んでいることが好ましい, また、 本発明に係る窒化物系半導体装置の製造方法は、 基体上に第 1 の窒化物系半導体層を堆積させる工程と、 前記第 1 の窒化物系半導体層 の上に第 2の窒化物系半導体層を堆積させる工程と、 前記第 1および前 記第 2の窒化物系半導体層をリ ッジ部およびリセス部を有する形状に 加工する工程と、 前記リ ッジ部の側面および前記リセス部の底面を非晶 質絶縁膜で被覆する工程と、 前記第 2の窒化物系半導体層の前記非晶質 絶縁膜で被覆されていない領域を種結晶として第 3 の窒化物系半導体 層を成長させる工程と、 前記第 3の窒化物系半導体層の上に、 活性層を 導電型の異なる半導体層で挟んだ活性層構造を含む層を堆積させるェ 程と、 前記種結晶とされた領域にレーザ光を照射することにより、 前記 リ ッジ部と前記第 2の窒化物系半導体層とを分離させる工程とを有す る。
本発明の前記目的、 他の目的、 特徴、 及び利点は、 添付図面参照の下、 以下の好適な実施態様の詳細な説明から明らかにされる。
〔図面の簡単な説明〕
第 1図は、 従来の G a N系半導体レーザの構造を概略的に示す断面図 である。
第 2図は、 E L O Gによって形成した G a N結晶の構造を模式的に示 した断面図である。
第 3図 （ a ) は本発明の実施の形態 1 に係る製造方法によって製造さ れた G a N系半導体基板の構成を示す断面図であり、 第 3図 （ b ) はそ の製造工程において G a N系半導体基板と分離された基板の構成を示 す断面図である。
第 4図 （ a ) から第 4図 （d ) は、 本発明の実施の形態 1に係る製造 方法の工程を示す断面図である。
第 5図 （ a ) は本発明の実施の形態 2に係る製造方法によって製造さ れた半導体レーザの構成を示す断面図であり、 第 5図 （ b ) はその製造 工程において半導体レーザと分離された基板の構成を示す断面図であ る。
第 6図 （ a) から第 6図 （ e ) は、 本発明の実施の形態 2に係る製造 方法の工程を示す断面図である。
第 7図 （ a) は本発明の実施の形態 3に係る製造方法によって製造さ れた半導体レーザの構成を示す断面図であり、 第 7図 （b) はその製造 工程において半導体レーザと分離された基板の構成を示す断面図であ る。
第 8図 （ a) から第 8図 （d) は、 本発明の実施の形態 3に係る製造 方法の工程を示す断面図である。
第 9図 （ a) は本発明の実施の形態 4に係る製造方法によって製造さ れた半導体レーザの構成を示す断面図であり、 第 9図 （b) はその製造 工程において半導体レーザと分離された基板の構成を示す断面図であ る。 - 第 1 0図 （ a) から第 1 0図 （ e ) は、 本発明の実施の形態 4に係る 製造方法の工程を示す断面図である。
第 1 1図は、 窒化物結晶の吸収端波長と格子定数との関係を示すダラ フである。
〔発明を実施するための最良の形態〕
以下、 本発明の実施の形態について図面を参照しながら詳細に説明す る。 なお、 以下では窒化物系半導体層の成長方法として MOV P E法を 例示するが、 その他にも、 HV P E法、 C VD法など、 窒化物系半導体 層を成長させるためにこれまで提案されているすべての方法を利用す ることが可能である。 また、 各図面においては誇張して示す場合がある ので、 図面中の寸法は実際の場合と必ずしも一致していない。
(実施の形態 1 )
第 3図 （ a) は実施の形態 1に係る製造方法によって製造された G a N系半導体基板の構成を示す断面図であり、 第 3図 （ b) はその製造ェ 程において G a N系半導体基板と分離された基板の構成を示す断面図 である。 また、 第 4図 （ a ) から第 4図 （d) は、 本実施の形態に係る 製造方法の工程を示す断面図である。
第 3図 （ a) において、 符号 3 0 5は G a N系半導体基板を示してい る。 また、 第 3図 （b) において、 符号 3 0 1はサファィァ基体を示し ており、 このサフアイァ基体 3 0 1上には G a N層 3 0 2が形成されて いる。 G a N層 3 0 2は複数のリッジストライプ 3 0 2 aおよびリセス 部 3 0 2 bを有するように加工されており、 そのリ ッジストライプ 3 0 2 aの側面およびリセス部 3 0 2 bの底面には非晶質絶縁膜である S i Nx層 3 0 3が形成されている。 後述するように、 第 3図 （ a) に示 す G a N系半導体基板 3 0 5は、 第 3図 （b) に示すサファイア基体 3 0 1などと分離されることによって製造される。
次に、 本実施の形態に係る製造方法の詳細について説明する。
まず、サフアイァ基体 3 0 1の表面を酸溶液により洗浄する。その後、 洗浄したサフアイァ基体 3 0 1 を MO V P E装置の反応炉内のサセプ 夕に保持し、 反応炉を真空排気する。 続いて、 反応炉内を圧力が約 4 0 k P aの水素雰囲気とし、 温度を約 1 1 0 0 °Cまで昇温してサファイア 基体 3 0 1 を加熱し、 表面のサーマルクリーニングを約 1 0分間実施す る。
次に反応炉を約 5 0 0 °Cまで降温した後、 サファイア基体 3 0 1上に. 供給量が 2 5 mm o 1 /m i nのトリメチルガリウム （TMG) 、 供給 量が 7. 5 L /m i nのアンモニア （NH3) ガス、 およびキャリアガス としての水素を同時に供給する。 これにより、 厚さが 2 0 nmの G a N よりなる低温バッファ層を成長させる。
その後、 1 0 2 0 °Cまで昇温させ、 T M Gと N H 3とを供給すること により、 G a N層 3 0 2を堆積する （第 4図 （ a ) ) 。 このとき、 その 表面は C面になっている。
次に、 フォ トリソグラフィ一技術、 ドライエッチング技術を用いて G a N層 3 0 2をリセス状 （凹状） に加工し、 周期的なリ ッジス トライプ を形成する。 そして、 E C Rスパッ夕などの絶縁膜堆積技術を用いて、 リ ッジス トライプ 3 0 2 aの側面およびリセス部 3 0 2 bの底面に非 晶質絶縁膜である S i Nx 層 3 0 3 (厚さ 1 0 nm) を堆積する （第 4 図 （ b) ) 。
このとき G a N層 3 0 2 に形成されたリ ッジス トライプ 3 0 2 aの 周期 Fは 1 6 /_imであり、 その幅 Tは である。 なお、 本実施の形 態ではこのようにリ ッジス トライプ 3 0 2 aの周期 Fを 1 とし、 その幅 Tを 4 mとしているが、 この値に限られるわけではない。 ここ でリ ッジス トライプ 3 0 2 aの周期 Fが大きすぎると後述するエアギ ヤップを良好な形状で得ることができなくなる。 一方、 その周期 Fが小 さすぎると転位の低減効果が少なくなる。 したがって、 リ ッジス トライ プ 3 0 2 aの周期 Fは 5 mから 1 0 O im程度が好ましく、 1 O /zm から 5 0 m程度がより好ましい。 また、 リ ッジス トライプ 3 0 2 aの 幅 Tも広すぎた場合には転位の低減効果が少なくなり、 狭すぎると後述 する種結晶としての領域が小さくなるため G a N系半導体層の結晶性 が低くなる。 そのため、 リ ッジス トライプ 3 0 2 aの幅 Tは 1 mから 1 0 m程度が好ましく、 2 H mから ^ a m程度がより好ましい.。
G a N層 3 0 2に形成されたリ ッジス トライプ 3 0 2 aのス トライ プの方向は、 G a Nの < 1 ー 1 0 0 >方向である。 これは、 後述するよ うにして得られる G a N系半導体基板を半導体レーザに用いる場合に、 共振器の長手方向とス トライプの方向とがー致するため好ましいから である。 なお、 ここでぐ 1 — 1 0 0 >方向とは、 <1Ϊ00〉方向を意味し ており、 本明細書および請求の範囲においては同様に表記することにす る。
リ ッジス トライプ 3 0 2 aの頂上に露出した G a N層 3 0 2の C面 (第 4図 （ b) 中の拡大図における符号 3 0 2 cで示した領域） を種結 晶として、 G a N系半導体層 3 0 5 を順次結晶成長させて堆積する （第 4図 （ c ) ) 。 これにより、 S i Nx層 3 0 3と G a N系半導体層 3 0 5との間にはエアギャップ 3 0 4が形成される。 このように、 本実施の 形態においては、 領域 3 0 2 C上のみで結晶成長させ、 他の領域上、 例 えばリ ッジス トライプ 3 0 2 a上またはリセス部 3 0 2 b上では結晶 成長させない。 なお、 G a N系半導体層 3 0 5はエアギャップ 3 0 4の 中央部付近で合体し合体部 4 0 1 を形成している。
その後、 サフアイァ基体 3 0 1の裏面より G a N系半導体層 3 0 5の 種結晶となっている G a N層 3 0 2中の領域 3 0 2 cの全部または一 部に紫外レーザ光 4 0 2 (N d ： Y A Gレーザ第 3高調波 （波長 3 5 5 nm) ) を照射する。 これにより、領域 3 0 2 cが光化学的に劣化する。 その結果、 サファイア基体 3 0 1 と G a N系半導体層 3 0 5とが分離さ れる。
このようにして第 1図 （ a ) に示される G a N系半導体層 3 0 5、 す なわち G a N系半導体基板 3 0 5を製造することができる。
ところで、 前述したように、 サファイア基体 3 0 1 と G a N系半導体 層 3 0 5とをレーザを用いて分離する工程の前段階として、 結晶成長後 の基板を開管石英管に搬送し、 窒素雰囲気中にて約 1 0 0 0 °Cで 6時間 程度の熱ァニールを施す工程を行うことにより、 当該分離する工程を効 果的に実施することができる。 この場合、 G a N層 3 0 2からの窒素原 子抜け等のダメージを考慮すると、 ァニール温度は 1 2 0 0 °Cまでが望 ましい。
また、 サファイア基体 3 0 1 と G a N系半導体層 3 0 5とをレーザを 用いて分離する工程において、 レーザ光の波長は 1 5 0 nmから 4 0 0 n mの範囲であることが望ましい。 さらに、 照射するレーザビームのフ オーカス位置はビームウェス トが G a N系半導体層 3 0 5の種結晶付 近となっている G a N層 1 0 2の領域とし、 その領域でレーザ光のエネ ルギー密度を急激に大きく して行う方が望ましい。
また、 レーザビームの走査方法としては主に、 （ 1 ) ガルバノミラー と f 一 Θ レンズとの組み合わせ、 （ 2 ) ポリゴンミラ一と f — Θ レンズ との組み合わせ、 （ 3 ) X — yステージによる移動の 3つの方法が考え られる。 ビームのフォーカス位置を正確に保持するためには、 （ 3 ) の X — yステージを移動する方法で走査することが望ましい。 ここで、 走 査する方向はス トライプの方向、 すなわち G a Nの < 1 一 1 0 0 >方向 であることが望ましい。
本実施の形態の場合、 サフアイァ基体 3 0 1 と G a N系半導体層 3 0 5とを分離する工程において、 G a N層 3 0 2に形成されたリ ッジス ト ライプ 3 0 2 aの側面およびリセス部 3 0 2 bの底面、 ならびに再成長 結晶で囲まれたエアギャップ部分が存在するため、 再成長した G a N系 半導体層が基板に癒着することがほとんどない。 そのため、 従来技術と 比べてサファイア基体と G a N系半導体層とを容易に分離することで き、 分離後の G a N系半導体層 （すなわち、 G a N系半導体基板） の品 質も高い。
この品質、 すなわち結晶性について、 以下、 説明する。 G a N層 3 0 2に含まれる結晶欠陥は、 G a N層 3 0 2上に新たな半導体層を成長さ せた際に、 真上方向に成長する。 このため、 リ ッジス トライプ 3 0 2 a の直上に位置する G a N系半導体基板 3 0 5の領域は、 転位密度 （結晶 欠陥の頻度）が約 1 X 1 09 c m— 2程度の高転位密度領域となっている。 一方、 リセス部 3 0 2 bの直上に位置する G a N系半導体基板 3 0 5の 領域は、 転位密度が約 1 X 1 07 c m_2程度の低転位密度領域となって いる。 活性層においては転位密度が低いことが望まれるため、 この G a N系半導体基板 3 0 5上に半導体層を成長させて半導体レーザ素子を 得る際には、 活性層と低転位密度領域とが重なり合う、 すなわち、 低転 位密度領域の直上に活性層が位置することが望ましい。 このことは、 後 述する実施の形態においても同様である。
なお、 本実施の形態では、 G a N層 3 0 2に周期的なリ ッジス トライ プを設けているが、 これに代わって周期的な格子上のリ ッジを設けた場 合でも同様の効果が得られる。
もちろん、 これらの発明は以上の例に限定されるわけではなく、 細部 については様々な態様が可能であることは言うまでもない。
(実施の形態 2 )
本発明の実施の形態 2では、 G a N系半導体層の上に活性層構造が形 成されている半導体レーザの製造方法を示す。
第 5図 （ a ) は本実施の形態に係る製造方法によって製造された半導 体レーザの構成を示す断面図であり、 第 5図 （b) はその製造工程にお いて半導体レーザと分離された基板の構成を示す断面図である。 また、 第 6図 （ a) から第 6図 （ e ) は、 本実施の形態に係る製造方法の工程 を示す断面図である。
第 5図 （ a ) において、 符号 1 0 5は G a N系半導体基板を示してい る。 この G a N系半導体基板 1 0 5の上には、 n— A 1 OJG a o.9NZ n — G a N超格子コン夕ク ト層 1 0 6、 n - A 10.03G a N0.97Nクラッ ド 層 1 0 7が堆積されている。 n— A 10.03G a N0.97Nクラッ ド層 1 0 7 は周期的なリ ッジス トライプ 1 0 2 aおよびリセス部 1 0 2 bを有す るように加工されている。 このリ ッジス トライプ 1 0 2 aおよびリセス 部 1 0 2 bのうちの一部のリ ツジス トライプ 1 0 2 aの側面およびリ セス部 1 0 2 bの底面には S i Nx 層 1 0 8が形成されている。 また、 それらのリ ッジス トライプ 1 0 2 aの表面上には、 その表面を種結晶と して成長された n— G a N光ガイ ド層 1 1 0、 多重量子井戸 （MQW) 活性層 1 1 1、 p— G a N光ガイ ド層 1 1 2、 p _ A 10.07G a 0.93Nク ラッ ド層 1 1 3が堆積されている。
p - A 10.07 G a 0.93 クラッ ド層 1 1 3の上には、 リ ッジ状に加工さ れた p— G a N層 1 1 4および p電極 1 1 5が形成されている。 またリ ッジ状の P _ G a N層 1 1 4および p電極 1 1 5が形成されていない p— A 10.07 G a 0.93Nクラッ ド層 1 1 3の領域には、 絶縁膜 1 1 6が形 成されている。 また、 p電極 1 1 5および絶縁膜 1 1 6上に配線電極 1 1 8が形成されている。
また、 n— A 10.03G a0.97Nクラッ ド層 1 0 7に形成されているリ ッジス トライプおよびリセス部のうちの一部のリ ッジス トライプの側 面およびリセス部の底面には絶縁膜 1 1 6が形成されている。 そして、 そのうちの 1つのリ ッジス トライプの上には n電極 1 1 7が、 その n電 極 1 1 7および絶縁膜 1 1 6の上には配線電極 1 1 9がそれぞれ形成 されている。
また、 第 5図 （ b) において、 符号 1 0 1はサファイア基体を示して おり、 このサフアイァ基体 1 0 1上には G a N層 1 0 2が形成されてい る。 G a N層 1 0 2は複数のリ ッジス トライプ 1 0 2 aおよびリセス部 1 0 2 bを有するように加工されており、 そのリ ッジス トライプ 1 0 2 aの側面およびリセス部 1 0 2 bの底面には非晶質絶縁膜である S i Nx層 1 0 3が形成されている。
後述するように、 第 5図 （ a) に示す半導体レーザは、 第 5図 （b) に示すサファイア基体 1 0 1 と分離されることによって製造される。 次に、 本実施の形態に係る製造方法の詳細について説明する。
実施の形態 1の場合と同様にして、 サフアイァ基体 1 0 1の表面のサ 一マルクリーニングを実施した後、 M〇 V P E装置の反応炉内を約 5 0 0 °Cにまで降温させ、 サファイア基体 1 0 1上に厚さが 2 O nmの G a Nよりなる低温バッファ層を成長させる。
その後、 1 0 2 0 °Cまで昇温させ、 TMGと NH3 とを供給すること により、 サフアイァ基体 1 0 1上に G a N層 1 0 2を堆積する （第 6図 ( a) ) 。 このとき、 その表面は C面になっている。
次に、 フォ トリソグラフィー技術、 ドライエッチング技術を用いて G a N層 1 0 2をリセス状 （凹状） に加工し、 周期的なリ ッジス トライプ 1 0 2 aを形成する。 そして、 E C Rスパッ夕などの絶縁膜堆積技術を 用いて、 リ ッジス トライプ 1 0 2 aの側面およびリセス部 1 0 2 bの底 面に非晶質絶縁膜である S i Nx層 1 0 3 (厚さ 1 0 nm) を堆積する (第 6図 （b) ) 。
このときリ ッジス トライプ 1 0 2 aの周期 Fは 1 6 m、 その幅 Tは である。 本実施の形態でも、 実施の形態 1の場合と同様に、 この リ ッジス トライプ 1 0 2 aの周期 Fは 5 mから 1 0 0 m程度が好 ましく、 1 0 mから 5 0 m程度がより好ましい。 また、 リ ツジス ト ライプの幅 Tは 1 a mから 1 0 m程度が好ましく、 2 mから 8 m 程度がより好ましい。
また、 G a N層 1 0 2のリ ッジス トライプ 1 0 2 aのス トライプの方 向は、 G a Nの < 1 _ 1 0 0 >方向である。 これは、 共振器の長手方向 とス トライプの方向とがー致するためである。
リ ッジの頂上に露出した G a N層 1 0 2の C面 （第 6図 （b) 中の拡 大図における符号 1 0 2 cで示した領域） を種結晶として、 n _ A 1 cos G a0.97N層 1 0 5 (厚さ 2 ΓΠ) 、 n - A 10.i G a 0.9N / n - G a N 超格子コンタク 卜層 1 0 6 (厚さ 2 ΠΙ) 、 および n _A l 0.03G a 0.97 Nクラッ ド層 1 0 7 (厚さ 0. 5 m) を減圧 MO V P E法により順次 堆積する （第 6図 （ c ) ) 。 これにより、 S i Nx 層 1 0 3と n— A 1 cos G a 0.97N層 1 0 5との間にはエアギャップ 1 0 4が形成される。 こ のように、 本実施の形態においては、 領域 1 0 2 c上のみで結晶成長さ せ、 他の領域上、 例えばリ ッジス トライプ 1 0 2 a上およびリセス部 1 0 2 b上では結晶成長させない。 なお、 n— A 10.03G a 0.97N層 1 0 5 はエアギャップ 1 0 4の中央部付近で合体し合体部 2 0 1 を形成して いる。 '
次に、 n— A 1 G a Nクラッ ド層 1 0 7をリセス状（凹状）に加工し、 周期的なリ ッジス トライプを形成する。 このとき、 エッチングが n— A l G ao.gNZ n— G a N超格子コンタク ト層 1 0 6まで至ってもか まわない。 そしてリ ッジス トライプの側面およびリセス部の底面に S i Nx 層 1 0 8 (厚さ 1 0 nm) を堆積する （第 6図 （d) ) 。 このとき リ ッジス トライプの周期は 1 6 m、 その幅は約 3 mである。 なお、 幅が約 3 t mのリ ッジス トライプは、 第 6図 （ d) に示すように、 エア ギャップ 1 0 4上部の貫通転位が少ない領域に形成されている。
リ ッジの頂上に露出した n— A 10.07 G a 0.93Nクラッ ド層 1 0 7の C 面を種結晶として、 n— G a N光ガイ ド層 1 1 0 (厚さ 0. 2 / m) 、 多重量子井戸（MQW)活性層 1 1 1、 p— G a N光ガイ ド層 1 1 2 (厚 さ 0. 1 m)、 p— A 10.07G a0.93Nクラッ ド層 1 1 3 (厚さ 2 ;U m)、 および p— G a N層 1 1 4を減圧 MO V P E法により順次堆積する （第 6図 （ e ) ) 。 これにより、 S i Nx 層 1 0 8 と p— G a N光ガイ ド層 1 1 2および p _ A 10.07 G a 0.93Nクラッ ド層 1 1 3 との間にエアギヤ ップ 1 0 9が形成される。 なお、 p— A 10.07G a 0.93Nクラッ ド層 1 1 3はエアギャップ 1 0 9の中央部付近で合体している。
次に、 第 6図 （ e ) には示していないが、 第 5図 （ a) に示すように、 p— G a N層 1 1 4上に p電極 1 1 5を堆積し、 p電極 1 1 5、 p— G a N層 1 1 4、 および ρ— A l G a Nクラッ ド層 1 1 3を幅 5 m程度 のリ ッジ状に加工する。 露出した ρ— A 10.07 G a 0.93Nクラッ ド層 1 1 3上には S i 〇2 などの絶縁膜 1 1 6を被覆し、 電流狭窄構造を形成す る。 絶縁膜 1 1 6の形成方法は、 E C Rスパッ夕技術を用いる。 p電極 1 1 5および絶縁膜 1 1 6上には A uからなる厚さ 5 mの配線電極 1 1 8が形成される。 また、 同じく第 5図 （ a ) に示すように、 n— A 10.03 G a N 0.97Nクラッ ド層 1 0 7に形成されているリ ッジス トライプ およびリセス部のうちの一部のリ ッジス 卜ライプの側面およびリセス 部の底面には絶縁膜 1 1 6を被覆する。 そして、 そのうちの 1つのリツ ジス トライプの上には n電極 1 1 7が、 その n電極 1 1 7および絶縁膜 1 1 6の上には配線電極 1 1 9がそれぞれ形成される。
その後、 第 6図 （ e ) に示すように、 サフアイァ基体 1 0 1の裏面よ り n— A 10.03 G a 0.97N 1 0 5の種結晶となっている G a N層 1 0 2の 領域 1 0 2 cの全部または一部に紫外レーザ光 2 0 2 (N d : YAGレ —ザ第 3高調波 （波長 3 5 5 nm) ) を照射する。 これにより、 領域 1 0 2 cが光化学的に劣化し、 その結果サファイア基体とそのサフアイァ 基体上に成長させた G a N系結晶とが分離される。
このようにして第 5図 （ a ) に示される半導体レーザを製造すること ができる。
以上のように、 サフアイァ基体 1 0 1 と G a N系半導体層 1 0 5とを レーザを用いて分離する工程の前段階として、 実施の形態 1において示 した方法で熱ァニールを施すと、 当該分離する工程を効果的に実施する ことができる。 また、 加工用のレーザビームの走査方法として、 X — y ステージを移動する方法を採用することが望ましい点も、 実施の形態 1 の場合と同様である。
以上のように、 サフアイァ基体 1 0 1 と G a N系半導体層 1 0 5とを 分離する工程において、 リッジス トライプ 1 0 2 aの側面およびリセス 部 1 0 2 bの底面、 ならびに再成長結晶で囲まれたエアギャップ部分が 存在するため、 再成長した G a N系半導体層が基板に癒着することがほ とんどない。 そのため、 従来技術と比べて容易に分離することでき、 分 離後の G a N系半導体層の品質も高い。
なお、 本実施の形態では G a N層 1 0 2に周期的なリ ッジストライプ を設けているが、 これに代わって、 周期的な格子上のリ ッジを設けた場 合でも同様の効果が得られる。
もちろん、 これらの発明は以上の例に限定されるものではなく、 細部 については様々な態様が可能であることは言うまでもない。
(実施の形態 3 )
本発明に係る実施の形態 3では、 基板分離層を設けることによって、 容易に基板と分離することができる G a N系半導体基板の製造方法に ついて示す。
第 7図 （ a ) は本実施の形態に係る製造方法によって製造された G a N系半導体基板の構成を示す断面図であり、 第 7図 （b ) はその製造ェ 程において G a N系半導体基板と分離された基板の構成を示す断面図 である。 また、 第 8図 （ a) から第 8図 （d) は、 本実施の形態に係る 製造方法の工程を示す断面図である。
第 7図 （ a) において、 符号 7 0 6は G a N系半導体基板を示してい る。 また、 第 7図 （b) において、 符号 7 0 1はサフアイァ基体を示し ており、 このサファイア基体 7 0 1上には G a N層 7 0 2が形成されて いる。 G a N層 7 0 2は複数のリッジストライプ 7 0 2 aおよびリセス 部 7 0 2 bを有するように加工されており、 そのリッジストライプ 7 0 2 aの側面およびリセス部 7 0 2 bの底面には非晶質絶縁膜である S i Nx層 7 0 4が形成されている。
また、 第 7図 （ b ) において、 符号 7 0 1はサファイア基体を示して おり、 このサフアイァ基体 7 0 1上には G a N層 7 0 2が形成されてい る。 G a N層 7 0 2は複数のリッジストライプ 7 0 2 aおよびリセス部 7 0 2 bを有するように加工されており、 そのリッジストライプ 7 0 2 aの側面およびリセス部 7 0 2 bの底面には非晶質絶縁膜である S i Nx層 7 0 4が形成されている。
後述するように、 第 7図 （ a ) に示す G a N系半導体基板 7 0 6は、 第 7図 （b) に示すサフアイァ基体 7 0 1などと分離されることによつ て製造される。
次に、 本実施の形態に係る製造方法の詳細について説明する。
まず、 実施の形態 1の場合と同様にして、 サフアイァ基体 7 0 1の表 面のサーマルクリーニングを行った後、 MOV P E装置の反応炉内を約 5 0 0 °Cにまで降温させ、 サファイア基体 7 0 1上に厚さが 2 O nmの G a Nよりなる低温バッファ層を成長させる。
その後、 1 0 0 0でにまで昇温させ、 TMGと NH3 とを供給するこ とにより、 サフアイァ基体 7 0 1上に G a N層 7 0 2を堆積する。 続い て、 NH3、 アルシンおよび TMGを供給して厚さが約 1 0 O nmの G a N 0.96 A s 0.04よりなる基板分離層 7 0 3を成長させる （第 8図 （ a) )。 このとき、 その表面は C面になっている。 この基板分離層 7 0 3は、 後 に積層される G a N系半導体層と比べてバンドギヤ ップエネルギーが 小さく、 相分離を起こしやすい窒化物半導体層である。
本実施の形態では基板分離層 7 0 3の材料を G a No.96A s 0.04として いるが、 これに限定されるわけではなく、 3元以上であって III一 V 族 の半導体化合物であればよい。 例えば、 反応炉内を約 8 0 0 とし、 ト リチメルインジウム （TM I ) および TMGと、 キャリアガスとしての 窒素とを供給することにより厚さが約 1 0 O n mの I n0.2G a0.8Nよ りなる基板分離層 7 0 3を成長させるようにしてもよい。 また、 NH3、 ホスフィ ン （P H3) および TMGを供給することにより厚さが約 1 0 0 nmの G a N0.96P0.04よりなる基板分離層 7 0 3を成長させるようにし てもよい。
次に、 フォ トリソグラフィ一技術、 ドライエッチング技術を用いて G a N層 7 0 2および基板分離層 7 0 3をリセス状 （凹状） に加工し、 周 期的なリ ッジス トライプ 7 0 2 aを形成する。 そして、 E C Rスパッ夕 などの絶縁膜堆積技術を用いて、 リ ッジス トライプ 7 0 2 aの側面およ びリセス部 7 0 2 bの底面に非晶質絶縁膜である S i Nx 層 7 0 4 (厚 さ 1 0 nm) を堆積する （第 8図 （ b) ) 。
このときリ ッジス トライプ 7 0 2 aの周期 Fは 1 6 m、 その幅 Tは 4 mである。 本実施の形態でも、 実施の形態 1の場合と同様に、 この リ ッジス トライプ 7 0 2 aの周期 Fは 5 mから 1 0 0 ^ m程度が好 ましく、 1 0 w mから 5 0 m程度がより好ましい。 また、 リ ッジス ト ライプ 7 0 2 a部の幅 Tは 1 mから 1 0 / m程度が好ましく、 から 8 zm程度がより好ましい。
また、 このリ ッジス トライプ 7 0 2 aのス トライプの方向は、 G a N の < 1 — 1 0 0 >方向である。 これは、 後述するようにして得られる G a N系半導体基板を半導体レーザに用いる場合に、 共振器の長手方向と ス トライプの方向とがー致するため好ましいからである。
リ ッジス トライプ 7 0 2 aの頂上に露出した基板分離層 7 0 3の C 面 （第 8図中の拡大図における符号 7 0 3 cで示した領域） を種結晶と して減圧 MOV P E法によって G a N系半導体層 7 0 6 (厚さ 2 mm) を堆積する （第 8図 （ c ) ) 。 これにより、 S i Nx層 7 0 4と G a N 系半導体層 7 0 6との間にはエアギャップ 7 0 5が形成される。 このよ うに、 本実施の形態においては、 領域 7 0 3 c上のみで結晶成長させ、 他の領域上、 例えばリッジストライプ 7 0 2 aの側面またはリセス部 7 0 2 bの底面では結晶成長させない。 なお、 G a N系半導体層 7 0 6は エアギャップ 7 0 5の中央部付近で合体し合体部 8 0 1 を形成してい る。
その後、 サフアイァ基体 7 0 1の裏面より G a N系半導体層 7 0 6の 種結晶となっている基板分離層 7 0 3の領域 7 0 3 cの全部または一 部に紫外レーザ光 8 0 2 (N d ： Y AGレーザ第 3高調波 （波長 3 5 5 nm) ) を照射する。 基板分離層 7 0 3は、 熱エネルギーまたは光エネ ルギ一により劣化されやすい。 そのため、 このようにレーザ光 8 0 2を 照射することによって、 領域 7 0 3が光化学的に劣化して除去される。 その結果、 サフアイァ基体 7 0 1 とそのサフアイァ基体 7 0 1上に成長 させた G a N系半導体層 7 0 6 とが容易に分離される。
このようにして第 7図 （ a ) に示される G a N系半導体層 7 0 6、 す なわち G a N系半導体基板 7 0 6を製造することができる。
以上のように、 サファイア基体 7 0 1 と G a N系半導体層 7 0 6 とを レーザを用いて分離する工程の前段階として、 実施の形態 1において示 した方法で熱ァニールを施すと、 当該分離する工程が効果的に実施でき る。 また、 加工用のレーザビームの走査方法として、 x _ yステージを 移動する方法を採用することが望ましい点も、 実施の形態 1の場合と同 様である。
以上のように、 サフアイァ基体 7 0 1 と G a N系半導体層 7 0 6とを 分離する工程において、 リ ッジストライプ 7 0 2 aの側面およびリセス 部 7 0 2 bの底面、 ならびに再成長結晶で囲まれたエアギャップ部分が 存在するため、 再成長した窒化物系結晶が基板に癒着することがほとん どない。 そのため、 従来例と比べて容易に分離することができ、 分離後 の G a N系半導体層の品質も高い。
前述したように、 本実施の形態に係る製造方法は、 サファイア基体 7 0 1 と G a N系半導体層 7 0 6 との間に、 当該 G a N系半導体層 7 0 6 より もバン ドギャップエネルギーの小さい半導体層である基板分離層 7 0 3を積層させる工程を備えている。 この G a N系半導体層 7 0 6よ りもバンドギヤップの小さい基板分離層 7 0 3は 3元以上であって III - V族の半導体化合物からなり、 その格子不整合度が大きいために組成 が不均一になり相分離を起こしやすい。 相分離を起こした基板分離層 7 0 3は結晶性が低下し、 欠陥及びボイ ド （穴） が多数発生するため、 そ の上面にかかる応力を緩和しやすい。 このため、 相分離を起こした基板 分離層 7 0 3は熱エネルギーや光エネルギーにより劣化されやすくな り、 熱ァニール、 レーザ光の照射により基板分離層 7 0 3のみが選択的 に除去されるため、 サファイア基体 7 0 1 と G a N系半導体層 7 0 6 と を容易に分離することが可能になる。
しかしながら、 このような基板分離層 7 0 3をサフアイァ基体の全面 に設けた場合には、 サファイア基体 7 0 1 と G a N系半導体層 7 0 6 と の接合面積が大きくなるため、 G a N系半導体層 7 0 6を一様に分離す ることが困難になる。 そのため、 本実施の形態においては、 基板分離層 7 0 3 をス トライプ状に設けることでサファイア基体 7 0 1 と G a N 系半導体層 7 0 5 との接合面積を減少させている。 これにより、 そのス トライプ部分を熱ァニール及びレーザ光照射することによって、 G a N 系半導体層 7 0 6をレーザ光で劣化させることなく、 より均一にサファ ィァ基体 7 0 1 と G a N系半導体層 7 0 6 とを分離することが可能と なる。
また、 この際にサファイア基体 7 0 1上の G a N系半導体層 7 0 6に 加わる圧縮歪は、 相分離を起こした基板分離層 7 0 3によって緩和され るため、 サフアイァ基体 7 0 1から分離した G a N系半導体層 7 0 6に はクラックが発生しない。 そのため、 G a N系半導体基板の大面積化を 実現することができる。
なお、 本実施の形態では、 G a N層 7 0 2および基板分離層 7 0 3に 周期的なリッジス トライプ 7 0 2 aを設けているが、 これに代わって周 期的な格子上のリ ツジを設けた場合でも同様の効果が得られる。
もちろん、 これらの発明は以上の例に限定されるものではなく、 細部 については様々な態様が可能であることは言うまでもない。
(実施の形態 4 )
本発明に係る実施の形態 4では、 基板分離層を設けることによって、 容易に基板と分離することができる半導体レーザ、 およびその製造方法 について示す。
第 9図 （ a ) は本実施の形態に係る製造方法によって製造された G a N系半導体基板の構成を示す断面図であり、 第 9図 （ b) はその製造ェ 程において G a N系半導体基板と分離された基板の構成を示す断面図 である。 また、 第 1 0図 （ a ) から第 1 0図 （ e ) は、 本実施の形態に 係る製造方法の工程を示す断面図である。
第 9図 （ a ) において、 符号 5 0 6は G a N系半導体基板を示してい る。 この G a N系半導体基板 5 0 6の上には、 n— A 1 G a 0.9N n — G a N超格子コンタク ト層 5 0 7、 n— A 10.03 G a 0.97Nクラッ ド層 5 0 8が堆積されている。 n— A 1 o.osG a0.97Nクラッ ド層 5 0 8は周 期的なリ ッジス トライプおよびリセス部を有するように加工されてい る。 このリッジス トライプおよびリセス部のうちの一部のリッジス トラ イブの側面およびリセス部の底面には S i N x層 6 0 3が形成されてい る。 また、 それらのリッジストライプの表面上には、 その表面を種結晶 として成長された n— G a N光ガイ ド層 5 1 0、 多重量子井戸 （MQ W) 活性層 5 1 1、 p - G a N光ガイ ド層 5 1 2、 p - A 10.07G a 0.93 Nクラッ ド層 5 1 3が堆積されている。 p - A 10.07 G a 0.93Nクラッ ド層 5 1 3の上には、 リ ッジ状に加工あ された p _ G a N層 5 1 4および p電極 5 1 5が形成されている。 また リ ッジ状の p— G a N層 5 1 4および p電極 5 1 5が形成されていな い p _ A 10.07 G a 0.93Nクラッ ド層 5 1 3の領域には、 絶縁膜 5 1 6が 形成されている。 また、 p電極 5 1 5および絶縁膜 5 1 6上に配線電極 1 1 8が形成されている。
また、 n _ A 10.03 G a0.97Nクラッ ド層 5 0 8に形成されているリ ツ ジス トライプおよびリセス部のうちの一部のリ ッジス トライプの側面 およびリセス部の底面には絶縁膜 5 1 6が形成されている。 そして、 そ のうちの 1つのリ ッジス トライプの上には n電極 5 1 7が、 その n電極 5 1 7および絶縁膜 5 1 6の上には配線電極 5 1 9がそれぞれ形成さ れている。
また、 第 9図 （ b) において、 符号 5 0 1はサファイア基体を示して おり、 このサフアイァ基体 5 0 1上には G a N層 5 0 2が形成されてい る。 G a N層 5 0 2は複数のリ ッジス トライプ 5 0 2 aおよびリセス部 5 0 2 bを有するように加工されており、 そのリ ッジス トライプ 5 0 2 aの側面およびリセス部 5 0 2 bの底面には非晶質絶縁膜である S i N x層 5 0 4が形成されている。
後述するように、 第 9図 （ a) に示す半導体レーザは、 第 9図 （ b) に示すサファイア基体 5 0 1などと分離されることによって製造され る。
次に、 本実施の形態に係る製造方法の詳細について説明する。
まず、 実施の形態 1の場合と同様にして、 サフアイァ基体 5 0 1の表 面のサーマルクリーニングを行った後、 MOV P E装置の反応炉内を約 5 0 0 °Cにまで降温させ、 サファイア基体 5 0 1上に厚さが 2 O nmの
G a Nよりなる低温バッファ層を成長させる。
その後、 1 0 0 0 まで昇温させ、 TMGと NH3 とを供給すること により、サファイア基体 5 0 1上に G a N層 5 0 2を堆積する。続いて、 NH3、 アルシンおよび TMGを供給して厚さが約 1 0 0 nmのG a N 0.96 A s 0.04よりなる基板分離層 5 0 3を成長させる （第 1 0図 （ a ) ) 。 このとき、 その表面は C面になっている。 この基板分離層 5 0 3は、 実 施の形態 3における基板分離層と同様に、 後に積層される G a N系半導 体層と比べてバンドギャップエネルギーが小さく、 相分離を起こしやす い窒化物半導体層である。
本実施の形態では基板分離層 5 0 3の材料を G a N 0.96 A s 0.04として いるが、 これに限定されるわけではなく、 3元以上であって III— V 族 の半導体化合物であればよい点は実施の形態 3の場合と同様である。 次に、 フォ トリソグラフィー技術、 ドライエッチング技術を用いて G a N層 5 0 2および基板分離層 5 0 3をリセス状 （凹状） に加工し、 周 期的なリ ッジス トライプ 5 0 2 aを形成する。 そして、 E C Rスパッ夕 などの絶縁膜堆積技術を用いて、 リ ッジス トライプ 5 0 2 aの側面およ びリセス部 5 0 2 bの底面に非晶質絶縁膜である S i Nx 層 5 0 4 (厚 さ 1 0 nm) を堆積する （第 1 0図 （ b) ) 。
このときリ ツジス トライプ 5 0 2 aの周期 Fは 1 6 m、 その幅 Tは 4 1!1である。 本実施の形態でも、 実施の形態 1の場合と同様に、 この リ ッジス トライプ 5 0 2 aの周期 Fは 5 mから 1 0 0 m程度が好 ましく、 1 0 mから 5 0 m程度がより好ましい。 また、 リ ッジス ト ライプ 5 0 2 &の幅丁は 1 11 から 1 0 111程度が好ましく、 2 mか ら 8 m程度がより好ましい。
また、 このリ ッジス トライプ 5 0 2 aのス トライプの方向は、 G a N のく 1 一 1 0 0 >方向である。 これは、 共振器の長手方向とス トライプ の方向とがー致するためである。
リ ッジス トライプ 5 0 2 aの頂上に露出した基板分離層 5 0 3の C 面 （第 1 0図中の拡大図における符号 5 0 3 cで示した領域） を種結晶 として減圧 MOV P E法によって n— A 10.03G a0.97N層 5 0 6 (厚さ 2 μπι) 、 η— A 1 o.iG a。.9ΝΖ η— G a Ν超格子コンタク ト層 5 0 7 (厚さ 2μπι) 、 η— A 10.03G a0.97Nクラッ ド層 5 0 8 (厚さ 0. 5μ m) を順次堆積する （第 1 0図 （ c ) ) 。 これにより、 S i Nx 層 5 0 4と n— A 10.03G a0.97N層 5 0 6との間にはエアギヤップ 5 0 5が形 成される。 このように、 本実施の形態においては、 領域 5 0 3 c上のみ で結晶成長させ、 他の領域上、 例えばリ ッジス トライプ 5 0 2 aの側面 またはリセス部 5 0 2 bの底面では結晶成長させない。 なお、 n— A 1 0.03G a0.97N層 5 0 6はエアギヤップ 5 0 5の中央部付近で合体し合体 部 6 0 1を形成している。
次に、 n— A l G a Nクラッ ド層 5 0 8をリセス状（凹状）に加工し、 周期的なリ ッジス トライプを形成する。 このとき、 エッチングが n— A l o.iG a0.9NZ n— G a N超格子コンタク ト層 5 0 7まで至ってもか まわない。 そしてリ ッジス トライプの側面とリセス部の底面に S i Nx 層 6 0 3 (厚さ 1 0 nm) を堆積する （第 1 0図 （d ) ) 。 このときリ ッジス トライプの周期は 1 6 ^m、 その幅は約 3 mである。 なお が約 3 mのリ ツジス トライプはエアギヤ ップ 5 0 5上部の貫通転位 が少ない領域で形成されている。
リ ツジス トライプの頂上に露出した n— A 10.07 G a 0.93Nクラッ ド層 5 0 7の C面を種結晶として、 n— G a N光ガイ ド層 5 1 0 (厚さ 0. 2 μπι) 、 多重量子井戸 （MQW) 活性層 5 1 1、 ρ - G a N光ガイ ド 層 5 1 2 (厚さ 0. Ι μπι) 、 および p— A l 0.07G a 0.93Nクラッ ド層 5 1 3 (厚さ 2 μπΐ) を減圧 MO V Ρ Ε法により順次堆積する （第 1 0 図 （ e ) ) 。 これにより、 S i Nx 層 6 0 3 と ρ— G a N光ガイ ド層 5 1 2および p _ A 10.07 G a 0.93Nクラッ ド層 5 1 3 との間にエアギヤッ プ 5 0 9が形成される。 なお、 p— A 1。 ？ G a 0.93Nクラッ ド層 5 1 3 はエアギャップ 5 0 9の中央部付近で合体している。
次に、 第 1 0図 （ e ) には示していないが、 第 9図 （ a ) に示すよう に、 p— G a N層 5 1 4上に p電極 5 1 5を堆積し、 p電極 5 1 5、 p 一 G a N層 5 1 4、 および p— A 1 G a Nクラッ ド層 5 1 3を幅 5 m 程度のリッジ状に加工する。 露出した P— A 1。 ？ G a 0.93Nクラッ ド層 に 5 1 3上は S i 02などの絶縁膜 5 1 6を被覆し、 電流狭窄構造を形 成する。 絶縁膜 5 1 6の形成方法は、 E C Rスパッ夕技術を用いる。 p 電極 5 1 5および絶縁膜 5 1 6上には A uからなる厚さ 5 mの配線 電極 5 1 8が形成される。 また、 同じく第 9図 （ a) に示すように、 n ― A 10.03G a N 0.97Nクラッ ド層 5 0 8に形成されているリツジストラ イブおよびリセス部のうちの一部のリッジス トライプの側面およびリ セス部の底面には絶縁膜 5 1 6を被覆する。 そして、 そのうちの 1つの リッジストライプの上には n電極 5 1 7が、 その n電極 5 1 7および絶 縁膜 5 1 6の上には配線電極 5 1 9がそれぞれ形成される。
その後、 第 1 0図 （ e ) に示すように、 サフアイァ基体 5 0 1の裏面 より n— A 10.03G a 0.97N 5 0 6の種結晶となっている基板分離層 5 0 3の領域 5 0 3 cの全部または一部に紫外レ一ザ光 6 0 2 (N d ： Y A Gレーザ第 3高調波 （波長 3 5 5 nm) ) を照射する。 基板分離層 5 0 3は、 熱エネルギーまたは光エネルギーにより劣化されやすい。 そのた め、 このようにレ一ザ光 6 0 2を照射することによって、 領域 5 0 3 c が光化学的に劣化して除去される。 その結果、 サファイア基体 5 0 1 と そのサファイア基体 5 0 1上に成長させた G a N系半導体層 5 0 6 と が容易に分離される。
このようにして第 1 0図 （ a) に示される半導体レーザを製造するこ とができる。
以上のように、 サフアイァ基体 5 0 1 と G a N系半導体層 5 0 6とを レーザを用いて分離する工程の前段階として、 実施の形態 1において示 した方法で熱ァニールを施すと、 当該分離する工程を効果的に実施する ことができる。 また、 加工用のレーザビームの走査方法として、 X — y ステージを移動する方法を採用することが望ましい点も、 実施の形態 1 の場合と同様である。
以上のように、 サフアイァ基体 5 0 1 と G a N系半導体層 5 0 6とを 分離する工程において、 リッジストライプの側面およびリセス部の底面, ならびに再成長結晶で囲まれたエアギヤップ部分が存在するため、 再成 長した窒化物系結晶が基板に癒着することがほとんどない。 そのため、 従来例と比べて容易に分離することでき、 分離後の G a N系半導体層の 品質も高い。
また、 実施の形態 3の場合と同様に、 基板分離層 5 0 3を設けること によって、 サフアイァ基体 5 0 1 と G a N系半導体層 5 0 6とを容易に 分離することができるとともに、 G a N系半導体基板の大面積化を実現 することができる。
なお、 本実施の形態では、 G a N層 5 0 2および基板分離層 5 0 3に 周期的なリッジストライプを設けているが、 これに代わって、 周期的な 格子上のリッジを設けた場合でも同様の効果が得られる。
もちろん、 これらの発明は以上の例に限定されるものではなく、 細部 については様々な態様が可能であることは言うまでもない。
以上の実施の形態 3および実施の形態 4において、 基板分離層に用い る半導体化合物としては G a NA s、 G a I n N、 A l G a N、 G a N Pなど種々の材料が考えられるが、 これらの組成によつてサファイア基 体と G a N系半導体層との分離に用いるレーザ光の波長を変化させる と効果的である。
以下、 レーザ光の波長と基板分離層の組成との関係について述べる。 第 1 1図は、 窒化物結晶の吸収端波長と格子定数との関係を示すグラフ である。 例えば基板分離層として I n G a Nを用いる場合、 I n ： G a の比率を 4 ： 6から 6 ： 4にすると、 レーザ光の波長は 5 3 O nm付近 となり N d : YAGレーザの第 2高調波なども使用できる。 一方、 I n 比率を高くするにつれ結晶性が低下し、 再成長させる窒化物結晶の品質 へ悪影響を及ぼすことになるため、 I n組成は 5 ： 5までとするのが望 ましい。 また、 G a N A s または G a N Pを基板分離層として用いた場 合、 G a Nと G a A s、 G a Pとでは結晶構造が異なるため結晶性が低 下し、 再成長させる窒化物結晶の品質へ悪影響を及ぼす。 そのため、 A sまたは Pの組成は 5 %までとするのが望ましい。 この場合、 最適のレ 一ザ光の波長は 4 O O nm付近であるが、 加工用として実績のあるレー ザとしては波長が 3 5 0 nm付近である N d ： YAG及び YL Fレーザ や X e Fエキシマレ一ザなどを用いるのが効果的である。 A 1 G a Nを 基板分離層として用いた場合では、 波長 1 9 0 nmから 3 6 0 nmのレ 一ザ光を用いるのが効果的であるが、 レーザの活性層にダメージを及ぼ すため、 3 5 0 n m付近のレーザ光を用いたほうが望ましい。 以上の内 容を考慮すると、 本発明において用いるレーザ光の波長は、 1 9 0 nm 程度から 5 5 0 nm程度の範囲内であることが望ましい。
上記説明から、 当業者にとっては、 本発明の多くの改良や他の実施形 態が明らかである。 従って、 上記説明は、 例示としてのみ解釈されるべ きであり、 本発明を実行する最良の態様を当業者に教示する目的で提供 されたものである。 本発明の精神を逸脱することなく、 その構造及びノ 又は機能の詳細を実質的に変更できる。
〔産業上の利用の可能性〕
本発明に係る窒化物系半導体基板の製造方法および窒化物系半導体 装置の製造方法は、 それぞれ、 信頼性に優れた窒化物系半導体基板およ び窒化物系半導体装置を容易に製造することができる方法として有用 である。

Claims

請求の範囲
1 . 基体上に第 1 の窒化物系半導体層を堆積させる工程と、 前記第 1 の窒化物系半導体層をリ ッジ部およびリセス部を有する形 状に加工する工程と、
前記リ ッジ部の側面および前記リセス部の底面を非晶質絶縁膜で被 覆する工程と、
前記第 1 の窒化物系半導体層の前記非晶質絶縁膜で被覆されていな い領域を種結晶として第 2の窒化物系半導体層を成長させる工程と、 前記種結晶とされた領域にレーザ光を照射することにより、 前記リ ッ ジ部と前記第 2の窒化物系半導体層とを分離させる工程と
を有する窒化物系半導体基板の製造方法。
2 . 前記分離させる工程の前に、 前記第 1および前記第 2の窒化物 系半導体層が堆積された前記基体に対して熱ァニールを施す工程を有 する請求の範囲第 1項に記載の窒化物系半導体基板の製造方法。
3 . 前記レーザ光の波長が 1 9 O n m以上 5 5 O n m以下である請 求の範囲第 1項に記載の窒化物系半導体基板の製造方法。
4 . 前記リ ッジ部はリ ッジス トライプであり、 そのス トライプの方 向は窒化物のく 1一 1 0 0〉方向である請求の範囲第 1項に記載の窒 化物系半導体基板の製造方法。
5 . 基体上に第 1の窒化物系半導体層を堆積させる工程と、 前記第 1 の窒化物系半導体層をリ ッジ部およびリセス部を有する形 状に加工する工程と、
前記リ ッジ部の側面および前記リセス部の底面を非晶質絶縁膜で被 覆する工程と、
前記第 1 の窒化物系半導体層の前記非晶質絶縁膜で被覆されていな い領域を種結晶として第 2の窒化物系半導体層を成長させる工程と、 前記第 2の窒化物系半導体層の上に、 活性層を導電型の異なる半導体 層で挟んだ活性層構造を含む層を堆積させる工程と、
前記種結晶とされた領域にレーザ光を照射することにより、 前記リ ッ ジ部と前記第 2の窒化物系半導体層とを分離させる工程と
を有する窒化物系半導体装置の製造方法。
6 . 基体上に第 1 の窒化物系半導体層を堆積させる工程と、 前記第 1 の窒化物系半導体層の上に第 2の窒化物系半導体層を堆積 させる工程と、
前記第 1 および前記第 2 の窒化物系半導体層をリ ツジ部およびリセ ス部を有する形状に加工する工程と、
前記リ ッジ部の側面および前記リセス部の底面を非晶質絶縁膜で被 覆する工程と、
前記第 2 の窒化物系半導体層の前記非晶質絶縁膜で被覆されていな い領域を種結晶として第 3の窒化物系半導体層を成長させる工程と、 前記種結晶とされた領域にレーザ光を照射することにより、 前記リ ツ ジ部と前記第 2の窒化物系半導体層とを分離させる工程と
を有する窒化物系半導体基板の製造方法。
7 . 前記分離させる工程の前に、 前記第 3の窒化物系半導体層の上 に、 活性層を導電型の異なる半導体層で挟んだ活性層構造を含む層を堆 積させる工程を有する請求の範囲第 6項に記載の窒化物系半導体基板 の製造方法。
8 . 前記分離させる工程の前に、 前記第 1、 前記第 2および前記第 3の窒化物系半導体層が堆積された前記基板に対して熱ァニールを施 す工程を有する請求の範囲第 6項に記載の窒化物系半導体基板の製造 方法。
9 . 前記リ ッジ部はリ ッジス トライプであり、 そのス トライプの方 向は窒化物の < 1 _ 1 0 0〉方向である請求の範囲第 6項に記載の窒 化物系半導体基板の製造方法。
1 0 . 前記レーザ光の波長が 1 9 0 n m以上 5 5 0 n m以下である 請求の範囲第 6項に記載の窒化物系半導体基板の製造方法。
1 1 . 前記第 2の窒化物系半導体層は、 3元以上であって Ι Π _ ν 族の半導体化合物からなる請求の範囲第 6項に記載の窒化物系半導体 基板の製造方法。
1 2 . 前記第 2の窒化物系半導体層のバンドギヤップは、 前記第 3 の窒化物系半導体層のバン ドギャップより も小さい請求の範囲第 6項 に記載の窒化物系半導体基板の製造方法。
1 3 . 前記第 2の窒化物系半導体層は、 少なく とも A s を含んでい る請求の範囲第 1 1項に記載の窒化物系半導体基板の製造方法。
1 4 . 前記第 2の窒化物系半導体層は、 少なく とも I nを含んでい る請求の範囲第 1 1項に記載の窒化物系半導体基板の製造方法。
1 5 . 前記第 2の窒化物系半導体層は、 少なく とも Pを含んでいる 請求の範囲第 1 1項に記載の窒化物系半導体基板の製造方法。
1 6 . 基体上に第 1 の窒化物系半導体層を堆積させる工程と、 前記第 1 の窒化物系半導体層の上に第 2 の窒化物系半導体層を堆積 させる工程と、
前記第 1 および前記第 2 の窒化物系半導体層をリ ッジ部およびリセ ス部を有する形状に加工する工程と、
前記リ ッジ部の側面および前記リセス部の底面を非晶質絶縁膜で被 覆する工程と、
前記第 2の窒化物系半導体層の前記非晶質絶縁膜で被覆されていな い領域を種結晶として第 3の窒化物系半導体層を成長させる工程と、 前記第 3の窒化物系半導体層の上に、 活性層を導電型の異なる半導体 層で挟んだ活性層構造を含む層を堆積させる工程と、
前記種結晶とされた領域にレーザ光を照射することにより、 前記リ ッ ジ部と前記第 2の窒化物系半導体層とを分離させる工程と
を有する窒化物系半導体装置の製造方法。
PCT/JP2002/013350 2001-12-20 2002-12-20 Procede de fabrication d'un substrat et d'un dispositif a semi-conducteur sous forme de nitrure WO2003054937A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003555565A JP4284188B2 (ja) 2001-12-20 2002-12-20 窒化物系半導体基板の製造方法および窒化物系半導体装置の製造方法
AU2002354254A AU2002354254A1 (en) 2001-12-20 2002-12-20 Method for making nitride semiconductor substrate and method for making nitride semiconductor device
EP02786160A EP1363318A1 (en) 2001-12-20 2002-12-20 Method for making nitride semiconductor substrate and method for making nitride semiconductor device
US10/620,432 US6806109B2 (en) 2001-12-20 2003-07-17 Method of fabricating nitride based semiconductor substrate and method of fabricating nitride based semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001-387033 2001-12-20
JP2001387033 2001-12-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/620,432 Continuation US6806109B2 (en) 2001-12-20 2003-07-17 Method of fabricating nitride based semiconductor substrate and method of fabricating nitride based semiconductor device

Publications (1)

Publication Number Publication Date
WO2003054937A1 true WO2003054937A1 (fr) 2003-07-03

Family

ID=19188021

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/013350 WO2003054937A1 (fr) 2001-12-20 2002-12-20 Procede de fabrication d'un substrat et d'un dispositif a semi-conducteur sous forme de nitrure

Country Status (5)

Country Link
US (1) US6806109B2 (ja)
EP (1) EP1363318A1 (ja)
JP (1) JP4284188B2 (ja)
AU (1) AU2002354254A1 (ja)
WO (1) WO2003054937A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005048330A1 (en) * 2003-11-12 2005-05-26 Advancesis Limited Formation of lattice-tuning semiconductor substrates
JP2005317842A (ja) * 2004-04-30 2005-11-10 Matsushita Electric Ind Co Ltd 窒化物半導体素子およびその製造方法
US7368310B2 (en) 2003-08-08 2008-05-06 Sumitomo Electric Industries, Ltd. Light generating semiconductor device and method of making the same
KR20230068123A (ko) * 2021-11-10 2023-05-17 경희대학교 산학협력단 관통홀 에피택시 방법 및 이를 이용한 발광소자의 제조 방법

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3770014B2 (ja) * 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
KR100619441B1 (ko) * 2004-06-30 2006-09-08 서울옵토디바이스주식회사 기판제거가 용이한 질화갈륨 성장 방법
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
KR100638880B1 (ko) * 2005-08-18 2006-10-27 삼성전기주식회사 반도체 적층 구조물과, 질화물 반도체 결정 기판 및 질화물반도체 소자의 제조 방법
JP4656410B2 (ja) * 2005-09-05 2011-03-23 住友電気工業株式会社 窒化物半導体デバイスの製造方法
JP2007080896A (ja) * 2005-09-12 2007-03-29 Sanyo Electric Co Ltd 半導体素子
US7777250B2 (en) 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
WO2008039534A2 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
US8502263B2 (en) 2006-10-19 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
KR101393953B1 (ko) * 2007-06-25 2014-05-13 엘지이노텍 주식회사 발광 소자 및 그 제조방법
WO2009035746A2 (en) 2007-09-07 2009-03-19 Amberwave Systems Corporation Multi-junction solar cells
JP2011508428A (ja) * 2007-12-20 2011-03-10 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 半導体材料を大量生産するためのｉｎ−ｓｉｔｕチャンバ洗浄プロセスの方法
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US8236583B2 (en) * 2008-09-10 2012-08-07 Tsmc Solid State Lighting Ltd. Method of separating light-emitting diode from a growth substrate
WO2010033813A2 (en) 2008-09-19 2010-03-25 Amberwave System Corporation Formation of devices by epitaxial layer overgrowth
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
JP5705207B2 (ja) 2009-04-02 2015-04-22 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 結晶物質の非極性面から形成される装置とその製作方法
WO2011140438A2 (en) 2010-05-07 2011-11-10 Amphenol Corporation High performance cable connector
US9240644B2 (en) 2012-08-22 2016-01-19 Amphenol Corporation High-frequency electrical connector
JP6033325B2 (ja) * 2012-11-19 2016-11-30 株式会社日立製作所 半導体検査装置、及び荷電粒子線を用いた検査方法
WO2015112773A1 (en) 2014-01-22 2015-07-30 Amphenol Corporation Very high speed, high electrical interconnection system with edge to broadside transition
US10541482B2 (en) 2015-07-07 2020-01-21 Amphenol Fci Asia Pte. Ltd. Electrical connector with cavity between terminals
CN111755867B (zh) 2016-08-23 2022-09-20 安费诺有限公司 可配置为高性能的连接器
JP7194407B2 (ja) * 2017-07-28 2022-12-22 学校法人関西学院 単結晶の製造方法
CN208862209U (zh) 2018-09-26 2019-05-14 安费诺东亚电子科技(深圳)有限公司 一种连接器及其应用的pcb板
CN114072895A (zh) * 2019-06-25 2022-02-18 苏州晶湛半导体有限公司 发光器件、发光器件的模板及其制备方法
TW202147716A (zh) 2020-01-27 2021-12-16 美商Ｆｃｉ美國有限責任公司 高速及高密度之直接耦合垂直式連接器
WO2021154702A1 (en) 2020-01-27 2021-08-05 Fci Usa Llc High speed connector
CN215816516U (zh) 2020-09-22 2022-02-11 安费诺商用电子产品(成都)有限公司 电连接器
CN213636403U (zh) 2020-09-25 2021-07-06 安费诺商用电子产品(成都)有限公司 电连接器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000055893A1 (en) * 1999-03-17 2000-09-21 Mitsubishi Cable Industries, Ltd. Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
JP2001093837A (ja) * 1999-09-20 2001-04-06 Canon Inc 半導体薄膜構造とその作製法
JP2001176813A (ja) * 1999-12-15 2001-06-29 Nichia Chem Ind Ltd 窒化物半導体基板の作製方法
WO2001084608A1 (en) * 2000-04-28 2001-11-08 Toyoda Gosei Co., Ltd. Production method of iii nitride compound semiconductor substrate and semiconductor device
JP2001342100A (ja) * 2000-03-29 2001-12-11 Toshiba Corp エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
JP2002110569A (ja) * 2000-10-04 2002-04-12 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置ならびに半導体基板の製造方法
JP2002353152A (ja) * 2001-03-23 2002-12-06 Matsushita Electric Ind Co Ltd 窒化物半導体基板の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1081818B1 (en) * 1995-09-18 2004-08-18 Hitachi, Ltd. Semiconductor laser devices
JPH11191657A (ja) 1997-04-11 1999-07-13 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JP3517091B2 (ja) * 1997-07-04 2004-04-05 東芝電子エンジニアリング株式会社 窒化ガリウム系半導体発光素子およびその製造方法
US6113685A (en) * 1998-09-14 2000-09-05 Hewlett-Packard Company Method for relieving stress in GaN devices
JP2000156002A (ja) 1998-09-16 2000-06-06 Toshiba Video Products Japan Kk テ―プレコ―ダ装置
JP2000228539A (ja) 1999-02-08 2000-08-15 Sharp Corp 窒素化合物半導体の製造方法
JP3441415B2 (ja) 1999-12-13 2003-09-02 三菱電線工業株式会社 半導体結晶の製造方法
JP3471685B2 (ja) 1999-03-17 2003-12-02 三菱電線工業株式会社 半導体基材及びその製造方法
JP3471700B2 (ja) 1999-03-17 2003-12-02 三菱電線工業株式会社 半導体基材
JP4465745B2 (ja) * 1999-07-23 2010-05-19 ソニー株式会社 半導体積層基板，半導体結晶基板および半導体素子ならびにそれらの製造方法
EP1104031B1 (en) * 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
JP2001217503A (ja) * 2000-02-03 2001-08-10 Matsushita Electric Ind Co Ltd ＧａＮ系半導体発光素子およびその製造方法
JP4060511B2 (ja) * 2000-03-28 2008-03-12 パイオニア株式会社 窒化物半導体素子の分離方法
JP2002151796A (ja) * 2000-11-13 2002-05-24 Sharp Corp 窒化物半導体発光素子とこれを含む装置
JP4595198B2 (ja) * 2000-12-15 2010-12-08 ソニー株式会社 半導体発光素子及び半導体発光素子の製造方法
JP3453558B2 (ja) * 2000-12-25 2003-10-06 松下電器産業株式会社 窒化物半導体素子
US6562701B2 (en) * 2001-03-23 2003-05-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
US6723165B2 (en) * 2001-04-13 2004-04-20 Matsushita Electric Industrial Co., Ltd. Method for fabricating Group III nitride semiconductor substrate
TW544956B (en) * 2001-06-13 2003-08-01 Matsushita Electric Ind Co Ltd Nitride semiconductor, production method therefor and nitride semiconductor element
JP3659201B2 (ja) * 2001-07-11 2005-06-15 ソニー株式会社 半導体発光素子、画像表示装置、照明装置及び半導体発光素子の製造方法
US6617261B2 (en) * 2001-12-18 2003-09-09 Xerox Corporation Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates
JP3815335B2 (ja) * 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000055893A1 (en) * 1999-03-17 2000-09-21 Mitsubishi Cable Industries, Ltd. Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
JP2001093837A (ja) * 1999-09-20 2001-04-06 Canon Inc 半導体薄膜構造とその作製法
JP2001176813A (ja) * 1999-12-15 2001-06-29 Nichia Chem Ind Ltd 窒化物半導体基板の作製方法
JP2001342100A (ja) * 2000-03-29 2001-12-11 Toshiba Corp エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
WO2001084608A1 (en) * 2000-04-28 2001-11-08 Toyoda Gosei Co., Ltd. Production method of iii nitride compound semiconductor substrate and semiconductor device
JP2002110569A (ja) * 2000-10-04 2002-04-12 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置ならびに半導体基板の製造方法
JP2002353152A (ja) * 2001-03-23 2002-12-06 Matsushita Electric Ind Co Ltd 窒化物半導体基板の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ISAO KIDOGUCHI ET AL.: "Improvement of crystalline quality in GaN firms by air-bridged latera epitaxial growth", JAPANESE JOURNAL OF APPLIED PHYSICS, vol. 39, no. 5B, PART 2, 15 May 2000 (2000-05-15), pages L453 - L456, XP002159288 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7368310B2 (en) 2003-08-08 2008-05-06 Sumitomo Electric Industries, Ltd. Light generating semiconductor device and method of making the same
CN100461468C (zh) * 2003-08-08 2009-02-11 住友电气工业株式会社 发光半导体器件及其制造方法
US7550776B2 (en) 2003-08-08 2009-06-23 Sumitomo Electric Industries, Ltd. Light generating semiconductor device and method of making the same
WO2005048330A1 (en) * 2003-11-12 2005-05-26 Advancesis Limited Formation of lattice-tuning semiconductor substrates
CN100444323C (zh) * 2003-11-12 2008-12-17 阿德弗西斯有限公司 形成晶格调制半导体基片
JP2005317842A (ja) * 2004-04-30 2005-11-10 Matsushita Electric Ind Co Ltd 窒化物半導体素子およびその製造方法
KR20230068123A (ko) * 2021-11-10 2023-05-17 경희대학교 산학협력단 관통홀 에피택시 방법 및 이를 이용한 발광소자의 제조 방법
KR102538943B1 (ko) 2021-11-10 2023-06-01 경희대학교 산학협력단 관통홀 에피택시 방법 및 이를 이용한 발광소자의 제조 방법

Also Published As

Publication number Publication date
AU2002354254A1 (en) 2003-07-09
JP4284188B2 (ja) 2009-06-24
US6806109B2 (en) 2004-10-19
JPWO2003054937A1 (ja) 2005-04-28
US20040087051A1 (en) 2004-05-06
EP1363318A1 (en) 2003-11-19

Similar Documents

Publication Publication Date Title
WO2003054937A1 (fr) Procede de fabrication d&#39;un substrat et d&#39;un dispositif a semi-conducteur sous forme de nitrure
JP3785970B2 (ja) Ｉｉｉ族窒化物半導体素子の製造方法
JP3988018B2 (ja) 結晶膜、結晶基板および半導体装置
JP3470623B2 (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置
US6927149B2 (en) Nitride semiconductor device and fabrication method thereof, and method for forming nitride semiconductor substrate
US8330144B2 (en) Semi-polar nitride-based light emitting structure and method of forming same
JP3438674B2 (ja) 窒化物半導体素子の製造方法
JP2000021789A (ja) 窒化物系半導体素子、発光素子及びその製造方法
JP4644942B2 (ja) 結晶膜、結晶基板および半導体装置の製造方法
WO1997011518A1 (fr) Materiau semi-conducteur, procede de production de ce materiau semi-conducteur et dispositif a semi-conducteur
JPWO2003063215A1 (ja) 窒化物半導体素子の製造方法
KR20020050174A (ko) 반도체의 제조방법, 반도체기판의 제조방법 및 반도체발광소자
JP2001308462A (ja) 窒化物半導体素子の製造方法
JPH08255932A (ja) 半導体発光素子およびその製造方法
KR20090040357A (ko) Ⅲ족 질화물 화합물 반도체 적층 구조체의 성막방법
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP2001119104A (ja) 半導体の製造方法
JP3898798B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
JPH10150245A (ja) 窒化ガリウム系半導体の製造方法
JP2001148348A (ja) ＧａＮ系半導体素子とその製造方法
JP2001057463A (ja) 窒素化合物半導体膜構造及び窒素化合物半導体素子並びにそれらの製造方法
JP2000022283A (ja) 半導体素子、半導体素子の製造方法及び半導体基板の製造方法
JP2009212343A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP4363415B2 (ja) 結晶膜、結晶基板および半導体装置
JP4002323B2 (ja) 化合物半導体の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SC SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 10620432

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2002786160

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2002786160

Country of ref document: EP

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)

Free format text: EXCEPT/SAUF US

WWE Wipo information: entry into national phase

Ref document number: 2003555565

Country of ref document: JP