[go: up one dir, main page]

KR20020050174A - 반도체의 제조방법, 반도체기판의 제조방법 및 반도체발광소자 - Google Patents

반도체의 제조방법, 반도체기판의 제조방법 및 반도체발광소자 Download PDF

Info

Publication number
KR20020050174A
KR20020050174A KR1020010081558A KR20010081558A KR20020050174A KR 20020050174 A KR20020050174 A KR 20020050174A KR 1020010081558 A KR1020010081558 A KR 1020010081558A KR 20010081558 A KR20010081558 A KR 20010081558A KR 20020050174 A KR20020050174 A KR 20020050174A
Authority
KR
South Korea
Prior art keywords
semiconductor
layer
substrate
semiconductor layer
lattice constant
Prior art date
Application number
KR1020010081558A
Other languages
English (en)
Inventor
이시바시아키히코
츠지무라아유무
가와구치야스토시
오츠카노부유키
오나카기요시
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20020050174A publication Critical patent/KR20020050174A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0211—Substrates made of ternary or quaternary compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

III-V족 질화물로 이루어지는 복수의 반도체 적층체 중, 특히 격자정수가 작은 반도체층에 크랙 등이 생기지 않도록 하는 것을 목적으로 한다.
사파이어로 이루어지는 기판(11) 상에 Al0.035Ga0.965N으로 이루어지는 왜곡억제층(13)을 1100℃ 정도의 온도에서 성장한다. 이어서, 왜곡억제층(13) 상에 n형 Al0.07Ga0.93N으로 이루어지는 n형 클래드층(15)을 성장한다. 여기서, 왜곡억제층(13)에서의 Al의 조성을 그 왜곡억제층(13)의 실온에서의 격자정수가 n형 클래드층(15)의 벌크상태의 격자정수와 열수축 또는 열팽창에 의해서 실질적으로 일치하도록 설정한다.

Description

반도체의 제조방법, 반도체기판의 제조방법 및 반도체 발광소자{METHOD FOR FABRICATING SEMICONDUCTOR, METHOD FOR FABRICATING SEMICONDUCTOR SUBSTRATE, AND SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 광정보처리분야 등으로의 응용이 기대되는 반도체 레이저소자를 구성하는 III-V족 질화물로 이루어지는 반도체의 제조방법, 반도체기판의 제조방법 및 그것을 이용한 반도체 발광소자에 관한 것이다.
V족 원소를 질소(N)로 하는 III-V족 질화물반도체는 그 밴드갭이 비교적 크기 때문에, 단파장 발광소자의 재료로서 유망시되고 있다. 그 중에서도, 질화갈륨(GaN)계 화합물 반도체(AlxGayInzN (단, x, y, z는 0<x1, 0y1, 0z1, x+y+z=1이다))는 연구가 활발히 행해지고 있고, 청색발광 다이오드(LED) 소자 및 녹색 LED 소자가 실용화되고 있다.
또한, 광디스크장치의 대용량화를 위해, 400㎚대의 발진파장을 갖는 반도체 레이저소자가 요망되고 있고, GaN계 화합물 반도체를 재료로 하는 반도체 레이저소자가 주목되어, 현재로서는 실용레벨에 이르고 있다.
GaN계 반도체 레이저소자의 소자구조는 일반적으로는 유기금속 기상성장(MOVPE)법을 이용하여, 사파이어(Al2O3단결정) 또는 탄화규소(SiC) 등으로 이루어지는 기판 상에 결정성장함으로써 형성한다.
이하, 일례로서, 종래의 GaN계 반도체 레이저소자에 대해서 도면을 참조하여 설명한다.
도 8은 레이저발진이 달성되어 있는 종래의 GaN계 반도체 레이저소자의 단면구성을 나타내고 있다.
도 8에 나타내는 바와 같이, 사파이어로 이루어지는 기판(101) 상에 저온성장 버퍼층(102), n형 Al0.05Ga0.95N으로 이루어지는 왜곡억제층(103), n형 Al0.07Ga0.93N으로 이루어지는 n형 클래드층(104), n형 GaN으로 이루어지는 n형 광가이드층(105), GaInN으로 이루어지는 다중양자웰(MQW) 활성층(106), p형 AlGaN으로 이루어지는 블록층(107), p형 GaN으로 이루어지는 p형 광가이드층(108), p형 Al0.07Ga0.93N으로 이루어지는 p형 클래드층(109) 및 p형 GaN으로 이루어지는 p형 콘택트층(110)이 결정성장에 의해 차례로 형성되어 있다.
종래예에 관한 반도체 레이저소자는 그 특징으로서, 저온성장 버퍼층(102) 상에 왜곡억제층(103)이 형성되어 있다. 이 왜곡억제층(103)은 Al0.05Ga0.95N으로 이루어지고, 그 Al의 조성 0.05는 레이저구조를 구성하는 복수의 반도체층 중 격자정수가 가장 작은 Al0.07Ga0.93N으로 이루어지는 n형 클래드층(104)의 Al의 조성 0.07과 가까운 값으로 설정되어 있다. 그 결과, 왜곡억제층(103)이 n형 클래드층(104)의 하지층이 되어 왜곡을 저감하기 때문에, 레이저구조의 형성시에, 결정왜곡이 원인으로 생기는 크랙(crack) 또는 기판(101)의 휘어짐을 저감한다.
그런데, n형 및 p형 클래드층(104, 109)은 그 막두께도 0.5㎛ 정도로 레이저구조 중에서는 가장 두껍고, 그 격자정수는 밴드갭을 크게 하고 또한 광의 굴절율을 작게 할 필요가 있으므로, Al의 조성은 가장 크다. 이 때문에, 일반적으로 클래드층에는 크랙이 발생하기 쉽다.
그래서, 종래예에 관한 반도체 레이저소자는 왜곡억제층(103)의 Al의 조성을 단순히 사파이어로 이루어지는 기판(101)의 격자정수와 AlGaN으로 이루어지는 클래드층(104, 109)의 격자정수 사이의 격자정수가 되도록 결정하고 있다.
또한, 기판(101)에는 사파이어 대신에, 하이드라이드 기상성장법(H-VPE법) 등에 의해 형성한 질화갈륨으로 이루어지는 기판을 이용한 결정성장법도 보고되어 있다.
그러나, 상기 종래의 반도체의 성장방법은 모두 AlGaN으로 이루어지는 왜곡억제층(103)과 클래드층(104, 109)에서의 각 격자정수는 엄밀하게 설계되어 있지는 않아, 왜곡억제층(103)의 Al의 조성을 클래드층(104, 109)의 Al의 조성에 단순히 접근하는 것에 불과하다. 이 때문에, 왜곡억제층(103)은 결정성장 후에 실온으로 되돌아가면, 기판(101)과의 열팽창계수의 차에 의한 왜곡을 받아 그 격자정수가 변화한다. 그 결과, 왜곡억제층(103)의 격자정수가 클래드층(104, 109)과 다르면, 결국에는 크랙 또는 휘어짐이 발생한다.
또한, 기판(101)이 질화갈륨인 경우에도, 클래드층과 기판 사이에는 격자정수의 결정적인 차이가 존재하기 때문에, 클래드층에는 크랙 또는 휘어짐이 발생한다.
본 발명은 상기 종래의 문제에 감안하여, III-V족 질화물로 이루어지는 복수의 반도체 적층체 중, 특히 격자정수가 작은 반도체층에 크랙 등이 생기지 않도록하는 것을 목적으로 한다.
도 1은 본 발명의 제 1 실시예에 관한 반도체 레이저소자를 나타내는 구성단면도
도 2는 본 발명에서의 이종기판을 이용한 경우의 개념을 나타내고, 사파이어 상에 성장한 질화알루미늄갈륨(AlGaN) 및 자유로운 상태의 질화갈륨(GaN)의 온도와, 질화알루미늄갈륨(AlGaN)으로 이루어지는 클래드층의 격자정수와의 관계를 나타내는 그래프
도 3은 본 발명의 제 1 실시예에 관한 반도체의 제조방법에서의 저온버퍼층 상에 반도체결정을 성장하기 시작할 때의 원료가스의 온도와, 반도체결정에 생기는 크랙밀도와의 관계를 나타내는 그래프
도 4는 본 발명의 제 1 실시예에 관한 반도체의 제조방법에서의 저온버퍼층 상에 반도체결정을 성장하기 시작할 때의 원료가스의 온도와, 반도체결정에 생기는 c축 격자왜곡과의 관계를 나타내는 그래프
도 5는 본 발명의 제 2 실시예에 관한 반도체 레이저소자를 나타내는 구성단면도
도 6은 본 발명의 제 2 실시예의 일변형예에 관한 반도체 레이저소자를 나타내는 구성단면도
도 7은 본 발명의 제 3 실시예에 관한 반도체기판의 제조방법을 나타내는 부분적인 구성단면도
도 8은 종래의 반도체 레이저소자를 나타내는 구성단면도
*도면의 주요 부분에 대한 부호의 설명*
11 : 기판 12, 52 : 저온버퍼층
13 : 왜곡억제층(제 1 반도체층) 14 : n형 콘택트층
15 : n형 클래드층(제 2 반도체층) 16 : n형 광가이드층
17 : 다중양자웰(MQW) 활성층 18 : p형 캡층
19 : p형 광가이드층
20 : p형 초격자클래드층(제 2 반도체층)
21 : p형 제 2 콘택트층 22 : p형 제 1 콘택트층
23 : 보호절연막 24 : p측 전극
25 : n측 전극 30 : 릿지부
41, 41A : 반도체기판 41a : 선택성장층
41b : 기판본체층 42 : n형 반도체층
51 : 모재기판 53 : 하지층
53a : 리세스부 53b : 볼록부
54 : 마스크막
상기의 목적을 달성하기 위해서, 본 발명은 기판에 III-V족 질화물과 다른 이종의 기판을 이용하는 경우에는, 그 기판 상에 성장하는 복수의 반도체층 중 상대적으로 격자정수가 작은, 즉 알루미늄을 포함하는 반도체층의 격자정수와, 왜곡억제층의 실온에서의 격자정수를 열수축 또는 열팽창에 의해서 실질적으로 일치시키는 구성으로 한다.
또한, 기판에 III-V족 질화물과 같은 종류의 기판을 이용하는 경우에는, 그 기판 상에 성장하는 복수의 반도체층 중 상대적으로 격자정수가 작은, 즉 알루미늄을 포함하는 반도체층의 격자정수와 기판의 격자정수를 실질적으로 일치시키는 구성으로 한다.
구체적으로, 본 실시예에 관한 제 1 반도체층의 제조방법은 기판 상에 AlxGa1-xN (단, x는 0x1이다)으로 이루어지는 제 1 반도체층을 실온보다도 높은 온도에서 성장하는 제 1 공정과, 제 1 반도체층 상에 AluGavInwN (단, u, v, w는 0<u1, 0v1, 0w1, u+v+w=1이다)으로 이루어지는 제 2 반도체층을 성장하는 제 2 공정을 구비하고, 제 1 공정은 제 1 반도체층의 Al의 조성 x의 값을 그 제 1 반도체층의 실온에서의 격자정수가 열수축 또는 열팽창에 의해서 제 2 반도체층의 벌크상태의 격자정수와 실질적으로 일치하도록 설정하는 공정을 포함한다.
제 1 반도체의 제조방법에 의하면, 왜곡억제층에 상당하는 AlxGa1-xN으로 이루어지는 제 1 반도체층의 Al의 조성 x의 값을 그 제 1 반도체층의 실온에서의 격자정수가 열수축 또는 열팽창에 의해서 알루미늄을 포함하는 제 2 반도체층의 벌크상태의 격자정수와 실질적으로 일치하도록 설정하기 때문에, 제 2 반도체층을 성장한 후에, 실온으로 되돌렸다고 하여도, 알루미늄을 포함하기 때문에 격자정수가 상대적으로 작은 제 2 반도체층에 크랙 등이 발생하지 않는다.
제 1 반도체의 제조방법은 제 1 반도체층과 제 2 반도체층 사이, 또는 제 2 반도체층 상에 Al의 조성이 제 2 반도체층보다도 작은 제 3 반도체층을 성장하는 공정을 추가로 구비하고 있는 것이 바람직하다. 이와 같이 하면, 제 3 반도체층을 양자웰층으로 이루어지는 활성층(능동층)으로서 기능시킬 수 있기 때문에, Al의 조성이 제 3 반도체층보다도 큰 제 2 반도체층은 클래드층으로서 기능시킬 수 있다.
제 1 반도체의 제조방법에 있어서, 기판이 사파이어, 탄화규소 또는 실리콘으로 이루어지는 것이 바람직하다. 이와 같이 하면, III-V족 질화물로 이루어지는 반도체를 확실히 성장시킬 수 있다.
본 발명에 관한 제 2 반도체의 제조방법은 AlxGa1-xN (단, x는 0x1이다)으로 이루어지는 반도체기판 상에 AluGavInwN (단, u, v, w는 0<u1, 0v1, 0w1, u+v+w=1이다)으로 이루어지는 반도체층을 성장하는 공정을 구비하며, 반도체기판의 격자정수를 반도체층의 벌크상태의 격자정수와 실질적으로 일치시킨다.
제 2 반도체의 제조방법에 의하면, AlGaN으로 이루어지는 반도체기판의 격자정수를 알루미늄을 포함하는 반도체층의 벌크상태의 격자정수와 실질적으로 일치시키기 때문에, 반도체층에 생기는 크랙 등의 발생을 방지할 수 있다.
본 발명에 관한 제 3 반도체의 제조방법은 AlxGa1-xN (단, x는 0x1이다)으로 이루어지는 반도체기판 상에 AluGavInwN (단, u, v, w는 0<u1, 0v1, 0w1, u+v+w=1이다)으로 이루어지는 반도체층을 성장하는 공정을 구비하고 있다.
제 3 반도체의 제조방법에 있어서, 반도체기판이 인듐을 포함하는 것이 바람직하다.
본 발명에 관한 반도체기판의 제조방법은 AluGavInwN (단, u, v, w는 0<u1, 0v1, 0w1, u+v+w=1이다)으로 이루어지는 반도체층을 AlxGa1-xN (단, x는 0x1이다)으로 이루어지는 반도체기판 상에 성장시킬 때에 이용하는 반도체기판의 제조방법을 대상으로 하여, 반도체기판의 Al의 조성 x를 그 반도체기판의 격자정수가 반도체층의 벌크상태의 격자정수와 실질적으로 일치하는 값으로 설정한다.
본 발명의 반도체기판의 제조방법에 의하면, AlxGa1-xN으로 이루어지는 반도체기판의 Al의 조성 x를 그 반도체기판의 격자정수가 알루미늄을 포함하는 반도체층의 벌크상태의 격자정수와 실질적으로 일치하는 값으로 설정하기 때문에, 반도체층에 생기는 크랙 등의 발생을 방지할 수 있다.
본 발명에 관한 제 1 반도체 발광소자는 기판 상에 형성된 AlxGa1-xN (단, x는 0x1이다)으로 이루어지는 제 1 반도체층과, 제 1 반도체층 상에 형성된AluGavInwN (단, u, v, w는 0<u1, 0v1, 0w1, u+v+w=1이다)으로 이루어지는 제 2 반도체층을 구비하며, 제 1 반도체층의 실온에서의 격자정수는 열수축 또는 열팽창에 의해서 제 2 반도체층의 벌크상태의 격자정수와 실질적으로 일치하고 있다.
제 1 반도체발광소자에 의하면, 왜곡억제층에 상당하는 AlxGa1-xN으로 이루어지는 제 1의 반도체층의 실온에서의 격자정수가 열수축 또는 열팽창에 의하여 알루미늄을 포함하는 제 2 반도체층의 벌크상태의 격자정수와 실질적으로 일치하고 있기 때문에, 알루미늄을 포함하므로 격자정수가 상대적으로 작은 제 2 반도체층에 크랙 등이 발생하지 않는다.
제 1 반도체 발광소자는 제 1 반도체층과 제 2 반도체층 사이, 또는 제 2 반도체층 상에 Al의 조성이 제 2 반도체층보다도 작은 활성층을 추가로 구비하고, 제 2 반도체층은 클래드층이다.
제 1 반도체 발광소자에 있어서, 기판이 사파이어, 탄화규소 또는 실리콘으로 이루어진다.
본 발명에 관한 제 2 반도체 발광소자는 AlxGa1-xN (단, x는 0x1이다)으로 이루어지는 반도체기판과, 반도체기판 상에 형성된 AluGavInwN (단, u, v, w는 0<u1, 0v1, 0w1, u+v+w=1이다)으로 이루어지는 반도체층을 구비하며, 반도체기판의 격자정수는 반도체층의 벌크상태의 격자정수와 실질적으로 일치하고 있다.
제 2 반도체 발광소자에 의하면, AlGaN으로 이루어지는 반도체기판의 격자정수는 알루미늄을 포함하는 반도체층의 벌크상태의 격자정수와 실질적으로 일치하고 있기 때문에, 반도체층에 생기는 크랙 등의 발생을 방지할 수 있다.
본 발명에 관한 제 3 반도체 발광소자는 AlxGa1-xN (단, x는 0x1이다)으로 이루어지는 반도체기판과, 반도체기판 상에 형성된 AluGavInwN (단, u, v, w는 0<u1, 0v1, 0w1, u+v+w=1이다)으로 이루어지는 반도체층을 구비하고 있다.
제 3 반도체 발광소자에 있어서, 반도체기판이 인듐을 포함하는 것이 바람직하다.
(실시예)
(제 1 실시예)
본 발명의 제 1 실시예에 대하여 도면을 참조하여 설명한다.
도 1은 본 발명의 제 1 실시예에 관한 반도체 레이저소자의 단면구성을 나타내고 있다.
이하, 도 1에 기초하여 제 1 실시예에 관한 III-V족 질화물 반도체 및 반도체 레이저소자의 제조방법을 설명한다. 우선, 제 1 실시예에 있어서는, 질화물 반도체의 성장방법으로서 MOVPE법을 이용한다. 성장시의 분위기의 압력은 대기압(760 Torr), 대기압 이하의 감압상태 또는 대기압 이상의 가압상태의 어느 쪽이어도 된다. 여기서, 1 Torr는 약 133.322㎩이다. 또한, 각 반도체층에 있어서, 그 조성에 따라서 가장 적절한 성장압력으로 전환하면서 성장시켜도 된다. 또한, 원료가스를 기판 상에 공급하는 캐리어가스는 적어도 질소 또는 수소 등의 비활성 가스를 포함하는 가스를 이용한다.
우선, 사파이어로 이루어지는 기판(11)의 기판온도를 500℃ 정도로 설정하고, 기판(11) 상에 III족 소스인 트리메틸갈륨(TMG)과, V족 소스인 암모니아(NH3)를 공급함으로써, 기판(11)의 주면 상에 두께가 20㎚ 정도의 질화갈륨(GaN)으로 이루어져, 사파이어와 질화물 반도체결정의 격자부정합을 완화하는 소위 저온버퍼층(12)을 성장한다.
이어서, 기판온도를 약 1100℃로까지 온도상승하여, III족 소스에 트리메틸알루미늄(TMA)을 추가하여, 저온버퍼층(12) 상에 두께가 2㎛ 정도의 AlGaN으로 이루어지는 왜곡억제층(13)을 성장한다. 여기서, 왜곡억제층(13)의 Al의 조성은 3.5%로 하고 있다.
계속해서, 왜곡억제층(13) 상에 n형 GaN으로 이루어지는 n형 콘택트층(14), n형 Al0.07Ga0.93N으로 이루어지는 n형 클래드층(15), n형 GaN으로 이루어지는 n형 광가이드층(16), GaInN/GaN의 적층체로 이루어지는 다중양자웰(MQW) 활성층(17), p형 Al0.14Ga0.86N으로 이루어지는 p형 캡층(18), p형 GaN으로 이루어지는 p형 광가이드층(19), p형 Al0.14Ga0.86N/GaN의 적층체로 이루어지는 p형 초격자 클래드층(20), p형 GaN으로 이루어지는 p형 제 2 콘택트층(21), 및 그 p형 제 2 콘택트층(21)보다도 불순물농도를 높게 하여 저저항화를 도모한 p형 GaN으로 이루어지는 p형 제 1 콘택트층(22)을 차례로 성장한다.
여기서, MQW 활성층(17)에서의 웰층을 구성하는 질화갈륨인듐(GaInN)의 성장시에는, III족 소스로서 TMG와 트리메틸인듐(TMI)을 공급하고, 게다가, 인듐(In)의 반도체층으로의 도입을 확실히 하기 위해서, 성장온도를 약 800℃로까지 내린다.
또한, MQW 활성층(17)은 두께가 약 3㎚인 Ga0.9In0.1N으로 이루어지는 웰층과 두께가 약 6㎚인 GaN으로 이루어지는 배리어층으로 구성되어 있다.
p형 초격자 클래드층(20)은 두께가 약 2.5㎚인 p형 AL0.14Ga0.86N으로 이루어지는 배리어층과 두께가 약 2.5㎚인 GaN으로 이루어지는 웰층으로 구성되고, 이들 한쌍을 1주기로 하여 140주기분이 적층되어 있다. 따라서, p형 초격자 클래드층(20)의 두께는 약 700㎚이다. 또한, p형 초격자 클래드층(20)에서의 p형 도펀트에는 마그네슘(Mg)을 이용하여, 배리어층 및 웰층의 적어도 한쪽에 도핑을 행한다.
다음에, p형 제 1 콘택트층(22)까지가 성장한 에피택셜층에서의 스트라이프형상의 공진기 형성영역을 마스크하여, 그 에피택셜층에 대하여 n형 콘택트층(14)을 노출하도록 에칭을 행한다. 또한, 공진기 형성영역에서의 p형 초격자 클래드층(20), p형 제 2 콘택트층(21) 및 p형 제 1 콘택트층(22)에 대하여 에칭을 행함으로써, 공진기 형성영역의 상부에 전류주입영역이 되는 릿지부(30)를 형성한다.
이어서, p형 제 1 콘택트층(22)의 상면의 전극과의 콘택트부 및 n형 콘택트층(14)의 상면의 전극과의 콘택트부를 각각 마스크하고, 그 후 CVD법 등에 의해, 릿지부(30) 및 공진기 형성영역의 노출면 상에 산화실리콘(SiO2)으로 이루어지는 보호절연막(23)을 퇴적한다. 여기서, 릿지부(30)의 스트라이프폭을 3㎛∼5㎛ 정도로 하고 있다.
다음에, 보호절연막(23)에서의 릿지부(30) 상의 개구부를 충전하고 또한 릿지부(30)의 p 측면을 덮도록 예컨대, 증착법 등을 이용하여 니켈(Ni)과 금(Au)의 적층체로 이루어지는 p측 전극(24)을 형성한다. 이어서, 보호절연막(23)에서의 n형 콘택트층(14) 상의 개구부를 충전하도록, 증착법 등을 이용하여 티타늄(Ti)과 알루미늄(Al)의 적층체로 이루어지는 n측 전극(25)을 형성한다.
이와 같이 하여 얻어진 반도체 레이저소자에 대하여, p측 전극(24)과 n측 전극(25) 사이에 전압을 인가하면, MQW 활성층(17)으로 향하여 p측 전극(24)으로부터 정공이 주입되는 동시에, n측 전극(25)으로부터 전자가 주입된다. 이로 인해, MQW 활성층(17)에 있어서, 정공과 전자의 재결합에 의해 광학이득을 발생시켜 약 406㎚의 파장을 갖는 레이저발진을 일으킨다.
이하, GaN계 반도체결정이 성장 후에 실온으로 되돌려진 경우에 사파이어로 이루어지는 기판에 의해서 압축왜곡을 받는 현상을 설명한다.
도 2는 사파이어(Al2O3) 상에 성장한 질화알루미늄갈륨(AlGaN) 및 자유로운 상태의 질화갈륨(GaN)의 온도와, 질화알루미늄갈륨(AlGaN)으로 이루어지는 클래드층의 격자정수의 관계를 나타내고 있다. 여기서, 횡축은 온도를 나타내고, 종축은격자정수를 나타내고 있다.
도 2에서의 점선으로 나타내는 바와 같이, 사파이어 상의 AlGaN의 격자정수는 주로, 사파이어의 열팽창계수가 GaN의 팽창계수와 비교하여 큼으로써, C면 내에서 압축왜곡을 받아, a축 방향의 격자정수가 줄어드는 것이 알려져 있다. 덧붙여서 말하면, GaN 및 사파이어의 열팽창계수는 각각 5.59 ×10-6/K, 7.5 ×10-6/K이다. 또한, 점선으로 나타낸 사파이어 상의 AlGaN이 제 1 실시예에 관한 왜곡억제층(13)에 상당한다.
그런데, 본원 발명자들은 다양한 실험을 행한 결과, 압축된 GaN 결정의 격자정수는 GaN계 반도체결정을 MOVPE법에 의해 성장할 때의 성장조건에 의존한다는 사실을 얻고 있다. 예를 들어, 기판의 가열온도, 캐리어가스의 가스종류, 결정성장시의 압력, 가스의 유속 또는 가스의 온도 등이 저온버퍼층(12)의 막두께 및 결정성에 민감하게 영향을 주는 것을 밝혀내고 있다.
즉, 기판온도를 1100℃ 정도로 충분히 올리고, 원료가스의 온도를 1020℃ 정도로 하여, 사파이어로 이루어지는 기판을 충분히 열팽창시키면, 성장 후에 실온으로 되돌린 경우에는, GaN 결정의 a축 방향의 결정격자는 보다 크게 압축된다. 또한, 기판온도를 1050℃ 정도로 하고, 원료가스를 자유롭게 가열하는 등의 방법으로 그 온도를 1020℃ 정도로 하면, 기판의 열팽창은 작고, 따라서, 성장 후에 실온으로 되돌린 경우의 GaN 결정의 a축 방향의 압축왜곡은 상대적으로 작아진다.
질화갈륨(GaN)과 질화알루미늄(AlN)의 a축 방향의 격자정수는 각각 3.189Å,3.112Å이고, 따라서, GaN 결정에 Al을 첨가함으로써, 첨가하는 Al의 조성에 따라서 AlGaN 혼합결정의 격자정수를 작게 할 수 있다.
게다가, 본원 발명자들의 실험에 의하면, 성장조건을 조정함으로써, 실온으로 되돌린 경우에, 사파이어 상에서 압축되는 GaN 결정의 a축 방향의 격자정수는 AlGaN 혼합결정의 Al의 조성으로 환산하여, 0%∼10% 정도의 벌크상태의 격자정수에 상당하는 범위에서 조정할 수 있다는 사실도 얻고 있다. 여기서, 벌크상태의 격자정수라는 것은 기판에 의해서 열왜곡을 받고 있지 않은 벌크 본래의 격자정수를 말한다.
또한, 당연하지만, GaN 결정과 마찬가지로, AlGaN 혼합결정을 사파이어로 이루어지는 기판 상에 성장하여도, 그 AlGaN 혼합결정은 기판에 의해 압축왜곡을 받아 a축 방향의 격자정수가 줄어든다. 따라서, GaN 결정과 마찬가지로, MOVPE법에 의한 성장조건과 Al의 조성을 조정함으로써, 기판 상에 성장하는 하나의 AlGaN 혼합결정과 그 밖의 AlGaN 혼합결정에서의 a축 방향의 격자정수를 실질적으로 격자정합시킬 수 있다.
이상에서, 사파이어로 이루어지는 기판(11) 상에 GaN계 반도체 레이저소자를 형성하는 경우에, MOVPE법에 의한 성장조건을 조정함으로써, GaN 결정의 a축 방향의 격자정수를 줄여, AlGaN으로 이루어지는 클래드층(15, 20)의 벌크상태의 a축 방향의 격자정수에 실질적으로 격자정합시키는 것이 가능해진다.
또, 사파이어 대신에 기판재료로 탄화규소(SiC)를 이용한 경우에는, 사파이어의 경우와는 반대로, SiC 상에 성장한 GaN계 반도체결정은 SiC의 열팽창계수가GaN계 반도체의 팽창계수보다도 작기 때문에, 실온으로 되돌려졌을 때에 인장왜곡을 받는다.
다음에, 사파이어로 이루어지는 기판 상에 MOVPE법에 의해 GaN 결정을 성장할 때에, 원료가스의 온도를 1020℃ 부근으로 확실히 제어함으로써, 기판 상에 형성된 레이저구조를 갖는 반도체결정에 생기는 크랙밀도를 극적으로 저감할 수 있다는 사실도 얻고 있다.
구체적으로는, 도 3에 나타내는 바와 같이, 사파이어로 이루어지는 기판 상에 약 500℃에서 저온버퍼층을 성장한 후, 소정의 온도로까지 온도상승하고, 그 저온버퍼층 상에 GaN 결정을 성장하기 시작할 때의 원료가스의 온도와, 레이저구조를 갖는 반도체결정에 생기는 크랙밀도의 관계를 얻고 있다. 여기서, 가열된 원료가스의 온도라는 것은 히터에 의해서 가열되는 기판온도가 아니라, 가열된 기판에 의해 원료가스가 2차적으로 가열되는 온도를 말한다. 즉, 히터로부터의 복사열에 의해서, 기판, 서셉터 및 가스공급 노즐 등이 가열됨으로써, 결과적으로 원료가스가 가열된다. 따라서, 가열기구의 열용량에 따라서, 기판의 가열온도를 조정하면 제어가능하다. 가열된 원료가스의 온도를 측정하기 위해서는, 예컨대, 공급되는 원료가스의 가스흐름에서의 기판의 하류측에 온도모니터용의 열전대온도계를 설치하면 된다.
도 3에 나타내는 바와 같이, 저온버퍼층의 성장 후에 GaN 결정을 성장하는 경우에, 그 성장개시시에서의 원료가스의 온도를 1020℃ 부근이 되도록 조절하면, 크랙밀도를 대폭으로 저감할 수 있다. 그러나, 1020℃ 부근을 벗어나면, 즉, 온도가 1020℃ 보다도 낮으면 크랙이 대량으로 발생하고, 반대로 1020℃ 보다도 높으면 크랙밀도는 증가하지 않지만, 표면의 요철이 증대하여 평탄성이 열화되어, 어느 쪽의 경우도 고품질의 결정을 얻을 수는 없다. 여기서, GaN 결정은 제 1 실시예의 왜곡억제층(13)에 상당한다.
이 원료가스의 온도가 1020℃ 부근보다도 높은 경우에 결정표면의 평탄성이 열화된다는 현상은 저온버퍼층의 성장 후에서의 온도 중이며 결정성장의 중단 중에 공급하는 원료가스의 온도를 너무 높게 하면, 저온버퍼층이 증발되는 동시에, 또한 그 저온버퍼층의 단결정화가 현저하게 진행되기 때문에 생긴다고 추측된다.
이것에 대하여, 원료가스의 온도가 1020℃보다도 낮은 경우에 크랙밀도가 증가한다는 현상은 저온버퍼층의 단결정화가 불충분하고, 원래 비정질상태에 있던 저온버퍼층이 단결정화되지 않아, 입자의 크기가 작은 상태로 되어 있다고 추측된다. 그 결과, 저온버퍼층에서의 입자의 크기가 작은 상태라면, 그 저온버퍼층 상에 성장하는 GaN 결정의 배향성이 작아지므로, 사파이어로 이루어지는 기판이 열수축하였을 때에 생기는 C면 내의 압축왜곡이 충분히 생기지 않기 때문이라고 생각된다.
본 발명에 있어서는, GaN 결정이 C면 내에서 압축되는 결과, 압축된 GaN 결정과 격자정수가 GaN보다도 작은 AlGaN으로 이루어지는 클래드층이 격자정합하는 것이 크랙의 발생을 억제하는 중요한 요건이 된다.
도 4는 사파이어로 이루어지는 기판 상에 약 500℃에서 저온버퍼층을 성장한 후, 소정의 온도로까지 온도상승하고, 그 저온버퍼층 상에 GaN 결정을 성장하기 시작할 때의 원료가스의 온도와, GaN 결정에 생기는 c축 격자왜곡과의 관계를 나타내고 있다. 여기서, GaN 결정은 제 1 실시예의 왜곡억제층(13)에 상당한다.
도 4에 나타내는 바와 같이, 원료가스의 온도가 1020℃ 부근에서, C면 내에 압축왜곡(c축 방향에는 인장왜곡)이 생기는 것을 확인하고 있다. 이들의 현상은 저온버퍼층을 AlGaN에 의해 구성하여, AlGaN 혼합결정을 그 저온버퍼층 상에 성장하는 경우에 있어서도 동일하게 생기는 것을 확인하고 있다.
그런데, 레이저구조를 갖는 반도체결정에 크랙이 생기지 않는 바람직한 왜곡(c축 격자왜곡=(△c/c) ×100)의 범위는 거의 +0.06% 이상으로, 이것은 Al0.07Ga0.93N으로 이루어지는 클래드층의 Al의 조성으로 환산하면, 그 환산조성은 약 5% 이상이 된다.
c축 격자왜곡을 너무 크게 하면, 클래드층이 C면 내에서 압축된다. 크랙을 억제한다는 관점에서는 압축왜곡에 상한은 없지만, 압축왜곡이 너무 커지면, 기판이 휘어지는 등의 다른 문제를 발생하기 때문에, 실질적으로는 왜곡억제층(저온버퍼층 상의 반도체층)과 클래드층을 격자정합시키는 것이 바람직하다. 따라서, AlGaN으로 이루어지는 왜곡억제층은 AlGaN으로 이루어지는 클래드층에서의 Al의 조성에 대하여, Al의 조성환산율로 -2%∼+2% 정도의 범위에 있는 격자정수를 갖는 것이 바람직하다.
제 1 실시예에 있어서는, 상기의 각 사실에 기초하여, 왜곡억제층(13)의 a축 방향의 격자정수를 p형 초격자 클래드층(20)의 a축 방향의 격자정수와 실질적으로 격자정합시키고 있다. 이 경우의 왜곡억제층(13)에서의 p형 초격자 클래드층(20)과의 격자정합조건을 만족하는 Al의 조성은 약 3.5%이다. 그 결과, 직경이 약 5.1㎝(2인치)인 사파이어로 이루어지는 기판(11)의 전면에서, 크랙이 발생하지 않고 또한 평탄한 레이저구조를 갖는 반도체결정을 얻을 수 있다. 이로 인해, 레이저발진의 임계값 전류밀도는 종래보다도 낮은 값을 얻을 수 있어, 반도체 레이저소자의 수율도 현저히 향상하는 것을 확인하고 있다.
또, 제 1 실시예에 있어서는, n측 전극(25)의 콘택트저항을 저감시키기 위해서, 왜곡억제층(13) 상에 n형 GaN으로 이루어지는 n형 콘택트층(14)을 설치하고 있지만, 상술한 격자정합조건을 유리하게 하기 위해서는, 그 n형 콘택트층(14)은 반드시 설치할 필요는 없다.
또한, 제 1 실시예에 있어서는, III-V족 질화물반도체로 이루어지는 레이저구조를 사파이어로 이루어지는 기판(11) 상에 형성하는 구성에 대해서 설명하였지만, 본 발명은 상술한 왜곡억제층(13)과 p형 초격자 클래드층(20)의 격자정합조건의 원리를 살릴 수 있는 성장이라면, 기판(11)은 사파이어에 한정되지 않는다.
즉, 기판(11)에 탄화규소(SiC) 또는 실리콘(Si) 등을 이용하여도 되고, 기판(11)에 의한 열팽창 또는 열수축에 의해 왜곡된 GaN계 결정과 AlGaInN계 클래드층이 실질적으로 격자정합하면 된다는 것은 말할 필요도 없다.
또한, 제 1 실시예에 있어서는, 사파이어로 이루어지는 기판(11)의 C면을 이용하여 설명하였지만, 상술한 격자정합조건이 실질적으로 만족되면, C면에 대하여 A면 또는 M면 등의 방향에 극소의 경사를 가진 기판을 이용하여도 된다.
게다가, 본 발명의 효과는 AlGaInN 또는 질화붕소(BN) 및 이들의 혼합결정등으로 이루어지는 모든 III-V족 질화물반도체에 대하여 성립한다.
또한, 제 1 실시예에 있어서는, AlGaN으로 이루어지는 왜곡억제층(13)의 실온에서의 격자정수를 p형 초격자 클래드층(20)의 벌크상태의 격자정수와 실질적으로 일치시키도록 하였지만, 이것에 한정되지 않는다. 즉, 레이저구조를 구성하는 반도체층 중 상대적으로 격자정수가 작은 반도체층의 격자정수에 실질적으로 일치시키면 된다.
(제 2 실시예)
이하, 본 발명의 제 2 실시예에 대해서 도면을 참조하여 설명한다.
도 5는 본 발명의 제 2 실시예에 관한 반도체 레이저소자의 단면구성을 나타내고 있다.
도 5에 기초하여 제 2 실시예에 관한 III-V족 질화물반도체 및 반도체 레이저소자의 제조방법을 설명한다. 도 5에 있어서, 도 1에 나타내는 구성부재와 동일한 구성부재에는 동일한 부호를 붙여 설명을 생략한다.
상술한 제 1 실시예에 있어서는, 성장하는 반도체층과 재료가 다른 이종의 기판을 이용하기 때문에, 성장 후에 반도체층을 실온으로 되돌릴 때에, 기판의 열수축 또는 열팽창에 의해 반도체층, 특히 알루미늄의 조성 및 막두께가 상대적으로 큰 클래드층에 크랙이 발생하지 않도록, 클래드층의 하지층인 왜곡억제층에서의 a축 방향의 격자정수와 클래드층에서의 a축 방향의 격자정수와 실질적으로 격자정합하도록 하고 있다.
제 2 실시예는 성장하는 반도체층과 재료가 같은 종류의 기판을 이용하는 경우를 설명한다.
도 5에 나타내는 바와 같이, 제 2 실시예에 관한 기판(41)은 n형 클래드층(15)과 동일조성의 Al0.07Ga0.93N에 의해 형성되어 있다. 또, 기판(41)의 구체적인 형성방법은 제 3 실시예에서 설명한다.
다음에, 기판(41) 상에 질화물 반도체층을 에피택셜성장하는 방법 및 레이저구조를 형성하는 방법을 설명한다.
우선, MOVPE 장치의 반응실에 기판(41)을 투입한다. 이어서, 기판(41)의 온도를 약 1120℃로까지 온도상승하고, 암모니아, 수소 및 질소를 포함하는 분위기에서 10분간 정도의 열클리닝을 행하여, 기판(41)의 표면산화막을 제거한다.
종래와 같이, 기판에 질화갈륨을 이용하면, 1120℃라는 고온하에서 열클리닝을 행하면, 기판이 열분해를 일으킨다. 반대로, 이것보다 저온에서 열클리닝을 행하였다고 하여도, 충분한 클리닝효과를 얻을 수는 없다.
제 2 실시예에 있어서는, 기판(41)에 알루미늄을 포함하여, 알루미늄은 질소와의 결합력이 크기 때문에, 1100℃를 넘는 고온하에서도 열분해되는 경우가 없다. 그 결과, 기판(41)의 표면산화막을 확실히 제거할 수 있기 때문에, 기판(41)의 주면은 충분한 청정면을 얻을 수 있다.
다음에, 암모니아, 수소 및 질소를 포함하는 분위기 그대로, 기판온도를 약 1020℃로까지 온도하강하여, 기판온도가 거의 일정해진 시점에서, III족 소스인 TMG의 공급을 개시한다. 이로 인해, 기판(41)의 주면 상에 n형 GaN으로 이루어지는n형 콘택트층(14)이 성장한다. 그 후, n형 콘택트층(14) 상에 n형 클래드층(15)에서 p형 제 1 콘택트층(22)까지를 제 1 실시예와 동일하게 성장시킨다. 또한, 공진기 형성영역, 릿지부(30), p측 전극(24) 및 n측 전극(25)을 제 1 실시예와 동일하게 하여 형성한다.
또, 여기서는 n형 콘택트층(14)에는 질화갈륨(GaN)을 이용하였지만, 이 대신에, 질화알루미늄갈륨(AlGaN)을 이용하여도 된다. 단, n형 콘택트층(14)의 Al의 조성의 최대값은 n형 클래드층(15)의 Al의 조성까지로 하는 것이 바람직하다.
이상 설명한 바와 같이, 제 2 실시예에 의하면, III-V족 질화물반도체를 성장시키는 기판(41)에 n형 Al0.07Ga0.93N으로 이루어지는 n형 클래드층(15)과 실질적으로 격자정합하는 Al의 조성을 갖게 하기 때문에, 기판(41) 상에 성장하는 반도체층에는 크랙이 발생하지 않는다. 그 결과, III-V족 질화물반도체로 이루어지는 레이저소자 형성용 반도체(웨이퍼)를 얻을 수 있다.
제 2 실시예에 있어서는, 기판(41)에 사파이어 또는 탄화규소와 같은 III-V족 질화물반도체에 대하여 다른 재료를 이용하고 있지 않기 때문에, 기판(41)의 열팽창의 질화물반도체에 주는 영향이 매우 작다. 따라서, 기판(41)의 Al의 조성은 n형 클래드층(15)의 격자정수와 실질적으로 격자정합하는 값으로 설정하는 것이 바람직한 것은 말할 필요도 없다. 그러나, 질화갈륨(GaN)에 대하여 알루미늄(Al)을 조금이라도 첨가하기만 하면, 기판(41)의 크랙을 억제하는 효과는 충분히 발휘된다.
또, 제 2 실시예는 기판(41)의 조성을 질화알루미늄갈륨(AlGaN)으로 이루어지는 클래드층(15)과 격자정합시키는, 또는 격자정수를 접근하도록 설정하는 것으로는 한정되지 않는다.
즉, 기판(41)의 조성은 AlGaN에 한정되지 않고, 레이저구조를 구성하는 클래드층, 나아가서는 레이저구조 또는 기능소자를 구성하는 에피택셜층 중에서 상대적으로 격자정수가 작은 반도체층의 혼합결정의 조성 또는 재료에 따라서, Al의 조성을 바꾸거나, 다른 원소 등을 첨가하여도 된다.
또한, 기판(41)에 인듐(In)을 첨가하면 주입캐리어의 손실이 저감되기 때문에, 기판(41)에 In을 첨가하여도 된다.
(제 2 실시예의 일변형예)
도 6에 본 발명의 제 2 실시예의 일변형예에 관한 반도체 레이저소자를 나타낸다. 도 6에 있어서, 도 5에 나타내는 구성부재와 동일한 구성부재에는 동일한 부호를 붙여 설명을 생략한다.
본 변형예에 관한 Al0.07Ga0.93N으로 이루어지는 기판(41A)은 예컨대, n형의 도전성을 갖는다. n형 도펀트로는 실리콘(Si) 또는 산소(O) 등을 이용한다. 단, 기판(41A)은 도핑에 의해 a축 방향의 격자정수가 약간 변화하기 때문에, 기판(41A)의 Al의 조성을 n형 클래드층(15)의 a축 방향의 격자정수와 실질적으로 격자정합하도록 조정한다.
도 6에 나타내는 바와 같이, 기판(41A)은 도전성을 갖기 때문에, 그기판(41A)의 이면 상에 n측 전극(25)을 설치하고 있다. 이 때문에, 기판(41A)과 n형 Al0.07Ga0.93N으로 이루어지는 n형 클래드층(15) 사이에는, n측 전극을 형성하지 않고 끝나기 때문에, 제 2 실시예의 n형 GaN으로 이루어지는 콘택트층(14)을 대신하여 n형 AlGaN으로 이루어지는 n형 반도체층(42)을 형성하고 있다. 따라서, 릿지부(30) 상에 설치된 p측 전극(24)과 n측 전극(25)은 서로 대향하는 구성이 된다.
또, 제 1 또는 제 2 실시예에 있어서, 질화물 반도체를 MOVPE법에 의해 성장하여 형성하였지만, MOVPE법에 한정되지 않는다. 즉, 하이드라이드 기상성장(H-VPE)법 또는 분자선 에피택시(MBE)법 등의 III-V족 질화물 반도체를 성장할 수 있는 방법이면 된다.
(제 3 실시예)
이하, 본 발명의 제 3 실시예에 대해서 도면을 참조하여 설명한다.
도 7은 본 발명의 제 3 실시예에 관한 III-V족 질화물 반도체를 성장시키기 위한 III-V족 질화물로 이루어지는 반도체기판의 부분적인 단면구성을 나타내고 있다.
도 7에 기초하여 제 3 실시예에 관한 III-V족 질화물로 이루어지는 반도체기판의 제조방법을 설명한다.
우선, 도 7에 나타내는 바와 같이, 성장온도를 500℃ 정도로 하고 예컨대, 사파이어로 이루어지는 모재기판(51)의 주면 상에 V족 소스인 NH3과 III족 소스인 TMG를 공급하여, 두께가 약 20㎚인 GaN으로 이루어지는 저온버퍼층(52)을 성장한다.
다음에, 성장온도를 1020℃ 정도로까지 온도상승한 후, III족 소스로 TMA를 추가하여, 저온버퍼층(52) 상에 두께가 약 1㎛인 AlGaN으로 이루어지는 하지층(53)을 성장한다. 이어서, 포토리소그래피법을 이용하여, 하지층(53) 상에 각각의 폭이 약 3㎛이면서 서로 약 12㎛의 간격을 두어 평행하게 연장되는 레지스트 패턴(도시생략)을 형성하고, 형성한 레지스트 패턴을 마스크로 하여 하지층(53)에 대하여 드라이 에칭을 행함으로써, 하지층(53)의 상부에 복수의 리세스부(53a)와 그 리세스부(53a)끼리에 끼워진 영역으로 이루어지는 복수의 스트라이프형상의 볼록부(53b)를 형성한다.
이어서, 예컨대, ECR 스퍼터법을 이용하여, 리세스부(53a)가 형성된 하지층(53) 상에 레지스트 패턴 및 볼록부(53b)를 포함하는 전면에 걸쳐, 질화실리콘(SiNx)으로 이루어지는 마스크막(54)을 퇴적한다. 그 후, 레지스트 패턴을 리프트오프하여 볼록부(53b) 상의 마스크막(54)을 제거함으로써, 그 볼록부(53b)의 정상면을 노출한다.
다음에, 다시 MOVPE법에 의해, 성장온도를 1000℃ 정도로 하고, NH3과 TMG와 TMA를 하지층(53) 상에 공급하여, 하치층(53)의 볼록부(53b)의 노출면을 종결정으로 하여 두께가 약 2㎛인 Al0.07Ga0.93N으로 이루어지는 선택성장층(41a)을 성장한다. 이어서, 선택성장층(41a) 상에 두께가 약 2㎛∼약 200㎛인 Al0.07Ga0.93N으로 이루어지는 기판본체층(41b)을 성장함으로써, 선택성장층(41a)과 기판본체층(41b)으로 이루어지는 반도체기판(41)을 얻는다. 또한, 반도체기판(41)을 하지층(53) 및 모재기판(51)으로부터 박리하여도 된다. 이 경우, 반도체기판(41)은 하지층(53)의 볼록부(53b)하고만 접합하고 있기 때문에, 박리도 용이하다. 단, 반도체기판(41)을 박리하는 경우에는, 기판본체층(41b)의 두께를 200㎛ 정도로 한다. 이 경우, MOVPE법은 성장레이트가 작기 때문에, 성장레이트가 약 수십㎛/h의 H-VPE법을 병용하면 된다.
또, 이러한 상면에 스트라이프형상의 리세스부(53a) 및 볼록부(53b)를 설치한 하지층(53)에서의 마스크막(54)으로부터 노출한 볼록부(53b)의 정상면을 종결정으로 하는 선택성장법을 ABLEG(Air Bridged Lateral Epitaxial Growth:마츠시타 덴끼 산교 가부시키가이샤의 상표명)법이라고 한다.
이와 같이, 제 3 실시예에 의하면, 격자결함, 크랙 및 휘어짐이 생기지 않는 고품질의 질화알루미늄갈륨(AlGaN)으로 이루어지는 반도체기판(41)을 얻을 수 있다.
그런데, 하지층에서의 마스크막에서의 노출면으로부터 성장시키는 선택성장에 의해서, AlGaN으로 이루어지는 3원 혼합결정을 선택성장시키면, 단체의 알루미늄이 마스크막(54) 상에 퇴적한다. 그러나, 제 3 실시예에 있어서는, ABLEG법을 이용하고 있기 때문에, 하지층(53)의 리세스부(53a)에 의해서, 선택성장층(41a)과의 사이에 공극이 형성된다. 그 결과, 선택성장층(41a)에는 퇴적한 알루미늄이 도입되지 않기 때문에, 반도체기판(41)의 결정품질은 현격히 향상된다.
또, 3원 혼합결정으로 이루어지는 질화물 반도체기판의 형성방법은 ABLEG법에 한정되지 않는다. 즉, MOVPE법 또는 H-VPE법을 이용하여, 사파이어, 비화갈륨(GaAs), 실리콘(Si) 또는 탄화규소(SiC) 등으로 이루어지는 모재기판 상에 수백㎛ 정도의 두께의 질화물 반도체층을 성장하고, 그 후, 성장한 질화물 반도체층으로부터 모재기판을 박리함으로써 형성하여도 된다. 이 때, 선택횡방향성장(ELO)법을 병용하여도 된다.
또한, 질소 또는 암모니아의 고압분위기 하에서 직접 성장시켜 형성한 벌크상의 기판을 이용하여도 된다.
본 발명에 관한 제 1 반도체의 제조방법에 의하면, 제 1 반도체층의 알루미늄의 조성을 알루미늄을 포함하는 제 2 반도체층의 벌크상태의 격자정수와 열수축 또는 열팽창에 의해서 실질적으로 일치하도록 설정하기 때문에, 성장 후에 실온으로 되돌렸다고 하여도, 격자정수가 상대적으로 작은 제 2 반도체층에 크랙 등이 발생하지 않는다.
본 발명에 관한 제 2 반도체의 제조방법에 의하면, AlGaN으로 이루어지는 반도체기판의 격자정수를 알루미늄을 포함하는 반도체층의 벌크상태의 격자정수와 실질적으로 일치시키기 때문에, 반도체층에 생기는 크랙 등의 발생을 방지할 수 있다.

Claims (13)

  1. 기판 상에 AlxGa1-xN (단, x는 0x1이다)으로 이루어지는 제 1 반도체층을 실온보다도 높은 온도에서 성장하는 제 1 공정과,
    상기 제 1 반도체층 상에 AluGavInwN (단, u, v, w는 0<u1, 0v1, 0w1, u+v+w=1이다)으로 이루어지는 제 2 반도체층을 성장하는 제 2 공정을 구비하고,
    상기 제 1 공정은 상기 제 1 반도체층의 Al의 조성 x의 값을 그 제 1 반도체층의 실온에서의 격자정수가 열수축 또는 열팽창에 의하여 상기 제 2 반도체층의 벌크상태의 격자정수와 실질적으로 일치하도록 설정하는 공정을 포함하는 것을 특징으로 하는 반도체의 제조방법.
  2. 제 1항에 있어서,
    상기 제 1 반도체층과 상기 제 2 반도체층 사이 또는 상기 제 2 반도체층 상에, Al의 조성이 상기 제 2 반도체층보다도 작은 제 3 반도체층을 성장하는 공정을 추가로 구비하고 있는 것을 특징으로 하는 반도체의 제조방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 기판은 사파이어, 탄화규소 또는 실리콘으로 이루어지는 것을 특징으로하는 반도체의 제조방법.
  4. AlxGa1-xN (단, x는 0x1이다)으로 이루어지는 반도체기판 상에 AluGavInwN (단, u, v, w는 0<u1, 0v1, 0w1, u+v+w=1이다)으로 이루어지는 반도체층을 성장하는 공정을 구비하고,
    상기 반도체기판의 격자정수를 상기 반도체층에서의 벌크상태의 격자정수와 실질적으로 일치시키는 것을 특징으로 하는 반도체의 제조방법.
  5. AlxGa1-xN (단, x는 0x1이다)으로 이루어지는 반도체기판 상에 AluGavInwN (단, u, v, w는 0<u1, 0v1, 0w1, u+v+w=1이다)으로 이루어지는 반도체층을 성장하는 공정을 구비하고 있는 것을 특징으로 하는 반도체의 제조방법.
  6. 제 5항에 있어서,
    상기 반도체기판은 인듐을 포함하는 것을 특징으로 하는 반도체의 제조방법.
  7. AluGavInwN (단, u, v, w는 0<u1, 0v1, 0w1, u+v+w=1이다)으로 이루어지는 반도체층을 AlxGa1-xN (단, x는 0x1이다)으로 이루어지는 반도체기판 상에 성장시킬 때에 이용하는 상기 반도체기판의 제조방법에 있어서,
    상기 반도체기판의 Al의 조성 x를 그 반도체기판의 격자정수가 상기 반도체층의 벌크상태의 격자정수와 실질적으로 일치하는 값으로 설정하는 것을 특징으로 하는 반도체기판의 제조방법.
  8. 기판 상에 형성된 AlxGa1-xN (단, x는 0x1이다)으로 이루어지는 제 1 반도체층과,
    상기 제 1 반도체층 상에 형성된 AluGavInwN (단, u, v, w는 0<u1, 0v1, 0w1, u+v+w=1이다)으로 이루어지는 제 2 반도체층을 구비하고,
    상기 제 1 반도체층의 실온에서의 격자정수는 열수축 또는 열팽창에 의해서 상기 제 2 반도체층의 벌크상태의 격자정수와 실질적으로 일치하고 있는 것을 특징으로 하는 반도체 발광소자.
  9. 제 8항에 있어서,
    상기 제 1 반도체층과 상기 제 2 반도체층 사이 또는 상기 제 2 반도체층 상에, Al의 조성이 상기 제 2 반도체층보다도 작은 활성층을 추가로 구비하고,
    상기 제 2 반도체층은 클래드층인 것을 특징으로 하는 반도체 발광소자.
  10. 제 8항 또는 제 9항에 있어서,
    상기 기판은 사파이어, 탄화규소 또는 실리콘으로 이루어지는 것을 특징으로하는 반도체 발광소자.
  11. AlxGa1-xN (단, x는 0x1이다)으로 이루어지는 반도체기판과,
    상기 반도체기판 상에 형성된 AluGavInwN (단, u, v, w는 0<u1, 0v1, 0w1, u+v+w=1이다)으로 이루어지는 반도체층을 구비하고,
    상기 반도체기판의 격자정수는 상기 반도체층의 벌크상태의 격자정수와 실질적으로 일치하고 있는 것을 특징으로 하는 반도체 발광소자.
  12. AlxGa1-xN (단, x는 0x1이다)으로 이루어지는 반도체기판과,
    상기 반도체기판 상에 형성된 AluGavInwN (단, u, v, w는 0<u1, 0v1, 0w1, u+v+w=1이다)으로 이루어지는 반도체층을 구비하고 있는 것을 특징으로 하는 반도체 발광소자.
  13. 제 12항에 있어서,
    상기 반도체기판은 인듐을 포함하는 것을 특징으로 하는 반도체 발광소자.
KR1020010081558A 2000-12-20 2001-12-20 반도체의 제조방법, 반도체기판의 제조방법 및 반도체발광소자 KR20020050174A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00386624 2000-12-20
JP2000386624 2000-12-20

Publications (1)

Publication Number Publication Date
KR20020050174A true KR20020050174A (ko) 2002-06-26

Family

ID=18853691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010081558A KR20020050174A (ko) 2000-12-20 2001-12-20 반도체의 제조방법, 반도체기판의 제조방법 및 반도체발광소자

Country Status (3)

Country Link
US (1) US6777253B2 (ko)
EP (1) EP1220333A3 (ko)
KR (1) KR20020050174A (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841001B2 (en) * 2002-07-19 2005-01-11 Cree, Inc. Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
JP4507489B2 (ja) * 2002-12-16 2010-07-21 富士ゼロックス株式会社 面発光型半導体レーザ及びその製造方法
GB2407700A (en) * 2003-10-28 2005-05-04 Sharp Kk MBE growth of nitride semiconductor lasers
US7084040B2 (en) 2004-04-23 2006-08-01 Northrop Grumman Corp. Method for growth of group III-V semiconductor material on a dielectric
JP4913375B2 (ja) * 2005-08-08 2012-04-11 昭和電工株式会社 半導体素子の製造方法
US20070054474A1 (en) * 2005-08-23 2007-03-08 Tracy Clarence J Crack-free III-V epitaxy on germanium on insulator (GOI) substrates
CN100508225C (zh) * 2005-12-05 2009-07-01 璨圆光电股份有限公司 具有多层缓冲层结构的氮化物型半导体元件及其制造方法
JP5261923B2 (ja) * 2006-10-17 2013-08-14 サンケン電気株式会社 化合物半導体素子
DE102008035235B4 (de) * 2008-07-29 2014-05-22 Ivoclar Vivadent Ag Vorrichtung zur Erwärmung von Formteilen, insbesondere dentalkeramischen Formteilen
US8354687B1 (en) * 2008-07-30 2013-01-15 Nitek, Inc. Efficient thermal management and packaging for group III nitride based UV devices
KR101007087B1 (ko) 2009-10-26 2011-01-10 엘지이노텍 주식회사 발광소자 및 그 제조방법
CN102637793B (zh) * 2011-02-15 2015-08-12 展晶科技(深圳)有限公司 三族氮化合物半导体紫外光发光二极管
US10490697B2 (en) 2011-12-03 2019-11-26 Sensor Electronic Technology, Inc. Epitaxy technique for growing semiconductor compounds
US10158044B2 (en) 2011-12-03 2018-12-18 Sensor Electronic Technology, Inc. Epitaxy technique for growing semiconductor compounds
DE112013000798B4 (de) * 2012-02-01 2024-07-25 Sensor Electronic Technology, Inc. Epitaktische Technik zum Reduzieren von Schraubenversetzungen in unter Spannung befindlichen Halbleiterverbundstoffen
KR102416870B1 (ko) * 2014-11-07 2022-07-05 스미또모 가가꾸 가부시키가이샤 반도체 기판 및 반도체 기판의 검사 방법
US10381508B2 (en) 2014-11-19 2019-08-13 National Sun Yat-Sen University Light emitting element with an enhanced electroluminescence effect
CN104701432A (zh) * 2015-03-20 2015-06-10 映瑞光电科技(上海)有限公司 GaN 基LED 外延结构及其制备方法
US10340415B2 (en) 2016-09-01 2019-07-02 Lg Innotek Co., Ltd. Semiconductor device and semiconductor device package including the same
EP3511990B1 (en) 2016-09-10 2023-12-13 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device
CN115566116A (zh) 2016-09-13 2023-01-03 苏州立琻半导体有限公司 半导体器件和包括该半导体器件的半导体器件封装
US10903395B2 (en) 2016-11-24 2021-01-26 Lg Innotek Co., Ltd. Semiconductor device having varying concentrations of aluminum
KR102390828B1 (ko) 2017-08-14 2022-04-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235692A (ja) * 1993-12-30 1995-09-05 Sony Corp 化合物半導体装置及びその形成方法
US5828684A (en) * 1995-12-29 1998-10-27 Xerox Corporation Dual polarization quantum well laser in the 200 to 600 nanometers range
JPH10150245A (ja) 1996-11-21 1998-06-02 Matsushita Electric Ind Co Ltd 窒化ガリウム系半導体の製造方法
JPH1168158A (ja) * 1997-08-20 1999-03-09 Sanyo Electric Co Ltd 窒化ガリウム系化合物半導体装置
US6233265B1 (en) * 1998-07-31 2001-05-15 Xerox Corporation AlGaInN LED and laser diode structures for pure blue or green emission

Also Published As

Publication number Publication date
US6777253B2 (en) 2004-08-17
EP1220333A2 (en) 2002-07-03
EP1220333A3 (en) 2009-10-14
US20020079502A1 (en) 2002-06-27

Similar Documents

Publication Publication Date Title
US6858877B2 (en) Nitride semiconductor, method for manufacturing the same and nitride semiconductor device
US6777253B2 (en) Method for fabricating semiconductor, method for fabricating semiconductor substrate, and semiconductor light emitting device
JP3785970B2 (ja) Ｉｉｉ族窒化物半導体素子の製造方法
EP2383846B1 (en) Light emitting device and manufacturing method thereof
JP4284188B2 (ja) 窒化物系半導体基板の製造方法および窒化物系半導体装置の製造方法
JP3594826B2 (ja) 窒化物半導体発光素子及びその製造方法
JP3770014B2 (ja) 窒化物半導体素子
JP3569807B2 (ja) 窒化物半導体素子の製造方法
US7550368B2 (en) Group-III nitride semiconductor stack, method of manufacturing the same, and group-III nitride semiconductor device
JP3470623B2 (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置
JP3515974B2 (ja) 窒化物半導体、その製造方法及び窒化物半導体素子
US6518082B1 (en) Method for fabricating nitride semiconductor device
US6867112B1 (en) Method of fabricating nitride semiconductor device
EP1196971B1 (en) Nitride semiconductor layer structure and a nitride semiconductor laser incorporating a portion of same
JP2024079871A (ja) エピタキシャル横方向過成長を用いた非極性及び半極性デバイス作成方法
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP2000349398A (ja) 窒化物半導体発光素子及びその製造方法
JP2006024713A (ja) 窒化物半導体素子およびその製造方法
JP3934320B2 (ja) ＧａＮ系半導体素子とその製造方法
WO2007103419A2 (en) Structures and designs for improved efficiency and reduced strain iii-nitride heterostructure semiconductor devices
JP4631214B2 (ja) 窒化物半導体膜の製造方法
JP4255168B2 (ja) 窒化物半導体の製造方法及び発光素子
JP2002261033A (ja) 半導体の製造方法、半導体基板の製造方法及び半導体発光素子
JP2009212343A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP4363415B2 (ja) 結晶膜、結晶基板および半導体装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20011220

PG1501 Laying open of application
PC1202 Submission of document of withdrawal before decision of registration

Comment text: [Withdrawal of Procedure relating to Patent, etc.] Withdrawal (Abandonment)

Patent event code: PC12021R01D

Patent event date: 20031016

WITB Written withdrawal of application