[go: up one dir, main page]

WO1997001863A1 - Method of formation of crystalline semiconductor film, method of production of thin-film transistor, method of production of solar cell, and active matrix type liquid crystal device - Google Patents

Method of formation of crystalline semiconductor film, method of production of thin-film transistor, method of production of solar cell, and active matrix type liquid crystal device Download PDF

Info

Publication number
WO1997001863A1
WO1997001863A1 PCT/JP1996/001775 JP9601775W WO9701863A1 WO 1997001863 A1 WO1997001863 A1 WO 1997001863A1 JP 9601775 W JP9601775 W JP 9601775W WO 9701863 A1 WO9701863 A1 WO 9701863A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor film
heat treatment
seconds
substrate
annealing step
Prior art date
Application number
PCT/JP1996/001775
Other languages
English (en)
French (fr)
Inventor
Mitsutoshi Miyasaka
Original Assignee
Seiko Epson Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corporation filed Critical Seiko Epson Corporation
Priority to JP53238296A priority Critical patent/JP4026182B2/ja
Priority to KR1019970701411A priority patent/KR100274293B1/ko
Priority to US08/776,545 priority patent/US6066516A/en
Publication of WO1997001863A1 publication Critical patent/WO1997001863A1/ja
Priority to US09/400,303 priority patent/US6455360B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02466—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02477—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/128—Annealing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a method for forming a crystalline semiconductor film, a thin film transistor using the crystalline semiconductor film, an active matrix liquid crystal device, and a method for manufacturing a solar cell.
  • TFTs thin film transistors
  • solar cells Semiconductor films such as polycrystalline silicon are widely used for thin film transistors (hereinafter referred to as TFTs) and solar cells.
  • the performance of these semiconductor devices strongly depends on the quality of the semiconductor film constituting the active part of the semiconductor device. Needless to say, if a high-quality semiconductor film is obtained, a correspondingly high-performance semiconductor device can be obtained.
  • a polycrystalline silicon thin film transistor p01y-Si TFT
  • poly-Si polycrystalline silicon
  • the better the film quality of polycrystalline silicon (poly-Si) the better the TFT that can perform high-speed switching operation.
  • a solar cell using a semiconductor film having a high crystallization rate can have higher energy conversion efficiency.
  • Such a high-quality crystalline semiconductor film is strongly demanded in many industrial fields.
  • formation of such a high-quality semiconductor film is generally difficult to form, and is subject to great restrictions.
  • a polycrystalline silicon film having a relatively high mobility is formed by forming a transistor by a high-temperature process having a maximum process temperature of about 100,000.
  • a substrate on which a semiconductor film or a semiconductor device can be formed has a heat resistance enough to withstand a high-temperature heat process.
  • all of the recent p 0 1 y—Si T F T are fabricated on expensive and small quartz glass substrates.
  • solar cells are usually made of amorphous silicon (a-Si).
  • a solid phase growth method is known. This is the base After forming an a-Si film on a plate, the silicon film is subjected to a heat treatment at a temperature of about 600 for about 10 hours or more, and the a-Si film is converted to a poly-Si film. It is a substance that is reformed into As a second method, a laser crystallization method has been recognized. In this method, an a-Si film is deposited first, and then the a-Si film is irradiated with laser light to promote crystallization of the silicon film.
  • the first method (solid phase growth method) of the prior art requires a long heat treatment of about ten hours or more, and has a problem that productivity is extremely poor. Further, in this method, since the whole substrate is heated for a long time, there is a problem that thermal deformation of the substrate becomes a serious problem and a large-sized glass substrate that is substantially inexpensive cannot be used.
  • the second method of the prior art laser-crystallization method
  • the crystallization does not proceed if the laser irradiation energy is low, whereas if it is high, the semiconductor film is damaged, and the laser irradiation energy does not change under any irradiation conditions. challenges of a high-quality crystallized film force? not be obtained satisfactory there. It is also known challenges of a more crystalline variation force one The one irradiation every record? Large. As a result, even if these semiconductor films are applied to, for example, a TFT, good transistor characteristics cannot be obtained.
  • a second method which is a combination of the second method (laser crystallization method) of the prior art and the modification of the first method (furnace heat treatment), is being studied.
  • the heat treatment temperature is set lower than that of the solid-phase growth method (about 450 to 550), and the processing time is shortened (1). (Approximately 5 hours to 5 hours)
  • the semiconductor film is subjected to heat treatment.
  • these methods have essentially the same problems as the first method. That is, even if the provisional heat treatment temperature is suppressed to about 450, the heat treatment for several hours or more is necessary, so that the productivity is poor and the thermal distortion of the substrate cannot be ignored.
  • the present invention aims to solve the above-mentioned problems, and an object of the present invention is to provide a method of forming a high-quality crystalline semiconductor film with high productivity without applying a large thermal stress to a substrate, and a method of using the method. It is intended to provide a method of manufacturing a high performance thin film transistor and a solar cell. Disclosure of the invention
  • the present invention relates to a method for forming a crystalline semiconductor film on a substrate, comprising the steps of: depositing a semiconductor film on a substrate; and forming a part of the semiconductor film by melt crystallization.
  • a first annealing step in which the semiconductor film is crystallized by repeatedly performing a step of performing a heat treatment, and a second annealing step in which the crystallized semiconductor film is subjected to rapid thermal annealing. I do.
  • the heat treatment temperature in the second annealing step is represented by T [K] in absolute temperature, and when the heat treatment time is t [seconds], the heat treatment temperature T and the heat treatment time t are:
  • the present invention also relates to a method for forming a crystalline semiconductor film on a substrate, wherein a semiconductor film depositing step of depositing a semiconductor film on the substrate and a step of repeating partial laser-light irradiation on the semiconductor film are repeated.
  • the heat treatment temperature in the second annealing step is expressed as T [K] in the quenching temperature, and the heat treatment time is defined as t [second].
  • the present invention also relates to a method for forming a crystalline semiconductor film on a substrate, wherein a semiconductor film deposition step of depositing a semiconductor film on the substrate and a first step of repeatedly irradiating the semiconductor film with high-energy light are performed. An annealing step; and a second annealing step of performing a rapid heat treatment on the semiconductor film irradiated with the high-energy light.
  • the heat treatment temperature in the second annealing step is represented by T [K] in absolute temperature, and when the heat treatment time is t [seconds], the heat treatment temperature T and the heat treatment time t are:
  • the present invention relates to a method of manufacturing a thin film transistor utilizing a semiconductor film formed on a substrate, comprising: a semiconductor film deposition step of depositing a semiconductor film on the substrate; and melting and crystallizing a part of the semiconductor film.
  • the heat treatment temperature in the second annealing step is represented by T [K] in absolute temperature, and when the heat treatment time is t [seconds], the heat treatment temperature T and the heat treatment time t are:
  • the present invention also relates to a method of manufacturing a thin film transistor utilizing a semiconductor film formed on a substrate, the method comprising: depositing a semiconductor film on the substrate; and irradiating the semiconductor film with partial laser light.
  • a second annealing step of subjecting the semiconductor film irradiated with the laser beam to a rapid thermal treatment is represented by T [K] in absolute temperature, and when the heat treatment time is t [seconds], the heat treatment temperature T and the heat treatment time t are:
  • the substrate is glass
  • the heat treatment temperature T is lower than the strain point of the glass substrate.
  • there in the heat treatment time t is 300 seconds or less, which is c
  • the present invention is also characterized in that there below 180 seconds producing how the thin film transistors have utilized a semiconductor film formed on a substrate
  • At least a second annealing step for rapid heat treatment It is characterized by.
  • the heat treatment temperature in the second annealing step is represented by T [K] in absolute temperature, and when the heat treatment time is t [seconds], the heat treatment temperature T and the heat treatment time t are:
  • the present invention relates to a method of manufacturing a solar cell utilizing a semiconductor film formed on a substrate, wherein a semiconductor film deposition step of depositing the semiconductor film on the substrate, At least a first annealing step of crystallizing the semiconductor film by repeatedly performing a crystallizing process, and a second annealing step of performing a rapid heat treatment on the crystallized semiconductor film. .
  • the heat treatment temperature in the second annealing step is represented by T [K] in absolute temperature, and when the heat treatment time is t [seconds], the heat treatment temperature T and the heat treatment time t are:
  • the present invention also relates to a method of manufacturing a solar cell utilizing a semiconductor film formed on a substrate, comprising: a semiconductor film deposition step of depositing a semiconductor film on the substrate; The method is characterized by including at least a first annealing step of repeatedly performing light irradiation and a second annealing step of performing a rapid heat treatment on the semiconductor film irradiated with the laser light.
  • the heat treatment temperature in the second annealing step is represented by T [K] in absolute temperature, and when the heat treatment time is t [seconds], the heat treatment temperature T and the heat treatment time t are:
  • the present invention relates to a method of manufacturing a solar cell utilizing a semiconductor film formed on a substrate, comprising: a semiconductor film deposition step of depositing a semiconductor film on the substrate; The method is characterized by including at least a first annealing step of repeatedly performing irradiation with a single light beam and a second annealing step of performing a rapid heat treatment on the semiconductor film irradiated with the high energy light.
  • the heat treatment temperature in the second annealing step is represented by T [K] in absolute temperature, and when the heat treatment time is t [seconds], the heat treatment temperature T and the heat treatment time t are:
  • the substrate is glass
  • the heat treatment temperature T is lower than the strain point of the glass substrate.
  • the heat treatment time t is not longer than 300 seconds, and the heat treatment time t is not longer than 180 seconds.
  • the present invention relates to a method of manufacturing a solar cell utilizing a semiconductor film formed on a substrate, comprising the steps of: forming a first conductivity type impurity diffusion source on the substrate; A semiconductor film depositing step of depositing a semiconductor film on a source; A first annealing step of repeatedly performing a step of forming a diffusion source and partial laser light irradiation on the semiconductor film, and a second annealing step of performing a rapid heat treatment on the semiconductor film irradiated with the laser light.
  • the heat treatment temperature in the second annealing step is represented by T [K] in absolute temperature, and when the heat treatment time is t [seconds], the heat treatment temperature T and the heat treatment time t are:
  • the present invention provides a method of manufacturing a solar cell utilizing a semiconductor film formed on a substrate, wherein a semiconductor film deposition step of depositing a semiconductor film and a partial laser beam irradiation on the semiconductor film are repeated. Performing a first annealing step, forming a second conductivity type impurity diffusion source on the surface of the semiconductor film irradiated with the laser light, and performing a rapid heat treatment on the semiconductor film on which the second conductivity type impurity diffusion source is formed. And a second annealing step to be performed.
  • the semiconductor film deposited in the semiconductor film deposition step is characterized in that the semiconductor film is a laminated film of a first conductivity type semiconductor film and a substantially intrinsic semiconductor film.
  • the heat treatment temperature in the second annealing step is represented by T [K] in absolute temperature, and when the heat treatment time is t [seconds], the heat treatment temperature T and the heat treatment time t are:
  • the present invention relates to a method of manufacturing a solar cell utilizing a semiconductor film formed on a substrate, comprising the steps of: forming a first conductivity type impurity diffusion source on the substrate; A semiconductor film deposition step of depositing a semiconductor film on a source, a first annealing step of repeating partial laser light irradiation on the semiconductor film, and a second conductivity type impurity on the semiconductor film surface irradiated with the laser light.
  • the method is characterized by including at least a step of forming a diffusion source and a second annealing step of performing a rapid heat treatment on the semiconductor film on which the second conductivity type impurity diffusion source is formed.
  • the heat treatment temperature in the second annealing step is represented by T [K] in absolute temperature, and when the heat treatment time is t [seconds], the heat treatment temperature T and the heat treatment time t are:
  • the present invention provides a method of manufacturing a solar cell utilizing a semiconductor film formed on a substrate, wherein a semiconductor film deposition step of depositing a semiconductor film and a partial laser beam irradiation on the semiconductor film are repeated.
  • a semiconductor film deposition step of depositing a semiconductor film and a partial laser beam irradiation on the semiconductor film are repeated.
  • a first annealing step a step of depositing a second conductivity type semiconductor film on the surface of the semiconductor film irradiated with the laser light, and performing a rapid heat treatment on the semiconductor film on which the second conductivity type semiconductor film is deposited.
  • a second annealing step to be performed.
  • the semiconductor film deposited in the semiconductor film deposition step is characterized in that the semiconductor film is a laminated film of a first conductivity type semiconductor film and a substantially intrinsic semiconductor film.
  • the heat treatment temperature in the second annealing step is represented by T [K] in absolute temperature, and when the heat treatment time is t [seconds
  • the present invention relates to a method for manufacturing a solar cell utilizing a semiconductor film formed on a substrate.
  • Forming a first conductivity type impurity diffusion source on the substrate depositing a semiconductor film on the first conductivity type impurity diffusion source, and partially irradiating the semiconductor film with laser light.
  • a first annealing step to be repeated a step of depositing a second conductivity type semiconductor film on the surface of the semiconductor film irradiated with the laser beam, and a rapid heat treatment for the semiconductor film on which the second conductivity type semiconductor film is formed.
  • the heat treatment temperature in the second annealing step is represented by T [K] in absolute temperature, and when the heat treatment time is t [seconds], the heat treatment temperature T and the heat treatment time t are:
  • an active matrix liquid crystal device having a thin film transistor, including a substrate manufactured by the above-described method for manufacturing a thin film transistor.
  • a part of the semiconductor film having an area much smaller than the substrate area is irradiated with laser light or high energy energy. (1st Anilje i- '. These light irradiation and energy beam The crystallization of the semiconductor film proceeds due to energy supply such as irradiation of a film. If the supplied energy is sufficiently high, the semiconductor film is partially melted at the irradiated portion and then crystallized through a cooling and solidification process.
  • melt crystallization This phenomenon is referred to as melt crystallization in the present application.
  • the supplied energy is not enough to cause melt crystallization, if the energy is somewhat high, it can take less than a few seconds or less. In some cases, crystallization proceeds in the solid phase.
  • VST-SPC method Very short time solid-phase growth method: referred to as VST-SPC method.
  • the semiconductor film after crystallization is not always in a perfect crystalline state. That is, a large amount of an amorphous component still remains between crystal grains (incomplete crystallization, low crystallization rate), or the strength of each semiconductor constituent atom (for example, Si atom) in the crystal grain.
  • the electrical equivalent circuit can be regarded as a series combination of a crystalline component and an amorphous component, so that the electrical characteristics of the amorphous component (carrier lifetime and mobility) determine the overall electrical characteristics. .
  • the deviation of the second atom from the lattice point tends to occur in the melt crystallization, which is rapidly cooled and solidified.
  • the duration of the cooling and solidification process is at most about 100 ns to about 1 ⁇ s.
  • the state is fixed and the atoms work.
  • atoms that deviate greatly from the normal lattice position have an unpaired bond pair, and a trap level (deep level) is created near the center of the forbidden band in the energy band diagram.
  • Irregular grain boundaries show no regularity at the grain boundaries, and there are three-coordinate defects (dangling bonds) and five-coordinate defects (floating bonds), Impurity elements are precipitated. Therefore, the irregular grain boundaries easily and abundantly form deep and shallow levels, and the grain boundary potential is also high.
  • Corresponding grain boundaries are relatively beautiful grain boundaries with two-dimensional periodicity, in which dangling bonds are rearranged and aggregates of five-membered or seven-membered rings form grain boundaries. (Therefore, there are few dangling bonds at the grain boundaries.) Therefore, no deep level is formed in the forbidden zone, and the grain boundary potential is also low.
  • the common point of the second annealing step represented by rapid heat treatment and the first annealing step such as laser irradiation is the processing area (in the first annealing step, the area of the part irradiated with laser light, high energy light, etc. Less than about 1% of the total substrate area In the second annealing step, the area of the part irradiated with the RTA light and less than about 5% of the total substrate area are both sufficiently smaller than the substrate area.
  • Time (period where one point in the semiconductor film is continuously processed at a time, about 10 ns to 1 Oms for the first anneal, about 100 ms to 300 s for the second anneal ) Is as short as several minutes at most.
  • the processing area in both the first annealing step and the second annealing step is less than about 5% of the substrate area, even if an inexpensive general-purpose glass substrate is used as the substrate, the distortion of the substrate after these two heat treatments is obtained. Can be kept small enough to be ignored.
  • the difference between the second annealing step and the first annealing step is the processing area of the second annealing step.
  • the processing time of the second annealing step is longer than the processing time of the first annealing step, and the maximum processing temperature of the second annealing step (from about 400 to 1 The point (at about 0000) is lower than the maximum processing temperature of the first annealing step (from about 100 at about 100 to over at about 150).
  • the crystallization power of the semiconductor film has already been largely reduced to 5 'imperfect.
  • the amorphous component remaining before the second annealing step is only a small area surrounded by crystal grains. Therefore, the crystallization rate can be improved even in a less severe thermal environment.
  • the long time spent growing crystals in the solid phase is due to the slow generation of crystal nuclei.
  • the growth rate of the crystal itself is relatively fast.
  • the crystal grain surface surrounding the amorphous component becomes a crystal growth surface. Since this crystal growth surface can be advanced quickly during the second annealing step, the problem of incomplete crystallization can be solved in the second annealing step without requiring a high temperature as in the first annealing step. There is.
  • the temperature of the second annealing step must be lower than that of the first annealing step. There is.
  • the problem of intragranular defects and deviation from the positive lattice point is caused by the rapid cooling and solidification process. Therefore, this problem can be solved by performing slow and long-time heat treatment at a lower temperature than the first annealing. This is because an atom shifted from the regular lattice point is thermally activated by such a thermal process and returns to the regular lattice point. Furthermore, by treating the area larger than the first anneal processing area with the second anneal, different stresses (large positive and negative values) at each point in the semiconductor film immediately after crystallization are averaged over a wide area. Therefore, stress relaxation (large positive and negative values become almost zero) can be effectively achieved.
  • the second anneal treatment area is larger than the first anneal treatment area means that, as it were, local stress during crystallization is uniformly released over a wide range.
  • Such local stress release can be effectively performed by performing the second annealing step in a processing area of about 20 times or more of the first annealing processing area.
  • a force that requires a certain temperature for the irregular grain boundaries to rearrange and change to the corresponding grain boundaries; ', the present invention solves this problem by taking a relatively long second annealing time. I will never be there. Further, during the second annealing process, the fine crystal grains generated during the first annealing process crystallize again and grow into larger crystal grains.
  • Conductive material such as a metal as a substrate capable of adapting the present invention, silicon.
  • Conductive material such as a metal as a substrate capable of adapting the present invention, silicon.
  • Force one byte (S i C), alumina (A l 2 0 3) Ya aluminum nitride (A 1 N) ceramic material such as molten Transparent or non-transparent insulating materials such as quartz and glass, semiconductor materials such as silicon wafers, and LSI substrates processed therefrom are possible.
  • the semiconductor film is deposited on the substrate directly or via a lower protective film, a lower electrode and the like. Silicon oxide film as an example of the underlayer protection film
  • Insulating material such as silicon nitride film (S i 3 N,: 0 ⁇ x ⁇ 4).
  • a semiconductor film such as when a thin-film semiconductor device such as a TFT is formed on a normal glass substrate, mobile ions such as sodium (Na) contained in the glass substrate are used. It is preferable to deposit a semiconductor film after forming a base protective film so as not to be mixed in the semiconductor film. The same situation applies when using various ceramic materials as substrates.
  • the undercoat protective film prevents impurities such as a sintering aid material added to the ceramic from diffusing and mixing into the semiconductor portion.
  • the underlying protective film is indispensable to ensure insulation. Yes. Furthermore, when a semiconductor film is formed on a semiconductor substrate or an LSI element, an interlayer insulating film between transistors and between wirings is also a base protective film.
  • the undercoat protective film is first washed with an organic solvent such as pure water or alcohol, and then the substrate is subjected to atmospheric pressure chemical vapor deposition (APCVD), low pressure chemical vapor deposition (LPCVD), plasma chemistry. It is formed by a CVD method such as a vapor deposition method (PECVD method) or a sputtering method.
  • APCVD atmospheric pressure chemical vapor deposition
  • LPCVD low pressure chemical vapor deposition
  • plasma chemistry It is formed by a CVD method such as a vapor deposition method (PECVD method) or a sputtering method.
  • PECVD method vapor deposition method
  • sputtering method When using a silicon oxide film as an underlayer protective film, the substrate temperature is reduced by the atmospheric pressure chemical vapor deposition method.
  • Monosilane as the degree at 450 from about 250 to (S i H 4) and oxygen may sedimentary as a raw material.
  • Substrate temperature from room temperature to 40 or It is about.
  • the thickness of the underlayer protective film must be large enough to prevent diffusion and contamination of the impurity element from the substrate, and the minimum value is about 1000 ⁇ or more. Considering variations between lots and substrates, the thickness is preferably about 2000 ⁇ or more, and if it is about 3000 ⁇ , the function as a protective film can be sufficiently achieved.
  • the film thickness is usually about 4000 to 6000 angstroms. If the insulating film is too thick, cracks occur in the insulating film due to stress. Therefore, the maximum thickness is preferably about 2 m. If it is necessary to consider productivity, the upper limit of the insulating film thickness is about lm.
  • a semiconductor film to which the present invention is applied in addition to a semiconductor film of a simple substance of Group 4 such as silicon (Si) or germanium (Ge), silicon.
  • Germanium (Si: Ge: 0 ⁇ x ⁇ 1) Germanium (Si: Ge: 0 ⁇ x ⁇ 1), Semiconductor films of composites of Group IV elements, such as silicon 'force binders (S i, C,: 0 ⁇ x ⁇ 1) and germanium ⁇ force binders (Ge: C!-,: 0 ⁇ x ⁇ 1)
  • Gallium 'Compound compound semiconductor film of group III element and group V element such as arsenic (G a As) or indium.
  • group II element such as cadmium and selenium (CdSe) and group VI
  • group II element such as cadmium and selenium (CdSe) and group VI
  • group VI There is a composite compound semiconductor film with an element.
  • divorced 'germanium' gallium 'arsenide (S i: G e y G a: A s ⁇ : x + y + z 1) and the further complex compound semiconductor film say and phosphorus in these semiconductor films (P) , Arsenic (A s), antimony (Sb), etc., an N-type semiconductor film to which a donor element is added, or boron (B), aluminum (A 1), gallium (G a), indium (In), etc.
  • the present invention is also applicable to a P-type semiconductor film to which one element of pig is added.
  • These semiconductor films are formed by a CVD method such as an APC VD method, an LPC VD method, a PECVD method, or a PVD method such as a sputtering method or a vapor deposition method.
  • a CVD method such as an APC VD method, an LPC VD method, a PECVD method, or a PVD method such as a sputtering method or a vapor deposition method.
  • the substrate temperature can be set to about 400 to 700 in the LPC VD method, and disilane (Si 2 HJ, etc.) can be deposited as a raw material. Deposition can be performed at a temperature of about 100 to about 500.
  • the substrate temperature is from room temperature to about 400.
  • the initial state (as-dep 0 sited state) of the semiconductor film thus deposited is non- Crystalline or mixed crystal, microcrystalline or polycrystalline
  • the initial state may be any state since these semiconductor films are crystallized in the subsequent steps in the present invention.
  • the term “crystallization” includes not only the crystallization of amorphous but also the recrystallization of polycrystalline / microcrystalline.
  • a thickness of about 20 nm to about 500 nm is appropriate.
  • melt crystallization by laser irradiation is used for the first anneal in the next step, depending on the type of laser (for example, a short wavelength laser such as KrF: 248 nm or XeC1: 308 nm) In some cases, only about 100 nm of the surface of the semiconductor film is crystallized. Also, even if a relatively long-wavelength laser such as HeNe (632.8 nm) is used, a semiconductor film (especially a silicon film) having a film thickness of about 400 nm or more is formed over the entire thickness direction. It is difficult to make it.
  • a short wavelength laser such as KrF: 248 nm or XeC1: 308 nm
  • a semiconductor film especially a silicon film having a film thickness of about 400 nm or more is formed over the entire thickness direction. It is difficult to make it.
  • the crystallization of the uncrystallized portion can be promoted by the second annealing treatment, so that it is about 500 nm or several / m (about 1 to 5 m) as used in solar cells.
  • the present invention provides a versatile short-wavelength (Ar main line: a wavelength of about 54.5 nm or less), and a thick (about 200 nm or more) semiconductor film can be completely crystallized even by using a laser. If you can
  • the first annealing treatment which is particularly useful in the present invention, is a method of irradiating a laser beam or a high energy laser beam to perform melt crystallization of a semiconductor film or VST-SPC.
  • the laser irradiation method is described using an excimer laser (wavelength 308 nm) of xenon-chloride (XeCl) as an example.
  • the intensity half width of the laser pulse (that is, the first annealing time) is as short as about 10 ns to about 500 ns.
  • the laser irradiation is performed at a room temperature (about 25) to about 400 ° C. in the air or in a vacuum with a background vacuum of about 10 ′ 4 T 0 rr to about 10 Torr, or with hydrogen or a trace amount of hydrogen. It is performed in a reducing atmosphere containing monosilane or the like, or an inert atmosphere such as helium or argon.
  • the irradiation area of one laser irradiation is square from about 5 mmC] to about 20 mmCD.
  • the first laser irradiation energy density is preferably between about 5 OmJZcm 2 and about 60 OmJZcm 2 .
  • the energy density - the higher the value is preferably round eyes may be between about 1 00 Om JZc m 2 from 1 0 Om J Zc m 2 approximately.
  • the scanning method is the same as in the first laser irradiation, and the square irradiation area is scanned in the Y direction and the X direction by shifting by an appropriate amount. Further, if necessary, the third or fourth laser irradiation with a higher energy density can be performed. The use of such a multi-step laser irradiation method makes it possible to completely eliminate the variation caused by the end of the laser-irradiated area.
  • the laser irradiation is performed at an energy density that does not damage the semiconductor film, not only in the first irradiation of the multi-stage laser but also in the usual first-stage irradiation.
  • the irradiation region may be formed in a line shape having a width of about 100 // m or more and a length of about several tens of cm, and crystallization may be performed by scanning this line laser beam.
  • the overlap in the beam width direction for each irradiation is about 5% to 95% of the beam width. If the beam width is 100 and the overlap amount per beam is 90%, the beam will advance 1 Om for each irradiation, so the same point will receive 10 laser irradiations.
  • the beam overlap amount for each irradiation should be about 80% or more.
  • the XeC1 excimer laser has been described as an example of a laser light source.However, the laser irradiation time at the same point on the semiconductor film is within about 1 Oms, and only a part of the substrate is used.
  • a laser-oscillation source including a continuous wave laser.
  • various lasers such as an ArF excimer laser, a XeF excimer laser, a KrF excimer laser, a YAG laser, a carbon dioxide laser, an Ar laser, and a dye laser may be used.
  • a high energy light irradiation method will be described with reference to FIG.
  • High-energy light is a light that is not light that has the same phase as a laser, but has a higher energy density by being collected by an optical system (lens).
  • High-energy light scans a semiconductor film deposited on a substrate continuously or discontinuously repeatedly to melt-crystallize or VST-SPC crystallize the semiconductor film.
  • the high-energy light irradiation device 50 is composed of a light source 51 such as an arc clamp or a tungsten lamp and a reflection plate 52 provided around the light source 51, and an optical system 53 such as a condenser lens, a light shaping lens, and a light scanning system. And so on.
  • the light emitted from the light source 51 is primarily shaped by the reflection plate 52 and becomes a primary convergent light 55 with an increased energy density.
  • the primary condensed light is shaped by the optical system 53 so as to have a higher energy density, and at the same time, has a scanning function to be converted into a scanning focused light 56, which is deposited on the substrate 60.
  • the existing semiconductor film 61 is irradiated.
  • the processing time of the same point on the semiconductor film is determined by the irradiation area length in the scanning direction and the scanning speed. For example, if the irradiation area has a rectangular shape with a length (length in the Y direction) of 5 O mm and a width (length in the X direction) of 5 mm, and a scanning speed of 50 O mm mZs in the X direction
  • the processing time is 10 ms.
  • the temperature of the irradiation area is determined by the power applied to the light source, the shape of the light, and the processing time. These values are appropriately adjusted in accordance with the material and thickness of the semiconductor film, and then high-energy single light irradiation is performed. It is desirable that the processing area is about 10 O mm 2 or more in order to increase productivity, but about 50 O mm 2 or less is required to minimize the thermal effect on the substrate. Also, the processing time is desired to be less than about 1 Oms mainly from the viewpoint of heat influence. As a result, in the semiconductor film 61, only the region irradiated with the scanning convergent light 56 partially crystallizes, and the first annealing step is completed by repeating this and scanning the desired region of the semiconductor film. Yes.
  • FIG. 2 (a) is a schematic sectional view of the RTA apparatus used in the present invention.
  • This device has a first preheating zone 2 with a length of 35 cm and a second preheating zone with a length of 35 cm from the upstream side to the downstream side in the transport direction of the substrate 11 (direction of arrow X). 3.
  • a third preheating zone 4, an annealing zone 5, and a cooling zone 6 with a length of 25 cm are provided.
  • a heater is arranged below the substrate transport surface, and the substrate is heated to a desired temperature.
  • the manifold zone 5 has arc lamps 5A and 5B for irradiating the transferred substrate 11 with energy light and reflectors 5C and 5D for converging the arc light vertically. It is located.
  • the converged arc lamp light has an elongated band shape (see Fig. 2 (b)).
  • the irradiation area of the substrate 11 with the energy light has a width of about 1 Omm with respect to the transport direction of the substrate.
  • the RTA processing time force s is determined according to the transport speed. For example, when the substrate 11 is transported at 15 mmZ seconds, the RTA processing time is 0.6667 seconds.
  • the term “RTA processing time” or “processing time of the second annealing step” is used to mean the time period during which the RTA light (energy light) is irradiated.
  • the RTA annealing temperature is determined by the set temperatures of the first to third preheating zones, the outputs of the clamps 5A and 5B, and the substrate transfer speed (that is, RTA processing time).
  • the RTA processing temperature or the temperature of the second annealing step when referring to the RTA processing temperature or the temperature of the second annealing step, it means the temperature of the terminal end 5F in the longitudinal direction of the energetic light irradiation area 5E.
  • this temperature is measured by an infrared thermometer, and the heat treatment process is controlled.
  • This temperature also corresponds to the maximum temperature during RTA processing.
  • the temperature profile at one point on the substrate 11 shows a change as shown in FIG. 2 (c).
  • the substrate to be processed enters the annealing zone 5 after passing through the first to third preheating zones 2 to 4
  • the substrate temperature rapidly rises and reaches a temperature peak P near the exit of the annealing zone 5.
  • This maximum temperature is the RTA processing temperature in the present application. Thereafter, when the substrate enters the cooling zone 6, the substrate temperature gradually decreases.
  • the area of the second annealing process is sufficiently smaller than the area of the substrate.
  • the area of the second annealing process is sufficiently larger than the area of the first annealing process.
  • the irradiation area of one laser beam is about 20 mm 2 to 400 mm 2
  • the irradiation area of high energy light is about 100 mm 2 to 500 mm 2 .
  • the RTA device of the present invention uses an arc lamp or the like as a light source for the semiconductor film in which the semiconductor film easily absorbs light.
  • these lights are of course hardly absorbed by the transparent substrate. Therefore, when a semiconductor film is deposited on a transparent substrate, and the semiconductor film is patterned, and then subjected to RTA processing, the processing temperature due to the RTA processing of the semiconductor film depends on the density of the island-shaped semiconductor film. I end up different.
  • the first annealing and the second annealing are performed after the semiconductor films are deposited and before the semiconductor films are patterned. With such a configuration, a crystalline semiconductor film having uniform film quality over the entire surface of the substrate can be obtained.
  • the first aspect of the present invention is a method for forming a crystalline semiconductor film.
  • the easiest way to determine the quality of a crystalline semiconductor film is to make a TFT, which is a type of thin-film semiconductor device, using the semiconductor film and judge it through the transistor characteristics. Therefore, in this chapter, the manufacturing method of the thin film transistor conforming to the present invention is reviewed together with FIG.
  • a base protective film 12 made of an insulating material is formed on a substrate 11 by an atmospheric pressure chemical vapor deposition method (APCVD method), a PECVD method, a sputtering method, or the like.
  • APCVD method atmospheric pressure chemical vapor deposition method
  • PECVD method PECVD method
  • a sputtering method or the like.
  • a silicon oxide film having a thickness of about 200 nm is deposited by ECR-PECVD with the substrate temperature set at 150 ° C.
  • a semiconductor film such as an intrinsic silicon film which is to be an active layer of the thin film transistor later is deposited.
  • the semiconductor film formation also conforms to Chapter 2.
  • the thickness of the semiconductor film is about 60 nm.
  • disilane (Si 2 H 6 ) as a raw material gas is flowed at a flow rate of 200 SCCM, and an amorphous silicon film 13 is deposited at a deposition temperature of 425.
  • the inside of the reaction chamber of the high-vacuum LP CVD system was set at 2 ⁇ 0.
  • a plurality of (eg, 17) substrates are placed with the front side facing down.
  • the operation of the turbo molecular pump is started.
  • the turbomolecular pump reaches steady state rotation, the temperature in the reaction chamber is raised from 2501: to the deposition temperature at 425 in about one hour.
  • the temperature is raised in a vacuum without introducing any gas into the reaction chamber, and then nitrogen gas with a purity of 99.9999% or more is continuously supplied at 300 SCCM.
  • disilane (Si 2 H 6 ) which is the source gas, is flowed at 200 SCCM, and diluent hemi (He) with a purity of 99.99999% or more is flowed at 1,000 SCCM.
  • the pressure in the reaction chamber immediately after the start of deposition is about 0.85 Torr.
  • the silicon film 13 thus deposited has a thickness variation within 5% within a 286 mm square region excluding the peripheral portion of about 7 mm of the substrate.
  • the semiconductor film thus obtained is next subjected to a first annealing treatment.
  • the details of the first annealing process follow Chapter 3.
  • a xenon chloride (XeCl) excimer laser (wavelength: 308 nm) is irradiated.
  • the half width of the intensity of one laser pulse (half width with respect to time) is 45 ns.
  • the laser irradiation is performed at room temperature (25) with the substrate 11 in an inert gas atmosphere (99.999% Ar, 1 atm).
  • One laser irradiation area is a square shape of 8 mm square, and the irradiation area is shifted by 4 mm for each irradiation, and the vertical and horizontal scanning is repeated.
  • First laser irradiation energy density is 1 60 m J Zc m 2.
  • a second laser irradiation is performed using the same irradiation method, and the first annealing step is completed.
  • the energy density of the second time is a 270 m JZcm 2.
  • a second annealing process is performed on the semiconductor film.
  • the second annealing step is performed using the RTA equipment S described in Chapter 4, and the optimal processing conditions will be described in detail in the following sections.
  • a polycrystalline semiconductor ⁇ (polycrystalline silicon film) 13 is formed on the glass substrate 11 (FIG. 1A).
  • this semiconductor film is patterned by using one photolithography technique, and a semiconductor film 13 which will later become an active layer of the transistor is formed.
  • a gate insulating film 14 is formed by a CVD method, a PVD method, or the like (FIG. 1 (b)).
  • the insulating film formation temperature is preferably 350 or less. This is important to prevent thermal degradation of the MOS interface and gate dielectric. The same applies to all steps below. It is preferable that all the process temperatures after the formation of the gate insulating film be 350 or less. By doing so, a high-performance thin-film semiconductor device can be easily and stably manufactured.
  • a silicon oxide film of 120 nm is deposited by the ECR-PEC VD method at a substrate temperature of 100.
  • a thin film to be the gate electrode 15 is deposited by a PVD method or a CVD method.
  • the gate electrode and the gate wiring are made of the same material and in the same process. Therefore, it is desirable that this material has low electric resistance and is stable to a heat process of about 350.
  • a tantalum thin film having a thickness of 600 nm is formed by a sputtering method.
  • the substrate temperature when forming a tantalum thin film is 180, and an argon gas containing 6.7% of nitrogen gas is used as a sputtering gas.
  • the tantalum thin film thus formed has an ⁇ -structure crystal structure, and its specific resistance is about 40 ⁇ cm.
  • Impurity ion implantation is performed using an ion doping method in which hydride and hydrogen of an impurity element are implanted using a mass non-separable ion implantation apparatus, and ion implantation in which only a desired impurity element is implanted using a mass separation type ion implantation apparatus. Two types of law can be applied.
  • a source gas for the ion doping method use a hydride of an implanted impurity element such as phosphine (PH 3 ) diborane (B 2 H 6 ) with a concentration of about 0.1% to about 10% diluted in hydrogen. .
  • an implanted impurity element such as phosphine (PH 3 ) diborane (B 2 H 6 ) with a concentration of about 0.1% to about 10% diluted in hydrogen.
  • PH 3 phosphine
  • B 2 H 6 phosphine
  • hydrogen ions prototons and hydrogen molecule ions
  • the substrate temperature at the time of ion implantation be 200 or more.
  • the substrate temperature at the time of ion implantation needs to be 250 or more.
  • CMOS TFT When fabricating a CMOS TFT, one of NMOS and PMOS is alternately covered with a mask using an appropriate mask material such as polyimide resin, and each ion implantation is performed by the above-described method.
  • 5% phosphine (PH 3 ) diluted in hydrogen is injected at an accelerating voltage of 100 keV using an ion doping apparatus with the aim of forming an NMOS.
  • Total ion dose amount contain the PH 3 + and H 2 + ions is 1 X 10 16 cm- 2.
  • an interlayer insulating film 18 is formed by a C VD method or a P VD method.
  • the substrate surface temperature is 300 using TE OS (Si-I (0—CH 2 —CH 3 ) 4 ), oxygen (0 2 ), and water (H 2 ⁇ ) as the source gases, and argon as the diluent gas.
  • TE OS Si-I (0—CH 2 —CH 3 ) 4
  • oxygen (0 2 )
  • water H 2 ⁇
  • argon as the diluent gas.
  • a heat treatment for several tens of minutes to several hours is performed in an appropriate thermal environment of about 350 or less to activate the implanted ions and bake the interlayer insulating film.
  • the heat treatment temperature is preferably about 250 or more in order to surely activate the implanted ions.
  • a temperature of 300 or more is preferable.
  • the film quality of the gate insulating film is different from that of the interlayer insulating film. Therefore, when contact holes are made in the two insulating films after the formation of the interlayer insulating film, the etching rates of the insulating films are usually different. Under such conditions, the contact hole may be formed in a reverse tapered shape or the eaves may be widened toward the lower side, or the eaves may be formed, thereby causing a so-called poor contact in which electrical conduction cannot be sufficiently obtained when the electrode is formed.
  • Effective baking of the interlayer can minimize the occurrence of such contact failures-in this example, a treatment in an oxygen atmosphere containing steam with a dew point of 80 under one atmosphere of 300 atmospheres for 1 hour Is applied.
  • oxygen-containing gas containing water vapor at a dew point of about 35 to 100 oxygen concentration is preferably about 25% to 100%.
  • the pressure is about 0.5 atm to 1.5. If the treatment is performed for about 30 minutes to 6 hours at a temperature of about 100 to 400 at atmospheric pressure, The quality of oxide films (underlying protective films, gate insulating films, interlayer insulating films, etc.) has been improved, and highly reliable transistors that operate stably even at high voltages and high currents can be obtained.
  • contact holes 19 are formed on the source and drain, and the source and drain extraction electrodes 10 and wiring are formed by PVD or CVD to complete the thin film transistor (Fig. 1 (d) ).
  • the optimum processing conditions in the second annealing process for obtaining a good semiconductor film are described through the evaluation (mobility) of the TFT described in Chapter 5 for the manufacturing method.
  • the semiconductor film deposition conditions and the first annealing step processing conditions are fixed as described above, and only the RTA processing conditions in the second annealing step are used as parameters, and the electrical characteristics (mobility) of the semiconductor film are determined. ) And the relationship.
  • the mobility was obtained from the TFT electrical characteristics by using the method of Levinson (J. Levinsonetall. J, Appp and Physs. 53, 1993, 83).
  • the RTA system (Fig. 2, 1) sets the heater in the first preheating zone 2 to an appropriate temperature between 250 and 550, and then sets the second preheating zone 3
  • the heater was set at a suitable temperature between 350 and 650
  • the heater in the third preheating zone 4 was set at a suitable temperature between 450 and 750.
  • the transfer speed of the substrate 11 was adjusted between 2 mm ns and 50 mm ns, and the RTA processing time varied from 0.2 s to 5 s accordingly. Further, the outputs of the upper arc lamp 5A and the lower arc lamp 5B were independently adjusted between 3 W and 21 W, respectively. This result RT A processing temperature
  • the substrate temperature in the annealing zone 5 measured by an infrared thermometer (temperature at the end 5F of the lamp light irradiation area 5E) changes between 433 and 906, and under these various processing conditions
  • a second annealing process was performed on the semiconductor film. After that, a TFT was created again according to the method described in the previous section, and the mobility was measured. The results are shown in Table 1. ⁇ table 1 ⁇
  • the role of the second annealing process plays various roles. Any of them can be considered microscopically as rearrangement of semiconductor atoms. Since the rearrangement rate at these atomic levels will follow the Boltzmann statistics, the effect of the second annealing step, which appears as a macroscopic result, is expected to be governed by the same statistics. Assuming that the speed of atomic rearrangement associated with the second annealing is S, the rearrangement speed S will be expressed by the following equation (1) according to Boltzmann statistics.
  • Equation (2) shows the relationship between the heat treatment time t and the heat treatment temperature T for obtaining the desired effect (appropriate C value) based on the second annealing step.
  • the heat treatment time t required to obtain the desired crystallinity C at the heat treatment temperature T (K) is calculated from Equation (2) as follows.
  • FIG. 3 shows the results shown in Table 1 in accordance with the above-described method, with the mobility as the effect of the second round process.
  • Fig. 3 in addition to the results in Table 1 (circles in the figure), data obtained using the heat treatment furnace (squares in the figure) are also added.
  • Each number in FIG. 3 is a mobility value obtained under the corresponding processing conditions.
  • Figure 4 shows the mobility of the RTA-treated semiconductor films of Samples 1 to 7 in Table 1 (circled in the figure), and the furnace annealing of Samples 13 to 17 in Table 2 as the second annealing step.
  • the mobility of the substituted semiconductor film (square in the figure) is also plotted.
  • the second annealing process works effectively (at the lower limit of mobility of 50 cm 2 / V ⁇ sec) when the value of the time factor /? Is 1.72 X 10— It is when it is about 21 or more.
  • a semiconductor film having an electron mobility of 50 cm 2 ZV's or more can be formed.
  • a semiconductor film having a mobility of about 50 cm 2 ZV ⁇ s can be obtained by performing the heat treatment for about 0.70 seconds.
  • the region satisfying the equation (6) corresponds to the region above the straight line L4 in FIG.
  • the RTA process was performed under the condition that the y3 value was about 8.58 X 10 '17 seconds (for example, about 20 seconds for 600 or about 0.33 seconds for 700). If the second annealing process is performed, a semiconductor film with a mobility of about 100 cm 2 ZV Power 3 ⁇ 4 'You can get it.
  • the region that satisfies this condition corresponds to the region above the straight line L3 in FIG.
  • the heat treatment conditions in the second annealing step also have a deep relationship with the mobility variation.
  • Table 2 shows the time factor values for preparing Sample 17 from Sample 1 in Table 1, Sample 7 and Sample 13 in which the second annealing step was substituted by furnace heat treatment, and the time factor values obtained in this manner.
  • the average value and standard deviation of the mobility of the crystalline semiconductor film and the ratio of the standard deviation to the average value, and the heat treatment time calculated from each time factor value is 1 hour or 0.666 s.
  • the heat treatment temperature at that time is shown as the conversion temperature.
  • Fig. 5 is a plot of the time factor values in Table 2 and the variation in mobility (the ratio of the standard deviation to the average value). It can be clearly seen that the mobility variation force s decreases as the value increases. Especially variations in suppressed to ensure 10% or less is seen force that may be the / 3 value 5. 0 0 X 1 0_ 18 seconds to more than.
  • the heat treatment temperature T and the heat treatment time t are set so as to satisfy the expression (7) and the second annealing process is performed, a semiconductor film in which the variation in the electrical characteristics (eg, mobility) becomes 10% or less can be obtained. Yes, it is.
  • the second annealing process is performed by the RTA method as in the present invention, even a poorly excellent semiconductor film having a variation of about 7% or less can be realized. This is because the principle of the second annealing described in Chapter 1 works particularly effectively when the time factor is greater than or equal to this value.
  • the heat treatment condition corresponding to this value of the time factor corresponds to the region above the straight line L 3 in FIG. 3, specifically, for example, RTA treatment at 1.18 seconds at 600, and the semiconductor obtained under such conditions
  • the average value of the mobility of the film is about 100 cm 2 / sec.
  • Table 3 shows the thermal expansion coefficients and strain points of general-purpose glass substrates (Samples A to D), which are now widely used, and RT after the semiconductor film was deposited on these glass substrates and subjected to the first annealing process. This is a description of the limit conditions under which each substrate can be used without distortion when performing A treatment.
  • the RTA conditions were as follows: the first preheating zone temperature was 550, the second preheating zone temperature was 650T, the third preheating zone temperature was 750, and the heat treatment time was 0.6667 seconds for each substrate. Under these conditions, the lamp output is changed and RTA processing is performed.
  • the upper limit lamp output (sum of the power of the arc lamp 5 A and the power of the arc clamp 5 B) that does not cause distortion of the substrate, the heat treatment temperature at that time,
  • the corresponding time factor /? Values are listed in Table 3. Further from the standpoint of the table 3 to reliably prevent the distortion of the glass substrates, previously available time processing heat treatment time determined from the time factor value when subjected to heat treatment at a strain point temperature of each substrate (t m, J There is also shown as.
  • At least the glass substrate B can be used if the RTA process is performed by setting the heat treatment temperature T and the heat treatment time t under the conditions satisfying the conditions. This condition corresponds to a region below the straight line L1 in FIG. Furthermore, if the value of the time factor / 3 is set to 1.09 X 10-15 seconds or less,
  • any of the mass-produced inexpensive glass substrates A to D can be used.
  • the power that will improve the quality of glass substrates in the future The heat resistance will surely be higher than that of the substrates currently used, so if the condition of equation (9) is satisfied, the invention of the present application will be forever. It should be possible to use general-purpose glass substrates.
  • the condition that satisfies Equation (9) is the region below the straight line L2 in FIG.
  • the heat treatment at a temperature equal to or lower than the strain point from the viewpoint of reliably preventing distortion of the glass substrate. If the temperature is below the strain point and the conditions are not more than the time factor determined from the previous strain, the heat of the glass substrate Is not possible at all. For example, when using a glass substrate C, distortion does not occur if the time factor /? Value 1. under conditions equal to or less than about 43 X 1 0- 14 seconds.
  • the heat treatment temperature in order to absolutely suppress the distortion of the glass substrate C, set the heat treatment temperature to about 650 or less of the strain point, and further, the processable time calculated from the temperature and the / 3 value (378 seconds)
  • the second annealing step may be performed in the following processing time. Therefore, it can be said that the longest heat treatment time is preferably about 300 seconds or less, in consideration of process variations, in addition to adaptation to any substrate.
  • the heat treatment time is 300 seconds
  • the beam speed of the RTA is about 10 mm, so the substrate speed is 0.033 mmZs.
  • the maximum practical heat treatment time will be at most about 180 seconds, preferably within about 60 seconds.
  • the value of the time factor /? is set to be equal to or more than the lower limit determined by the equation (6) or (7), and equal to or less than the upper limit determined by the equation (8) or (9). If done, the glass substrate can withstand thermal stress and still form a high-quality crystalline semiconductor film with high mobility and little variation. Thus, according to the present invention, it is possible to manufacture a thin film transistor having excellent operation characteristics, a liquid crystal display device using the thin film transistor, or a solar cell having a high conversion efficiency while reducing the cost by using a general-purpose glass substrate. Yes.
  • (a) is a conceptual diagram showing a main part of an RTA device used in the second annealing step of the present invention
  • FIG. 3 shows the annealing temperature and temperature in the second annealing step according to the present invention.
  • FIG. 4 is a diagram showing the relationship between the annealing time and the obtained effect (TFT mobility).
  • FIG. 4 is a diagram showing the relationship between the time factor /? In the second annealing step and the effect of the second annealing process (TFT mobility) in the present invention.
  • FIG. 5 is a diagram showing the relationship between the time factor / 3 in the second round process and its effect (variation in TFT mobility) in the present invention.
  • FIGS. 9 (a) to 9 (c) are conceptual diagrams showing the main part of the annealing device used in the first annealing step in the present invention.
  • (D) is a process sectional view conceptually showing a part of the method for manufacturing a solar cell according to the present invention.
  • a substrate-side first electrode in this example, indium tin oxide
  • I TO indium tin oxide
  • a solar cell having a structure in which light is incident on the semiconductor layer from the substrate side is assumed, so that the substrate is made of transparent glass and the substrate-side first electrode is also made of a transparent conductive film. Have been.
  • the element-side second electrode is a transparent conductive film
  • the substrate or the substrate-side first electrode It is not bound by the material.
  • the surface of the substrate-side first electrode 21 is subjected to a plasma treatment using diborane (B: H 6), phosphine (PH 3 ), or the like to form a P-type or Is provided with a first conductivity type impurity diffusion source 22 of an N-type semiconductor layer.
  • diborane plasma treatment is performed on the surface of the substrate-side first electrode 21 to provide a P-type impurity diffusion source 22 in order to make the semiconductor layer in contact with the substrate-side first electrode P-type (FIG. 6 (a)).
  • the substrate is immersed in plasma containing diborane gas as a kind of source gas to form a thin boron film on the surface of the first electrode on the substrate side.
  • a substantially intrinsic semiconductor film 23 is deposited. From the substrate to the underlayer protective film and the semiconductor film, follow Chapter 2.
  • an amorphous intrinsic silicon film is deposited by a PECVD method.
  • the thickness of the semiconductor film is suitably from about 500 nm to about 5, and in this example, it is about 800 nm. Therefore the semiconductor film light in is converted into electrical, semiconductor film also stay comprise a force 1 X 1 0- 18 cm- 3 degrees less than the donor or Akuseputa type impurity is desired that there by intrinsic I do not care.
  • the term “substantially intrinsic” in the present application means a state in which such an impurity is contained.
  • this surface is treated with a plasma containing an impurity having a conductivity type opposite to that of the semiconductor layer in contact with the substrate-side first electrode, thereby providing a second conductivity type impurity diffusion source 24.
  • the surface of the semiconductor film is subjected to phosphine plasma treatment to form the N-type impurity diffusion source 24 (FIG. 6 (b)).
  • the N-type impurity diffusion source consists of a thin phosphorus film.
  • the first conductivity type may be N-type and the second conductivity type may be P-type.
  • the first annealing step described in Chapter 3 is performed.
  • multi-step irradiation is performed using a He—Ne laser (632.8 nm).
  • He—Ne laser 632.8 nm
  • lasers that allow laser light to penetrate deep into the semiconductor film are suitable.
  • Laser one irradiation energy density of the first time is a 1 5 OmJ ⁇ cm 2 approximately from 1 0 0 m J ⁇ cm 2 approximately.
  • Laser irradiation energy density of the second round is a 2 0 0 m J ⁇ cm 2 approximately from 1 50 mJ ⁇ cm 2 approximately.
  • the penetration depth of light in the second laser irradiation is almost the same as that in the first laser irradiation. Due to the increase in power and energy density, crystallization on the semiconductor film surface and hydrogen from deeper places Desorption occurs.
  • Third laser-irradiation energy Formic one density is 2 50 m J ⁇ cm 2 order of 200m J ⁇ c m- 2 about.
  • lasers with a wavelength of about 350 nm or more that satisfy this condition can be used.
  • a XeF laser (351 nm), a He—Cd laser (441.6) nm), Ar main line laser (514.5 nm), Ar sub line laser (488 nm), etc.
  • Subsequent second annealing process is also based on Chapters 4, 6, 7, and 8.
  • the first anneal step and the second anneal step are not limited to simple crystallization, and at the same time, promote the diffusion of impurities from the impurity diffusion source into the intrinsic semiconductor film, whereby the N-type semiconductor layer and the P-type semiconductor It is because a layer is also formed.
  • the crystalline semiconductor film 23 is patterned to form an element-side second electrode 26 made of a conductive film of aluminum or the like, and wiring between the elements is performed.
  • an element-side second electrode 26 made of a conductive film of aluminum or the like, and wiring between the elements is performed.
  • a polycrystalline solar cell is completed (FIG. 6). (d)).
  • the formation of the first conductivity type semiconductor layer and the second conductivity type conductor layer is performed on the intrinsic semiconductor layer.
  • impurity diffusion was performed, in this example, a solar cell is manufactured by forming an impurity-containing semiconductor film by a CVD method or the like (see FIG. 7).
  • the substrate-side first electrode (In this example, indium tin oxide (ITO)) 31 is formed (FIG. 7 (a)).
  • the first conductive type semiconductor layer 32, the substantially intrinsic semiconductor layer 33, and the second conductive type semiconductor layer 34 are laminated on the surface of the first electrode 31 on the substrate side by a CVD method or the like (FIG. 7). (b)).
  • a P-type silicon film 32 having a thickness of about 10 nm is deposited by using PEbord and monosilane as source gases by the PECVD method to form a first conductivity type semiconductor layer. Further, an intrinsic silicon film 33 having a thickness of about 800 nm is continuously formed. At this time, the supply of diborane is stopped, and only monosilane is introduced into the CVD reaction chamber. Further, a second conductive type semiconductor layer 34 having a thickness of about 20 nm is continuously deposited without breaking the vacuum. In this example, an N-type silicon film corresponds to this, and phosphine and monosilane are introduced into the CVD reaction chamber. When a semiconductor film is deposited by the LPCVD method, if a higher-order silane such as disilane is used instead of monosilane, the semiconductor film is deposited even at a relatively low temperature.
  • the first annealing step and the second annealing step are performed in the same manner as in the first embodiment, and a high-quality polycrystalline semiconductor film 35 is formed.
  • the first conductivity type and second conductivity type impurities contained in the semiconductor film are activated, and as a result, the semiconductor film 35 becomes a first conductivity type semiconductor layer (P type in this example) and a second conductivity type semiconductor.
  • the layers (N-type in this example) are stacked via an intrinsic semiconductor layer (FIG. 7 (c)).
  • the element-side second electrode 36 is formed with a conductive film made of aluminum or the like, and wiring between the elements is performed. Complete.
  • an insulating layer 37 is provided on the end surface of the semiconductor film 35, and the semiconductor layer 35 is likely to be generated when the element-side second electrode 36 is formed. An electrical short circuit may be reliably prevented.
  • the first conductivity type is P-type and the second conductivity type is N-type; a conversely, the first conductivity type may be N-type and the second conductivity type may be P-type: 3)
  • Example 1 shows an example of a solar cell having a structure in which light is incident on the semiconductor layer from the substrate side, In this example, an example of a structure in which light is incident from the element side (the upper side in FIG. 8), which is opposite to the example 1, is shown (see FIG. 8).
  • a base protective film is formed on the surface of an inexpensive substrate 40 such as glass which is relatively smooth and inexpensive, if necessary, and then a substrate-side first electrode 41 made of aluminum or platinum is formed.
  • a substrate-side first electrode material a conductive material such as a metal having a high light reflectance and a high electric conductivity is preferable. Substrates are not required if they are stable against thermal processes and chemicals in solar cell production.
  • the substrate-side first electrode 41 is formed by photolithography after depositing these suitable conductive films by a PVD method or the like.
  • a first conductivity type impurity diffusion source 42 is formed on the surface of the first electrode on the substrate side.
  • the first conductivity type is P-type
  • a plasma treatment using diborane gas is performed.
  • a P-type impurity diffusion source 42 is formed on the surface of the first electrode on the substrate side (FIG. 8 (a)).
  • a solar cell is manufactured in exactly the same steps as in Example 1. That is, after forming a substantially intrinsic semiconductor film 43 (amorphous silicon film) having a thickness of about 800 nm using a CVD method or the like, a plasma treatment using a phosphine gas or the like is performed to obtain a semiconductor film surface. Then, a second conductivity type impurity diffusion source 44 is formed (FIG. 8B). Next, the same first annealing step and second annealing step as those of the first embodiment are performed to promote crystallization of the semiconductor film and activation of impurities (FIG. 8 (c)). Finally, patterning of the semiconductor film is performed, and then wiring between the devices is performed by the device-side second electrode 46 made of a transparent conductive film such as ITO, thereby producing a reflective polycrystalline solar cell (FIG. 8 (d)). ).
  • a substantially intrinsic semiconductor film 43 amorphous silicon film
  • a plasma treatment using a phosphine gas or the like is performed to obtain
  • the thickness of the semiconductor layer is substantially twice as large as that of the transmissive element.
  • a method of crystallizing a thick semiconductor film has been described in accordance with the present invention, crystallization of a thick semiconductor film exceeding a thickness of about 1 is not always simple. This is because the time required for the first annealing step or the second annealing step becomes longer, or the semiconductor film tends to peel off. Since the structure shown these points in consideration of the present embodiment may be substantially double the thickness of the semiconductor film, it is said that especially there is ideal for solar cell using the crystallized semiconductor film c
  • a substantially intrinsic semiconductor film was deposited on the first conductivity type impurity diffusion source and the first conductivity type semiconductor layer, and then the second conductivity type impurity diffusion source and the second conductivity type semiconductor layer were formed. Later, a first annealing step and a second annealing step were performed.
  • the semiconductor film is subjected to a first annealing treatment such as repeating partial laser light irradiation.
  • a second conductivity type impurity diffusion source is formed on the surface of the semiconductor film that has been subjected to the first annealing process, or a second conductivity type semiconductor film is deposited.
  • the solar cell is manufactured by applying annealing treatment.
  • the process proceeds to the semiconductor film deposition step after the formation of the substrate-side first electrode.
  • the deposited semiconductor film is a laminated film of the first conductivity type semiconductor film and the substantially intrinsic semiconductor film. Or a substantially intrinsic semiconductor film deposited after forming the first conductivity type impurity diffusion source on the substrate-side first electrode.
  • crystallization of the semiconductor film by the first annealing process is advanced. At least the surface of the semiconductor film is crystallized by the first annealing treatment, and the first conductivity type impurity is also activated depending on the treatment conditions.
  • a second conductivity type impurity diffusion source is formed on the semiconductor film that has been subjected to the first annealing process, or a second conductivity type semiconductor film is deposited, and then a second annealing process consisting of a rapid heat treatment is performed.
  • the meaning of the second annealing treatment in this example is not only as described in Chapter 1, but also the activation of the second conductivity type impurities in the solid phase and the first annealing treatment This means that when the activation of the first conductivity type impurity is insufficient, these elements are also activated in the solid phase.
  • the first annealing treatment in the present application is performed by melt crystallization of the semiconductor film or irradiation of laser light or high-energy light.Therefore, if the second conductivity type impurity is present on the substantially intrinsic semiconductor film surface, the first annealing treatment is performed. Accordingly, these impurity elements are diffused deeply into the intrinsic semiconductor layer to stop. As a result, especially in melt crystallization, the second conductivity type impurity element spreads throughout the molten film, so that the intrinsic layer that converts light to electricity becomes thinner and the efficiency of converting light energy to electric energy decreases. Leads to.
  • a second conductivity type impurity is prepared on the surface of the intrinsic semiconductor film, and then the impurity is activated in the second annealing step.
  • the second annealing step lower in temperature than the first annealing step, but is the improvement of the film quality in the solid phase? Therefore, the diffusion of the second conductivity type impurity is also controlled to form a shallow junction.
  • the intrinsic semiconductor layer remains thick after the second annealing treatment, and a solar cell with high conversion efficiency can be obtained.
  • a base protective film 71 is formed on the surface of a relatively smooth and inexpensive substrate 70, such as glass, as necessary, and then a substrate-side first electrode 72 made of aluminum or platinum is formed. I do.
  • a substrate-side first electrode material a conductive substance such as a metal having high light reflectance and high electric conductivity is preferable.
  • the substrate-side first electrode 72 is formed by photolithography after depositing these appropriate conductive films by a PVD method or the like.
  • a first conductivity type impurity diffusion source 73 is formed on the surface of the first electrode on the substrate side.
  • the first conductivity type semiconductor layer may be deposited by a CVD method or the like as shown in the second embodiment.
  • the first conductivity type is P-type, and plasma processing using diborane gas is performed.
  • a P-type impurity diffusion source 73 is formed on the surface of the first electrode on the substrate side (FIG. 10 (a)).
  • a substantially intrinsic semiconductor film 74 (amorphous silicon film) having a thickness of about 800 nm is formed by using a CVD method or the like. Then, the first annealing step is performed under the same conditions as in Example 1.
  • Fig. 10 (b) After the first annealing step, plasma treatment using a phosphine gas or the like is performed on the semiconductor film to form a second conductivity type impurity diffusion source 75 on the surface of the semiconductor film.
  • a second conductivity type semiconductor film may be deposited using a CVD method or the like.
  • a second annealing process is performed in the same manner as in Example 1, and further crystallization of the semiconductor film and activation of impurities are advanced.
  • patterning of the semiconductor film is performed, and then wiring between the devices is performed at the device-side second electrode 76 made of a transparent conductive film such as ITO, thereby producing a reflective polycrystalline solar cell (FIG. 10).
  • Example 5 an example of a method for forming a crystalline semiconductor film of the present invention and a method for manufacturing a thin film transistor using the same will be described with reference to FIG.
  • Example 5 An example of a method for manufacturing a semiconductor film and a thin film transistor using the same according to the present invention will be described.
  • the underlayer protective film and the semiconductor film are deposited by a parallel plate type PECVD equipment using an industrial frequency (13.56 MHz).
  • a base protective film made of an insulating material such as a silicon oxide film is provided on at least a part of the substrate surface, and then a semiconductor film is formed on the base protective film.
  • a 36 OmmX 475 mmX 1.1 mm glass substrate (0 A-2) 11 at room temperature is installed in a PEC VD apparatus where the temperature of the lower flat electrode is maintained at 380.
  • the recipe after the substrate is installed in the PE C VD device reactor is as follows.
  • High frequency output: RF 0W (no plasma turned on)
  • Ar 7000 S CCM (raw material concentration 1.34%)
  • High frequency output: RF 600W (0.228W / cm 2 )
  • Electrode distance S-48.0 mm
  • the above steps are continuously performed in one reaction chamber.
  • the pressure is set as high as 3. OT orr, so the heat conduction from the lower plate electrode to the substrate is improved, and the total heating time is 1 minute even if the glass substrate at room temperature is directly installed in the reaction chamber. It has been shortened to 30 seconds.
  • the thickness of the underlayer protective film 12 is approximately 240 nm. Oxygen plasma treatment and hydrogen plasma treatment are applied with a vacuum to improve the film quality of the underlayer protective film. By doing so, the adhesion between the underlying protective film and the semiconductor film is increased, and even if high energy is supplied to the semiconductor film in the first annealing step performed later, the semiconductor film is hardly damaged.
  • the first annealing process can be performed at a high energy density, so that a high-quality crystallized film can be obtained.
  • the deposition rate of the semiconductor film under the above conditions is 0.192 nmZs, and the thickness of the semiconductor film is 57.6 nm.
  • Matanetsu hydrogen concentration in the silicon film was measured by desorption Gasusu Bae Kutorosukopi (TDS) is the approximately 2. 5 atomic 0/0.
  • TDS Gasusu Bae Kutorosukopi
  • the surface of the semiconductor film is treated with hydrogen plasma and oxygen plasma. This makes it possible to inactivate the semiconductor surface and to prevent contamination of the semiconductor film from the atmosphere even after the substrate is taken out of the film forming apparatus.
  • oxygen plasma treatment After terminating the active unpaired pair chemically with hydrogen plasma, oxygen plasma forms a thin oxide film as a protective film on the surface of the semiconductor film by oxygen plasma. This is because it is possible to minimize the incorporation amount.
  • the substrate was placed in an argon-hydrogen atmosphere (about 96% to about 9.9% of argon, about 1% to about 4% of hydrogen, 97% of argon and 3% of hydrogen in this example) before the first annealing step.
  • Heat treatment is performed. By this heat treatment, easily liberated hydrogen in the semiconductor film is released, and at the same time, the density of the semiconductor film is increased, so that high energy can be supplied to the semiconductor film in the first annealing process in the next step. With normal heat treatment, chemically active after hydrogen escapes from the semiconductor film
  • a first annealing treatment is performed. Immediately before performing the first annealing treatment, the surface of the semiconductor film is washed with an acid or an alkali, and an oxide film formed on the surface of the semiconductor film is removed to expose a clean surface of the semiconductor film. Since the first annealing step involves a melting process or becomes extremely hot, if this treatment is not performed, impurities will be taken into the semiconductor film during the first annealing step. In this case, the crystal grains become small, and unnecessary levels are formed in the forbidden band, so that the crystallized semiconductor film becomes a low-quality one. In the present application, the first annealing treatment is performed immediately after the surface of the clean semiconductor film is exposed.
  • the purity of the semiconductor film becomes higher, the crystal grain becomes larger, and the quality of the semiconductor film becomes smaller in the forbidden band.
  • aqueous ammonia NH 4 OH
  • aqueous hydrogen peroxide H 2 O 2
  • the oxide film is washed with a hydrogen fluoride solution (HF ⁇ H 2 O). Remove it and perform the first annealing immediately afterwards.
  • the semiconductor film is crystallized by performing a first annealing process.
  • multi-step irradiation using excimer laser (wavelength: 248 nm) of krypton fluorine (KrF) is performed.
  • the half width of the intensity of the laser pulse (that is, the first annealing time) is about 33 ns.
  • Laser irradiation is performed at room temperature (at 25) and at atmospheric pressure in an argon atmosphere containing about 3% of hydrogen.
  • the irradiation area of the laser beam has a line shape with a width of about 120; m and a length of about 40 cm, and crystallization is promoted by scanning this linear laser beam.
  • the overlap in the beam width direction for each irradiation is about 90% of the beam width.
  • the energy density of the irradiation laser was 180 mJ ⁇ cm— 2 for the first scan, 20 OmJ ⁇ cm 2 for the second scan, 22 OmJ ⁇ cm– 2 for the third scan, and the fourth scan.
  • scanning time is 24 Om J ⁇ cm 2, when the five-time scanning is 26 OmJ ⁇ cm 2, when the six-time scanning is 28 OmJ ⁇ cm 2, in there.
  • the same point on the semiconductor will be subjected to 60 laser irradiations for the same time.
  • plasma control of hydrogen and oxygen during semiconductor film formation, atmosphere control during heat treatment before the first annealing step, purification processing immediately before the first annealing step, and atmosphere control during the first annealing step are described. Strictly controlling the contamination of the semiconductor film with impurities has been minimized, enabling such multi-step irradiation, and as a result, a high quality crystallized film It is powerful.
  • a second annealing process according to the RTA method is performed.
  • the second annealing treatment was performed under the conditions of Sample 5 in Table 1.
  • the atmosphere at RT A was about one atmosphere of oxygen (atmospheric pressure).
  • oxygen atmospheric pressure
  • oxide film formation works simultaneously with the principle of Chapter 1.
  • the second annealing step is preferably performed in an oxidizing atmosphere.
  • the semiconductor film 13 of the present invention is obtained (FIG. 1A).
  • the gate insulating film composed of a silicon oxide film is made of TiO 2 (Si— (0-CH 2 —CH 3 ) 4 ), oxygen (0 2 ), and water (H 2 0) as source gases, and argon as a diluting gas. It is used to form a film with a thickness of 100 nm at a substrate surface temperature of 350.
  • a heat treatment is performed for about one hour at about 300 under the atmospheric pressure of an oxygen atmosphere containing water vapor at a dew point of about 6 Ot.
  • the reforming of the insulating film proceeds by this heat treatment, and a good gate insulating film is formed.
  • a tantalum (Ta) thin film serving as the gate electrode 15 is deposited by a sputtering method.
  • the substrate temperature at the time of the sputter is 150, and the film thickness is 500 nm.
  • buttering is performed, and then impurity ions are implanted into the semiconductor film to form a source / drain region 107 and a channel region 108 (FIG. 1 (c)).
  • FOG. 1 (c) since the CMO TFT is created, both the NMOS TFT and the PMO TFT are formed on one substrate.
  • the gate electrode serves as a mask for ion implantation
  • the channel has a self-aligned structure formed only under the gate electrode. Impurity ion implantation is performed using a mass non-separable ion implantation apparatus, and phosphine (PH 3 ) diborane (B 2 H 6 ) diluted to about 5% in hydrogen is used as a source gas.
  • the implanted amount of all ions including PH 3 + and H 2 + is 1 ⁇ 10 16 cm 2 , and the impurity concentration in the source / drain region is about 3 ⁇ 10 2 ° cm- 3 .
  • the implanted amount of all ions including B 2 H 6 + and H 2 + is also 1 ⁇ 10 16 cm 2 , and the boron atom concentration in the source / drain regions is about 3 ⁇ 10 2 ° cm_ It becomes 3 .
  • the substrate temperature at the time of ion implantation is 250.
  • an interlayer insulating film 109 made of a silicon oxide film is formed by PECVD using TEOS.
  • the substrate surface temperature at the time of forming the interlayer insulating film was 350, and the film thickness was 500 nm.
  • a heat treatment is performed for 1 hour in an oxygen atmosphere at 350 to activate the implanted ions and bake the interlayer insulating film.
  • contact holes are formed on the source and drain, and aluminum (A 1) is deposited by the Spack method.
  • the substrate temperature during sputtering is 150, and the film thickness is 500 nm.
  • the thin-film semiconductor device is completed by patterning the source and drain extraction electrodes 110 and the aluminum thin film to be the wiring (Fig. 1
  • V t h 2.07 ⁇ 0.16V
  • V t h -1.02 ⁇ 0.10V
  • CMOS thin film semiconductor device having a uniform high mobility on a large-sized general-purpose glass substrate.
  • the uniformity of laser crystallization was a very important issue, both within the substrate and between lots.
  • both the on-current and the off-current can greatly reduce their variation. This remarkable improvement in uniformity clearly demonstrates the validity of the basic principle (Chapter 1) of the present invention. In accordance with such a principle, the present invention makes a remarkable improvement even for lot-to-lot variations.
  • the present invention crystallization of a semiconductor film made of silicon or the like, which has been irradiated with high-energy light such as laser light, can be performed stably. Therefore, when the thin film transistor of the present invention is applied to LCD, uniform high image quality can be obtained over the entire LCD screen. Further, when a circuit is formed by the thin film transistor of the present invention, not only a simple circuit such as a simple shift register or an analog switch, but also a level shifter or a digital / analog converter circuit, a clock generation circuit, or the like. More complicated circuits such as a gamma correction circuit and a timing controller circuit can be easily formed.
  • An active matrix substrate in which the side driver 1) and the scan driver 1 (row side driver) were built in the CMOS TFT obtained in Example 5 was manufactured.
  • the digital data driver uses a clock signal line and clock generation circuit, shift register circuit, NOR gate, digital video signal line, latch circuit 1, latch pulse line, latch circuit 2, reset line 1, AND gate, standard It consists of a potential line, a reset line 2, a 6-bit DZA converter based on capacitance division, a CMOS analog switch, a common potential line, and a source line reset transistor.
  • the output from the CMOS analog switch is a pixel. Part of the source line.
  • the digital video signal output from the computer's video random access memory (VRAM) can be directly input to the digital video signal line.
  • the source electrode, the source wiring, and the drain electrode (pixel electrode) are made of aluminum, which is a reflective LCD.
  • a liquid crystal panel using the active matrix substrate thus obtained as one of a pair of substrates was manufactured.
  • a liquid crystal sandwiched between a pair of substrates is made of a polymer dispersed liquid crystal (PDLC) with a black pigment dispersed, and a normally-black mode (black display when no voltage is applied to the liquid crystal) reflective LCD panel. .
  • the obtained liquid crystal panel was connected to external wiring to manufacture a liquid crystal display device.
  • the NMOS and PMOS have the same on-resistance and transistor capacitance, respectively, and the TFT has high performance. Furthermore, the parasitic capacitance of the transistor is extremely small, and the characteristics are uniform over the entire substrate. also bit digital Dar data driver operate normally at a scan Dora I bar one is wide operating region, and because the opening ratio force? high regard pixel unit, a liquid crystal display device with high display quality even using a black Pigment dispersion PDLC The result is finished. In addition, since the manufacturing process of the active matrix substrate is stable, it has become possible to manufacture the liquid crystal display device stably and at low cost.
  • Example 4 The solar cell obtained in Example 4 was used as an auxiliary power supply, and the liquid crystal display thus obtained was incorporated in a full-color portable personal computer (note PC) housing.
  • the active matrix substrate has a built-in 6-bit digital data driver.Since the digital video signal from the computer is directly input to the liquid crystal display device, the circuit configuration has been simplified, and at the same time, the power consumption has become extremely small. . Due to the high performance of thin film transistors, this notebook PC is a good electronic device with a very beautiful display screen. In addition, the backlight is not required, reflecting the fact that the liquid crystal display device is of a reflective type with a high aperture ratio, and a solar cell with high conversion efficiency is built in as an auxiliary power supply, making the battery compact and lightweight. And long-term use could be realized. As a result, an ultra-compact and lightweight electronic device that can be used for a long time and has a beautiful display screen has been created. Industrial applicability
  • a method for forming a crystalline semiconductor film of the present invention, and a thin film transistor using the same are provided.
  • a thin film semiconductor device such as a transistor or a solar cell
  • a high performance thin film semiconductor device can be manufactured by using a low-temperature process in which an inexpensive glass substrate can be used. Therefore, when the present invention is applied to the manufacture of an active matrix liquid crystal display device, a large and high quality liquid crystal display device can be easily and stably manufactured, and the conversion efficiency when used in a solar cell. High solar cells are created. Also, when applied to the manufacture of other electronic circuits, high-quality electronic circuits can be easily and stably manufactured. Since the thin film transistor device of the present invention is inexpensive and has high performance, it is most suitable as an active matrix substrate of an active matrix liquid crystal display device. It is particularly suitable as an active matrix substrate with a built-in driver that requires particularly high performance.
  • liquid crystal display device of the present invention is inexpensive and has high performance, it is suitable for various displays including full-color notebook PCs.
  • the electronic device of the present invention is inexpensive and has high performance, it is generally accepted widely.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Photovoltaic Devices (AREA)

Description

明細書 結晶性半導体膜の形成方法、 薄膜トランジスタの製造方法、 太陽電池の製造方法及び アクティブマトリクス型液晶装置
技術分野
本発明は結晶性半導体膜の形成方法、 及びこれら結晶性半導体膜を利用して居る薄 膜トランジス、 アクティブマトリクス型液晶装置、 太陽電池の製造方法に関する。 背景技術
多結晶シリコン等の半導体膜は薄膜トランジスタ （以下本願明細書中では T F Tと 称する） や太陽電池に広く利用されて居る。 これら半導体装置の性能はひとえにその 半導体装置の能動部を構成する半導体膜の良否に強く依存して居る。 云うまでもなく 高品質の半導体膜が得られれば、 それに応じた高性能の半導体装置が得られるので有 る。 例えば液晶表示装置などに用いられている多結晶シリコン薄膜トランジスタ （p 0 1 y - S i T F T) では多結晶シリコン （p o l y— S i ) の膜質が優れて居る 程高速スイツチング動作する良好な T F Tが得られる。 又光の吸収効率に大差がなけ れば結晶化率が高い半導体膜を用いた太陽電池程高いエネルギー変換効率力?得られる。 この様に高品質の結晶性半導体膜は多くの産業分野に渡って強く求められている。 然るに斯様な高品質半導体膜の形成は一般に可成困難で有り、 しかも大きな制約下 に有る。 T F Tの分野では工程最高温度が 1 0 0 0で程度の高温プロセスにてトラン ジスタを作成する事で移動度の比較的高い多結晶シリコン膜を形成して居る。 この為 半導体膜や半導体装置を作成し得る基板に対してはその基板が高温の熱工程に耐え得 る耐熱性を有するとの制約が生じて居る。 こうして昨今の p 0 1 y— S i T F Tは 総て皆高価で小さい石英ガラス基板上に作成されて居る。 同じ理由で太陽電池には通 常非晶質シリコン （a— S i ) が用いられて居る。
この様な状況を背景にとして、 出来るだけ低温で高品質半導体膜を形成する方法が 各種研究されて居る。 その第一の方法としては固相成長法が知られて居る。 これは基 板上に a— S i膜を形成した後、 このシリコン膜に対して 6 0 0で程度の温度にて十 時間程度以上の熱処理を施し、 先の a— S i膜を p o l y— S i膜へと改質する物で 有る。 第二の方法としてはレーザー結晶化法が認められて居る。 この方法ではまず a 一 S i膜を堆積し、 その後 a— S i膜にレーザー光を照射してシリコン膜の結晶化を 進めるので有る。
しかしながら従来技術の第一の方法 （固相成長法） では十数時間と云う長時間の熱 処理が必要で有り、 生産性が極めて悪いとの課題がある。 又この方法では基板全体が 長時間加熱されて居る事に起因して、 基板の熱変形が大きな問題と化し実質的に安価 な大型ガラス基板を使用し得ないとの課題が生じている。 従来技術の第二の方法 （レ 一ザ一結晶化法） にはレーザー照射エネルギーが低ければ結晶化が進まず、 一方高け れば半導体膜に損傷が入り、 いずれの照射条件に於いても満足の行く高品質結晶化膜 力 ?得られないとの課題が有る。 更にレ一ザ一照射毎の結晶性のばらつき力 ?大きいとの 課題も知られている。 その結果これらの半導体膜を例えば T F Tに適応しても良好な トランジスタ特性は得られないので有る。
そこで従来技術の第二の方法 （レーザー結晶化法） と第一の方法の変形 （炉熱処 理） とを組み合わせて行なう第 Ξの方法が検討されて居る。 これは半導体膜のレーザ 一結晶化が行われた後、 熱処理温度を固相成長法よりも低めに設定し （4 5 0 程度 から 5 5 0で程度） 、 又その処理時間も短めとして （1時間から 5時間程度） 半導体 膜に熱処理を施す物で有る。 しかしながらかかる方法でも本質的に第一の方法が抱え るのと同じ課題を有して居る。 即ち仮令熱処理温度を 4 5 0 程度に抑えたとしても、 数時間程度以上にも渡る熱処理が必要で有るが故、 生産性が悪く然も基板の熱歪みが 無視し得ないので有る。 そこで本発明は上述の諸課題の解決を目指し、 その目的は基板に大きな熱ストレス を加える事無く、 且つ高い生産性をもって高品質な結晶性半導体膜を形成する方法、 並びにこの方法を利用て高性能な薄膜トランジスタや太陽電池の製造方法を提供する 事に有る。 発明の開示
上記課題を解決する為に本発明は基板上に結晶性半導体膜を形成する方法に於いて、 基板上に半導体膜を堆積する半導体膜堆積工程と、 該半導体膜の一部を溶融結晶化さ せる処理を繰り返し行なう事で該半導体膜を結晶化させる第 1のァニール工程と、 該 結晶化された半導体膜に急速熱処理 （r a p i d t h e rm a l a n n e a l ) を施す第 2のァニール工程とを有することを特徴とする。 この際前記第 2のァニール 工程に於ける熱処理温度を絶対温度で T 〔K〕 にて表し、 熱処理時間を t 〔秒〕 とし た時に熱処理温度 T及び熱処理時間 tは
1.72X10—21 〔秒〕 < t · e x p (- ε/kT)
(ε =3.01[eV] 、 k=8.617X10— 5[eV/K]：ボルツマン定数）
の関係を満たす事を特徴とする。 或いは
5X10— 18 〔秒〕 < t · e x p (- ε/kT)
の関係を満たす事を特徴とする。 或いは
1.72X10—21 〔秒〕 < t · e x p (— < 4.63X10— 14 〔秒〕 の関係を満たす事を特徴とする。 或いは
5X10— 18 〔秒〕 < t · e x p (— £ZkT) < 4.63X10— 14 〔秒〕
の関係を満たす事を特徴とする。 或いは
1.72X10— 21 〔秒〕 < t . e x p (— eZkT) < 1.09X10— 15 〔秒〕 の関係を満たす事を特徴とする。 或いは
5X10— 18 〔秒〕 < t . e x p (- ε/k T) < 1.09X10— 15 〔秒〕
の関係を満たす事を特徴とする。 又直上の 2式を満たす時には基板はガラスで有り、 熱処理温度 Tは該ガラス基板の歪点以下で有る事をも特徴とする。 更に熱処理時間 t が 300秒以下で有る事を特徴とし、 これが 1 80秒以下で有る事をも特徴とする。 又本発明は基板上に結晶性半導体膜を形成する方法に於いて、 基板上に半導体膜を 堆積する半導体膜堆積工程と、 該半導体膜に部分的なレーザ—光照射を繰り返し行な う第 1のァニール工程と、 該レーザー光照射された半導体膜に急速熱処理を施す第 2 のァニール工程とを有する事を特徴とする。 この際前記第 2のァニール工程に於ける 熱処理温度を絶紂温度で T 〔K〕 にて表し、 熱処理時間を t 〔秒〕 とした時に熱処理 温度 T及び熱処理時間 tは
1.72X10— 21 〔秒〕 く t ' e X p (- e/kT)
(ε =3.01[eV] 、 k=8.617Xl(T5[eV/K]： ボルツマン定数)
の関係を満たす事を特徴とする。 或いは
5X10— 18 〔秒〕 く t · e X p (- ε/k T)
の関係を満たす事を特徴とする。 或いは
1,72X10— 21 〔秒〕 < t ' e x p (— ε kT) < 4.63X10"14 〔秒〕 の関係を満たす事を特徴とする。 或いは
5X10—18 〔秒〕 < t ' e x p (— eZk T) < 4.63X10— 14 〔秒〕
の関係を満たす事を特徴とする。 或いは
1.72X10— 21 〔秒〕 < t · e x p (— £ZkT) < 1.09X10"15 〔秒〕 の関係を満たす事を特徴とする。 或いは
5X10—18 〔秒〕 く t ' e x p (— ε/k T) く 1.09X10— 15 〔秒〕
の関係を満たす事を特徴とする。 又直上の 2式を満たす時には基板はガラスで有り、 熱処理温度 Tは該ガラス基板の歪点以下で有る事をも特徴とする。 更に熱処理時間 t が 300秒以下で有る事を特徴とし、 これ力？180秒以下で有る事をも特徴とする。 又本発明は基板上に結晶性半導体膜を形成する方法に於いて、 基板上に半導体膜を 堆積する半導体膜堆積工程と、 該半導体膜に部分的な高エネルギー光照射を繰り返し 行なう第 1のァニール工程と、 該高エネルギー光照射された半導体膜に急速熱処理を 施す第 2のァニール工程とを有する事を特徴とする。 この際前記第 2のァニール工程 に於ける熱処理温度を絶対温度で T 〔K〕 にて表し、 熱処理時間を t 〔秒〕 とした時 に熱処理温度 T及び熱処理時間 tは
1.72X10"21 〔秒〕 < t · e x p (- ε/kT)
(ε =3.01[eV] 、 k =8.617X10— 5 [eV/K]： ボルツマン定数）
の関係を満たす事を特徴とする。 或いは
5X10-'8 〔秒〕 く t · e X p (— e/k T)
の関係を満たす事を特徴とする。 或いは
1.72X10—2： 〔秒〕 く t · e X p (― eZk ) < 4.63X10—い 〔秒〕 の関係を満たす事を特徴とする。 或いは
5X10"18 〔秒〕 く t · e x p (― eZkT) < 4.63X10"14 〔秒〕
の関係を満たす事を特徴とする。 或いは
1.72X10— 21 〔秒〕 < t · e x p (— eZkT) < 1.09X10"15 〔秒〕 の関係を満たす事を特徴とする。 或いは
5X10—18 〔秒〕 < t ' e x p (— ε/kT) く 1.09X10— 15 〔秒〕
の関係を満たす事を特徴とする。 又直上の 2式を満たす時には基板はガラスで有り、 熱処理温度 Tは該ガラス基板の歪点以下で有る事をも特徴とする。 更に熱処理時間 t が 300秒以下で有る事を特徴とし、 これが 1 80秒以下で有る事をも特徴とする。 又本発明は基板上に形成された半導体膜を利用して居る薄膜トランジスタの製造方 法に於いて、 基板上に半導体膜を堆積する半導体膜堆積工程と、 該半導体膜の一部を 溶融結晶化させる処理を繰り返し行なう事で該半導体膜を結晶化させる第 1のァニー ル工程と、 該結晶化された半導体膜に急速熱処理を施す第 2のァニール工程とを少な くとも含有する事を特徴とする。 この際前記第 2のァニール工程に於ける熱処理温度 を絶対温度で T 〔K〕 にて表し、 熱処理時間を t 〔秒〕 とした時に熱処理温度 T及び 熱処理時間 tは
1.72X10"21 〔秒〕 < t · e X p (— eZkT)
(ε =3.01[eV] 、 k =8.617X10-5 [eV/K] ：ボルツマン定数）
の関係を満たす事を特徴とする。 或いは
5X10"18 〔秒〕 < t · e x p (- ε/kT)
の関係を満たす事を特徴とする。 或いは
1.72X10— 21 〔秒〕 < t ' e x p (— eZkT) < 4.63X10—14 〔秒〕 の関係を満たす事を特徴とする。 或いは
5X10— 18 〔秒〕 < t ' e x p (— e/kT) < 4.63X10—" 〔秒〕
の関係を満たす事を特徴とする。 或いは
1.72X10— 21 〔秒〕 く t ' e x p (— eZkT) く 1.09X10— 15 〔秒〕 の関係を満たす事を特徴とする。 或いは
5X10-18 〔秒〕 < t ' e x p (- ε /k T) < 1.09X10"15 〔秒〕 の関係を満たす事を特徴とする。 又直上の 2式を満たす時には基板はガラスで有り、 熱処理温度 Tは該ガラス基板の歪点以下で有る事をも特徴とする。 更に熱処理時間 t が 300秒以下で有る事を特徴とし、 これが 180秒以下で有る事をも特徴とする。 又本発明は基板上に形成された半導体膜を利用して居る薄膜トランジスタの製造方 法に於いて、 基板上に半導体膜を堆積する半導体膜堆積工程と、 該半導体膜に部分的 なレーザー光照射を繰り返し行なう第 1のァニール工程と、 該レーザー光照射された 半導体膜に急速熱処理を施す第 2のァニール工程とを少なくとも含有する事を特徴と する。 この際前記第 2のァニール工程に於ける熱処理温度を絶対温度で T 〔K〕 にて 表し、 熱処理時間を t 〔秒〕 とした時に熱処理温度 T及び熱処理時間 tは
1.72X10—21 〔秒〕 く t · e x p (- e/kT)
(ε =3.0l[eV] 、 k=8.617Xl(T5[eV/K]： ボルツマン定数）
の関係を満たす事を特徴とする。 或いは
5X10— 18 〔秒〕 く t ' e x p (—£ZkT)
の関係を満たす事を特徴とする。 或いは
1.72X10— 21 〔秒〕 < t · e x p (— £ZkT) < 4.63X10— 14 〔秒〕 の関係を満たす事を特徴とする。 或いは
5X10"18 〔秒〕 < t · e x p (— ε/kT) < 4.63X10— 14 〔秒〕
の関係を満たす事を特徴とする。 或いは
1.72X10"21 〔秒〕 < t · e x p (— ε/kT) < 1.09X10— 15 〔秒〕 の関係を満たす事を特徴とする。 或いは
5X10"18 〔秒〕 く t · e x p (― eZkT) く 1.09X10— 15 〔秒〕
の関係を満たす事を特徴とする。 又直上の 2式を満たす時には基板はガラスで有り、 熱処理温度 Tは該ガラス基板の歪点以下で有る事をも特徴とする。 更に熱処理時間 t が 300秒以下で有る事を特徴とし、 これが 180秒以下で有る事をも特徴とする c 又本発明は基板上に形成された半導体膜を利用して居る薄膜トランジスタの製造方 法に於いて、 基板上に半導体膜を堆積する半導体膜堆積工程と、 該半導体膜に部分的 な高エネルギー光照射を繰り返し行なう第 1のァニール工程と、 該高工ネルギ一光照 射された半導体膜に急速熱処理を施す第 2のァ -ール工程とを少なく とも含有する事 を特徴とする。 この際前記第 2のァニール工程に於ける熱処理温度を絶対温度で T 〔K〕 にて表し、 熱処理時間を t 〔秒〕 とした時に熱処理温度 T及び熱処理時間 tは
1.72X10— 21 〔秒〕 く t · e x p (― εノ kT)
(ε =3.01[eV] 、 k=8.617Xl(Ts[eV/K]： ボルツマン定数）
の関係を満たす事を特徴とする。 或いは
5X10"18 〔秒〕 < t . e x p (- ε/k T)
の関係を満たす事を特徴とする。 或いは
1.72X10— 21 〔秒〕 < t · e X p (― < 4.63X10— 14 〔秒〕 の関係を満たす事を特徴とする。 或いは
5X10— 18 〔秒〕 < t · e x p (— eZkT) < 4.63X10— 14 〔秒〕
の関係を満たす事を特徴とする。 或いは
1.72X10"21 〔秒〕 < t · e x p (— ε/kT) < 1.09X10— 15 〔秒〕 の関係を満たす事を特徴とする。 或いは
5X10— 18 〔秒〕 < t · e x p (— eZk T) < 1.09X10"15 〔秒〕
の関係を満たす事を特徴とする。 又直上の 2式を満たす時には基板はガラスで有り、 熱処理温度 Tは該ガラス基板の歪点以下で有る事をも特徴とする。 更に熱処理時間 t が 300秒以下で有る事を特徴とし、 これ力 80秒以下で有る事をも特徴とする。 又本発明は基板上に形成された半導体膜を利用して居る太陽電池の製造方法に於い て、 基板上に半導体膜を堆積する半導体膜堆積工程と、 該半導体膜の一部を溶融結晶 化させる処理を繰り返し行なう事で該半導体膜を結晶化させる第 1のァニール工程と、 該結晶化された半導体膜に急速熱処理を施す第 2のァニール工程、 とを少なくとも含 有する事を特徴とする。 この際前記第 2のァニール工程に於ける熱処理温度を絶対温 度で T 〔K〕 にて表し、 熱処理時間を t 〔秒〕 とした時に熱処理温度 T及び熱処理時 間 tは
1.72X10"21 〔秒〕 < t · e x p (- ε /k T)
( ε =3.01[eV] 、 k =8.617Χ1(Γ5 [eV/K]： ボルツマン定数）
の関係を満たす事を特徴とする。 或いは
5X10"18 〔秒〕 く t · e X p (— ε /k T) の関係を満たす事を特徴とする。 或いは
1.72X10—21 〔秒〕 < t · e x p (— ε/kT) < 4.63X10"14 〔秒〕 の関係を満たす事を特徴とする。 或いは
5X10— 18 〔秒〕 く t · e x p (— eZkT) < 4.63X10— 14 〔秒〕
の関係を満たす事を特徴とする。 或いは
1.72X10— 21 〔秒〕 < t · e x p (— < 1.09X10— 15 〔秒〕 の関係を満たす事を特徴とする。 或いは
5X10— 18 〔秒〕 < t · e x p (— ε/kT) < 1.09X10— 15 〔秒〕
の関係を満たす事を特徴とする。 又直上の 2式を満たす時には基板はガラスで有り、 熱処理温度 Tは該ガラス基板の歪点以下で有る事をも特徴とする。 更に熱処理時間 t が 3 0 0秒以下で有る事を特徴とし、 これ力 8 0秒以下で有る事をも特徴とする。 又本発明は基板上に形成された半導体膜を利用して居る太陽電池の製造方法に於い て、 基板上に半導体膜を堆積する半導体膜堆積工程と、 該半導体膜に部分的なレーザ —光照射を繰り返し行なう第 1のァニール工程と、 該レーザー光照射された半導体膜 に急速熱処理を施す第 2のァニール工程とを少なくとも含有する事を特徴とする。 こ の際前記第 2のァニール工程に於ける熱処理温度を絶対温度で T 〔K〕 にて表し、 熱 処理時間を t 〔秒〕 とした時に熱処理温度 T及び熱処理時間 tは
1.72X10'21 〔秒〕 < t · e x p (- ε/k T)
(ε =3.01[eV] 、 k =8.617X10— 5 [eV/K] ：ボルツマン定数）
の関係を満たす事を特徴とする。 或いは
5X10— 18 〔秒〕 く t · e X p (-ε/kT)
の関係を満たす事を特徴とする。 或いは
1.72X10"21 〔秒〕 < t · e x p (— ε/kT) < 4.63X10— 14 〔秒〕 の関係を満たす事を特徴とする。 或いは
5X10— 18 〔秒〕 く t ' e x p (- ε / T) < 4.63X10— 14 〔秒〕
の関係を満たす事を特徴とする。 或いは
1.72X10— 21 〔秒〕 < t ' e x p (- e/k T) < 1.09X10— 15 〔秒〕 の関係を満たす事を特徴とする。 或いは 5X10— 18 〔秒〕 < t · e x p (— eZkT) < 1,09X10— 15 〔秒〕
の関係を満たす事を特徴とする。 又直上の 2式を満たす時には基板はガラスで有り、 熱処理温度 Tは該ガラス基板の歪点以下で有る事をも特徴とする。 更に熱処理時間 t が 300秒以下で有る事を特徴とし、 これが 1 80秒以下で有る事をも特徴とする。 又本発明は基板上に形成された半導体膜を利用して居る太陽電池の製造方法に於い て、 基板上に半導体膜を堆積する半導体膜堆積工程と、 該半導体膜に部分的な高エネ ルギ一光照射を繰り返し行なう第 1のァニール工程と、 該高エネルギー光照射された 半導体膜に急速熱処理を施す第 2のァニール工程とを少なくとも含有する事を特徴と する。 この際前記第 2のァニール工程に於ける熱処理温度を絶対温度で T 〔K〕 にて 表し、 熱処理時間を t 〔秒〕 とした時に熱処理温度 T及び熱処理時間 tは
1.72X10— 21 〔秒〕 < t · e X p (- ε/kT)
(e =3.01[eV] 、 k =8.617X10— 5 [eV/K] ： ボルツマン定数）
の関係を満たす事を特徴とする。 或いは
5X10"18 〔秒〕 く t ■ e x p (- ε/k T)
の関係を満たす事を特徴とする。 或いは
1.72X10— 21 〔秒〕 < t . e x p (— eZkT) < 4.63X10"14 〔秒〕 の関係を満たす事を特徴とする。 或いは
5X10"18 〔秒〕 < t · e x p (— eZkT) < 4.63X10— 14 〔秒〕
の関係を満たす事を特徴とする。 或いは
1.72X10— 21 〔秒〕 く t - e x p (- ε/kT) < 1.09X10"15 〔秒〕 の関係を満たす事を特徴とする。 或いは
5X10— 18 〔秒〕 < t · e x p (― eZkT) < 1.09X10— 15 〔秒〕
の関係を満たす事を特徴とする。 又直上の 2式を満たす時には基板はガラスで有り、 熱処理温度 Tは該ガラス基板の歪点以下で有る事をも特徴とする。 更に熱処理時間 t が 300秒以下で有る事を特徴とし、 これが 1 80秒以下で有る事をも特徴とする。 又本発明は基板上に形成された半導体膜を利用して居る太陽電池の製造方法に於い て、 基板上に第 1導電型不純物拡散源を形成する工程と、 該第 1導電型不純物拡散源 上に半導体膜を堆積する半導体膜堆積工程と、 該半導体膜表面に第 2導電型不純物拡 散源を形成する工程と該半導体膜に部分的なレーザー光照射を繰り返し行なう第 1の ァニール工程と、 該レーザー光照射された半導体膜に急速熱処理を施す第 2のァ二— ル工程、 とを少なくとも含有する事を特徴とする。 この際前記第 2のァニール工程に 於ける熱処理温度を絶対温度で T 〔K〕 にて表し、 熱処理時間を t 〔秒〕 とした時に 熱処理温度 T及び熱処理時間 tは
1.72X10— 21 〔秒〕 < t · e x p (— ε/kT)
(ε =3.01[eV] 、 k=8.617X10"5[eV/K] ：ボルツマン定数）
の関係を満たす事を特徴とする。 或いは
5X10— 18 〔秒〕 < t · e x p (- ε/kT)
の関係を満たす事を特徴とする。 或いは
1.72X10— 21 〔秒〕 < t · e X p (— < 4.63X10— 14 〔秒〕 の関係を満たす事を特徴とする。 或いは
5X10— 18 〔秒〕 < t ' e x p (— £ZkT) < 4.63X10— 14 〔秒〕 の関係を満たす事を特徴とする。 或いは
1.72X10— 21 〔秒〕 < t · e x p (― ε/kT) く 1.09X10— 15 〔秒〕 の関係を満たす事を特徴とする。 或いは
5X10— 18 〔秒〕 < t · e x p (— < 1.09X10— 15 〔秒〕
の関係を満たす事を特徴とする。
又本発明は基板上に形成された半導体膜を利用して居る太陽電池の製造方法に於い て、 半導体膜を堆積する半導体膜堆積工程と、 該半導体膜に部分的なレーザー光照射 を繰り返し行なう第 1のァニール工程と、 該レーザー光照射された半導体膜表面に第 2導電型不純物拡散源を形成する工程と該第 2導電型不純物拡散源を形成された半導 体膜に急速熱処理を施す第 2のァニール工程、 とを少なく とも含有する事を特徴とす る。 ここで前記半導体膜堆積工程にて堆積される半導体膜が第 1導電型半導体膜と略 真性の半導体膜の積層膜で有る事をも特徴とする。 この際前記第 2のァニール工程に 於ける熱処理温度を絶対温度で T 〔K〕 にて表し、 熱処理時間を t 〔秒〕 とした時に 熱処理温度 T及び熱処理時間 tは
1.72X10— 21 〔秒〕 く t · e X p (— ε Zk T) (ε =3.0l[eV] 、 k=8.617X10"5[eV/K]：ボルツマン定数）
の関係を満たす事を特徴とする。 或いは
5X10— 18 〔秒〕 く t * e x p (— eZkT)
の関係を満たす事を特徴とする。 或いは
1.72X10— 21 〔秒〕 < t · e x p (— ε kT) < 4.63X10— 14 〔秒〕 の関係を満たす事を特徴とする。 或いは
5X10— 18 〔秒〕 < t ' e x p (— ε/kT) く 4.63X10— 14 〔秒〕 の関係を満たす事を特徴とする。 或いは
1.72X10-21 〔秒〕 < t ' e x p (— eZkT) く 1.09X10— 15 〔秒〕 の関係を満たす事を特徴とする。 或いは
5X10—18 〔秒〕 < t ' e x p (— eZkT) く 1.09X10— 15 〔秒〕 の関係を満たす事を特徴とする。
又本発明は基板上に形成された半導体膜を利用して居る太陽電池の製造方法に於い て、 基板上に第 1導電型不純物拡散源を形成する工程と、 該第 1導電型不純物拡散源 上に半導体膜を堆積する半導体膜堆積工程と、 該半導体膜に部分的なレーザー光照射 を繰り返し行なう第 1のァニール工程と、 該レーザ一光照射された半導体膜表面に第 2導電型不純物拡散源を形成する工程と該第 2導電型不純物拡散源が形成された半導 体膜に急速熱処理を施す第 2のァニール工程、 とを少なくとも含有する事を特徴とす る。 この際前記第 2のァニール工程に於ける熱処理温度を絶対温度で T 〔K〕 にて表 し、 熱処理時間を t 〔秒〕 とした時に熱処理温度 T及び熱処理時間 tは
1.72X10—21 〔秒〕 < t · e x p (- ε/k T)
( ε =3.0l[eV] 、 k =8.617X10— 5 [eV/K]：ボルツマン定数）
の関係を満たす事を特徴とする。 或いは
5X10"18 〔秒〕 く t · e x p (- e /k T)
の関係を満たす事を特徴とする。 或いは
1.72X10-2'' 〔秒〕 < t · e x p (― eZkT) < 4.63X10— 14 〔秒〕 の関係を満たす事を特徴とする。 或いは
5X10-1' 〔秒〕 く t ' e x p (- e /k T)- < 4.63X10"14 〔秒〕 の関係を満たす事を特徴とする。 或いは
1.72X10— 21 〔秒〕 < t · e x p (— ε/kT) < 1.09X10—15 〔秒〕 の関係を満たす事を特徴とする。 或いは
5X10— 18 〔秒〕 < t ' e x p (— ε/kT) く 1.09X10"15 〔秒〕 の関係を満たす事を特徴とする。
又本発明は基板上に形成された半導体膜を利用して居る太陽電池の製造方法に於い て、 半導体膜を堆積する半導体膜堆積工程と、 該半導体膜に部分的なレーザー光照射 を繰り返し行なう第 1のァニール工程と、 該レ一ザ—光照射された半導体膜表面に第 2導電型半導体膜を堆積する工程と該第 2導電型半導体膜を堆積された半導体膜に急 速熱処理を施す第 2のァニール工程、 とを少なくとも含有する事を特徴とする。 ここ で前記半導体膜堆積工程にて堆積される半導体膜が第 1導電型半導体膜と略真性の半 導体膜の積層膜で有る事をも特徴とする。 この際前記第 2のァニール工程に於ける熱 処理温度を絶対温度で T 〔K〕 にて表し、 熱処理時間を t 〔秒〕 とした時に熱処理温 度 T及び熱処理時間 tは
1.72X10— 21 〔秒〕 < t · e x p (- ε/k T)
(ε =3.01[eV] 、 k =8.617X10— 5 [eV/K] ：ボルツマン定数）
の関係を満たす事を特徴とする。 或いは
5X10— 18 〔秒〕 く t . e x p (- ε/k T)
の関係を満たす事を特徴とする。 或いは
1.72X10— 21 〔秒〕 < t . e X ρ (― Τ) く 4.63X10— 14 〔秒〕 の関係を満たす事を特徴とする。 或いは
5X10— 18 〔秒〕 < t · e x p (- ε/k T) く 4.63X10— 14 〔秒〕
の関係を満たす事を特徴とする。 或いは
1.72X10"21 〔秒〕 < t · e x p (― eZkT) く 1.09X10"15 〔秒〕 の関係を満たす事を特徴とする。 或いは
5X10— 18 〔秒〕 く t ' e x p (— f ZkT) く 1.09X10"15 〔秒〕
の関係を満たす事を特徴とする。
又本発明は基板上に形成された半導体膜を利用して居る太陽電池の製造方法に於い て、 基板上に第 1導電型不純物拡散源を形成する工程と、 該第 1導電型不純物拡散源 上に半導体膜を堆積する半導体膜堆積工程と、 該半導体膜に部分的なレーザー光照射 を橾り返し行なう第 1のァニール工程と、 該レーザ一光照射された半導体膜表面に第 2導電型半導体膜を堆積する工程と該第 2導電型半導体膜が形成された半導体膜に急 速熱処理を施す第 2のァニール工程、 とを少なくとも含有する事を特徴とする。 この 際前記第 2のァニール工程に於ける熱処理温度を絶対温度で T 〔K〕 にて表し、 熱処 理時間を t 〔秒〕 とした時に熱処理温度 T及び熱処理時間 tは
1.72X10"21 〔秒〕 < t · e x p (-ε/kT)
(e =3.01[eV] 、 k=8.617Xl(T5[eVK]： ボルツマン定数）
の関係を満たす事を特徴とする。 或いは
5X10—18 〔秒〕 く t · e X p (- ε/kT)
の関係を満たす事を特徴とする。 或いは
1.72X10"21 〔秒〕 < t · e X p (— eZkT) < 4.63X10— 14 〔秒〕 の関係を満たす事を特徴とする。 或いは
5X10— 18 〔秒〕 < t · e X p (— £ZkT) < 4.63X10— 14 〔秒〕
の関係を満たす事を特徴とする。 或いは
1.72X10'21 〔秒〕 < t · exp (— ^ZkT) < 1.09X10"15 〔秒〕 の関係を満たす事を特徴とする。 或いは
5X10"18 〔秒〕 く t · e x p (— eZkT) < 1.09X10— 15 〔秒〕
の関係を満たす事を特徴とする。
又本発明は、 薄膜トランジスタを有するアクティブマトリクス型液晶装置において、 上記記載の薄膜トランジスタの製造方法により製造された基板を有することを特徴と する。
以下図面を参照しながら本発明の基礎原理並びに形態を詳述する。
(1. 本願発明の基礎原理）
本発明ではガラス等の基板上にシリコン膜に代表される半導体膜を堆積した後、 基 板面積に比較して遙かに小さい面積で有る半導体膜の一部にレーザー光や高工ネルギ 一光を繰り返して照射する （第 1のァニールェ i-' 。 これらの光照射やエネルギービ 一ム照射等のエネルギー供給に依り半導体膜の結晶化が進む。 供給されるエネルギー が十分高ければ、 その照射部分で半導体膜は部分的に溶融した後に冷却固化過程を経 て結晶化する。 （この現象を本願では溶融結晶化と称す。 ） これに対して供給エネル ギ一が溶融結晶化させるのに十分で無くとも、 或程度高いエネルギーで有れば数秒程 度未満の極短時間内に固相で結晶化が進む事も有る。 （極短時間固相成長法： V S T 一 S P C法と称する。 ） 何れの結晶化方法に於いても結晶化終了後の半導体膜は完全 な結晶状態に有る訳では無い。 即ち結晶粒と結晶粒の間にまだ多量の非晶質成分が残 つていたり （不完全結晶化、 結晶化率が低い） 、 結晶粒内の各半導体構成原子 （例え ば S i原子） 力5'結晶の格子点から僅かにずれて存在して居たり （内部応力が強い、 結 晶粒内に不対結合対 （ダングリングボンド） 力 ?存在する） 、 或いは結晶粒と結晶粒の 間の粒界が不規則に乱れて居たりする （不規則粒界を形成して居る） ので有る。 結晶 化率の低い不完全結晶化は基本的にエネルギー不足に起因し、 V S T— S P C法等で 発生し易い。 この場合電気的等価回路は結晶成分と非晶質成分との直列結合とみなせ る為、 非晶質成分の電気特性 （キャリアーの寿命や移動度） が全体の電気特性を律即 する事に成る。 非晶質成分が多ければ多い程電気特性は非晶質のそれに近づき、 結晶 化半導体膜としては不満足な物と化すので有る。 二番目の原子の格子点からのずれは 急激に冷却固化される溶融結晶化に生じ易い。 通常のレーザー光照射に依る溶融結晶 化ではその冷却固化過程の継続時間はせいぜい 1 0 0 n s程度から 1 μ s程度で有る。 斯様に短時間なる結晶化では原子が正しい格子位置に着かずともその状態が固定化さ れて仕舞うので有る。 この様な半導体膜では正格子位置から大きくずれた原子は不対 結合対を有する事と成り、 エネルギーバンドダイヤグラムの禁制帯中央付近に捕獲準 位 （深い準位） を作るに至る。 一方正格子位置から僅かにずれた原子で有っても潜在 的不対結合対と化し、 禁制帯中の伝導帯や価電子帯に近い所に捕獲準位 （浅い準位） を形成するので有る。 従ってこの様な半導体膜では本来自由で有るべき電子や正孔が これらの準位に捕獲される為、 実質的なキャリア一 （伝導帚の電子や価電子帯の正 孔） 濃度が減少して仕舞う。 更にキャリアーのずれた原子に依る散乱が生ずる為移動 度等の低下も余儀なくされるので有る。 三番目の不規則粒界は溶融結晶化法でも V S Τ一 S P C法でも、 どちらに対してもしばしば観測される。 多結晶膜の結晶粒界は主 として、 ここに述べた不規則粒界と対応粒界の二者に分類される。 不規則粒界とはそ の名が示す通り粒界に規則性は全く見られず、 三配位欠陥 （ダングリングボン ド） や 五配位欠陥 （フローティングボンド） が存在したり、 酸素等の不純物元素が析出した りして居る。 従って不規則粒界は深い準位も浅い準位も容易に且つ多量に形成し、 粒 界ポテンシャルも高くなつて居る。 これに対して対応粒界は二次元の周期性を有する 比較的綺麗な粒界で、 ダングリングボンドが再配列して五員環や七員環の集合体が粒 界を形成して居る。 （従って粒界にダングリングボンドは少ない。 ） この為禁制帯内 に深い準位は形成されず、 粒界ポテンシャルも低くなつて居る。 多結晶体では避け得 ぬ粒界にもこの様に良い粒界 （対応粒界） と悪い粒界 （不規則粒界） 力 S存在するので 有る。 レーザ一光や高エネルギー光照射に依る溶融結晶化法や V S T - S P C法で得 られた結晶化膜はそれだけではこれら三種類の問題 （不完全結晶化、 正格子点からの ずれ、 不規則粒界） を多かれ少なかれ内包して居るが故、 良質の半導体膜とは成り得 ないので有る。 そこで本発明は第 1のァニール工程が終了した後に急速熱処理 （R T A) を施して上述の三種類の問題を解決し、 高品質半導体膜を得るので有る （第 2の ァニール工程） 。
急速熱処理に代表される第 2のァニール工程とレーザー照射などの第 1のァニール 工程の共通点は処理面積 （第 1のァニール工程ではレーザ一光や高エネルギー光など が照射されて居る部分の面積、 凡基板面積の 1 %程度未満。 第 2のァニール工程では R T A光が照射されて居る部分の面積、 凡基板面積の 5 %程度未満。 ） が両者ともに 基板面積に比べて充分小さく、 その処理時間 （半導体膜中の一点が一度に連続して処 理されてる期間、 第 1のァニールでは 1 0 n s程度から 1 O m s程度、 第 2のァニー ルでは 1 0 O m s程度から 3 0 0 s程度） も長く とも数分程度以内と短い点で有る。 斯様な構成を成す事で基板全体に掛かる熱ストレスを最小と出来、 その結果安価な汎 用ガラス基板の使用が実現する訳で有る。 しかも斯く した短時間工程は生産性をも容 易に向上させて居る。 第 1のァニール工程及び第 2のァニール工程の処理面積が共に 基板面積の 5 %程度未満で有れば、 基板として安価な汎用ガラス基板を用いてもこれ ら 2回の熱処理後の基板の歪みを無視し得る程度に小さく止められる。 これに対して 第 2のァニール工程と第 1のァニール工程の相違点は第 2のァニール工程の処理面積 が第 1のァニール工程の処理面積よりも広く、 第 2のァニール工程の処理時間は第 1 のァニール工程の処理時間よりも長く、 第 2のァニール工程の最高処理温度 （4 0 0 程度から 1 0 0 0で程度） は第 1のァニール工程の最高処理温度 （1 0 0 0で程 度から 1 5 0 0で程度以上） よりも低い点に有る。 第 2のァニール工程では既に半導 体膜の結晶化力5'不完全とは云え大方済んで居る。 実際の所、 第 2のァニール工程前に 残って居る非晶質成分は結晶粒に囲まれた僅かな領域でしかない。 従ってそれ程強い 熱環境下でなくとも結晶化率は改善され得るので有る。 加えてそもそも固相での結晶 成長に長時間が費やされるのは結晶核の発生が遅い事に所以する。 結晶の成長速度自 体は比較的速いので有る。 第 2のァニール工程時には非晶質成分を囲む結晶粒表面が 結晶成長面と成る。 この結晶成長面は第 2のァニール処理工程中に速やかに前進し得 るから第 2のァニール工程では第 1のァニール工程の様な高温を要せずとも、 不完全 結晶化の問題が解決されるので有る。 至って冷却過程で前述の正格子点からのずれの 問題が生ずるので、 この問題を解決する為には第 2のァニール工程の温度の方が第 1 のァニール工程の温度よりも低い事が求められるので有る。 前述の如く結晶粒内欠陥 や正格子点からのずれ （強い内部応力） と云った問題は急速な冷却固化過程がその一 因と成って居る。 従ってこの問題は第 1のァニールよりも低い温度でゆつく りと長時 間の熱処理を施してやる事で解決される。 斯様な熱工程により正格子点からずれた原 子が熱的に活性化されて、 正格子点に戻るからで有る。 更に第 1のァニール処理面積 よりも広い面積が第 2のァニールで処理される事により、 結晶化直後の半導体膜中の 各点で異なった応力 （正負の大きい値） 力広い面積で平均化されて応力緩和 （正負の 大きい値が殆どゼロになる） が効果的に達せられるので有る。 第 2のァニール処理面 積が第 1のァニール処理面積よりも広い事は、 言わば結晶化時の局所ストレスを広い 範囲に渡って均一に解放する事を意味して居るので有る。 斯様な局所ストレス解放は 第 1ァニール処理面積の 2 0倍程度以上の処理面積で第 2のァニール工程を行うと効 果的になされる。 不規則粒界が再配列して対応粒界に変化するには或程度の温度が必 要とされる力；'、 本願発明ではこの問題は第 2のァニール時間を比較的長く取る事で解 決して居る。 更に第 2のァニール処理中に第 1のァニール時に生成された微小結晶粒 が再度結晶化し、 より大きな結晶粒へと成長する。 微小結晶立が減少すれば結晶粒界 の総計も減少し、 それだけ結晶粒界の悪影響も排除される訳で有る。 この様に本願発 明では第 1のァニールで得られた結晶化膜の様々な問題点を R A Tを適応した第 2の ァニールで解決し、 高品質半導体膜を得て居るので有る。
(2. 基板から半導体膜堆積迄）
本願発明の構成要件の内で基板と下地保護膜、 及び半導体膜堆積迄を説明する。 本 発明を適応し得る基板としては金属等の導電性物質、 シリコン . 力一バイ ト （S i C) やアルミナ （A l 2 03 ) ゃ窒化アルミニウム （A 1 N) 等のセラミック材料、 溶融石英やガラス等の透明乃至は非透明絶縁性物質、 シリコンゥュ一ハー等の半導体 物質、 並びにそれを加工した LS I基板等が可能で有る。 半導体膜は基板上に直接又 は下地保護膜や下部電極等を介して堆積する。 下地保護膜の一例としては酸化硅素膜
(S i Οχ ： 0 < X≤ 2 ) ゃ窒化硅素膜 （S i 3 N, ： 0<x≤4) 等の絶縁性物質 が挙げられる。 T FTなどの薄膜半導体装置を通常のガラス基板上に作成する場合の 様な半導体膜への不純物制御が重要で有る時、 ガラス基板中に含まれているナトリゥ ム （Na) 等の可動イオンが半導体膜中に混入せぬ様に下地保護膜を形成した後に半 導体膜を堆積する事が好ましい。 同じ事情は各種セラミック材料を基板として用いる 場合にも通ずる。 下地保護膜はセラミック中に添加されている焼結助材原料などの不 純物が半導体部に拡散及び混入するのを防止するので有る。 金属材料などの導電性材 料を基板として用い、 且つ半導体膜が金属基板と電気的に絶縁されておらねばなぬ場 合には、 絶縁性を確保する為に当然下地保護膜は必要不可欠で有る。 更に半導体基板 や L S I素子上に半導体膜を形成する時にはトランジスタ間ゃ配線間の層間絶縁膜が 同時に下地保護膜でも有る。
下地保護膜はまず基板を純水やアルコールなどの有機溶剤にて洗浄した後、 基板上 に常圧化学気相堆積法 （APCVD法） や低圧化学気相堆積法 （LPCVD法） 、 ブ ラズマ化学気相堆積法 （PECVD法） 等の CVD法或いはスパッター法等で形成す る。 下地保護膜として酸化硅素膜を用いる場合、 常圧化学気相堆積法では基板温度を
250 程度から 450で程度としてモノシラン （S i H4 ) や酸素を原料として堆 積し得る。 プラズマ化学気相堆積法やスパッター法では基板温度は室温から 40 or 程度で有る。 下地保護膜の膜厚は基板からの不純物元素の拡散と混入を防ぐのに十分 な厚さ力必要で、 その値は最小で 1000オングストロ一ム程度以上である。 ロッ ト 間や基板間のばらつきを考慮すると 2000オングストローム程度以上が好ましく、 3000オングストローム程度あれば保護膜としての機能を十分に果たし得る。 下地 保護膜が I C素子間やこれらを結ぶ配線等の層間絶縁膜を兼ねる場合には、 通常 40 00オングストロ一ムから 6000オングストロ一ム程度の膜厚となる。 絶緣膜が余 りにも厚くなると絶縁膜にストレスに起因するクラックが生ずる。 その為最大膜厚は 2 m程度が好ましい。 生産性を考慮する必要が強い場合、 絶縁膜厚は l m程度が 上限で有る。
次に半導体膜について説明する。 本発明が適用される半導体膜としてはシリコン (S i) やゲルマニウム （Ge) 等の四族単体の半導体膜の他に、 シリコン .ゲルマ ニゥム （S i : G e ： 0<x< 1) やシリコン ' 力一バイ ド （S i , C, ： 0 <x< 1) やゲルマニウム · 力一バイド （Ge: C！ -, ： 0<x< 1) 等の四族元素 複合体の半導体膜、 ガリウム ' ヒ素 （G a As) やインジウム . アンチモン （I nS b) 等の三族元素と五族元素との複合体化合物半導体膜、 またはカ ドミウム . セレン (CdSe) 等の二族元素と六族元素との複合体化合物半導体膜等が有る。 或いはシ リコン ' ゲルマニウム ' ガリウム ' ヒ素 （S i： G e y G a: A s τ ： x + y + z = 1) と云った更なる複合化合物半導体膜やこれらの半導体膜にリン （P) 、 ヒ素 （A s) 、 アンチモン （Sb) などのドナ一元素を添加した N型半導体膜、 或いはホウ素 (B) 、 アルミニウム （A 1 ) 、 ガリウム （G a) 、 インジウム （I n) 等のァクセ ブタ一元素を添加した P型半導体膜に対しても本発明は適応可能である。 これら半導 体膜は APC VD法や L P C VD法、 P E C V D法等の C V D法、 或いはスパッタ一 法等や蒸着法等の PVD法で形成する。半導体膜として硅素膜を用いる場合、 L PC V D法では基板温度を 400 程度から 700 程度としてジシラン （S i 2HJ など を原料として堆積し得る。 PECVD法ではモノシラン （S i HJ などを原料として 基板温度が 100で程度から 500 程度で堆積可能で有る。 スパッター法を用いる 時には基板温度は室温から 400 程度で有る。 この様に堆積された半導体膜の初期 状態 （a s— d e p 0 s i t e d状態） は非晶質や混晶貿、 微結晶質、 或いは多結晶 質等様々な状態が有るが、 本願発明に有っては以後の工程でこれら半導体膜が結晶化 される為、 初期状態はいずれの状態で有っても構わない。 尚本願明細書中では非晶質 の結晶化のみならず、 多結晶質ゃ微結晶質の再結晶化をも含めて総て結晶化と呼ぶ。 半導体膜の膜厚はそれを TFTに用いる時には 2 0 nm程度から 500 n m程度が適 している。 次工程の第 1のァニールにレーザー照射に依る溶融結晶化を用いるとレー ザ一種に依っては （例えば K r F ： 24 8 nmや X e C 1 : 3 08 nmと云った短波 長レーザー） 半導体膜表層の 1 00 nm程度しか結晶化しない場合が有る。 又 H eN e (632. 8 nm) の様な比較的長波長のレーザ一を用いても 4 00 n m程度以上 の膜厚を有する半導体膜 （特にシリコン膜） の厚さ方向全体に渡って結晶化させるの は困難で有る。 しかしながら本願発明では第 2のァニール処理で未結晶化部分の結晶 化を進める事が可能な為 500 nm程度、 或いは太陽電池に利用する時の様に数/ m (1 程度から 5 m程度） の厚い半導体膜をも利用出来るので有る。 そう した意 味では本願発明は汎用性の高い短波長 （A r主線： 5 1 4. 5 nm程度以下の波長） レーザ一を用いても厚い （200 nm程度以上） 半導体膜を完璧に結晶化させ得ると
5 よつ。
(3. 第 1のァニール工程）
次に前章で得られた半導体膜に第 1のァニール処理を施して結晶化させる方法につ いて説明する。 本願発明で殊の外有用な第 1のァニール処理はレーザ一光や高工ネル ギ一光を照射して半導体膜の溶融結晶化や V ST-S PCを行う方法で有る。 ここで はまずキセノン - クロライ ド （X e C l ) のエキシマ · レーザ一 （波長 308 nm) を例としてレーザー照射方法を述べる。 レーザーパルスの強度半値幅 （即ち第 1のァ ニール処理時間） は 1 0 n s程度から 500 n s程度の短時間で有る。 レーザー照射 は基板を室温 （2 5 ） 程度から 4 00 程度の間とし、 空気中乃至は背景真空度が 1 0'4T 0 r r程度から 1 0 T o r r程度の真空中、 或いは水素や微量のモノシラ ン等を含有している還元性雰囲気、 ヘリウムやアルゴン等の不活性雰囲気下にて行う。 レーザ一照射の一回の照射面積は 5 mmC]程度から 2 0 mmCD程度の正方形状で有り
(例えば 8mmEl) 、 各照射毎に照射領域を 1 %程度から 9 9 %程度ずらして行く (例えば 50%：先の例では 4 mm) 。 最初に水平方向 （Y方向） に走査した後、 次 に垂直方向 （X方向） に適当量ずらせて、 再び水平方向に所定量ずつずらせて走査し、 以後この走査を繰り返して基板全面に第一回目のレーザ一照射を行う。 この第一回目 のレーザ一照射エネルギー密度は 5 OmJZcm2程度から 60 OmJZcm2程度の 間が好ましい。 第一回目のレーザー照射が終了した後、 必要に応じて第二回目のレー ザ一照射を全面に施す。 第二回目のレーザー照射を行う場合、 そのエネルギー密度は —回目より高い値が好ましく、 1 0 Om J Zc m2程度から 1 00 Om JZc m2程度 の間としても良い。 走査方法は第一回目のレーザ一照射と同じで正方形状の照射領域 を Y方向と X方向に適当量ずらせて走査する。 更に必要に応じてエネルギー密度をよ り高く した第三回目或いは第四回目のレーザー照射を行う事も可能で有る。 こうした 多段階レーザー照射法を用いるとレーザ一照射領域端部に起因するばらつきを完全に 消失させる事力 s可能に成る。 多段階レーザ一照射の各回目の照射に限らず通常の一段 階照射でも、 レーザー照射は総て半導体膜に損傷が入らぬエネルギー密度で行う。 こ れ以外にも照射領域形状を幅 1 00//m程度以上で長さが数 10 cm程度のライン状 とし、 このライン状レーザー光を走査して結晶化を進めても良い。 この場合各照射毎 のビームの幅方向の重なりはビーム幅の 5 %程度から 95 %程度とする。 ビーム幅が 100 でビーム毎の重なり量が 90%で有れば、 一回の照射毎にビームは 1 O m進むので同一点は 10回のレーザー照射を受ける事と成る。 通常半導体膜を基板全 体で均一に結晶化させるには少なくとも 5回程度以上のレーザー照射が望まれるので、 照射毎のビームの重なり量は 80%程度以上が求められる。 高い結晶性の多結晶膜を 確実に得るには同一点が 1 0回程度から 30回程度の照射が行われる様に重なり量を 90%程度から 97%程度へと調整するのが好ましい。 ここ迄レーザ一光源として X e C 1エキシマ · レーザ一を例として説明して来たが、 半導体膜の同一地点に於ける レーザー照射時間が 1 Om s程度以内で有り、 且つ基板の一部分のみを照射するので 有れば、 連続発振レーザーを含め、 レーザ一発振源には囚らわれない。 例えば A r F エキシマ · レーザーや、 X e Fエキシマ · レーザ一、 K r Fエキシマ · レーザー、 Y AGレーザ一、 炭酸ガスレーザ一、 A rレーザ一、 色素レーザー等の各種レーザ一を 用いても良い。 次に高エネルギー光照射方法を図 9を参照して説明する。 高エネルギー光はレーザ 一の様に位相が揃って居る光では無い力、 光学系 （レンズ） で集光する事で光のエネ ルギ一密度を高く した物で有る。 高エネルギー光が基板上に堆積された半導体膜を連 続的又は非連続的に繰り返し走査して半導体膜を溶融結晶化或いは V S T— S P C結 晶化させるので有る。 高エネルギー光照射装置 5 0はァ一クランプやタングステンラ ンブ等の光源 5 1 とその周辺に設けられた反射板 5 2、 集光レンズや光成形レンズ及 び光走査系などの光学系 5 3等から構成される。 光源 5 1から発した光は反射板 5 2 に依り一次成形され、 エネルギー密度が高まった一次収束光 5 5と成る。 この一次収 束光は光学系 5 3に依って更に高エネルギー密度を有する様に成形され、 又同時に走 査機能をも有して走査集束光 5 6と化し、 基板 6 0上に堆積されて居る半導体膜 6 1 を照射する。 半導体膜上の同一点の処理時間は走査方向の照射領域長と走査速度で定 まる。 例えば照射領域が長さ （Y方向長） が 5 O mmで幅 （X方向長） が 5 mmの長 方形状をなして居り、 走査速度が X方向に 5 0 O m mZ sで有るならば、 処理時間は 1 0 m sと成る。 照射領域の温度は光源に投入する電力と光の成形具合、 及び処理時 間で定まる。 半導体膜の材質や膜厚に応じてこれらの値は適宜調整された上で高エネ ルギ一光照射がなされるので有る。 生産性を高める為には処理面積が 1 0 O mm 2程度 以上で有る事が望まれるが、 基板への熱影響を最小とする為には 5 0 O mm2程度以下 が求められる。 又処理時間も主として熱影響の点より 1 O m s程度未満が望まれる。 こうした結果、 半導体膜 6 1では走査収束光 5 6が照射された領域のみが部分的に結 晶化し、 これを繰り返して半導体膜の所望の領域を走査すれば第 1のァニール工程が 完了するので有る。
( 4 . 本願発明で用いた急速熱処理装置）
第 1のァニール工程 （第 3章） を経て結晶化された半導体膜は第 2のァニール工程 を経る事で優良な結晶性半導体膜へと改質される。 この改質をより効果的に実現する には第 2のァ二一ル工程に対して適切な処理条件を設定する必要が有る。 これを分か り易く説明する為に、 本章ではまず本願発明で用いた急速熱処理 （R T A ： r a p i d t h e r m a l a n n e a 1 ) 装置の概要を説明する。 図 2 (a) は本願発明で用いた RT A装置の概略断面図で有る。 この装置には基板 1 1の搬送方向 （矢印 Xの方向） の上流側から下流側に向かって、 長さが 35 cmの 第 1予備加熱ゾーン 2、 長さが 35 cmの第 2予備加熱ゾーン 3、 長さが 25 c mの 第 3予備加熱ゾーン 4、 ァニールゾーン 5、 及びクーリングゾーン 6が設けられてい る。 第 1乃至第 3予備加熱ゾーン 2〜4、 およびクーリングゾーン 6には基板搬送面 の下側にヒータが配置されて居り、 基板を所望の温度に加熱して居る。 ァニ一ルゾー ン 5は搬送されてくる基板 1 1にエネルギー光を照射する為のアークランプ 5 A、 5 Bと、 そのァ一クランプ光を収束させる反射板 5 C、 5 Dが夫々上下に配置されてい る。 収束されたアークランプ光は細長い帯形状をなして居る （図 2 (b) 参照） 。 基 板 1 1に対するエネルギー光の照射領域は基板の搬送方向に対して凡そ 1 Ommの幅 を有する。 基板 1 1が一定速度で搬送されるが故、 その搬送速度に応じて RT A処理 時間力 s定まる。 例えば基板 1 1を 1 5mmZ秒で搬送した時には RTA処理時間は 0. 6667秒となる。 本願では RTA処理時間とか第 2のァニール工程の処理時間との 言葉を RTA光 （エネルギー光） 力照射されてる期間の時間との意味で用いて居る。 R T Aァニール温度は第 1乃至第 3予備加熱ゾーンの設定温度とァ一クランプ 5A、 5Bの出力、 及び基板搬送速度 （即ち RTA処理時間） で定まる。 本願で RT A処理 温度或いは第 2のァニール工程の温度と言った時、 それはエネルギー光照射領域 5 E の長手方向に於ける終端 5 Fの温度を意味する。 本願で用いた RT A装置ではこの温 度を赤外線温度計で測定し、 熱処理工程の管理を行って居る。 この温度は RTA処理 中の最高温度にも相当する。 実際基板 1 1上の或一点の温度プロフィールは図 2 ( c ) の様な変化を示す。 被処理基板が第 1乃至第 3予備加熱ゾ一ン 2〜 4を通過し た後ァニールゾーン 5に入ると急速に基板温度は上昇し、 ァニールゾーン 5の出口付 近で温度ピーク Pに達する。 この最高温度が本願での RT A処理温度で有る。 その後 基板がク一リングゾ一ン 6に入ると基板温度は徐々に低下して行く。
さて斯様な RT A装置を用いると第 2のァニール工程処理面積は基板面積に比べて 十分小さくなる。 例えば基板として 30 OmmX 300 mmの正方形を想定するとェ ネルギ一光の照射領域が 1 0mmX 30 Omm (= 3000 mm2) で有る為、 基板面 積に対する熱処理面積の比は 3. 3%となる。 又 550 mm X 65 Omの基板では熟 処理領域が 1 OmmX 550 mm (= 5500mm2) で有り、 その比は 1. 5 %程度 となる。 その一方この第 2のァニール工程処理面積は第 1のァニール工程処理面積よ りも十分大きい。 前述した様にレーザ一光の照射面積が 20mm2程度から 400mm 2程度で有るし、 高エネルギー光の照射面積も 100 mm2程度から 500 mm2程度だ からで有る。 こうして第 1章に記載した本願発明の構成が実現されるので有る。
本願発明の RT A装置はその光源に半導体膜が光を吸収し易いアークランプ等を用 いている。 しかしながらこれらの光は当然透明基板では殆ど吸収されない。 その為透 明基板上に半導体膜を堆積し、 半導体膜のパター二ングを行つた後に R T A処理を施 すと、 島状の半導体膜の密度に応じて半導体膜の R T A処理に依る処理温度が異なつ て仕舞う。 本願発明では半導体膜を堆積した後で、 且つこれら半導体膜のパターニン グが行われる前に第 1のァニール処理と第 2のァニール処理を行う。 斯く した構成を 成す事で基板全面に渡って均一な膜質を有する結晶性半導体膜が得られるので有る。
(5. 薄膜トランシスタの製造方法）
本願発明の第 1は結晶性半導体膜の形成方法で有る。 然るに結晶性半導体膜品質の 良否はその半導体膜を用いて薄膜半導体装置の一種で有る T F Tを作成し、 そのトラ ンジスタ特性を通じて判断するのが最も簡便で有る。 従って本章では本願癸明に則す る薄膜トランジスタの製造方法を図 1と共に概観する。
本発明で用いられる基板及び下地保護膜に関しては第 2章の説明に準ずる力 ここ では基板 1 1の一例として 30 OmmX 300 mmの正方形状汎用無アル力リガラス を用いる。 まず基板 1 1上に常圧化学気相堆積法 （APCVD法） や PECVD法或 いはスパッタ一法などで絶緣性物質で有る下地保護膜 1 2を形成する。 ここでは基板 温度を 1 50· Cとして ECR— PECVD法にて 200 nm程度の膜厚を有する酸 化硅素膜を堆積する。 次に後に薄膜トランジスタの能動層と化す真性シリコン膜等の 半導体膜を堆積する。 半導体膜形成も第 2章に準ずる。 半導体膜の厚みは 60 nm程 度で有る。 本例では高真空型 L P C VD装置を用いて、 原料ガスで有るジシラン （S i 2 H6 ) を 200 SCCM流し、 4 25 の堆積温度で非晶質シリ コン膜 1 3を堆 積する。 まず高真空型 L P CVD装置の反応室を 2 δ 0てとした状態で反応室の内部 に複数枚 （例えば 1 7枚） の基板を表側を下向きとして配置する。 こう した後にター ボ分子ポンプの運転を開始する。 ターボ分子ポンプが定常回転に達した後、 反応室内 の温度を約 1時間掛けて 2501：から 425での堆積温度に迄上昇させる。 昇温開始 後の最初の 1 0分間は反応室にガスを全く導入せず真空中で昇温を行ない、 しかる後 純度が 99. 9999 %以上の窒素ガスを 300 SC CM流し続ける。 この時の反応 室内における平衡圧力は、 3. 0 X 1 0— 3T 0 r rで有る。 堆積温度に到達した後、 原料ガスであるジシラン （S i 2 H6 ) を 200 S C CM流すと共に、 純度が 99. 9999 %以上の希釈用ヘリゥム （He) を 1 000 S C CM流す。 堆積開始直後の 反応室内圧力は凡そ 0. 85T o r rで有る。 堆積の進行と共に反応室内の圧力は 徐々に上昇し、 堆積終了直前の圧力は凡そ 1. 25T o r rと成る。 斯様に堆積した シリコン膜 1 3は基板の周辺部約 7 mmを除いた 286 mm角の領域内に於いて、 そ の膜厚変動は士 5 %以内で有る。
こうして得られた半導体膜は次に第 1のァニール処理を施される。 第 1のァニール 処理の詳細は第 3章に準ずる。 本例ではキセノン . クロライ ド （Xe C l) のエキシ マ · レーザー （波長： 308 nm) を照射する。 レーザ一パルスの強度半値幅 （時間 に対する半値幅） は 45 n sで有る。 レーザ一照射は基板 1 1を室温 （25 ） とし、 不活性ガス雰囲気中 （99. 999 %A r、 1気圧） で行なう。 一回のレーザー照射 面積は 8 mm角の正方形状で有り、 各照射毎に照射領域を 4 mmずつずらして縦横走 査を繰り返して行く。 1回目のレーザー照射エネルギー密度は 1 60 m J Zc m2 で 有る。 同様な照射方法を用いて 2回目のレーザ一照射を行い第 1のァニール工程は終 了する。 2回目のエネルギー密度は 270 m JZcm2で有る。
第 1のァニール処理終了後、 半導体膜に対して第 2のァニール処理を施す。 第 2の ァニール工程は第 4章で説明した RT A装 Sを用いて行い、 その最適処理条件は次章 以降に詳述する。 こうして多結晶性半導体胶 （多結晶シリコン膜） 1 3がガラス基板 1 1上に形成される （図 1 (a) ) 。
次にこの半導体膜をフォ トリソグラフィ一技術を用いてパターニングし、 後にトラ ンジスタの能動層となる半導体膜 1 3を作成する。 半導体膜形成後、 CVD法や PV D法などでゲート絶緣膜 1 4を形成する （図 1 (b) ) 。 絶縁膜形成に当たり様々な
2-1 製造方法が考えられるが、 絶縁膜形成温度は 350で以下が好ましい。 これは MOS 界面やゲート絶縁膜の熱劣化を防ぐ為に重要で有る。 同じ事は以下の総ての工程に対 しても適用される。 ゲート絶緣膜形成後の総ての工程温度は 350で以下に押さえら れる事が好ましい。 こうする事により高性能な薄膜半導体装置を容易に、 且つ安定的 に製造出来るからで有る。 本例では EC R— P EC VD法で基板温度を 1 00 とし て 120 nmの酸化硅素膜を堆積する。
引き続いてゲート電極 1 5となる薄膜を PVD法或いは CVD法などで堆積する。 通常はゲート電極とゲ一ト配線は同一材料にて同一工程で作られる為、 この材質は電 気抵抗が低く、 350で程度の熱工程に対して安定で有る事が望まれる。 本例では膜 厚が 600 nmのタンタル薄膜をスパッタ法により形成する。 タンタル薄膜を形成す る際の基板温度は 180 で有り、 スパッタガスとして窒素ガスを 6. 7%含むアル ゴンガスを用いる。 斯様に形成したタンタル薄膜は結晶構造が α構造と成って居り、 その比抵抗は凡そ 40 Ω c mで有る。 ゲ一ト電極となる薄膜を堆積後パターニング を行い、 引き続いて半導体膜に不純物イオン注入を行ってソース · ドレイン領域 16 及びチャンネル領域 1 7を形成する （図 1 (c) ) 。 この時ゲート電極がイオン注入 のマスクと成って居るが故、 チャンネルはゲート電極下のみに形成される自己整合構 造と成る。 不純物ィォン注入は質量非分離型ィォン注入装置を用いて注入不純物元素 の水素化物と水素を注入するイオン · ドーピング法と、 質量分離型イオン注入装置を 用いて所望の不純物元素のみを注入するイオン打ち込み法の二種類が適応され得る。 イオン ' ドーピング法の原料ガスとしては水素中に希釈された濃度 0. 1 %程度から 10%程度のホスフィン （PH3) ゃジボラン （B2H6) 等の注入不純物元素の水素化 物を用いる。 イオン打ち込み法では所望の不純物元素のみを注入した後に引き続いて 水素イオン （プロトンや水素分子イオン） を注入する。 前述の如く MO S界面ゃゲー ト絶緣膜を安定に保つ為には、 イオン ' ドーピング法にしろイオン打ち込み法にしろ イオン注入時の基板温度は 350 以下で有る事が好ましい。 一方注入不純物の活性 化を 350 以下の低温にて常に安定的に行うには （本願ではこれを低温活性化と称 する） 、 イオン注入時の基板温度は 200 以上で有る事が望ましい。 トランジスタ のしきい値電圧を調整する為にチャンネル ' ド一ブ行うと力、、 或いは LDD構造を作 成すると云った様に低濃度に注入された不純物イオンを低温で確実に活性化するには、 イオン注入時の基板温度は 250で以上で有る事が必要と成る。 この様に基板温度が 高い状態でイオン注入を行うと、 半導体膜のイオン注入に伴う結晶壊破の際に再結晶 化も同時に生じ、 結果としてイオン注入部の非晶質化を防ぐ事が出来るので有る。 即 ちイオン注入された領域は注入後も依然として結晶質として残り、 その後の活性化温 度が 350 程度以下と低温で有っても注入イオンの活性化が可能に成る訳で有る。 CMOS TFTを作成する時はポリイミ ド樹脂等の適当なマスク材を用いて NMO S又は PMOSの一方を交互にマスクで覆い、 上述の方法にてそれぞれのイオン注入 を行う。 本例では NMOS形成を目指し、 イオン · ドーピング装置を用いて、 水素中 に希釈された濃度 5%のホスフィン （PH3) を加速電圧 1 00 k e Vで注入する。 P H3+や H2 +イオンを含むの全イオン注入量量は 1 X 1016 cm-2で有る。
次に層間絶縁膜 18を C VD法或いは P VD法で形成する。 本例では TE OS (S i一 （0— CH2— CH3) 4) と酸素 （02) 、 水 （H2〇） を原料気体とし、 希釈気体 としてアルゴンを用いて基板表面温度 300でで 500 nmの膜厚に成膜する。 ィォ ン注入と層間絶緣膜形成後、 350で程度以下の適当な熱環境下にて数十分から数時 間の熱処理を施して注入イオンの活性化及び層間絶緣膜の焼き締めを行う。 この熱処 理温度は注入イオンを確実に活性化する為にも 250 程度以上が好ましい。 又層間 絶縁膜を効能的に焼き締めるには 300で以上の温度が好ましい。 通常ゲート絶縁膜 と層間絶縁膜とではその膜品質が異なって居る。 その為に層間絶縁膜形成後二つの絶 縁膜にコンタク トホールを開ける際、 絶縁膜のエッチング速度が違って居るのが普通 で有る。 斯様な条件下ではコンタク トホールの形状が下方程広い逆テーパー状に成つ たり或いは庇が発生して仕舞い、 その後電極形成した時に電気的な導通がうまく取れ ない所謂接触不良の原因と成る。 層間艳綠胶を効能的に焼き締めるとこうした接触不 良の発生を最小限に止められるので有る- 本例では露点が 80 の水蒸気を含んだ酸 素雰囲気 1気圧下にて 300 1時間の 処理を施す。 単純な熱処理に比べ、 水蒸気 を露点で 35 程度から 1 00 程度含んだ酸素含有気体 （酸素濃度は 25%程度か ら 1 00%が好ましい） 雰囲気下で圧力を 0. 5気圧程度から 1. 5気圧程度として 1 00 程度から 400て程度の温度で^処理を 30分程度から 6時間程度行うと、 酸化膜 （下地保護膜、 ゲート絶縁膜、 層間絶緣膜等） の膜質改善が進み、 高電圧や高 電流下でも安定に動作する信頼性の高いトランジスタが得られる。 層間絶縁膜形成後 ソース · ドレイン上にコンタク トホール 1 9を開孔し、 ソース ' ドレイン取り出し電 極 1 0と配線を PVD法や CVD法などで形成して薄膜トランジスタが完成する （図 1 (d) ) 。
(6. 第 2のァニール処理条件と移動度の関係）
本章では第 5章で製造方法を説明した TFTの評価 （移動度） を通じて、 優良な半 導体膜を得る為の第 2のァニール工程に於ける最適処理条件を説明する。 ここでは半 導体膜堆積条件や第 1のァニール工程処理条件を前述の如く固定し、 第 2のァニール 工程に於ける RTA処理条件のみをパラメ一ターとして、 半導体膜の電気的特性 （移 動度） との関係を明示する。 尚移動度は TFT電気特性をレビンソンの方法 （J. L e v i n s o n e t a l . J、 Ap p し P h y s. 53、 1 1 93， 83) を 用いて求めた。
第 2のァニール工程を行なう際に RTA装置 （図 2、 1) では第 1予備加熱ゾーン 2のヒーターを 250でから 550での間の適当な温度に設定し、 以下第 2予備加熱 ゾーン 3のヒータ一を 350でから 650での間の適当な温度、 第 3予備加熱ゾーン 4のヒーターを 450でから 750 の間の適当な温度に設定した。 基板 1 1の搬送 速度は 2 mmノ秒から 50 mmノ秒の間で調整され、 それに応じて R T A処理時間は 0. 2秒から 5秒の範囲で変化した。 更に上側アークランプ 5 Aと下側アークランプ 5 Bの出力を夫々 3 Wから 2 1 Wの間で独立に調整した。 この結果 RT A処理温度
(赤外線温度計で計測したァニールゾーン 5に於ける基板温度 （ランプ光照射領域 5 Eの終端 5 Fでの温度） ） は 433でから 906での間で変化し、 これら様々な処理 条件下にて半導体膜に第 2のァニール処理を施した。 その後は再び前章の方法に則つ て TFTを作成し、 移動度を測定した。 その結果を表 1に示す。 【表 1】
Figure imgf000030_0001
2S 表 1の予備加熱条件の欄に記されて居る数字は順に第 1予備加熱ゾーンのヒーター 温度、 第 2予備加熱ゾーンのヒータ一温度、 第 3予備加熱ゾーンのヒーター温度で有 る。 又ランプ出力の欄には下側ァ一クランプ 5 Bの電力と上側ァ一クランプ 5 Aの電 力をこの順に記して有る。
第 1章で説明した様に第 2のァニール工程の担う役割は種々認められる力 それら は何れも微視的には半導体原子の再配列と見なせられる。 これら原子レベルでの再配 列速度はボルツマン統計に従うで有ろうから、 その巨視的結果として現れる第 2のァ ニール工程の効果も同じ統計に支配される物と期待される。 今第 2のァニール処理に 伴う原子再配列の速度を Sとすると、 再配列速度 Sはボルツマン統計に従って次式 (1) で表現されよう。
S = So · e X p (- ε/k T) (1)
ここで S。 は速度因子、 εは活性化エネルギー、 kはボルツマン定数 （K=8. 6 17 X 10"5 e V · K-1) 、 Tは絶対温度で示した熱処理温度 （K) で有る。 実験 に依ると活性化エネルギー εの値は 3. 01 eVで有った。 第 2のァニール工程の効 果を便益上結晶化度 Cと名付けると、 結晶化度 Cは再配列速度 Sと熱処理時間 tの積 で記述される。
C = S - t = So ■ t · e x p (- ε/k T) · · (2)
この （2) 式は第 2のァニール工程に基づく所望の効果 （適当な Cの値） を得る際 の熱処理時間 tと熱処理温度 Tとの関係を示して居る。 熱処理温度 T (K) の時に所 定の結晶化度 Cを得るのに必要な熱処理時間 tは、 （2) 式より以下の如く計算され
Ό
t = CZ (S。 · e X p (- ε/kT) ) · · · · (3)
= (C/S。 ） · e x p (eZkT) · · · · (4)
= /? · e x p (ε/kT) · · · · (5)
ここで β (=C/S0) は第 2のァニール処理の効果に比例する時間因子で有る。 即 ちこの値が同等で有れば熱処理温度 T (K) や熱処理時間 t (秒） が仮令相違して居 ても、 同等なァニール効果を得る事が可能なので有る。 従って第 2のァニール工程で の処理条件を規定するに当たり、 具体的な熱処理温度や熱処理時間を総て細々と羅列 する代わりに/?の値をもって代表させる事が出来る。 この /3の値は （5) 式を用いて 実験より求められる。 表 1にはこうして得られた各処理条件に対応する の値も示し て有る。
さて （5) 式に則ると、 縦軸に熱処理時間の対数を取り、 横軸に熱処理温度の逆数 を取った座標系を選び、 各処理条件に対応する第 2のァニールの効果をブロッ トする と β値に応じた直線が得られるはずで有る。 そこで移動度を第 2のァ二一ル工程の効 果として、 表 1に示された結果を上述の方法に則って図示した物が図 3で有る。 図 3 には表 1の結果 （図中丸印） に加えて、 熱処理炉を用いて得られたデータ （図中四角 印） をも加えて有る。 図 3中の各数字は対応する処理条件で得られる移動度の値で有 る。 又図 3の上側横軸には熱処理時間を 0. 666 7秒に設定した時に （5) 式から 求められる熱処理温度を目盛って有る。 （5) 式が予言する通り同等の移動度を示す 各点同士は直線で結ばれ （直線 L 1〜L 4) 、 本理論の正しさが立証されて居る。 第 2のァニール処理の効果は時間因子 の値で一意的に定まるので有る。
次に第 2のァニール処理の効果が顕著と成る処理条件を調べる為に、 時間因子 の 値と移動度との関連をプロッ トした （図 4参照） 。 図 4には表 1の試料 1から試料 7 の RT A処理された半導体膜の移動度 （図中丸印） と共に、 表 2の試料 1 3から 1 7 の炉の熱処理を第 2のァニール工程として代用された半導体膜の移動度 （図中四角 印） をもプロッ トして有る。 この図から明らかな様に第 2のァニール処理が効果的に 働き出すのは （移動度の下限値で 50 cm2/ V ·秒） 、 時間因子/?の値が 1. 72 X 1 0— 21 程度以上と成った時で有る。 換言すれば、
β = ί - β χ ρ (- ε/kT) > 1. 72 X 1 CP21 〔秒〕 · · · （6)
の式を満たす様に熱処理温度 Τ及び熱処理時間 tを設定すれば、 電子の移動度が 50 cm2 ZV '秒以上の半導体膜を形成出来るので有る。 例えば 4 6 3でで熱処理する 場合には、 0. 70秒程度熱処理を施せば、 移動度が略 50 c m2ZV ·秒程度の半導 体膜が得られる事と成る。 式 （6) を満たす領域は図 3の直線 L 4よりも上方の領域 に相当する。 更に表 1及び図 4に依れば y3値が 8. 58 X10'17 秒程度 （例えば 6 0 0 で 2 0秒程度や 7 00でで 0. 33秒程度） 以上と成る条件で RTA工程から成 る第 2のァニール処理を行なえば、 移動度が 1 00 c m2ZV ·秒程度以上の半導体膜 力 ¾ '得られる事が分かる。 この条件を満たす領域は図 3の直線 L 3よりも上方の領域に 相当する。
( 7 . 第 2のァニール処理条件と移動度のばらつきとの関係）
第 2のァニール工程に於ける熱処理条件は又移動度のばらつきとも深い関係を有す。 表 2には表 1の試料 1力、ら試料 7と炉の熱処理で第 2のァニール工程を代用した試料 1 3から試料 1 7を作成する際の時間因子 値と、 斯様にして得られた結晶性半導体 膜の移動度の平均値と標準偏差、 及び平均値に対する標準偏差の比、 更には各時間因 子 値から計算される熱処理時間が 1時間又は 0 . 6 6 6 7秒で有る時の熱処理温度 を換算温度として示して有る。
【表 2】
秒
Figure imgf000034_0001
一方図 5は表 2の時間因子 の値と移動度のばらつき （平均値に対する標準偏差の 比） をプロッ トした物で有る。 の値が増大するに共なつて移動度のばらつき力 s小さ くなる事が明瞭に窺える。 取り分けばらつきを確実に 10%以下に抑えるには /3値を 5. 0 0 X 1 0_18秒程度以上とすれば良い事力分かる。
^= t · e X p (-ε/kT) >5. 00 X 1 0— 18 〔秒〕 · · · （7)
言い換えると （7) 式を満たす様に熱処理温度 Tと熱処理時間 tを設定して第 2の ァニール処理を行えば電気的特性 （例えば移動度） の変動が 1 0 %以下となる半導体 膜が得られるので有る。 殊に本願発明の様に第 2のァニール処理を RT A法で行えば、 変動が 7%程度以下と云った窮めて優良な半導体膜すら実現されるので有る。 これは 時間因子 がこの値以上で有る時、 第 1章で説明した第 2のァニール処理の原理が特 に有効に働く為で有る。 時間因子 のこの値に相当する熱処理条件は図 3の直線 L 3 の上方の領域に当たり、 具体的には例えば 600でで 1. 18秒の RTA処理で有り、 斯様な条件にて得られる半導体膜の移動度の平均値は 1 0 0 cm2 / ·秒程度にも 成る。
(8. 第 2のァニール処理条件と基板への影響との関係）
第 6章及び第 7章の議論から第 2のァニール工程での熱処理は時間因子/?値が大き い条件で行った方が良質の半導体膜が得られる事が分かる。 しかしながら時間因子/? 値が余りにも大き過ぎると安価な汎用ガラス基板は熱ストレスで変形したり、 或いは 割れたりして使用出来ない。 本章では汎用ガラス基板を安定的に使用する為の RTA 処理条件を表 3を用いて説明する。
O 97/01863
【表 3】
試 熱膨張係数 歪点 ランプ 因子^ 処理可能時 料 /°C °C 出力 W /ΏΧΙίΧ.し 秒 間 t max
A 46X10"7 593 計 31W 752 1.09X10-15 347 sec.
B 37.8X10-7 667 計 40W 879 4.63x10-" 617 sec.
C 47X10"7 650 計 37W 836 1.43x10-" 378 sec.
D 37X10"7 650 計 38W 854 2.37x10-" 626 sec.
表 3は現在広く普及している汎用ガラス基板 （試料 Aから試料 D) の熱膨張係数と 歪点、 及びこれらのガラス基板上に半導体膜を堆積して第 1のァニール工程を施した 後に RT A処理を行う際、 各基板が歪まずに使用出来る限界条件を記した物で有る。 RT A条件は各基板とも第 1予備加熱ゾーン温度を 550 、 第 2予備加熱ゾーン温 度を 650T：、 第 3予備加熱ゾーン温度を 750でとし、 熱処理時間を 0. 6667 秒とした。 こうした条件下でランプ出力を変えて RT A処理を行い、 基板の歪みが生 じない上限のランプ出力 （アークランプ 5 Aの電力とァ一クランプ 5 Bの電力の和） とその時の熱処理温度、 更にこれに対応する時間因子/?の値を表 3に記して有る。 更 に表 3には各ガラス基板の歪みを確実に防止するとの観点から、 各基板の歪点温度で 熱処理を行った時に先の時間因子 値から定まる熱処理時間を処理可能時間 （ tm,J として示しても有る。
この表より時間因子 /3の値を 4. 63 X 1 0-"秒以下とすれば、 即ち
β= t - e x p (- ε/kT) <4. 63 X 1 CT14 〔秒〕 · · · （8)
を満たす条件に熱処理温度 Tと熱処理時間 tを設定して RTA処理を施すならば、 少 なくともガラス基板 Bの使用が可能で有る事が理解される。 この条件は図 3の直線 L 1より下方の領域に相当する。 更に時間因子 /3の値を 1. 09 X 10— 15秒以下とすれ ば、 即ち
/?= t - e x p (- ε/kT) < 1. 09 X 1 0- 15 〔秒〕 · · · （9)
を満たす条件に熱処理温度 Tと熱処理時間 tを設定して RTA処理を施すならば、 量 産されている安価なガラス基板 Aから Dのいずれをも用いる事が出来る。 今後ガラス 基板の品質改善が進んで行くだろう力 現在使用されて居る基板よりも耐熱性は間違 いなく向上するで有ろうから、 （ 9 ) 式の条件を満たせば未来永劫に渡り本願発明に 汎用ガラス基板を使用出来るはずで有る。 式 （9) を満たす条件は図 3の直線 L 2の 下方の領域で有る。
さて、 如何なるガラス基板を用いる場合で有っても、 ガラス基板の歪みを確実に防 止するとの観点に則すると、 その歪点以下の温度で熱処理を行うのが好ましい。 歪点 以下の温度で、 然も先の歪みから定まる時間因子以下の条件で有ればガラス基板の熱 に依る変形は全く生じ得ないので有る。 例えばガラス基板 Cを用いる場合、 時間因子 /?の値が 1. 43 X 1 0— 14秒程度以下となる条件で処理すれば歪みは生じない。 しか しながら絶対確実にガラス基板 Cの歪みを抑えるには歪点の 6 50で程度以下に熱処 理温度を設定し、 更にその温度と /3値から計算される処理可能時間 （378秒） 以下 の処理時間で第 2のァニール工程を行えば良いので有る。 こうした事からいずれの基 板に対しても適応出来、 加えて工程上の変動をも考慮すると、 最長熱処理時間は 3 0 0秒程度以下が好ましいと言えよう。 但し熱処理時間を 3 00秒とすると、 RTAの ビーム幅が 1 0mm程度で有る為、 基板速度は 0. 033 mmZsと成り、 その結果 23 5 mmX 2 3 5 mmと云った比較的小さな基板でさえ一枚の処理時間は 7050 秒 （約 2時間） にも成って仕舞う。 従って実用的な最長熱処理時間は長くとも 1 80 秒程度、 好ましくは 60秒程度以内で有ろう。
斯く して時間因子/?の値を （6) 式又は （7) 式にて定まる下限値以上とし、 且つ (8) 式又は （9) 式にて定まる上限値以下として第 2のァニール工程を行なえば、 ガラス基板が熱ストレスに耐えて尚、 移動度が高くてばらつきの少ない高品質な結晶 性半導体膜を形成し得るので有る。 こうして本願発明に依り、 汎用ガラス基板を用い て低コスト化を図りながらも、 動作特性の優れた薄膜トランジスタやそれを用いた液 晶表示装置、 或いは変換効率の高い太陽電池の製造が可能と成るので有る。 以上述べて来た様に本願発明に依れば、 安価な汎用ガラス基板を用いようとも基板 に大きな熱ストレスを加える事無く、 且つ高い生産性をもつて高品質な結晶性半導体 膜が容易に形成され、 この技術を適応する事で高性能な薄膜トランジスタや太陽電池 と云った薄膜半導体装置が製造されるので有る。 図面の簡単な説明
図 1 (a) 〜 （d) は本発明に係る TFTの製造方法を示す工程断面図で有る。 図 2
( a ) は本発明の第 2のァニール工程で用いる R T A装置の要部を示す概念図、
(b) はこの工程中のァニール状態を示す説明図、 （c) は RTA装置における温度 ブロフィールで有る。 図 3は本発明に於ける第 2のァニール工程でのァニール温度及 びァニール時間と、 その得られた効果 （T FTの移動度） との関係を示す図で有る。 図 4は本発明に於ける第 2のァニール工程での時間因子/?と第 2のァニール処理の効 果 （TFTの移動度） との関係を示す図で有る。 図 5は本発明に於ける第 2のァ二一 ル工程での時間因子 /3とその効果 （TFTの移動度のばらつき） との関係を示す図で 有る。 図 6 (a) 〜 （d) は本発明に係る太陽電池の製造方法の一部を概念的に示す 工程断面図で有る。 図 7 (a) 〜 （d) は本発明に係る太陽電池の製造方法の一部を 概念的に示す工程断面図で有る。 図 8 (a) 〜 （d) は本発明に係る太陽電池の製造 方法の一部を概念的に示す工程断面図で有る。 図 9 (a) 〜 （c) は本発明に於ける 第 1のァニール工程で用いるァニール装置の要部を示す概念図である。 図丄 0 (a)
〜 （d) は本発明に係る太陽電池の製造方法の一部を概念的に示す工程断面図で有る。 発明を実施する為の最良の形態
添付の図面を参照しながら本発明をより詳細に説明する。
(9. 太陽電池の製造方法）
以下実施例 1乃至 4にて本願発明の太陽電池の製造方法を説明する。 何れの実施例 に於いても太陽電池の能動層と成る半導体膜は第 1章から第 8章で説明した方法が適 応され得る。
(実施例 1 )
本実施例の説明は図 6を参照して行う。 まず汎用ガラス基板 20の表面に下地保護 膜を形成した後 （図 6では簡略の為下地保護膜は図示せず。 ） 、 この下地保護膜上に 基板側第 1電極 （本例ではインジウム錫酸化物 （I TO) ) 2 1を形成する。 これは 通常のスパッター法等で導電膜を堆積した後にフォ トリソグラフィ一の手法を適応し て形成する。 本例では光を基板側 （図 6では下方側） から半導体層に入射させる構造 の太陽電池を想定している為、 基板には透明ガラスを用い且つ基板側第 1電極も透明 導電膜から形成されて居る。 然るにこれとは逆に素子側 （図 6では上方側） から半導 体層に光を入射させる構造の場合、 素子側第 2電極が透明導電膜で有れば基板や基板 側第 1電極の材質には囚われ無い。 次に基板側第 1電極 2 1の表面をジボラン （B:H 6) やフォスヒン （PH3) 等を用いたプラズマ処理を施し、 後に形成される P型乃至 は N型半導体層の第〗導電型不純物拡散源 2 2を設ける。 本例では基板側第 1電極に 接する半導体層を P型とする為に基板側第 1電極 2 1の表面にジボランプラズマ処理 を施し P型不純物拡散源 22を設ける （図 6 (a) ) 。 具体的にはジボランガスを原 料気体の一種として含んでいるプラズマ中に基板を浸して基板側第 1電極表面に薄い ホウ素の膜を成膜するので有る。
次に略真性の半導体膜 2 3を堆積する。 基板から下地保護膜、 及び半導体膜に関し ては第 2章に準ずる。 ここでは P E C V D法にて非晶質真性シリコン膜を堆積する。 半導体膜の厚さは 500 nm程度から 5 程度が適して居り、 本例では 800 nm 程度として有る。 この半導体膜中で光が電気に変換される為、 半導体膜は真性で有る 事が望まれる力 1 X 1 0— 18 c m— 3程度未満のドナー型又はァクセプター型の不純物 を含んで居ても構わない。 本願での略真性とはこの程度の不純物を含有して居る状態 を意味する。 半導体膜堆積後この表面を基板側第 1電極に接する半導体層とは逆導電 タイプと成る不純物を含んだプラズマで処理して、 第 2導電型不純物拡散源 24を設 ける。 本例では第 2導電型として N型を取って居る為、 半導体膜表面にフォスフィ ン プラズマ処理を施して N型不純物拡散源 24を形成する （図 6 (b) ) 。 N型不純物 拡散源は薄い燐の膜より成る。 無論本例とは反対に第 1導電型が N型で第 2導電型が P型で有っても構わない。
次に第 3章で説明した第 1のァニール工程を行う。 本例では H e— N eレーザー (632. 8 nm) を用いて多段階照射を施す。 太陽電池などに用いる厚い半導体膜 (膜厚が 500 nm程度から 5； m程度） の結晶化にはレーザー光の半導体膜中への 浸入が深いレーザーが適して居る。 第 1回目のレーザ一照射エネルギー密度は 1 0 0 m J · cm 2程度から 1 5 OmJ · cm 2程度で有る。 H e— N eレーザ—の非晶質 シリコン中での吸収係数は 4. 72 X 1 0— 3 nm 1で有るからレーザー光は 500 n m程度迄浸入する。 この第 1回目のレーザ一照射では主として半導体膜の表面から水 素が抜ける。 第 2回目のレーザー照射エネルギー密度は 1 50mJ · c m 2程度から 2 0 0 m J · c m 2程度で有る。 この第 2回目のレーザ一照射での光の浸入長は第 1 回目と同程度で有る力、 エネルギー密度が上がった事に依り半導体膜表面での結晶化 と、 そこから更に深い所からの水素の脱離が生ずる。 第 3回目のレーザ一照射エネル ギ一密度は 200m J · c m-2程度から 2 50 m J · cm 2程度で有る。 2回目の照 射で半導体膜表面は結晶化して居り、 H e— N eレーザーの多結晶シリコン中での吸 収係数は 1. 2 1 X 1 O^nm 1程度と小さく成るから第 3回目のレーザ一光は 80 0 nm程度迄浸入する事が出来る。 3回目のレーザー照射に依り半導体膜表面から数 百 n m程度の深さ迄結晶化が進むが、 半導体膜が厚い為半導体膜全域が結晶化する訳 では無い。 更に必要に応じて 4回目、 5回目のレーザ一照射を繰り返し、 徐々に深い 領域迄結晶化を進めて行く。 この際大切なのは非晶質の吸収係数よりも多結晶質の吸 収係数の方力 ?小さく成る様にレーザー光を選ぶ事に有る。 こうする事で結晶化が進む につれ、 より深い領域までレーザー光が浸入して行くからで有る。 He—Neレーザ —の他にこの条件を満たす物としては波長が 350 nm程度以上のレーザー力 ί対応し、 例えば X e Fレーザ一 （351 n m) 、 H e— C dレーザー （44 1. 6 nm) , A r主線レーザー （514. 5 nm) 、 A r副線レーザー （488 nm) 等が有る。 本 例では第 1回目の照射を 125m J · cm-2で行い、 以下 2回目を； I 75 m J . c πΓ 2、 3回目と 4回目を 225m J · cm— 2で行い、 第 1のァニール工程を完了させる。 続く第 2のァニール工程も第 4章や第 6章、 第 7章、 第 8章に準ずる。 本例ではァニ —ル時間 0. 6667秒、 RT A温度 68 1で、 （時間因子 =8. 4 1 X 1 0"17 秒） の条件にて第 2のァニール工程を行う。 半導体膜が厚い為、 第 1のァニール処理 では膜全体の結晶化は困難で有った力 f、 この第 2のァニール処理に依り半導体膜は完 全に結晶化する。 こうした結果半導体膜 23は第 1章で説明した高品質結晶化膜と成 り、 同時に P型領域と N型領域とが真性層を介して積層された構造と成る （図 6
(c) ) 。 第 1のァニール工程と第 2のァニール工程は単なる結晶化に止まらず、 同 時に不純物拡散源からの真性半導体膜への不純物拡散を促進し、 これに依って N型半 導体層と P型半導体層をも形成して居るので有る。
この後結晶性半導体膜 23のパターニングを行い、 アルミニウムなどの導電膜から 成る素子側第 2電極 26を形成して各素子間の配線を行う こ、 多結晶性太陽電池が完 成する （図 6 (d) ) 。
(実施例 2 )
実施例 1では第 1導電型半導体層と第 2導電型 導体層の形成を真性半導体層への 不純物拡散にて行ったが、 本例では不純物含有半導体膜を C V D法等で形成して太陽 電池を製造する （図 7参照） 。
実施例 1と同様に汎用ガラス基板 3 0の表面に下地保護膜を形成した後 （図 7でも 簡略の為下地保護膜は図示せず。 ） 、 この下地保護膜上に基板側第 1電極 （本例では インジウム錫酸化物 （I T O ) ) 3 1を形成する （図 7 ( a ) ) 。 次に基板側第 1電 極 3 1表面に C V D法などに依って第 1導電型半導体層 3 2と略真性の半導体層 3 3、 及び第 2導電型半導体層 3 4を積層する （図 7 ( b ) ) 。 本例では P E C V D法にて 原料気体としてジボランとモノシランを用い、 厚さが 1 0 n m程度の P型シリコン膜 3 2を堆積して第 1導電型半導体層とする。 更に連続して厚さが 8 0 0 n m程度の真 性シリコン膜 3 3を成膜する。 この時にはジボランの供給を止めてモノシランのみを C V Dの反応室に導入する。 更に真空を破らずに連続して厚さが 2 0 n m程度の第 2 導電型半導体層 3 4を堆積する。 本例では N型シリコン膜がこれに当たり、 C V D反 応室にはフォスフィンとモノシランを導入する。 尚 L P C V D法で半導体膜を堆積す る場合には、 モノシランに代わってジシラン等の高次シランを用いると比較的低温で も半導体膜が堆積される。
これ以後実施例 1と同様に第 1のァニール工程と第 2のァニール工程を施し、 高品 質多結晶半導体膜 3 5を作成する。 この際半導体膜中に含まれた第 1導電型及び第 2 導電型不純物は活性化され、 その結果半導体膜 3 5は第 1導電型半導体層 （本例では P型） と第 2導電型半導体層 （本例では N型） とが真性半導体層を介して積層する状 態となる （図 7 ( c ) ) 。
最後に半導体膜膜 3 5にパターニングを行なった後、 アルミニウムなどから成る導 電膜にて素子側第 2電極 3 6を形成して各素子間の配線を行うと、 高性能結晶性太陽 電池が完成する。 尚素子側第 2電極形成前には必要に応じて、 半導体膜 3 5の端面に 絶縁層 3 7を設け、 素子側第 2電極 3 6を形成した時に発生し易い半導体膜 3 5内で の電気的短絡を確実に防止しても良い。 又本例では第 1導電型を P型とし第 2導電型 を N型とした力;'、 この反対に第 1導電型を N型とし第 2導電型を P型としても良い： (実施例 3 )
実施例 1では光を基板側から半導体層に入射する構造の太陽電池の例を示したが、 本例では実施例 1 とは逆に光を素子側 （図 8では上方側） から入射させる構造の一例 を示す （図 8参照） 。
まずガラス等の様に比較的平滑度が良く安価な基板 4 0の表面に必要に応じて下地 保護膜を形成した後、 アルミニウムや白金からなる基板側第 1電極 4 1を形成する。 基板側第 1電極材料としては光反射率が高く、 電気伝導度の高い金属などの導電性物 質が好ましい。 基板に関する制限は太陽電池製造上の熱工程や化学薬品に対して安定 で有れば特に求められない。 基板側第 1電極 4 1はこれら適当な導電膜を P V D法等 で堆積後フォ トリソグラフィ一の手法にて形成する。 次に基板側第 1電極表面に第 1 導電型不純物拡散源 4 2を形成する。 本例では第 1導電型を P型とし、 ジボランガス を用いたブラズマ処理を行う。 この結果基板側第 1電極表面にには P型不純物拡散源 4 2が形成される （図 8 ( a ) ) 。
以下実施例 1 と全く同様な工程にて太陽電池を作成する。 即ち C V D法等を用いて 厚さが 8 0 0 n m程度の略真性の半導体膜 4 3 (非晶質シリコン膜） を形成した後、 フォスフィンガス等を用いたプラズマ処理を行い、 半導体膜表面に第 2導電型不純物 拡散源 4 4を形成する （図 8 ( b ) ) 。 次に実施例 1と同じ第 1のァニール工程と第 2のァニール工程とを行い、 半導体膜の結晶化並びに不純物の活性化を進める （図 8 ( c ) ) 。 最後に半導体膜のパターニングを行い、 その後 I T O等の透明導電膜から 成る素子側第 2電極 4 6で各素子間の配線を行うと反射型多結晶太陽電池が製造され る （図 8 ( d ) ) 。
本例で示す構造の太陽電池では素子側から入射した光が半導体層 4 3を通過した後 に基板側第 1電極で反射され、 更にもう一度半導体層 4 3を通過する事と成る。 従つ て透過型の素子に比べて半導体層の厚みは実質的に倍と成って居る。 本願発明に依り 厚い半導体膜の結晶化方法が示されたが、 1 程度の厚みを越える様な厚い半導体 膜の結晶化は矢張り非常に簡単と云う訳では無い。 それは第 1のァニール工程や第 2 のァニール工程の所要時間が長く成ったり、 或いは半導体膜の剥がれが生じ易く成る からで有る。 こうした点を考慮すると本例にて示した構造は半導体膜の厚みを実質的 に倍増し得るので、 結晶化半導体膜を用いた太陽電池に特に最適で有ると言えよう c
(実施例 4 ) - これ迄の実施例では第 1導電型不純物拡散源や第 1導電型半導体層上に略真性の半 導体膜を堆積し、 更に第 2導電型不純物拡散源や第 2導電型半導体層を形成した後に 第 1のァニール工程と第 2のァニール工程を施して居た。 これに対して本例では略真 性の半導体膜を少なくとも含有して居る半導体膜の堆積工程後に、 これら半導体膜に 部分的なレーザー光照射を繰り返し行なう等の第 1のァニール処理を施す。 次いでこ の第 1のァ二一ル処理がなされた半導体膜表面に第 2導電型不純物拡散源を形成した り、 或いは第 2導電型半導体膜を堆積して、 最後に急速熱処理から成る第 2のァニー ル処理を施して太陽電池を製造するので有る。
具体的には基板側第 1電極を形成した後に先の半導体膜堆積工程に移る訳なのだが、 この際堆積される半導体膜が第 1導電型半導体膜と略真性の半導体膜の積層膜で有つ たり、 或いは基板側第 1電極上に第 1導電型不純物拡散源を形成した後に堆積される 略真性の半導体膜で有つたりするので有る。 こうして半導体膜を形成した後に第 1の ァニール処理に依る半導体膜の結晶化を進めるので有る。 第丄のァニール処理に依り 少なくとも半導体膜の表面は結晶化し、 処理条件に応じては第 1導電型不純物の活性 化もなされる。 次いで第 1のァニール処理が施された半導体膜上に第 2導電型不純物 拡散源を形成したり、 或いは第 2導電型半導体膜を堆積し、 その後急速熱処理から成 る第 2のァニール処理を行うので有る。 本例に於ける第 2のァニール処理の有する意 味合いは第 1章に記された通りで有るばかりでなく、 第 2導電型不純物の固相での活 性化や、 第 1のァニール処理で第 1導電型不純物の活性化が不十分で有る場合のこれ らの元素の固相に於ける活性化にも有る訳で有る。 本願での第 1のァニール処理は半 導体膜の溶融結晶化やレーザー光や高エネルギー光照射で有るが故、 略真性の半導体 膜表面に第 2導電型不純物が存在すると、 第 1のァニール処理に依りこれら不純物元 素が真性半導体層の奥深く迄拡散して仕舞う。 その結果取り分け溶融結晶化に於いて は溶融膜中全体に第 2導電型不純物元素が拡がる為、 光を電気に変換する真性層が薄 くなり、 光エネルギーの電気エネルギーへの変換効率が低下するに至る。 然るに本例 に於いては第 1のァニール工程が終了した後に第 2導電型不純物を真性半導体膜表面 に準備し、 それに次いで第 2のァニール工程で不純物を活性化させて居る。 第 2のァ ニール工程は第 1のァニール工程に比べて温度が低く然も固相での膜質改善で有るか ら、 第 2導電型不純物の拡散も制御されて浅い接合が形成されるので有る。 換言すれ ば真性半導体層が第 2のァニール処理後も厚いまま残り、 変換効率の高い太陽電池が 得られるので有る。
以下図 1 0を参照して一例を説明する。 まずガラス等の様に比較的平滑度が良く安 価な基板 7 0の表面に必要に応じて下地保護膜 7 1を形成した後、 アルミニウムや白 金からなる基板側第 1電極 7 2を形成する。 基板側第 1電極材料としては光反射率が 高く、 電気伝導度の高い金属などの導電性物質が好ましい。 基板側第 1電極 7 2はこ れら適当な導電膜を P V D法等で堆積後フォ トリソグラフィ一の手法にて形成する。 次に基板側第 1電極表面に第 1導電型不純物拡散源 7 3を形成する。 ここで第 1導電 型不純物拡散源の形成に代わって、 実施例 2で示した様に第 1導電型半導体層を C V D法等で堆積しても良い。 本例では第 1導電型を P型とし、 ジボランガスを用いたプ ラズマ処理を行う。 この結果基板側第 1電極表面にには P型不純物拡散源 7 3が形成 される （図 1 0 ( a ) ) 。
次に C V D法等を用いて厚さが 8 0 0 n m程度の略真性の半導体膜 7 4 (非晶質シ リコン膜） を形成する。 その後第 1のァニール工程を実施例 1と同様な条件にて行う
(図 1 0 ( b ) ) 。 第 1のァニール工程終了後、 フォスフィ ンガス等を用いたブラズ マ処理を半導体膜に施し、 半導体膜表面に第 2導電型不純物拡散源 7 5を形成する
(図 1 0 ( c ) ) 。 ここでも第 2導電型不純物拡散源の形成に代わって、 第 2導電型 半導体膜を C V D法等を用いて堆積しても良い。 次に実施例 1 と同様にして第 2のァ ニール処理を行い、 半導体膜の更なる結晶化並びに不純物の活性化を進める。 最後に 半導体膜のパターニングを行い、 その後 I T O等の透明導電膜から成る素子側第 2電 極 7 6で各素子間の配線を行う と反射型多結晶太陽電池が製造される （図 1 0
( d ) ) 。
( 1 0 . 結晶性半導体膜の形成方法及び薄膜トランジスタの製造方法）
実施例 5にて本願発明の結晶性半導体膜の形成方法及びそれを用いた薄膜トランジ スタの製造方法の一例を図 1を参照して説明する。
(実施例 5 ) 本発明に依るの半導体膜とそれを用いた薄膜トランジスタの製造方法の一例を説明 する。 下地保護膜及び半導体膜は工業用周波数 （1 3. 56MH z) を用いた平行平 板型 PECVD装置にて堆積する。 まず基板表面の少なく とも一部に酸化硅素膜等の 絶緣性物質で有る下地保護膜を設けた後に、 この下地保護膜上に半導体膜を形成する。 室温で有る 36 OmmX 475 mmX 1. 1 mmのガラス基板 （0 A— 2 ) 1 1は 下部平板電極の温度が 380でに保たれている PEC VD装置内に設置される。 PE C VD装置反応炉内に基板設置後のレシピーは以下の通りで有る。
(予備加熱 1 )
時間： t = 60 s
亜酸化窒素流量： N2O=7000 SCCM
モノシラン流量： S i H4= 250 S CCM
高周波出力： RF = OW (プラズマを立てない）
圧力： P = 3. OTo r r
電極間距離： S = 23. 3mm
下部平板電極温度： T s u s = 380で
(予備加熱 2)
時間： t = 30 s
亜酸化窒素流量： N2O=7000 SCCM
モノシラン流量： S i H4= 250 SCCM
高周波出力： RF = 0W (プラズマを立てない）
圧力： P = 1. 5 T 0 r r
電極間距離： S = 23. 3mm
下部平板電極温度： T s u s = 380で
(下地保護膜成膜）
時間： t = 60 s (成膜速度 4. 0 nm/s)
亜酸化窒素流量： N20= 7000 SCCM
モノシラン流量： S i H4= 250 S CCM
高周波出力： RF = 90 OW ( 0. 342W/c m2) 圧力： P = 1. 5To r r
電極間距離： S = 23. 3mm
下部平板電極温度： T s u s = 380
(真空引き 1)
時間： t = 20 s
(ガスは ¾ίさない）
高周波出力： RF-0W (プラズマを立てない） 圧力： P= 1 X 1 0— 4To r r
電極間距離： S = 23. 3mm
下部平板電極温度： T s u s = 380で
(酸素プラズマ処理 1)
時間： t = 20 s
酸素流量： 02= 3000 S CCM
高周波出力： RF= 900W (0. 342W/cm2) 圧力： P = 1. OTo r r
電極間距離： S = 23. 3mm
下部平板電極温度： T s u s = 380で
(真空引き 2)
時間： t = 20 s
(ガスは流さない）
高周波出力： RF = 0W (プラズマを立てない） 圧力： P= 1 X 1 0— 4To r r
電極間距離： S = 23. 3mm
下部平板電極温度： T s u s = 380
(水素プラズマ処理 1)
時間： t = 20 s
水素流量： H2= 1 00 SCCM
ァルゴン流量： A r = l 500 S C CM 高周波出力： RF= 100W (0. 038W/c m2)
圧力： P = 1. 5 T o r r
電極間距離： S = 34. 3mm
下部平板電極温度： T s u s = 38 O
(予備加熱 3 )
時間： t = 30 s
シラン流量： S i H4= 95 S CCM
アルゴン流量： A r = 7000 SCCM (原料濃度 1. 34%) 高周波出力： RF = 0W (プラズマを立てない）
圧力： P= l. 75 T 0 r r
電極間距離： S = 36. 8mm
下部平板電極温度： T s u s = 380で
基板表面温度： T s u b=349で
(半導体膜成膜）
時間： t = 300 s (成膜速度 0. 192 n mZ s )
シラン流量： S i H4=95 SCCM
アルゴン流量： A r = 7000 S CCM (原料濃度 1. 34%) 高周波出力： RF = 600W (0. 228W/c m2)
圧力： P= l. 75 T o r r
電極間距離： S = 36. 8 mm
下部平板電極温度： T s u s = 380
基板表面温度： T s u b = 349t:
(水素プラズマ処理 2)
時間： t = 20 s
水素流量： H2= l 000 S CCM
高周波出力： RF= 10 OW ( 0. 038W/c m2)
圧力： P=0. 2 To r r
電極間距離： S = 23. Omm 下部平板電極温度： T s u s = 380で
(水素プラズマ処理 3)
時間： t = 20 s
水素流量： H2= 1000 S CC
高周波出力： RF= 1 00W (0. 038W/cm2) 圧力： P = 0. 2 To r r
電極間距離： S-48. 0mm
下部平板電極温度： T s u s = 380
(真空引き 3)
時間： t = 20 s
(ガスは流さない）
高周波出力： RF = 0W (プラズマを立てない） 圧力： P=l X10-4To r r
電極間距離： S = 23. 3mm
下部平板電極温度： T s u s = 380
(酸素プラズマ処理 2)
時間： t = 20 s
酸素流量： 02= 3000 S CCM
高周波出力： RF= 900W (0. 342W/c m2) 圧力： P = 1. 0 T o r r
電極間距離： S = 23. 3mm
下部平板電極温度： T s u s = 380で
(真空引き 4)
時間： t = 20 s
(ガスは流さない）
高周波出力： RF== 0W (プラズマを立てない） 圧力： P = 1 X 1 0— 4T 0 r r
電極間距離： S = 23. 3 mm 下部平板電極温度： T s u s = 3 8 0
以上の工程を一つの反応室で連続して行う。 予備加熱 1では圧力を 3 . O T o r rと 高めに設定して有るので下部平板電極から基板への熱伝導が良くなり、 室温のガラス 基板を直接反応室に設置しても総加熱時間を 1分 3 0秒と短縮し得ている。 下地保護 膜 1 2の厚さは凡そ 2 4 0 n mで有る。 下地保護膜の膜品質を改善する為に真空引き を挟んで酸素プラズマ処理と水素プラズマ処理を施して有る。 こうする事で下地保護 膜と半導体膜の密着性が増し、 後に行われる第 1のァニール工程にて半導体膜に高い エネルギーを供給しても半導体膜に損傷が入りにく く成る。 換言すれば第 1のァニー ル処理を高エネルギー密度で行う事カ呵能になり、 故に高品質結晶化膜が得られる様 に成るので有る。 上記条件下に於ける半導体膜の堆積速度は 0 . 1 9 2 n mZ sで有 り、 半導体膜の膜厚は 5 7 . 6 n mで有る。 又熱脱離ガススぺクトロスコピー （T D S ) にて測定したシリコン膜中の水素濃度は凡そ 2 . 5原子0 /0で有る。 半導体膜堆積 後には半導体膜表面を水素プラズマと酸素プラズマとで処理する。 これに依り半導体 表面を不活性化出来、 基板を成膜装置から取り出した後も大気からの半導体膜の汚染 を防ぐ事が出来る。 この際水素プラズマ処理を先に施し、 次いで酸素プラズマ処理を 行うのが肝要で有る。 水素プラズマに依り化学的に窮めて活性な不対結合対を終端し た後、 酸素プラズマにて半導体膜表面に保護膜と成る薄い酸化膜を形成する事で半導 体膜中への酸素の取り込み量を最少とし得るからで有る。
次に基板をアルゴン水素雰囲気下 （アルゴン凡そ 9 6 %から凡そ 9 9 %、 水素凡そ 1 %から凡そ 4 %、 本例ではアルゴン 9 7 %、 水素 3 %) にて第 1のァニール工程前 の熱処理を施す。 この熱処理に依り半導体膜中の遊離し易い水素が抜け、 同時に半導 体膜の密度も増し、 次工程の第 1のァニール処理で高いエネルギーを半導体膜に供給 出来る様に成る。 通常の熱処理だと半導体膜より水素が抜けた後には化学的に活性な
(不純物の吸着や取り込みが生じ易い） 不対結合対が残る事と成る。 然るに本例の如 く水素含有雰囲気下にて熱処理を行うと、 化学的に窮めて活性な不対結合対には水素 力 f吸着或いは結合する為に、 熱処理後には化学的に不活性な不対結合対しか残らない。 これは本例の様に熱処理された半導体膜には大気中の埃や水の吸着が生じにく く成り、 又酸素の半導体膜中への取り込みも減少し、 故に半導体の純度を高く保てる事を意味 して居るので有る。
熱処理に引き続いて第 1のァニール処理を行う。 第 1のァニール処理を行う直前に は酸やアルカリで半導体膜表面を洗浄し、 更に半導体膜表面に形成されて居る酸化膜 を取り除いて、 清浄な半導体膜表面を露出させる。 第 1のァニール工程が溶融過程を 含んで居たり窮めて高温と成ったりする為、 この処理を施さぬと第 1のァニール工程 の際に不純物が半導体膜中に取り込まれ仕舞う。 こうなると結晶粒は小さく成り、 禁 制帯中に不要な準位を形成して結晶化半導体膜は低品質な物と化す。 本願では清浄な 半導体膜表面の露出後直ちに第 1のァニール処理を施す。 これに依り半導体膜は高純 度と化し、 然も結晶粒も大きく、 禁制帯中の準位が少ない高品質膜と成るので有る。 本例ではアンモニア水 （NH4OH) と過酸化水素水 （H202) の混合溶液で半導体膜 表面を洗浄した後、 沸化水素^溶液 （HF · H20) にて酸化膜を除去し、 その後直 ちに第 1のァニール処理を行う。
次に半導体膜に第 1のァニール処理を施して結晶化させる。 本例ではクリブトンフ ッ素 （K r F) のエキシマ · レーザー （波長 248 nm) を用いた多段階照射を行う。 レーザーパルスの強度半値幅 （即ち第 1のァニール処理時間） は 33 n s程度で有る。 レーザー照射は基板を室温 （25で） 程度とし、 水素を 3%程度含有したアルゴン雰 囲気の大気圧下にて行う。 雰囲気中の酸素や水蒸気の分圧は 1 0— 5a tm以下で有る。 レーザー光の照射領域形状は幅 120； m程度で長さが 40 cm程度のライン状で、 このライン状レーザ一光を走査して結晶化を進める。 各照射毎のビームの幅方向の重 なりはビーム幅の 90%程度で有る。 照射レーザ一のエネルギー密度は一回目の走査 時が 1 80m J · cm— 2 , 二回目の走査時が 20 OmJ · cm 2, 三回目の走査時が 22 Om J · c m— 2， 四回目の走査時が 24 Om J · c m 2, 五回目の走査時が 26 OmJ · cm 2， 六回目の走査時が 28 OmJ · cm 2, で有った。 ビームの重ね率 が 90%で有り、 6段階の照射が行われるから、 半導体の同一点は都合 60回のレー ザ一照射を受ける事に成る。 本願では半導体成膜時の水素と酸素のプラズマ処理や第 1のァニール工程前の熱処理時の雰囲気制御、 第 1のァニール工程直前の清净化処理、 及び第 1のァニール処理に於ける雰囲気制御を厳格に行って不純物の半導体膜への混 入を最少に止めて居る為、 斯様な多段階照射が可能と成り、 その結果高品質結晶化膜 力得られるので有る。
次に RT A法に依る第 2のァニール処理を施す。 本例では表 1試料 5の条件にて第 2のァニール処理を行った。 RT A時の雰囲気は酸素約一気圧 （大気圧） で有った。 こうすると半導体膜表面に薄い酸化膜が形成され、 後に半導体膜をパターニングする 際にレジスト等が半導体膜を汚染するのを防ぐ事が出来る。 この酸化膜はパターニン グ時に汚染されて居るから、 ゲート絶縁膜形成時には取り除かれる必要が有る。 更に 本例の方法に依ると、 酸化膜形成が第 1章の原理と共に同時に働く。 酸化膜形成時に は通常半導体膜に強い応力が作用するから、 第 1章で説明した原理がより効果的に機 能するので有る。 こうした意味に於いて第 2のァニール工程は酸化性の雰囲気下で行 うのが好ましいと言えよう。 この様にして本願発明の半導体膜 13が得られる （図 1 (a) ) 。
次に半導体膜をパターニングし、 半導体膜表面をアンモニアと過酸化水素水での清 浄化処理と沸化水素酸水溶液での酸化膜除去を行った後、 直ちに P E C VD法でゲー ト絶縁膜 14を形成する （図 1 (b) ) 。 酸化硅素膜から成るゲート絶緣膜は TEO S (S i— (0-CH2-CH3) 4) と酸素 （02) 、 水 （H20) を原料気体とし、 希 釈気体としてアルゴンを用いて基板表面温度 350でで 100 nmの膜厚に成膜する。 ゲ—ト絶縁膜堆積後水蒸気を露点で凡そ 6 Ot:含んだ酸素雰囲気大気圧下にて略 30 0でで約一時間の熱処理を行う。 この熱処理に依り絶縁膜の改質が進み、 良好なゲー ト絶縁膜が形成される。
次にゲート電極 15となるタンタル （Ta) 薄膜をスパッター法で堆積する。 スパ ッタ一時の基板温度は 150でで、 膜厚は 500 nmで有る。 ゲート電極となるタン タル薄膜を堆積後バタ一ニングを行い、 引き続いて半導体膜に不純物イオン注入を行 つてソース · ドレイ ン領域 1 07及びチヤンネル領域 1 08を形成する （図 1 (c) ) 。 本例では CMO S TFTを作成して居るので NMOS TFTと PMO S TFTの両者を一枚の基板上に作成して有る。 NMO S TFTのソース ' ドレ イン形成時には PMOS TFT部をポリイミ ド樹脂で覆い、 反対に PMO S TF Tのソース . ドレイン形成時には NMO S TFT部をポリイミ ド树脂で覆って CM OS TFTを作成して居る。 この時ゲート電極がイオン注入のマスクと成って居り、 チャンネルはゲート電極下のみに形成される自己整合構造と成る。 不純物イオン注入 は質量非分離型イオン注入装置を用いて行われ、 原料気体としては水素中に希釈され た濃度 5%程度のホスフィン （PH3) ゃジボラン （B2H6) を用いる。 NMOSでは PH3+や H2 +を含む全イオンの打ち込み量は 1 X 1 016 c m 2でソース . ドレイン領 域に於ける憐原子濃度は約 3 X 102°cm— 3と成る。 同様に PMOSでは B2H6+や H 2 +を含む全イオンの打ち込み量も 1 X 1 016cm 2でソース · ドレイン領域に於ける ボロン原子濃度は矢張り約 3 X 1 02°cm_3と成る。 イオン注入時の基板温度は 25 0でで有る。
次に酸化硅素膜より成る層間絶縁膜 1 09を TEOSを用いた PECVD法で形成 する。 層間絶縁膜成膜時の基板表面温度は 350でで、 膜厚は 500 nmで有る。 そ の後 350での酸素雰囲気下にて 1時間の熱処理を施して注入イオンの活性化及び層 間絶縁膜の焼き締めを行う。 続いてソース · ドレイン上にコンタクトホールを開孔し、 アルミニウム （A 1 ) をスパック一法で堆積する。 スパッター時の基板温度は 1 5 0でで、 膜厚は 500 nmで有る。 ソース · ドレイン取り出し電極 1 10と配線と成 るアルミニウム薄膜のパターニングを行う と薄膜半導体装置は完成する （図 1
(d) ) 。
本例ではトランジスタの性能とその基板内でのばらつきを調べる事を目的として、 大型ガラス基板上に万偏無く作成されたチャンネル部の長さ L = 5 μ m, 幅 W= 5 μ mのトランジスタ 50個に対して測定が行われた。 結果は以下の通りで有る。 但しォ ン電流は Vds=4V， ViS= 1 0 Vにて定義し、 オフ電流は Vds=4 V， Vi5= 0 V にて定義した。
NMO S TFT
I0N= (80. 5 + 9. 7、 一 7. 4) X 1 0— 6Α
I0FF= (1. 54 + 0. 58、 —0. 4 1) X 1 0"1?A
^ = 134. 4 ± 1 3. 6 c m2 · V— 1 · S—1
V t h = 2. 07±0. 1 6V
PMOS TFT
I0N= (55. 9 + 5. 1、 一 4. 4) X 1 0— 6A I0FF= (4. 2 1 + 1. 08、 —0. 87) X 10- 13A
^ = 75. 1 ±6. 5 cm2 · V-1 · S—1
V t h=- 1. 02±0. 10V
この様に本発明に依り大型汎用ガラス基板上に均一に高移動度を有する窮めて優良 な CMOS薄膜半導体装置を製造し得た。 従来技術の低温プロセスではレーザー結晶 化の均一性は基板内、 ロッ ト間を問わず大変に重要な課題であった。 然るに本発明に 依ると、 オン電流もオフ電流もそれらのばらつきを大幅に低減出来ている。 この均一 性の著しい改善は本願発明の基礎原理 （第 1章） の正当性を如実に物語って居る。 斯 なる原理に則り本発明はロット間の変動に対しても著しい改善をしている事になる。 この様に本発明によりレーザ一光等の高エネルギー光照射を利したシリコン等の半導 体膜の結晶化を窮めて安定的に実施出来る様になつた。 従って L C Dに本発明の薄膜 トランジスタを適応した場合、 L C D画面全体に渡り均一な高画質力 ^得られる事と成 る。 又本発明の薄膜トランジスタにて回路を形成する場合単なるシフト · レジスター やアナログスィ ツチと言った簡単な回路にのみならず、 レベル . シフタ一やデジタ ル 'アナログコンバータ一回路、 更にはクロック生成回路やガンマ補正回路、 タイミ ングコントローラ一回路と言ったより複雑な回路を容易に形成し得るので有る。
(実施例 6 )
実施例 5で得られた NMOS薄膜半導体装置を 200 (行） X 320 (列） X 3 (色） = 192000 (画素） から成るカラー LCDの画素用スィツチング素子とし、 6ビッ トデジダルデータドライバー （列側ドライバ一） と走査ドライバ一 （行側ドラ ィバ一） を実施例 5で得られた CMOS TFTにて内蔵して居るアクティブマトリ クス基板を製造した。 本例のデジダルデータ ドライバーはクロック信号線とクロック 生成回路、 シフ トレジスター回路、 NORゲー ト、 デジタル映像信号線、 ラッチ回路 1、 ラッチパルス線、 ラッチ回路 2、 リセッ ト線 1、 ANDゲート、 規準電位線、 リ セッ ト線 2、 容量分割に依る 6ビッ ト DZAコンバーター、 CMOSアナログスウイ ツチ、 共通電位線、 及びソース線リセッ ト · トランジスタよ り構成され、 CMOSァ ナログスウイ ツチからの出力が画素部のソース線へとつながって居る。 DZAコンパ —夕一部の容量は。。 ^ノ？ =C2Z4 =C3/8 = C / 1 6 =C5/32との閬係 を満たして居る。 デジタル映像信号線にはコンピューターのヴイデオランダムァクセ スメモリー （V R AM) から出力されるデジタル映像信号が直接入力され得る。 本例 のアクティブマトリクス基板の画素部ではソース電極及びソース配線、 ドレイン電極 (画素電極） はアルミニウムから構成されて居り、 反射型 L C Dと成って居る。 斯様 にして得られたアクティブマトリクス基板を一対の基板の一方に用いて居る液晶パネ ルを製造した。 一対の基板間に挟持する液晶には黒色顔料を分散させた高分子分散液 晶 （P D L C ) を用い、 ノーマリ一黒モード （液晶に電圧を印加しない時に黒表示） の反射型の液晶パネルとした。 得られた液晶パネルを外部配線と接続し液晶表示装置 を製造した。 その結果 NM O Sと P M O Sのオン抵抗とトランジスタ容量が其々同等 で、 しかも T F Tが高性能で有り、 更にトランジスタの寄生容量が窮めて小さく、 加 えて基板全面で特性が均一で有る為、 6ビッ トデジダルデータドライバーも走査ドラ ィバ一も広い動作領域で正常に動作し、 且つ画素部に関しては開口率力 ?高い為、 黒顔 料分散 P D L Cを用いても表示品質の高い液晶表示装置が出来上がつた。 又ァクティ ブマトリクス基板の製造工程も安定しているので液晶表示装置を安定的に、 且つ低コ ストにて製造する事力可能と成った。
実施例 4で得られた太陽電池を補助電源として用いて居り、 且つ斯様に得られた液 晶表示装置をフルカラ一の携帯型パーソナルコンピューター （ノート P C ) の筐体に 組み込んだ。 6ビッ トデジダルデータドライバ一をアクティブマトリクス基板が内蔵 して居り、 コンピューターからのデジタル映像信号を直接液晶表示装置に入力する為、 回路構成が簡素と化し、 同時に消費電力も窮めて小さく成った。 薄膜トランジスタが 高性能で有る為、 このノート P Cは非常に美しい表示画面を有する良好な電子機器で 有る。 加えて液晶表示装置が高開口率を有する反射型で有る事実を反映してバックラ ィ トが不要と化し、 更に高変換効率を有する太陽電池を補助電源として内蔵して居る 為、 バッテリーの小型軽量化と長時間使用をも実現され得た。 これによ り長時間使用 可能で、 且つ綺麗な表示画面を有する超小型軽量電子馊器が作成された。 産業上の利用可能性
以上のように、 本発明の結晶性半導体膜の形成方法、 及びそれを用いた薄膜トラン ジスタや太陽電池などの薄膜半導体装置の製造方法によると、 安価なガラス基板の使 用が可能である低温プロセスを用いて高性能な薄膜半導体装置を製造することができ る。 従って本発明をアクティブ ·マトリックス液晶表示装置の製造に適用した場合に は、 大型で高品質な液晶表示装置を容易にかつ安定的に製造する事が出来、 太陽電池 に利用した場合には変換効率の高い太陽電池が作成される。 又、 他の電子回路の製造 に適用した場合にも高品質な電子回路を容易にかつ安定的に製造することができる。 本発明の薄膜トランジスタ装置は安価でかつ高性能で有るが故、 アクティブ .マト リックス液晶表示装置のアクティブマトリクス基板として最適な物と成って居る。 特 に高い性能を要求されるドライバ内蔵のアクティブマトリクス基板として最適なもの となっている。
本発明の液晶表示装置は安価で且つ高性能で有る為、 フルカラーのノート P Cをは じめ、 各種ディスプレイとして最適な物と成って居る。
本発明の電子機器は安価でかつ高性能で有る為、 一般に広く受け入れられるであろ ラ 0

Claims

請求の範囲
1. 基板上に結晶性半導体膜を形成する方法に於いて、
基板上に半導体膜を堆積する半導体膜堆積工程と、
該半導体膜の一部を溶融結晶化させる処理を繰り返し行なう事で該半導体膜を結晶 化させる第 1のァニール工程と、
該結晶化された半導体膜に急速熱処理を施す第 2のァニール工程、
とを有することを特徴とする結晶性半導体膜の形成方法。
2. 前記第 2のァニール工程に於ける熱処理温度を絶対温度で T 〔K〕 にて表し、 熱処理時間を t 〔秒〕 とした時に熱処理温度 T及び熱処理時間 tは
1.72X10— 21 〔秒〕 < t · e x p (- ε/kT)
(ε =3.01[eV] 、 k=8.617X10'5[eV/K]： ボルツマン定数）
の関係を満たす事を特徴とする請求の範囲第 1項記載の結晶性半導体膜の形成方法。
3. 前記第 2のァニール工程に於ける熱処理温度を絶対温度で T 〔K〕 にて表し、 熱処理時間を t 〔秒〕 とした時に熱処理温度 T及び熱処理時間 tは
5X10— 18 〔秒〕 く t ' e x p (— eZkT)
(ε =3.0l[eV] 、 k =8.617X10— 5 [eV/K]： ボルツマン定数）
の関係を満たす事を特徴とする請求の範囲第 1項記載の結晶性半導体膜の形成方法。
4. 前記第 2のァニール工程に於ける熱処理温度を絶対温度で T 〔K〕 にて表し、 熱処理時間を t 〔秒〕 とした時に熱処理温度 T及び熱処理時間 tは
1.72X10"21 〔秒〕 < t ' e x p (― ε/kT) < 4.63X10— 14 〔秒〕 ( ε =3.01[eV] 、 k =8.617X10— 5 [eV/K]： ボルツマン定数）
の関係を満たす事を特徴とする請求の範囲第 1項記載の結晶性半導体膜の形成方法。
5. 前記第 2のァニール工程に於ける熱処理温度を絶対温度で T 〔K〕 にて表し、
DD 熱処理時間を t 〔秒〕 とした時に熱処理温度 T及び熱処理時間 tは
5X10—18 〔秒〕 < t ' e x p (— eZkT) く 4.63X10— 14 〔秒〕
(ε =3.01[eV] 、 k =8.617X10— 5[eV/K] ： ボルツマン定数）
の関係を満たす事を特徴とする請求の範囲第 1項記載の結晶性半導体膜の形成方法。
6. 前記第 2のァニール工程に於ける熱処理温度を絶対温度で T 〔K〕 にて表し、 熱処理時間を t 〔秒〕 とした時に熱処理温度 T及び熱処理時間 tは
1.72X10"21 〔秒〕 く t · e X p (-e/kT) < 1.09X10"5 〔秒〕 (ε =3.01[eV] 、 k =8.617 X10—5[eV/K]： ボルツマン定数）
の関係を満たす事を特徴とする請求の範囲第 1項記載の結晶性半導体膜の形成方法。
7. 前記第 2のァニール工程に於ける熱処理温度を絶対温度で T 〔K〕 にて表し、 熱処理時間を t 〔秒〕 とした時に熱処理温度 T及び熱処理時間 tは
5X10— 18 〔秒〕 < t · e X p (― < 1.09X10"15 〔秒〕
(e =3.01[eV] 、 k=8.617X10— 5[eV/K] ： ボルツマン定数）
の関係を満たす事を特徴とする請求の範囲第 1項記載の結晶性半導体膜の形成方法。
8. 前記基板はガラス基板で有り、 前記熱処理温度 Tは該ガラス基板の歪点以下で 有る事を特徴とする請求の範囲第 6項又は請求の範囲第 7項記載の結晶性半導体膜の 形成方法。
9. 前記熱処理時間 tが 300秒以下で有る事を特徴とする請求の範囲第 2乃至請 求の範囲第 7項記載の結晶性半導体膜の形成方法。
1 0. 前記熱処理時間 tが 1 80秒以下で有る事を特徴とする請求の範囲第 2乃至 請求の範囲第 7項記載の結晶性半導体膜の形成方法。
1 1. 基板上に結晶性半導体膜を形成する方法に於いて、 基板上に半導体膜を堆積する半導体膜堆積工程と、
該半導体膜に部分的なレーザー光照射を繰り返し行なう第 1のァニール工程と、 該レーザ—光照射された半導体膜に急速熱処理を施す第 2のァニール工程、 とを有することを特徴とする結晶性半導体膜の形成方法。
12. 前記第 2のァニール工程に於ける熱処理温度を絶対温度で T 〔K〕 にて表し、 熱処理時間を t 〔秒〕 とした時に熱処理温度 T及び熱処理時間 tは
1.72X10— 21 〔秒〕 < t · e x p (— eZkT)
(e =3.01[eV] 、 k =8.617X10— 5[eV/K] ： ボルツマン定数）
の関係を満たす事を特徴とする請求の範囲第 1 1項記載の結晶性半導体膜の形成方法 c
13. 前記第 2のァニール工程に於ける熱処理温度を絶対温度で T 〔K〕 にて表し、 熱処理時間を t 〔秒〕 とした時に熱処理温度 T及び熱処理時間 tは
5X10'18 〔秒〕 く t · e x p (- ε/kT)
(ε =3.0l[eV] 、 k=8.617X10— 5[eV/K]： ボルツマン定数）
の関係を満たす事を特徴とする請求の範囲第 1 1項記載の結晶性半導体膜の形成方法 c
14. 前記第 2のァニール工程に於ける熱処理温度を絶対温度で T 〔K〕 にて表し、 熱処理時間を t 〔秒〕 とした時に熱処理温度 T及び熱処理時間 tは
1.72X10— 21 〔秒〕 < t · e x p (— ε/kT) < 4.63Χ10"14 〔秒〕
( ε =3.01[eV] 、 k=8.617X10— 5[eV/K]： ボルツマン定数）
の関係を満たす事を特徴とする請求の範囲第 1 1項記載の結晶性半導体膜の形成方法。
1 5 前記第 2のァニール工程に於ける熱処理温度を絶対温度で T 〔K〕 にて表し、 熱処理時間を t 〔秒〕 とした時に熱処理温度 T及び熱処理時間 tは
5X10'18 〔秒〕 < t ' e x p (- ε/kT) < 4.63X10— 14 〔秒〕
( ε =3.01[eV] 、 k =8.617X10-5 [eV/K]： ボルツマン定数）
の関係を満たす事を特徴とする請求の範囲第 1 1項記載の結晶性半導体膜の形成方法。
16. 前記第 2のァニール工程に於ける熱処理温度を絶対温度で T 〔Κ〕 にて表し、 熱処理時間を t 〔秒〕 とした時に熱処理温度 T及び熱処理時間 tは
1.72X10"21 〔秒〕 く t · e x p (— ε/kT) く 1.09X10"15 〔秒〕 (ε =3.01[eV] 、 k=8.617Xl(T5[eV/K]： ボルツマン定数）
の関係を満たす事を特徴とする請求の範囲第 1 1項記載の結晶性半導体膜の形成方法。
17. 前記第 2のァニール工程に於ける熱処理温度を絶対温度で T 〔K〕 にて表し、 熱処理時間を t 〔秒〕 とした時に熱処理温度 T及び熱処理時間 tは
5X10— 18 〔秒〕 く t · e x p (— ε/kT) < 1.09X10— 15 〔秒〕
(ε =3.0l[eV] 、 k=8.617Xl(T5[eV/K]： ボルツマン定数）
の関係を満たす事を特徴とする請求の範囲第 1 1項記載の結晶性半導体膜の形成方法。
18. 前記基板はガラス基板で有り、 前記熱処理温度 Tは該ガラス基板の歪点以下 で有る事を特徴とする請求の範囲第 16項又は請求の範囲第 1 7項記載の結晶性半導 体膜の形成方法。
19. 前記熱処理時間 tが 300秒以下で有る事を特徴とする請求の範囲第 12項 乃至請求の範囲第 1 7項記載の結晶性半導体膜の形成方法。
20. 前記熱処理時間 tが 1 80秒以下で有る事を特徴とする請求の範囲第 1 2項 乃至請求の範囲第 1 7項記載の結晶性半導体膜の形成方法。
21. 基板上に結晶性半導体膜を形成する方法に於いて、
基板上に半導体膜を堆積する半導体膜堆積工程と、
該半導体膜に部分的な高エネルギー光照射を繰り返し行なう第 1のァニール工程と、 該高エネルギー光照射された半導体膜に急速熱処理を施す第 2のァニール工程、 とを有することを特徴とする結晶性半導体膜の形成方法。
5δ
22. 前記第 2のァニール工程に於ける熱処理温度を絶対温度で T 〔Κ〕 にて表し、 熱処理時間を t 〔秒〕 とした時に熱処理温度 T及び熱処理時間 tは
1.72X10"21 〔秒〕 < t · e x p (- ε/kT)
(ε =3.0l[eV] 、 k=8.617X10—5[eV/K]： ボルツマン定数）
の関係を満たす事を特徴とする請求の範囲第 2 1項記載の結晶性半導体膜の形成方法。
23. 基板上に形成された半導体膜を利用して居る薄膜トランジスタの製造方法に 於いて、
基板上に半導体膜を堆積する半導体膜堆積工程と、
該半導体膜の一部を溶融結晶化させる処理を繰り返し行なう事で該半導体膜を結晶 化させる第 1のァニール工程と、
該結晶化された半導体膜に急速熱処理を施す第 2のァニール工程、
とを少なくとも含有する事を特徴とする薄膜トランジスタの製造方法。
24. 前記第 2のァニール工程に於ける熱処理温度を絶対温度で T 〔K〕 にて表し、 熱処理時間を t 〔秒〕 とした時に熱処理温度 T及び熱処理時間 tは
1.72X10— 21 〔秒〕 < t · e x p (— £ZkT)
( ε =3.01[eV] 、 k =8.617X10— 5 [eV/K]： ボルツマン定数）
の関係を満たす事を特徴とする請求の範囲第 23項記載の薄膜トランジスタの製造方 法。
25. 基板上に形成された半導体膜を利用して居る薄膜トランジスタの製造方法に 於いて、
基板上に半導体膜を堆積する半導体膜堆 工程と、
該半導体膜に部分的なレーザ一光照射を ¾り返し行なう第 1のァニール工程と、 該レーザー光照射された半導体膜に急速熟処理を施す第 2のァニール工程、 とを少なくとも含有する事を特徴とする薄膜トランジスタの製造方法。
26. 前記第 2のァニール工程に於ける熱処理温度を絶対温度で T 〔Κ〕 にて表し、 熱処理時間を t 〔秒〕 とした時に熱処理温度 T及び熱処理時間 tは
1.72X10— 21 〔秒〕 < t · e X p (一 ε/kT)
(ε =3.01[eV] 、 k=8.617X10"5[eV/K]： ボルツマン定数）
の関係を満たす事を特徴とする請求の範囲第 26項記載の薄膜トランジスタの製造方 法。
27. 基板上に形成された半導体膜を利用して居る薄膜トランジスタの製造方法に 於いて、
基板上に半導体膜を堆積する半導体膜堆積工程と、
該半導体膜に部分的な高エネルギー光照射を操り返し行なう第 1のァニール工程と、 該高工ネルギ一光照射された半導体膜に急速熱処理を施す第 2のァニール工程、 とを少なくとも含有する事を特徴とする薄膜トランジスタの製造方法。
28. 前記第 2のァニール工程に於ける熱処理温度を絶対温度で T 〔K〕 にて表し、 熱処理時間を t 〔秒〕 とした時に熱処理温度 T及び熱処理時間 tは
1.72X10— 21 〔秒〕 < t · e X p (— T)
(e =3.01[eV] 、 k=8.617Xl(T5[eV/K]： ボルツマン定数）
の関係を満たす事を特徴とする請求の範囲第 27項記載の薄膜トランジスタの製造方
29. 基板上に形成された半導体膜を利用して居る太陽電池の製造方法に於いて、 基板上に半導体膜を堆積する半導体膜堆積工程と、
該半導体膜の一部を溶融結晶化させる処理を繰り返し行なう事で該半導体膜を結晶 化させる第 1のァニール工程と、
該結晶化された半導体膜に急速熱処理を施す第 2のァ二—ル工程、
とを少なくとも含有する事を特徴とする太陽電^の製造方法。
30. 前記第 2のァニール工程に於ける熱処理温度を絶対温度で T 〔Κ〕 にて表し, 熱処理時間を t 〔秒〕 とした時に熱処理温度 T及び熱処理時間 tは
1.72X10— 21 〔秒〕 く t · e x p (- ε/kT)
(ε =3.01[eV] 、 k =8.617X10—5 [eV/K] ： ボルツマン定数）
の関係を満たす事を特徴とする請求の範囲第 29項記載の太陽電池の製造方法。
3 1. 基板上に形成された半導体膜を利用して居る太陽電池の製造方法に於いて、 基板上に半導体膜を堆積する半導体膜堆積工程と、
該半導体膜に部分的なレ一ザ一光照射を繰り返し行なう第 1のァニール工程と、 該レーザー光照射された半導体膜に急速熱処理を施す第 2のァニール工程、 とを少なくとも含有する事を特徴とする太陽電池の製造方法。
32. 前記第 2のァニール工程に於ける熱処理温度を絶対温度で T 〔K〕 にて表し、 熱処理時間を t 〔秒〕 とした時に熱処理温度 T及び熱処理時間 tは
1,72X10— 21 〔秒〕 < t ■ e x p (- ε/kT)
(ε =3.01[eV] 、 k =8.617X10— 5 [eV/K] ： ボルツマン定数）
の関係を満たす事を特徴とする請求の範囲第 3 1項記載の太陽電池の製造方法。
33. 基板上に形成された半導体膜を利用して居る太陽電池の製造方法に於いて、 基板上に半導体膜を堆積する半導体膜堆積工程と、
該半導体膜に部分的な高エネルギー光照射を繰り返し行なう第 1のァニール工程と、 該高エネルギー光照射された半導体膜に急速熱処理を施す第 2のァニール工程、 とを少なくとも含有する事を特徴とする太 電池の製造方法。
34. 前記第 2のァニール工程に於ける^処理温度を絶対温度で T 〔K〕 にて表し、 熱処理時間を t 〔秒〕 とした時に熟処理温度 T及び熱処理時間 tは
1.72X10— 21 〔秒〕 く t · e x p (— c ZkT) (e =3.01[eV] 、 k =8.617X10— 5 [eV/K] ： ボルツマン定数）
の関係を満たす事を特徴とする請求の範囲第 34項記載の太陽電池の製造方法。
35. 基板上に形成された半導体膜を利用して居る太陽電池の製造方法に於いて、 基板上に第 1導電型不純物拡散源を形成する工程と、
該第 1導電型不純物拡散源上に半導体膜を堆積する半導体膜堆積工程と、
該半導体膜表面に第 2導電型不純物拡散源を形成する工程と
該半導体膜に部分的なレーザー光照射を繰り返し行なう第 1のァニール工程と、 該レーザー光照射された半導体膜に急速熱処理を施す第 2のァニール工程、 とを少なくとも含有する事を特徴とする太陽電池の製造方法。
36. 前記第 2のァニール工程に於ける熱処理温度を絶対温度で T 〔K〕 にて表し、 熱処理時間を t 〔秒〕 とした時に熱処理温度 T及び熱処理時間 tは
1.72X10— 21 〔秒〕 < t · e x p (— ε/kT)
( ε =3.01[eV] 、 k=8.617XlO-5[eV K] ： ボルツマン定数）
の関係を満たす事を特徴とする請求の範囲第 35項記載の太陽電池の製造方法。
37. 基板上に形成された半導体膜を利用して居る太陽電池の製造方法に於いて、 半導体膜を堆積する半導体膜堆積工程と、
該半導体膜に部分的なレーザー光照射を橾り返し行なう第 1のァニール工程と、 該レーザー光照射された半導体膜表面に第 2導電型不純物拡散源を形成する工程と 該第 2導電型不純物拡散源を形成された半導体膜に急速熱処理を施す第 2のァ二— ル工程、
とを少なくとも含有する事を特徴とする太陽電池の製造方法。
38. 前記半導体膜堆積工程にて堆積される半導体膜が第 1導電型半導体膜と略真 性の半導体膜の積層膜で有る事を特徴とする請求の範囲第 3 7項記載の太陽電池の製 造方法。
39. 前記第 2のァニール工程に於ける熱処理温度を絶対温度で T 〔Κ〕 にて表し、 熱処理時間を t 〔秒〕 とした時に熱処理温度 T及び熱処理時間 tは
1.72X10— 21 〔秒〕 く t · e x p (- ε/kT)
(ε =3.01[eV] 、 k=8.617X10— 5[eV/K] ： ボルツマン定数）
の関係を満たす事を特徴とする請求の範囲第 3 7項乃至 3 8項記載の太陽電池の製造 方法。
40. 基板上に形成された半導体膜を利用して居る太陽電池の製造方法に於いて、 基板上に第 1導電型不純物拡散源を形成する工程と、
該第 1導電型不純物拡散源上に半導体膜を堆積する半導体膜堆積工程と、
該半導体膜に部分的なレーザー光照射を繰り返し行なう第 1のァニール工程と、 該レ一ザ一光照射された半導体膜表面に第 2導電型不純物拡散源を形成する工程と 該第 2導電型不純物拡散源が形成された半導体膜に急速熱処理を施す第 2のァニー ル工程、
とを少なくとも含有する事を特徴とする太陽電池の製造方法。
4 1. 前記第 2のァニール工程に於ける熱処理温度を絶対温度で T 〔K〕 にて表し、 熱処理時間を t 〔秒〕 とした時に熱処理温度 T及び熱処理時間 tは
1.72X10— 21 〔秒〕 < t · e x p (- ε /k T)
(ε =3.01[eV] 、 k =8.617X10— 5 [eV/K] ： ボルツマン定数）
の関係を満たす事を特徴とする請求の範囲第 4 0項記載の太陽電池の製造方法。
4 2. 基板上に形成された半導体膜を利用して居る太陽電池の製造方法に於いて、 半導体膜を堆積する半導体膜堆積工程と、
該半導体膜に部分的なレーザ一光照射を繰り返し行なう第 1のァニール工程と、 該レーザー光照射された半導体膜表面に第 2導電型半導体膜を堆積する工程と 該第 2導電型半導体膜を堆積された半導体膜に急速熱処理を施す第 2のァニールェ 程、
とを少なくとも含有する事を特徴とする太陽電池の製造方法。
43. 前記半導体膜堆積工程にて堆積される半導体膜が第 1導電型半導体膜と略真 性の半導体膜の積層膜で有る事を特徴とする請求の範囲第 42項記載の太陽電池の製 造方法。
44. 前記第 2のァニール工程に於ける熱処理温度を絶対温度で T 〔K〕 にて表し、 熱処理時間を t 〔秒〕 とした時に熱処理温度 T及び熱処理時間 tは
1.72X10— 21 〔秒〕 < t · e x p (- ε/kT)
(ε =3.01[eV] 、 k=8.617X10_5[eV/K] ： ボルツマン定数）
の関係を満たす事を特徴とする請求の範囲第 42項乃至 43項記載の太陽電池の製造 方法。
45. 基板上に形成された半導体膜を利用して居る太陽電池の製造方法に於いて、 基板上に第 1導電型不純物拡散源を形成する工程と、
該第 1導電型不純物拡散源上に半導体膜を堆積する半導体膜堆積工程と、
該半導体膜に部分的なレ一ザ一光照射を繰り返し行なう第 1のァニール工程と、 該レーザ一光照射された半導体膜表面に第 2導電型半導体膜を堆積する工程と 該第 2導電型半導体膜が形成された半導体膜に急速熱処理を施す第 2のァニールェ 程、
とを少なくとも含有する事を特徴とする太陽電池の製造方法。
46. 前記第 2のァニール工程に於ける熱処理温度を絶対温度で T 〔K〕 にて表し、 熱処理時間を t 〔秒〕 とした時に熱処理温度 T及び熱処理時間 tは
1.72X10— 21 〔秒〕 < t · e X p (— eZk T)
( e =3.0l[eV] 、 k =8,617X10— 5 [eV/K]： ボルツマン定数）
の関係を満たす事を特徴とする請求の範囲第 45項記載の太陽電池の製造方法。
4 7 . 薄膜トランジスタを有するアクティブマトリクス型液晶装置の製造方法におい て、 前記薄膜トランジスタは請求項 2 3、 請求項 2 4、 請求項 2 5、 請求項 2 6、 請 求項 2 7、 請求項 2 8のいずれかに記載の薄膜トランジスタの製造方法により製造さ れた基板を具備することを特徴とするアクティブマトリクス型液晶装置。
PCT/JP1996/001775 1995-06-26 1996-06-26 Method of formation of crystalline semiconductor film, method of production of thin-film transistor, method of production of solar cell, and active matrix type liquid crystal device WO1997001863A1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP53238296A JP4026182B2 (ja) 1995-06-26 1996-06-26 半導体装置の製造方法、および電子機器の製造方法
KR1019970701411A KR100274293B1 (ko) 1995-06-26 1996-06-26 결정성 반도체막 형성방법, 박막 트랜지스터 제조방법, 태양 전지 제조 방법 및 액티브 매트릭스형 액정 장치
US08/776,545 US6066516A (en) 1995-06-26 1996-06-26 Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and method for fabricating solar cells and active matrix liquid crystal devices
US09/400,303 US6455360B1 (en) 1995-06-26 1999-09-21 Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and a method for fabricating solar cells and active matrix liquid crystal devices

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP7/159147 1995-06-26
JP15914795 1995-06-26
JP8/161280 1996-06-21
JP16128096 1996-06-21

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US08/776,545 Continuation US6066516A (en) 1995-06-26 1996-06-26 Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and method for fabricating solar cells and active matrix liquid crystal devices
US09/400,303 Division US6455360B1 (en) 1995-06-26 1999-09-21 Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and a method for fabricating solar cells and active matrix liquid crystal devices

Publications (1)

Publication Number Publication Date
WO1997001863A1 true WO1997001863A1 (en) 1997-01-16

Family

ID=26486031

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1996/001775 WO1997001863A1 (en) 1995-06-26 1996-06-26 Method of formation of crystalline semiconductor film, method of production of thin-film transistor, method of production of solar cell, and active matrix type liquid crystal device

Country Status (5)

Country Link
US (3) US6066516A (ja)
JP (1) JP4026182B2 (ja)
KR (1) KR100274293B1 (ja)
CN (2) CN1089486C (ja)
WO (1) WO1997001863A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032982A (ja) * 2005-09-02 2006-02-02 Semiconductor Energy Lab Co Ltd 薄膜の加熱処理方法
WO2012157298A1 (ja) * 2011-05-17 2012-11-22 株式会社エフティーエル 基板熱処理装置及び基板熱処理方法

Families Citing this family (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6723590B1 (en) 1994-03-09 2004-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for laser-processing semiconductor device
WO1997001863A1 (en) * 1995-06-26 1997-01-16 Seiko Epson Corporation Method of formation of crystalline semiconductor film, method of production of thin-film transistor, method of production of solar cell, and active matrix type liquid crystal device
JP3917698B2 (ja) * 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置
TW466772B (en) * 1997-12-26 2001-12-01 Seiko Epson Corp Method for producing silicon oxide film, method for making semiconductor device, semiconductor device, display, and infrared irradiating device
KR19990058636A (ko) * 1997-12-30 1999-07-15 구자홍 레이저 조사 방법
JPH11212934A (ja) 1998-01-23 1999-08-06 Sony Corp 情報処理装置および方法、並びに提供媒体
JP2000058839A (ja) * 1998-08-05 2000-02-25 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
US6579749B2 (en) * 1998-11-17 2003-06-17 Nec Corporation Fabrication method and fabrication apparatus for thin film transistor
US6410368B1 (en) * 1999-10-26 2002-06-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with TFT
JP4514861B2 (ja) * 1999-11-29 2010-07-28 株式会社半導体エネルギー研究所 レーザ照射装置およびレーザ照射方法および半導体装置の作製方法
KR100660814B1 (ko) * 1999-12-31 2006-12-26 엘지.필립스 엘시디 주식회사 박막트랜지스터의 반도체층 형성방법
US7071041B2 (en) * 2000-01-20 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6872607B2 (en) * 2000-03-21 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2001284252A (ja) * 2000-03-30 2001-10-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7078321B2 (en) 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP3910004B2 (ja) * 2000-07-10 2007-04-25 忠弘 大見 半導体シリコン単結晶ウエーハ
GB2367176A (en) * 2000-09-14 2002-03-27 Sharp Kk Active matrix display and display driver
JP4919546B2 (ja) * 2000-09-18 2012-04-18 東芝モバイルディスプレイ株式会社 多結晶シリコン膜の形成方法
AUPR174800A0 (en) * 2000-11-29 2000-12-21 Australian National University, The Semiconductor processing
US6594446B2 (en) 2000-12-04 2003-07-15 Vortek Industries Ltd. Heat-treating methods and systems
GB2406709A (en) * 2000-12-04 2005-04-06 Vortek Ind Ltd Heat-treating methods and systems
US7151017B2 (en) * 2001-01-26 2006-12-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US6770518B2 (en) * 2001-01-29 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
SG114529A1 (en) * 2001-02-23 2005-09-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6881447B2 (en) * 2002-04-04 2005-04-19 Dielectric Systems, Inc. Chemically and electrically stabilized polymer films
SG114530A1 (en) * 2001-02-28 2005-09-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6830994B2 (en) * 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7253032B2 (en) * 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
JP4854866B2 (ja) * 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW544938B (en) * 2001-06-01 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US20030003242A1 (en) * 2001-06-28 2003-01-02 Apostolos Voutsas Pulse width method for controlling lateral growth in crystallized silicon films
JP4275336B2 (ja) * 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI291729B (en) 2001-11-22 2007-12-21 Semiconductor Energy Lab A semiconductor fabricating apparatus
IL162190A0 (en) * 2001-11-29 2005-11-20 Origin Energy Solar Pty Ltd Semiconductor texturing process
US7133737B2 (en) * 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
US7214573B2 (en) * 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
EP1329946A3 (en) 2001-12-11 2005-04-06 Sel Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including a laser crystallization step
DE10297622B4 (de) * 2001-12-26 2018-06-14 Mattson Technology Inc. Temperaturmessung sowie Verfahren und Systeme zur Wärmebehandlung
JP4011344B2 (ja) * 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6933527B2 (en) 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US6767799B2 (en) * 2001-12-28 2004-07-27 Semiconductor Energy Laboratory Co., Ltd. Laser beam irradiation method
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6841797B2 (en) 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
US6847050B2 (en) 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
JP4326756B2 (ja) 2002-07-04 2009-09-09 株式会社半導体エネルギー研究所 ドーピング方法、ドーピング装置の制御システム、およびドーピング装置
US7453129B2 (en) * 2002-12-18 2008-11-18 Noble Peak Vision Corp. Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry
US7589380B2 (en) * 2002-12-18 2009-09-15 Noble Peak Vision Corp. Method for forming integrated circuit utilizing dual semiconductors
AU2003287837A1 (en) 2002-12-20 2004-07-14 Vortek Industries Ltd Methods and systems for supporting a workpiece and for heat-treating the workpiece
US7083694B2 (en) * 2003-04-23 2006-08-01 Integrated Materials, Inc. Adhesive of a silicon and silica composite particularly useful for joining silicon parts
US20040213705A1 (en) 2003-04-23 2004-10-28 Blencoe James G. Carbonation of metal silicates for long-term CO2 sequestration
JP2005072264A (ja) * 2003-08-25 2005-03-17 Seiko Epson Corp トランジスタの製造方法、トランジスタ、回路基板、電気光学装置及び電子機器
JP5630935B2 (ja) 2003-12-19 2014-11-26 マトソン テクノロジー、インコーポレイテッド 工作物の熱誘起運動を抑制する機器及び装置
JP2005217262A (ja) * 2004-01-30 2005-08-11 Matsushita Electric Ind Co Ltd 化合物半導体装置の製造方法
US7781947B2 (en) * 2004-02-12 2010-08-24 Mattson Technology Canada, Inc. Apparatus and methods for producing electromagnetic radiation
KR100623251B1 (ko) * 2004-02-19 2006-09-18 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법 및 이를 사용하여제조되는 다결정 실리콘을 사용하는 박막 트랜지스터
US7459379B2 (en) * 2004-03-26 2008-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20050237895A1 (en) 2004-04-23 2005-10-27 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and method for manufacturing semiconductor device
KR20050113294A (ko) * 2004-05-25 2005-12-02 삼성전자주식회사 다결정 실리콘 박막 구조체 및 그 제조 방법 및 이를이용하는 ｔｆｔ의 제조방법
KR100666563B1 (ko) * 2004-07-05 2007-01-09 삼성에스디아이 주식회사 반도체 장치의 제조 방법 및 이 방법에 의하여 제조되는반도체 장치
US7442631B2 (en) * 2005-02-10 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Doping method and method of manufacturing field effect transistor
US7071042B1 (en) * 2005-03-03 2006-07-04 Sharp Laboratories Of America, Inc. Method of fabricating silicon integrated circuit on glass
US7279721B2 (en) 2005-04-13 2007-10-09 Applied Materials, Inc. Dual wavelength thermal flux laser anneal
US7811892B2 (en) * 2005-10-11 2010-10-12 United Microelectronics Corp. Multi-step annealing process
US20070117287A1 (en) * 2005-11-23 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
KR100749010B1 (ko) * 2005-12-26 2007-08-13 (주)포인트엔지니어링 투명기판을 이용한 다결정 실리콘 박막 제조 방법 및 장치
TW200741297A (en) * 2006-04-28 2007-11-01 Innolux Display Corp Liquid crystal panel, liquid crystal display device and mobile telephone
JP5967859B2 (ja) * 2006-11-15 2016-08-10 マトソン テクノロジー、インコーポレイテッド 熱処理中の被加工物を支持するシステムおよび方法
KR100885716B1 (ko) * 2007-04-03 2009-02-26 경희대학교 산학협력단 실리콘 슬러리를 이용한 태양전지 및 그 제조방법
DE102007063786B3 (de) 2007-04-16 2022-09-15 Infineon Technologies Ag Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper
US20090029031A1 (en) * 2007-07-23 2009-01-29 Tyler Lowrey Methods for forming electrodes in phase change memory devices
US8441018B2 (en) * 2007-08-16 2013-05-14 The Trustees Of Columbia University In The City Of New York Direct bandgap substrates and methods of making and using
WO2009035421A1 (en) * 2007-09-14 2009-03-19 Laserresearch (S) Pte Ltd Single laser system for manufacture of thin film solar cell
JP5511173B2 (ja) * 2007-10-10 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8455331B2 (en) 2007-10-10 2013-06-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20090101209A1 (en) * 2007-10-19 2009-04-23 Guardian Industries Corp. Method of making an antireflective silica coating, resulting product, and photovoltaic device comprising same
JP5503876B2 (ja) * 2008-01-24 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の製造方法
US20090223549A1 (en) * 2008-03-10 2009-09-10 Calisolar, Inc. solar cell and fabrication method using crystalline silicon based on lower grade feedstock materials
CN102089873A (zh) 2008-05-16 2011-06-08 加拿大马特森技术有限公司 工件破损防止方法及设备
US8314369B2 (en) * 2008-09-17 2012-11-20 Applied Materials, Inc. Managing thermal budget in annealing of substrates
KR101199301B1 (ko) 2008-12-05 2012-11-09 한국전자통신연구원 확산 영역을 포함하는 화합물 반도체 소자의 형성 방법
EP2219231A1 (en) * 2009-02-12 2010-08-18 Excico France Method and apparatus for irradiating a photovoltaic material surface by laser energy
US20110086462A1 (en) * 2009-10-08 2011-04-14 Ovshinsky Stanford R Process for Manufacturing Solar Cells including Ambient Pressure Plasma Torch Step
US8399808B2 (en) 2010-10-22 2013-03-19 Ultratech, Inc. Systems and methods for forming a time-averaged line image
US8026519B1 (en) 2010-10-22 2011-09-27 Ultratech, Inc. Systems and methods for forming a time-averaged line image
US8938993B2 (en) * 2010-11-30 2015-01-27 Ut-Battelle, Llc Glass strengthening and patterning methods
US9276142B2 (en) * 2010-12-17 2016-03-01 First Solar, Inc. Methods for forming a transparent oxide layer for a photovoltaic device
TWI566300B (zh) 2011-03-23 2017-01-11 斯克林集團公司 熱處理方法及熱處理裝置
US9302348B2 (en) 2011-06-07 2016-04-05 Ultratech Inc. Ultrafast laser annealing with reduced pattern density effects in integrated circuit fabrication
US8309474B1 (en) 2011-06-07 2012-11-13 Ultratech, Inc. Ultrafast laser annealing with reduced pattern density effects in integrated circuit fabrication
US20130045560A1 (en) * 2011-08-16 2013-02-21 Kenneth P. MacWilliams Techniques and systems for fabricating anti-reflective and passivation layers on solar cells
KR101902887B1 (ko) * 2011-12-23 2018-10-01 엘지전자 주식회사 태양 전지의 제조 방법
US8546805B2 (en) 2012-01-27 2013-10-01 Ultratech, Inc. Two-beam laser annealing with improved temperature performance
US8501638B1 (en) 2012-04-27 2013-08-06 Ultratech, Inc. Laser annealing scanning methods with reduced annealing non-uniformities
SG10201503478UA (en) 2012-06-11 2015-06-29 Ultratech Inc Laser annealing systems and methods with ultra-short dwell times
US9558973B2 (en) 2012-06-11 2017-01-31 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
US9490128B2 (en) 2012-08-27 2016-11-08 Ultratech, Inc. Non-melt thin-wafer laser thermal annealing methods
CN103400765B (zh) * 2013-07-05 2016-12-28 昆山龙腾光电有限公司 氧化物薄膜晶体管的制造方法
US20150111341A1 (en) * 2013-10-23 2015-04-23 Qualcomm Incorporated LASER ANNEALING METHODS FOR INTEGRATED CIRCUITS (ICs)
US9343307B2 (en) 2013-12-24 2016-05-17 Ultratech, Inc. Laser spike annealing using fiber lasers
JP6193305B2 (ja) 2014-07-29 2017-09-06 ウルトラテック インク 高性能線形成光学システム及び方法
US10083843B2 (en) 2014-12-17 2018-09-25 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
JP6738169B2 (ja) * 2016-03-11 2020-08-12 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスおよびその製造方法
WO2018008071A1 (ja) * 2016-07-04 2018-01-11 三菱電機株式会社 太陽電池セルの評価用基板および太陽電池セルの評価方法
US11182670B2 (en) 2017-11-16 2021-11-23 International Business Machines Corporation Thin-film large-area classifier
US12009451B2 (en) 2018-07-30 2024-06-11 mPower Technology, Inc. In-situ rapid annealing and operation of solar cells for extreme environment applications
FR3113183B1 (fr) 2020-07-31 2022-07-08 Commissariat Energie Atomique PROCEDE DE FORMATION DE CONTACTS OHMIQUES, NOTAMMENT DE TYPE Ni(GeSn) METTANT EN ŒUVRE UN RECUIT LASER

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04100210A (ja) * 1990-08-18 1992-04-02 Seiko Epson Corp 半導体装置の製造方法
JPH04298020A (ja) * 1991-03-26 1992-10-21 Toshiba Corp シリコン薄膜結晶の製造方法
JPH08107067A (ja) * 1995-06-12 1996-04-23 Sony Corp 半導体薄膜の形成方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770481B2 (ja) * 1985-10-30 1995-07-31 ソニー株式会社 シリコン半導体層の形成方法
JPH0691008B2 (ja) * 1986-12-16 1994-11-14 日本電気株式会社 Ｓｏｉ基板の製造方法
JP3210313B2 (ja) * 1989-08-11 2001-09-17 ソニー株式会社 多結晶シリコン薄膜の特性改善方法
JPH03178124A (ja) * 1989-12-07 1991-08-02 Fujitsu Ltd 半導体装置の製造方法
JPH03292719A (ja) * 1990-04-10 1991-12-24 Seiko Epson Corp シリコン半導体層の形成方法
JPH05129332A (ja) * 1991-11-06 1993-05-25 Fujitsu Ltd 薄膜トランジスタの製造方法
JP3178124B2 (ja) 1992-11-19 2001-06-18 凸版印刷株式会社 化粧シートの製造方法
JPH0828337B2 (ja) * 1993-01-20 1996-03-21 日本電気株式会社 半導体薄膜の製造方法
US6074901A (en) * 1993-12-03 2000-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for crystallizing an amorphous silicon film and apparatus for fabricating the same
JP3221473B2 (ja) * 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5968753A (en) * 1994-06-14 1999-10-19 Nexell Therapeutics, Inc. Positive and positive/negative cell selection mediated by peptide release
CN1274009C (zh) * 1994-06-15 2006-09-06 精工爱普生株式会社 薄膜半导体器件的制造方法
WO1997001863A1 (en) * 1995-06-26 1997-01-16 Seiko Epson Corporation Method of formation of crystalline semiconductor film, method of production of thin-film transistor, method of production of solar cell, and active matrix type liquid crystal device
US5827773A (en) * 1997-03-07 1998-10-27 Sharp Microelectronics Technology, Inc. Method for forming polycrystalline silicon from the crystallization of microcrystalline silicon
KR100234895B1 (ko) * 1997-05-12 1999-12-15 구본준 비정질 실리콘의 결정화 방법
US6121660A (en) * 1997-09-23 2000-09-19 Semiconductor Energy Laboratory Co., Ltd. Channel etch type bottom gate semiconductor device
US6194669B1 (en) 1999-02-05 2001-02-27 Trw Inc. Solder ball grid array for connecting multiple millimeter wave assemblies

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04100210A (ja) * 1990-08-18 1992-04-02 Seiko Epson Corp 半導体装置の製造方法
JPH04298020A (ja) * 1991-03-26 1992-10-21 Toshiba Corp シリコン薄膜結晶の製造方法
JPH08107067A (ja) * 1995-06-12 1996-04-23 Sony Corp 半導体薄膜の形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032982A (ja) * 2005-09-02 2006-02-02 Semiconductor Energy Lab Co Ltd 薄膜の加熱処理方法
WO2012157298A1 (ja) * 2011-05-17 2012-11-22 株式会社エフティーエル 基板熱処理装置及び基板熱処理方法
JPWO2012157298A1 (ja) * 2011-05-17 2014-07-31 高木　幹夫 基板熱処理装置及び基板熱処理方法

Also Published As

Publication number Publication date
CN1157056A (zh) 1997-08-13
KR970705831A (ko) 1997-10-09
JP4026182B2 (ja) 2007-12-26
KR100274293B1 (ko) 2001-01-15
US20020146868A1 (en) 2002-10-10
US6746903B2 (en) 2004-06-08
US6455360B1 (en) 2002-09-24
CN1395289A (zh) 2003-02-05
CN1180457C (zh) 2004-12-15
CN1089486C (zh) 2002-08-21
US6066516A (en) 2000-05-23

Similar Documents

Publication Publication Date Title
WO1997001863A1 (en) Method of formation of crystalline semiconductor film, method of production of thin-film transistor, method of production of solar cell, and active matrix type liquid crystal device
JP4663037B2 (ja) 酸化珪素膜の製造方法
US6323069B1 (en) Method of manufacturing a thin film transistor using light irradiation to form impurity regions
KR100333153B1 (ko) 반도체장치제작방법
KR100375289B1 (ko) 반도체장치와표시장치및그들의제조방법
US20020055207A1 (en) Method for fabricating thin-film transistor
JP3999138B2 (ja) 半導体装置の製造方法、表示装置の製造方法、および電子機器の製造方法
KR100398829B1 (ko) 다결정반도체박막의작성방법
JPH0794756A (ja) 半導体装置の作製方法
JP3924828B2 (ja) 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法
JP3431681B2 (ja) 半導体回路の作製方法
JPH0974201A (ja) 薄膜トランジスタの製造方法及び液晶ディスプレイ
JP3361670B2 (ja) 半導体装置およびその製造方法
JP3202687B2 (ja) 半導体装置の作製方法
JP2759411B2 (ja) 半導体装置およびその作製方法
JP3109650B2 (ja) 薄膜トランジスタの製造方法
JPH0878690A (ja) 半導体回路
JP3202688B2 (ja) 半導体装置の作製方法
JP4547857B2 (ja) トランジスタの製造方法
JP3408242B2 (ja) 半導体装置の作製方法
JP3393863B2 (ja) 半導体装置の作成方法
JP3393857B2 (ja) 半導体装置の作製方法
JP2002270843A (ja) 薄膜トランジスタの製造方法、不純物の活性化方法及び薄膜トランジスタ
JP2002237598A (ja) 薄膜トランジスタの製造方法
JP2003273015A (ja) 半導体装置作製方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 96190679.0

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

WWE Wipo information: entry into national phase

Ref document number: 08776545

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1019970701411

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1019970701411

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1019970701411

Country of ref document: KR