[go: up one dir, main page]

CN1180457C - 半导体器件的制造方法和电子设备的制造方法 - Google Patents

半导体器件的制造方法和电子设备的制造方法 Download PDF

Info

Publication number
CN1180457C
CN1180457C CNB011374861A CN01137486A CN1180457C CN 1180457 C CN1180457 C CN 1180457C CN B011374861 A CNB011374861 A CN B011374861A CN 01137486 A CN01137486 A CN 01137486A CN 1180457 C CN1180457 C CN 1180457C
Authority
CN
China
Prior art keywords
semiconductor film
heat treatment
sec
substrate
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011374861A
Other languages
English (en)
Other versions
CN1395289A (zh
Inventor
宫坂光敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1395289A publication Critical patent/CN1395289A/zh
Application granted granted Critical
Publication of CN1180457C publication Critical patent/CN1180457C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02466—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02477—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/128—Annealing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Photovoltaic Devices (AREA)

Abstract

一种半导体器件的制造方法，其特征在于，具有：在基板上淀积半导体膜的半导体膜淀积工艺，反复进行使该半导体膜的一部分熔融结晶化处理，从而使该半导体膜的实质上整个领域进行结晶的第1退火工艺，对该已结晶的半导体膜施行快速热处理的第2退火工艺，对该已结晶的半导体膜施行电路图案形成工艺，以及形成与最终得到的晶体性半导体连接的电极的电极形成工艺。

Description

半导体器件的制造方法和电子设备的制造方法
技术领域
本发明涉及一种晶体性半导体膜的形成方法，和利用这些晶体性半导体膜的薄膜晶体管、有源阵列型液晶装置及太阳能电池的制造方法。
背景技术
多晶硅等的半导体膜，正广泛利用于薄膜晶体管(在本说明书中，以下称为TFT)和太阳能电池。这些半导体装置的性能，强烈地依赖于构成该半导体装置有源区的半导体膜好坏。不言而喻，如能获得高质量的半导体膜，随之就可获得高性能的半导体装置。例如，可以获得用于液晶显示装置等多晶硅薄膜晶体管(Poly-Si TFT)中的优良多晶硅(poly-Si)膜质有较高开关工作速度的良好TFT。并且，若光吸收效率无显著不同，可获得用结晶率高的半导体膜的较高能量转换效率的太阳能电池。在很多的工业领域范围正强烈需要这种高质量晶体性半导体膜。
然而，形成这种高质量半导体膜一般相当困难，而且存在很多限制。在TFT领域，在工艺最高温度约1000℃的高温处理下制成晶体管并形成迁移率比较高的多晶硅膜。因而，对可制成半导体膜或半导体装置的基板，受该基板能经受高温热过程的耐热性制约。而且最近的poly-Si TFT全部都在价格昂贵的小石英玻璃基板上制成。同样理由，通常把非晶质硅(α-Si)用于太阳能电池。
以这样的情况作为背景，正进行各种研究在尽可能的低温下形成高质量半导体膜的方法。作为第一种方法就是固相生长法。该方法是在基板上形成α-Si膜后，在温度约600C下对该硅膜进行约十个小时以上的热处理，把以前的α-Si膜改质为poly-Si膜。作为第二种方法，可以认为是激光结晶法。就该方法来说，首先淀积α-Si膜，然后把激光照射到α-Si膜上而进行硅膜结晶化。
然而，现有技术的第一种方法(固相生长法)，必须进行十多小时的长时间热处理，存在生产性极差的那样的问题。并且，在该方法中，由于长时间加热整个基板而引起，基板热变形成为大问题，就发生实际上不能使用便宜的大型玻璃基板的问题。对现有技术的第二种方法(激光结晶法)来说，如激光照射能量低，就不能进行结晶，另一方面，如能量高，又损伤到半导体膜，就存在任何照射条件下也不能满足进行膜高质量结晶化的问题。进而还知道，每次激光照射的结晶性有离散大的问题。其结果，即使使这种半导体膜适用于TFT，也不能得到良好的晶体管特性。
在这里，让我们研究把现有技术的第二种方法(激光结晶法)和第一种方法的变形(炉热处理)进行组合的第三种方法。这是进行半导体膜激光结晶化后，将热处理温度设定在比固相生长法低(从约450℃到约550℃)，而且对半导体膜施行热处理，其处理时间也缩短了(从1小时到5小时)。然而这种方法，本质上仍带有第一种方法同样的问题。就是，即使将热处理温度降到约450C，也因为约需要连续进行几小时以上的热处理，所以生产性依然恶劣，而基板的热变形仍不能忽视。
发明内容
因此，本发明旨在解决上述各问题，其目的在于提供一种对基板不会施加大的热应力，且具有高生产性并形成高质量晶体性半导体膜的方法，以及利用该方法，制造高性能薄膜晶体管或太阳能电池的方法。
为解决上述问题，本发明，在基板上形成结晶性半导体膜的方法中，其特征在于，具有：在基板上淀积半导体膜的半导体膜淀积工艺、反复进行使该半导体膜的一部分熔融结晶化处理而使该半导体膜结晶的第1退火工艺、以及对该已结晶半导体膜施行快速热处理(rapidthermal anneal)的第2退火工艺。这时，把上述第2退火工艺的热处理温度表示为绝对温度T[K]，设热处理时间为t时，则热处理温度T与热处理时间t，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)
(ε＝3.01[eV]、k＝8.617×10-5[eV/K]：波尔兹曼常数)或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)或者，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)＜4.63×10-14[秒]或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)＜4.63×10-14[秒]或者，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)＜1.09×10-15[秒]或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)＜1.09×10-15[秒]又满足以上2式时，基板为玻璃，其特征在于热处理温度T在该玻璃基板的应变点以下。进而，其特征在于热处理时间t在300秒以下，其特征还在于热处理时间t在180秒以下。
并且本发明，在基板上形成结晶性半导体膜的方法中，其特征在于，具有：在基板上淀积半导体膜的半导体膜淀积工艺、对该半导体膜反复进行局部激光照射的第1退火工艺、及对该激光照射过的半导体膜施行快速热处理的第2退火工艺。这时，将上述第2退火工艺的热处理温度表示为绝对温度T[K]，设热处理时间为t(秒)时，则热处理温度T与热处理时间t，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)
(ε＝3.01[eV]、k＝8.617×10-5[eV/K]：波尔兹曼常数)或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)或者，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)＜4.63×10-14[秒]或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)＜4.63×10-14[秒]或者，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)＜1.09×10-15[秒]或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)＜1.09×10-15[秒]又满足以上2式时，基板为玻璃，其特征在于热处理温度T在该玻璃基板的应变点以下。进而，其特征在于热处理时间t在300秒以下，其特征还在于热处理时间t在180秒以下。
并且本发明，在基板上形成结晶性半导体膜的方法中，其特征在于，具有：在基板上淀积半导体膜的半导体膜淀积工艺、对该半导体膜反复进行局部高能光照射的第1退火工艺、及对该高能光照射过的半导体膜施行快速热处理的第2退火工艺。这时，将上述第2退火工艺的热处理温度表示为绝对温度T[K]，设热处理时间为t〔秒〕时，则热处理温度T与热处理时间t，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)
(ε＝3.01[eV]、k＝8.617×10-5[eV/K]：波尔兹曼常数)或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)或者，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)＜4.63×10-14[秒]或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)＜4.63×10-14[秒]或者，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)＜1.09×10-15[秒]或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)＜1.09×10-15[秒]又满足以上2式时，基板为玻璃，其特征在于热处理温度T在该玻璃基板的应变点以下。进而，其特征在于热处理时间t在300秒以下，其特征还在于热处理时间t在180秒以下。
并且本发明，在利用基板上所形成半导体膜的薄膜晶体管制造方法中，其特征在于，至少包括：在基板上淀积半导体膜的半导体膜淀积工艺、反复进行使该半导体膜的一部分熔融结晶化处理而使该半导体膜结晶的第1退火工艺、及对该已结晶半导体膜施行快速热处理的第2退火工艺。这时，将上述第2退火工艺的热处理温度表示为绝对温度T[K]，设热处理时间为t〔秒〕时，则热处理温度T与热处理时间t，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)
(ε＝3.01[eV]、k＝8.617×10-5[eV/K]：波尔兹曼常数)或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)或者，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)＜4.63×10-14[秒]或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)＜4.63×10-14[秒]或者，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)＜1.09×10-15[秒]或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)＜1.09×10-15[秒]又满足以上2式时，基板为玻璃，其特征在于热处理温度T在该玻璃基板的应变点以下。进而，其特征在于热处理时间t在300秒以下，其特征还在于热处理时间t在180秒以下。
并且本发明，在利用基板上所形成半导体膜的薄膜晶体管制造方法中，其特征在于，至少包括：在基板上淀积半导体膜的半导体膜淀积工艺、对该半导体膜反复进行局部激光照射的第1退火工艺、及对该激光照射过的半导体膜施行快速热处理的第2退火工艺。这时，将上述第2退火工艺的热处理温度表示为绝对温度T[K]，设热处理时间为t〔秒〕时，则热处理温度T与热处理时间t，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)
(ε＝3.01[eV]、k＝8.617×10-5[eV/K]：波尔兹曼常数)或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)或者，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)＜4.63×10-14[秒]或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)＜4.63×10-14[秒]或者，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)＜1.09×10-15[秒]或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)＜1.09×10-15[秒]又满足以上2式时，基板为玻璃，其特征在于热处理温度T在该玻璃基板的应变点以下。进而，其特征在于热处理时间t在300秒以下，其特征还在于热处理时间t在180秒以下。
并且本发明，在利用基板上所形成半导体膜的薄膜晶体管制造方法中，其特征在于，至少包括：在基板上淀积半导体膜的半导体膜淀积工艺、对该半导体膜反复进行局部高能光照射的第1退火工艺、及对该高能光照射过的半导体膜施行快速热处理的第2退火工艺。这时，将上述第2退火工艺的热处理温度表示为绝对温度T[K]，设热处理时间为t〔秒〕时，则热处理温度T与热处理时间t，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)
(ε＝3.01[eV]、k＝8.617×10-5[eV/K]：波尔兹曼常数)或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)或者，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)＜4.63×10-14[秒]或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)＜4.63×10-14[秒]或者，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)＜1.09×10-15[秒]或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)＜1.09×10-15[秒]又满足以上2式时，基板为玻璃，其特征在于热处理温度T在该玻璃基板的应变点以下。进而，其特征在于热处理时间t在300秒以下，其特征还在于热处理时间t在180秒以下。
并且本发明，在利用基板上所形成半导体膜的太阳能电池制造方法中，其特征在于，至少包括：在基板上淀积半导体膜的半导体膜淀积工艺、反复进行使该半导体膜的一部分熔融结晶化处理而使该半导体膜结晶的第1退火工艺、及对该已结晶半导体膜施行快速热处理的第2退火工艺。这时，将上述第2退火工艺的热处理温度表示为绝对温度T[K]，设热处理时间为t〔秒〕时，则热处理温度T与热处理时间t，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)
(ε＝3.01[eV]、k＝8.617×10-5[eV/K]：波尔兹曼常数)或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)或者，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)＜4.63×10-14[秒]或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)＜4.63×10-14[秒]或者，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)＜1.09×10-15[秒]或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)＜1.09×10-15[秒]又满足以上2式时，基板为玻璃，其特征在于热处理温度T在该玻璃基板的应变点以下。进而，其特征在于热处理时间t在300秒以下，其特征还在于热处理时间t在180秒以下。
并且本发明，在利用基板上所形成半导体膜的太阳能电池制造方法中，其特征在于，至少包括：在基板上淀积半导体膜的半导体膜淀积工艺、对该半导体膜反复进行局部激光照射的第1退火工艺、及对该激光照射过的半导体膜施行快速热处理的第2退火工艺。这时，将上述第2退火工艺的热处理温度表示为绝对温度T[K]，设热处理时间为t〔秒〕时，则热处理温度T与热处理时间t，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)
(ε＝3.01[eV]、k＝8.617×10-5[eV/K]：波尔兹曼常数)或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)或者，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)＜4.63×10-14[秒]或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)＜4.63×10-14[秒]或者，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)＜1.09×10-15[秒]或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)＜1.09×10-15[秒]又满足以上2式时，基板为玻璃，其特征在于热处理温度T在该玻璃基板的应变点以下。进而，其特征在于热处理时间t在300秒以下，其特征还在于热处理时间t在180秒以下。
并且本发明，在利用基板上所形成半导体膜的太阳能电池制造方法中，其特征在于，至少包括：在基板上淀积半导体膜的半导体膜淀积工艺、对该半导体膜反复进行局部高能光照射的第1退火工艺、及对该高能光照射过的半导体膜施行快速热处理的第2退火工艺。这时，将上述第2退火工艺的热处理温度表示为绝对温度T[K]，设热处理时间为t〔秒〕时，则热处理温度T与热处理时间t，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)
(ε＝3.01[eV]、k＝8.617×10-5[eV/K]：波尔兹曼常数)或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)或者，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)＜4.63×10-14[秒]或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)＜4.63×10-14[秒]或者，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)＜1.09×10-15[秒]或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)＜1.09×10-15[秒]又满足以上2式时，基板为玻璃，其特征在于热处理温度T在该玻璃基板的应变点以下。进而，其特征在于热处理时间t在300秒以下，其特征还在于热处理时间t在180秒以下。
并且本发明，在利用基板上所形成半导体膜的太阳能电池制造方法中，其特征在于，至少包括：在基板上形成第1导电型杂质扩散源工艺、在第1导电型杂质扩散源上淀积半导体膜的半导体膜淀积工艺、在该半导体膜表面形成第2导电型杂质扩散源的工艺、对该半导体膜反复进行局部激光照射的第1退火工艺、及对该激光照射过的半导体膜施行快速热处理的第2退火工艺。这时，将上述第2退火工艺的热处理温度表示为绝对温度T[K]，设热处理时间为t〔秒〕时，则热处理温度T与热处理时间t，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)
(ε＝3.01[eV]、k＝8.617×10-5[eV/K]：波尔兹曼常数)或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)或者，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)＜4.63×10-14[秒]或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)＜4.63×10-14[秒]或者，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)＜1.09×10-15[秒]或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)＜1.09×10-15[秒]
并且本发明，在利用基板上所形成半导体膜的太阳能电池制造方法中，其特征在于，至少包括：在基板上淀积半导体膜的半导体膜淀积工艺、对该半导体膜反复进行局部激光照射的第1退火工艺、及在该激光照射过的半导体膜表面形成第2导电型杂质扩散源的工艺和对形成第2导电型杂质扩散源的半导体膜，施行快速热处理的第2退火工艺。在这里，其特征还在于，上述半导体膜淀积工艺中所淀积的半导体膜为第1导电型半导体膜，是大致本征半导体膜的叠层膜。这时，将上述第2退火工艺的热处理温度表示为绝对温度T[K]，设热处理时间为t〔秒〕时，则热处理温度T与热处理时间t，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)
(ε＝3.01[eV]、k＝8.617×10-5[eV/K]：波尔兹曼常数)或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)或者，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)＜4.63×10-14[秒]或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)＜4.63×10-14[秒]或者，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)＜1.09×10-15[秒]或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)＜1.09×10-15[秒]
并且本发明，在利用基板上所形成半导体膜的太阳能电池制造方法中，其特征在于，至少包括：在基板上形成第1导电型杂质扩散源的工艺、在该第1导电型杂质扩散源上淀积半导体膜的半导体膜淀积工艺、对该半导体膜反复进行局部激光照射的第1退火工艺、及在该激光照射过的半导体膜表面形成第2导电型杂质扩散源的工艺和对形成第2导电型杂质扩散源的半导体膜，施行快速热处理的第2退火工艺。这时，将上述第2退火工艺的热处理温度表示为绝对温度T[K]，设热处理时间为t〔秒〕时，则热处理温度T与热处理时间t，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)
(ε＝3.01[eV]、k＝8.617×10-5[eV/K]：波尔兹曼常数)或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)或者，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)＜4.63×10-14[秒]或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)＜4.63×10-14[秒]或者，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)＜1.09×10-15[秒]或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)＜1.09×10-15[秒]
并且本发明，在利用基板上所形成半导体膜的太阳能电池制造方法中，其特征在于，至少包括：淀积半导体膜的半导体膜淀积工艺、对该半导体膜反复进行局部激光照射的第1退火工艺、及在该激光照射过的半导体膜表面淀积第2导电型半导体膜的工艺和对淀积第2导电型半导体膜的半导体膜，施行快速热处理的第2退火工艺。在这里，其特征还在于，上述半导体膜淀积工艺中所淀积的半导体膜为第1导电型半导体膜，是大致本征半导体膜的叠层膜。这时，将上述第2退火工艺的热处理温度表示为绝对温度T[K]，设热处理时间为t〔秒〕时，则热处理温度T与热处理时间t，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)
(ε＝3.01[eV]、k＝8.617×10-5[eV/K]：波尔兹曼常数)或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)或者，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)＜4.63×10-14[秒]或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)＜4.63×10-14[秒]或者，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)＜1.09×10-15[秒]或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)＜1.09×10-15[秒]
并且本发明，在利用基板上所形成半导体膜的太阳能电池制造方法中，其特征在于，至少包括：在基板上形成第1导电型杂质扩散源的工艺、在该第1导电型杂质扩散源上淀积半导体膜的半导体膜淀积工艺、对该半导体膜反复进行局部激光照射的第1退火工艺、及在该激光照射过的半导体膜表面形成第2导电型半导体膜的工艺和对形成第2导电型半导体膜的半导体膜，施行快速热处理的第2退火工艺。这时，将上述第2退火工艺的热处理温度表示为绝对温度T[K]，设热处理时间为t〔秒〕时，则热处理温度T与热处理时间t，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)
(ε＝3.01[eV]、k＝8.617×10-5[eV/K]：波尔兹曼常数)或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)或者，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)＜4.63×10-14[秒]或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)＜4.63×10-14[秒]或者，其特征在于满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)＜1.09×10-15[秒]或者，其特征在于满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)＜1.09×10-15[秒]
并且本发明，在具有薄膜晶体管的有源阵列型液晶装置中，其特征在于，具有用上述记载的薄膜晶体管制造方法所制造的基板。
下面参照附图，详细叙述本发明的基本原理和方案。
(1、本发明申请的基本原理)
在本发明中，在玻璃等基板上淀积以硅膜为代表的半导体膜后，在远比基板表面小的面积的半导体膜一部分上，反复照射激光或高能光(第1退火工艺)。由于这些光的照射或能束照射等供给的能量而进行半导体膜结晶。若所供给的能量足够高，则其照射部分的半导体膜部分熔融后，经冷却固化过程而结晶。(本申请将这种现象称为熔融结晶。)
因此，如果供给能量熔融结晶即使不足，或相当高的能量，在不到几秒钟的极短时间内就会以固相方式进行结晶。(极短时间固相生长法：称为VST-SPC法。)任何结晶方法结晶结束后的半导体膜也不可能成为完美的结晶状态。即，晶粒与晶粒之间还残留着很多非晶质成分(不完美结晶、结晶率低)，不仅仅存在于晶粒内的各半导体构成原子(例如Si原子)的晶体阵点(内部应力强的，在晶粒内存在不成对的耦合对(悬挂键))，或晶粒与晶粒之间晶界紊乱不规则(形成不规则晶界)。结晶率低的不完美晶体基本上是因能量不足造成，所以采用VST-SPC法等容易发生。由于这时的电气的等效电路可看成是晶体成分与非晶质成分的的串联，所以非晶质成分的电特性(载流子寿命或迁移率)成为决定全体电特性的特性。若非晶质成分多，则相当多的电特性接近非晶质特性，作为晶体性半导体膜就变为不满意的膜。快速冷却固化的熔融结晶容易发生第二种的从原子阵点的偏移。用通常激光照射的熔融结晶，其冷却固化过程的持续时间最大限度从约100ns到约1μs。这样短时间的结晶，原子不能到达正确的点阵位置，其状态就被固定完了。在这样的半导体膜内，从正点阵位置大偏移的原子就成为不成对的耦合对，在能带图的禁带中央附近成为俘获能级(深能级)。一方面，仅仅自正点阵位置偏移的原子变为潜在的不成对的耦合对，在禁带中的导带或价带近处会形成俘获能级(浅能级)。因而，在这种半导体膜中，本来应该自由的电子或空穴由于被这些能级俘获，所以实际的载流子(导带的电子或价带的空穴)浓度减少了。进而载流子因偏移原子而发生散射，所以迁移率等下降也是无可奈何的。第三种的不规则晶界，或在熔融结晶法，或在VST-SPC法中，对哪一种也再三进行观测。多晶膜的晶界，主要分成这里所述的不规则晶界和对应晶界两种。就不规则晶界而言，照其名称表示的样子，完全看不到晶界的规律性，一面存在着三配位缺陷(悬挂键)或五配位缺陷(浮空键)，一面析出氧等杂质元素。从而，不规则晶界既容易形成许多深能级，又容易形成许多浅能级，并且晶界势能变高。因此，对应晶界是具有二维周期性的比较干净的晶界，悬挂键重配置，并且五元环或七元环的集合体形成晶界。(因而在晶界上悬挂键不多。)因为在禁带内未形成深能级，而使晶界势能变低。在多晶体不能避免的晶界中，就这样地存在好晶界(对应晶界)和坏晶界(不规则晶界)。用激光或高能光照射的熔融结晶法或VST-SPC法所得的晶体膜，或多或少包含三类问题(结晶不完美、从正阵点偏移及不规则晶界)，所以不可能制成优质的半导体膜。在这里，本发明在第1退火工艺结束后，施行快速热处理(RTA)，解决了上述三类问题，并获得高质量半导体膜(第2退火工艺)。
代表快速热处理的第2退火工艺和激光照射等的第1退火工艺的共同点是，处理面积(在第1退火工艺中，照射着激光或高能光等的部分面积，都不到基板面积的约1％。在第2退火工艺中，照射RTA光部分的面积，也都不到基板面积的约5％。)两者与基板面积相比足够小，并且其处理时间(一次连续处理半导体膜中的一点的期间，在第1退火中从约10ns到约10ms，而在第2退火中从约100ms到约300s)即使长的也是短短约几分钟以内。制成这种构成，可使整个基板遭受的热应力最小，其结果当然能实现使用便宜通用的玻璃基板。而且，这样短时间工艺也容易提高生产性。如第1退火工艺和第2退火工艺的处理面积不到总面积的约5％，即使利用便宜的通用玻璃基板作为基板，也可把这两次热处理后的基板变形缩小到可忽略的程度。因此，第2退火工艺与第1退火工艺的不同点是第2退火工艺的处理面积比第1退火工艺的处理面积要大，而第2退火工艺的处理时间却比第1退火工艺处理时间要长，并且第2退火工艺的最高处理温度(约400℃到约1000℃)比第1退火工艺的最高处理温度(约1000℃到约1500℃)要低。在第2退火工艺中，已经结晶的半导体膜尽管不完美但已大致完好。实际原因是第2退火工艺前残余的非晶质成分只不过是由晶粒所包围的区域。因而，即使在不很强的热环境下，也能改善结晶率。加上说到固相结晶生长要花长时间，是因结晶核产生慢。结晶生长速度自身却比较快。在第2退火工艺时包围非晶质成分的晶粒表面成为晶体生长面。该晶体生长面由于在第2退火处理工艺过程中能迅速推进，所以在第2退火工艺中，即使不要第1退火工艺那样的高温，也能解决不完全结晶化的问题。至于在冷却过程中，发生从上述正阵点偏移问题，因而为解决这个问题，就要求第2退火工艺的温度比第1退火工艺的温度低。上述的象晶粒内缺陷或从正阵点偏移(强内应力)这种问题，快速冷却固化过程正成为其一个原因。因此解决该问题，就施行比第1退火要低的温度，足够长时间热处理。通过这样的热工艺过程，使从正阵点偏移的原子被热激活，回到正阵点。而且，通过将比第1退火处理面积还要大的面积用于第2退火处理，在刚结晶后的半导体膜中各点不同的应力(大的正负值)为大面积所平均，而达到缓和应力(大的正负值几乎变为零)的效果。第2退火处理面积比第1退火处理面积要大，可以说是将结晶时的局部应力传送到广大范围，并意味着均匀释放。这样的局部应力释放，要以第1退火处理面积20倍以上的处理面积来进行第2退火工艺才有效果。要想不规则晶界重配置，就需要改变对应晶界或相当温度，而本申请发明，解决此问题是采用比较长的第2退火时间。进而在第2退火处理中，使第1退火时所生成的微小晶粒再次结晶，长成更大的晶粒。因减少了微小晶粒，所以晶界总数也减少了，因此也就消除了晶界的坏影响。这样，在本申请发明中，用适合RAT的第2退火，解决第1退火所得到晶体膜的各种问题，并获得高质量半导体膜。
(2、从基板到淀积半导体膜为止)
在本申请发明的构成部件之内，说明基板与基底保护膜到淀积半导体膜为止。作为能适应本发明的基板，可能有金属等导电性物质，碳化硅(SiC)、氧化铝(Al2O3)、氮化铝(AlN)等的陶瓷材料，熔融石英、玻璃等透明以至不透明绝缘性物质，硅晶片等的半导体物质，及将其加工成的LSI基板等。半导体膜通过基底保扩膜或下部电极等直接淀积在基板上。作为基底保护膜的一个例子，可举出有氧化硅膜(SiOx：0＜x≤2)和氮化硅膜(Si3Nx：0＜x≤4)等绝缘性物质。将TFT等的薄膜半导体装置制作在通常的玻璃基板上的情况下，控制这种半导体膜的杂质是重要时，为了不使玻璃基板中所含有的钠(Na)等可动离子混入半导体膜中，最好在形成基底保护膜后再淀积半导体膜。用各种陶瓷材料作为基板时也同样如此。基底保护膜是为防止陶瓷中所添加的烧固辅助原料等的杂质扩散及混入半导体部分。当使用金属材料等导电性材料作为基板，而且半导体膜应与金属基板电绝缘时，为保证绝缘，基底保护膜就必不可少了。进而，当在半导体基板或LSI器件上形成半导体膜时，则晶体管间或布线间的层间绝缘膜同时也是基底保扩膜。
首先用纯水或乙醇等有机溶剂洗净基板后，在基板上，用常压化学气相淀积法(APCVD法)或低压化学气相淀积法(LPCVD法)、等离子化学气相淀积法(PECVD法)等的CVD法，或者溅射法形成基底保护膜。当用氧化硅膜作为基底保护膜时，可采用常压化学气相淀积法，基板温度约为250℃到约450℃，并以硅烷(SiH4)和氧作为原料进行淀积。采用等离子化学气相淀积法或溅射法时，基板温度则从室温到约400℃进行淀积。基底保护膜的厚度必须有能够防止从基板来的杂质元素扩散与混入半导体膜的足够厚度，其厚度值最小约在1000埃以上。如考虑到批次间或基板间的离散，则最好是约2000埃以上，如果约3000埃，就足以起保护膜的作用。当基底保护膜兼作IC器件间和连接器件的布线等的层间绝缘膜时，通常约为4000埃到6000埃的膜厚。绝缘膜如过厚，则发生因绝缘膜应力引发的裂痕。因此，最大膜厚约2μm是令人满意的。考虑生产性需要加强时，绝缘膜厚以约1μm为上限。
接着，说明有关半导体膜。作为本发明所适用的半导体膜有：除硅(Si)和锗(Ge)等IV族单体半导体膜以外，锗·硅(SixGe1-x：0＜x＜1)、碳化硅(SixC1-x：0＜x＜1)、碳化锗(GexC1-x：0＜x＜1)等的IV族元素复合物半导体膜、砷化镓(GaAs)或锑化铟(InSb)等的III族元素与V族元素的化合物半导体膜及硒化镉(CdSe)等的II族元素与VI族元素的化合物半导体膜等。或者所谓锗·硅·砷化镓(SixGeyGazAsz：x+y+z＝1)的进一步的复化物，或在这些半导体膜中添加磷(P)、砷(As)、锑(Sb)等的施主元素的N型半导体膜，或者这些半导体膜中添加硼(B)、铝(Al)、镓(Ga)及铟(In)等的受主元素的P型半导体膜，本发明也都可以适用。这些半导体膜可以用APCVD法和LPCVD法、PECVD法等CVD的法、或溅射法等和蒸发法等PVD法形成。当用硅膜作为半导体膜时，可采用LPCVD法，基板温度为约400℃到约700℃，并以乙硅烷(Si2H6)等为原料进行淀积。采用PECVD法，则可以硅烷(SiH4)等为原料，基板温度从约100℃到约500℃下进行淀积。当用溅射法时，基板温度约从室温到400℃。这样，所淀积的半导体膜最初状态(象刚淀积成的状态)为非晶质或混晶质、微晶质、或多晶质等那样的状态，但在本申请发明里，以后的工艺中，由于使半导体膜结晶，所以可以不管最初状态是哪种状态。还有在本申请说明书中，不仅非晶质结晶化，也包括多晶质或微晶质重结晶，总称为结晶。半导体膜的膜厚把它用于TFT时，膜厚从约20nm到约500nm是适当的。在下面工艺的第1退火中，采用通过激光照射的熔融结晶化，根据激光的类别(例如KrF：：248nm或XeCl：308nm的短波长激光)，存在半导体膜表层仅约100nm不结晶的情况。另外使用象HeNe(632.8nm)这样的波长比较长的激光，在整个厚度方向约400nm以上膜厚的半导体膜(特别是硅膜)难以变成结晶。但是，在本申请发明中，由于第2退火处理，可以进行未结晶部分的结晶，象利用约500nm，或太阳能电池时那样，也可以利用几μm(约1μm到约5μm)厚的半导体膜。这意味着可以说，本申请发明即使利用通用性高的短波长(Ar主线：约514.5nm以下的波长)激光，也能使厚(约200nm以上)的半导体膜完整结晶化。
(3、第1退火工艺)
接着，说明有关在上章所得的半导体膜上施行第1退火处理并结晶化的方法。在本申请发明中，格外有用的第1退火处理是照射激光或高能光进行半导体膜熔融结晶化或VST-SPC的方法。在这里，首先以氙·氯(XeCl)的激态复合物激光(波长308nm)为例，叙述激光照射方法。激光脉冲强度的半幅值(即，第1退火处理时间)为约10ns到约500ns的短时间。激光照射是使基板处于室温(25℃)到约400℃之间，在空气中以至背景真空度从约10-4Torr到约10-9Torr的真空中，或者含水或微量甲硅烷等的还原性气氛、氦或氩等的惰性气氛下进行。一次激光照射的照射面积为约5mm方到约20mm方(例如8mm方)的正方形，每次照射将照射区域错开约1％到99％进行(例如50％：前例为4mm)。首先在水平方向(Y方向)进行扫描后，接着在垂直方向(X方向)错开适当量，再在水平方向按规定量逐步扫描，而后反复该扫描，在整个基板上进行第一次激光照射。该第一次激光照射能量密度，可以是从约50mJ/cm2到约600mJ/cm2范围。第一次激光照射结束后，根据需要全面施行第二次激光照射。进行第二次激光照射时，其能量密度比第一次要高是令人满意的，可以在约100mJ/cm2到约1000mJ/cm2范围。扫描方法与第一次激光照射相同，沿Y方向和X方向错开适当量，扫描正方形状照射区域。而且，根据需要，也有可能进行能量密度更高的第三次和第四次激光照射。一旦用这样的多阶段激光照射法，就有可能完全消除由激光照射区域端部造成的偏差。不限制多阶段激光照射的各次照射，通常即使一阶段，也全部以不损伤半导体膜的能量密度来进行。此外使照射区域形状为宽度约100μm以上，长度约为数10cm的条状，扫描这种条状激光并进行结晶化是令人满意的。这时，每次照射束的宽度方向重叠，约为束宽的5％到约95％。设束宽为100μm，若每束的重叠量为90％，当每一次照射激光束进行10μm，则同一点变成受到10次激光照射。通常，使半导体膜在整个基板均匀结晶化，至少受激光照射约5次以上是令人满意的，但是每次至少的重叠量约需要80％以上。为保证能得到高度晶体性的多晶膜，同一点进行约10到30次，并将重叠量调整到约90％至97％是令人满意的。到此为止，虽然是以XeCl的激态复合物激光器为例，作为激光光源来说明，但在半导体膜的同一地点的激光照射时间约为10ms以内，且只照射基板的一部分，包括连续振荡激光器，而不限于激光振荡源。例如，用ArF的激态复合物激光器、或XeF的激态复合物激光器、KrF的激态复合物激光器、YAG激光器、二氧化碳激光器、Ar激光器及染料激光器等的各种激光也是令人满意的。
接着，参照图9，说明高能光照射方法。高能光不是象激光一样的相位受调谐的光，但可用光学系统(透镜)聚光，使光能量密度增高。高能光连续或非连续地反复扫描基板上所淀积的半导体膜，使半导体膜熔融结晶或VST-SPC结晶。高能光照射装置50由弧光灯或钨灯等的光源51及其四周所设的反射板52、聚光透镜或光成型透镜及光扫描系统等的光学系统53等构成。从光源51发出的光，由反射板52一次成形，成为提高了能量密度的一次会聚光55。该一次会聚光通过光学系统53，进一步把具有高能密度的光成形，而同时也具有扫描功能并转化为扫描聚光束56，并照射基板60上所淀积的半导体膜61。半导体膜上同一点的处理时间，由扫描方向的照射区域长度与扫描速度决定。例如，照射区域由长度(Y方向长)为50mm，宽度(X方向长)为5mm的长方形构成，若扫描速度沿X方向是500mm/s，则处理时间为10ms。照射区域温度由投入光源的电力、光成形状态及处理时间而定。根据半导体膜材料或膜厚，适当调整其值而进行高能光照射。为了提高生产性，处理面积约100mm2以上是所希望的，然而为了将对基板的热影响降到最小，所以又要求处理面积约为500mm2以下。而且从作为主要热影响点看，处理时间不到10ms也是所希望的。其结果，在半导体膜61中，仅照射扫描会聚光56的区域部分结晶化，如果反复扫描半导体膜所要的区域，就完成了第1退火工艺。
(4、本申请发明所用的快速热处理)
经过第1退火工艺(第3章)结晶的半导体膜，再经过第2退火工艺，改质成优良的晶体性半导体膜。为了通过改质有效实现，对第2退火工艺就需要设定适当处理条件。为清楚容易说明起见，本章首先对本申请发明使用的快速热处理(RTA：rapid thermal anneal)装置的概况进行说明。
图2(a)是本申请发明所用的RTA装置的示意断面图。在该装置上，沿基板11的传送方向(箭头X的方向)从上游侧向下游侧，设置长度为35cm的第1预备加热区2、长度为35cm的第2预备加热区3、长度为25cm的第3预备加热区4、退火区5及冷却区6。就第1至第3预备加热区2~4和冷却区6而言，将加热器配置在基板传送面的下侧，把基板加热到所要求的温度。退火区5上下分别配置用于将光能照射到传送着的基板上的弧光灯5A、5B及使其弧光灯光会聚的反射板5C、5D。会聚的弧光灯光变成细长的带状(图2(b))。与基板11相对的光能照射区域，相对基板传送方向大约有10cm的宽度。基板11以一定速度传送，因此RTA处理时间由其传送速度决定。例如，基板11以15mm/秒传送时，RTA处理时间为0.6667秒。本申请中，采用RTA处理时间或第2退火工艺的处理时间的说法，就是RTA光(光能)照射期间的时间的意思。RTA退火温度由第1至第3预备加热区的设定温度和弧光灯5A、5B输出功率及基板传送速度(即，RTA处理时间)而定。在本申请中说到RTA处理温度或第2退火工艺的温度时，意思是在光能照射区域5E的纵向方向末端5F的温度。本申请所用RTA的装置中，用红外线温度计测定该温度，并进行热处理工艺的管理。该温度还相当于RTA处理中的最高温度。实际基板11上的或某一点的温度分布曲线示出了象图2(C)那样的变化。被处理基板通过第1至第3预备加热区2~4后，进入退火区5就迅速升高基板温度，并在退火区5的出口附近达到温度峰值P。该最高温度就是本申请的RTA处理温度。然后基板进入冷却区6，基板温度慢慢进行降低。
如用这样的RTA装置，则第2退火工艺处理面积与基板面积比较要足够小。例如，设想300mm×300mm正方形作为基板，光能照射区域为10mm×300mm(＝3000mm2)，热处理面积与基板面积之比为3.3％。又，用550mm×650mm基板而热处理区域为10mm×550mm(＝5500mm2)，则其比约为1.5％。另一方面第2退火工艺处理面积比第1退火工艺处理面积也要足够大。如上所述，激光的照射面积约为20mm2到400mm2，而高能光照射面积则约为100mm2到500mm2。并且可实现第1章所记载的本申请发明的构成。
本申请发明的RTA装置使用半导体膜吸收光容易的弧光灯等为其光源。但是，当然这些光几乎不被透明基板所吸收。因此在透明基板上淀积半导体膜，将半导体膜刻成图案后如施行RTA热处理，应根据岛状半导体膜密度，半导体膜RTA的处理温度就不同了。在本申请发明中，淀积半导体膜后，而且在这些半导体膜刻制图案前，进行第1退火处理和第2退火处理。就成为这样的结构，得到在整个基板范围具有均匀膜质的晶体性半导体膜。
(5、薄膜晶体管的制造方法)
本申请发明的第一项是半导体膜的形成方法。然而，晶体性半导体膜质量好坏最简便的方法是用该半导体膜制成一种薄膜半导体装置TFT，通过其晶体管特性进行判断。因此，在本章与图1一起概括按照本申请发明的薄膜晶体管制造方法。
有关本发明所用的基板和基底保护膜，以第2章说明为准，但其中，作为基板11的一例，使用300mm×300mm正方形状通用无碱玻璃。首先在基板11上用常压化学气相淀积法(APCVD法)、PECVD法、或溅射法等，形成绝缘性物质的基底保护膜12。其中，基板温度为150℃，用ECR-PECVD法，淀积膜厚约200nm的氧化硅膜。接着，淀积成为薄膜晶体管有源层的本征硅膜等的半导体膜。形成半导体膜也以第2章为准。半导体膜厚度约为60nm。在本例中，采用高真空型LPCVD装置，流入作为原料气体的乙硅烷(Si2H6)200SCCM，以425℃为淀积温度淀积非晶质硅膜13。首先，使高真空型LPCVD装置的反应室升到250℃的状态下，在反应室内部表面向下配置多个(例如17个)基板。然后，开始运转涡轮分子泵。涡轮分子泵达到稳定运转后，使反应室温度在约1小时内，从250℃升至425℃的淀积温度止。升温开始后的最初10分钟期间，反应室内完全不导入气体而在真空中进行升温，然后将纯度99.9999％的氮气300SCCM不断流入。这时反应室内的平衡压力是3.0×10-3Torr。到达淀积温度后，与流入200SCCM作为原料气体的乙硅烷(Si2H6)同时，流入100SCCM的纯度99.9999％以上稀释用的氦(He)。淀积刚开始后的反应室内压力大约0.85Torr。与进行淀积的同时，反应室内压力慢慢上升，淀积刚结束前的压力大约为1.25Torr。这样淀积的硅膜13，在除基板周边部分约7mm外的286mm四方形区域内，其膜厚变动范围在±5％以内。
并且，将所得到的半导体膜接着施行第1退火处理。第1退火处理的详细说明以第3章为准。在本例中，照射氙·氯(XeCl)的激态复合物激光(波长308nm)。激光脉冲强度的半幅值(对时间的半幅值)是45ns。使基板11为室温(25℃)，在惰性气体气氛中(99.999％Ar，1个气压)，进行激光照射。一次的激光照射面积是8mm正方形状，每次照射，把照射区域错开4mm，反复进行纵横扫描。第1次激光照射能量密度是160mJ/cm2。用同样的照射方法完成进行第2次激光照射的第1退火工艺。第2次能量密度是270mJ/cm2。
第1退火处理结束后，对半导体膜施行第2退火处理。第2退火工艺用第4章说明的RTA装置进行，其最佳处理条件详述于下章之后。而且，把多晶半导体膜(多晶硅膜)13形成在玻璃基板上(图1(a))。
接着，把该半导体膜用光刻技术制成图案，而后制成成为晶体管有源层的半导体膜13。半导体膜形成后，用CVD法或PVD法形成栅绝缘膜14(图1(b))。虽然可以认为是与绝缘薄膜形成相当的这种制造方法，而绝缘膜形成温度在350℃以下是令人满意的。重要的是，要防止MOS界面或栅绝缘膜的热退化。对下面的所有工艺同样也适用。栅绝缘膜形成后的所有工艺温度都控制在350℃以下是令人满意的。因此，能容易且稳定制造出高性能的薄膜半导体装置。在本例中，在ECR-PECVD法中，以100℃为基板温度来淀积120nm的氧化硅膜。
接着，用PVD法或CVD方法等淀积成为栅电极15的薄膜。通常，栅电极与栅布线以同一材料同一工艺制成，所以希望该材料电阻低、对约350℃的热工艺稳定。在本例中，用溅射法形成膜厚600nm的钨薄膜。形成钨薄膜时的基板温度是180℃，并用含6.7％氮气的氩气作为溅射气体。这样形成的钨薄膜，结晶构造为α结构，其比电阻大约是40μΩcm。淀积作为栅电极的薄膜后，进行图形刻制，接着在半导体膜中进行杂质离子注入形成源、漏区域16及沟道区域17(图1(c))。这时栅电极成为了离子注入掩模，因此成为只在栅电极下形成沟道的自对准构造。用质量非分离型离子注入装置注入杂质元素的氢化合物和注入氢的离子·掺杂法，和用质量分离型离子注入装置只注入所需杂质元素的离子注入法，两种都能够适应杂质离子注入。使用在氢气中稀释的浓度从约0.1％到约10％的磷化氢(PH3)和乙硼烷(B2H6)等的杂质元素的氢化物，作为离子掺杂法的原料气体。当以离子注入法，只注入所需的杂质元素后，接着注入氢离子(质子或氢分子离子)。为保持上述的比如MOS界面或栅绝缘膜稳定，离子·掺杂法也好，离子注入法也好，离子注入时的基板温度在350℃以下是理想的。另一方面，由于常常在350℃以下的低温稳定地进行注入杂质的激活(本申请称之为低温激活)，离子注入时的基板温度在200℃以上是理想的。为了调整晶体管的阈值电压而进行沟道掺杂或制作LDD构造，为了在低温下确实激活所注入的低浓度杂质离子，离子注入时的基板温度必须在250℃以上。如果在这样的基板温度高的状态下进行离子注入，则随着半导体膜离子注入的破坏结晶之际同时也发生再结晶，其结果，有可能防止离子注入部的非晶质化。即，离子注入区域，在离子注入后依然能保留结晶质，其后的激活温度才可能以约350℃以下低温激活注入离子。当制成CMOS、TFT时，用聚酰亚胺树脂等的适当掩蔽材料交互掩蔽复盖NMOS或PMOS的一方，再以上述的方法分别进行离子注入。在本例中，针对形成NMOS，采用离子·掺杂装置，以加速电压100KeV，注入在氢气中稀释的浓度5％的磷化氢(PH3)。含有PH3 +和H2 +离子的离子注入总量为1×1016cm-2。
接着，用CVD法或PVD法形成层间绝缘膜18。在本例中，把TEOS(Si-(O-CH2-CH3)4)和氧(O2)、水(H2O)作为原料气体，用氩作为稀释气体，在基板表面温度300℃下，成膜膜厚为500nm。离子注入与层间绝缘膜形成后，在约350℃以下的适当热环境下施行从数十分钟到几小时的热处理，并进行注入离子的激活和层间绝缘膜的烧固。为确实激活注入离子，该热处理温度约250℃以上是理想的。另外，为了有效地烧固层间绝缘膜，则300℃以上的温度是理想的。通常，就栅绝缘膜和层间绝缘膜而言，其薄膜质量是不同的。因此，在层间绝缘膜形成后的两种绝缘膜内开接触孔时，绝缘膜的蚀刻速度不同是普通的。在这样的条件下，接触孔的形状为下边较大的倒锥形或发生屋檐，其后当形成电极时，就成为电导通不好的所谓接触不良的原因。当有效地烧固层间绝缘膜时，把发生这样的不良接触降到最小限度。在本例中，在露点含有80℃水蒸气的1个气压的氧气气氛下，施行300℃，1小时的热处理。与单纯热处理比较，在露点从约35℃到约100℃含有水蒸汽的含氧气体(氧浓度可以是从约25％到100％)的气氛下，用约0.5气压到约1.5气压作为压力，在约100℃到约400℃的温度，如果进行约30分钟到约6小时热处理，则推进了氧化膜(基底保护膜、栅绝缘膜、层间绝缘膜等)的膜质改善，并获得在高电压高电流下也能稳定工作的高可靠性晶体管。在层间绝缘膜形成后的源和漏上开出接触孔19，用PVD法或CVD法等形成源、漏，引出电极10和布线而制成薄膜晶体管(图1(d))。
(6、第2退火处理条件与迁移率的关系)
在本章中，通过在第5章说明制造方法的TFT的评价(迁移率)，说明用于获得优良半导体膜的第2退火工艺的最佳处理条件。其中，如上述固定半导体膜淀积条件和第1退火工艺处理条件，而只把第2退火工艺RTA的处理条件作为参数，并表明与半导体膜的电特性(迁移率)的关系。还有，迁移率采用Levinson的方法(JV.Levinson et al.J、Appl Phys.53、1193’83)求出TFT电特性。
当进行第2退火工艺时，在RTA装置(图2、1)中，把第1预备加热区域2的加热器设定为从250℃到550℃之间的适当温度，以下的第2预备加热区域3的加热器设定为从350℃到650℃之间的适当温度、第3预备加热区域4的加热器设定为从450℃到750℃之间的适当温度。把基板11的传送速度调整到从2mm/秒到50mm/秒之间，与此相应，使RTA处理时间在0.2秒到5秒的范围内变化。而且，各自在3W到21W之间独立调整上侧弧光灯5A和下侧弧光灯5B的输出。其结果RTA处理温度(用紫外线温度计所检测的退火区域5的基板温度(灯光照射区域5E的终端5F的温度))在433℃到906℃之间变化，在这样的处理条件下对半导体膜施行第2退火处理。此后，再按上章的方法标准制成TFT，并测定迁移率。将其结果表示于表1中。
[表1]
试料 预备加热条件℃ 退火时间秒 输出灯W RTA温度℃  迁移率cm2/V·秒   时间因子β秒
1 550、650、750     0.6667   5、6   471     48  2.74×10-21
2 550、650、750 0.6667 8、8 541 54 1.55×10-19
3 550、650、750     0.6667   10、11   611     80  4.63×10-18
4 550、650、750     0.6667   13、13   681     110  8.41×10-17
5 550、650、750     0.6667   16、16   766     132  1.68×10-15
6 550、650、750     0.6667   18、19   836     129  1.40×10-14
7 550、650、750     0.6667   21、21   906     140  9.09×10-14
8 550、650、750     0.2   11、12   476     43  1.12×10-21
9 250、350、450     5.0   3、3   433     45  1.64×10-21
10 550、650、750     0.2   20、20   714     101  8.58×10-17
11 250、350、450     5.0   10、10   630     104  7.98×10-17
12 550、650、750     1.0   14、14   829     132  1.72×10-14
在表1的预备加热条件栏所记的数字依次是第1预备加热区域的加热器温度、第2预备加热区域的加热器温度及第3预备加热区域的加热器温度。另外，在灯输出栏，其依次记有下侧弧光灯5B的功率和上侧弧光灯5A的功率。
如第1章说明的那样，可以认为第2退火工艺有种种作用，但这些作用就任何微观来说，却看不见半导体原子的重配置。由于在这些原子水平上的重配置速度是按照玻尔兹曼统计，所以作为其宏观的结果所呈现的第2退火处理工艺的效果预期也受同样统计规律支配。现在假设随第2退火处理的原子重配置的速度为S，则重配置速度S按玻尔兹曼统计，就表现为下列式(1)：
S＝S0exp(-ε/kT)……………(1)
其中，S0是速度因子、ε是激活能、k是玻尔兹曼常数(K＝8.617×10-5eV·K-1)及T是以绝对温度表示的热处理温度(K)。根据实验，激活能ε的值为3.01eV。如把第2退火工艺效果方便地命名为结晶度C，则把结晶度C记为再配置速度S与热处理时间t的积：
C＝S·t＝S0·t·exp(-ε/kT)………(2)
该(2)式表示，根据第2退火工艺到达所需效果(适当的C值)时的热处理时间t与热处理温度T的关系。在热处理温度T(K)时，为了得到规定的结晶度C，必要的热处理时间t可通过(2)式，作如下计算：
t＝C/(S0·exp(-ε/kT))………(3)
＝(C/S0)·exp(-ε/kT)………(4)
＝β·exp(-ε/kT)………(5)
其中，β(＝C/S0)是与第2退火处理的效果成比例的时间因子。即，如此值等同，而热处理温度T(K)和热处理时间t(秒)即使不同，也能到达同样的退火效果。因此可以相应规定第2退火工艺中的处理条件，以β的值代表而不是全部仔细罗列具体的热处理温度和热处理时间。该β值可用(5)式通过实验求得。这样得到的各处理条件所对应的β值就表示在表1里。
当按照(5)式时，在纵轴取热处理时间的对数，在横轴取热处理温度的倒数，选做坐标系，若作出与各处理条件对应的第2退火效果曲线，则应能得到与β值相应的直线。因此，把迁移率作为第2退火工艺效果，根据上述的方法图示表1所示的结果就是图3。在图3中，添加了表1的结果(图中圈号)，并且还增加了用热处理炉得到的数据(图中方形号)。图3中各数字是由对应的处理条件所得到的迁移率值。另外，当在图3的上侧横轴上把热处理时间设定为0.6667秒时，就可从(5)式求出热处理温度刻度数。照(5)式预言的样子示出相同迁移率的各点相互间连接成直线(直线L1~L4)，已证实本理论的正确性。第2退火处理的效果唯一地由时间因子β值决定。
接着，为了研究使第2退火处理效果明显的处理条件，把时间因子β值与迁移率的关系制成了曲线(参照图4)。在图4中，把从表1的试料1到试料7的RTA处理的半导体膜迁移率(图中圆圈)，和以表2的试料13到17的炉热处理作为第2退火工艺而代用的半导体膜迁移率(图中方形号)都制成曲线。从此图可清楚，第2退火处理发生作用效果(迁移率的下限值为50cm2/V·秒)，就是时间因子β值成为约1.72×10-21以上之时。换言之，设定满足下式：
β＝t·exp(-ε/kT)＞1.72×10-21秒………(6)
那样的热处理温度T和热处理时间t，就能形成电子的迁移率为50cm2/V·秒以上的半导体膜。在例如463℃下进行热处理时，如施加约0.70秒热处理，可获得迁移率约50cm2/V·秒的半导体膜。满足式(6)的区域，应该在比图3的L4直线还要上方的区域。并且依据表1-和图4，如在β值约为8.58×10-17秒(例如在600℃下约20秒或在700℃下约0.33秒)以上的条件下，进行由RTA工艺构成的第2退火处理，则可获得迁移率为100cm2/V·秒以上的半导体膜。满足该条件的区域，应该在比图3的L3直线还要上方的区域。
(7、第2退火处理条件与迁移率离散的关系)
第2退火工艺的热处理条件与迁移率的离散有很强的关系。在表2中，从表1的试料1到试料7和用炉的热处理代替第2退火工艺制成从试料13到试料17时的因子β值，这样得到的晶体性半导体膜的迁移率的平均值和标准偏差，及对平均值的标准偏差比，进而从各时间因子β值所算出的热处理时间作为换算温度，表示出是1小时或0.6667秒时的热处理温度。
[表2]
试料 时间因子β秒   迁移率cm2/V·秒 标准偏差cm2/V·秒 与迁移率的的标准偏差 换算温度1小时/0.6667秒
1  2.74×10-21     48     11.2     23.3％ 356℃/471℃
2  1.55×10-19     54     11.4     21.1％ 405℃/541℃
3  4.63×10-18     80     5.9     7.4％ 453℃/611℃
4  8.41×10-17     110     6.9     6.3％ 499℃/681℃
5  1.68×10-15     132     8.4     6.4％ 554℃/766℃
6  1.40×10-14     129     9.1     7.1％ 598℃/836℃
7  9.09×10-14     140     8.7     6.2％ 641℃/906℃
13  5.13×10-48     6.4     4.8     75.0％ 25℃/49℃
14  3.28×10-29     7.5     4.0     53.3％ 200℃/262℃
15  1.28×10-23     6.0     4.3     71.7％ 300℃/394℃
16  8.88×10-17     113     8.8     7.8％ 500℃/682℃
17  1.56×10-14     119     10.3     8.7％ 600℃/839℃
另一方面，图5是把表2的时间因子β值与迁移率的离散(对平均值的标准偏差的比)制成曲线的图。可以清楚地看出，随因子β值增大，迁移率的偏差变小。特别是，为了把离散确实抑制到10％以下，假如使β值为5.00×10-18秒以上，则很明显是可以的。
β＝t·exp(-ε/kT)＞5.00×10-18[秒]………(7)
换句话说，如满足(7)式那样地设定热处理温度T和热处理时间t并进行第2退火处理，就可以获得电特性(例如迁移率)的变化为10％以下的半导体膜。特别是，象本申请发明的那样，如以RTA法进行第2退火处理，就能实现变动在7％以下的极优良的半导体膜。当时间因子β为该值以上时，第1章所说明的第2退火处理的原理作用就特别有效。与时间因子β的该值相当的热处理条件应该在图3的直线L3的上方区域，具体说，例如在600℃下，RTA处理1.18秒，这样条件下所获得的半导体膜的迁移率平均值约为100cm2/V·秒。
(8、第2退火处理条件与对基板的影响的关系)
在第6章和第7章讨论的第2退火工艺中的热处理，可以知道，时间因子β值大的条件下进行的退火工艺可获得优质的半导体膜。然而时间因子β值如过大，便宜的通用玻璃基板因热应力或变形，或破裂而不能使用。在本章，用表3说明稳定使用通用玻璃基板的RTA处理条件。
[表3]
试料 热膨胀系数/℃   应变点 灯输出W 热处理温度℃ 时间因子β秒 可能处理时间tmax
A  46×10-7     593 計31W  752  1.09×10-15     347 sec.
B  37.8×10-7     667 計40W  879  4.63×10-14     617 sec.
C  47×10-7     650 計37W  836  1.43×10-14     378 sec.
D  37×10-7     650 合计38W  854  2.37×10-14     626 sec.
表3记载了现在广泛普及的通用玻璃基板(从试料A到试料D)的热膨胀系数、应变点，及在这些基板玻璃上淀积半导体膜施行了第1退火工艺后进行RTA处理时，可以不变形使用各基板的临界条件。RTA条件包括各基板在内使第1预备加热区域温度为550℃、使第2预备加热区域温度为650℃、使第3预备加热区域温度为750℃，使热处理时间为0.6667秒。在这样的条件下，改变灯的输出而进行RTA处理，把不发生基板形变的上限灯输出功率(弧光灯5A的功率和弧光灯5B的功率之和)及此时的热处理温度，进而与此对应的时间因子β的值都记在表3里。而且，在表3从确实防止各玻璃基板形变的观点看，还示出了在各基板的应变温度下进行热处理时，事先由时间因子β值决定的热处理时间作为可能处理时间(tmax)。
利用该表，假设时间因子β值为4.63×10-14秒以下，即，若在满足
β＝t·exp(-ε/kT)＜4.63×10-14[秒] ………(8)
的条件下，设定热处理温度T和热处理时间t而施行RTA热处理，就可以理解至少可能使用玻璃基板B。这个条件相当于图3的直线L1的下方区域。进而若时间因子β值为1.09×10-15秒以下，即，若在满足
β＝t·exp(-ε/kT)＜1.09×10-15[秒]………(9)
的条件下，设定热处理温度T和热处理时间t而施行RTA处理，则也能使用大量生产的便宜玻璃基板A到D的任一种。不管今后使玻璃基板的质量改善进展也吧，由于比现在正在使用的基板的耐热性准确地提高也吧，若满足(9)式的条件，在未来永劫期间在本申请发明中预计都能使用通用玻璃基板。满足(9)式的条件是在图3的直线L2的下方区域。
再说，无论使用怎样的玻璃基板的情况下，如果从确实防止玻璃基板形变的观点，在该应变点以下的温度进行热处理是理想的。在应变点以下的温度，而且如果是由事先的形变决定的时间因子β值以下的条件，就不会按照玻璃基板的热完全发生变形。例如，使用玻璃C基板时，如在时间因子β值约为1.43×10-14秒以下的条件下处理，就不会发生变形。但是，为了绝对保证抑制玻璃基板的变形，则把热处理温度设定在应变点温度650℃以下，而且在由该温度和β值算出的可能处理时间(378秒)以下的处理时间，进行第2退火工艺才好。因而，如果考虑到对哪一种基板都能适应，再考虑到工艺上的变动，可以说最长热处理时间，最好在300秒以下。如以300秒为热处理时间，用于RTA的束宽约为10mm，基板速度为0.033mm/s，其结果，就连235mm×235mm的比较小的基板，一片处理时间也要7050秒(约2小时)。然而，实用的最长热处理时间尽管可长约180秒，最好还是约60秒以内。
这样，若以(6)式或(7)式确定的下限值以上，而且以(8)式或(9)式确定的上限值以下，作为时间因子β值而进行第2退火工艺，玻璃基板经受热应力，就能形成迁移率高且离散小的高质量晶体性半导体膜。这样，根据本申请发明，使用通用玻璃基板既能降低成本，又能制造工作特性优良的薄膜晶体管、用薄膜晶体管的液晶显示装置，或者转换效率高的太阳能电池。
如上所述，根据本申请发明，尽管使用便宜的通用玻璃基板，在基板上也不会增加大的热应力，并且保持高的生产性而容易形成高质量的晶体性半导体膜，由于适合该技术，所以能够制造高性能的薄膜晶体管和太阳能电池的薄膜半导体装置。
附图的简单说明
图1(a)～(d)是表示本发明涉及的TFT制造方法的工艺剖面图。
图2(a)表示在本发明的退火工艺中采用的RTA的装置要部示意图、(b)表示该工艺中的退火状态说明图、(c)是RTA装置温度分布图。
图3是表示在本发明的第2退火工艺中的退火温度和退火时间，与其所到达的效果(TFT的迁移率)的关系图。
图4是表示在本发明的第2退火工艺中的时间因子β和第2退火处理的效果(TFT的迁移率)的关系图。
图5是表示在本发明的第2退火工艺中的时间因子β和其效果(TFT的迁移率的离散)的关系图。
图6(a)～(d)是表示本发明涉及的太阳能电池的制造方法的一部分示意工艺剖面图。
图7(a)～(d)是表示本发明涉及的太阳能电池的制造方法的一部分示意工艺剖面图。
图8(a)～(d)是表示本发明涉及的太阳能电池的制造方法的一部分示意工艺剖面图。
图9(a)～(c)是表示在本发明的第1退火工艺中所用的退火装置要部示意图。
图10(a)～(d)是表示本发明涉及的太阳能电池的制造方法的一部分示意工艺剖面图。
用于实施发明的最佳实施例
下面参照附图，更详细地说明本发明。
(9、太阳能电池的制造方法)
下面，在实施例1到实施例4中，说明本申请发明的太阳能电池的制造方法。从第1章到第8章说明的方法都能适用于任何一个实施例的制成太阳能电池有源层的半导体膜。
(实施例1)
本实施例的说明参照图6进行。首先，在通用玻璃基板20的表面上，形成基底保护膜后(图6中为简单，基底保护膜图未示)，在该基底保护膜上形成基板侧第1电极(在本例中为铟锡氧化物(ITO))21。此电极通常用溅射法等淀积导电膜后，用适当光刻方法而形成。在本例中，因为假设用于使光从基板侧(在图6中为下侧)入射半导体层的构造的太阳能电池，所以基板用透明玻璃而且由透明导电膜形成基板侧第1电极。然而与此相反，从器件侧(图6中为上侧)使光射入半导体层构造时，器件侧第2电极如果是透明导电膜，就不会受基板和基板侧第1电极材料限制。接着，对基板侧第1电极21的表面用乙硼烷(B2H6)或磷化氢(PH3)等施加等离子处理，然后，设置所形成的P型或者N型半导体层的第1导电型杂质扩散源22。在本例中，以P型作为与基板侧第1电极连接的半导体层，在基板侧第1电极21的表面上施加乙硼烷等离子处理并设置P型杂质扩散源22(图6(a))。具体说，在含有乙硼烷气体作为一种原料气体的等离子中浸入基板而在基板侧第1电极表面上进行薄硼元素膜成膜。
接着，淀积大致本征的半导体膜23。有关从基板到基底保护膜及半导体膜按第2章对待。其中，用PECVD法淀积非晶质本征硅膜。半导体膜的厚度，从约500nm到约5μm为宜，在本例中制作约800nm。在该半导体膜中，用于把光转换成电，半导体膜为本征的则是所需的，但不妨含有不到约1×1018cm-3的施主型或受主型杂质。在本申请中的所谓大致本征，意思是含有这样水平的杂质。使半导体膜淀积后的该表面与基板侧第1电极连接的半导体层，由含有成为相反导电型的杂质的等离子进行处理，并设置第2导电型杂质扩散源24。在本例中，采取N型作为第2导电型，在半导体膜表面上施行磷化氢等离子处理而形成N型杂质扩散源24(图6(b))。N型杂质扩散源成为很薄的磷膜。当然，与本例相反，第1导电型为N型而第2导电型为P型也无妨。
接着，进行第3章说明的第1退火工艺。在本例中，用He-Ne激光(632.8nm)施行多步骤照射。用在太阳能电池等的厚半导体膜(膜厚约从约500nm到约5μm)的结晶中，激光进入半导体膜中较深的激光是合适的。第1次激光照射能量密度为约100mJ·cm-2到约150mJ·cm-2。由于He-Ne激光在非晶质硅中的吸收系数为4.72×10-3nm-1所以激光进入约500nm。在该第1次的激光照射中，主要从半导体膜表面将氢除去。第2次激光照射能量密度约为150mJ·cm-2到约200mJ·cm-2。在该第2次的激光照射中的光进入深度大约与第1次相同，但是随着能量密度提高而半导体表面的结晶化，因此来自更深处的氢发生脱离。第3次激光照射能量密度为约200mJ·cm-2到约250mJ·cm-2。由于在2次照射中半导体膜表面进行结晶化，He-Ne激光在非晶质硅中的吸收系数缩小为约1.21×10-3nm-1，使第3次的激光可进入到约800nm。通过3次激光照射，结晶自半导体膜表面起推进到约几百nm的深度，由于半导体膜厚就不一定半导体膜全区域都结晶。进而根据需要，反复进行4次、5次的激光照射，慢慢进行把结晶推进到较深区域。这时重要的是，多晶质的吸收系数比非晶质的吸收系数要变小，所以要选择激光。因此随着结晶推进而使激光进入到更深的区域中。除He-Ne激光外，作为满足该条件的激光，与波长约350nm以上的激光相应，例如有XeF激光(351nm)、He-Cd激光(441.6nm)、Ar主线激光(514.5nm)、Ar副线激光(488nm)等。在本例中，用125mJ·cm-2进行第1次照射、以下用175mJ·cm-2进行第2次照射、用225mJ·cm-2进行第3次和第4次照射，而完成第1退火工艺。接着，按第4章和第6章、第7章及第8章对待进行第2退火工艺。在本例中，在退火时间0.6667秒和RTA温度681℃(时间因子射β＝8.41×10-17秒)的条件下进行第2退火工艺。因为半导体膜厚，在第1退火处理中膜全部结晶有困难，所以通过第2退火处理，使半导体膜完全结晶。其结果，半导体膜23就成为第1章所说明的高质量晶体膜，同时通过本征层使P型区域和N型区域成为叠层的构造(图6(c))。第1退火工艺和第2退火工艺不限于单纯的结晶，同时还促进从杂质扩散源到本征半导体膜的杂质扩散，因此也就形成N型半导体层和P型半导体层。此后，进行晶体性半导体膜23的图形刻制，如进行铝等的导电膜构成的器件侧第2电极26并进行各器件间的布线，于是，完成多晶太阳能电池(图6(d))。
(实施例2)
在实施例1中，通过向本征半导体层的杂质扩散，进行第1导电型半导体层和第2导电型半导体层的形成，然而，在本例中用CVD法形成含有杂质的半导体膜并制造太阳能电池(参照图7)。
与实施例1同样，在通用玻璃基板30的表面上形成基底保护膜后(在图7中为简略，基底保护膜未示)，在该基底保护膜上形成基板侧第1电极(在本例中为铟锡氧化物(ITO))31(图7(a))。接着，在该基板侧第1电极31表面上，通过CVD法等淀积第1导电型半导体层32、大致本征的半导体层33及第2导电型半导体层34(图7(b))。在本例中，用PECVD法，使用乙硼烷和甲硅烷作为原料气体，淀积厚度约10nm的P型硅膜32并制成第1导电型半导体层。并且连续进行厚度约800nm的本征硅膜33成膜。这时，停止供给乙硼烷而只把甲硅烷导入CVD反应室内。并且在不破坏真空度的条件下，连续淀积厚度约20nm的第2导电型半导体层34。在本例中为N型硅膜，此时，把磷化氢和甲硅烷导入CVD反应室。还有，在用LPCVD法淀积半导体膜的情况下，用乙硅烷等的高次硅烷来替代甲硅烷并在比较低的温度淀积半导体膜。
此后，与实施例1同样，施行第1退火工艺和第2退火工艺，制成高质量的多晶半导体膜35。这时半导体膜中所含的第1导电型和第2导电型杂质被激活，其结果，通过本征半导体层，半导体膜35成为第1导电型半导体层(在本例中为P型)和第2导电型半导体层(在本例中为N型)的叠层状态(图7(c))。
最后，在半导体膜35上进行了图形刻制后，在由铝等构成的导电膜上形成器件侧第2电极36并进行各器件间的布线，就完成高性能晶体性太阳能电池。还有，在器件侧第2电极形成前，根据需要，可在半导体膜35的端面上设置绝缘层37，因而确实可以防止在形成器件侧第2电极36时容易在半导体膜35内发生的电短路。又，虽然在本例中，以第1导电型为P型而第2导电型为N型，但是与此相反，以第1导电型为N型而第2导电型为P型也是可以的。
(实施例3)
虽然在实施例1中，是表示使光从基板侧入射半导体层的太阳能电池的构造例，但本例与实施例1相反，是表示使光从器件侧(在图8上方侧)入射的一个构造例(参照图8)。
首先，在象玻璃等那样的平滑度比较好的便宜的基板40表面上，根据需要形成基底保护膜后，形成由铝或铂构成的基板侧第1电极41。作为基板侧第1电极材料，光反射率高、电导率高的金属等的导电性材料是令人满意的。关于基板的限制，只要对太阳能电池制造上的热工艺和化学药品稳定，就没有特别要求了。基板侧第1电极41是用PVD法淀积这些适当的导电膜后，由光刻的方法而形成。接着，在基板侧第1电极表面上形成第1导电型杂质扩散源42。在本例中，第1导电型为P型，并进行用乙硼烷气体的等离子处理。其结果，基板侧第1电极表面上形成P型杂质扩散源42(图8(a))。
下面，通过与实施例1完全同样的工艺制成太阳能电池。即，用CVD法等形成厚度约800nm的大致本征半导体膜43(非晶质硅膜)后，用磷化氢气体等进行等离子处理，在半导体膜表面上形成第2导电型杂质扩散源44(图8(b))。接着，进行与实施例1相同的第1退火工艺和第2退火工艺，并推进半导体膜的结晶和杂质的激活(图8(c))。最后，进行半导体膜的图形刻制，此后，在ITO等的透明导电膜构成的器件侧第2电极46上进行各器件间的布线，就制造出反射型多晶太阳能电池。(图8(d))。
在本例所示构造的太阳能电池内，从器件侧入射的光通过半导体层43后，由基板侧第1电极反射，而且再一次通过半导体层43。因而，与透过型的器件相比，半导体层的厚度实质上加倍了。根据本申请发明，虽然示出了厚半导体膜的结晶化方法，但象超过约1μm厚度那样的厚半导体膜的结晶化依然并不非常简单。这样，第1退火工艺和第2退火工艺所需的时间变长，或容易发生半导体膜的剥离，若考虑到这一点，本例所示的构造实质上能倍增半导体膜的厚度，因而不言而喻，特别适合于使用结晶半导体膜的太阳能电池。
(实施例4)
在到此为止的实施例中，在第1导电型杂质扩散源或第1导电型半导体层上淀积大致本征的半导体膜，而且在形成第2导电型杂质扩散源或第2导电型半导体层后，施行第1退火工艺和第2退火工艺。对此，在本例中至少含有大致本征的半导体膜的半导体膜淀积工艺后，在这些半导体膜上施行反复进行局部的激光照射等的第1退火处理。接着，在完成了第1退火处理的半导体膜表面上形成第2导电型杂质扩散源，或淀积第2导电型半导体膜，最后，施行由快速热处理组成的第2退火处理而制造太阳能电池。
具体说，在形成基板侧第1电极后，当然转移到先前的半导体膜淀积工艺，可是，这时所淀积的半导体膜就是第1导电型半导体膜和大致本征的半导体膜的叠层膜，或是在基板侧第1电极上形成第1导电型杂质扩散源后淀积的大致本征半导体膜。这样形成半导体膜后，推进通过第1退火处理的半导体膜结晶化。通过第1退火处理至少半导体膜的表面结晶化，根据处理条件，也用作激活第1导电型杂质。接着，在施行了第1退火处理的半导体膜上，形成第2导电型杂质扩散源，或淀积第2导电型半导体膜，此后，就施行由快速热处理组成的第2退火处理。作为在本例的第2退火处理的意思不仅符合第1章所记载的那样，而且看来也存在第2导电型杂质的固相激活，或在第1退火处理中第1导电型杂质的激活不充分时的这些元素的固相激活。本申请的第1退火处理是半导体膜的熔融结晶、激光或高能光照射，因此，如果在大致本征的半导体膜表面上存在第2导电型杂质，通过第1退火处理这些杂质元素就扩散到本征半导体层的内部深处。其结果，尤其在熔融结晶中因为第2导电型杂质元素扩散到整个熔融膜中，使光转换成电的本征层变薄，以至于降低光能变成电能的转换效率。然而，在本例中，第1退火工艺结束后，才把第2导电型杂质准备在本征半导体膜表面上，由此接着在第2退火工艺使杂质激活。第2退火工艺与第1退火工艺相比温度低，然而由于改善了固相的膜质，并控制第2导电型杂质的扩散，就可形成浅结。换言之，在第2退火处理后本征半导体层厚度照旧保持，并能获得转换效率高的太阳能电池。
下面，参照图10说明一个例子。首先，在象玻璃等那样的平滑度比较好的便宜的基板70表面上，根据需要形成基底保护膜71后，形成由铝或铂构成的基板侧第1电极72。作为基板侧第1电极材料，光反射率高、电导率高的金属等导电性材料是令人满意的。用PVD法淀积这些适当的导电膜后，再用光刻的方法形成基板侧第1电极72。接着，在基板侧第1电极表面上，形成第1导电型杂质扩散源73。在这里，象实施例2的那样，用CVD法淀积第1导电型半导体层，而不用形成第1导电型杂质扩散源，也是可以的。在本例中，P型为第1导电型，并进行用乙硼烷气体的等离子处理。其结果，基板侧第1电极表面上形成P型杂质扩散源73(图10(a))。
接着，用CVD法等形成厚度约800nm的大致本征的半导体膜74(非晶质硅膜)。此后，用与实施例1同样的条件进行第1退火工艺(图10(b))。第1退火工艺结束后，对半导体膜施行用磷化氢气体等的等离子处理，在半导体膜表面上形成第2导电型杂质扩散源75(图10(c))。其中用CVD法等淀积第2导电型半导体膜，而不用形成第2导电型杂质扩散源，也是可以的。接着，与实施例1同样进行第1退火工艺，推进半导体膜的进一步结晶和杂质的激活。最后，进行半导体膜的图形刻制，此后，在ITO等的透明导电膜构成的器件侧第2电极76上进行各器件间的布线，就制造出反射型多晶太阳能电池(图10(d))。
(10、晶体性半导体膜的形成方法和薄膜晶体管的制造方法)
在实施例5，参照图1说明本申请发明的晶体性半导体膜的形成方法和利用该膜的薄膜晶体管的制造方法的一例。
(实施例5)
说明按照本发明的半导体膜和利用此膜的薄膜晶体管的制造方法的一例。在利用工业用频率(13.56MHz)的平行平板PECVD装置中淀积基底保扩膜和半导体膜。首先，在基板表面的至少一部分上，设置氧化硅膜等的作为绝缘性物质的基底保护膜后，在该保护膜上形成半导体膜。
在将下部平板电极的温度保持在380℃的PECVD装置内，设置室温的360mm×475mm×1.1mm的玻璃基板(OA-2)。在PECVD装置反应炉内设置基板后照下列条件：
(预备加热1)
时间：t＝60s
一氧化二氮流量：N2O＝7000SCCM
硅烷流量：SiH4＝250SCCM
高频输出功率：RF＝0W(未产生等离子)
压力：P＝3.0Torr
电极间距离：S＝23.3mm
下部平板电极温度：Tsus＝380℃
(预备加热2)
时间：t＝30s
一氧化二氮流量：N2O＝7000SCCM
硅烷流量：SiH4＝250SCCM
高频输出功率：RF＝0W(未产生等离子)
压力：P＝1.5Torr
电极间距离：S＝23.3mm
下部平板电极温度：Tsus＝380℃
(基底保护膜成膜)
时间：t＝60s(成膜速度：4.0nm/s)
一氧化二氮流量：N2O＝7000SCCM
硅烷流量：SiH4＝250SCCM
高频输出功率：RF＝900W(0.342W/cm2)
压力：P＝1.5Torr
电极间距离：S＝23.3mm
下部平板电极温度：Tsus＝380℃
(抽真空1)
时间：t＝20s
(气体未流入)
高频输出功率：RF＝0W(未产生等离子)
压力：P＝1×10-4Torr
电极间距离：S＝23.3mm
下部平板电极温度：Tsus＝380℃
(氧等离子处理1)
时间：t＝20s
氧流量：O2＝3000SCCM
高频输出功率：RF＝900W(0.342W/cm2)
压力：P＝1.0Torr
电极间距离：S＝23.3mm
下部平板电极温度：Tsus＝380℃
(抽真空2)
时间：t＝20s
(气体未流入)
高频输出功率：RF＝0W(未产生等离子)
压力：P＝1×10-4Torr
电极间距离：S＝23.3mm
下部平板电极温度：Tsus＝380℃
(氢等离子处理1)
时间：t＝20s
氢流量：H2＝100SCCM
氩流量：Ar＝1500SCCM
高频输出功率：RF＝100W(0.038W/cm2)
压力：P＝1.5Torr
电极间距离：S＝34.3mm
下部平板电极温度：Tsus＝380℃
(预备加热3)
时间：t＝30s
硅烷流量：SiH4＝95SCCM
氩流量：Ar＝7000SCCM(原料浓度1.34％)
高频输出功率：RF＝0W(未产生等离子)
压力：P＝1.75Torr
极间距离：S＝36.8mm
下部平板电极温度：Tsus＝380℃
基板表面温度：Ssub＝349℃
(半导体膜成膜)
时间：t＝300s(成膜速度0.192nm/s)
硅烷流量：SiH4＝95SCCM
氩流量：Ar＝7000SCCM(原料浓度1.34％)
高频输出功率：RF＝600W(0.228W/cm2)
压力：P＝1.75Torr
极间距离：S＝36.8mm
下部平板电极温度：Tsus＝380℃
基板表面温度：Ssub＝349℃
(氢等离子处理2)
时间：t＝20s
氢流量：H2＝1000SCCM
高频输出功率：RF＝100W(0.038W/cm2)
压力：P＝0.2Torr
电极间距离：S＝23.0mm
下部平板电极温度：Tsus＝380℃
(氢等离子处理3)
时间：t＝20s
氢流量：H2＝1000SCCM
高频输出功率：RF＝100W(0.038W/cm2)
压力：P＝0.2Torr
电极间距离：S＝48.0mm
下部平板电极温度：Tsus＝380℃
(抽真空3)
时间：t＝20s
(气体未流入)
高频输出功率：RF＝0W(未产生等离子)
压力：P＝1×10-4Torr
电极间距离：S＝23.3mm
下部平板电极温度：Tsus＝380℃
(氧等离子处理2)
时间：t＝20s
氧流量：O2＝3000SCCM
高频输出功率：RF＝900W(0.342W/cm2)
压力：P＝1.0Torr
电极间距离：S＝23.3mm
下部平板电极温度：Tsus＝380℃
(抽真空4)
时间：t＝20s
(未通入气体)
高频输出功率：RF＝0W(未产生等离子)
压力：P＝1×10-4Torr
电极间距离：S＝23.3mm
下部平板电极温度：Tsus＝380℃在一个反应室内连续进行上面的工艺。在预备加热1中，提高设定压力为3.0Torr，所以从下部平板电极到基板的热传导变好，即使把室温的玻璃基板直接安置在反应室内，也能把总加热时间缩短到1分30秒。基底保护膜12的厚度大约为240nm。为改善基底保护膜的膜质量，带抽真空，施行氧等离子处理和氢等离子处理。这样，基底保护膜和半导体膜的附着性就增加了，之后在所进行的第1退火工艺中，即使把高能供给半导体膜也难以损伤半导体膜。换言之，可能用高能量密度进行第1退火处理，因此可以获得高质量的晶体膜。在上述条件下的半导体膜的淀积速度为0.192nm/s，半导体膜的厚度为57.6nm。还有，用热脱离气体光谱(TDS)所测定的硅膜中的氢浓度一般为2.5％。半导体膜淀积后，用氢等离子和氧等离子处理半导体膜表面。因此，可使半导体膜表面不活性，因而将基板从成膜装置取出后，也能够防止大气污染半导体膜。这时，事先施行氢等离子处理，接着，进行氧等离子处理是非常必要的。通过氢等离子使化学上极活性的不成对的耦合对成为终端后，再用氧等离子在半导体膜表面形成作为保护膜的薄氧化膜，可使氧进入半导体膜中的量降到最少。
接着，在氩-氢气氛下(氩通常自96％到99％，氢自1％到4％，本例中为氩97％，氢3％)施行第1退火工艺前热处理。通过该热处理消除半导体膜中容易游离的氢，同时，还增加半导体膜的密度，在下一工艺的第1退火处理中能够把高能量供给半导体膜。如果是通常的热处理，从半导体膜除氢后就保留化学上活性的(容易发生杂质的吸附或进入)不成对的耦合对。然而，如用本例的含有氢的气氛下进行热处理，则化学上极活性的不成对的耦合对由于氢吸收或结合，热处理后就不留下化学上极活性的不成对的耦合对。象本例这样热处理的半导体膜，就难以吸附大气中的尘埃和水，还减少氧进入半导体膜中，因此意味着高度保持半导体的纯度。
继续热处理，进行第1退火处理。在第1退火处理之前，用酸或碱对半导体表面进行清洗，进一步除去半导体膜表面所形成的氧化膜，使洁净的半导体膜表面露出。由于第1退火工艺或者包含熔融过程或者起极高温作用，若施行该处理，第1退火工艺时杂质就会进入半导体膜中。如果这样晶粒就变小，并在禁带中形成不需要的能级，使晶体性半导体膜变成低质量膜。在本申请中，在洁净的半导体膜表面露出之后立即进行第1退火处理。因此，半导体膜变为高纯度，而晶粒也变大了，成为禁带中能级少的高质量膜。本例中，用氨水(NH4OH)和过氧化氢(H2O2)混合液清洗半导体膜表面后，在氢氟酸水溶液(HF·H2O)里除去氧化膜，此后立即进行第1退火处理。
接着，对半导体膜施行第1退火处理并进行结晶。在本例中采用氟化氪(KrF)的激态复合物激光(波长248nm)进行多阶段照射。激光脉冲强度的半值宽(即，第1退火处理时间)为33ns。在基板约为室温(25℃)，并含有氢约3％的氩气氛的大气压下，进行激光照射。气氛中的氧或水蒸气的分压在10-5atm以下。激光照射区域形状是宽度约为120μm，而长度约为40cm的条状，扫描该条状激光并推进结晶。每次照射的束宽方向重叠约为束宽的90％。照射激光的能量密度，第一次扫描时为180mJ·cm-2、第二次扫描时为200mJ·cm-2、第三次扫描时为220mJ·cm-2、第四次扫描时为240mJ·cm-2、第五次扫描时为260mJ·cm-2、第六次扫描时为280mJ·cm-2。束的重叠率为90％，由于进行六个阶段照射，所以半导体的同一点合计受到60次激光照射。本申请中，严格进行半导体成膜时的氢和氧等离子处理或第1退火处理前的热处理时的气氛控制、第1退火工艺前的洁净处理及在第1退火处理的气氛控制，以便把杂质混入半导体膜抑制到最少，才可能进行这样的多阶段照射，其结果，获得了高质量的结晶膜。
接着，施行按照RTA法的第2退火处理。在本例中按表1试料5的条件进行第2退火处理。RTA时的气氛为氧约一个气压(大气压)。由此，在半导体膜表面上形成薄氧化膜，之后，当把半导体膜刻制成图形时可防止光刻胶污染半导体膜。刻制图形时因该氧化膜受污染，在栅绝缘膜形成时就需要除去。进而如按照本例的方法，氧化膜形成与第1章的原理一起同时发生作用。当氧化膜形成时，通常由于强应力作用于半导体膜，所以在第1章说明的原理功能更有效。这意味着可以说，第2退火工艺在氧化气氛下进行是令人满意的。这样就可以获得本申请发明的半导体膜13(图1(a)。
接着，把半导体膜刻制成图形，并对半导体膜表面进行氨水和过氧化氢的洁净处理及氢氟酸水溶液的氧化膜除去后，立即用PECVD法形成栅绝缘膜14(图1(b))。氧化硅膜构成的栅绝缘膜是以TEOS(Si-(O-CH2-CH3)4)和氧(O2)及水(H2O)为原料，用氩作为稀释气体并在基板表面温度350℃下进行成膜，膜厚100nm。栅绝缘膜淀积后，一般在露点60℃含水蒸气的氧气氛的大气压下并在大约300℃下进行约1小时的热处理。通过该热处理来推进绝缘膜的改质，而形成良好的栅绝缘膜。
接着，用溅射法淀积成为栅电极15的钽(Ta)薄膜。溅射时的基板温度为150℃，膜厚为500nm。淀积作为栅电极的钽薄膜后进行图形刻制，接着，在半导体膜上进行杂质离子注入并形成源·漏区域107及沟道区域108(图1(c))。在本例中制成CMOS TFT，而且在一块基板上制成了NMOS TFT和PMOS TFT两者。NMOS TFT的源·漏形成时，以聚酰亚胺树脂覆盖PMOS TFT部，相反，PMOS TFT的源·漏形成时，以聚酰亚胺树脂覆盖NMOS TFT部而制成CMOSTFT。这时的栅电极作为离子注入的掩模，而沟道为只形成在栅电极下的自对准构造。采用质量非分离型的离子注入装置进行杂质离子注入，并用稀释于氢中的浓度约5％的磷化氢(PH3)或乙硼烷(B2H6)作为原料气体。在NMOS中，含有PH3 +和H+的全部离子注入量为1×1016cm-2，源·漏区域的磷原子浓度约为3×1020cm-3。同样，在PMOS中，含有B2H6 +和H2 +的全部离子注入量也为1×1016cm-2，源·漏区域的硼原子浓度仍然约为3×1020cm-3。离子注入时的基板温度为250℃。
接着，采用用TEOS的PECVD法形成由氧化硅膜构成的层间绝缘膜109。层间绝缘膜形成时的基板温度为350℃，膜厚为500nm。此后，在350℃氧气氛下施行1小时的热处理而进行离子注入的激活和层间绝缘膜的烧固。接着，在源·漏上开接触孔，用溅射法淀积铝(Al)。淀积时的基板温度为150℃，膜厚是500nm。只要进行作为源·漏引出电极110和布线的铝薄膜的图形刻制，就完成薄膜半导体装置(图1(d))。
在本例中，以研究晶体管性能和其基板内的离散为目标，在大型玻璃基板上，对万无偏差地制成的沟道部的长度L＝5μm，宽W＝5μm的50个晶体管进行测定。结果如下。但是，导通电流定义为Vds＝4V，Vgs＝10V，而关断电流定义为Vds＝4V，Vgs＝0V。
NMOS TFT
I ON＝(80.5+9.7、-7.4)×10-6A
I OFF＝(1.54+0.58，-0.41)×10-12A
μ＝134.4±13.6cm2·V-1·S-1
Vth＝2.07±0.16V
PMOS TFT
I ON＝(55.9+5.1、-4.4)×10-6A
I OFF＝(4.21+1.08、-0.87)×10-12A
μ＝75.1±6.5cm2·V-1·S-1
Vth＝1.02±0.10V
这样，根据本发明，可以在大型通用玻璃基板上制造出具有均匀高迁移率的非常优良的CMOS薄膜半导体装置。在现有技术的低温工艺过程中激光结晶的均匀性，不管基板内还是批量间都是很重要的课题。然而如根据本发明，则既导通电流又关断电流都能够大大降低其离散。其均匀性的显著改善正是如实反映本申请发明的基本原理(第1章)的正确性。根据这个原理，即使对于批量间的变动，本发明也能作出显著改善。这样，根据本发明利用激光等的高能量光照射，就能非常稳定地施行硅等的半导体膜结晶。从而，使本发明的薄膜晶体管适合于LCD的情况下，能在整个LCD图象范围获得均匀的高质量图象。还有，能容易地形成，不但用本发明的薄膜晶体管形成电路时的单个移位·寄存器、模拟开关等的所谓简单电路，而且可形成电平·移相器、数字·模拟转换器电路，进而可形成时钟生成电路、非线性校正电路、定时控制电路等所谓的更复杂的电路。
(实施例6)
将由实施例5所得的NMOS薄膜半导体装置，制成由200(行)×320(列)×3(色)＝192000(象素)构成的彩色LCD的象素用开关器件，并制造出内装由实施例5得到的6位数字数据驱动器(列驱动器)和扫描驱动器(行驱动器)的CMOS TFT的有源阵列基板。本例的数字数据驱动器由时钟信号线和时钟生成电路、移位寄存器电路、NOR门、数字图象信号线、闩锁电路1、闩锁总线、闩锁电路2、复位线1、AND门、标准电位线、复位线2、按容量分配的6位D/A转换器、CMOS模拟开关、公用电位线及源线复位·晶体管构成，并且从CMOS模拟开关的输出与到象素部的源线连接。D/A转换器部的容量，满足C0＝C1/2＝C2/4＝C3/8＝C4/16＝C5/32的关系。从计算机的视频随机存储器(VRAM)输出的数字图象信号可直接输入到数字图象信号线。在本例的有源阵列基板的象素部中，源电极与源布线及漏电极(象素电极)都是铝制成的，并构成反射型LCD。这样，就制成了把所得的有源阵列基板使用于一对基板的液晶板。采用使黑色颜料分散到挟持在一对基板间的液晶里的高分子分散液晶(PDLC)，作为普通黑色方式(液晶上不加电压时显示黑色)的反射型液晶板。制造出将所得的液晶板与外部布线连接的液晶显示装置。其结果，由于NMOS和PMOS的导通阻抗和晶体管容量分别等同，而且TFT具有高性能，进而晶体管的寄生电容非常小，再加上在整个基板上特性均匀，所以6位数字数据驱动器能在扫描驱动器广大工作区域内正常工作，并且有关象素部因为数据孔径大，即使用黑颜料分散PDLC也能获得显示质量高的液晶显示装置。还有，因为有源阵列基板的制造工艺稳定，所以可能以稳定且低成本制造液晶显示装置。
将用实施例4所得的太阳能电池用作辅助电源，并且把这样得到的液晶显示装置安装到全彩色便携型专用计算机(笔记本PC)的壳体内。因为有源阵列基板内装6位数字数据驱动器，把从计算机来的数字影象信号直接输入液晶显示装置，所以电路结构变得简单了，同时电力消耗也非常小。由于薄膜晶体管具有高性能，所以该笔记本PC是一种具有非常优美显示图象的良好电子设备。加之，液晶显示装置反映作为有高数据孔径的反射型的事实并变为不需要背面照明，进而由于内装有高转换效率的太阳能电池作为辅助电源，所以也能实现小型重量轻和长时间使用的电池。因此，可制成能长时间使用，且具有漂亮显示图象的超小型电子设备。
如以上所述，根据本发明的晶体性半导体膜的形成方法及利用该方法的薄膜晶体管和太阳能电池等的薄膜半导体装置的制造方法，就能够制造可使用便宜的玻璃基板的低温工艺过程的高性能的薄膜半导体装置。因而，当把本发明应用于有源·阵列液晶显示装置的制造时就能容易稳定地制造大型高质量的液晶显示装置，并且当应用于太阳能电池时，则可制成转换效率高的太阳能电池。另外，当应用于其它电子电路制造时，也能容易且稳定地制造高质量的电子电路。
本发明的薄膜晶体管装置既便宜性能又好，因此最适合作为有源·阵列液晶显示装置的有源阵列基板。特别是，最适合作为需要高性能的内装驱动器的有源阵列基板。
由于本发明的液晶显示装置既便宜性能又好，因此最适合用作各种显示器，而以全彩色的笔记本PC为首要。由于本发明的电子设备既便宜性能又好，一般已广泛被接受。

Claims (14)

1、一种半导体器件的制造方法，其特征在于，具有：
在基板上淀积半导体膜的半导体膜淀积工艺，
反复进行使该半导体膜的一部分熔融结晶化处理，从而使该半导体膜的实质上整个领域进行结晶的第1退火工艺，
对该已结晶的半导体膜施行快速热处理的第2退火工艺，
对该已结晶的半导体膜施行电路图案形成工艺，以及
形成与最终得到的晶体性半导体连接的电极的电极形成工艺。
2、根据权利要求1记载的半导体器件的制造方法，其特征在于，当以绝对温度T[K]表示上述第2退火工艺的热处理温度，以t〔秒〕为热处理时间时，热处理温度T与热处理时间t，满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)
(ε＝3.01[eV]、k＝8.617×10-5[eV/K]：波尔兹曼常数)。
3、根据权利要求1记载的半导体器件的制造方法，其特征在于，当以绝对温度T[K]表示上述第2退火工艺的热处理温度，以t〔秒〕为热处理时间时，热处理温度T与热处理时间t，满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)
(ε＝3.01[eV]、k＝8.617×10-5[eV/K]：波尔兹曼常数)。
4、根据权利要求1记载的半导体器件的制造方法，其特征在于，当以绝对温度T[K]表示上述第2退火工艺的热处理温度，以t〔秒〕为热处理时间时，热处理温度T与热处理时间t，满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)＜4.63×10-14[秒]
(ε＝3.01[eV]、k＝8.617×10-5[eV/K]：波尔兹曼常数)。
5、根据权利要求1记载的半导体器件的制造方法，其特征在于，当以绝对温度T[K]表示上述第2退火工艺的热处理温度，以t〔秒〕为热处理时间时，热处理温度T与热处理时间t，满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)＜4.63×10-14[秒]
(ε＝3.01[eV]、k＝8.617×10-5[eV/K]：波尔兹曼常数)。
6、根据权利要求1记载的半导体器件的制造方法，其特征在于，当以绝对温度T[K]表示上述第2退火工艺的热处理温度，以t〔秒〕为热处理时间时，热处理温度T与热处理时间t，满足关系式：
1.72×10-21[秒]＜t·exp(-ε/kT)＜1.09×10-15[秒]
(ε＝3.01[eV]、k＝8.617×10-5[eV/K]：波尔兹曼常数)。
7、根据权利要求1记载的半导体器件的制造方法，其特征在于，当以绝对温度T[K]表示上述第2退火工艺的热处理温度，以t〔秒〕为热处理时间时，热处理温度T与热处理时间t，满足关系式：
5×10-18[秒]＜t·exp(-ε/kT)＜1.09×10-15[秒]
(ε＝3.01[eV]、k＝8.617×10-5[eV/K]：波尔兹曼常数)。
8、根据权利要求6或7记载的半导体器件的制造方法，其特征在于，上述基板是玻璃基板，上述热处理温度T是该玻璃基板的应变点以下。
9、根据权利要求2至7的任一项记载的半导体器件的制造方法，其特征在于，上述热处理时间t是300秒以下。
10、根据权利要求2至7的任一项记载的半导体器件的制造方法，其特征在于，上述热处理时间t是180秒以下。
11、根据权利要求1记载的半导体器件的制造方法，其特征在于，上述熔融结晶化处理为对该半导体膜反复进行局部激光照射。
12、根据权利要求1记载的半导体器件的制造方法，其特征在于，上述熔融结晶化处理为对该半导体膜反复进行局部高能光照射。
13、一种电子设备制造方法，具有：
形成分别具有晶体性半导体膜的多个开关元件部分的有源阵列基板的制造工艺，
使用该有源阵列基板制造显示装置的显示装置制造工艺，和
将该显示装置装进壳体的组装工艺；其特征在于，
上述有源阵列基板的制造工艺具有：
在基板上淀积半导体膜的半导体膜淀积工艺，
反复进行使该半导体膜的一部分熔融结晶化处理，从而使该半导体膜的实质上整个领域进行结晶的第1退火工艺，
对该已结晶的半导体膜施行快速热处理的第2退火工艺，以及
对该已结晶的半导体膜施行电路图案形成工艺。
14、一种电子设备的制造方法，具有：
形成分别具有晶体性半导体膜的多个元件部分的太阳能电池的制造工艺，和
将该太阳能电池装进壳体的组装工艺；其特征在于，
上述太阳能电池的制造工艺具有：
在基板上淀积半导体膜的半导体膜淀积工艺，
反复进行使该半导体膜的一部分熔融结晶化处理，从而使该半导体膜的实质上整个领域进行结晶的第1退火工艺，
对该已结晶的半导体膜施行快速热处理的第2退火工艺，以及
对该已结晶的半导体膜施行电路图案形成工艺。
CNB011374861A 1995-06-26 2001-11-15 半导体器件的制造方法和电子设备的制造方法 Expired - Fee Related CN1180457C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP15914795 1995-06-26
JP159147/1995 1995-06-26
JP161280/1996 1996-06-21
JP16128096 1996-06-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN96190679A Division CN1089486C (zh) 1995-06-26 1996-06-26 形成晶体性半导体膜的方法

Publications (2)

Publication Number Publication Date
CN1395289A CN1395289A (zh) 2003-02-05
CN1180457C true CN1180457C (zh) 2004-12-15

Family

ID=26486031

Family Applications (2)

Application Number Title Priority Date Filing Date
CN96190679A Expired - Fee Related CN1089486C (zh) 1995-06-26 1996-06-26 形成晶体性半导体膜的方法
CNB011374861A Expired - Fee Related CN1180457C (zh) 1995-06-26 2001-11-15 半导体器件的制造方法和电子设备的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN96190679A Expired - Fee Related CN1089486C (zh) 1995-06-26 1996-06-26 形成晶体性半导体膜的方法

Country Status (5)

Country Link
US (3) US6066516A (zh)
JP (1) JP4026182B2 (zh)
KR (1) KR100274293B1 (zh)
CN (2) CN1089486C (zh)
WO (1) WO1997001863A1 (zh)

Families Citing this family (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6723590B1 (en) 1994-03-09 2004-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for laser-processing semiconductor device
WO1997001863A1 (en) * 1995-06-26 1997-01-16 Seiko Epson Corporation Method of formation of crystalline semiconductor film, method of production of thin-film transistor, method of production of solar cell, and active matrix type liquid crystal device
JP3917698B2 (ja) * 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置
TW466772B (en) * 1997-12-26 2001-12-01 Seiko Epson Corp Method for producing silicon oxide film, method for making semiconductor device, semiconductor device, display, and infrared irradiating device
KR19990058636A (ko) * 1997-12-30 1999-07-15 구자홍 레이저 조사 방법
JPH11212934A (ja) 1998-01-23 1999-08-06 Sony Corp 情報処理装置および方法、並びに提供媒体
JP2000058839A (ja) * 1998-08-05 2000-02-25 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
US6579749B2 (en) * 1998-11-17 2003-06-17 Nec Corporation Fabrication method and fabrication apparatus for thin film transistor
US6410368B1 (en) * 1999-10-26 2002-06-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with TFT
JP4514861B2 (ja) * 1999-11-29 2010-07-28 株式会社半導体エネルギー研究所 レーザ照射装置およびレーザ照射方法および半導体装置の作製方法
KR100660814B1 (ko) * 1999-12-31 2006-12-26 엘지.필립스 엘시디 주식회사 박막트랜지스터의 반도체층 형성방법
US7071041B2 (en) * 2000-01-20 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6872607B2 (en) * 2000-03-21 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2001284252A (ja) * 2000-03-30 2001-10-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7078321B2 (en) 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP3910004B2 (ja) * 2000-07-10 2007-04-25 忠弘 大見 半導体シリコン単結晶ウエーハ
GB2367176A (en) * 2000-09-14 2002-03-27 Sharp Kk Active matrix display and display driver
JP4919546B2 (ja) * 2000-09-18 2012-04-18 東芝モバイルディスプレイ株式会社 多結晶シリコン膜の形成方法
AUPR174800A0 (en) * 2000-11-29 2000-12-21 Australian National University, The Semiconductor processing
US6594446B2 (en) 2000-12-04 2003-07-15 Vortek Industries Ltd. Heat-treating methods and systems
GB2406709A (en) * 2000-12-04 2005-04-06 Vortek Ind Ltd Heat-treating methods and systems
US7151017B2 (en) * 2001-01-26 2006-12-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US6770518B2 (en) * 2001-01-29 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
SG114529A1 (en) * 2001-02-23 2005-09-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6881447B2 (en) * 2002-04-04 2005-04-19 Dielectric Systems, Inc. Chemically and electrically stabilized polymer films
SG114530A1 (en) * 2001-02-28 2005-09-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6830994B2 (en) * 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7253032B2 (en) * 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
JP4854866B2 (ja) * 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW544938B (en) * 2001-06-01 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US20030003242A1 (en) * 2001-06-28 2003-01-02 Apostolos Voutsas Pulse width method for controlling lateral growth in crystallized silicon films
JP4275336B2 (ja) * 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI291729B (en) 2001-11-22 2007-12-21 Semiconductor Energy Lab A semiconductor fabricating apparatus
IL162190A0 (en) * 2001-11-29 2005-11-20 Origin Energy Solar Pty Ltd Semiconductor texturing process
US7133737B2 (en) * 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
US7214573B2 (en) * 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
EP1329946A3 (en) 2001-12-11 2005-04-06 Sel Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including a laser crystallization step
DE10297622B4 (de) * 2001-12-26 2018-06-14 Mattson Technology Inc. Temperaturmessung sowie Verfahren und Systeme zur Wärmebehandlung
JP4011344B2 (ja) * 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6933527B2 (en) 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US6767799B2 (en) * 2001-12-28 2004-07-27 Semiconductor Energy Laboratory Co., Ltd. Laser beam irradiation method
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6841797B2 (en) 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
US6847050B2 (en) 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
JP4326756B2 (ja) 2002-07-04 2009-09-09 株式会社半導体エネルギー研究所 ドーピング方法、ドーピング装置の制御システム、およびドーピング装置
US7453129B2 (en) * 2002-12-18 2008-11-18 Noble Peak Vision Corp. Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry
US7589380B2 (en) * 2002-12-18 2009-09-15 Noble Peak Vision Corp. Method for forming integrated circuit utilizing dual semiconductors
AU2003287837A1 (en) 2002-12-20 2004-07-14 Vortek Industries Ltd Methods and systems for supporting a workpiece and for heat-treating the workpiece
US7083694B2 (en) * 2003-04-23 2006-08-01 Integrated Materials, Inc. Adhesive of a silicon and silica composite particularly useful for joining silicon parts
US20040213705A1 (en) 2003-04-23 2004-10-28 Blencoe James G. Carbonation of metal silicates for long-term CO2 sequestration
JP2005072264A (ja) * 2003-08-25 2005-03-17 Seiko Epson Corp トランジスタの製造方法、トランジスタ、回路基板、電気光学装置及び電子機器
JP5630935B2 (ja) 2003-12-19 2014-11-26 マトソン テクノロジー、インコーポレイテッド 工作物の熱誘起運動を抑制する機器及び装置
JP2005217262A (ja) * 2004-01-30 2005-08-11 Matsushita Electric Ind Co Ltd 化合物半導体装置の製造方法
US7781947B2 (en) * 2004-02-12 2010-08-24 Mattson Technology Canada, Inc. Apparatus and methods for producing electromagnetic radiation
KR100623251B1 (ko) * 2004-02-19 2006-09-18 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법 및 이를 사용하여제조되는 다결정 실리콘을 사용하는 박막 트랜지스터
US7459379B2 (en) * 2004-03-26 2008-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20050237895A1 (en) 2004-04-23 2005-10-27 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and method for manufacturing semiconductor device
KR20050113294A (ko) * 2004-05-25 2005-12-02 삼성전자주식회사 다결정 실리콘 박막 구조체 및 그 제조 방법 및 이를이용하는 ｔｆｔ의 제조방법
KR100666563B1 (ko) * 2004-07-05 2007-01-09 삼성에스디아이 주식회사 반도체 장치의 제조 방법 및 이 방법에 의하여 제조되는반도체 장치
US7442631B2 (en) * 2005-02-10 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Doping method and method of manufacturing field effect transistor
US7071042B1 (en) * 2005-03-03 2006-07-04 Sharp Laboratories Of America, Inc. Method of fabricating silicon integrated circuit on glass
US7279721B2 (en) 2005-04-13 2007-10-09 Applied Materials, Inc. Dual wavelength thermal flux laser anneal
JP2006032982A (ja) * 2005-09-02 2006-02-02 Semiconductor Energy Lab Co Ltd 薄膜の加熱処理方法
US7811892B2 (en) * 2005-10-11 2010-10-12 United Microelectronics Corp. Multi-step annealing process
US20070117287A1 (en) * 2005-11-23 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
KR100749010B1 (ko) * 2005-12-26 2007-08-13 (주)포인트엔지니어링 투명기판을 이용한 다결정 실리콘 박막 제조 방법 및 장치
TW200741297A (en) * 2006-04-28 2007-11-01 Innolux Display Corp Liquid crystal panel, liquid crystal display device and mobile telephone
JP5967859B2 (ja) * 2006-11-15 2016-08-10 マトソン テクノロジー、インコーポレイテッド 熱処理中の被加工物を支持するシステムおよび方法
KR100885716B1 (ko) * 2007-04-03 2009-02-26 경희대학교 산학협력단 실리콘 슬러리를 이용한 태양전지 및 그 제조방법
DE102007063786B3 (de) 2007-04-16 2022-09-15 Infineon Technologies Ag Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper
US20090029031A1 (en) * 2007-07-23 2009-01-29 Tyler Lowrey Methods for forming electrodes in phase change memory devices
US8441018B2 (en) * 2007-08-16 2013-05-14 The Trustees Of Columbia University In The City Of New York Direct bandgap substrates and methods of making and using
WO2009035421A1 (en) * 2007-09-14 2009-03-19 Laserresearch (S) Pte Ltd Single laser system for manufacture of thin film solar cell
JP5511173B2 (ja) * 2007-10-10 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8455331B2 (en) 2007-10-10 2013-06-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20090101209A1 (en) * 2007-10-19 2009-04-23 Guardian Industries Corp. Method of making an antireflective silica coating, resulting product, and photovoltaic device comprising same
JP5503876B2 (ja) * 2008-01-24 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の製造方法
US20090223549A1 (en) * 2008-03-10 2009-09-10 Calisolar, Inc. solar cell and fabrication method using crystalline silicon based on lower grade feedstock materials
CN102089873A (zh) 2008-05-16 2011-06-08 加拿大马特森技术有限公司 工件破损防止方法及设备
US8314369B2 (en) * 2008-09-17 2012-11-20 Applied Materials, Inc. Managing thermal budget in annealing of substrates
KR101199301B1 (ko) 2008-12-05 2012-11-09 한국전자통신연구원 확산 영역을 포함하는 화합물 반도체 소자의 형성 방법
EP2219231A1 (en) * 2009-02-12 2010-08-18 Excico France Method and apparatus for irradiating a photovoltaic material surface by laser energy
US20110086462A1 (en) * 2009-10-08 2011-04-14 Ovshinsky Stanford R Process for Manufacturing Solar Cells including Ambient Pressure Plasma Torch Step
US8399808B2 (en) 2010-10-22 2013-03-19 Ultratech, Inc. Systems and methods for forming a time-averaged line image
US8026519B1 (en) 2010-10-22 2011-09-27 Ultratech, Inc. Systems and methods for forming a time-averaged line image
US8938993B2 (en) * 2010-11-30 2015-01-27 Ut-Battelle, Llc Glass strengthening and patterning methods
US9276142B2 (en) * 2010-12-17 2016-03-01 First Solar, Inc. Methods for forming a transparent oxide layer for a photovoltaic device
TWI566300B (zh) 2011-03-23 2017-01-11 斯克林集團公司 熱處理方法及熱處理裝置
WO2012157298A1 (ja) * 2011-05-17 2012-11-22 株式会社エフティーエル 基板熱処理装置及び基板熱処理方法
US9302348B2 (en) 2011-06-07 2016-04-05 Ultratech Inc. Ultrafast laser annealing with reduced pattern density effects in integrated circuit fabrication
US8309474B1 (en) 2011-06-07 2012-11-13 Ultratech, Inc. Ultrafast laser annealing with reduced pattern density effects in integrated circuit fabrication
US20130045560A1 (en) * 2011-08-16 2013-02-21 Kenneth P. MacWilliams Techniques and systems for fabricating anti-reflective and passivation layers on solar cells
KR101902887B1 (ko) * 2011-12-23 2018-10-01 엘지전자 주식회사 태양 전지의 제조 방법
US8546805B2 (en) 2012-01-27 2013-10-01 Ultratech, Inc. Two-beam laser annealing with improved temperature performance
US8501638B1 (en) 2012-04-27 2013-08-06 Ultratech, Inc. Laser annealing scanning methods with reduced annealing non-uniformities
SG10201503478UA (en) 2012-06-11 2015-06-29 Ultratech Inc Laser annealing systems and methods with ultra-short dwell times
US9558973B2 (en) 2012-06-11 2017-01-31 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
US9490128B2 (en) 2012-08-27 2016-11-08 Ultratech, Inc. Non-melt thin-wafer laser thermal annealing methods
CN103400765B (zh) * 2013-07-05 2016-12-28 昆山龙腾光电有限公司 氧化物薄膜晶体管的制造方法
US20150111341A1 (en) * 2013-10-23 2015-04-23 Qualcomm Incorporated LASER ANNEALING METHODS FOR INTEGRATED CIRCUITS (ICs)
US9343307B2 (en) 2013-12-24 2016-05-17 Ultratech, Inc. Laser spike annealing using fiber lasers
JP6193305B2 (ja) 2014-07-29 2017-09-06 ウルトラテック インク 高性能線形成光学システム及び方法
US10083843B2 (en) 2014-12-17 2018-09-25 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
JP6738169B2 (ja) * 2016-03-11 2020-08-12 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスおよびその製造方法
WO2018008071A1 (ja) * 2016-07-04 2018-01-11 三菱電機株式会社 太陽電池セルの評価用基板および太陽電池セルの評価方法
US11182670B2 (en) 2017-11-16 2021-11-23 International Business Machines Corporation Thin-film large-area classifier
US12009451B2 (en) 2018-07-30 2024-06-11 mPower Technology, Inc. In-situ rapid annealing and operation of solar cells for extreme environment applications
FR3113183B1 (fr) 2020-07-31 2022-07-08 Commissariat Energie Atomique PROCEDE DE FORMATION DE CONTACTS OHMIQUES, NOTAMMENT DE TYPE Ni(GeSn) METTANT EN ŒUVRE UN RECUIT LASER

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770481B2 (ja) * 1985-10-30 1995-07-31 ソニー株式会社 シリコン半導体層の形成方法
JPH0691008B2 (ja) * 1986-12-16 1994-11-14 日本電気株式会社 Ｓｏｉ基板の製造方法
JP3210313B2 (ja) * 1989-08-11 2001-09-17 ソニー株式会社 多結晶シリコン薄膜の特性改善方法
JPH03178124A (ja) * 1989-12-07 1991-08-02 Fujitsu Ltd 半導体装置の製造方法
JPH03292719A (ja) * 1990-04-10 1991-12-24 Seiko Epson Corp シリコン半導体層の形成方法
JPH04100210A (ja) * 1990-08-18 1992-04-02 Seiko Epson Corp 半導体装置の製造方法
JPH04298020A (ja) * 1991-03-26 1992-10-21 Toshiba Corp シリコン薄膜結晶の製造方法
JPH05129332A (ja) * 1991-11-06 1993-05-25 Fujitsu Ltd 薄膜トランジスタの製造方法
JP3178124B2 (ja) 1992-11-19 2001-06-18 凸版印刷株式会社 化粧シートの製造方法
JPH0828337B2 (ja) * 1993-01-20 1996-03-21 日本電気株式会社 半導体薄膜の製造方法
US6074901A (en) * 1993-12-03 2000-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for crystallizing an amorphous silicon film and apparatus for fabricating the same
JP3221473B2 (ja) * 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5968753A (en) * 1994-06-14 1999-10-19 Nexell Therapeutics, Inc. Positive and positive/negative cell selection mediated by peptide release
CN1274009C (zh) * 1994-06-15 2006-09-06 精工爱普生株式会社 薄膜半导体器件的制造方法
JP2755214B2 (ja) * 1995-06-12 1998-05-20 ソニー株式会社 半導体薄膜の形成方法
WO1997001863A1 (en) * 1995-06-26 1997-01-16 Seiko Epson Corporation Method of formation of crystalline semiconductor film, method of production of thin-film transistor, method of production of solar cell, and active matrix type liquid crystal device
US5827773A (en) * 1997-03-07 1998-10-27 Sharp Microelectronics Technology, Inc. Method for forming polycrystalline silicon from the crystallization of microcrystalline silicon
KR100234895B1 (ko) * 1997-05-12 1999-12-15 구본준 비정질 실리콘의 결정화 방법
US6121660A (en) * 1997-09-23 2000-09-19 Semiconductor Energy Laboratory Co., Ltd. Channel etch type bottom gate semiconductor device
US6194669B1 (en) 1999-02-05 2001-02-27 Trw Inc. Solder ball grid array for connecting multiple millimeter wave assemblies

Also Published As

Publication number Publication date
CN1157056A (zh) 1997-08-13
WO1997001863A1 (en) 1997-01-16
KR970705831A (ko) 1997-10-09
JP4026182B2 (ja) 2007-12-26
KR100274293B1 (ko) 2001-01-15
US20020146868A1 (en) 2002-10-10
US6746903B2 (en) 2004-06-08
US6455360B1 (en) 2002-09-24
CN1395289A (zh) 2003-02-05
CN1089486C (zh) 2002-08-21
US6066516A (en) 2000-05-23

Similar Documents

Publication Publication Date Title
CN1180457C (zh) 半导体器件的制造方法和电子设备的制造方法
CN1052567C (zh) 半导体器件及其制造方法
CN1294619C (zh) 半导体器件及其制造方法
CN1055784C (zh) 半导体器件及其制造方法
CN1153256C (zh) 薄膜半导体、半导体器件以及薄膜晶体管的制造方法
CN1173412C (zh) 半导体器件
CN1276512C (zh) 半导体器件及其制法、soi衬底及其制法和其显示器件
CN1160758C (zh) 半导体器件及其制造方法
CN1242489C (zh) 半导体器件及其制造方法
CN1193403C (zh) 半导体器件
CN1135608C (zh) 半导体器件的制造方法
CN1917219A (zh) 源极/漏极电极、薄膜晶体管衬底及其制备方法和显示器件
CN1252805C (zh) 激光处理方法
CN1897258A (zh) 半导体器件及其制法、soi衬底及其制法和其显示器件
CN1235269C (zh) 半导体器件以及半导体器件的制造方法
CN1518128A (zh) 半导体器件及其制造方法
CN1389900A (zh) 制造半导体器件的方法
CN1435864A (zh) 半导体器件及其制造方法
CN1492481A (zh) 单晶硅及soi基板、半导体装置及其制造方法、显示装置
CN100345309C (zh) 半导体膜、半导体膜的制造方法、半导体器件以及半导体器件的制造方法
CN1307730A (zh) 薄膜晶体管及其制造方法
CN1195879A (zh) 半导体器件的制造方法
CN1375113A (zh) 薄膜晶体管及其制造方法
CN1146015C (zh) 半导体器件的制造方法
CN1921149A (zh) 一种便携式信息终端和一种摄象机

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041215

Termination date: 20120626