[go: up one dir, main page]

JP2001284252A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001284252A
JP2001284252A JP2000094535A JP2000094535A JP2001284252A JP 2001284252 A JP2001284252 A JP 2001284252A JP 2000094535 A JP2000094535 A JP 2000094535A JP 2000094535 A JP2000094535 A JP 2000094535A JP 2001284252 A JP2001284252 A JP 2001284252A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
projection
angle
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000094535A
Other languages
English (en)
Inventor
Yoshihiro Morimoto
佳宏 森本
Kiyoshi Yoneda
清 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000094535A priority Critical patent/JP2001284252A/ja
Priority to TW090107323A priority patent/TWI310958B/zh
Priority to US09/820,140 priority patent/US6858512B2/en
Priority to KR10-2001-0016480A priority patent/KR100487457B1/ko
Priority to CNB011122323A priority patent/CN1172352C/zh
Publication of JP2001284252A publication Critical patent/JP2001284252A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6725—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having supplementary regions or layers for improving the flatness of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Drying Of Semiconductors (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 半導体膜に生じる突起を除去してその表面を
平坦にし、良好な特性を有する半導体装置及びその製造
方法を提供する。 【解決手段】 絶縁性基板１０上に、ａ−Ｓｉ膜１２を
成膜し、そのａ−Ｓｉ膜１２にレーザー光１４を照射し
て溶融再結晶化してｐ−Ｓｉ膜１３にした際に生じる突
起１００に対して、イオンミリング法によるイオンビー
ムを入射角度６０°〜９０°で照射することにより、そ
の突起１００を除去してしまい、ｐ−Ｓｉ膜１３の表面
を平坦にすることにより、 ｐ−Ｓｉ膜１３とゲート電
極１５との間で十分な絶縁をとることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、半導体膜の表面を平坦にした半導体
装置及びその製造方法に関する。
【０００２】
【従来の技術】以下に、従来の薄膜トランジスタ（Thin
Film Transistor、以下、「ＴＦＴ」と称する。）の製
造方法について説明する。
【０００３】図７に多結晶化された多結晶シリコン膜の
表面状態を示し、図８に図７中のＡ−Ａ線に沿った従来
の薄膜トランジスタの製造工程断面図を示す。
【０００４】工程１（図８（ａ））：ガラス、石英ガラ
ス等から成る絶縁性基板１０上に、非晶質シリコン膜
（以下、「ａ−ｓｉ膜」と称する。）１１をＣＶＤ法を
用いて成膜する。
【０００５】工程２（図８（ｂ））：そのａ−Ｓｉ膜１
０にＸｅＣｌ、ＫｒＦ、ＡｒＦなどの線状のエキシマレ
ーザ１４を一方から他方に向かって走査しながら照射し
てアニール処理を行って、ａ−Ｓｉ膜１２を溶融再結晶
化し多結晶化させて多結晶シリコン膜（以下、「ｐ−Ｓ
ｉ膜」と称する。）１３にする。
【０００６】このとき、ａ−Ｓｉ膜１２の表面にエキシ
マレーザビーム１４を矢印方向に走査しながら照射する
ことによりａ−Ｓｉ膜１２が溶融されて再結晶化が進
む。即ち、レーザ照射１４によって加熱されたａ−Ｓｉ
膜１２は溶融した後に冷却されて再結晶化されてｐ−Ｓ
ｉ膜となる。ところが、その際に各結晶の粒界がぶつか
りあってその箇所が隆起して突起１００が生じてしま
う。
【０００７】工程３（図８（ｃ））：ｐ−Ｓｉ膜１３上
に、ＣＶＤ法にてＳｉＯ2膜から成るゲート絶縁膜１４
を全面に形成する。そして、クロム（Ｃｒ）、モリブデ
ン（Ｍｏ）などの高融点金属からなる金属膜をスパッタ
法を用いて形成し、ホトリソグラフィ技術及びＲＩＥ
（Reactive Ion Etching：活性化イオンエッチング）法
によるドライエッチング技術を用いて所定形状に加工し
て、ゲート電極１５を形成する。
【０００８】そして、Ｐチャネル型のＴＦＴを形成する
場合には、ゲート電極１５をマスクとして、ゲート絶縁
膜１４を介してｐ−Ｓｉ膜１３に対してボロン（Ｂ）等
のＰ型イオンを注入し、Ｎチャネル型のＴＦＴを形成す
る場合には、リン（Ｐ）等のＮ型イオンを注入する。こ
れにより、能動層であるｐ−Ｓｉ膜１３のゲート電極１
５で覆われた部分がチャネル領域１３ｃとなり、その両
側の部分がソース領域１３ｓ及びドレイン領域１３ｄと
なる。
【０００９】その後、ＣＶＤ法を用いてＳｉＯ2膜単
体、又はＳｉＯ2膜とＳｉＮ膜との２層からなる層間絶
縁膜１６を形成する。
【００１０】工程４（図８（ｄ））：そして、ドレイン
領域１３ｄに対応した位置に層間絶縁膜１６及びゲート
絶縁膜１４を貫通する第１のコンタクトホール１７をｐ
−Ｓｉ膜１３に到達するように形成し、この第１のコン
タクトホール１７部分に、アルミニウム等の金属からな
るドレイン電極１９を形成する。このドレイン電極１９
の形成は、例えば、第１のコンタクトホール１７が形成
された層間絶縁膜１６上にスパッタリングして堆積する
とともに第１のコンタクトホール１７に充填したアルミ
ニウムをパターニングすることで形成される。
【００１１】そして、ドレイン電極１９が形成された層
間絶縁膜１６及びドレイン電極１９上に平坦化絶縁膜２
０を形成して表面を平坦化する。この平坦化絶縁膜２０
は、アクリル樹脂溶液を塗布し、焼成してアクリル樹脂
層を形成してなっており、このアクリル樹脂層は、ゲー
ト電極１５、ドレイン電極１９による凹凸を埋めて表面
を平坦化することができる。
【００１２】さらに、ソース領域１３ｓ上に平坦化絶縁
膜２０であるアクリル樹脂層、層間絶縁膜１６及びゲー
ト絶縁膜１４を貫通する第２のコンタクトホール２１を
形成し、この第２のコンタクトホール２１部分に、ソー
ス１３ｓに接続されてアクリル樹脂層上に広がる表示電
極２２を形成する。この表示電極２２は、第２のコンタ
クトホール２１が形成された平坦化絶縁膜１５上に透明
導電膜、例えばＩＴＯ（Indium Thin Oxide：酸化イン
ジウム錫）を積層し、そして、その透明導電膜上にレジ
スト膜を塗布した後、所定の電極パターンを形成し、エ
ッチングガスとして、ＨＢｒガス及びＣｌ2を用いてド
ライエッチング法、例えばＲＩＥ法によって露出した透
明導電膜をエッチングすることにより形成される。
【００１３】
【発明が解決しようとする課題】ところが、上述のよう
に製造したＴＦＴによれば、レーザビーム照射によって
ａ−Ｓｉ膜が溶融再結晶化される際に、各結晶の粒界が
ぶつかりあってその箇所が隆起して生じたｐ−Ｓｉ膜１
３表面の突起１００の上層に形成したゲート絶縁膜１４
の厚みが突起１００が生じた箇所においては薄くなって
しまうことになる。この突起１００は、ｐ−Ｓｉ膜１３
の厚みが約４００Åの場合に、その厚みと同じく約４０
０Åにもなってしまう。このため、ｐ−Ｓｉ膜１３とゲ
ート電極１５との間で十分な絶縁をとることができな
い、あるいは突起１００の高さがゲート絶縁膜１４の厚
みよりも大きい場合にはｐ−Ｓｉ膜１３とゲート電極１
５とが短絡してしまうという欠点があった。
【００１４】また、突起１００には印加された電圧によ
って電界が集中してしまい、やはり絶縁破壊を起こして
しまい、ｐ−Ｓｉ膜１３とゲート電極１５とが短絡して
しまうという欠点があった。
【００１５】更に、ゲート電極１５に印加された電圧の
ｐ−Ｓｉ膜１３対して印加される電圧が絶縁性基板面内
でばらつきが生じてしまうことになり、結果として特性
の不均一なＴＦＴが形成されてしまうという欠点があっ
た。そのＴＦＴを液晶表示装置等の表示装置に採用した
場合には、表示画面内においてばらつきが生じてしまう
という欠点もあった。
【００１６】そこで、本発明は、上述の欠点に鑑みて為
されたものであって、半導体膜に生じる突起を除去して
その表面を平坦にし、良好な特性を有する半導体装置及
びその製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、絶縁性基板上に非単結晶半導体膜を形成する
工程と、該非単結晶半導体膜を加熱処理する工程と、該
加熱処理により生じた前記非単結晶半導体膜の突起を物
理的除去方法により除去する工程と、を備えたものであ
る。
【００１８】また、上述の半導体装置の製造方法は、前
記加熱処理工程は、レーザ光を照射して溶融再結晶化さ
せる工程である半導体装置の製造方法である。
【００１９】また、上述の半導体装置の製造方法は、前
記物理的除去方法が、イオンミリングのイオンビームを
前記突起に対して照射して除去する方法である半導体装
置の製造方法である。
【００２０】更に、前記イオンミリングのイオンビーム
の入射方向と、前記非単結晶半導体膜面に対する垂線と
の成す角θが、６０°〜９０°である半導体装置の製造
方法である。
【００２１】また、本発明の半導体装置は、絶縁性基板
上に形成した非単結晶半導体膜を加熱処理した際に生じ
る前記非単結晶半導体膜の突起をイオンビームを照射す
ることにより除去することによって、前記非単結晶半導
体膜の表面が平坦である半導体装置である。
【００２２】
【発明の実施の形態】以下に、本発明の半導体装置の製
造方法をＴＦＴを備えた液晶表示装置に採用した場合に
ついて説明する。
【００２３】図１に、本発明のＴＦＴの製造工程断面図
を示し、図２に液晶表示装置の断面図を示す。
【００２４】工程１（図１（ａ））：ガラス、石英ガラ
ス等から成る絶縁性基板１０上に、ＳｉＯ2膜単体、あ
るいはＳｉＮ膜及びＳｉＯ2膜から成る絶縁性膜１１を
ＣＶＤ法等を用いて形成する。これは、絶縁性基板から
のナトリウム（Ｎａ）イオン等の不純物がその上に形成
する半導体膜（ｐ−Ｓｉ膜）に浸入することを防止する
ためである。不純物が浸入する恐れがない無アルカリガ
ラス基板等を用いる場合には必ずしも必要ではない。
【００２５】また、本発明においては、絶縁性基板は、
表面が絶縁性を呈する基板も含むものとする。即ち、半
導体基板上にＳｉＮ膜及びＳｉＯ2膜から成る絶縁性膜
１１を堆積したものであっても良い。
【００２６】絶縁膜１１上に、ａ−ｓｉ膜１２をＣＶＤ
法を用いて成膜する。そのａ−Ｓｉ膜１２の膜厚は、３
００〜１０００Åであり、本実施の形態においては４０
０Åとした。
【００２７】工程２（図１（ｂ））：そのａ−Ｓｉ膜１
２に波長が３０８ｎｍで線状のエキシマレーザを一方か
ら他方に向かって走査しながら照射してアニール処理を
行って、ａ−Ｓｉ膜１２を溶融再結晶化し多結晶化させ
て多結晶シリコン膜（以下、「ｐ−Ｓｉ膜」と称す
る。）１３にする。
【００２８】このとき、ａ−Ｓｉ膜の表面にエキシマレ
ーザビームを照射することによりａ−Ｓｉ膜が溶融され
て再結晶化が進む。即ち、レーザ照射によって加熱され
たａ−Ｓｉ膜は溶融した後に冷却されて再結晶化される
が、その際に各結晶の粒界がぶつかりあってその箇所が
隆起して突起１００が生じてしまう。
【００２９】レーザービームとしては、波長λ＝３０８
ｎｍのＸｅＣｌエキシマレーザーを使用してもよく、ま
た、波長λ＝１９３ｎｍのＡｒＦエキシマレーザーを使
用してもよい。
【００３０】工程３（図１（ｃ））：次に、イオンミリ
ング装置からのイオンビーム１１０を照射してその突起
１００をエッチングする。
【００３１】ｐ−Ｓｉ膜の突起１００をエッチングする
ために、ｐ−Ｓｉ膜１３の表面に対して角度θの角を成
す方向からＡｒイオン照射１１０をする。
【００３２】工程４（図１（ｄ））：そうして、ｐ−Ｓ
ｉ膜１３の表面の突起１００を除去して、ｐ−Ｓｉ膜１
３表面を平坦にする。
【００３３】工程５（図１（ｅ））：ｐ−Ｓｉ膜１３上
に、ＣＶＤ法にてＳｉＯ2膜から成るゲート絶縁膜１４
を全面に形成する。そして、Ｃｒ、Ｍｏなどの高融点金
属からなる金属膜をスパッタ法を用いて形成し、ホトリ
ソグラフィ技術及びＲＩＥ法によるドライエッチング技
術を用いて所定形状に加工して、ゲート電極１５を形成
する。
【００３４】そして、ゲート電極１５をマスクとして、
ゲート絶縁膜１４を介してｐ−Ｓｉ膜１３にＰ型または
Ｎ型のイオンを注入する。即ち、形成すべきＴＦＴのタ
イプに応じて、ゲート電極１５に覆われていないｐ−Ｓ
ｉ膜１３にＰ型またはＮ型のイオンを注入する。
【００３５】Ｐチャネル型のＴＦＴを形成する場合に
は、ボロン（Ｂ）等のＰ型イオンを注入し、Ｎチャネル
型のＴＦＴを形成する場合には、リン（Ｐ）等のＮ型イ
オンを注入する。これにより、能動層であるｐ−Ｓｉ膜
１３のうちゲート電極１５で覆われた部分がチャネル領
域１３ｃとなり、その両側の部分がソース領域１３ｓ及
びドレイン領域１３ｄとなる。
【００３６】その後、ＣＶＤ法を用いて、ＳｉＯ2膜単
体、又はＳｉＯ2膜とＳｉＮ膜との２層からなる層間絶
縁膜１６を形成する。
【００３７】そして、ドレイン領域１３ｄに対応した位
置に層間絶縁膜１６を貫通する第１のコンタクトホール
１７をｐ−Ｓｉ膜１３に到達するように形成し、この第
１のコンタクトホール１７部分に、アルミニウム等の金
属からなるドレイン電極１９を形成する。このドレイン
電極１９の形成は、例えば、第１のコンタクトホール１
７が形成された層間絶縁膜１６上にスパッタリングして
堆積するとともに第１のコンタクトホール１７に充填し
たアルミニウムをパターニングすることで形成される。
【００３８】次いで、ドレイン電極１９が形成された層
間絶縁膜１６及びドレイン電極１９上に平坦化絶縁膜２
０を形成して表面を平坦化する。この平坦化絶縁膜２０
は、アクリル樹脂溶液を塗布し、焼成してアクリル樹脂
層を形成してなっており、このアクリル樹脂層は、ゲー
ト電極１５、ドレイン電極１９による凹凸を埋めて表面
を平坦化することができる。
【００３９】さらに、ソース領域１３ｓ上に平坦化絶縁
膜２０であるアクリル樹脂層、層間絶縁膜１６及びゲー
ト絶縁膜１４を貫通する第２のコンタクトホール２１を
形成し、この第２のコンタクトホール２１部分に、ソー
ス領域１３ｓに接続されてアクリル樹脂層上に広がる表
示電極２２を形成する。この表示電極２２は、第２のコ
ンタクトホール２１が形成された平坦化絶縁膜２０上に
透明導電膜、例えばＩＴＯを積層し、そして、その透明
導電膜上にレジスト膜を塗布した後、所定の電極パター
ンを形成し、エッチングガスとしてＨＢｒガス及びＣｌ
2ガス用いてドライエッチング法、例えばＲＩＥ法によ
って露出した透明導電膜をエッチングすることにより形
成される。
【００４０】そして、表示電極２２及び平坦化絶縁膜２
０上に、ポリイミド、ＳｉＯ2等からなり、液晶２４を
配向させる配向膜２３を、印刷法またはスピンナー法に
て形成する。
【００４１】こうして、液晶を駆動させるＴＦＴをスイ
ッチング素子とした液晶表示装置の片側のＴＦＴ基板１
０が完成する。
【００４２】次に、石英ガラスまたは無アルカリガラス
からなる絶縁基板である対向電極基板３０上に、この基
板３０側から順にＩＴＯ膜等の透明導電膜からなる対向
電極３１を基板全面に形成した後、その上に液晶２４を
配向するためのポリイミド、ＳｉＯ2等からなる配向膜
３２を形成する。
【００４３】こうして、上述のＴＦＴ基板１０に対向し
て対向電極基板３０を設け、ＴＦＴ基板１０と対向電極
基板３０との間であってそれらの周辺に、接着性を有す
る樹脂からなるシール剤を用いて両基板１０，３０を接
着し、両基板間１０，３０に液晶２４を充填して、図２
に示すような液晶表示装置が完成する。
【００４４】ここで、ｐ−Ｓｉ膜１３表面に生じた突起
１００を除去するイオンミリング装置の原理について説
明する。
【００４５】図３に、イオンミリング装置の概略断面図
を示す。
【００４６】同図に示すように、イオンミリング装置
は、イオンを発生させるイオン発生源領域ＩＳと、被照
射物にイオンを照射して被エッチング物のエッチングを
行うエッチングチャンバ領域ＥＣとから成っている。い
ずれの領域ともに真空にしてありその真空度は１Ｅ（−
６）Ｔｏｒｒである。
【００４７】一方のイオン発生源領域ＩＳには、マグネ
ットによってイオン化されるガス、例えばアルゴン（Ａ
ｒ）ガスを供給するガス供給口２１０と、そのガスをプ
ラズマ化するための磁界を発生させるマグネット２３０
が周りに配置された円筒形状のアノード２３１と、熱電
子を放出するフィラメントからなるカソード２４０とを
備えている。また、発生されたプラズマ中からＡｒイオ
ンを引き出す引き出し電極２５０を備えている。
【００４８】他方のエッチングチャンバ領域ＥＣは、引
き出し電極２５０によって引き出されたＡｒイオンを中
性化するための電子を放出するニュートラライザ２６０
を備えている。また、被エッチング物を固定するステー
ジ２９０が備えられている。排気口３００より排気され
る。
【００４９】ステージ２９０には被エッチング物である
ｐ−Ｓｉ膜２８０を全面に形成したガラス基板２７０が
固定してあり、ステージ２９０は所定の速度で回転され
る。回転させることによりガラス基板２７０上のｐ−Ｓ
ｉ膜２８０に均一にＡｒ原子が照射１１０されるように
している。また、イオン源発生領域ＩＳから照射される
Ａｒ原子の入射方向は、ステージ２７０表面の垂線から
角度θだけ傾いている。即ち、ｐ−Ｓｉ膜２８０面に対
して角度（π／２−θ）を成す方向からｐ−Ｓｉ膜２８
０にＡｒ原子が入射される。こうして、ｐ−Ｓｉ膜２８
０に発生した突起１００に対して一定の角度θからＡｒ
原子２６０が照射されるように配置されて、突起１００
がエッチングされる。この角度θは、ステージ２９０の
固定角度を調整することにより、任意に変えることが可
能である。
【００５０】上述のイオンミリング装置において、イオ
ン発生源領域ＩＳ及びエッチングチャンバ領域ＥＣ内を
拡散ポンプ等により真空にする。そしてガス供給口２１
０からＡｒガスをイオン発生源領域ＩＳ内に供給し、ア
ノード電極２３１、マグネット２３０及びカソード２４
０に電圧を印加して、Ａｒガスをプラズマ化する。その
プラズマ中のＡｒイオンをエッチングチャンバ領域ＥＣ
に引き出すために、引き出し電極２５０に約８００Ｖの
電圧を印加してＡｒイオンを引き出す。そしてこの引き
出されたＡｒイオンにニュートラライザ２６０からの電
子を供給して、Ａｒイオンに電子を結合させてＡｒ原子
とする。そして、そのＡｒ原子１１０をステージ２９０
に固定されたガラス基板２７０上のｐ−Ｓｉ膜２８０に
衝突させる。このＡｒ原子２６０がｐ−Ｓｉ膜２８０表
面に発生した突起１００に衝突して除去させる。
【００５１】ここで、突起１００のＡｒ原子によるエッ
チングについて説明する。
【００５２】図４に、各形状の突起に対してＡｒ原子を
照射してエッチングする様子を示す。
【００５３】図４（ａ）には円錐状の突起の場合を、図
４（ｂ）には円錐形状の複数個連続した突起の場合を、
図４（ｃ）には長方形の形状をした突起の場合を示す。
【００５４】まず、図４（ａ）に示す円錐形状の突起の
場合について説明する。
【００５５】ここで、突起１００はｐ−Ｓｉ膜２８０の
表面に対して角度αの仰角をもってなっているとし、ま
た、Ａｒ原子１１０は、ｐ−Ｓｉ膜１３表面に対して垂
直な垂線ＶＬ１から角度θだけ傾いた方向から入射する
と仮定する。
【００５６】すると、円錐形状の突起１００の斜面に対
して垂直な垂線ＶＬ２から角度（θ―α）だけ傾いた方
向からＡｒ原子が入射することになる。斜面ではある
が、面に対して言えば、ｐ−Ｓｉ表面の平面に入射され
ることになる。
【００５７】このとき、ｐ−Ｓｉ膜２８０を形成したガ
ラス基板１０は、ステージ２９０に固定されており、ス
テージとともに回転しているのでｐ−Ｓｉ膜２８０の全
面に均一にＡｒ原子が照射されることになる。従って、
このＡｒ原子が次々とｐ−Ｓｉ膜１３の突起部の斜面及
びそれ以外の平坦部に照射されることにより、突起部以
外の平坦部よりも突起１００ａが速くエッチングされて
いき、次第に突起１００ｂ、突起１００ｃへと形状が小
さくなって突起を除去することができる。従って、表面
の平坦なｐ−Ｓｉ膜１３を得ることができる。
【００５８】次に、円錐形状の複数個連続した突起の場
合について説明する。
【００５９】図４（ａ）に示した突起の除去と同様に、
突起１００はｐ−Ｓｉ膜１３の表面に対して角度αの仰
角をもってなっているとし、また、Ａｒ原子１１０は、
ｐ−Ｓｉ膜１３表面に対して垂直な垂線ＶＬ１から角度
θだけ傾いた方向から入射すると、円錐形状の突起１０
０の斜面に対して垂直な垂線ＶＬ２から角度（θ―α）
だけ傾いた方向からＡｒ原子が入射することになる。そ
して、１００ａ、１００ｂ、１００ｃの順に突起がエッ
チングされていき、表面を平坦にすることができる。
【００６０】次に、図４（ｃ）に示す円柱の形状をした
突起の場合について説明する。
【００６１】同図において、突起１００はｐ−Ｓｉ膜１
３の表面に対して垂直に突起しているものとし、またＡ
ｒ原子１１０は、ｐ−Ｓｉ膜１３の突起１００の表面に
対して垂直な垂線ＶＬ１から角度θだけ傾いた方向から
入射されるものとする。
【００６２】そうすると、ｐ−Ｓｉ膜１３上面に対して
垂直な側面ＶＳに対しては、Ａｒ原子１１０は、その側
面ＶＳに対して垂直な垂線ＶＬ２に対して角度（（π／
２）−θ）だけ傾いた方向から入射することになる。側
面ＶＳもその面は平坦な表面であると言える。
【００６３】こうして、このＡｒ原子が次々とｐ−Ｓｉ
膜１３に照射されることにより、この突起の上面よりも
側面ＶＳのほうがエッチングされながら突起１００ａか
ら次第にエッチングされていき、突起１００ｂ、突起１
００ｃへと形状が小さくなって突起を除去することがで
きる。従って、表面の平坦なｐ−Ｓｉ膜１３を得ること
ができる。
【００６４】ここで、ｐ−Ｓｉ膜にＡｒ原子を照射した
場合のＡｒ原子の照射角度とｐ−Ｓｉ膜のエッチングレ
ートとの関係について説明する。
【００６５】図５に、平坦な表面のｐ−Ｓｉ膜にＡｒ原
子を照射した場合のＡｒ原子の照射角度とｐ−Ｓｉ膜の
エッチングレートとの関係を示す。なお、同図におい
て、横軸は照射されるＡｒ原子のｐ−Ｓｉ膜面の垂線か
らの角度を示し、縦軸にそのＡｒ原子によってエッチン
グされるｐ−Ｓｉ膜のエッチングレートを示す。
【００６６】同図に示すように、Ａｒ原子（Ａｒイオン
ビーム）入射方向によってシリコンのエッチングレート
は異なる。なお、同図は、Ａｒ原子のビームエネルギは
５００ｅＶ、Ａｒ原子の電流密度は１．４ｍＡ／ｃｍ2
の場合を示している。
【００６７】エッチングレートは、Ａｒ原子入射角度θ
が０°から大きくなるにつれて徐々になだらかに上昇
し、６０°で最大となり、６０°から９０°近傍にかけ
ては急激に減少する。
【００６８】前述の図４（ａ）に示した円錐形状の突起
の場合について、再度説明する。突起をイオンビームを
照射して除去する場合、突起部のエッチングレートは大
きく、平坦な部分のエッチングレートは小さいことが好
ましい。即ち、図４（ａ）に示す円錐形状の場合におい
ても、突起部１００ａは早くエッチングされ、また平坦
な部分はエッチングされにくいことが好ましい。
【００６９】ここで、例えば、イオンビームの入射角度
θが８８°で、円錐形状の突起のｐ−Ｓｉ膜１３の表面
に対する角度αが６０°の場合を考える。
【００７０】即ち図４（ａ）において垂線ＶＬ１からの
角度θが８８°であり、その方向からイオンビームが入
射してｐ−Ｓｉ膜２８０の平坦な部分に照射される。ま
た、ｐ−Ｓｉ膜２８０の表面（このとき円錐形状の側面
は斜面であるが、その斜面自体は平坦な部分である。）
に対する垂線ＶＬ２からの角度（θ−α）は２８°（＝
８８°−６０°）である。この場合を図５で見ると、平
坦な表面のｐ−Ｓｉ膜に照射したときに、入射角度が８
８°の場合にはエッチングレートは約１００Å／ｍｉｎ
であり、入射角度が２８°の場合にはエッチングレート
は約６００Å／ｍｉｎである。即ち、平坦な部分のエッ
チングレート（約１００Å／ｍｉｎ）に対して突起部の
エッチングレート（約６００Å／ｍｉｎ）であるので、
突起部分は平坦な部分に比べて約６倍のエッチングレー
トでエッチングされていくため、平坦部が多くエッチン
グされてしまうことなく、突起部のエッチングが完了す
ることになる。
【００７１】なお、図４に示した他の突起の形状の場合
においても同様に、平坦部のエッチングレートに比べ
て、突起部のエッチングレートが大きくなるようにイオ
ンビームの入射角度を選択することにより、平坦部分が
エッチングされてしまうことなく効率よく突起部をエッ
チングすることができる。
【００７２】また、図６に、ｐ−Ｓｉ膜にＡｒ原子を照
射した後のｐ−Ｓｉ膜上の突起の状態の一例を示す。同
図において、横軸は基板の表面の垂線からの角度を示
し、縦軸はＡｒ原子照射後のｐ−Ｓｉ膜上の突起の平均
高さを示している。なお、突起の平均高さは４００Åの
場合を示しており、形状は概ね図６中に示した円錐形状
をしている場合である。
【００７３】同図に示すように、入射角度が大きくなる
につれて突起の高さは低くなる、即ち除去されてｐ−Ｓ
ｉ膜の表面が平坦に成ってくることがわかる。
【００７４】ここで、能動層であるｐ−Ｓｉ膜の突起
は、その上に形成する絶縁膜を突き抜けてしまうと絶縁
性が得られないどころか、その絶縁膜上の導電層とショ
ートしてしまうことになるので、高くないことが望まし
い。ｐ−Ｓｉ膜の突起の残りとしては、概ね絶縁性を保
持できる程度の厚みであればよい。
【００７５】以上のことから、突起残りが２５０Åであ
れば良いことから入射角度が６０°であれば良い。ま
た、突起残りが２００Åであれば更に好ましいことから
入射角度が７０°であれば良い。更に好ましくは突起残
りが１５０Åであれば更に好ましいことから入射角度が
８０°であれば良い。
【００７６】以上のように、ｐ−Ｓｉ膜の表面に生じた
突起をイオンミリング法によってイオンビームを照射し
て表面を平坦にすることにより、ｐ−Ｓｉ膜１３とゲー
ト電極１５との間で十分な絶縁をとることができるとと
もに、突起１００の高さがゲート絶縁膜１４の厚みより
も大きい場合にも、研磨によって平坦にすることにより
ｐ−Ｓｉ膜１３とゲート電極１５とが短絡してしまうこ
とがない。
【００７７】また、突起１００には印加された電圧によ
って電界が集中してしまうこともない。
【００７８】更に、ゲート電極１５に印加された電圧の
ｐ−Ｓｉ膜１３対して印加される電圧が絶縁性基板面内
でばらつきが生じて、結果として特性の不均一なＴＦＴ
が形成されてしまうこともない。そしてそのＴＦＴを液
晶表示装置等の表示装置に採用した場合にも、表示画面
内においてばらつきが生じてしまうこともない。
【００７９】なお、本発明は、ステージ２９０に固定し
たガラス基板２７０は、上述の実施の形態に示したよう
に１つの液晶表示パネルをなすガラス基板を固定するこ
とに限定されるものではなく、１枚のガラス基板に多数
の液晶表示パネルを備えたいわゆるマザーガラス基板で
あっても同様の効果が得られるものである。
【００８０】
【発明の効果】本発明によれば、イオンミリング法を用
いて効率よくｐ−Ｓｉ膜の表面に発生する突起を除去し
て平坦な表面にすることができるので、良好な特性の半
導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法の製造工程断面
図である。
【図２】本発明の半導体装置を液晶表示装置に採用した
場合の断面図である。
【図３】本発明の半導体装置の製造方法に用いるイオン
ミリング装置の断面図である。
【図４】本発明の半導体装置の製造方法のエッチング工
程断面図である。
【図５】本発明のイオンビーム入射角度とエッチングレ
ートとの関係を示す特性図である。
【図６】本発明のイオンビーム入射角度と平坦化後の突
起の高さとの関係を示す図である。
【図７】従来の半導体装置の表面状態を示す図である。
【図８】従来の半導体装置の製造方法の製造工程断面図
である。
【符号の説明】
１０ 基板 １２ ａ−Ｓｉ膜 １３ ｐ−Ｓｉ膜 １４ レーザー光照射 １００ 突起 １１０ イオンビーム
フロントページの続き Ｆターム(参考） 5F004 AA11 BD07 DA23 DB02 5F052 AA02 BA07 BB07 CA08 DA02 DB01 EA11 EA16 FA07 JA01 5F110 AA18 CC02 DD02 DD03 DD13 DD14 DD17 EE04 FF02 FF29 GG02 GG13 GG25 GG44 GG58 HJ13 HL03 HL07 HL23 NN03 NN23 NN24 NN27 NN35 NN36 NN72 PP03 PP04 PP38 QQ11 QQ19

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性基板上に非単結晶半導体膜を形成
    する工程と、該非単結晶半導体膜を加熱処理する工程
    と、該加熱処理により生じた前記非単結晶半導体膜の突
    起を物理的除去方法により除去する工程と、を備えたこ
    とを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記加熱処理工程は、レーザ光を照射し
    て溶融再結晶化させる工程であることを特徴とする請求
    項１に記載の半導体装置の製造方法。
  3. 【請求項３】 前記物理的除去方法は、イオンミリング
    のイオンビームを前記突起に対して照射して除去する方
    法であることを特徴とする請求項１又は２に記載の半導
    体装置の製造方法。
  4. 【請求項４】 前記イオンミリングのイオンビームの入
    射方向と、前記非単結晶半導体膜面に対する垂線との成
    す角θが、６０°〜９０°であることを特徴とする請求
    項３に記載の半導体装置の製造方法。
  5. 【請求項５】 絶縁性基板上に形成した非単結晶半導体
    膜を加熱処理した際に生じる前記非単結晶半導体膜の突
    起をイオンビームを照射することにより除去することに
    よって、前記非単結晶半導体膜の表面が平坦であること
    を特徴とする半導体装置。
JP2000094535A 2000-03-30 2000-03-30 半導体装置及びその製造方法 Pending JP2001284252A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000094535A JP2001284252A (ja) 2000-03-30 2000-03-30 半導体装置及びその製造方法
TW090107323A TWI310958B (en) 2000-03-30 2001-03-28 Manufacturing method for semiconductor device
US09/820,140 US6858512B2 (en) 2000-03-30 2001-03-28 Semiconductor device and method of producing the same
KR10-2001-0016480A KR100487457B1 (ko) 2000-03-30 2001-03-29 반도체 장치의 제조 방법
CNB011122323A CN1172352C (zh) 2000-03-30 2001-03-30 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000094535A JP2001284252A (ja) 2000-03-30 2000-03-30 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001284252A true JP2001284252A (ja) 2001-10-12

Family

ID=18609566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000094535A Pending JP2001284252A (ja) 2000-03-30 2000-03-30 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US6858512B2 (ja)
JP (1) JP2001284252A (ja)
KR (1) KR100487457B1 (ja)
CN (1) CN1172352C (ja)
TW (1) TWI310958B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005031838A1 (ja) * 2003-09-30 2005-04-07 Japan Aviation Electronics Industry Limited 固体表面の平坦化方法及びその装置
JP2007059601A (ja) * 2005-08-24 2007-03-08 Sharp Corp 半導体装置の製造方法
US8178857B2 (en) 2005-05-20 2012-05-15 Japan Aviation Electronics Industry, Limited Method and apparatus for flattening solid surface

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003340386A (ja) * 2002-05-23 2003-12-02 Toshiba Corp 超音波洗浄装置及び超音波洗浄方法
CN100440450C (zh) * 2003-09-30 2008-12-03 日本航空电子工业株式会社 固体表面平坦化方法及其装置
KR100719919B1 (ko) * 2004-09-08 2007-05-18 비오이 하이디스 테크놀로지 주식회사 다결정실리콘 박막트랜지스터 형성방법
KR100681262B1 (ko) * 2006-01-24 2007-02-09 삼성전자주식회사 스택형 반도체 장치의 제조 방법
CN101678508B (zh) * 2007-06-11 2013-07-17 日立金属株式会社 具有边缘的部件的激光加工方法
US20100096566A1 (en) * 2008-10-20 2010-04-22 Robert Bristol Reducing Line Edge Roughness by Particle Beam Exposure
KR101082174B1 (ko) * 2009-11-27 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR101117731B1 (ko) 2010-01-05 2012-03-07 삼성모바일디스플레이주식회사 화소 회로 및 유기전계발광 표시 장치, 및 이의 구동 방법
KR101666661B1 (ko) 2010-08-26 2016-10-17 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 평판 표시 장치
US9780366B2 (en) 2013-08-29 2017-10-03 Stmicroelectronics (Tours) Sas Silicon microstructuring method and microbattery
KR101943553B1 (ko) * 2014-11-25 2019-04-18 삼성전자주식회사 좌우 대칭의 이온 빔을 이용한 패턴 형성 방법, 이를 이용한 자기 기억 소자의 제조방법, 및 좌우 대칭의 이온 빔을 발생시키는 이온 빔 장비
KR102595297B1 (ko) 2018-02-23 2023-10-31 삼성전자주식회사 미세 패턴 형성 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3359670B2 (ja) * 1992-11-19 2002-12-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3378078B2 (ja) * 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3761918B2 (ja) * 1994-09-13 2006-03-29 株式会社東芝 半導体装置の製造方法
US6127279A (en) * 1994-09-26 2000-10-03 Semiconductor Energy Laboratory Co., Ltd. Solution applying method
US5607599A (en) * 1994-11-17 1997-03-04 Kabushiki Kaisha Toshiba Method of processing a magnetic thin film
CN1089486C (zh) * 1995-06-26 2002-08-21 精工爱普生株式会社 形成晶体性半导体膜的方法
JP3883592B2 (ja) * 1995-08-07 2007-02-21 株式会社半導体エネルギー研究所 レーザ照射方法および半導体作製方法および半導体装置の作製方法および液晶電気光学装置の作製方法
KR100224710B1 (ko) * 1995-10-10 1999-10-15 윤종용 반도체 장치의 커패시터 제조 방법
US6273950B1 (en) * 1996-04-18 2001-08-14 Matsushita Electric Industrial Co., Ltd. SiC device and method for manufacturing the same
US6241817B1 (en) * 1997-05-24 2001-06-05 Jin Jang Method for crystallizing amorphous layer
US5940693A (en) * 1997-07-15 1999-08-17 Sharp Laboratories Of America, Inc. Selective silicide thin-film transistor and method for same
JP3642546B2 (ja) * 1997-08-12 2005-04-27 株式会社東芝 多結晶半導体薄膜の製造方法
US6113690A (en) * 1998-06-08 2000-09-05 Motorola, Inc. Method of preparing crystalline alkaline earth metal oxides on a Si substrate
JP2000111945A (ja) * 1998-10-01 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
US6288417B1 (en) * 1999-01-07 2001-09-11 Xerox Corporation Light-emitting devices including polycrystalline gan layers and method of forming devices
JP2000150890A (ja) * 1998-11-11 2000-05-30 Seiko Epson Corp 半導体装置の製造方法
US6238582B1 (en) * 1999-03-30 2001-05-29 Veeco Instruments, Inc. Reactive ion beam etching method and a thin film head fabricated using the method
US6423240B1 (en) * 2000-01-07 2002-07-23 International Business Machines Corporation Process to tune the slider trailing edge profile
US6472232B1 (en) * 2000-02-22 2002-10-29 International Business Machines Corporation Semiconductor temperature monitor
JP2002076349A (ja) * 2000-08-28 2002-03-15 Seiko Epson Corp 半導体装置の製造方法
JP2002305148A (ja) * 2001-01-29 2002-10-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005031838A1 (ja) * 2003-09-30 2005-04-07 Japan Aviation Electronics Industry Limited 固体表面の平坦化方法及びその装置
US8764952B2 (en) 2003-09-30 2014-07-01 Japan Aviation Electronics Industry Limited Method for smoothing a solid surface
US8178857B2 (en) 2005-05-20 2012-05-15 Japan Aviation Electronics Industry, Limited Method and apparatus for flattening solid surface
JP2007059601A (ja) * 2005-08-24 2007-03-08 Sharp Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100487457B1 (ko) 2005-05-06
CN1319879A (zh) 2001-10-31
US20020000552A1 (en) 2002-01-03
CN1172352C (zh) 2004-10-20
US6858512B2 (en) 2005-02-22
TWI310958B (en) 2009-06-11
KR20020010455A (ko) 2002-02-04

Similar Documents

Publication Publication Date Title
JP2646977B2 (ja) 順スタガ型薄膜トランジスタの製造方法
US9520420B2 (en) Method for manufacturing array substrate, array substrate, and display device
JP2001284252A (ja) 半導体装置及びその製造方法
US7534705B2 (en) Method of manufacturing a semiconductor device
JPH07106594A (ja) 半導体装置およびその作製方法
WO2015123903A1 (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
JP3514912B2 (ja) 薄膜トランジスタの製造方法
CN100435280C (zh) 半导体设备和其制造方法
JPH06163401A (ja) 多結晶シリコン層の形成方法およびそれを用いた多結晶シリコン薄膜トランジスタ
JP2010098321A (ja) 半導体装置
JP2000340503A (ja) 半導体膜の製造方法、薄膜トランジスタの製造方法、アクティブマトリクス基板
US20050037550A1 (en) Thin film transistor using polysilicon and a method for manufacturing the same
JP2004288864A (ja) 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器
JP2001284251A (ja) 半導体装置及びその製造方法
US20060051905A1 (en) Method of fabricating planarized poly-silicon thin film transistors
JP2002110542A (ja) Ｓｉ系半導体薄膜の製造方法、薄膜トランジスタ
JP2002043577A (ja) 薄膜半導体装置及びその製造方法
KR101009432B1 (ko) 박막트랜지스터 및 그의 제조방법
KR20110075518A (ko) 어레이 기판의 제조방법
JP2003124231A (ja) 薄膜トランジスタの製造方法、電子機器、および電気光学装置
JP2010140934A (ja) 薄膜トランジスタの製造方法
JP3493160B2 (ja) 半導体装置の作製方法
JPH0982661A (ja) 半導体装置の製造方法及びイオンドーピング装置
JPH11340469A (ja) 薄膜トランジスタ
KR20030031398A (ko) 다결정 규소를 이용한 박막 트랜지스터 및 그의 제조 방법