[go: up one dir, main page]

TWI733957B - 暫態電壓抑制器 - Google Patents

暫態電壓抑制器 Download PDF

Info

Publication number
TWI733957B
TWI733957B TW106141033A TW106141033A TWI733957B TW I733957 B TWI733957 B TW I733957B TW 106141033 A TW106141033 A TW 106141033A TW 106141033 A TW106141033 A TW 106141033A TW I733957 B TWI733957 B TW I733957B
Authority
TW
Taiwan
Prior art keywords
well region
electrode
region
transient voltage
voltage suppressor
Prior art date
Application number
TW106141033A
Other languages
English (en)
Other versions
TW201926727A (zh
Inventor
陳志豪
Original Assignee
源芯半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 源芯半導體股份有限公司 filed Critical 源芯半導體股份有限公司
Priority to TW106141033A priority Critical patent/TWI733957B/zh
Priority to CN201810048116.0A priority patent/CN109841608B/zh
Priority to US16/191,500 priority patent/US10607983B2/en
Publication of TW201926727A publication Critical patent/TW201926727A/zh
Application granted granted Critical
Publication of TWI733957B publication Critical patent/TWI733957B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/711—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/711—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements
    • H10D89/713—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base region coupled to the collector region of the other transistor, e.g. silicon controlled rectifier [SCR] devices

Landscapes

  • Thyristors (AREA)

Abstract

一種暫態電壓抑制器，包括基板、第一阱區、第二阱區、第三阱區、第一電極、第二電極及摻雜區。基板具有表面。第一阱區形成於基板中且鄰近表面。第二阱區形成於第一阱區中且鄰近表面。第三阱區形成於第一阱區中且鄰近表面。第二阱區與第三阱區之間具有間隙。第一電極形成於第二阱區中且鄰近表面。第二電極形成於第一阱區中且鄰近表面。第一阱區及第一電極具有第一電性。第二阱區、第三阱區及第二電極具有第二電性。摻雜區形成於第一電極與第二電極之間且鄰近表面。摻雜區分別電性連接第一阱區與第三阱區。

Description

暫態電壓抑制器
本發明與暫態電壓之抑制有關，特別是關於一種暫態電壓抑制器(Transient Voltage Suppressor,TVS)。
一般而言，靜電放電是影響電子產品良率及可靠度的重要因素之一，尤其是現今的電子產品有相當多的熱插拔介面，加上消費者使用行為的改變，使得靜電放電導致電子產品毀損的風險變高。因此，很多廠商均將靜電放電測試規格要求提高至最高等級。在眾多的靜電保護器產品中，由於暫態電壓抑制器陣列(TVS array)具有導通速度快、箝制電壓低等優點，已成為符合最高等級靜電放電測試規格的最佳選擇。
請參照圖1，圖1繪示傳統的暫態電壓抑制器的電流-電壓特性曲線圖。如圖1所示，當順向電壓+V很小時，暫態電壓抑制器會呈現高阻值的特性而處於OFF(關閉)狀態；當順向電壓+V達到崩潰電壓(Breakdown voltage)VBR時，暫態電壓抑制器會被導通而處於ON(開啟)狀態，此時其阻值會變小。這種將電壓由OFF(關閉)狀態拉回ON(開啟)狀態的現象稱之為「彈回」(Snap back)，而導通電壓VON的大小通常會由閘極所接收到的電流大小來決定。
然而，傳統的暫態電壓抑制器之結構較複雜，需要閘極結構來控制導通電壓VON。此外，當靜電放電事件發生時，傳統的暫態電壓抑制器中之電流會集中於同一電流路徑，導致暫態電壓抑制器的整體電阻難以降低。
有鑑於此，本發明提供一種暫態電壓抑制器，以解決先前技術所述及的問題。
本發明之一較佳具體實施例為一種暫態電壓抑制器。於此實施例中，暫態電壓抑制器包括基板、第一阱區、第二阱區、第三阱區、第一電極、第二電極及摻雜區。基板具有表面。第一阱區形成於基板中且鄰近表面，第一阱區具有第一電性。第二阱區形成於第一阱區中且鄰近表面，第二阱區具有第二電性。第三阱區形成於第一阱區中且鄰近表面，第三阱區具有第二電性且第二阱區與第三阱區之間具有間隙，該第二阱區與該第三阱區於該間隙中彼此擴散相連而導通。第一電極形成於第二阱區中且鄰近表面，第一電極具有第一電性。第二電極形成於第一阱區中且鄰近表面，第二電極具有第二電性。摻雜區形成於第一電極與第二電極之間且鄰近表面，摻雜區分別電性連接第一阱區與第三阱區。
在本發明之一實施例中，暫態電壓抑制器還包括第四阱區、第三電極及第四電極。第四阱區形成於第一阱區外的基板中且鄰近表面。第三電極形成於第四阱區中且鄰近表面，具有第一電性。第四電極形成於第四阱區中且鄰近表面，具有第二電性。第三電極電性連接輸入/輸出端，第四電極電性連接第一電極。
在本發明之一實施例中，暫態電壓抑制器還包括重摻雜區。重摻雜區形成於摻雜區下方。重摻雜區具有與摻雜區相同的電性且重摻雜區的摻雜濃度高於摻雜區的摻雜濃度。
在本發明之一實施例中，重摻雜區與摻雜區均具有第一電性。
在本發明之一實施例中，重摻雜區與摻雜區均具有 第二電性。
在本發明之一實施例中，摻雜區位於第三阱區的邊緣並與第一阱區相鄰。
在本發明之一實施例中，第一電極與第二電極分別電性連接陽極與陰極。
在本發明之一實施例中，摻雜區為浮接。
在本發明之一實施例中，第三阱區與第二阱區之間被第一阱區分隔而具有間隙，透過驅入製程(drive-in)使第二阱區與第三阱區彼此擴散相連而導通，致使形成彼此擴散相連的第二阱區與第三阱區。
在本發明之一實施例中，當靜電放電事件發生時，除了形成於第一電極、彼此擴散相連的第二阱區與第三阱區、重摻雜區、第一阱區至第二電極第一電流路徑會導通之外，形成於第一電極、第二阱區、第一阱區至第二電極的第二電流路徑亦會導通，以降低暫態電壓抑制器的整體電阻。
在本發明之一實施例中，彼此擴散相連的第二阱區與第三阱區會形成葫蘆狀阱區。
在本發明之一實施例中，暫態電壓抑制器的導通電壓與重摻雜區的摻雜濃度有關。
在本發明之一實施例中，暫態電壓抑制器的導通電阻與間隙的大小、第二阱區的摻雜濃度及第三阱區的摻雜濃度有關。
在本發明之一實施例中，摻雜區的摻雜濃度高於第一阱區、第二阱區及第三阱區的摻雜濃度。
相較於先前技術，本發明的暫態電壓抑制器具有下列優點及功效： (1)暫態電壓抑制器僅包括陽極與陰極而未耦接閘極，故其結構相對較為簡單；(2)第一電極所在的第二阱區與摻雜區所在的第三阱區之間會具有間隙，並於該間隙中會彼此擴散相連而形成葫蘆狀阱區，從而提高第一電流路徑的電阻，使得大部份電流走第二電流路徑，可防止摻雜區因大電流而燒毀。此外，暫態電壓抑制器的導通電阻與間隙的大小、第二阱區的摻雜濃度及第三阱區的摻雜濃度有關，故可透過改變間隙的大小或第二阱區及第三阱區的摻雜濃度的方式來調控暫態電壓抑制器的導通電阻；以及(3)暫態電壓抑制器在陽極與陰極中間設置有浮接的摻雜區且其下方還設置有重摻雜區可作為觸發結構，藉由調整重摻雜區之摻雜濃度的方式降低崩潰電壓。當靜電放電事件發生時，形成於第一電極、擴散相連的第二阱區與第三阱區、重摻雜區、第一阱區至第二電極的第一電流路徑會導通，故可透過調整重摻雜區的摻雜濃度的方式有效降低導通電壓，於此同時，形成於第一電極、第二阱區、第一阱區至第二電極的第二電流路徑亦會導通，透過電流分流的方式有效降低暫態電壓抑制器的整體電阻，讓大部份電流走第二電流路徑，不會因第一電流路徑較小而燒毀。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
+V:順向電壓
-V:逆向電壓
+I:順向電流
-I:逆向電流
VBR:崩潰電壓
VBR’:逆向崩潰電壓
VON:導通電壓
IH:維持電流
2、3:暫態電壓抑制器
SUB:基板
F1:第一表面
F2:第二表面
PW:第一阱區
NW1:第二阱區
NW2:第三阱區
P:第一電極
N:第二電極
P+、N+:摻雜區
P++、N++:重摻雜區
AD:陽極
CD:陰極
GAP:間隙
PATH1:第一電流路徑
PATH2:第二電流路徑
4:暫態電壓抑制器
40:暫態電壓抑制器
41~42:旁路二極體
PW:第四阱區
P+:第三電極
N+:第四電極
G:閘極
I/O:輸入/輸出端
PW:第五阱區
P+:第五電極
N+:第六電極
圖1繪示傳統的暫態電壓抑制器的電流-電壓特性曲線圖。
圖2繪示本發明之一較佳具體實施例中之暫態電壓抑制器的剖面以及靜電放電事件發生時透過第一電流路徑及第二 電流路徑進行分流的剖面示意圖。
圖3繪示本發明之另一較佳具體實施例中之暫態電壓抑制器的剖面示意圖以及靜電放電事件發生時透過第一電流路徑及第二電流路徑進行分流的剖面示意圖。
圖4A及圖4B分別繪示暫態電壓抑制器還包括旁路二極體的剖面示意圖及電路圖。
現在將詳細參考本發明的示範性實施例，並在附圖中說明所述示範性實施例的實例。在圖式及實施方式中所使用相同或類似標號的元件/構件是用來代表相同或類似部分。
根據本發明的一較佳具體實施例為一種暫態電壓抑制器。於此實施例中，暫態電壓抑制器用以於靜電放電事件發生時提供防護功能，以確保欲保護的電子元件不會受靜電放電的影響而毀損，但不以此為限。
請參照圖2，圖2繪示本發明的一較佳具體實施例中之暫態電壓抑制器的剖面，以及靜電放電事件發生時透過第一電流路徑及第二電流路徑進行分流的剖面示意圖。
如圖2所示，暫態電壓抑制器2包括基板SUB、第一阱區PW、第二阱區NW1、第三阱區NW2、第一電極P、第二電極N、摻雜區P+及重摻雜區P++。
基板SUB具有彼此相對的第一表面F1及第二表面F2。第一阱區PW形成於基板SUB中且鄰近第一表面F1。第二阱區NW1形成於第一阱區PW中且鄰近第一表面F1。第三阱區NW2形成於第一阱區PW中且鄰近第一表面F1。第二阱區NW1與第三阱區NW2之間具有間隙GAP。第一阱區PW具有第一電性且第二阱區NW1及第三阱區NW2具有第二電性。
第一電極P形成於第二阱區NW1中且鄰近第一表面F1。第二電極N形成於第一阱區PW中且鄰近第一表面F1。第一電極P具有第一電性且第二電極N具有第二電性。第一電極P與第二電極N會分別電性連接陽極AD與陰極CD。
於此實施例中，假設第一電性為P型且第二電性為N型，則第一阱區PW的電性為P型且第二阱區NW1及第三阱區NW2的電性為N型，而第一電極P的電性為P型且第二電極N的電性為N型。
摻雜區P+形成於第一電極P與第二電極N之間且鄰近第一表面F1。摻雜區P+分別電性連接第一阱區PW與第三阱區NW2。而重摻雜區P++則形成於摻雜區P+下方。摻雜區P+為浮接且位於第三阱區NW2的邊緣並與第一阱區PW相鄰。
需說明的是，本發明的重摻雜區P++具有與摻雜區P+相同的電性且重摻雜區P++的摻雜濃度會高於摻雜區P+的摻雜濃度。於此實施例中，重摻雜區P++與摻雜區P+的電性均為P型，但不以此為限。
除了重摻雜區P++的摻雜濃度會高於摻雜區P+的摻雜濃度之外，摻雜區P+的摻雜濃度會高於第一阱區PW、第二阱區NW1及第三阱區NW2的摻雜濃度。也就是說，摻雜濃度由高至低依序為：重摻雜區P++>摻雜區P+>第一阱區PW、第二阱區NW1及第三阱區NW2。
第二阱區NW1與第三阱區NW2會彼此擴散相連而形成葫蘆狀阱區，從而提高第一電流路徑的電阻，可防止摻雜區P+因通過的電流過大而燒毀。
需說明的是，暫態電壓抑制器2的導通電阻會與間隙GAP的大小、第二阱區NW1的摻雜濃度及第三阱區NM2的摻雜濃度 有關，故本發明可透過改變間隙GAP的大小或第二阱區NW1及第三阱區NW2的摻雜濃度的方式來調控暫態電壓抑制器2的導通電阻，但不以此為限。
當暫態電壓抑制器2運作時，暫態電壓抑制器2中的第二阱區NW1與第三阱區NW2擴散相連所形成的葫蘆狀阱區與重摻雜區P++及摻雜區P+之間的PN介面具有逆向偏壓，使得從陽極AD至陰極CD間的電流路徑不導通。當靜電放電事件發生時，暫態電壓抑制器2中的葫蘆狀阱區與重摻雜區P++及摻雜區P+之間的PN介面崩潰，暫態電壓抑制器2會立即啟動其靜電防護機制，使得形成於第一電極P、第二阱區NW1與第三阱區NW2擴散相連所形成的葫蘆狀阱區、重摻雜區P++、第一阱區PW至第二電極N的第一電流路徑PATH1會導通，此外，形成於第一電極P、第二阱區NW1、第一阱區PW至第二電極N的第二電流路徑PATH2亦會導通，使得從陽極AD流入的電流除了原本的第一電流路徑PATH1之外，還可依序流經第一電極P、第二阱區NW1、第一阱區PW、第二電極N而流至陰極CD。
於實際應用中，由於電流會流經具有最高摻雜濃度的重摻雜區P++，暫態電壓抑制器2的導通電壓(Trigger voltage)會與重摻雜區P++的摻雜濃度大小有關。因此，本發明亦可透過改變重摻雜區P++的摻雜濃度的方式來調控暫態電壓抑制器2的導通電壓，但不以此為限。藉此，本發明可透過電流分流的方式避免電流過度集中於同一電流路徑，以有效降低暫態電壓抑制器2的整體電阻。
接著，請參照圖3，圖3繪示本發明的另一較佳具體實施例中之暫態電壓抑制器的剖面以及靜電放電事件發生時透過第一電流路徑及第二電流路徑進行分流的剖面示意圖。
圖3所繪示的暫態電壓抑制器3不同於圖2所繪示的暫態電壓抑制器2之處在於：暫態電壓抑制器3中之重摻雜區N++與摻雜區N+的電性均為N型。
如圖3所示，暫態電壓抑制器3的第二阱區NW1與第三阱區NW2彼此擴散相連而形成葫蘆狀阱區，從而提高第一電流路徑的電阻，可防止摻雜區P+因通過的電流過大而燒毀。
當暫態電壓抑制器3通電時，重摻雜區N++及摻雜區與第一阱區PW之間的PN介面具有逆向偏壓，使得從陽極AD至陰極CD間的電流路徑不導通。
於實際應用中，由於電流會流經具有最高摻雜濃度的重摻雜區N++，暫態電壓抑制器3的導通電壓會與重摻雜區N++的摻雜濃度有關。因此，本發明亦可透過改變重摻雜區N++的摻雜濃度的方式來調控暫態電壓抑制器3的導通電壓，但不以此為限。
當靜電放電事件發生時，重摻雜區N++及摻雜區與第一阱區PW之間的PN介崩潰，暫態電壓抑制器3會立即啟動其靜電防護機制，除了形成於第一電極P、第二阱區NW1與第三阱區NW2彼此擴散相連而形成的葫蘆狀阱區、重摻雜區N++、第一阱區PW至第二電極N的第一電流路徑PATH1會導通之外，形成於第一電極P、第二阱區NW1、第一阱區PW至第二電極N的第二電流路徑PATH2亦會導通，使得從陽極AD流入的電流除了原本的第一電流路徑PATH1之外，還可依序流經第一電極P、第二阱區NW1、第一阱區PW、第二電極N而流至陰極CD。藉此，本發明可透過電流分流的方式避免電流過度集中於同一電流路徑，以有效降低暫態電壓抑制器4的整體電阻。
於另一實施例中，暫態電壓抑制器還可進一步包括其他元件，例如至少一旁路二極體以達到雙向保護的功效，但不 以此為限。
請參照圖4A及圖4B，圖4A及圖4B分別繪示暫態電壓抑制器4的剖面示意圖及電路圖。如圖4A及圖4B所示，暫態電壓抑制器4除了包括與圖2中之暫態電壓抑制器2相同的暫態電壓抑制器40之外，還包括旁路二極體41~42。旁路二極體41~42彼此串接後再與暫態電壓抑制器40並聯。由於暫態電壓抑制器40與圖2中之暫態電壓抑制器2相同，故暫態電壓抑制器40的結構請參照前面敘述，於此不另行贅述。
於此實施例中，旁路二極體41包括第四阱區PW、第三電極P+及第四電極N+。第四阱區PW形成於第一阱區PW之外的基板SUB中且鄰近第一表面F1。第三電極P+形成於第四阱區PW中且鄰近第一表面F1。第四電極N+形成於第四阱區PW中且鄰近第一表面F1。第三電極P+具有第一電性且第四電極N+具有第二電性。第三電極P+電性連接輸入/輸出端I/O。第四電極N+電性連接第一電極P。
同理，旁路二極體4包括第五阱區PW、第五電極P+及第六電極N+。第五阱區PW形成於第一阱區PW及第四阱區PW之外的基板SUB中且鄰近第一表面F1。第五電極P+形成於第五阱區PW中且鄰近第一表面F1。第六電極N+形成於第五阱區PW中且鄰近第一表面F1。第五電極P+具有第一電性且第六電極N+具有第二電性。第五電極P+電性連接第二電極N及閘極G。第六電極N+電性連接輸入/輸出端I/O。
相較於先前技術，本發明的暫態電壓抑制器具有下列優點及功效：(1)暫態電壓抑制器僅包括陽極與陰極而未耦接閘極，故其結構相對較為簡單； (2)第一電極所在的第二阱區與中間摻雜區所在的第三阱區之間會具有間隙，並於該間隙中會彼此擴散相連而形成葫蘆狀阱區，從而提高第一電流路徑的電阻，使得大部份電流走第二電流路徑，可防止摻雜區因大電流而燒毀。此外，暫態電壓抑制器的導通電阻與間隙的大小、第二阱區的摻雜濃度及第三阱區的摻雜濃度有關，故可透過改變間隙的大小或第二阱區及第三阱區的摻雜濃度的方式來調控暫態電壓抑制器的導通電阻；以及(3)暫態電壓抑制器在陽極與陰極中間設置有浮接的摻雜區且其下方還設置有重摻雜區可作為觸發結構，藉由調整重摻雜區之摻雜濃度的方式降低崩潰電壓。當靜電放電事件發生時，形成於第一電極、擴散相連的第二阱區與第三阱區、重摻雜區、第一阱區至第二電極的第一電流路徑會導通，形成於第一電極、第二阱區、第一阱區至第二電極的第二電流路徑亦會導通，透過電流分流的方式有效降低暫態電壓抑制器的整體電阻，讓大部份電流走第二電流路徑，不會因第一電流路徑較小而燒毀。
藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
2‧‧‧暫態電壓抑制器
SUB‧‧‧基板
F1‧‧‧第一表面
F2‧‧‧第二表面
PW‧‧‧第一阱區
NW1‧‧‧第二阱區
NW2‧‧‧第三阱區
P‧‧‧第一電極
N‧‧‧第二電極
P+‧‧‧摻雜區
P++‧‧‧重摻雜區
AD‧‧‧陽極
CD‧‧‧陰極
GAP‧‧‧間隙

Claims (13)

  1. 一種暫態電壓抑制器(Transient Voltage Suppressor,TVS)，包括：一基板，具有一表面；一第一阱區，形成於該基板中且鄰近該表面，該第一阱區具有一第一電性；一第二阱區，形成於該第一阱區中且鄰近該表面，該第二阱區具有一第二電性；一第三阱區，形成於該第一阱區中且鄰近該表面，該第三阱區具有該第二電性且該第二阱區與該第三阱區之間具有一間隙，其中該第二阱區與該第三阱區於該間隙中彼此擴散相連而導通；一第一電極，形成於該第二阱區中且鄰近該表面，該第一電極具有該第一電性；一第二電極，形成於該第一阱區中且鄰近該表面，該第二電極具有該第二電性；一摻雜區，形成於該第一電極與該第二電極之間且鄰近該表面，該摻雜區分別電性連接該第一阱區與該第三阱區；一第四阱區，形成於該第一阱區外的該基板中且鄰近該表面；一第三電極，形成於該第四阱區中且鄰近該表面，具有該第一電性；以及一第四電極，形成於該第四阱區中且鄰近該表面，具有該第二電性， 其中，該第三電極電性連接一輸入/輸出端，該第四電極電性連接該第一電極。
  2. 如申請專利範圍第1項所述之暫態電壓抑制器，還包括：一重摻雜區，形成於該摻雜區下方，該重摻雜區具有與該摻雜區相同的電性且該重摻雜區的摻雜濃度高於該摻雜區的摻雜濃度。
  3. 如申請專利範圍第2項所述之暫態電壓抑制器，其中該重摻雜區與該摻雜區均具有該第一電性。
  4. 如申請專利範圍第2項所述之暫態電壓抑制器，其中該重摻雜區與該摻雜區均具有該第二電性。
  5. 如申請專利範圍第1項所述之暫態電壓抑制器，其中該摻雜區位於該第三阱區的邊緣並與該第一阱區相鄰。
  6. 如申請專利範圍第1項所述之暫態電壓抑制器，其中該第一電極與該第二電極分別電性連接一陽極與一陰極。
  7. 如申請專利範圍第1項所述之暫態電壓抑制器，其中該摻雜區為浮接(Floating)。
  8. 如申請專利範圍第2項所述之暫態電壓抑制器，其中該第三阱區與該第二阱區之間被該第一阱區分隔而具有該間隙，透過一驅入製程(drive-in)使該第二阱區與該第三阱區彼此擴散相連而導通，致使形成於該第一電極、彼此擴散相連的該第二阱區與該第三阱區、該重摻雜區、該第一阱區至該第二電極的一第一電流路徑會導通。
  9. 如申請專利範圍第2項所述之暫態電壓抑制器，其中當一靜電放電(Electrostatic Discharge,ESD)事件發生時，形成於該第一電極、彼此擴散相連的該第二阱區與該第三阱區、該重摻雜區、該第一阱區至該第二電極的一第一電流路徑會導通，形成於該第一電極、該第二阱區、該第一阱區至該第二電極的一第二電流路徑亦會導通，以降低該暫態電壓抑制器的一整體電阻。
  10. 如申請專利範圍第1項所述之暫態電壓抑制器，其中彼此擴散相連的該第二阱區與該第三阱區會形成一葫蘆狀阱區。
  11. 如申請專利範圍第2項所述之暫態電壓抑制器，其中該暫態電壓抑制器的一導通電壓(Trigger voltage)與該重摻雜區的摻雜濃度有關。
  12. 如申請專利範圍第1項所述之暫態電壓抑制器，其中該暫態電壓抑制器的一導通電阻與該間隙的大小、該第二阱區的摻雜濃度及該第三阱區的摻雜濃度有關。
  13. 如申請專利範圍第1項所述之暫態電壓抑制器，其中該摻雜區的摻雜濃度高於該第一阱區、該第二阱區及該第三阱區的摻雜濃度。
TW106141033A 2017-11-24 2017-11-24 暫態電壓抑制器 TWI733957B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106141033A TWI733957B (zh) 2017-11-24 2017-11-24 暫態電壓抑制器
CN201810048116.0A CN109841608B (zh) 2017-11-24 2018-01-18 瞬态电压抑制器
US16/191,500 US10607983B2 (en) 2017-11-24 2018-11-15 Transient voltage suppressor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106141033A TWI733957B (zh) 2017-11-24 2017-11-24 暫態電壓抑制器

Publications (2)

Publication Number Publication Date
TW201926727A TW201926727A (zh) 2019-07-01
TWI733957B true TWI733957B (zh) 2021-07-21

Family

ID=66632698

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106141033A TWI733957B (zh) 2017-11-24 2017-11-24 暫態電壓抑制器

Country Status (3)

Country Link
US (1) US10607983B2 (zh)
CN (1) CN109841608B (zh)
TW (1) TWI733957B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11652097B2 (en) * 2020-11-30 2023-05-16 Amazing Microelectronic Corp. Transient voltage suppression device
US20230343778A1 (en) * 2022-04-20 2023-10-26 Globalfoundries U.S. Inc. Electrostatic discharge protection devices including a silicon-controlled rectifier
US20240363619A1 (en) * 2023-04-27 2024-10-31 Globalfoundries Singapore Pte. Ltd. Electrostatic discharge devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070007545A1 (en) * 2005-07-07 2007-01-11 Intersil Americas Inc. Devices with adjustable dual-polarity trigger- and holding-voltage/current for high level of electrostatic discharge protection in sub-micron mixed signal CMOS/BiCMOS integrated circuits
US20080029782A1 (en) * 2006-08-04 2008-02-07 Texas Instruments, Inc. Integrated ESD protection device
US20120205714A1 (en) * 2011-02-11 2012-08-16 Analog Devices, Inc. Apparatus and method for protection of electronic circuits operating under high stress conditions
TW201729298A (zh) * 2016-02-01 2017-08-16 力祥半導體股份有限公司 暫態電壓抑制器之二極體元件及其製造方法
TW201735312A (zh) * 2016-03-31 2017-10-01 旺宏電子股份有限公司 靜電放電保護元件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4626882A (en) * 1984-07-18 1986-12-02 International Business Machines Corporation Twin diode overvoltage protection structure
US6172404B1 (en) 1997-10-31 2001-01-09 Texas Instruments Incorporated Tuneable holding voltage SCR ESD protection
US6171891B1 (en) * 1998-02-27 2001-01-09 Taiwan Semiconductor Manufacturing Company Method of manufacture of CMOS device using additional implant regions to enhance ESD performance
US6268639B1 (en) 1999-02-11 2001-07-31 Xilinx, Inc. Electrostatic-discharge protection circuit
US6268992B1 (en) 1999-04-15 2001-07-31 Taiwan Semiconductor Manufacturing Company Displacement current trigger SCR
TW493265B (en) 2001-08-16 2002-07-01 Winbond Electronics Corp ESD protection circuit with high trigger current
TW578290B (en) 2002-03-04 2004-03-01 Winbond Electronics Corp Electrostatic discharged protection device
US7202114B2 (en) * 2004-01-13 2007-04-10 Intersil Americas Inc. On-chip structure for electrostatic discharge (ESD) protection
US8237193B2 (en) * 2010-07-15 2012-08-07 Amazing Microelectronic Corp. Lateral transient voltage suppressor for low-voltage applications
US8217462B2 (en) * 2010-09-22 2012-07-10 Amazing Microelectronic Corp. Transient voltage suppressors
US8431999B2 (en) * 2011-03-25 2013-04-30 Amazing Microelectronic Corp. Low capacitance transient voltage suppressor
US8704271B2 (en) * 2012-04-27 2014-04-22 Texas Instruments Incorporated Bidirectional electrostatic discharge (ESD) protection
CN104253123B (zh) * 2013-06-26 2017-05-17 中芯国际集成电路制造(上海)有限公司 静电放电保护结构
US9711643B2 (en) * 2013-11-25 2017-07-18 Texas Instruments Incorporated ESD robust MOS device
CN106129058B (zh) * 2016-08-27 2023-08-25 上海维安半导体有限公司 沟槽引出集成型低压双向瞬时电压抑制器及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070007545A1 (en) * 2005-07-07 2007-01-11 Intersil Americas Inc. Devices with adjustable dual-polarity trigger- and holding-voltage/current for high level of electrostatic discharge protection in sub-micron mixed signal CMOS/BiCMOS integrated circuits
US20080029782A1 (en) * 2006-08-04 2008-02-07 Texas Instruments, Inc. Integrated ESD protection device
US20120205714A1 (en) * 2011-02-11 2012-08-16 Analog Devices, Inc. Apparatus and method for protection of electronic circuits operating under high stress conditions
TW201729298A (zh) * 2016-02-01 2017-08-16 力祥半導體股份有限公司 暫態電壓抑制器之二極體元件及其製造方法
TW201735312A (zh) * 2016-03-31 2017-10-01 旺宏電子股份有限公司 靜電放電保護元件

Also Published As

Publication number Publication date
TW201926727A (zh) 2019-07-01
CN109841608B (zh) 2023-02-28
US20190165089A1 (en) 2019-05-30
US10607983B2 (en) 2020-03-31
CN109841608A (zh) 2019-06-04

Similar Documents

Publication Publication Date Title
TWI724256B (zh) 暫態電壓抑制器
CN101290933B (zh) 静电放电保护装置
JP5955924B2 (ja) 静電放電保護回路
TWI733957B (zh) 暫態電壓抑制器
CN100485923C (zh) 具有将可控硅用作保护元件的静电保护电路的半导体装置
US10074642B2 (en) Crowbar device for voltage transient circuit protection
CN109273532B (zh) 应用于高压电路防静电保护的无回滞效应硅控整流器
CN108807374B (zh) 一种高压双向瞬态电压抑制器
CN104716135A (zh) 静电保护电路
CN103515381B (zh) 可控硅静电保护器件
KR101281784B1 (ko) Ｅｓｄ 보호소자
CN114400993A (zh) 一种具有双向过压保护的模拟开关电路
CN113380786A (zh) 集成逆导二极管的可控硅瞬态电压抑制保护器件结构
US6784499B2 (en) Semiconductor device serving as a protecting element
CN105448908A (zh) 一种硅控整流器
KR102262041B1 (ko) 정전기 방전 보호소자
CN202695443U (zh) 一种可控硅静电放电保护结构
WO2017063320A1 (zh) 一种高鲁棒性的高压静电放电保护器件
TW201419488A (zh) 電路保護構件及用於電路保護構件的消弧裝置
CN114759026A (zh) 新型双回滞静电保护器件
CN119317184A (zh) 一种用于esd保护的可调式scr器件及其连接方法
CN116599014A (zh) 一种多插指耦合开启可控硅的浪涌保护电路及方法
TW201735314A (zh) 靜電放電保護裝置及其應用
KR20010003406A (ko) 반도체 소자의 정전기 방전 보호 회로