[go: up one dir, main page]

CN114759026A - 新型双回滞静电保护器件 - Google Patents

新型双回滞静电保护器件 Download PDF

Info

Publication number
CN114759026A
CN114759026A CN202210421998.7A CN202210421998A CN114759026A CN 114759026 A CN114759026 A CN 114759026A CN 202210421998 A CN202210421998 A CN 202210421998A CN 114759026 A CN114759026 A CN 114759026A
Authority
CN
China
Prior art keywords
implant
region
deep
well
zener
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210421998.7A
Other languages
English (en)
Other versions
CN114759026B (zh
Inventor
齐钊
乔明
赵菲
魏敬奇
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202210421998.7A priority Critical patent/CN114759026B/zh
Publication of CN114759026A publication Critical patent/CN114759026A/zh
Application granted granted Critical
Publication of CN114759026B publication Critical patent/CN114759026B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/711—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements
    • H10D89/713—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base region coupled to the collector region of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/921—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs characterised by the configuration of the interconnections connecting the protective arrangements, e.g. ESD buses

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提出了一种新型双回滞静电保护器件，包括：第一SN注入、第二SN注入、第一SP注入、第二SP注入、第三SP注入、深层齐纳P区、N阱、Pbody区、阳极金属线、阴极金属线；当N阱与Pbody区发生雪崩击穿后，由第一SP注入、N阱、Pbody区、深层齐纳P区、第二SN注入组成的PNP+齐纳二极管路径将会被率先开启，该路径回滞现象很弱，被认为是本器件的第一次回滞。随着电流增加，由N阱、Pbody区、第二SP注入构成的NPN才会打开，从而引发强回滞，而此时Ih已经很高。该曲线能够很好的避免端口LU，同时降低VC。

Description

新型双回滞静电保护器件
技术领域
本发明属于电子科学与技术领域，主要用于提高高压端口静电保护(ESD)器件的抗闩锁能力。具体是指通过新型深层齐纳区的加入，在原有可控硅(SCR)结构中部分嵌入一个PNP结构，从而使器件I-V特性在小电流下是PNP的弱回滞特性，在大电流下是SCR的强回滞特性，形成双回滞特性来避免高压端口的闩锁效应(LU)。
背景技术
SCR即半导体可控硅器件，其广泛用于各种浪涌或过压保护场合，如低压ESD保护，低容ESD保护等。然而，SCR在雪崩击穿后存在一个强的电压回扫(snapback)，当ESD等过压脉冲结束后，若系统电源电压高于SCR固有的维持电压(Vh)会导致器件极易发生闩锁效应(Latch-up，即LU)，因此提高SCR的维持电压以免发生LU是ESD保护中一个重要研究方向。然而在端口保护中，由于本身存在电阻或mos管的限流作用，还可以通过高维持电流低维持电压的双回滞进行保护，其不仅能降低ESD器件的瞬态功耗，还能够大大降低钳位电压(VC)从而提高ESD性能。
常规SCR器件结构如图1所示，图1中SCR结构在NW/Pbody击穿后导通，其导通原理如下。当NW/Pbody结击穿，雪崩电流会从阳极SN通过NW，PW流入阴极SP，此时雪崩电流将在NW上产生压降。从而开启SCR中的寄生PNP和NPN，形成正反馈。由于PNP和NPN基区短，掺杂低，容易发生大注入，因此Vh和(维持电流Ih)会很低，容易引起LU。
发明内容
本发明要解决的技术问题是：如何设计SCR的结构才能通过双回滞特性。显著的提高Ih。
为实现上述发明目的，本发明技术方案如下：
一种新型双回滞静电保护器件，包括：第一SN注入01、第二SN注入02、第一SP注入11、第二SP注入12、第三SP注入13、深层齐纳P区14、N阱21、Pbody区31、阳极金属线41、阴极金属线42；
其中，N阱21位于Pbody区31内部左边区域，N阱21内部制作有高浓度的第一SN注入01和其右侧的第一SP注入11，两者通过阳极金属线41作为器件的阳极；在N阱21右侧的Pbody区31中，从左至右设有第三SP注入13、第二SN注入02、第二SP注入12，深层齐纳P区14位于第三SP注入13下方且左边界与第三SP注入13对齐，深层齐纳P区14右边界位于第二SN注入02下方区域内且未达到第二SN注入02的右边界位置；第二SN注入02与第二SP注入12通过阴极金属线42相连并接地作为阴极。
SN注入为N+注入区，SP注入为P+注入区。
本发明还提供第二种新型双回滞静电保护器件，包括：第一SN注入01、第二SN注入02、第三SN注入03、深层齐纳N区04、第一SP注入11、第二SP注入12、N阱21、Pbody区31、阳极金属线41、阴极金属线42；
其中，N阱21位于Pbody区31内部左边区域，N阱21内部制作有高浓度的第一SN注入01和其右侧的第一SP注入11，两者通过阳极金属线41作为器件的阳极；在N阱21中第一SP注入11的右侧设有第三SN注入03，在第三SN注入03下方设有深层齐纳N区04，其中深层齐纳N区04右边缘和第三SN注入03右边缘对齐，第三SN注入03左边缘位于第一SP注入11下方且未达到第一SP注入11左边缘；
在N阱21右侧的Pbody区31中，从左至右设有第二SN注入02、第二SP注入12，第二SN注入02与第二SP注入12通过阴极金属线42相连并接地作为阴极。
本发明还提供第三种新型双回滞静电保护器件，包括：第一SN注入01、第二SN注入02、深层齐纳N区04、第一SP注入11、第二SP注入12、第三SP注入13、深层齐纳P区14、N阱21、Pbody区31、阳极金属线41、阴极金属线42；
其中，N阱21位于Pbody区31内部左边区域，N阱21内部制作有高浓度的第一SN注入01和其右侧的第一SP注入11，两者通过阳极金属线41作为器件的阳极；在NW21中第一SP注入11的右侧设有第三SN注入03，在第三SN注入03下方设有深层齐纳N区04，其中深层齐纳N区04右边缘和第三SN注入03右边缘对齐，第三SN注入03左边缘位于第一SP注入11下方且未达到第一SP注入11左边缘；
在N阱21右侧的Pbody区31中，从左至右设有第三SP注入13、第二SN注入02、第二SP注入12，深层齐纳P区14位于第三SP注入13下方且左边界与第三SP注入13对齐，深层齐纳P区14右边界位于第二SN注入02下方区域内且未达到第二SN注入02的右边界位置；第二SN注入02与第二SP注入12通过阴极金属线42相连并接地作为阴极。
作为优选方式，高浓度是指掺杂浓度大于1e20/cm3。
作为优选方式，深层齐纳P区14的深结大于1um。
作为优选方式，深层齐纳N区04的深结大于1um。
本发明的有益效果为：当N阱21与Pbody区31发生雪崩击穿后，由第一SP注入11，N阱21，Pbody区31，深层齐纳P区14，第二SN注入02组成的PNP+齐纳二极管(ZD)路径将会被率先开启，该路径回滞现象很弱，被认为是本器件的第一次回滞。随着电流增加，由N阱21，Pbody区31，第二SP注入12构成的NPN才会打开，从而引发强回滞，而此时Ih已经很高。该曲线能够很好的避免端口LU，同时降低VC。
附图说明
图1为传统SCR结构图；
图2为本发明实施例1的一种新型双回滞SCR结构图；
图3为本发明实施例1的新型双回滞SCR结构等效电路；
图4为本发明实施例2的新型双回滞SCR结构图；
图5为本发明实施例3的新型双回滞SCR结构图
01为第一SN注入，02为第二SN注入，03为第三SN注入，04为深层齐纳N区，11为第一SP注入，12为第二SP注入，13为第三SP注入，14为深层齐纳P区，21为N阱，31为Pbody区，41为阳极金属线，42为阴极金属线。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1：
本实施例提供一种新型双回滞静电保护器件，如图2所示，第一SN注入01、第二SN注入02、第一SP注入11、第二SP注入12、第三SP注入13、深层齐纳P区14、N阱21、Pbody区31、阳极金属线41、阴极金属线42；
其中，N阱21位于Pbody区31内部左边区域，N阱21内部制作有高浓度的第一SN注入01和其右侧的第一SP注入11，两者通过阳极金属线41作为器件的阳极；在N阱21右侧的Pbody区31中，从左至右设有第三SP注入13、第二SN注入02、第二SP注入12，深层齐纳P区14位于第三SP注入13下方且左边界与第三SP注入13对齐，深层齐纳P区14右边界位于第二SN注入02下方区域内且未达到第二SN注入02的右边界位置；第二SN注入02与第二SP注入12通过阴极金属线42相连并接地作为阴极。
SN注入为N+注入区，SP注入为P+注入区。
其工作原理如图3所示，当N阱21与Pbody区31发生雪崩击穿后，由PNP管T1和ZD组成的路径会率先导通(即PNP+ZD路径)，由于该路径为主要电流路径，因此SCR器件测试的Vh很高。但随着电流的增加，由于器件内部逐渐达到大注入条件，T1和T2组成了SCR路径(即SCR path)也会导通，此时电压会被瞬间回滞到一个很低的值，从而形成第二次回滞。双回滞的出现大大提高了器件的Ih，即使器件Vh很低，但较高的Ih配合端口的限流器件(如PMOS，电阻等)依然会具有很强的端口抗闩锁能力。同时由于Vh很低，SCR的功耗会显著降低，钳位电压VC也会降低，相比于传统的高维持电压器件，该结构能突破窗口限制，大大提升ESD综合性能。
实施例2：
如图4所示，本实施例提供一种新型双回滞静电保护器件，包括：第一SN注入01、第二SN注入02、第三SN注入03、深层齐纳N区04、第一SP注入11、第二SP注入12、N阱21、Pbody区31、阳极金属线41、阴极金属线42；
其中，N阱21位于Pbody区31内部左边区域，N阱21内部制作有高浓度的第一SN注入01和其右侧的第一SP注入11，两者通过阳极金属线41作为器件的阳极；在N阱21中第一SP注入11的右侧设有第三SN注入03，在第三SN注入03下方设有深层齐纳N区04，其中深层齐纳N区04右边缘和第三SN注入03右边缘对齐，第三SN注入03左边缘位于第一SP注入11下方且未达到第一SP注入11左边缘；
在N阱21右侧的Pbody区31中，从左至右设有第二SN注入02、第二SP注入12，第二SN注入02与第二SP注入12通过阴极金属线42相连并接地作为阴极。
其工作原理和实施例一相同，只不过实施例一是通过嵌入PNP+ZD的路径，而本实施例是通过嵌入ZD+NPN路径，其基础理论是一致的，所不同的是该结构的第一次回滞会比实施例一更强，从而整体抗LU能力不如实施例一，但也远强于传统SCR。
实施例3：
如图5所示，本实施例提供一种新型双回滞静电保护器件，包括：第一SN注入01、第二SN注入02、深层齐纳N区04、第一SP注入11、第二SP注入12、第三SP注入13、深层齐纳P区14、N阱21、Pbody区31、阳极金属线41、阴极金属线42；
其中，N阱21位于Pbody区31内部左边区域，N阱21内部制作有高浓度的第一SN注入01和其右侧的第一SP注入11，两者通过阳极金属线41作为器件的阳极；在NW21中第一SP注入11的右侧设有第三SN注入03，在第三SN注入03下方设有深层齐纳N区04，其中深层齐纳N区04右边缘和第三SN注入03右边缘对齐，第三SN注入03左边缘位于第一SP注入11下方且未达到第一SP注入11左边缘；
在N阱21右侧的Pbody区31中，从左至右设有第三SP注入13、第二SN注入02、第二SP注入12，深层齐纳P区14位于第三SP注入13下方且左边界与第三SP注入13对齐，深层齐纳P区14右边界位于第二SN注入02下方区域内且未达到第二SN注入02的右边界位置；第二SN注入02与第二SP注入12通过阴极金属线42相连并接地作为阴极。
其工作原理和实施例1、实施例2是相同的，只不过实施例1和实施例2是通过单独嵌入PNP+ZD路径或ZD+NPN路径，而实施例3是同时嵌入PNP+ZD路径和ZD+NPN路径，其基础理论是一致的，从效果上看，实施例3应该具有更好的性能。
综上，本发明提出了一种嵌入BJT和齐纳二极管路径的新型双回滞SCR静电保护器件，其工作原理是通过嵌入的新路径以高维持电压“跨越”易闩锁的小电流区，在更安全的高Ih区进行二次强回滞从而降低VC和功耗，大大提高ESD性能。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (6)

1.一种新型双回滞静电保护器件，其特征在于，包括：第一SN注入(01)、第二SN注入(02)、第一SP注入(11)、第二SP注入(12)、第三SP注入(13)、深层齐纳P区(14)、N阱(21)、Pbody区(31)、阳极金属线(41)、阴极金属线(42)；
其中，N阱(21)位于Pbody区(31)内部左边区域，N阱(21)内部制作有高浓度的第一SN注入(01)和其右侧的第一SP注入(11)，两者通过阳极金属线(41)作为器件的阳极；在N阱(21)右侧的Pbody区(31)中，从左至右设有第三SP注入(13)、第二SN注入(02)、第二SP注入(12)，深层齐纳P区(14)位于第三SP注入(13)下方且左边界与第三SP注入(13)对齐，深层齐纳P区(14)右边界位于第二SN注入(02)下方区域内且未达到第二SN注入(02)的右边界位置；第二SN注入(02)与第二SP注入(12)通过阴极金属线(42)相连并接地作为阴极。
2.一种新型双回滞静电保护器件，其特征在于，包括：第一SN注入(01)、第二SN注入(02)、第三SN注入(03)、深层齐纳N区(04)、第一SP注入(11)、第二SP注入(12)、N阱(21)、Pbody区(31)、阳极金属线(41)、阴极金属线(42)；
其中，N阱(21)位于Pbody区(31)内部左边区域，N阱(21)内部制作有高浓度的第一SN注入(01)和其右侧的第一SP注入(11)，两者通过阳极金属线(41)作为器件的阳极；在N阱(21)中第一SP注入(11)的右侧设有第三SN注入(03)，在第三SN注入(03)下方设有深层齐纳N区(04)，其中深层齐纳N区(04)右边缘和第三SN注入(03)右边缘对齐，第三SN注入(03)左边缘位于第一SP注入(11)下方且未达到第一SP注入(11)左边缘；
在N阱(21)右侧的Pbody区(31)中，从左至右设有第二SN注入(02)、第二SP注入(12)，第二SN注入(02)与第二SP注入(12)通过阴极金属线(42)相连并接地作为阴极。
3.一种新型双回滞静电保护器件，其特征在于，包括：第一SN注入(01)、第二SN注入(02)、深层齐纳N区(04)、第一SP注入(11)、第二SP注入(12)、第三SP注入(13)、深层齐纳P区(14)、N阱(21)、Pbody区(31)、阳极金属线(41)、阴极金属线(42)；
其中，N阱(21)位于Pbody区(31)内部左边区域，N阱(21)内部制作有高浓度的第一SN注入(01)和其右侧的第一SP注入(11)，两者通过阳极金属线(41)作为器件的阳极；在NW(21)中第一SP注入(11)的右侧设有第三SN注入(03)，在第三SN注入(03)下方设有深层齐纳N区(04)，其中深层齐纳N区(04)右边缘和第三SN注入(03)右边缘对齐，第三SN注入(03)左边缘位于第一SP注入(11)下方且未达到第一SP注入(11)左边缘；
在N阱(21)右侧的Pbody区(31)中，从左至右设有第三SP注入(13)、第二SN注入(02)、第二SP注入(12)，深层齐纳P区(14)位于第三SP注入(13)下方且左边界与第三SP注入(13)对齐，深层齐纳P区(14)右边界位于第二SN注入(02)下方区域内且未达到第二SN注入(02)的右边界位置；第二SN注入(02)与第二SP注入(12)通过阴极金属线(42)相连并接地作为阴极。
4.根据权利要求1或2或3所述的新型双回滞静电保护器件，其特征在于：高浓度是指掺杂浓度大于1e20/cm3。
5.根据权利要求1或3所述的新型双回滞静电保护器件，其特征在于：深层齐纳P区(14)的深结大于1um。
6.根据权利要求2或3所述的新型双回滞静电保护器件，其特征在于：深层齐纳N区(04)的深结大于1um。
CN202210421998.7A 2022-04-21 2022-04-21 新型双回滞静电保护器件 Active CN114759026B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210421998.7A CN114759026B (zh) 2022-04-21 2022-04-21 新型双回滞静电保护器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210421998.7A CN114759026B (zh) 2022-04-21 2022-04-21 新型双回滞静电保护器件

Publications (2)

Publication Number Publication Date
CN114759026A true CN114759026A (zh) 2022-07-15
CN114759026B CN114759026B (zh) 2023-04-28

Family

ID=82331521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210421998.7A Active CN114759026B (zh) 2022-04-21 2022-04-21 新型双回滞静电保护器件

Country Status (1)

Country Link
CN (1) CN114759026B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070073807A1 (en) * 2005-02-11 2007-03-29 Alpha & Omega Semiconductor, Ltd Latch-up free vertical TVS diode array structure using trench isolation
US20090278168A1 (en) * 2008-05-07 2009-11-12 United Microelectronics Corp. Structure of silicon controlled rectifier
US20100090306A1 (en) * 2008-10-15 2010-04-15 Ali Salih Two terminal multi-channel esd device and method therefor
CN103681660A (zh) * 2013-12-13 2014-03-26 江南大学 一种双重抗闩锁的环形ldmos-scr结构的高压esd保护器件
US20160276335A1 (en) * 2013-10-18 2016-09-22 Jean Philippe Laine Electrostatic discharge protection device structures and methods of manufacture
US20160343701A1 (en) * 2015-05-19 2016-11-24 Semiconductor Manufacturing International (Shanghai) Corporation Zener triggered silicon controlled rectifier with small silicon area
CN109768041A (zh) * 2019-01-22 2019-05-17 电子科技大学 一种基于scr的高维持电压esd器件
CN113345887A (zh) * 2021-08-04 2021-09-03 江苏应能微电子有限公司 一种静电保护器件

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070073807A1 (en) * 2005-02-11 2007-03-29 Alpha & Omega Semiconductor, Ltd Latch-up free vertical TVS diode array structure using trench isolation
US20090278168A1 (en) * 2008-05-07 2009-11-12 United Microelectronics Corp. Structure of silicon controlled rectifier
US20100090306A1 (en) * 2008-10-15 2010-04-15 Ali Salih Two terminal multi-channel esd device and method therefor
US20160276335A1 (en) * 2013-10-18 2016-09-22 Jean Philippe Laine Electrostatic discharge protection device structures and methods of manufacture
CN103681660A (zh) * 2013-12-13 2014-03-26 江南大学 一种双重抗闩锁的环形ldmos-scr结构的高压esd保护器件
US20160343701A1 (en) * 2015-05-19 2016-11-24 Semiconductor Manufacturing International (Shanghai) Corporation Zener triggered silicon controlled rectifier with small silicon area
CN109768041A (zh) * 2019-01-22 2019-05-17 电子科技大学 一种基于scr的高维持电压esd器件
CN113345887A (zh) * 2021-08-04 2021-09-03 江苏应能微电子有限公司 一种静电保护器件

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
QI,Z等: "Novel Silicon-Controlled Rectifier with Snapback-Free Performance for High-Voltage and Robust ESD Protection" *
肖家木等: "用于高压ESD防护的高维持电流SCR器件" *

Also Published As

Publication number Publication date
CN114759026B (zh) 2023-04-28

Similar Documents

Publication Publication Date Title
CN108520875B (zh) 一种高维持电压npnpn型双向可控硅静电防护器件
CN103633087B (zh) 一种具有esd保护功能的强抗闩锁可控ligbt器件
US8390096B2 (en) Adjustable holding voltage ESD protection device
CN101840918B (zh) 一种二极管触发的可控硅整流式静电释放保护电路结构
CN111668209B (zh) 一种低漏电的用于低压esd防护的可控硅整流器
CN110323207B (zh) 一种用于低压防护的scr器件
US9041054B2 (en) High holding voltage electrostatic discharge protection device
CN110600467A (zh) 一种利用纵向三极管触发表面可控硅结构的tvs器件
CN100463177C (zh) 低触发电压硅控整流器和其电路
CN102623449A (zh) Esd保护装置
CN102244105B (zh) 具有高维持电压低触发电压esd特性的晶闸管
CN103165600B (zh) 一种esd保护电路
US10910362B2 (en) High voltage ESD protection device
CN107680965A (zh) 一种基于scr结构的双mos辅助触发的esd保护器件
CN106920792A (zh) 静电防护电路及其二极管触发保持可控硅整流器
CN109273532B (zh) 应用于高压电路防静电保护的无回滞效应硅控整流器
CN108807374B (zh) 一种高压双向瞬态电压抑制器
CN109244068B (zh) 一种ligbt型高压esd保护器件
CN107275324A (zh) 静电放电保护装置及方法
CN109768041B (zh) 一种基于scr的高维持电压esd器件
CN109698194B (zh) 一种用于esd防护的肖特基钳位scr器件
CN107946372B (zh) 用于esd防护的可控硅整流器
CN103515381B (zh) 可控硅静电保护器件
CN106449733B (zh) 一种用于esd防护的无闩锁scr
CN114759026B (zh) 新型双回滞静电保护器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant