[go: up one dir, main page]

TWI726354B - 改善靜電放電防護能力之暫態電壓抑制裝置 - Google Patents

改善靜電放電防護能力之暫態電壓抑制裝置 Download PDF

Info

Publication number
TWI726354B
TWI726354B TW108124534A TW108124534A TWI726354B TW I726354 B TWI726354 B TW I726354B TW 108124534 A TW108124534 A TW 108124534A TW 108124534 A TW108124534 A TW 108124534A TW I726354 B TWI726354 B TW I726354B
Authority
TW
Taiwan
Prior art keywords
region
heavily doped
well region
doped
conductivity type
Prior art date
Application number
TW108124534A
Other languages
English (en)
Other versions
TW202008588A (zh
Inventor
陳致維
沈佑書
林昆賢
Original Assignee
晶焱科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶焱科技股份有限公司 filed Critical 晶焱科技股份有限公司
Publication of TW202008588A publication Critical patent/TW202008588A/zh
Application granted granted Critical
Publication of TWI726354B publication Critical patent/TWI726354B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/711—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/645—Combinations of only lateral BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/63—Combinations of vertical and lateral BJTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明係揭露一種改善靜電放電防護能力之暫態電壓抑制裝置，包含屬於第一導電型之一半導體基板、屬於第二導電型之一第一摻雜井區、屬於第一導電型之一第一重摻雜區、屬於第二導電型之一第二摻雜井區、屬於第一導電型之一第二重摻雜區與一第一電流阻擋結構。第一摻雜井區設於半導體基板中，第一重摻雜區設於第一摻雜井區中，第二摻雜井區設於半導體基板中，第二重摻雜區設於第二摻雜井區中。第一電流阻擋結構設於半導體基板中，並與半導體基板之底部相隔，且設於第一摻雜井區與第二摻雜井區之間。

Description

改善靜電放電防護能力之暫態電壓抑制裝置
本發明係關於一種抑制裝置，且特別關於一種改善靜電放電防護能力之暫態電壓抑制裝置。
受到靜電放電（ESD）的衝擊而損傷，再加上一些電子產品，如筆記型電腦或手機亦作的比以前更加輕薄短小，對ESD衝擊的承受能力更為降低。對於這些電子產品，若沒有利用適當的ESD保護裝置來進行保護，則電子產品很容易受到ESD的衝擊，而造成電子產品發生系統重新啟動，甚至硬體受到傷害而無法復原的問題。目前，所有的電子產品都被要求能通過IEC 61000-4-2標準之ESD測試需求。對於電子產品的ESD問題，使用暫態電壓抑制器（TVS）是較為有效的解決方法，讓ESD能量快速透過TVS予以釋放，避免電子產品受到ESD的衝擊而造成傷害。TVS的工作原理如第1圖所示，在印刷電路板（PCB）上，暫態電壓抑制器10並聯欲保護裝置12，當ESD情況發生時，暫態電壓抑制器10係瞬間被觸發，同時，暫態電壓抑制器10亦可提供一低電阻路徑，以供暫態之ESD電流進行放電，讓ESD暫態電流之能量透過暫態電壓抑制器10得以釋放。
如第2圖所示，傳統之暫態電壓抑制裝置包含一N型基板14、二P型摻雜井區16與二N型重摻雜區18。P型摻雜井區16設於N型基板14中，N型重摻雜區18設於P型摻雜井區16中。暫態電壓抑制裝置具有一放電路徑，其係由N型基板14、二P型摻雜井區16與二N型重摻雜區18所形成。因為靜電放電電流沿著最短路徑流動，所以此路徑接近N型基板14之上表面。因此，由靜電放電電流造成之熱會集中在N型基板14之上表面，進而降低靜電放電耐受度。
因此，本發明係在針對上述的困擾，提出一種改善靜電放電防護能力之暫態電壓抑制裝置，以解決習知所產生的問題。
本發明的主要目的，在於提供一種改善靜電放電防護能力之暫態電壓抑制裝置，其係利用第一電流阻擋結構來抑制寄生雙載子接面電晶體，進而增強靜電放電耐受度。
為達上述目的，本發明提供一種改善靜電放電防護能力之暫態電壓抑制裝置，其係包含屬於第一導電型一半導體基板、屬於第二導電型之一第一摻雜井區、屬於第一導電型之一第一重摻雜區、屬於第二導電型之一第二摻雜井區、屬於第一導電型之一第二重摻雜區與一第一電流阻擋結構。第一摻雜井區設於半導體基板中，並與半導體基板之底部相隔。第一重摻雜區設於第一摻雜井區中，第二摻雜井區設於半導體基板中，並與半導體基板之底部相隔。第二重摻雜區設於第二摻雜井區中，第一電流阻擋結構設於半導體基板中，並與半導體基板之底部相隔，且設於第一摻雜井區與第二摻雜井區之間。第一電流阻擋結構之深度深於或等於第一摻雜井區與第二摻雜井區之深度。
在本發明之一實施例中，暫態電壓抑制裝置更包含一第三重摻雜區與一第四重摻雜區。第三重摻雜區屬於第一導電型，第三重摻雜區設於第一摻雜井區中。第四重摻雜區屬於第一導電型，第四重摻雜區設於第二摻雜井區中，並電性連接第三重摻雜區，第一重摻雜區與第二重摻雜區分別電性連接一第一接腳與一第二接腳。
在本發明之一實施例中，暫態電壓抑制裝置更包含至少一第三摻雜井區，其係設於半導體基板中，並與半導體基板之底部相隔，且設於第一電流阻擋結構與第一摻雜井區之間，第一電流阻擋結構之深度深於或等於至少一第三摻雜井區之深度，至少一第三摻雜井區屬於第二導電型，至少一第三摻雜井區具有一第五重摻雜區與一第六重摻雜區，第五重摻雜區與第六重摻雜區屬於第一導電型，第三重摻雜區透過第五重摻雜區與第六重摻雜區電性連接第四重摻雜區。
在本發明之一實施例中，暫態電壓抑制裝置更包含至少一第二電流阻擋結構，其係設於半導體基板中，並與半導體基板之底部相隔，且設於第一摻雜井區與至少一第三摻雜井區之間，至少一第二電流阻擋結構之深度深於或等於第一摻雜井區、第二摻雜井區與至少一第三摻雜井區之深度。
在本發明之一實施例中，暫態電壓抑制裝置更包含至少一第四摻雜井區，其係設於半導體基板中，並與半導體基板之底部相隔，且設於第一電流阻擋結構與第二摻雜井區之間，第一電流阻擋結構之深度深於或等於至少一第四摻雜井區之深度，至少一第四摻雜井區屬於第二導電型，至少一第四摻雜井區具有一第七重摻雜區與一第八重摻雜區，第七重摻雜區與第八重摻雜區屬於第一導電型，第三重摻雜區透過第七重摻雜區與第八重摻雜區電性連接第四重摻雜區。
在本發明之一實施例中，暫態電壓抑制裝置更包含至少一第三電流阻擋結構，其係設於半導體基板中，並與半導體基板之底部相隔，且設於第二摻雜井區與至少一第四摻雜井區之間，至少一第三電流阻擋結構之深度深於或等於第一摻雜井區、第二摻雜井區與至少一第四摻雜井區之深度。
本發明亦提供一種改善靜電放電防護能力之暫態電壓抑制裝置，其係包含屬於第一導電型一半導體基板、一磊晶層、屬於第二導電型之一第一摻雜井區、屬於第一導電型之一第一重摻雜區、屬於第二導電型之一第二摻雜井區、屬於第一導電型之一第二重摻雜區與一第一電流阻擋結構。磊晶層設於半導體基板上，第一摻雜井區設於磊晶層中，第一重摻雜區設於第一摻雜井區中，第二摻雜井區設於磊晶層中，第二重摻雜區設於第二摻雜井區中。第一電流阻擋結構設於磊晶層中，並設於第一摻雜井區與第二摻雜井區之間，第一電流阻擋結構之深度深於或等於第一摻雜井區與第二摻雜井區之深度。
在本發明之一實施例中，暫態電壓抑制裝置更包含一第三重摻雜區與一第四重摻雜區。第三重摻雜區屬於第一導電型，第三重摻雜區設於第一摻雜井區中。第四重摻雜區屬於第一導電型，第四重摻雜區設於第二摻雜井區中，並電性連接第三重摻雜區，第一重摻雜區與第二重摻雜區分別電性連接一第一接腳與一第二接腳。
在本發明之一實施例中，暫態電壓抑制裝置更包含至少一第三摻雜井區，其係設於磊晶層中，並設於第一電流阻擋結構與第一摻雜井區之間，第一電流阻擋結構之深度深於或等於至少一第三摻雜井區之深度，至少一第三摻雜井區屬於第二導電型，至少一第三摻雜井區具有一第五重摻雜區與一第六重摻雜區，第五重摻雜區與第六重摻雜區屬於第一導電型，第三重摻雜區透過第五重摻雜區與第六重摻雜區電性連接第四重摻雜區。
在本發明之一實施例中，暫態電壓抑制裝置更包含至少一第二電流阻擋結構，其係設於磊晶層中，並設於第一摻雜井區與至少一第三摻雜井區之間，至少一第二電流阻擋結構之深度深於或等於第一摻雜井區、第二摻雜井區與至少一第三摻雜井區之深度。
在本發明之一實施例中，暫態電壓抑制裝置更包含至少一第四摻雜井區，其係設於磊晶層中，並設於第一電流阻擋結構與第二摻雜井區之間，第一電流阻擋結構之深度深於或等於至少一第四摻雜井區之深度，至少一第四摻雜井區屬於第二導電型，至少一第四摻雜井區具有一第七重摻雜區與一第八重摻雜區，第七重摻雜區與第八重摻雜區屬於第一導電型，第三重摻雜區透過第七重摻雜區與第八重摻雜區電性連接第四重摻雜區。
在本發明之一實施例中，暫態電壓抑制裝置更包含至少一第三電流阻擋結構，其係設於磊晶層中，並設於第二摻雜井區與至少一第四摻雜井區之間，至少一第三電流阻擋結構之深度深於或等於第一摻雜井區、第二摻雜井區與至少一第四摻雜井區之深度。
茲為使　貴審查委員對本發明的結構特徵及所達成的功效更有進一步的瞭解與認識，謹佐以較佳的實施例圖及配合詳細的說明，說明如後：
本發明之實施例將藉由下文配合相關圖式進一步加以解說。盡可能的，於圖式與說明書中，相同標號係代表相同或相似構件。於圖式中，基於簡化與方便標示，形狀與厚度可能經過誇大表示。可以理解的是，未特別顯示於圖式中或描述於說明書中之元件，為所屬技術領域中具有通常技術者所知之形態。本領域之通常技術者可依據本發明之內容而進行多種之改變與修改。
以下請參閱第3圖。以下介紹本發明之改善靜電放電防護能力之暫態電壓抑制裝置之第一實施例，其係包含屬於第一導電型之一半導體基板20、屬於第二導電型之一第一摻雜井區22、屬於第一導電型之一第一重摻雜區24、屬於第二導電型之一第二摻雜井區26、屬於第一導電型之一第二重摻雜區28與一第一電流阻擋結構30，其中第一電流阻擋結構30可為屬於第一導電型之重摻雜井區或由絕緣材料形成之隔離溝渠。第一摻雜井區22設於該半導體基板20中，並與半導體基板20之底部相隔。第一重摻雜區24設於第一摻雜井區22中。第二摻雜井區26設於半導體基板20中，並與半導體基板20之底部相隔。第二重摻雜區28設於第二摻雜井區26中。第一重摻雜區24與第二重摻雜區28分別電性連接一第一接腳與一第二接腳。第一電流阻擋結構30設於半導體基板20中，並與半導體基板20之底部相隔，且設於第一摻雜井區22與第二摻雜井區26之間。第一電流阻擋結構30之深度深於或等於第一摻雜井區22與第二摻雜井區26之深度。
本發明之暫態電壓抑制裝置之第一實施例為一雙向靜電放電保護電路。當第一導電型為N型時，第二導電型為P型，在此例中，第3圖之等效電路如第4圖所示。半導體基板20、第一摻雜井區22與第一重摻雜區24形成一NPN雙載子接面電晶體32。半導體基板20、第二摻雜井區26與第二重摻雜區28形成一NPN雙載子接面電晶體34。NPN雙載子接面電晶體32電性串聯NPN雙載子接面電晶體34，以進行高電壓應用。NPN雙載子接面電晶體32利用第一電流阻擋結構30隔離NPN雙載子接面電晶體34。當第一電流阻擋結構30為由絕緣材料形成之隔離溝渠時，第一靜電放電電流將流經由在第一電流阻擋結構30下方的半導體基板20。當第一電流阻擋結構30為N型重摻雜區時，第一電流阻擋結構30、第一摻雜井區22與第二摻雜井區26形成一寄生PNP雙載子接面電晶體。因為此寄生PNP雙載子接面電晶體之基極濃度是高的，所以寄生PNP雙載子接面電晶體之β增益是低的。因此，流經寄生PNP雙載子接面電晶體之電流是低的。換句話說，第一靜電放電電流亦流經由在第一電流阻擋結構30下方的半導體基板20。因為第一靜電放電電流流經的位置遠離半導體基板20之上表面，所以由第一靜電放電電流造成之熱係散布於半導體基板20中，以增強靜電放電耐受度。此外，NPN雙載子接面電晶體32與NPN雙載子接面電晶體34之崩潰電壓係由第一摻雜井區22與第二摻雜井區26之摻雜濃度而改變。
當第一導電型為P型時，第二導電型為N型，在此例中，第3圖之等效電路如第5圖所示。半導體基板20、第一摻雜井區22與第一重摻雜區24形成一PNP雙載子接面電晶體36。半導體基板20、第二摻雜井區26與第二重摻雜區28形成一PNP雙載子接面電晶體38。PNP雙載子接面電晶體36電性串聯PNP雙載子接面電晶體38，以進行高電壓應用。PNP雙載子接面電晶體36利用第一電流阻擋結構30隔離PNP雙載子接面電晶體38。當第一電流阻擋結構30為由絕緣材料形成之隔離溝渠時，第一靜電放電電流將流經由在第一電流阻擋結構30下方的半導體基板20。當第一電流阻擋結構30為P型重摻雜區時，第一電流阻擋結構30、第一摻雜井區22與第二摻雜井區26形成一寄生NPN雙載子接面電晶體。因為此寄生NPN雙載子接面電晶體之基極濃度是高的，所以寄生NPN雙載子接面電晶體之β增益是低的。因此，流經寄生NPN雙載子接面電晶體之電流是低的。換句話說，第一靜電放電電流亦流經由在第一電流阻擋結構30下方的半導體基板20。因為第一靜電放電電流流經的位置遠離半導體基板20之上表面，所以由第一靜電放電電流造成之熱係散布於半導體基板20中，以增強靜電放電耐受度。此外，PNP雙載子接面電晶體36與PNP雙載子接面電晶體38之崩潰電壓係由第一摻雜井區22與第二摻雜井區26之摻雜濃度而改變。
請參閱第6圖，以下介紹本發明之改善靜電放電防護能力之暫態電壓抑制裝置之第二實施例，其相較第一實施例差別在於更包含屬於第一導電型之一第三重摻雜區40與屬於第一導電型之一第四重摻雜區42。第三重摻雜區40設於第一摻雜井區22中，第四重摻雜區42設於第二摻雜井區26中，並電性連接第三重摻雜區40。
本發明之暫態電壓抑制裝置之第二實施例為一雙向靜電放電保護電路。當第一導電型為N型時，第二導電型為P型，在此例中，第6圖之等效電路如第7圖所示。請參閱第4圖、第6圖與第7圖。第一摻雜井區22、第一重摻雜區24與第三重摻雜區40形成一NPN雙載子接面電晶體44。第二摻雜井區26、第二重摻雜區28與第四重摻雜區42形成一NPN雙載子接面電晶體46。NPN雙載子接面電晶體44電性串聯NPN雙載子接面電晶體46，以進行高電壓應用。此外，NPN雙載子接面電晶體44與NPN雙載子接面電晶體46之崩潰電壓係由第一摻雜井區22與第二摻雜井區26之摻雜濃度而改變。第二靜電放電電流可流經第三重摻雜區40與第四重摻雜區42。因為第一靜電放電電流流經的路徑比第二靜電放電電流流經的路徑長，故造成第二靜電放電電流之崩潰電壓低於造成第一靜電放電電流之崩潰電壓。
當第一導電型為P型時，第二導電型為N型，在此例中，第6圖之等效電路如第8圖所示。請參閱第5圖、第6圖與第7圖。第一摻雜井區22、第一重摻雜區24與第三重摻雜區40形成一PNP雙載子接面電晶體48。第二摻雜井區26、第二重摻雜區28與第四重摻雜區42形成一PNP雙載子接面電晶體50。PNP雙載子接面電晶體48電性串聯PNP雙載子接面電晶體50，以進行高電壓應用。此外，PNP雙載子接面電晶體48與PNP雙載子接面電晶體50之崩潰電壓係由第一摻雜井區22與第二摻雜井區26之摻雜濃度而改變。第二靜電放電電流可流經第三重摻雜區40與第四重摻雜區42。因為第一靜電放電電流流經的路徑比第二靜電放電電流流經的路徑長，故造成第二靜電放電電流之崩潰電壓低於造成第一靜電放電電流之崩潰電壓。
請參閱第9圖，以下介紹本發明之改善靜電放電防護能力之暫態電壓抑制裝置之第三實施例，其相較第二實施例差別在於更包含至少一第三摻雜井區52、至少一第二電流阻擋結構53、至少一第四摻雜井區54與至少一第三電流阻擋結構55，其中第二電流阻擋結構53可為屬於第一導電型之重摻雜井區或由絕緣材料形成之隔離溝渠，第三電流阻擋結構55可為屬於第一導電型之重摻雜井區或由絕緣材料形成之隔離溝渠。第二電流阻擋結構53與第三電流阻擋結構55之功能與第一電流阻擋結構30之功能是一樣的，皆是用來阻擋靜電放電電流流動。第三摻雜井區52設於半導體基板20中，並與半導體基板20之底部相隔，且設於第一電流阻擋結構30與第一摻雜井區22之間。第一電流阻擋結構30之深度深於或等於第三摻雜井區52之深度。第三摻雜井區52屬於第二導電型，第三摻雜井區52具有一第五重摻雜區56與一第六重摻雜區58，第五重摻雜區56與第六重摻雜區58屬於第一導電型，第三重摻雜區40透過第五重摻雜區56與第六重摻雜區58電性連接第四重摻雜區42。第二電流阻擋結構53設於半導體基板20中，並與半導體基板20之底部相隔，且設於第一摻雜井區22與第三摻雜井區52之間。第二電流阻擋結構53之深度深於或等於第一摻雜井區22、第二摻雜井區26與第三摻雜井區52之深度。第四摻雜井區54設於半導體基板20中，並與半導體基板20之底部相隔，且設於第一電流阻擋結構30與第二摻雜井區26之間。第一電流阻擋結構30之深度深於或等於第四摻雜井區54之深度。第四摻雜井區54屬於第二導電型，第四摻雜井區54具有一第七重摻雜區60與一第八重摻雜區62，第七重摻雜區60與第八重摻雜區62屬於第一導電型，第三重摻雜區40透過第五重摻雜區56、第六重摻雜區58、第七重摻雜區60與第八重摻雜區62電性連接第四重摻雜區42。第三電流阻擋結構55設於半導體基板20中，並與半導體基板20之底部相隔，且設於第二摻雜井區26與第四摻雜井區54之間。第三電流阻擋結構55之深度深於或等於第一摻雜井區22、第二摻雜井區26、第三摻雜井區52與第四摻雜井區54之深度。
本發明之暫態電壓抑制裝置之第三實施例亦為一雙向靜電放電保護電路。當第一導電型為N型時，第二導電型為P型，在此例中，第9圖之等效電路如第10圖所示。請參閱第7圖、第9圖與第10圖。第五重摻雜區56、第三摻雜井區52與第六重摻雜區58形成一NPN雙載子接面電晶體64。第七重摻雜區60、第四摻雜井區54與第八重摻雜區62形成一NPN雙載子接面電晶體66。NPN雙載子接面電晶體64電性串聯NPN雙載子接面電晶體66，以進行高電壓應用。此外，NPN雙載子接面電晶體64與NPN雙載子接面電晶體66之崩潰電壓係由第三摻雜井區52與第四摻雜井區54之摻雜濃度而改變。第二靜電放電電流可流經第三重摻雜區40、第五重摻雜區56、第六重摻雜區58、第七重摻雜區60、第八重摻雜區62與第四重摻雜區42。造成第二靜電放電電流之崩潰電壓取決於NPN雙載子接面電晶體64與NPN雙載子接面電晶體66之數量。因為第一靜電放電電流流經的路徑比第二靜電放電電流流經的路徑長，故造成第二靜電放電電流之崩潰電壓低於造成第一靜電放電電流之崩潰電壓。
當第一導電型為P型時，第二導電型為N型，在此例中，第9圖之等效電路如第11圖所示。請參閱第8圖、第9圖與第11圖。第五重摻雜區56、第三摻雜井區52與第六重摻雜區58形成一PNP雙載子接面電晶體68。第七重摻雜區60、第四摻雜井區54與第八重摻雜區62形成一PNP雙載子接面電晶體70。PNP雙載子接面電晶體68電性串聯PNP雙載子接面電晶體70，以進行高電壓應用。此外，PNP雙載子接面電晶體68與PNP雙載子接面電晶體70之崩潰電壓係由第三摻雜井區52與第四摻雜井區54之摻雜濃度而改變。第二靜電放電電流可流經第三重摻雜區40、第五重摻雜區56、第六重摻雜區58、第七重摻雜區60、第八重摻雜區62與第四重摻雜區42。造成第二靜電放電電流之崩潰電壓取決於PNP雙載子接面電晶體68與PNP雙載子接面電晶體70之數量。因為第一靜電放電電流流經的路徑比第二靜電放電電流流經的路徑長，故造成第二靜電放電電流之崩潰電壓低於造成第一靜電放電電流之崩潰電壓。
請參閱第12圖，以下介紹本發明之改善靜電放電防護能力之暫態電壓抑制裝置之第四實施例，其相較於第一實施例差別在於第一摻雜井區22、第二摻雜井區26與第一電流阻擋結構30設於一磊晶層72中，且磊晶層72設於半導體基板20上。在第四實施例中，第一摻雜井區22、第二摻雜井區26與第一電流阻擋結構30可接觸半導體基板20。當第一導電型為N型時，第二導電型為P型。在此例中，第12圖之等效電路如第4圖所示。即使當磊晶層72為N型、P型或本徵(intrinsic)型，且第一摻雜井區22與第二摻雜井區26皆與半導體基板20相隔，則半導體基板20、磊晶層72、第一摻雜井區22與第一重摻雜區24仍形成NPN雙載子接面電晶體32，且半導體基板20、磊晶層72、第二摻雜井區26與第二重摻雜區28仍形成NPN雙載子接面電晶體34。當第一導電型為P型時，第二導電型為N型。在此例中，第12圖之等效電路如第5圖所示。即使當磊晶層72為N型、P型或本徵型，且第一摻雜井區22與第二摻雜井區26皆與半導體基板20相隔，則半導體基板20、磊晶層72、第一摻雜井區22與第一重摻雜區24仍形成PNP雙載子接面電晶體36，且半導體基板20、磊晶層72、第二摻雜井區26與第二重摻雜區28仍形成PNP雙載子接面電晶體38。其餘技術特徵皆已於前面描述過，故不再贅述。
請參閱第13圖，以下介紹本發明之改善靜電放電防護能力之暫態電壓抑制裝置之第五實施例，其相較於第二實施例差別在於第一摻雜井區22、第二摻雜井區26與第一電流阻擋結構30設於一磊晶層72中，且磊晶層72設於半導體基板20上。在第五實施例中，第一摻雜井區22、第二摻雜井區26與第一電流阻擋結構30可接觸半導體基板20。當第一導電型為N型時，第二導電型為P型。在此例中，第13圖之等效電路如第7圖所示。即使當磊晶層72為N型、P型或本徵(intrinsic)型，且第一摻雜井區22與第二摻雜井區26皆與半導體基板20相隔，則半導體基板20、磊晶層72、第一摻雜井區22與第一重摻雜區24仍形成NPN雙載子接面電晶體32，且半導體基板20、磊晶層72、第二摻雜井區26與第二重摻雜區28仍形成NPN雙載子接面電晶體34。當第一導電型為P型時，第二導電型為N型。在此例中，第13圖之等效電路如第8圖所示。即使當磊晶層72為N型、P型或本徵型，且第一摻雜井區22與第二摻雜井區26皆與半導體基板20相隔，則半導體基板20、磊晶層72、第一摻雜井區22與第一重摻雜區24仍形成PNP雙載子接面電晶體36，且半導體基板20、磊晶層72、第二摻雜井區26與第二重摻雜區28仍形成PNP雙載子接面電晶體38。其餘技術特徵皆已於前面描述過，故不再贅述。
請參閱第14圖，以下介紹本發明之改善靜電放電防護能力之暫態電壓抑制裝置之第六實施例，其相較於第三實施例差別在於第一摻雜井區22、第二摻雜井區26、第一電流阻擋結構30、第三摻雜井區52、第二電流阻擋結構53、第四摻雜井區54與第三電流阻擋結構55設於一磊晶層72中，且磊晶層72設於半導體基板20上。在第六實施例中，第一摻雜井區22、第二摻雜井區26、第一電流阻擋結構30、第三摻雜井區52、第二電流阻擋結構53、第四摻雜井區54與第三電流阻擋結構55可接觸半導體基板20。當第一導電型為N型時，第二導電型為P型。在此例中，第14圖之等效電路如第10圖所示。即使當磊晶層72為N型、P型或本徵型，且第一摻雜井區22與第二摻雜井區26皆與半導體基板20相隔，則半導體基板20、磊晶層72、第一摻雜井區22與第一重摻雜區24仍形成NPN雙載子接面電晶體32，且半導體基板20、磊晶層72、第二摻雜井區26與第二重摻雜區28仍形成NPN雙載子接面電晶體34。當第一導電型為P型時，第二導電型為N型。在此例中，第14圖之等效電路如第11圖所示。即使當磊晶層72為N型、P型或本徵型，且第一摻雜井區22與第二摻雜井區26皆與半導體基板20相隔，則半導體基板20、磊晶層72、第一摻雜井區22與第一重摻雜區24仍形成PNP雙載子接面電晶體36，且半導體基板20、磊晶層72、第二摻雜井區26與第二重摻雜區28仍形成PNP雙載子接面電晶體38。其餘技術特徵皆已於前面描述過，故不再贅述。
綜上所述，本發明利用第一電流阻擋結構來抑制寄生雙載子接面電晶體，進而增強靜電放電耐受度。
以上所述者，僅為本發明一較佳實施例而已，並非用來限定本發明實施之範圍，故舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。
10‧‧‧暫態電壓抑制器 12‧‧‧欲保護裝置 14‧‧‧N型基板 16‧‧‧P型摻雜井區 18‧‧‧N型重摻雜區 20‧‧‧半導體基板 22‧‧‧第一摻雜井區 24‧‧‧第一重摻雜區 26‧‧‧第二摻雜井區 28‧‧‧第二重摻雜區 30‧‧‧第一電流阻擋結構 32‧‧‧NPN雙載子接面電晶體 34‧‧‧NPN雙載子接面電晶體 36‧‧‧PNP雙載子接面電晶體 38‧‧‧PNP雙載子接面電晶體 40‧‧‧第三重摻雜區 42‧‧‧第四重摻雜區 44‧‧‧NPN雙載子接面電晶體 46‧‧‧NPN雙載子接面電晶體 48‧‧‧PNP雙載子接面電晶體 50‧‧‧PNP雙載子接面電晶體 52‧‧‧第三摻雜井區 53‧‧‧第二電流阻擋結構 54‧‧‧第四摻雜井區 55‧‧‧第三電流阻擋結構 56‧‧‧第五重摻雜區 58‧‧‧第六重摻雜區 60‧‧‧第七重摻雜區 62‧‧‧第八重摻雜區 64‧‧‧NPN雙載子接面電晶體 66‧‧‧NPN雙載子接面電晶體 68‧‧‧PNP雙載子接面電晶體 70‧‧‧PNP雙載子接面電晶體 72‧‧‧磊晶層
第1圖為先前技術之與欲保護裝置連接之暫態電壓抑制器的電路方塊圖。 第2圖為先前技術之暫態電壓抑制裝置之結構剖視圖。 第3圖為本發明之改善靜電放電防護能力之暫態電壓抑制裝置之第一實施例之結構剖視圖。 第4圖為本發明之第3圖之一等效電路圖。 第5圖為本發明之第3圖之另一等效電路圖。 第6圖為本發明之改善靜電放電防護能力之暫態電壓抑制裝置之第二實施例之結構剖視圖。 第7圖為本發明之第6圖之一等效電路圖。 第8圖為本發明之第6圖之另一等效電路圖。 第9圖為本發明之改善靜電放電防護能力之暫態電壓抑制裝置之第三實施例之結構剖視圖。 第10圖為本發明之第9圖之一等效電路圖。 第11圖為本發明之第9圖之另一等效電路圖。 第12圖為本發明之改善靜電放電防護能力之暫態電壓抑制裝置之第四實施例之結構剖視圖。 第13圖為本發明之改善靜電放電防護能力之暫態電壓抑制裝置之第五實施例之結構剖視圖。 第14圖為本發明之改善靜電放電防護能力之暫態電壓抑制裝置之第六實施例之結構剖視圖。
20‧‧‧半導體基板
22‧‧‧第一摻雜井區
24‧‧‧第一重摻雜區
26‧‧‧第二摻雜井區
28‧‧‧第二重摻雜區
30‧‧‧第一電流阻擋結構

Claims (20)

  1. 一種改善靜電放電防護能力之暫態電壓抑制裝置，包含：一半導體基板，屬於第一導電型；一第一摻雜井區，屬於第二導電型，該第一摻雜井區設於該半導體基板中，並與該半導體基板之底部相隔；一第一重摻雜區，屬於該第一導電型，該第一重摻雜區設於該第一摻雜井區中；一第二摻雜井區，屬於該第二導電型，該第二摻雜井區設於該半導體基板中，並與該半導體基板之該底部相隔；一第二重摻雜區，屬於該第一導電型，該第二重摻雜區設於該第二摻雜井區中；以及一第一電流阻擋結構，設於該半導體基板中，並與該半導體基板之該底部相隔，且設於該第一摻雜井區與該第二摻雜井區之間，該第一電流阻擋結構之深度深於或等於該第一摻雜井區與該第二摻雜井區之深度；其中該第一電流阻擋結構為屬於該第一導電型之重摻雜井區；其中該第一重摻雜區與該第二重摻雜區分別電性連接一第一接腳與一第二接腳，該第一電流阻擋結構為浮接，在該第一接腳與該第二接腳上有靜電放電電壓時，第一靜電放電電流從該第一接腳流向該第二接腳，並在該第一電流阻擋結構之下方的該半導體基板流動。
  2. 如請求項1所述之改善靜電放電防護能力之暫態電壓抑制裝置，其中該第一導電型為P型，該第二導電型為N型。
  3. 如請求項1所述之改善靜電放電防護能力之暫態電壓抑制裝置，其 中該第一導電型為N型，該第二導電型為P型。
  4. 如請求項1所述之改善靜電放電防護能力之暫態電壓抑制裝置，更包含：一第三重摻雜區，屬於該第一導電型，該第三重摻雜區設於該第一摻雜井區中；以及一第四重摻雜區，屬於該第一導電型，該第四重摻雜區設於該第二摻雜井區中，並電性連接該第三重摻雜區。
  5. 如請求項4所述之改善靜電放電防護能力之暫態電壓抑制裝置，更包含至少一第三摻雜井區，其係設於該半導體基板中，並與該半導體基板之該底部相隔，且設於該第一電流阻擋結構與該第一摻雜井區之間，該第一電流阻擋結構之該深度深於或等於該至少一第三摻雜井區之深度，該至少一第三摻雜井區屬於該第二導電型，該至少一第三摻雜井區具有一第五重摻雜區與一第六重摻雜區，該第五重摻雜區與該第六重摻雜區屬於該第一導電型，該第三重摻雜區透過該第五重摻雜區與該第六重摻雜區電性連接該第四重摻雜區。
  6. 如請求項5所述之改善靜電放電防護能力之暫態電壓抑制裝置，更包含至少一第二電流阻擋結構，其係設於該半導體基板中，並與該半導體基板之該底部相隔，且設於該第一摻雜井區與該至少一第三摻雜井區之間，該至少一第二電流阻擋結構之深度深於或等於該第一摻雜井區、該第二摻雜井區與該至少一第三摻雜井區之該深度。
  7. 如請求項6所述之改善靜電放電防護能力之暫態電壓抑制裝置，其中該至少一第二電流阻擋結構為屬於該第一導電型之重摻雜 井區或隔離溝渠。
  8. 如請求項4所述之改善靜電放電防護能力之暫態電壓抑制裝置，更包含至少一第四摻雜井區，其係設於該半導體基板中，並與該半導體基板之該底部相隔，且設於該第一電流阻擋結構與該第二摻雜井區之間，該第一電流阻擋結構之該深度深於或等於該至少一第四摻雜井區之深度，該至少一第四摻雜井區屬於該第二導電型，該至少一第四摻雜井區具有一第七重摻雜區與一第八重摻雜區，該第七重摻雜區與該第八重摻雜區屬於該第一導電型，該第三重摻雜區透過該第七重摻雜區與該第八重摻雜區電性連接該第四重摻雜區。
  9. 如請求項8所述之改善靜電放電防護能力之暫態電壓抑制裝置，更包含至少一第三電流阻擋結構，其係設於該半導體基板中，並與該半導體基板之該底部相隔，且設於該第二摻雜井區與該至少一第四摻雜井區之間，該至少一第三電流阻擋結構之深度深於或等於該第一摻雜井區、該第二摻雜井區與該至少一第四摻雜井區之該深度。
  10. 如請求項9所述之改善靜電放電防護能力之暫態電壓抑制裝置，其中該至少一第三電流阻擋結構為屬於該第一導電型之重摻雜井區或隔離溝渠。
  11. 一種改善靜電放電防護能力之暫態電壓抑制裝置，包含：一半導體基板，屬於第一導電型；一磊晶層，設於該半導體基板上；一第一摻雜井區，屬於第二導電型，該第一摻雜井區設於該磊晶層中； 一第一重摻雜區，屬於該第一導電型，該第一重摻雜區設於該第一摻雜井區中；一第二摻雜井區，屬於該第二導電型，該第二摻雜井區設於該磊晶層中；一第二重摻雜區，屬於該第一導電型，該第二重摻雜區設於該第二摻雜井區中；以及一第一電流阻擋結構，設於該磊晶層中，並設於該第一摻雜井區與該第二摻雜井區之間，該第一電流阻擋結構之深度深於或等於該第一摻雜井區與該第二摻雜井區之深度；其中該第一電流阻擋結構為屬於該第一導電型之重摻雜井區；其中該第一重摻雜區與該第二重摻雜區分別電性連接一第一接腳與一第二接腳，該第一電流阻擋結構為浮接，在該第一接腳與該第二接腳上有靜電放電電壓時，第一靜電放電電流從該第一接腳流向該第二接腳，並在該第一電流阻擋結構之下方的該半導體基板流動。
  12. 如請求項11所述之改善靜電放電防護能力之暫態電壓抑制裝置，其中該第一導電型為P型，該第二導電型為N型。
  13. 如請求項11所述之改善靜電放電防護能力之暫態電壓抑制裝置，其中該第一導電型為N型，該第二導電型為P型。
  14. 如請求項11所述之改善靜電放電防護能力之暫態電壓抑制裝置，更包含：一第三重摻雜區，屬於該第一導電型，該第三重摻雜區設於該第一摻雜井區中；以及一第四重摻雜區，屬於該第一導電型，該第四重摻雜區設 於該第二摻雜井區中，並電性連接該第三重摻雜區。
  15. 如請求項14所述之改善靜電放電防護能力之暫態電壓抑制裝置，更包含至少一第三摻雜井區，其係設於該磊晶層中，並設於該第一電流阻擋結構與該第一摻雜井區之間，該第一電流阻擋結構之該深度深於或等於該至少一第三摻雜井區之深度，該至少一第三摻雜井區屬於該第二導電型，該至少一第三摻雜井區具有一第五重摻雜區與一第六重摻雜區，該第五重摻雜區與該第六重摻雜區屬於該第一導電型，該第三重摻雜區透過該第五重摻雜區與該第六重摻雜區電性連接該第四重摻雜區。
  16. 如請求項15所述之改善靜電放電防護能力之暫態電壓抑制裝置，更包含至少一第二電流阻擋結構，其係設於該磊晶層中，並設於該第一摻雜井區與該至少一第三摻雜井區之間，該至少一第二電流阻擋結構之深度深於或等於該第一摻雜井區、該第二摻雜井區與該至少一第三摻雜井區之該深度。
  17. 如請求項16所述之改善靜電放電防護能力之暫態電壓抑制裝置，其中該至少一第二電流阻擋結構為屬於該第一導電型之重摻雜井區或隔離溝渠。
  18. 如請求項14所述之改善靜電放電防護能力之暫態電壓抑制裝置，更包含至少一第四摻雜井區，其係設於該磊晶層中，並設於該第一電流阻擋結構與該第二摻雜井區之間，該第一電流阻擋結構之該深度深於或等於該至少一第四摻雜井區之深度，該至少一第四摻雜井區屬於該第二導電型，該至少一第四摻雜井區具有一第七重摻雜區與一第八重摻雜區，該第七重摻 雜區與該第八重摻雜區屬於該第一導電型，該第三重摻雜區透過該第七重摻雜區與該第八重摻雜區電性連接該第四重摻雜區。
  19. 如請求項18所述之改善靜電放電防護能力之暫態電壓抑制裝置，更包含至少一第三電流阻擋結構，其係設於該磊晶層中，並設於該第二摻雜井區與該至少一第四摻雜井區之間，該至少一第三電流阻擋結構之深度深於或等於該第一摻雜井區、該第二摻雜井區與該至少一第四摻雜井區之該深度。
  20. 如請求項19所述之改善靜電放電防護能力之暫態電壓抑制裝置，其中該至少一第三電流阻擋結構為屬於該第一導電型之重摻雜井區或隔離溝渠。
TW108124534A 2018-07-23 2019-07-11 改善靜電放電防護能力之暫態電壓抑制裝置 TWI726354B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/042,070 2018-07-23
US16/042,070 US10573635B2 (en) 2018-07-23 2018-07-23 Transient voltage suppression device with improved electrostatic discharge (ESD) robustness

Publications (2)

Publication Number Publication Date
TW202008588A TW202008588A (zh) 2020-02-16
TWI726354B true TWI726354B (zh) 2021-05-01

Family

ID=65050092

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108124534A TWI726354B (zh) 2018-07-23 2019-07-11 改善靜電放電防護能力之暫態電壓抑制裝置

Country Status (3)

Country Link
US (1) US10573635B2 (zh)
CN (1) CN109256416B (zh)
TW (1) TWI726354B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111564438A (zh) * 2020-04-27 2020-08-21 上海韦尔半导体股份有限公司 一种瞬态电压抑制保护器件、制作工艺及电子产品
US11349017B2 (en) * 2020-06-23 2022-05-31 Amazing Microelectronic Corp. Bidirectional electrostatic discharge (ESD) protection device
TWI732615B (zh) * 2020-07-01 2021-07-01 世界先進積體電路股份有限公司 靜電放電保護裝置及電路
US11527529B2 (en) 2020-09-09 2022-12-13 Vanguard International Semiconductor Corporation Electrostatic discharge protection device
US11652097B2 (en) * 2020-11-30 2023-05-16 Amazing Microelectronic Corp. Transient voltage suppression device
US11509133B2 (en) * 2020-12-23 2022-11-22 Amazing Microelectronic Corp. Transient voltage suppression device
CN115483206A (zh) 2021-06-15 2022-12-16 无锡华润上华科技有限公司 静电保护结构及其制备方法
US12107084B2 (en) 2021-07-06 2024-10-01 Amazing Microelectronic Corp. Multi-channel transient voltage suppression device
US12136621B2 (en) 2022-01-11 2024-11-05 Amazing Microelectronic Corp. Bidirectional electrostatic discharge (ESD) protection device
CN115206962A (zh) * 2022-09-15 2022-10-18 微龛(广州)半导体有限公司 一种esd防护结构及器件
US20240186315A1 (en) * 2022-12-05 2024-06-06 Amazing Microelectronic Corp. Transient voltage suppressor with adjustable trigger and holding voltages

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8552530B2 (en) * 2010-08-02 2013-10-08 Amazing Microelectronics Corp. Vertical transient voltage suppressors

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1311550C (zh) * 2003-01-17 2007-04-18 联华电子股份有限公司 二极管串esd保护电路
US7880223B2 (en) 2005-02-11 2011-02-01 Alpha & Omega Semiconductor, Ltd. Latch-up free vertical TVS diode array structure using trench isolation
US7538997B2 (en) 2006-05-31 2009-05-26 Alpha & Omega Semiconductor, Ltd. Circuit configurations to reduce snapback of a transient voltage suppressor
US7554839B2 (en) 2006-09-30 2009-06-30 Alpha & Omega Semiconductor, Ltd. Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch
US8120887B2 (en) 2007-02-28 2012-02-21 Alpha & Omega Semiconductor, Ltd. MOS transistor triggered transient voltage suppressor to provide circuit protection at a lower voltage
US8350355B2 (en) * 2010-03-01 2013-01-08 Infineon Technologies Ag Electrostatic discharge devices
US8237193B2 (en) * 2010-07-15 2012-08-07 Amazing Microelectronic Corp. Lateral transient voltage suppressor for low-voltage applications
US8431999B2 (en) * 2011-03-25 2013-04-30 Amazing Microelectronic Corp. Low capacitance transient voltage suppressor
US8785971B2 (en) * 2011-11-23 2014-07-22 Amazing Microelectronic Corp. Transient voltage suppressor without leakage current
US9349716B2 (en) 2012-02-07 2016-05-24 Sofics Bvba Electrostatic discharge protection device
TWI658563B (zh) * 2014-12-19 2019-05-01 力智電子股份有限公司 暫態電壓抑制器、其靜電防護元件及其陣列
US9583586B1 (en) 2015-12-22 2017-02-28 Alpha And Omega Semiconductor Incorporated Transient voltage suppressor (TVS) with reduced breakdown voltage
US9786651B2 (en) * 2016-02-17 2017-10-10 Macronix International Co., Ltd. Electrostatic discharge device
CN107093596A (zh) * 2017-04-12 2017-08-25 华为技术有限公司 一种用于静电防护的scr、芯片及系统
CN107293533B (zh) * 2017-07-21 2023-11-24 北京燕东微电子有限公司 瞬态电压抑制器及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8552530B2 (en) * 2010-08-02 2013-10-08 Amazing Microelectronics Corp. Vertical transient voltage suppressors

Also Published As

Publication number Publication date
TW202008588A (zh) 2020-02-16
US10573635B2 (en) 2020-02-25
CN109256416B (zh) 2021-08-13
CN109256416A (zh) 2019-01-22
US20200027873A1 (en) 2020-01-23

Similar Documents

Publication Publication Date Title
TWI726354B (zh) 改善靜電放電防護能力之暫態電壓抑制裝置
TWI725481B (zh) 暫態電壓抑制裝置
TWI709219B (zh) 雙向式矽控整流器
TWI658563B (zh) 暫態電壓抑制器、其靜電防護元件及其陣列
TWI712148B (zh) 垂直式暫態電壓抑制裝置
US8859361B1 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch
TWI699003B (zh) 散熱式齊納二極體
US9165919B2 (en) Semiconductor device
TW201322424A (zh) 避免漏電流之暫態電壓抑制器
TWI477018B (zh) 暫態電壓抑制器電路與用於其中之二極體元件及其製造方法
US9871031B2 (en) Semiconductor device and an electronic apparatus
US9343558B1 (en) Silicon controlled rectifier
TWI726385B (zh) 矽控整流器
TWI538160B (zh) 靜電放電保護裝置及其應用
CN110600465B (zh) 半导体结构
US10068896B1 (en) Electrostatic discharge protection device and manufacturing method thereof
US9659921B2 (en) Power switch device
TWI743981B (zh) 雙向靜電放電保護裝置
TWI447897B (zh) 低操作電壓之橫向暫態電壓抑制器
US10978442B2 (en) Electrostatic discharge (ESD) protection device and forming method thereof
CN106206564B (zh) 硅控整流器
JP2011129700A (ja) 半導体装置
TW201947729A (zh) 半導體結構
KR20060131187A (ko) 반도체회로용 정전기 보호소자