[go: up one dir, main page]

CN109256416A - 改善静电放电防护能力的瞬时电压抑制装置 - Google Patents

改善静电放电防护能力的瞬时电压抑制装置 Download PDF

Info

Publication number
CN109256416A
CN109256416A CN201810897899.XA CN201810897899A CN109256416A CN 109256416 A CN109256416 A CN 109256416A CN 201810897899 A CN201810897899 A CN 201810897899A CN 109256416 A CN109256416 A CN 109256416A
Authority
CN
China
Prior art keywords
region
well region
heavily doped
doped
doped well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810897899.XA
Other languages
English (en)
Other versions
CN109256416B (zh
Inventor
陈致维
沈佑书
林昆贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amazing Microelectronic Corp
Original Assignee
Amazing Microelectronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amazing Microelectronic Corp filed Critical Amazing Microelectronic Corp
Publication of CN109256416A publication Critical patent/CN109256416A/zh
Application granted granted Critical
Publication of CN109256416B publication Critical patent/CN109256416B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/711—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/645—Combinations of only lateral BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/63—Combinations of vertical and lateral BJTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种改善静电放电防护能力的瞬时电压抑制装置，包含属于第一导电型的一半导体基板、属于第二导电型的一第一掺杂井区、属于第一导电型的一第一重掺杂区、属于第二导电型的一第二掺杂井区、属于第一导电型的一第二重掺杂区与一第一电流阻挡结构。第一掺杂井区设于半导体基板中，第一重掺杂区设于第一掺杂井区中，第二掺杂井区设于半导体基板中，第二重掺杂区设于第二掺杂井区中。第一电流阻挡结构设于半导体基板中，并与半导体基板的底部相隔，且设于第一掺杂井区与第二掺杂井区之间。

Description

改善静电放电防护能力的瞬时电压抑制装置
技术领域
本发明涉及一种抑制装置，且特别关于一种改善静电放电防护能力的瞬时电压抑制装置。
背景技术
受到静电放电(ESD)的冲击而损伤，再加上一些电子产品，如笔记本电脑或手机亦作的比以前更加轻薄短小，对ESD冲击的承受能力更为降低。对于这些电子产品，若没有利用适当的ESD保护装置来进行保护，则电子产品很容易受到ESD的冲击，从而造成电子产品发生系统重新启动，甚至硬件受到伤害而无法复原的问题。目前，所有的电子产品都被要求能通过IEC 61000-4-2标准的ESD测试需求。对于电子产品的ESD问题，使用瞬时电压抑制器(TVS)是较为有效的解决方法，让ESD能量快速通过TVS予以释放，避免电子产品受到ESD的冲击而造成伤害。TVS的工作原理如图1所示，在印刷电路板(PCB)上，瞬时电压抑制器10并联欲保护装置12，当ESD情况发生时，瞬时电压抑制器10瞬间被触发，同时，瞬时电压抑制器10亦可提供一低电阻路径，以供瞬时的ESD电流进行放电，让ESD瞬时电流的能量通过瞬时电压抑制器10得以释放。
如图2所示，传统的瞬时电压抑制装置包含一N型基板14、两个P型掺杂井区16与两个N型重掺杂区18。P型掺杂井区16设于N型基板14中，N型重掺杂区18设于P型掺杂井区16中。瞬时电压抑制装置具有一放电路径，其由N型基板14、两个P型掺杂井区16与两个N型重掺杂区18所形成。因为静电放电电流沿着最短路径流动，所以此路径接近N型基板14的上表面。因此，由静电放电电流造成的热量会集中在N型基板14的上表面，进而降低静电放电耐受度。
因此，本发明针对上述的困扰，提出一种改善静电放电防护能力的瞬时电压抑制装置，以解决上述问题。
发明内容
本发明的主要目的在于提供一种改善静电放电防护能力的瞬时电压抑制装置，其利用第一电流阻挡结构来抑制寄生双载子接面晶体管，进而增强静电放电耐受度。
为达上述目的，本发明提供一种改善静电放电防护能力的瞬时电压抑制装置，其包含属于第一导电型一半导体基板、属于第二导电型的一第一掺杂井区、属于第一导电型的一第一重掺杂区、属于第二导电型的一第二掺杂井区、属于第一导电型的一第二重掺杂区与一第一电流阻挡结构。第一掺杂井区设于半导体基板中，并与半导体基板的底部相隔。第一重掺杂区设于第一掺杂井区中，第二掺杂井区设于半导体基板中，并与半导体基板的底部相隔。第二重掺杂区设于第二掺杂井区中，第一电流阻挡结构设于半导体基板中，并与半导体基板的底部相隔，且设于第一掺杂井区与第二掺杂井区之间。第一电流阻挡结构的深度大于或等于第一掺杂井区与第二掺杂井区的深度。
在本发明的一实施例中，瞬时电压抑制装置更包含一第三重掺杂区与一第四重掺杂区。第三重掺杂区属于第一导电型，第三重掺杂区设于第一掺杂井区中。第四重掺杂区属于第一导电型，第四重掺杂区设于第二掺杂井区中，并电性连接第三重掺杂区，第一重掺杂区与第二重掺杂区分别电性连接一第一接脚与一第二接脚。
在本发明的一实施例中，瞬时电压抑制装置更包含至少一第三掺杂井区，其设于半导体基板中，并与半导体基板的底部相隔，且设于第一电流阻挡结构与第一掺杂井区之间，第一电流阻挡结构的深度大于或等于至少一第三掺杂井区的深度，至少一第三掺杂井区属于第二导电型，至少一第三掺杂井区具有一第五重掺杂区与一第六重掺杂区，第五重掺杂区与第六重掺杂区属于第一导电型，第三重掺杂区通过第五重掺杂区与第六重掺杂区电性连接第四重掺杂区。
在本发明的一实施例中，瞬时电压抑制装置更包含至少一第二电流阻挡结构，其设于半导体基板中，并与半导体基板的底部相隔，且设于第一掺杂井区与至少一第三掺杂井区之间，至少一第二电流阻挡结构的深度大于或等于第一掺杂井区、第二掺杂井区与至少一第三掺杂井区的深度。
在本发明的一实施例中，瞬时电压抑制装置更包含至少一第四掺杂井区，其设于半导体基板中，并与半导体基板的底部相隔，且设于第一电流阻挡结构与第二掺杂井区之间，第一电流阻挡结构的深度大于或等于至少一第四掺杂井区的深度，至少一第四掺杂井区属于第二导电型，至少一第四掺杂井区具有一第七重掺杂区与一第八重掺杂区，第七重掺杂区与第八重掺杂区属于第一导电型，第三重掺杂区通过第七重掺杂区与第八重掺杂区电性连接第四重掺杂区。
在本发明的一实施例中，瞬时电压抑制装置更包含至少一第三电流阻挡结构，其设于半导体基板中，并与半导体基板的底部相隔，且设于第二掺杂井区与至少一第四掺杂井区之间，至少一第三电流阻挡结构的深度大于或等于第一掺杂井区、第二掺杂井区与至少一第四掺杂井区的深度。
本发明亦提供一种改善静电放电防护能力的瞬时电压抑制装置，其包含属于第一导电型一半导体基板、一磊晶层、属于第二导电型的一第一掺杂井区、属于第一导电型的一第一重掺杂区、属于第二导电型的一第二掺杂井区、属于第一导电型的一第二重掺杂区与一第一电流阻挡结构。磊晶层设于半导体基板上，第一掺杂井区设于磊晶层中，第一重掺杂区设于第一掺杂井区中，第二掺杂井区设于磊晶层中，第二重掺杂区设于第二掺杂井区中。第一电流阻挡结构设于磊晶层中，并设于第一掺杂井区与第二掺杂井区之间，第一电流阻挡结构的深度大于或等于第一掺杂井区与第二掺杂井区的深度。
在本发明的一实施例中，瞬时电压抑制装置更包含一第三重掺杂区与一第四重掺杂区。第三重掺杂区属于第一导电型，第三重掺杂区设于第一掺杂井区中。第四重掺杂区属于第一导电型，第四重掺杂区设于第二掺杂井区中，并电性连接第三重掺杂区，第一重掺杂区与第二重掺杂区分别电性连接一第一接脚与一第二接脚。
在本发明的一实施例中，瞬时电压抑制装置更包含至少一第三掺杂井区，其设于磊晶层中，并设于第一电流阻挡结构与第一掺杂井区之间，第一电流阻挡结构的深度大于或等于至少一第三掺杂井区的深度，至少一第三掺杂井区属于第二导电型，至少一第三掺杂井区具有一第五重掺杂区与一第六重掺杂区，第五重掺杂区与第六重掺杂区属于第一导电型，第三重掺杂区通过第五重掺杂区与第六重掺杂区电性连接第四重掺杂区。
在本发明的一实施例中，瞬时电压抑制装置更包含至少一第二电流阻挡结构，其设于磊晶层中，并设于第一掺杂井区与至少一第三掺杂井区之间，至少一第二电流阻挡结构的深度大于或等于第一掺杂井区、第二掺杂井区与至少一第三掺杂井区的深度。
在本发明的一实施例中，瞬时电压抑制装置更包含至少一第四掺杂井区，其设于磊晶层中，并设于第一电流阻挡结构与第二掺杂井区之间，第一电流阻挡结构的深度大于或等于至少一第四掺杂井区的深度，至少一第四掺杂井区属于第二导电型，至少一第四掺杂井区具有一第七重掺杂区与一第八重掺杂区，第七重掺杂区与第八重掺杂区属于第一导电型，第三重掺杂区通过第七重掺杂区与第八重掺杂区电性连接第四重掺杂区。
在本发明的一实施例中，瞬时电压抑制装置更包含至少一第三电流阻挡结构，其设于磊晶层中，并设于第二掺杂井区与至少一第四掺杂井区之间，至少一第三电流阻挡结构的深度大于或等于第一掺杂井区、第二掺杂井区与至少一第四掺杂井区的深度。
附图说明
图1为现有技术的与欲保护装置连接的瞬时电压抑制器的电路方块图。
图2为现有技术的瞬时电压抑制装置的结构剖视图。
图3为本发明的改善静电放电防护能力的瞬时电压抑制装置的第一实施例的结构剖视图。
图4为本发明的图3的一等效电路图。
图5为本发明的图3的另一等效电路图。
图6为本发明的改善静电放电防护能力的瞬时电压抑制装置的第二实施例的结构剖视图。
图7为本发明的图6的一等效电路图。
图8为本发明的图6的另一等效电路图。
图9为本发明的改善静电放电防护能力的瞬时电压抑制装置的第三实施例的结构剖视图。
图10为本发明的图9的一等效电路图。
图11为本发明的图9的另一等效电路图。
图12为本发明的改善静电放电防护能力的瞬时电压抑制装置的第四实施例的结构剖视图。
图13为本发明的改善静电放电防护能力的瞬时电压抑制装置的第五实施例的结构剖视图。
图14为本发明的改善静电放电防护能力的瞬时电压抑制装置的第六实施例的结构剖视图。
附图标记说明：10-瞬时电压抑制器；12-欲保护装置；14-N型基板；16-P型掺杂井区；18-N型重掺杂区；20-半导体基板；22-第一掺杂井区；24-第一重掺杂区；26-第二掺杂井区；28-第二重掺杂区；30-第一电流阻挡结构；32-NPN双载子接面晶体管；34-NPN双载子接面晶体管；36-PNP双载子接面晶体管；38-PNP双载子接面晶体管；40-第三重掺杂区；42-第四重掺杂区；44-NPN双载子接面晶体管；46-NPN双载子接面晶体管；48-PNP双载子接面晶体管；50-PNP双载子接面晶体管；52-第三掺杂井区；53-第二电流阻挡结构；54-第四掺杂井区；55-第三电流阻挡结构；56-第五重掺杂区；58-第六重掺杂区；60-第七重掺杂区；62-第八重掺杂区；64-NPN双载子接面晶体管；66-NPN双载子接面晶体管；68-PNP双载子接面晶体管；70-PNP双载子接面晶体管；72-磊晶层。
具体实施方式
本发明的实施例将藉由下文配合相关图式进一步加以解说。尽可能的，于图式与说明书中，相同标号代表相同或相似构件。于图式中，基于简化与方便标示，形状与厚度可能经过夸大表示。可以理解的是，未特别显示于图式中或描述于说明书中的组件，为本领域技术人员所知的形态。本领域技术人员可依据本发明的内容而进行多种的改变与修改。
以下请参阅图3。以下介绍本发明的改善静电放电防护能力的瞬时电压抑制装置的第一实施例，其包含属于第一导电型的一半导体基板20、属于第二导电型的一第一掺杂井区22、属于第一导电型的一第一重掺杂区24、属于第二导电型的一第二掺杂井区26、属于第一导电型的一第二重掺杂区28与一第一电流阻挡结构30，其中第一电流阻挡结构30可为属于第一导电型的重掺杂井区或由绝缘材料形成的隔离沟渠。第一掺杂井区22设于该半导体基板20中，并与半导体基板20的底部相隔。第一重掺杂区24设于第一掺杂井区22中。第二掺杂井区26设于半导体基板20中，并与半导体基板20的底部相隔。第二重掺杂区28设于第二掺杂井区26中。第一重掺杂区24与第二重掺杂区28分别电性连接一第一接脚与一第二接脚。第一电流阻挡结构30设于半导体基板20中，并与半导体基板20的底部相隔，且设于第一掺杂井区22与第二掺杂井区26之间。第一电流阻挡结构30的深度大于或等于第一掺杂井区22与第二掺杂井区26的深度。
本发明的瞬时电压抑制装置的第一实施例为一双向静电放电保护电路。当第一导电型为N型时，第二导电型为P型，在此例中，图3的等效电路如图4所示。半导体基板20、第一掺杂井区22与第一重掺杂区24形成一NPN双载子接面晶体管32。半导体基板20、第二掺杂井区26与第二重掺杂区28形成一NPN双载子接面晶体管34。NPN双载子接面晶体管32电性串联NPN双载子接面晶体管34，以进行高电压应用。NPN双载子接面晶体管32利用第一电流阻挡结构30隔离NPN双载子接面晶体管34。当第一电流阻挡结构30为由绝缘材料形成的隔离沟渠时，第一静电放电电流将流经由在第一电流阻挡结构30下方的半导体基板20。当第一电流阻挡结构30为N型重掺杂区时，第一电流阻挡结构30、第一掺杂井区22与第二掺杂井区26形成一寄生PNP双载子接面晶体管。因为此寄生PNP双载子接面晶体管的基极浓度是高的，所以寄生PNP双载子接面晶体管的β增益是低的。因此，流经寄生PNP双载子接面晶体管的电流是低的。换句话说，第一静电放电电流亦流经由在第一电流阻挡结构30下方的半导体基板20。因为第一静电放电电流流经的位置远离半导体基板20的上表面，所以由第一静电放电电流造成的热量散布于半导体基板20中，以增强静电放电耐受度。此外，NPN双载子接面晶体管32与NPN双载子接面晶体管34的崩溃电压由第一掺杂井区22与第二掺杂井区26的掺杂浓度而改变。
当第一导电型为P型时，第二导电型为N型，在此例中，图3的等效电路如图5所示。半导体基板20、第一掺杂井区22与第一重掺杂区24形成一PNP双载子接面晶体管36。半导体基板20、第二掺杂井区26与第二重掺杂区28形成一PNP双载子接面晶体管38。PNP双载子接面晶体管36电性串联PNP双载子接面晶体管38，以进行高电压应用。PNP双载子接面晶体管36利用第一电流阻挡结构30隔离PNP双载子接面晶体管38。当第一电流阻挡结构30为由绝缘材料形成的隔离沟渠时，第一静电放电电流将流经由在第一电流阻挡结构30下方的半导体基板20。当第一电流阻挡结构30为P型重掺杂区时，第一电流阻挡结构30、第一掺杂井区22与第二掺杂井区26形成一寄生NPN双载子接面晶体管。因为此寄生NPN双载子接面晶体管的基极浓度是高的，所以寄生NPN双载子接面晶体管的β增益是低的。因此，流经寄生NPN双载子接面晶体管的电流是低的。换句话说，第一静电放电电流亦流经由在第一电流阻挡结构30下方的半导体基板20。因为第一静电放电电流流经的位置远离半导体基板20的上表面，所以由第一静电放电电流造成的热量散布于半导体基板20中，以增强静电放电耐受度。此外，PNP双载子接面晶体管36与PNP双载子接面晶体管38的崩溃电压由第一掺杂井区22与第二掺杂井区26的掺杂浓度而改变。
请参阅图6，以下介绍本发明的改善静电放电防护能力的瞬时电压抑制装置的第二实施例，其相较第一实施例差别在于更包含属于第一导电型的一第三重掺杂区40与属于第一导电型的一第四重掺杂区42。第三重掺杂区40设于第一掺杂井区22中，第四重掺杂区42设于第二掺杂井区26中，并电性连接第三重掺杂区40。
本发明的瞬时电压抑制装置的第二实施例为一双向静电放电保护电路。当第一导电型为N型时，第二导电型为P型，在此例中，图6的等效电路如图7所示。请参阅图4、图6与图7。第一掺杂井区22、第一重掺杂区24与第三重掺杂区40形成一NPN双载子接面晶体管44。第二掺杂井区26、第二重掺杂区28与第四重掺杂区42形成一NPN双载子接面晶体管46。NPN双载子接面晶体管44电性串联NPN双载子接面晶体管46，以进行高电压应用。此外，NPN双载子接面晶体管44与NPN双载子接面晶体管46的崩溃电压由第一掺杂井区22与第二掺杂井区26的掺杂浓度而改变。第二静电放电电流可流经第三重掺杂区40与第四重掺杂区42。因为第一静电放电电流流经的路径比第二静电放电电流流经的路径长，故造成第二静电放电电流的崩溃电压低于造成第一静电放电电流的崩溃电压。
当第一导电型为P型时，第二导电型为N型，在此例中，图6的等效电路如图8所示。请参阅图5、图6与图7。第一掺杂井区22、第一重掺杂区24与第三重掺杂区40形成一PNP双载子接面晶体管48。第二掺杂井区26、第二重掺杂区28与第四重掺杂区42形成一PNP双载子接面晶体管50。PNP双载子接面晶体管48电性串联PNP双载子接面晶体管50，以进行高电压应用。此外，PNP双载子接面晶体管48与PNP双载子接面晶体管50的崩溃电压由第一掺杂井区22与第二掺杂井区26的掺杂浓度而改变。第二静电放电电流可流经第三重掺杂区40与第四重掺杂区42。因为第一静电放电电流流经的路径比第二静电放电电流流经的路径长，故造成第二静电放电电流的崩溃电压低于造成第一静电放电电流的崩溃电压。
请参阅图9，以下介绍本发明的改善静电放电防护能力的瞬时电压抑制装置的第三实施例，其相较第二实施例差别在于更包含至少一第三掺杂井区52、至少一第二电流阻挡结构53、至少一第四掺杂井区54与至少一第三电流阻挡结构55，其中第二电流阻挡结构53可为属于第一导电型的重掺杂井区或由绝缘材料形成的隔离沟渠，第三电流阻挡结构55可为属于第一导电型的重掺杂井区或由绝缘材料形成的隔离沟渠。第二电流阻挡结构53与第三电流阻挡结构55的功能与第一电流阻挡结构30的功能是一样的，皆是用来阻挡静电放电电流流动。第三掺杂井区52设于半导体基板20中，并与半导体基板20的底部相隔，且设于第一电流阻挡结构30与第一掺杂井区22之间。第一电流阻挡结构30的深度大于或等于第三掺杂井区52的深度。第三掺杂井区52属于第二导电型，第三掺杂井区52具有一第五重掺杂区56与一第六重掺杂区58，第五重掺杂区56与第六重掺杂区58属于第一导电型，第三重掺杂区40通过第五重掺杂区56与第六重掺杂区58电性连接第四重掺杂区42。第二电流阻挡结构53设于半导体基板20中，并与半导体基板20的底部相隔，且设于第一掺杂井区22与第三掺杂井区52之间。第二电流阻挡结构53的深度大于或等于第一掺杂井区22、第二掺杂井区26与第三掺杂井区52的深度。第四掺杂井区54设于半导体基板20中，并与半导体基板20的底部相隔，且设于第一电流阻挡结构30与第二掺杂井区26之间。第一电流阻挡结构30的深度大于或等于第四掺杂井区54的深度。第四掺杂井区54属于第二导电型，第四掺杂井区54具有一第七重掺杂区60与一第八重掺杂区62，第七重掺杂区60与第八重掺杂区62属于第一导电型，第三重掺杂区40通过第五重掺杂区56、第六重掺杂区58、第七重掺杂区60与第八重掺杂区62电性连接第四重掺杂区42。第三电流阻挡结构55设于半导体基板20中，并与半导体基板20的底部相隔，且设于第二掺杂井区26与第四掺杂井区54之间。第三电流阻挡结构55的深度大于或等于第一掺杂井区22、第二掺杂井区26、第三掺杂井区52与第四掺杂井区54的深度。
本发明的瞬时电压抑制装置的第三实施例亦为一双向静电放电保护电路。当第一导电型为N型时，第二导电型为P型，在此例中，图9的等效电路如图10所示。请参阅图7、图9与图10。第五重掺杂区56、第三掺杂井区52与第六重掺杂区58形成一NPN双载子接面晶体管64。第七重掺杂区60、第四掺杂井区54与第八重掺杂区62形成一NPN双载子接面晶体管66。NPN双载子接面晶体管64电性串联NPN双载子接面晶体管66，以进行高电压应用。此外，NPN双载子接面晶体管64与NPN双载子接面晶体管66的崩溃电压由第三掺杂井区52与第四掺杂井区54的掺杂浓度而改变。第二静电放电电流可流经第三重掺杂区40、第五重掺杂区56、第六重掺杂区58、第七重掺杂区60、第八重掺杂区62与第四重掺杂区42。造成第二静电放电电流的崩溃电压取决于NPN双载子接面晶体管64与NPN双载子接面晶体管66的数量。因为第一静电放电电流流经的路径比第二静电放电电流流经的路径长，故造成第二静电放电电流的崩溃电压低于造成第一静电放电电流的崩溃电压。
当第一导电型为P型时，第二导电型为N型，在此例中，图9的等效电路如图11所示。请参阅图8、图9与图11。第五重掺杂区56、第三掺杂井区52与第六重掺杂区58形成一PNP双载子接面晶体管68。第七重掺杂区60、第四掺杂井区54与第八重掺杂区62形成一PNP双载子接面晶体管70。PNP双载子接面晶体管68电性串联PNP双载子接面晶体管70，以进行高电压应用。此外，PNP双载子接面晶体管68与PNP双载子接面晶体管70的崩溃电压由第三掺杂井区52与第四掺杂井区54的掺杂浓度而改变。第二静电放电电流可流经第三重掺杂区40、第五重掺杂区56、第六重掺杂区58、第七重掺杂区60、第八重掺杂区62与第四重掺杂区42。造成第二静电放电电流的崩溃电压取决于PNP双载子接面晶体管68与PNP双载子接面晶体管70的数量。因为第一静电放电电流流经的路径比第二静电放电电流流经的路径长，故造成第二静电放电电流的崩溃电压低于造成第一静电放电电流的崩溃电压。
请参阅图12，以下介绍本发明的改善静电放电防护能力的瞬时电压抑制装置的第四实施例，其相较于第一实施例差别在于第一掺杂井区22、第二掺杂井区26与第一电流阻挡结构30设于一磊晶层72中，且磊晶层72设于半导体基板20上。在第四实施例中，第一掺杂井区22、第二掺杂井区26与第一电流阻挡结构30可接触半导体基板20。当第一导电型为N型时，第二导电型为P型。在此例中，图12的等效电路如图4所示。即使当磊晶层72为N型、P型或本征(intrinsic)型，且第一掺杂井区22与第二掺杂井区26皆与半导体基板20相隔，则半导体基板20、磊晶层72、第一掺杂井区22与第一重掺杂区24仍形成NPN双载子接面晶体管32，且半导体基板20、磊晶层72、第二掺杂井区26与第二重掺杂区28仍形成NPN双载子接面晶体管34。当第一导电型为P型时，第二导电型为N型。在此例中，图12的等效电路如图5所示。即使当磊晶层72为N型、P型或本征型，且第一掺杂井区22与第二掺杂井区26皆与半导体基板20相隔，则半导体基板20、磊晶层72、第一掺杂井区22与第一重掺杂区24仍形成PNP双载子接面晶体管36，且半导体基板20、磊晶层72、第二掺杂井区26与第二重掺杂区28仍形成PNP双载子接面晶体管38。其余技术特征皆已于前面描述过，故不再赘述。
请参阅图13，以下介绍本发明的改善静电放电防护能力的瞬时电压抑制装置的第五实施例，其相较于第二实施例差别在于第一掺杂井区22、第二掺杂井区26与第一电流阻挡结构30设于一磊晶层72中，且磊晶层72设于半导体基板20上。在第五实施例中，第一掺杂井区22、第二掺杂井区26与第一电流阻挡结构30可接触半导体基板20。当第一导电型为N型时，第二导电型为P型。在此例中，图13的等效电路如图7所示。即使当磊晶层72为N型、P型或本征(intrinsic)型，且第一掺杂井区22与第二掺杂井区26皆与半导体基板20相隔，则半导体基板20、磊晶层72、第一掺杂井区22与第一重掺杂区24仍形成NPN双载子接面晶体管32，且半导体基板20、磊晶层72、第二掺杂井区26与第二重掺杂区28仍形成NPN双载子接面晶体管34。当第一导电型为P型时，第二导电型为N型。在此例中，图13的等效电路如图8所示。即使当磊晶层72为N型、P型或本征型，且第一掺杂井区22与第二掺杂井区26皆与半导体基板20相隔，则半导体基板20、磊晶层72、第一掺杂井区22与第一重掺杂区24仍形成PNP双载子接面晶体管36，且半导体基板20、磊晶层72、第二掺杂井区26与第二重掺杂区28仍形成PNP双载子接面晶体管38。其余技术特征皆已于前面描述过，故不再赘述。
请参阅图14，以下介绍本发明的改善静电放电防护能力的瞬时电压抑制装置的第六实施例，其相较于第三实施例差别在于第一掺杂井区22、第二掺杂井区26、第一电流阻挡结构30、第三掺杂井区52、第二电流阻挡结构53、第四掺杂井区54与第三电流阻挡结构55设于一磊晶层72中，且磊晶层72设于半导体基板20上。在第六实施例中，第一掺杂井区22、第二掺杂井区26、第一电流阻挡结构30、第三掺杂井区52、第二电流阻挡结构53、第四掺杂井区54与第三电流阻挡结构55可接触半导体基板20。当第一导电型为N型时，第二导电型为P型。在此例中，图14的等效电路如图10所示。即使当磊晶层72为N型、P型或本征型，且第一掺杂井区22与第二掺杂井区26皆与半导体基板20相隔，则半导体基板20、磊晶层72、第一掺杂井区22与第一重掺杂区24仍形成NPN双载子接面晶体管32，且半导体基板20、磊晶层72、第二掺杂井区26与第二重掺杂区28仍形成NPN双载子接面晶体管34。当第一导电型为P型时，第二导电型为N型。在此例中，图14的等效电路如图11所示。即使当磊晶层72为N型、P型或本征型，且第一掺杂井区22与第二掺杂井区26皆与半导体基板20相隔，则半导体基板20、磊晶层72、第一掺杂井区22与第一重掺杂区24仍形成PNP双载子接面晶体管36，且半导体基板20、磊晶层72、第二掺杂井区26与第二重掺杂区28仍形成PNP双载子接面晶体管38。其余技术特征皆已于前面描述过，故不再赘述。
综上所述，本发明利用第一电流阻挡结构来抑制寄生双载子接面晶体管，进而增强静电放电耐受度。
以上所述仅为本发明一较佳实施例而已，并非用来限定本发明实施的范围，故举凡依本发明申请专利范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的保护范围内。

Claims (22)

1.一种改善静电放电防护能力的瞬时电压抑制装置，其特征在于，包含：
一半导体基板，属于第一导电型；
一第一掺杂井区，属于第二导电型，该第一掺杂井区设于该半导体基板中，并与该半导体基板的底部相隔；
一第一重掺杂区，属于该第一导电型，该第一重掺杂区设于该第一掺杂井区中；
一第二掺杂井区，属于该第二导电型，该第二掺杂井区设于该半导体基板中，并与该半导体基板的该底部相隔；
一第二重掺杂区，属于该第一导电型，该第二重掺杂区设于该第二掺杂井区中；以及
一第一电流阻挡结构，设于该半导体基板中，并与该半导体基板的该底部相隔，且设于该第一掺杂井区与该第二掺杂井区之间，该第一电流阻挡结构的深度大于或等于该第一掺杂井区与该第二掺杂井区的深度。
2.如权利要求1所述的改善静电放电防护能力的瞬时电压抑制装置，其特征在于，该第一导电型为P型，该第二导电型为N型。
3.如权利要求1所述的改善静电放电防护能力的瞬时电压抑制装置，其特征在于，该第一导电型为N型，该第二导电型为P型。
4.如权利要求1所述的改善静电放电防护能力的瞬时电压抑制装置，其特征在于，该第一电流阻挡结构为属于该第一导电型的重掺杂井区或隔离沟渠。
5.如权利要求1所述的改善静电放电防护能力的瞬时电压抑制装置，其特征在于，更包含：
一第三重掺杂区，属于该第一导电型，该第三重掺杂区设于该第一掺杂井区中；以及
一第四重掺杂区，属于该第一导电型，该第四重掺杂区设于该第二掺杂井区中，并电性连接该第三重掺杂区，该第一重掺杂区与该第二重掺杂区分别电性连接一第一接脚与一第二接脚。
6.如权利要求5所述的改善静电放电防护能力的瞬时电压抑制装置，其特征在于，更包含至少一第三掺杂井区，其设于该半导体基板中，并与该半导体基板的该底部相隔，且设于该第一电流阻挡结构与该第一掺杂井区之间，该第一电流阻挡结构的该深度大于或等于该至少一第三掺杂井区的深度，该至少一第三掺杂井区属于该第二导电型，该至少一第三掺杂井区具有一第五重掺杂区与一第六重掺杂区，该第五重掺杂区与该第六重掺杂区属于该第一导电型，该第三重掺杂区通过该第五重掺杂区与该第六重掺杂区电性连接该第四重掺杂区。
7.如权利要求6所述的改善静电放电防护能力的瞬时电压抑制装置，其特征在于，更包含至少一第二电流阻挡结构，其设于该半导体基板中，并与该半导体基板的该底部相隔，且设于该第一掺杂井区与该至少一第三掺杂井区之间，该至少一第二电流阻挡结构的深度大于或等于该第一掺杂井区、该第二掺杂井区与该至少一第三掺杂井区的该深度。
8.如权利要求7所述的改善静电放电防护能力的瞬时电压抑制装置，其特征在于，该至少一第二电流阻挡结构为属于该第一导电型的重掺杂井区或隔离沟渠。
9.如权利要求5所述的改善静电放电防护能力的瞬时电压抑制装置，其特征在于，更包含至少一第四掺杂井区，其设于该半导体基板中，并与该半导体基板的该底部相隔，且设于该第一电流阻挡结构与该第二掺杂井区之间，该第一电流阻挡结构的该深度大于或等于该至少一第四掺杂井区的深度，该至少一第四掺杂井区属于该第二导电型，该至少一第四掺杂井区具有一第七重掺杂区与一第八重掺杂区，该第七重掺杂区与该第八重掺杂区属于该第一导电型，该第三重掺杂区通过该第七重掺杂区与该第八重掺杂区电性连接该第四重掺杂区。
10.如权利要求9所述的改善静电放电防护能力的瞬时电压抑制装置，其特征在于，更包含至少一第三电流阻挡结构，其设于该半导体基板中，并与该半导体基板的该底部相隔，且设于该第二掺杂井区与该至少一第四掺杂井区之间，该至少一第三电流阻挡结构的深度大于或等于该第一掺杂井区、该第二掺杂井区与该至少一第四掺杂井区的该深度。
11.如权利要求10所述的改善静电放电防护能力的瞬时电压抑制装置，其特征在于，该至少一第三电流阻挡结构为属于该第一导电型的重掺杂井区或隔离沟渠。
12.一种改善静电放电防护能力的瞬时电压抑制装置，其特征在于，包含：
一半导体基板，属于第一导电型；
一磊晶层，设于该半导体基板上；
一第一掺杂井区，属于第二导电型，该第一掺杂井区设于该磊晶层中；
一第一重掺杂区，属于该第一导电型，该第一重掺杂区设于该第一掺杂井区中；
一第二掺杂井区，属于该第二导电型，该第二掺杂井区设于该磊晶层中；
一第二重掺杂区，属于该第一导电型，该第二重掺杂区设于该第二掺杂井区中；以及
一第一电流阻挡结构，设于该磊晶层中，并设于该第一掺杂井区与该第二掺杂井区之间，该第一电流阻挡结构的深度大于或等于该第一掺杂井区与该第二掺杂井区的深度。
13.如权利要求12所述的改善静电放电防护能力的瞬时电压抑制装置，其特征在于，该第一导电型为P型，该第二导电型为N型。
14.如权利要求12所述的改善静电放电防护能力的瞬时电压抑制装置，其特征在于，该第一导电型为N型，该第二导电型为P型。
15.如权利要求12所述的改善静电放电防护能力的瞬时电压抑制装置，其特征在于，该第一电流阻挡结构为属于该第一导电型的重掺杂井区或隔离沟渠。
16.如权利要求12所述的改善静电放电防护能力的瞬时电压抑制装置，其特征在于，更包含：
一第三重掺杂区，属于该第一导电型，该第三重掺杂区设于该第一掺杂井区中；以及
一第四重掺杂区，属于该第一导电型，该第四重掺杂区设于该第二掺杂井区中，并电性连接该第三重掺杂区，该第一重掺杂区与该第二重掺杂区分别电性连接一第一接脚与一第二接脚。
17.如权利要求16所述的改善静电放电防护能力的瞬时电压抑制装置，其特征在于，更包含至少一第三掺杂井区，其设于该磊晶层中，并设于该第一电流阻挡结构与该第一掺杂井区之间，该第一电流阻挡结构的该深度大于或等于该至少一第三掺杂井区的深度，该至少一第三掺杂井区属于该第二导电型，该至少一第三掺杂井区具有一第五重掺杂区与一第六重掺杂区，该第五重掺杂区与该第六重掺杂区属于该第一导电型，该第三重掺杂区通过该第五重掺杂区与该第六重掺杂区电性连接该第四重掺杂区。
18.如权利要求17所述的改善静电放电防护能力的瞬时电压抑制装置，其特征在于，更包含至少一第二电流阻挡结构，其设于该磊晶层中，并设于该第一掺杂井区与该至少一第三掺杂井区之间，该至少一第二电流阻挡结构的深度大于或等于该第一掺杂井区、该第二掺杂井区与该至少一第三掺杂井区的该深度。
19.如权利要求18所述的改善静电放电防护能力的瞬时电压抑制装置，其特征在于，该至少一第二电流阻挡结构为属于该第一导电型的重掺杂井区或隔离沟渠。
20.如权利要求16所述的改善静电放电防护能力的瞬时电压抑制装置，其特征在于，更包含至少一第四掺杂井区，其设于该磊晶层中，并设于该第一电流阻挡结构与该第二掺杂井区之间，该第一电流阻挡结构的该深度大于或等于该至少一第四掺杂井区的深度，该至少一第四掺杂井区属于该第二导电型，该至少一第四掺杂井区具有一第七重掺杂区与一第八重掺杂区，该第七重掺杂区与该第八重掺杂区属于该第一导电型，该第三重掺杂区通过该第七重掺杂区与该第八重掺杂区电性连接该第四重掺杂区。
21.如权利要求20所述的改善静电放电防护能力的瞬时电压抑制装置，其特征在于，更包含至少一第三电流阻挡结构，其设于该磊晶层中，并设于该第二掺杂井区与该至少一第四掺杂井区之间，该至少一第三电流阻挡结构的深度大于或等于该第一掺杂井区、该第二掺杂井区与该至少一第四掺杂井区的该深度。
22.如权利要求21所述的改善静电放电防护能力的瞬时电压抑制装置，其特征在于，该至少一第三电流阻挡结构为属于该第一导电型的重掺杂井区或隔离沟渠。
CN201810897899.XA 2018-07-23 2018-08-08 改善静电放电防护能力的瞬时电压抑制装置 Active CN109256416B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/042,070 2018-07-23
US16/042,070 US10573635B2 (en) 2018-07-23 2018-07-23 Transient voltage suppression device with improved electrostatic discharge (ESD) robustness

Publications (2)

Publication Number Publication Date
CN109256416A true CN109256416A (zh) 2019-01-22
CN109256416B CN109256416B (zh) 2021-08-13

Family

ID=65050092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810897899.XA Active CN109256416B (zh) 2018-07-23 2018-08-08 改善静电放电防护能力的瞬时电压抑制装置

Country Status (3)

Country Link
US (1) US10573635B2 (zh)
CN (1) CN109256416B (zh)
TW (1) TWI726354B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185956A (zh) * 2020-06-23 2021-01-05 晶焱科技股份有限公司 双向静电放电保护装置
CN112802824A (zh) * 2020-11-30 2021-05-14 晶焱科技股份有限公司 瞬时电压抑制装置
CN113345883A (zh) * 2020-12-23 2021-09-03 晶焱科技股份有限公司 瞬时电压抑制装置
CN115206962A (zh) * 2022-09-15 2022-10-18 微龛(广州)半导体有限公司 一种esd防护结构及器件

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111564438A (zh) * 2020-04-27 2020-08-21 上海韦尔半导体股份有限公司 一种瞬态电压抑制保护器件、制作工艺及电子产品
TWI732615B (zh) * 2020-07-01 2021-07-01 世界先進積體電路股份有限公司 靜電放電保護裝置及電路
US11527529B2 (en) 2020-09-09 2022-12-13 Vanguard International Semiconductor Corporation Electrostatic discharge protection device
CN115483206A (zh) 2021-06-15 2022-12-16 无锡华润上华科技有限公司 静电保护结构及其制备方法
US12107084B2 (en) 2021-07-06 2024-10-01 Amazing Microelectronic Corp. Multi-channel transient voltage suppression device
US12136621B2 (en) 2022-01-11 2024-11-05 Amazing Microelectronic Corp. Bidirectional electrostatic discharge (ESD) protection device
US20240186315A1 (en) * 2022-12-05 2024-06-06 Amazing Microelectronic Corp. Transient voltage suppressor with adjustable trigger and holding voltages

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1518103A (zh) * 2003-01-17 2004-08-04 联华电子股份有限公司 Esd保护元件结构
US20120025350A1 (en) * 2010-08-02 2012-02-02 Amazing Microelectronic Corp. Vertical transient voltage suppressors
US20120241903A1 (en) * 2011-03-25 2012-09-27 Shen yu-shu Low capacitance transient voltage suppressor
US20160181236A1 (en) * 2014-12-19 2016-06-23 Ubiq Semiconductor Corp. Transient voltage suppressor and esd protection device and array thereof
CN107093596A (zh) * 2017-04-12 2017-08-25 华为技术有限公司 一种用于静电防护的scr、芯片及系统
CN107293533A (zh) * 2017-07-21 2017-10-24 北京燕东微电子有限公司 瞬态电压抑制器及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7880223B2 (en) 2005-02-11 2011-02-01 Alpha & Omega Semiconductor, Ltd. Latch-up free vertical TVS diode array structure using trench isolation
US7538997B2 (en) 2006-05-31 2009-05-26 Alpha & Omega Semiconductor, Ltd. Circuit configurations to reduce snapback of a transient voltage suppressor
US7554839B2 (en) 2006-09-30 2009-06-30 Alpha & Omega Semiconductor, Ltd. Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch
US8120887B2 (en) 2007-02-28 2012-02-21 Alpha & Omega Semiconductor, Ltd. MOS transistor triggered transient voltage suppressor to provide circuit protection at a lower voltage
US8350355B2 (en) * 2010-03-01 2013-01-08 Infineon Technologies Ag Electrostatic discharge devices
US8237193B2 (en) * 2010-07-15 2012-08-07 Amazing Microelectronic Corp. Lateral transient voltage suppressor for low-voltage applications
US8785971B2 (en) * 2011-11-23 2014-07-22 Amazing Microelectronic Corp. Transient voltage suppressor without leakage current
US9349716B2 (en) 2012-02-07 2016-05-24 Sofics Bvba Electrostatic discharge protection device
US9583586B1 (en) 2015-12-22 2017-02-28 Alpha And Omega Semiconductor Incorporated Transient voltage suppressor (TVS) with reduced breakdown voltage
US9786651B2 (en) * 2016-02-17 2017-10-10 Macronix International Co., Ltd. Electrostatic discharge device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1518103A (zh) * 2003-01-17 2004-08-04 联华电子股份有限公司 Esd保护元件结构
US20120025350A1 (en) * 2010-08-02 2012-02-02 Amazing Microelectronic Corp. Vertical transient voltage suppressors
US20120241903A1 (en) * 2011-03-25 2012-09-27 Shen yu-shu Low capacitance transient voltage suppressor
US20160181236A1 (en) * 2014-12-19 2016-06-23 Ubiq Semiconductor Corp. Transient voltage suppressor and esd protection device and array thereof
CN107093596A (zh) * 2017-04-12 2017-08-25 华为技术有限公司 一种用于静电防护的scr、芯片及系统
CN107293533A (zh) * 2017-07-21 2017-10-24 北京燕东微电子有限公司 瞬态电压抑制器及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185956A (zh) * 2020-06-23 2021-01-05 晶焱科技股份有限公司 双向静电放电保护装置
CN112185956B (zh) * 2020-06-23 2024-03-08 晶焱科技股份有限公司 双向静电放电保护装置
CN112802824A (zh) * 2020-11-30 2021-05-14 晶焱科技股份有限公司 瞬时电压抑制装置
CN112802824B (zh) * 2020-11-30 2023-08-01 晶焱科技股份有限公司 瞬时电压抑制装置
CN113345883A (zh) * 2020-12-23 2021-09-03 晶焱科技股份有限公司 瞬时电压抑制装置
CN113345883B (zh) * 2020-12-23 2024-03-05 晶焱科技股份有限公司 瞬时电压抑制装置
CN115206962A (zh) * 2022-09-15 2022-10-18 微龛(广州)半导体有限公司 一种esd防护结构及器件

Also Published As

Publication number Publication date
TW202008588A (zh) 2020-02-16
US10573635B2 (en) 2020-02-25
CN109256416B (zh) 2021-08-13
TWI726354B (zh) 2021-05-01
US20200027873A1 (en) 2020-01-23

Similar Documents

Publication Publication Date Title
CN109256416A (zh) 改善静电放电防护能力的瞬时电压抑制装置
CN108183101B (zh) 无回滞效应硅控整流器型esd保护结构及其实现方法
US9368486B2 (en) Direct connected silicon controlled rectifier (SCR) having internal trigger
CN103489861B (zh) 用于保护低压通信接口端子并对其进行高压隔离的方法和设备
US8785971B2 (en) Transient voltage suppressor without leakage current
US20030042498A1 (en) Method of forming a substrate-triggered SCR device in CMOS technology
CN101840918B (zh) 一种二极管触发的可控硅整流式静电释放保护电路结构
CN104716132B (zh) 一种低触发电压和高维持电压的硅控整流器及其电路
TWI725481B (zh) 暫態電壓抑制裝置
CN106057781B (zh) 静电放电保护器件的制造方法
CN104934381B (zh) 串联esd保护电路
CN102142440B (zh) 一种可控硅器件
CN109616509A (zh) 双向式硅控整流器
CN108091650A (zh) 无回滞效应硅控整流器型esd保护结构及其实现方法
CN101645447A (zh) 静电放电保护电路元件
TWI712148B (zh) 垂直式暫態電壓抑制裝置
TWI756539B (zh) 具有二極體及矽控整流器的半導體元件
CN107658291A (zh) 用于保护集成电路免于静电放电的结构
Song et al. Design of a novel low voltage triggered silicon controlled rectifier (SCR) for ESD applications
CN107546223B (zh) 一种华夫饼型小岛式二极管触发可控硅静电防护器件
CN109599397A (zh) 改良式瞬时电压抑制装置
CN103247616B (zh) 静电放电保护装置
TWI714297B (zh) 靜電放電保護裝置
TWI531040B (zh) 靜電放電保護裝置
US11837600B2 (en) Electrostatic discharge protection apparatus and its operating method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant