TWI714297B

TWI714297B - 靜電放電保護裝置

Info

Publication number: TWI714297B
Application number: TW108136193A
Authority: TW
Inventors: 陳哲宏; 陳永初
Original assignee: 旺宏電子股份有限公司
Priority date: 2019-10-05
Filing date: 2019-10-05
Publication date: 2020-12-21
Also published as: TW202115864A

Abstract

一種靜電放電保護裝置包含第一摻雜區、矽控整流器、以及旁路單元。第一摻雜區耦接於第一節點，且用於作為矽控整流器與旁路單元的共同陽極。若第一節點的電流小於觸發電流值，電流經由旁路單元放電，而若電流大於觸發電流值，電流經由旁路單元與矽控整流器放電。

Description

靜電放電保護裝置

本揭示文件有關一種靜電放電保護裝置，尤指一種包含矽控整流器的靜電放電保護裝置。

靜電放電(Electrostatic Discharge，簡稱ESD)是兩個帶電物體由於接觸、短路或電介質擊穿所引起的現象。靜電放電會讓半導體裝置受到過度的電性應力而產生永久性的損壞，所以半導體裝置中通常設置有靜電放電保護裝置與放電路徑以提升產品可靠度。

矽控整流器(Silicon Controlled Rectifier，簡稱SCR)同時具有布局面積小與靜電放電保護能力優秀的優點，故矽控整流器常被應用於高密度晶片的靜電放電保護裝置之中。然而，矽控整流器容易被雜訊觸發進入閂鎖(Latch Up)狀態而燒毀，因而有可靠度不足的問題。

本揭示文件提供一種靜電放電保護裝置，其包含第一摻雜區、矽控整流器、以及旁路單元。第一摻雜區耦接於第一節點，且用於作為矽控整流器與旁路單元的共同陽極。若第一節點的電流小於觸發電流值，電流經由旁路單元放電，而若電流大於觸發電流值，電流經由旁路單元與矽控整流器放電。

本揭示文件另提供一種靜電放電保護裝置，其包含第一電流路徑、第二電流路徑、以及第三電流路徑。第一電流路徑包含第一P型摻雜區、N型井、以及第二P型摻雜區。第一P型摻雜區與第二P型摻雜區形成於N型井中。第二電流路徑包含第一P型摻雜區、N型井、襯底、以及P型井。第三電流路徑包含第一P型摻雜區、N型井、P型井、以及第一N型摻雜區。第一N型摻雜區形成於P型井中。第一P型摻雜區耦接於第一節點。若第一節點的電流小於一觸發電流值，電流經由第一電流路徑放電，而若電流大於觸發電流值，電流經由第一電流路徑、第二電流路徑、以及第三電流路徑放電。

上述的靜電放電保護裝置具有高觸發電流而不會被雜訊觸發，具有高可靠度。

100:靜電放電保護裝置

101:襯底

102:第一井

103:第二井

110:第一摻雜區

120:第二摻雜區

130:第三摻雜區

140:矽控整流器

150:旁路單元

160:第四摻雜區

170:第五摻雜區

SF:接面

T1、T3:PNP雙極性電晶體

T2:NPN雙極性電晶體

N1:第一節點

N2:第二節點

N3:第三節點

N4:第四節點

210:第一部分

220:第二部分

230:第三部分

240:第四部分

310:第一電流路徑

320:第二電流路徑

330:第三電流路徑

410~450:曲線

第1圖為根據本揭示文件一實施例的靜電放電保護裝置簡化後的剖面示意圖與等效電路示意圖。

第2圖為依據本揭示文件一實施例的靜電放電保護裝置簡化後的電路布局圖。

第3圖為依據本揭示文件一實施例所繪示的靜電放電保護電路的等效電路操作示意圖。

第4圖為依據本揭示文件一實施例所繪示的靜電放電保護裝置的特性曲線示意圖。

以下將配合相關圖式來說明本揭示文件的實施例。在圖式中，相同的標號表示相同或類似的元件或方法流程。

第1圖為根據本揭示文件一實施例的靜電放電保護裝置100簡化後的剖面示意圖與等效電路示意圖。靜電放電保護裝置100包含襯底101、第一井102、第二井103、第一摻雜區110、第二摻雜區120、第三摻雜區130。第一摻雜區110耦接於第一節點N1，其中第一節點N1可用於耦接靜電放電保護裝置100欲保護的內部電路。

在一實施例中，第一節點N1耦接於晶片的輸入輸出墊(I/O Pad)與內部電路之間。在另一實施例中，第一節點N1耦接於晶片的電源輸入端與內部電路之間。

第一井102與第二井103形成於襯底101中，且第一井102與第二井103會和於接面SF。在本實施例中，第一井102為具有N型摻質的低壓N型井(LVNW)，第二井103為具有P型摻質的低壓P型井(LVPW)。亦即，第一井102與第二井103具有相異電性的多數載子(Majority Carrier)。

在本揭示文件的某些實施例中，N型摻質可以是砷(As)及/或磷(P)，P型摻質可以是鋁(Al)、硼(B)及/或鎵(Ga)。襯底101可以由任何合適的P型半導體材料來實現。

第一摻雜區110和第二摻雜區120分別形成於第一井102和第二井103中。在本實施例中，第一摻雜區110為具有P型摻質的P+埋層(Buried Layer)，第二摻雜區120為具有N型摻質的N+埋層。第一摻雜區110、第二摻雜區120、襯底101、第一井102、以及第二井103形成靜電放電保護裝置100中的一寄生矽控整流器140。

詳細而言，第一摻雜區110、第一井102、以及襯底101形成矽控整流器140的PNP雙極性電晶體(Bipolar Transistor)T1。第一井102、第二井103、以及第二摻雜區120形成矽控整流器140的NPN雙極性電晶體T2。PNP雙極性電晶體T1的基極耦接於NPN雙極性電晶體T2的集極，且PNP雙極性電晶體T1的集極耦接於NPN雙極性電晶體T2的基極。因此，第一摻雜區110用於作為矽控整流器140的陽極，而第二摻雜區120用於作為矽控整流器140的陰極。

第三摻雜區130形成於第一井102中，且第三摻雜區130為具有P型摻質的P+埋層。第一摻雜區110、第一井102、以及第三摻雜區130形成靜電放電保護裝置100的一寄生旁路單元150。第一摻雜區110與該第三摻雜區130具有相同電性的多數載子，例如是P型摻質。

詳細而言，第一摻雜區110、第一井102、以及第三摻雜區130形成旁路單元150的PNP雙極性電晶體T3。PNP雙極性電晶體T3的射極耦接於PNP雙極性電晶體T1的射極。因此，第一摻雜區110也用於作為旁路單元150的陽極，而第三摻雜區130用於作為旁路單元150的陰極。

在一實施例中，第一摻雜區110在A-A’方向上的寬度，小於或等於第三摻雜區130在A-A’方向上的寬度。

靜電放電保護裝置100還包含第四摻雜區160和第五摻雜區170。在本實施例中，第四摻雜區160為具有N型摻質的N+埋層，第五摻雜區170為具有P型摻質的P+埋層。第四摻雜區160形成於第一井102中，且圍繞第一摻雜區110和第三摻雜區130。第五摻雜區170形成於第二井103中，其中第五摻雜區170用於形成歐姆接觸，且第二摻雜區120位於第四摻雜區160與第五摻雜區170之間。

在本實施例中，第四摻雜區160為浮接(Floating)。第二摻雜區120、第三摻雜區130、以及第五摻雜區170共同耦接於第二節點N2。第二節點N2可用於耦接於接地端以釋放靜電放電電流。

在一實施例中，第四摻雜區160耦接於一電源端，且電源端用於提供電力輸入至靜電放電保護裝置100欲保護的內部電路。

第2圖為依據本揭示文件一實施例的靜電放電保護裝置100簡化後的電路布局圖。其中第1圖為第2圖的靜電放電保護裝置100沿著A-A’方向的剖面示意圖。如第2圖所示，第四摻雜區160為矩形，且包含第一部分210、第二部分220、第三部分230、以及第四部分240。第一部分210、第二部分220、第三部分230、以及第四部分240形成一中空區域250，其中第二部分220與第四部分240耦接於第一部分210與第三部分230之間。第一摻雜區110和第三摻雜區130形成於中空區域250內。第一部分210位於第一摻雜區110和第二摻雜區120之間。

在一實施例中，第一部分210與第三部分230互相平行，第二部分220與第四部分240互相平行，且第一部分210正交於第二部分220。

如第2圖所示，第一部分210與第二摻雜區120在A-A’方向上相距距離Ds。距離Ds可用於決定第1圖的NPN雙極性電晶體T2的內部電位障。在本實施例中，距離Ds為1~6微米(μm)。在一實施例中，距離Ds為1~2微米。在又一實施例中，距離Ds為1.5微米。

第3圖為依據本揭示文件一實施例所繪示的靜電放電保護裝置100的等效電路操作示意圖。請同時參考第2圖與第3圖，若第一節點N1上具有突波電流，且若突波電流小於一觸發電流值(例如，第一節點N1接收到雜訊)，突波電流會經由第一電流路徑310放電。第一電流路徑310依序包含第一摻雜區110、第一井102、以及第三摻雜區130，亦即第一電流路徑310包含旁路單元150的PNP雙極性電晶體T3。

另一方面，若突波電流大於觸發電流值(例如，第一節點N1發生靜電放電事件)，突波電流除了會經由第一電流路徑310放電，還會經由第二電流路徑320與第三電流路徑330放電。第二電流路徑320包含第一摻雜區110、第一井102、襯底101、第二井103、以及第五摻雜區170，亦即第二電流路徑320包含矽控整流器140的PNP雙極性電晶體T1。第三電流路徑330包含第一摻雜區110、第一井102、第二井103、以及第二摻雜區120，亦即第三電流路徑330包含矽控整流器140的NPN雙極性電晶體T2。

詳細而言，第一電流路徑310上超過觸發電流值的電流，會使第三節點N3的電壓降低至足以導通PNP雙極性電晶體T1而形成第二電流路徑320。接著，第二電流路徑320上的電流會使第四節點N4的電壓降低，以使NPN雙極性電晶體T2導通而形成第三電流路徑330，進而使矽控整流器140進入閂鎖狀態以排除靜電放電電流。

由上述可知，靜電放電保護裝置100利用旁路單元150提升了觸發矽控整流器140所需的電流大小。因此，當靜電放電保護裝置100接收到電子系統中的雜訊時，靜電放電保護裝置100不會被意外觸發而燒毀。另一方面，當靜電放電保護裝置100遭遇電壓及/或電流遠高於雜訊的靜電放電事件時，靜電放電保護裝置100會被觸發而保護內部電路。

另外，藉由調整第2圖中第一部分210與第二摻雜區120之間的距離Ds，可以進一步提升前述的觸發電流值。在一些實施例中，觸發電流值大於或等於0.2安培(A)。

第4圖為依據本揭示文件一實施例所繪示的靜電放電保護裝置100的特性曲線示意圖。曲線410~450分別代表距離Ds為1、2、3、4以及6微米的情況下靜電放電保護裝置100的特性曲線。在曲線410~450中，靜電放電保護裝置100的觸發電流值對應地約為0.2、0.3、0.4、0.45、0.55安培。換言之，靜電放電保護裝置100的觸發電流值正相關於第一部分210與第二摻雜區120之間的距離Ds。

在一些實施例中，第四摻雜區160及/或第五摻雜區170可以被省略，以縮小整體電路布局面積並降低製程複雜度。在第四摻雜區160被省略的情況下，靜電放電保護裝置100的觸發電流值正相關於接面SF與第二摻雜區120之間於方向A-A’上的距離。

在另一些實施例中，靜電放電保護裝置100還包含第一深層N井(Deep N Well)，且靜電放電保護裝置100的襯底101是形成於第一深層N井中。

在又一些實施例中，靜電放電保護裝置100還包含第二深層N井。靜電放電保護裝置100的第二井103是形成於第二深層N井中，且第二深層N井隔離第一井102與第二井103。

在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件。然而，所屬技術領域中具有通常知識者應可理解，同樣的元件可能會用不同的名詞來稱呼。說明書及申請專利範圍並不以名稱的差異做為區分元件的方式，而是以元件在功能上的差異來做為區分的基準。在說明書及申請專利範圍所提及的「包含」為開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」在此包含任何直接及間接的連接手段。因此，若文中描述第一元件耦接於第二元件，則代表第一元件可通過電性連接或無線傳輸、光學傳輸等信號連接方式而直接地連接於第二元件，或者通過其他元件或連接手段間接地電性或信號連接至該第二元件。

圖示的某些元件的尺寸及相對大小會被加以放大，或者某些元件的形狀會被簡化，以便能更清楚地表達實施例的內容。因此，除非申請人有特別指明，圖示中各元件的形狀、尺寸、相對大小及相對位置等僅是便於說明，而不應被用來限縮本揭示文件的專利範圍。此外，本揭示文件可用許多不同的形式來體現，在解釋本揭示文件時，不應侷限於本說明書所提出的實施例態樣。

在此所使用的「及/或」的描述方式，包含所列舉的其中之一或多個項目的任意組合。另外，除非說明書中特別指明，否則任何單數格的用語都同時包含複數格的涵義。

以上僅為本揭示文件的較佳實施例，凡依本揭示文件請求項所做的均等變化與修飾，皆應屬本揭示文件的涵蓋範圍。