[go: up one dir, main page]

TWI691066B - 像素感測器、其形成方法及影像感測器 - Google Patents

像素感測器、其形成方法及影像感測器 Download PDF

Info

Publication number
TWI691066B
TWI691066B TW107137391A TW107137391A TWI691066B TW I691066 B TWI691066 B TW I691066B TW 107137391 A TW107137391 A TW 107137391A TW 107137391 A TW107137391 A TW 107137391A TW I691066 B TWI691066 B TW I691066B
Authority
TW
Taiwan
Prior art keywords
photodetector
semiconductor substrate
region
floating diffusion
disposed
Prior art date
Application number
TW107137391A
Other languages
English (en)
Other versions
TW202005068A (zh
Inventor
高橋誠司
王銓中
楊敦年
洪豐基
許峰嘉
劉人誠
施俊吉
張浚威
徐偉誠
吳尉壯
黃益民
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202005068A publication Critical patent/TW202005068A/zh
Application granted granted Critical
Publication of TWI691066B publication Critical patent/TWI691066B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8023—Disposition of the elements in pixels, e.g. smaller elements in the centre of the imager compared to larger elements at the periphery
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/813—Electronic components shared by multiple pixels, e.g. one amplifier shared by two pixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明提供一種像素感測器。像素感測器包含配置於半 導體基底中的第一光偵測器。第二光偵測器配置於半導體基底中，其中第一實質直線軸與第一光偵測器的中心點及第二光偵測器的中心點相交。浮動擴散節點配置於半導體基底中，所述浮動擴散節點處於距第一光偵測器及第二光偵測器實質上相等距離的點。拾取井接觸區配置於半導體基底中，其中實質上垂直於第一實質直線軸的第二實質直線軸與浮動擴散節點的中心點及拾取井接觸區的中心點相交。

Description

像素感測器、其形成方法及影像感測器
本發明的實施例是有關於一種像素感測器、其形成方法及影像感測器。
諸多現代電子元件(例如數位攝影機、光學成像元件等)包括影像感測器。影像感測器將光學影像轉換至可表示為數位影像的數位資料。影像感測器包含像素感測器陣列，所述陣列為用以將光學影像轉換成數位資料的單位元件。一些類型的像素感測器包含電荷耦合元件(charge-coupled device；CCD)影像感測器及互補金屬氧化物半導體(complementary metal-oxide-semiconductor；CMOS)影像感測器。與電荷耦合元件像素感測器相比，互補金屬氧化物半導體像素感測器由於功率消耗低、尺寸小、資料處理快、資料輸出直接以及製造成本低而有利。
在一些實施例中，本申請案提供一種像素感測器。像素感測器包含安置於半導體基底中的第一光偵測器。第二光偵測器安置於半導體基底中，其中第一實質直線軸與第一光偵測器的中心點及第二光偵測器的中心點相交。浮動擴散節點安置於半導體基底中，處於距第一光偵測器及第二光偵測器的實質上相等距離的點。拾取井接觸區安置於半導體基底中，其中實質上垂直於第一實質直線軸的第二實質直線軸與浮動擴散節點的中心點及拾取井接觸區的中心點相交。
在其他實施例中，本申請案提供一種影像感測器。影像感測器包含安置於第一像素感測器井區中的第一浮動擴散節點，所述第一像素感測器井區安置於半導體基底中。多個第一光偵測器安置於第一像素感測器井區中，其中多個第一光偵測器包含以實質上相等的距離與第一浮動擴散節點分離的第一光偵測器及第二光偵測器。第二浮動擴散節點安置於第二像素感測器井區中，所述第二像素感測器井區安置於半導體基底中。多個第二光偵測器安置於第二像素感測器井區中，其中多個第二光偵測器包含以實質上相等的距離與第二浮動擴散節點分離的第三光偵測器及第四光偵測器。第一拾取井接觸區安置於半導體基底中，位於多個第一光偵測器與多個第二光偵測器之間，其中第一線與第一浮動擴散節點、第二浮動擴散節點以及第一拾取井接觸區相交。
在另外其他實施例中，本申請案提供一種用於形成像素感測器的方法。方法包含在半導體基底中形成具有第一摻雜類型 的第一摻雜井區。具有不同於第一摻雜類型的第二摻雜類型的第一光偵測器集極區形成於半導體基底中。具有第二摻雜類型的第二光偵測器集極區形成於半導體基底中且與第一光偵測器集極區間隔開，其中第一線與第一光偵測器集極區及第二光偵測器集極區相交。浮動擴散節點形成於半導體基底中，位於第一光偵測器集極區與第二光偵測器集極區之間。具有第一摻雜類型的拾取井接觸區形成於第一摻雜井區中，其中拾取井接觸區比第一摻雜井區具有更高濃度的第一摻雜類型，且其中實質上垂直於第一線的第二線與浮動擴散節點及拾取井接觸區相交。
100:像素感測器
102:像素感測器井區
104:半導體基底
104b:背側
104f:前側
106a:第一光偵測器
106b:第二光偵測器
106c:第三光偵測器
106d:第四光偵測器
108:光偵測器集極區
110:第一實質直線軸
112:第二實質直線軸
114:第三實質直線軸
116:第四實質直線軸
118:浮動擴散節點
120:拾取井接觸區
122:第五實質直線軸
200:積體晶片
224:轉移電晶體
226:轉移電晶體閘極電極
228:轉移電晶體閘極介電質
230:轉移電晶體側壁間隔件
232:像素元件區
234:重設電晶體
236:源極隨耦器電晶體
238:列選擇電晶體
240:像素元件閘極電極
242:像素元件閘極介電質
244:源極/汲極區
246:像素元件側壁間隔件
248:像素元件區隔離結構
250:第六實質直線軸
252:內連線結構
254:層間介電層
256:導電接點
258:背側隔離結構
260:抗反射層
262:濾色器
264:微透鏡
300:影像感測器
302:導電線
1100:流程圖
1102、1104、1106、1108、1110、1112、1114、1116、1118、1120:動作
A-A'、B-B':線
x、y:軸
結合隨附圖式閱讀時，自以下具體實施方式最佳地理解本揭露內容的態樣。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。事實上，可出於論述清楚起見而任意地增大或減小各種特徵的尺寸。
圖1示出具有定位成減小暗電流(dark current)及暗電流不平衡的拾取井接觸區及浮動(floating)擴散節點的像素感測器的一些實施例的佈局圖。
圖2A至圖2C示出包括圖1的像素感測器的積體晶片(integrated chip；IC)的各種視圖。
圖3示出具有各自由圖2A至圖2C的IC表示的多個積體晶片(IC)的影像感測器的一些實施例。
圖4A至圖4C直至圖10A至圖10C示出用於形成圖2A至圖2C的積體晶片的方法的一些實施例的一系列各種視圖。
圖11示出用於形成圖2A至圖2C的積體晶片的方法的一些實施例的流程圖。
現將參考圖式描述本揭露內容，其中通篇使用相似附圖標號以指代相似構件，且其中所示出的結構未必按比例繪製。應瞭解，此具體實施方式及對應圖式未以任何方式限制本揭露內容的範圍，且具體實施方式及圖式僅提供幾個實例以說明發明概念可體現自身的一些方式。
本揭露內容提供用於實施本揭露內容的不同特徵的多個不同實施例或實例。下文描述組件及配置的具體實例以簡化本揭露內容。當然，此等組件及配置僅為實例且並不意欲為限制性的。舉例而言，在以下描述中，第一特徵在第二特徵上方或第二特徵上之形成可包含第一特徵及第二特徵直接接觸地形成的實施例，且亦可包含額外特徵可在第一特徵與第二特徵之間形成使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露內容可在各種實例中重複附圖標號及/或字母。此重複是出於簡化及清楚的目的，且本身並不指示所論述的各種實施例及/或組態之間的關係。
此外，為易於描述，本文中可使用諸如「在...下面(beneatb)」、「在...下方(below)」、「下部(lower)」、「在...上方 (above)」、「上部(upper)」以及類似者的空間相對術語，以描述如圖式中所示出的一個構件或特徵與另一構件或特徵的關係。除圖式中所描繪的定向之外，空間相對術語意欲涵蓋元件在使用或操作中的不同定向。設備可以其他方式定向(旋轉90度或處於其他定向)且本文中所使用的空間相對描述詞可同樣相應地進行解譯。
一些互補金屬氧化物半導體影像感測器(complementary metal-oxide semiconductor image sensor；CIS)具有像素感測器陣列。像素感測器使用光偵測器記錄入射輻射，且便於使用於多個像素元件(例如轉移電晶體、重設電晶體、源極隨耦器電晶體及/或列選擇電晶體)數位讀出記錄。一些像素感測器包括光偵測器陣列(例如2×2光偵測器像素感測器)。在此類像素感測器中，多個光偵測器集極區安置於像素感測器井區中。此外，光偵測器共享共同浮動擴散節點(例如半導體基底的區域，光偵測器可在讀出期間在所述區域中分別轉移累積電荷)、共同像素元件(例如重設電晶體、源極隨耦器電晶體及/或列選擇電晶體)，以及拾取井接觸區。拾取井接觸區在導電接點與像素感測器井區之間提供低電阻的區域。在操作期間，藉助於導電接點來將偏壓電壓施加於像素感測器井區，使得光偵測器反向偏壓。
上文的像素感測器的一個挑戰為暗電流。暗電流為即使在無光子(photons)進入光偵測器時仍流經光偵測器的電流。一個暗電流源歸因於拾取井接觸區相對於光偵測器及浮動擴散節點的 方位(及/或接近)。舉例而言，在2×2光偵測器像素感測器中，光偵測器中之一者通常直接安置於浮動擴散節點與拾取井接觸區之間，使得與浮動擴散節點的中心點及拾取井接觸區相交的實質直線軸亦與光偵測器中之一者的集極區相交。由於光偵測器配置於浮動擴散節點與拾取井接觸區之間，故來自拾取井接觸區的暗電流在光偵測器內增大，進而導致光偵測器遭受不良的暗電流表現。此外，在此類佈局中拾取井接觸區配置於距光偵測器不同距離處。不同的距離使得來自拾取井接觸區的暗電流以不同方式影響不同光偵測器，導致不同光偵測器之間較大的暗電流不平衡(例如感測器的個別光偵測器之間的暗電流的不同)。
本申請案是關於一種具有多個光偵測器的像素感測器。像素感測器具有拾取井接觸區，所述拾取井接觸區配置於距多個光偵測器實質上相等距離的位置處且藉由延伸於多個光偵測器的相鄰者之間的路徑來與浮動擴散節點分離。藉由具有配置於距多個光偵測器實質上相等距離處的拾取井接觸區，可減小較大的暗電流不平衡。此外，由於拾取井接觸區藉由延伸於多個光偵測器的相鄰者之間的路徑來與浮動擴散節點分離，故浮動擴散節點可在由拾取井接觸區生成的暗電流與多個光二極體相互作用之前對暗電流進行泄流。因此，本揭露內容的像素感測器可具有改良暗電流性能。
在各種實施例中，像素感測器可具有安置於半導體基底中的第一光偵測器及第二光偵測器，其中第一實質直線軸與第一 光偵測器的中心點及第二光偵測器的中心點相交。浮動擴散節點安置於半導體基底中，位於第一光偵測器與第二光偵測器之間。此外，拾取井接觸區安置於半導體基底中，其中實質上垂直於第一實質直線軸的第二實質直線軸與浮動擴散節點的中心點及拾取井接觸區的中心點相交。由於浮動擴散節點安置於第一光偵測器與第二光偵測器之間且第二實質直線軸實質上垂直於第一實質直線軸，故拾取井接觸區與第一光偵測器及第二光偵測器等距間隔開，進而減小像素感測器中的暗電流不平衡。此外，由於拾取井接觸區的中心點及浮動擴散節點的中心點沿第一光偵測器與第二光偵測器之間的實質直線軸配置，故浮動擴散節點可對由拾取井接觸區生成的暗電流中的更多者進行泄流，進而阻止暗電流與光偵測器相互作用且減小像素感測器的總體暗電流。換言之，由於拾取井接觸區的中心點與浮動擴散節點的中心點之間的實質直線軸未延伸貫穿第一光偵測器及第二光偵測器，故拾取井接觸區與浮動擴散節點之間的暗電流較不可能與第一光偵測器及第二光偵測器相互作用。舉例而言，暗電流可減小了大約20%至大約50%之間(例如，自大約4.2電子/像素/秒(electrons/pixel/second；e/p/s)至大約3.0電子/像素/秒)。
圖1示出具有定位成減小暗電流及暗電流不平衡的拾取井接觸區及浮動擴散節點的像素感測器100的一些實施例的佈局圖。
如圖1中所繪示，像素感測器100包括安置於半導體基 底104中的像素感測器井區102。在一些實施例中，半導體基底104包括任何類型的半導體主體(例如單晶矽/互補金屬氧化物半導體塊狀物、矽鍺(silicon-germanium；SiGe)、絕緣體上矽(silicon on insulator；SOI)等)。像素感測器井區102為具有第一摻雜類型(例如p型摻雜)的半導體基底104的區。
多個光偵測器106a至光偵測器106d安置於半導體基底104中。在一些實施例中，光偵測器106a至光偵測器106d以包括多個列(例如沿x軸)及行(例如沿y軸)的陣列方式配置。光偵測器106a至光偵測器106d用以吸收入射輻射(例如光子)且生成對應於入射輻射的相應電信號。在一些實施例中，光偵測器106a至光偵測器106d中之每一者包括安置於像素感測器井區102中的光偵測器集極區108。在另外的實施例中，光偵測器集極區108為具有與第一摻雜類型相對的第二摻雜類型(例如n型摻雜)的半導體基底104的離散區。在又其他實施例中，光偵測器106a至光偵測器106d各自包括光偵測器集極區108及圍繞光偵測器集極區108安置的像素感測器井區102的部分，且已在光偵測器集極區108中(例如，歸因於光偵測器集極區108與像素感測器井區102之間的p-n接面而)形成空乏區。
在一些實施例中，多個光偵測器106a至光偵測器106d包括第一光偵測器106a、第二光偵測器106b、第三光偵測器106c以及第四光偵測器106d。在一些實施例中，第一實質直線軸110在第一方向上(例如沿x軸)延伸且與第一光偵測器106a的中心 點及第二光偵測器106b的中心點相交。在另外的實施例中，平行於第一實質直線軸110的第二實質直線軸112與第三光偵測器106c的中心點及第四光偵測器106d的中心點相交。在另外的實施例中，第三實質直線軸114在實質上垂直於第一方向的第二方向上(例如沿y軸)延伸且與第一光偵測器106a的中心點及第三光偵測器106c的中心點相交。在又其他實施例中，平行於第三實質直線軸114的第四實質直線軸116與第二光偵測器106b的中心點及第四光偵測器106d的中心點相交。
浮動擴散節點118安置於像素感測器井區102中。浮動擴散節點118為具有第二摻雜類型(例如n型摻雜)的半導體基底104的區域。在一些實施例中，浮動擴散節點118安置於第一光偵測器106a、第二光偵測器106b、第三光偵測器106c與第四光偵測器106d之間。在一些實施例中，浮動擴散節點118安置於距第一光偵測器106a、第二光偵測器106b、第三光偵測器106c以及第四光偵測器106d實質上相等距離處。在另外的實施例中，浮動擴散節點的中心點與第一實質直線軸110及第二實質直線軸112間隔開相同距離。在另外的實施例中，浮動擴散節點的中心點與第三實質直線軸114及第四實質直線軸116間隔開相同距離。在又其他實施例中，浮動擴散節點118的中心點與光偵測器106a至光偵測器106d的中心點等距間隔開。
拾取井接觸區120安置於像素感測器井區102中。拾取井接觸區120用以在像素感測器井區102與導電接點(未繪示) 之間提供低電阻區。拾取井接觸區120為具有第一摻雜類型(例如p型摻雜)的半導體基底104的區。在一些實施例中，拾取井接觸區120比像素感測器井區102具有更高濃度的第一摻雜類型。
第五實質直線軸122在第二方向上延伸且與浮動擴散節點118的中心點及拾取井接觸區120的中心點相交。在一些實施例中，浮動擴散節點118安置於第二實質直線軸112的第一側上，位於第三實質直線軸114與第四實質直線軸116之間。在另外的實施例中，拾取井接觸區120安置於第三實質直線軸114與第四實質直線軸116之間，位於第二實質直線軸112的與第一側相對的第二側上。在又其他實施例中，第五實質直線軸122在第一光偵測器106a的光偵測器集極區108與第二光偵測器106b的光偵測器集極區108之間的第二方向上延伸。
在一些實施例中，第五實質直線軸122實質上垂直於第一實質直線軸110及/或第二實質直線軸112。在另外的實施例中，第五實質直線軸122實質上平行於第三實質直線軸114及/或第四實質直線軸116。在另外的實施例中，第五實質直線軸122與第一實質直線軸110相交於第一光偵測器106a的中心點與第二光偵測器106b的中心點之間的中點處。在另外的實施例中，第五實質直線軸122與第二實質直線軸112相交於第三光偵測器106c的中心點與第四光偵測器106d的中心點之間的中點處。在又其他實施例中，拾取井接觸區120的中心點與第三光偵測器106c的中心點及第四光偵測器106d的中心點等距間隔開。
由於拾取井接觸區120與第三光偵測器106c及第四光偵測器106d等距間隔開，故可減小第三光偵測器106c與第四光偵 測器106d之間的暗電流不平衡。此外，由於第五實質直線軸122在第三光偵測器106c的光偵測器集極區108與第四光偵測器106d的光偵測器集極區108之間的第二方向上延伸，故浮動擴散節點118可對由拾取井接觸區120生成的暗電流進行更多的泄流。由於浮動擴散節點118可對由拾取井接觸區120生成的暗電流進行更多的泄流，故可減小像素感測器100的總體暗電流。亦即，由於第五實質直線軸122未橫跨至第三光偵測器106c及第四光偵測器106d的光偵測器集極區108中，故第三光偵測器106c及第四光偵測器106d不在暗電流流經的路徑中。因此，可改良像素感測器100的暗電流表線。
圖2A至圖2C示出包括圖1的像素感測器100的積體晶片200的各種視圖。圖2A示出面向半導體基底104的前側104f的積體晶片200的視圖。圖2B示出沿圖2A的線A-A'截取的橫截面圖。圖2C示出沿圖2A的線B-B'截取的橫截面圖。
如圖2A至圖2C中所繪示，多個轉移電晶體224安置於半導體基底104的前側104f上。在一些實施例中，轉移電晶體224分別安置於浮動擴散節點118與光偵測器106a至光偵測器106d的中心點之間。轉移電晶體224可選擇性地在光偵測器106a至光偵測器106d與浮動擴散節點118之間形成導電通道，以(例如，藉助於吸收入射輻射來)將光偵測器106a至光偵測器106d中的累積電荷轉移至浮動擴散節點118。
在一些實施例中，轉移電晶體224各自包括安置於轉移電晶體閘極介電質228上的轉移電晶體閘極電極226，使得轉移電晶體閘極介電質228將轉移電晶體閘極電極226與半導體基底104 的前側104f分離。在一些實施例中，當檢視半導體基底104的前側104f時，轉移電晶體閘極電極226及轉移電晶體閘極介電質228可具有三角形佈局。
在一些實施例中，轉移電晶體閘極電極226可包括例如摻雜多晶矽、全矽化多晶矽、金屬(例如鋁)，或類似者。在另外的實施例中，轉移電晶體閘極介電質228可包括例如氧化物(例如SiO2)、氮化物(例如氮化矽)、高介電常數介電質(例如氧化鉿)，或類似者。在另外的實施例中，轉移電晶體側壁間隔件230沿轉移電晶體閘極電極226及轉移電晶體閘極介電質228的側壁安置。在又其他實施例中，轉移電晶體側壁間隔件230可包括例如氧化物、氮化物、碳化物，或類似者。
圖2A至圖2C中亦繪示，積體晶片200包括像素元件區232。在一些實施例中，像素元件區232包括重設電晶體234、源極隨耦器電晶體236及/或列選擇電晶體238。在另外的實施例中，重設電晶體234、源極隨耦器電晶體236以及列選擇電晶體238各自包括堆疊於像素元件閘極介電質242上的像素元件閘極電極240。在另外的實施例中，像素元件閘極電極240可包括例如摻雜多晶矽、全矽化多晶矽、金屬(例如鋁)，或類似者。在又其他實施例中，像素元件閘極介電質242可包括例如氧化物、氮化物、高介電常數介電質，或類似者。
重設電晶體234、源極隨耦器電晶體236以及列選擇電晶體238各自包括安置於相應像素元件閘極電極240的相對側上的源極/汲極區244。在一些實施例中，源極/汲極區244為半導體基底104具有第二摻雜類型(例如n型摻雜)的區域。在另外的實 施例中，源極/汲極區244中之一者為由重設電晶體234及源極隨耦器電晶體236共享的共同源極/汲極區244。在另外的實施例中，源極/汲極區244中之另一者為由列選擇電晶體238及源極隨耦器電晶體236共享的共同源極/汲極區244。在另外的實施例中，像素元件側壁間隔件246分別沿像素元件閘極電極240及像素元件閘極介電質242的側壁安置。在又其他實施例中，像素元件側壁間隔件246可包括例如氧化物、氮化物、碳化物，或類似者。
像素元件區隔離結構248安置於半導體基底104中且圍繞重設電晶體234、源極隨耦器電晶體236以及列選擇電晶體238的側。像素元件區隔離結構248用以在光偵測器106a至光偵測器106d與像素元件區232之間提供電隔離。在一些實施例中，像素元件區隔離結構248可接觸重設電晶體234、源極隨耦器電晶體236以及列選擇電晶體238的源極/汲極區244。在其他實施例中，像素元件區隔離結構248可以非零距離來與重設電晶體234、源極隨耦器電晶體236以及列選擇電晶體238的源極/汲極區244分離。在另外的實施例中，像素元件區隔離結構248可為例如淺溝渠隔離(shallow trench isolation；STI)結構、深溝渠隔離(deep trench isolation；DTI)結構，或類似者。在其他實施例中，像素元件區隔離結構248可為包括具有第一摻雜類型(例如p型摻雜)的半導體基底104的區域的隔離井。在此類實施例中，可將隔離電壓施加於隔離井，以在光偵測器106a至光偵測器106d與像素元件區232之間提供電隔離。
在一些實施例中，像素元件閘極電極240、像素元件閘極介電質242及/或像素元件側壁間隔件246可在第二方向上(例如 沿y軸)延伸超出像素元件區隔離結構248的內側壁。在另外的實施例中，像素元件區隔離結構248的外側壁界定像素元件區232的外側。在另外的實施例中，拾取井接觸區120安置於像素元件區232的外部。在又其他實施例中，拾取井接觸區120接觸像素元件區隔離結構248。在其他實施例中，拾取井接觸區120可以非零距離來與像素元件隔離結構248分離。
在一些實施例中，第六實質直線軸250在第一方向上延伸且與拾取井接觸區120的中心點、源極/汲極區244的中心點以及像素元件閘極電極240的中心點相交。第六實質直線軸250可實質上垂直於第五實質直線軸122且實質上平行於第一實質直線軸110。在一些實施例中，像素元件區隔離結構248可沿第六實質直線軸250在第一方向上延伸，使得在第一方向上延伸的像素元件區隔離結構248的外側壁實質上平行於第六實質直線軸250。
包括層間介電(interlayer dielectric；ILD)層254及多個導電接點256的內連線結構252安置於半導體基底104的前側104f上。層間介電層254安置於半導體基底104的前側104f上且可接觸像素感測器井區102、浮動擴散節點118、轉移電晶體224、拾取井接觸區120、像素元件區隔離結構248、重設電晶體234、源極隨耦器電晶體236以及列選擇電晶體238。在另外的實施例中，層間介電層254可包括低介電常數介電層(例如具有小於約3.9的介電常數的介電質)、超低介電常數介電層或氧化物(例如氧化矽)中之一或多者。此外，導電接點256安置於層間介電層254中。在另外的實施例中，導電接點256可包括例如鎢、銅，或類似者。
在一些實施例中，導電接點256延伸穿過層間介電層254以接觸轉移電晶體閘極電極226、浮動擴散節點118、拾取井接觸區120、源極/汲極區244以及像素元件閘極電極240。在另外的實施例中，導電接點256可不延伸穿過層間介電層254以接觸由源極隨耦器電晶體236及列選擇電晶體238共享的共同源極/汲極區244。在另外的實施例中，第六實質直線軸250與接觸拾取井接觸區120、源極/汲極區244以及像素元件閘極電極240的導電接點256相交。在另外的實施例中，第五實質直線軸122與接觸拾取井接觸區120及浮動擴散節點118的導電接點256相交。
在一些實施例中，多個背側隔離(back-side isolation；BSI)結構258安置於半導體基底104中。背側隔離結構258自半導體基底104的背側104b延伸至半導體基底104中。背側隔離結構258可分別安置於光偵測器106a至光偵測器106d之間。在一些實施例中，背側隔離結構258中之一者可在浮動擴散節點118及拾取井接觸區120兩者上方在第二方向上延伸。在另外的實施例中，背側隔離結構258可為背側深溝渠隔離結構。
在一些實施例中，抗反射層260安置於半導體基底104的背側104b上。在一些實施例中，抗反射層260接觸像素感測器井區102及背側隔離結構258。抗反射層260用以減少由半導體基底104反射的入射輻射的量。在一些實施例中，抗反射層260包括例如氧化物、高介電常數介電質、氮化物，或類似者。在另外的實施例中，抗反射層260可包括具有氧化物的第一層堆疊於包括高介電常數介電質的第二層上，或反之亦然。
多個濾色器262(例如紅色濾色器、藍色濾色器、綠色濾 色器等)安置於抗反射層260上。在一些實施例中，濾色器262在抗反射層260上方以陣列方式配置。在此類實施例中，濾色器262分別安置於光偵測器106a至光偵測器106d上方。濾色器262分別用以傳輸入射輻射的特定波長。舉例而言，第一濾色器(例如紅色濾色器)可傳輸具有在第一範圍內的波長的光，而第二濾色器(例如藍色濾色器)可傳輸具有在不同於第一範圍的第二範圍內的波長的光。此外，多個微透鏡264安置於濾色器262上。在一些實施例中，微透鏡264分別安置於濾色器262上方。微透鏡264用以將入射輻射(例如光子)朝向光偵測器106a至光偵測器106d聚焦。
圖3示出具有各自由圖2A至圖2C的積體晶片200表示的多個積體晶片的影像感測器300的一些實施例。
如圖3中所繪示，積體晶片200以包括積體晶片的多個列(例如沿x軸)及積體晶片的多個行(例如沿y軸)的陣列方式配置。在一些實施例中，積體晶片200分別包括導電線302。導電線302將每一積體晶片200的浮動擴散節點118、每一積體晶片200的重設電晶體234的源極/汲極區244中之一者以及每一積體晶片200的源極隨耦器電晶體236的像素元件閘極電極240一同電耦接。
在一些實施例中，導電線302安置於內連線結構252中(例如，如圖2C的橫截面圖中所繪示)。在此類實施例中，導電線302可安置於金屬間介電(inter-metal dielectric；IMD)層(圖2C中未繪示)中，所述金屬間介電層安置於層間介電層254及導電接點256上，以使導電線302及金屬間介電層藉由層間介電層254 來與半導體基底104的前側104f豎直地分離。在一些實施例中，導電線302可包括例如銅、鋁，或類似者。在另外的實施例中，金屬間介電層可包括例如低介電常數介電層、超低介電常數介電層、氧化物，或類似者。在又其他實施例中，積體晶片200中之一些的像素元件區232可沿安置於積體晶片的相鄰行中的第一積體晶片200的第三光偵測器106c與安置於積體晶片的相鄰行中的第二積體晶片200的第一光偵測器106a之間的第一方向(例如沿x軸)延伸，其中第一積體晶片200及第二積體晶片200配置於積體晶片的相鄰列中。
圖4A至圖4C直至圖10A至圖10C示出用於形成圖2A至圖2C的積體晶片的方法的一些實施例的一系列各種視圖。帶有後綴「A」的圖式示出在各種形成製程期間對應於積體晶片的定向的積體晶片的前側面向視圖或積體晶片的背側面向視圖。帶有後綴「B」的圖式為沿帶有後綴「A」的圖式的線A-A'截取。帶有後綴「C」的圖式為沿帶有後綴「A」的圖式的線B-B'截取。
如圖4A至圖4C中所繪示，像素元件區隔離結構248形成於半導體基底104中。在一些實施例中，像素元件區隔離結構248可藉由選擇性地蝕刻半導體基底104以在半導體基底104中形成自半導體基底104的前側104f延伸至半導體基底104中的溝渠，且隨後使用介電材料填充溝渠來形成(例如，藉由化學氣相沈積(chemical vapor deposition；CVD)、物理氣相沈積(physical vapor deposition；PVD)、原子層沈積(atomic layer deposition；ALD)、熱氧化、濺鍍等)。在另外的實施例中，藉由在半導體基底104的前側104f上形成罩幕層(未繪示)，且隨後將半導體基 底104暴露給用以選擇性地移除半導體基底104的未罩幕部分的蝕刻劑來選擇性地蝕刻半導體基底104。在又其他實施例中，介電材料可包括氧化物(例如氧化矽)、氮化物，或類似者。在其他實施例中，像素元件區隔離結構248可為隔離井。在此類實施例中，可藉由利用半導體基底104的前側104f上的罩幕層(未繪示)將離子選擇性地植入至半導體基底104中的選擇性離子植入製程來形成隔離井。
如圖5A至圖5C中所繪示，像素感測器井區102形成於半導體基底104中。像素感測器井區102為具有第一摻雜類型(例如p型摻雜)的半導體基底104的區。在一些實施例中，可藉由利用半導體基底104的前側104f上的罩幕層(未繪示)將離子選擇性地植入至半導體基底104中的選擇性離子植入製程來形成像素感測器井區102。在其他實施例中，可藉由將離子植入至半導體基底104中的全面離子植入(blanket ion implantation)製程(例如未使用罩幕的離子植入)來形成像素感測器井區102。
圖5A至圖5C中亦繪示，多個光偵測器106a至光偵測器106d形成於半導體基底104中。光偵測器106a至光偵測器106d各自包括光偵測器集極區108及圍繞光偵測器集極區108安置的像素感測器井區102的部分，以在所述部分中(例如，由於光偵測器集極區108與像素感測器井區102之間的p-n接面而)形成空乏區。在一些實施例中，多個光偵測器106a至光偵測器106d包括第一光偵測器106a、第二光偵測器106b、第三光偵測器106c以及第四光偵測器106d。
在一些實施例中，用於形成光偵測器106a至光偵測器 106d的製程包括在像素感測器井區102中形成多個光偵測器集極區108。光偵測器集極區108為具有與第一摻雜類型相對的第二摻雜類型(例如n型摻雜)的半導體基底104的離散區。在一些實施例中，可藉由利用半導體基底104的前側104f上的罩幕層(未繪示)將離子選擇性地植入至半導體基底104中的選擇性離子植入製程來形成光偵測器集極區108。由於光偵測器集極區108及像素感測器井區102具有相對的摻雜類型，故在圍繞每一光偵測器集極區108安置的像素感測器井區102的部分形成空乏區(繪示為由虛線包圍的區)。
如圖6A至圖6C中所繪示，轉移電晶體閘極介電質228形成於半導體基底104的前側104f上，且轉移電晶體閘極電極226分別形成於轉移電晶體閘極介電質228上。此外，像素元件閘極介電質242形成於半導體基底104的前側104f上，且像素元件閘極電極240分別形成於像素元件閘極介電質242上。在一些實施例中，當檢視半導體基底104的前側104f時，轉移電晶體閘極介電質228及轉移電晶體閘極電極226可形成三角形佈局。
在一些實施例中，用於形成轉移電晶體閘極介電質228、像素元件閘極介電質242、轉移電晶體閘極電極226以及像素元件閘極電極240的製程包括在半導體基底104的前側104f上(例如，藉由化學氣相沈積、物理氣相沈積、原子層沈積、熱氧化、濺鍍等)沈積及/或生長閘極介電層。接下來，閘極電極層可(例如，藉由化學氣相沈積、物理氣相沈積、原子層沈積、濺鍍、電化學鍍覆、無電式鍍覆等)沈積於閘極介電層上。隨後，將閘極介電層及閘極電極層圖案化及蝕刻以形成轉移電晶體閘極介電質 228、像素元件閘極介電質242、轉移電晶體閘極電極226以及像素元件閘極電極240。在另外的實施例中，閘極電極層可包括例如多晶矽、鋁，或類似者。在又其他實施例中，閘極介電層可包括例如氧化物、高介電常數介電質，或類似者。
圖6A至圖6C中亦繪示，轉移電晶體側壁間隔件230形成於半導體基底104的前側104f上且沿轉移電晶體閘極電極226的側壁及轉移電晶體閘極介電質228的側壁形成。此外，像素元件側壁間隔件246形成於半導體基底104的前側104f上且沿像素元件閘極電極240的側壁及像素元件閘極介電質242的側壁形成。
在一些實施例中，可藉由在半導體基底104的前側104f、轉移電晶體閘極介電質228、像素元件閘極介電質242、轉移電晶體閘極電極226以及像素元件閘極電極240的上方(例如，藉由化學氣相沈積、物理氣相沈積、原子層沈積、濺鍍等)沈積間隔件層來形成轉移電晶體側壁間隔件230及像素元件側壁間隔件246。在另外的實施例中，隨後蝕刻間隔件層以自水平表面移除間隔件層，進而沿轉移電晶體閘極電極226的側壁及轉移電晶體閘極介電質228的側壁來形成轉移電晶體側壁間隔件230，且沿像素元件閘極電極240的側壁及像素元件閘極介電質242的側壁來形成像素元件側壁間隔件246。在另外的實施例中，間隔件層可包括氮化物、氧化物，或一些其他介電質。在又其他實施例中，在轉移電晶體側壁間隔件230及像素元件側壁間隔件246形成之前，輕摻雜源極/汲極延伸物(未繪示)可形成於半導體基底104中，位於像素元件閘極電極240的相對側上。在此類實施例中，可藉由利用半導體基底104的前側104f上的罩幕層(未繪示)將離子 選擇性地植入至半導體基底104中的選擇性離子植入製程來形成輕摻雜源極/汲極延伸物(未繪示)。
如圖7A至圖7C中所繪示，源極/汲極區244形成於半導體基底104中，位於像素元件閘極電極240的相對側上。在一些實施例中，源極/汲極區244為具有第二摻雜類型(例如n型摻雜)的半導體基底104的區。在另外的實施例中，源極/汲極區244中之一些的側與像素元件側壁間隔件246的相對外側壁實質上對準。在又其他實施例中，源極/汲極區244可接觸相應輕摻雜源極/汲極延伸物(未繪示)。在此類實施例中，輕摻雜源極/汲極延伸物可比源極/汲極區具有更低濃度的第二摻雜類型。在另外的此類實施例中，面向像素元件閘極電極240的輕摻雜源極/汲極延伸物的側可與像素元件閘極電極240及/或像素元件閘極介電質242的側壁對準。在一些實施例中，可藉由利用安置於半導體基底104的前側104f上的罩幕層(未繪示)將n型摻雜劑(例如磷)選擇性地植入至半導體基底104中的第一選擇性離子植入製程來形成源極/汲極區244。
在一些實施例中，重設電晶體234、源極隨耦器電晶體236以及列選擇電晶體238各自包括堆疊於像素元件閘極介電質242上的像素元件閘極電極240。此外，重設電晶體234、源極隨耦器電晶體236以及列選擇電晶體238各自包括分別安置於像素元件閘極電極240及像素元件閘極介電質242堆疊的相對側上的源極/汲極區244。在另外的實施例中，重設電晶體234、源極隨耦器電晶體236以及列選擇電晶體238可安置於像素元件區232中。在此類實施例中，像素元件區隔離結構248的外側可界定像素元 件區232的外側。
圖7A至圖7C中亦繪示，拾取井接觸區120形成於像素感測器井區102中。拾取井接觸區120為具有第一摻雜類型(例如p型摻雜)的半導體基底104的區。在一些實施例中，拾取井接觸區120比像素感測器井區102具有更高濃度的第一摻雜類型。在一些實施例中，拾取井接觸區120形成於像素元件區232外部。在另外的實施例中，拾取井接觸區120可形成為接觸像素元件區隔離結構248。在又其他實施例中，拾取井接觸區120與像素元件區232以第一實質直線形成，使得在第一方向上延伸的第一實質直線軸與拾取井接觸區120的中心點、源極/汲極區244的中心點、像素元件閘極電極240的中心點以及像素元件閘極介電質242的中心點相交。
在一些實施例中，可藉由利用半導體基底104的前側104f上的罩幕層(未繪示)將p型摻雜劑(例如硼)選擇性地植入至半導體基底104中的第二選擇性離子植入製程來形成拾取井接觸區120。在另外的實施例中，可在第一選擇性離子植入製程之前執行第二選擇性離子植入製程。在其他實施例中，可在第二選擇性離子植入製程之前執行第一選擇性離子植入製程。
圖7A至圖7C中亦繪示，浮動擴散節點118形成於像素感測器井區102中，位於光偵測器106a至光偵測器106d之間。浮動擴散節點118為具有第二摻雜類型(例如n型摻雜)的半導體基底的區。在一些實施例中，浮動擴散節點118與拾取井接觸區120以第二實質直線形成，使得在實質上垂直於第一方向的第二方向上延伸的第二實質直線軸與拾取井接觸區120的中心點及 浮動擴散節點118的中心點相交。在另外的實施例中，第二實質直線軸可實質上垂直於與第一光偵測器106a的中心點及第二光偵測器106b的中心點相交的第三實質直線軸。在又其他實施例中，第二實質直線軸可實質上垂直於與第三光偵測器106c的中心點及第四光偵測器106d的中心點相交的第四實質直線軸。
在一些實施例中，可藉由第一離子植入製程來形成浮動擴散節點118。在此類實施例中，浮動擴散節點118及源極/汲極區244可具有約相同濃度的第二摻雜類型。在其他實施例中，可藉由利用半導體基底104的前側104f上的罩幕層(未繪示)將n型摻雜劑(例如磷)選擇性地植入至半導體基底104中的第三選擇性離子植入製程來形成浮動擴散節點118。在此類實施例中，可在第一選擇性離子植入製程之前執行第三選擇性離子植入製程，或反之亦然，或在第二選擇性離子植入製程之前執行第三選擇性離子植入製程，或反之亦然。在另外的實施例中，在源極/汲極區244、拾取井接觸區120以及浮動擴散節點118形成之後執行退火製程(例如雷射退火、快速熱退火(rapid thermal anneal；RTA)等)，以激活摻雜劑。
如圖8A至圖8C中所繪示，層間介電層254形成於半導體基底104的前側104f上。在一些實施例中，層間介電層254形成於像素感測器井區102、源極/汲極區244、像素元件區隔離結構248、拾取井接觸區120、浮動擴散節點118、像素元件閘極電極240、轉移電晶體閘極電極226、像素元件側壁間隔件246以及轉移電晶體側壁間隔件230上。層間介電層254可形成有實質上平坦的上部表面且可包括氧化物、氮化物、低介電常數介電質，或 類似者。在一些實施例中，可藉由化學氣相沈積、物理氣相沈積、原子層沈積、濺鍍或類似者來形成層間介電層254。在另外的實施例中，可在層間介電層254上執行平坦化製程(例如化學機械平坦化(chemical-mechanical planarization；CMP))，以形成實質上平坦的上部表面。
圖8A至圖8C中亦繪示，多個導電接點256形成於層間介電層254中，所述導電接點分別穿過層間介電層254延伸至轉移電晶體閘極電極226、浮動擴散節點118、拾取井接觸區120、源極/汲極區244以及像素元件閘極電極240。在一些實施例中，可不形成導電接點256於安置源極隨耦器電晶體236的像素元件閘極電極240與列選擇電晶體238的像素元件閘極電極240之間的源極/汲極區244上的層間介電層254中。在另外的實施例中，用於形成導電接點256的製程包括執行進入層間介電層254的蝕刻來形成對應於導電接點256的接點開口。在另外的實施例中，可執行在層間介電層254上方形成圖案化罩幕層的蝕刻。在又其他實施例中，可藉由使導電材料(例如鎢)沈積或生長來填充接點開口並覆蓋層間介電層254，且隨後在導電接點256及層間介電層254上執行平坦化製程(例如化學機械平坦化)。
如圖9A至圖9C中所繪示，在一些實施例中，使半導體基底104薄化，使得半導體基底104具有減小的厚度。在另外的實施例中，薄化可暴露半導體基底104的背側104b上的像素感測器井區102。薄化可例如藉由平坦化製程、回蝕製程或類似者來執行。在另外的實施例中，平坦化製程可為化學機械平坦化製程。
圖9A至圖9C中亦繪示，多個背側隔離結構258形成於 半導體基底104中。背側隔離結構258自半導體基底104的與前側104f相對的背側104b延伸至半導體基底104中。在一些實施例中，背側隔離結構258形成於半導體基底104中，圍繞光偵測器集極區108中之每一者的側。
在一些實施例中，用於形成背側隔離結構258的製程包括選擇性地蝕刻半導體基底104以在半導體基底104中形成自半導體基底104的背側104b延伸至半導體基底104中的溝渠，且隨後使用介電材料(例如，藉由化學氣相沈積、物理氣相沈積、原子層沈積、熱氧化、濺鍍等)填充溝渠。在另外的實施例中，藉由在半導體基底104的背側104b上形成罩幕層(未繪示)，且隨後將半導體基底104暴露在蝕刻劑中以選擇性地移除半導體基底104的沒有罩幕的部分來選擇性地蝕刻半導體基底104。在另外的實施例中，介電材料可包括氧化物、氮化物，或類似者。在又其他實施例中，可在介電層及半導體基底104的背側104b上執行平坦化製程(例如化學機械平坦化)以形成實質上平坦的表面。
如圖10A至圖10C中所繪示，抗反射層260形成於半導體基底104的背側104b上。在一些實施例中，抗反射層260形成於像素感測器井區102及背側隔離結構258上。抗反射層260用以減少由半導體基底104反射的入射輻射的量。在一些實施例中，可藉由化學氣相沉積、物理氣相沈積、原子層沈積、濺鍍或類似者來形成抗反射層260。在另外的實施例中，抗反射層260可在形成之後(例如藉助於化學機械平坦化)經平坦化。
圖10A至圖10C中亦繪示，多個濾色器262(例如紅色濾色器、藍色濾色器、綠色濾色器等)形成於抗反射層260上。 在一些實施例中，多個濾色器262的中心點分別在豎直方向上與光偵測器集極區108的中心點實質上對準。在另外的實施例中，可藉由形成各種濾色器層及將濾色器層圖案化來形成多個濾色器262。濾色器層由允許傳輸具有具體波長範圍的輻射(例如光)的材料形成，同時阻擋波長超出規定範圍的光。此外，在一些實施例中，濾色器層可在形成之後(例如藉助於化學機械平坦化)經平坦化。
多個微透鏡264形成於多個濾色器262上方。在一些實施例中，微透鏡264的中心點分別在豎直方向上與濾色器262的中心點實質上對準。在另外的實施例中，可藉由在濾色器262上(例如，藉由旋塗方法或沈積製程)沈積微透鏡材料來形成微透鏡264。在微透鏡材料上方將具有彎曲上部表面的微透鏡模板(未繪示)圖案化。在一些實施例中，微透鏡模板可包括使用分佈曝光光劑量(ligth dose)曝光(例如，針對負光阻，曲率底部處曝光較多光且曲率頂部處曝光較少光)、顯影以及烘烤以形成弧形的光阻材料。接著藉由根據微透鏡模板選擇性地蝕刻微透鏡材料來形成微透鏡264。
如圖11中所示出，提供了用於形成圖2A至圖2C的積體晶片的方法的一些實施例的流程圖1100。雖然圖11的流程圖1100在本文中示出及描述為一系列動作或事件，但應瞭解，不應以限制性意義來解譯此類動作或事件的所示出次序。舉例而言，除本文中所示出及/或所描述的動作或事件之外，一些動作可與其他動作或事件以不同次序及/或同時發生。此外，並非可要求所有所示出的動作以實現本文中描述的一或多個態樣或實施例，且本文中 所描繪的動作中之一或多者可在一或多個單獨動作及/或階段中實行。
在動作1102處，像素元件區隔離結構形成於半導體基底中。圖4A至圖4C示出對應於動作1102的一些實施例的各種視圖。
在動作1104處，像素感測器井區形成於半導體基底中。圖5A至圖5C示出對應於動作1104的一些實施例的各種視圖。
在動作1106處，第一光偵測器、第二光偵測器、第三光偵測器以及第四光偵測器形成於像素感測器井區中，其中第一實質直線軸與第一光偵測器的中心點及第二光偵測器的中心點相交，且其中實質上平行於第一實質直線軸的第二實質直線軸與第三光偵測器的中心點及第四光偵測器的中心點相交。圖5A至圖5C示出對應於動作1106的一些實施例的各種視圖。
在動作1108處，轉移電晶體閘極電極、轉移電晶體閘極介電質、轉移電晶體側壁間隔件、像素元件閘極電極、像素元件閘極介電質以及像素元件側壁間隔件形成於半導體基底的前側上方。圖6A至圖6C示出對應於動作1108的一些實施例的各種視圖。
在動作1110處，源極/汲極區形成於像素感測器井區中，位於像素元件閘極電極的相對側上。圖7A至圖7C示出對應於動作1110的一些實施例的各種視圖。
在動作1112處，浮動擴散節點形成於像素感測器井區中，位於第一光偵測器、第二光偵測器、第三光偵測器與第四光偵測器之間。圖7A至圖7C示出對應於動作1112的一些實施例的各種視圖。
在動作1114處，拾取井接觸區形成於像素感測器井區 中，與浮動擴散節點間隔開，其中實質上垂直於第一實質直線軸的第三實質直線軸與拾取井接觸區的中心點及浮動擴散節點的中心點相交。圖7A至圖7C示出對應於動作1114的一些實施例的各種視圖。
在動作1116處，內連線結構形成於半導體基底的前側上。圖8A至圖8C示出對應於動作1116的一些實施例的各種視圖。
在動作1118處，背側隔離結構形成於半導體基底中，其中背側隔離結構自半導體基底的背側延伸至半導體基底中。圖9A至圖9C示出對應於動作1118的一些實施例的各種視圖。
在動作1120處，抗反射層形成於內連線結構及背側隔離結構上，多個濾色器形成於抗反射層上，以及多個微透鏡形成於濾色器上。圖10A至圖10C示出對應於動作1120的一些實施例的各種視圖。
在一些實施例中，本申請案提供一種像素感測器。像素感測器包含安置於半導體基底中的第一光偵測器。第二光偵測器安置於半導體基底中，其中第一實質直線軸與第一光偵測器的中心點及第二光偵測器的中心點相交。浮動擴散節點安置於半導體基底中，處於距第一光偵測器及第二光偵測器的實質上相等距離的點。拾取井接觸區安置於半導體基底中，其中實質上垂直於第一實質直線軸的第二實質直線軸與浮動擴散節點的中心點及拾取井接觸區的中心點相交。在一些實施例中，像素感測器更包括：第一轉移電晶體，至少部分地安置於所述第一光偵測器上方，其中所述第一轉移電晶體安置於所述第一光偵測器的所述中心點與所述浮動擴散節點之間；以及第二轉移電晶體，至少部分地安置 於所述第二光偵測器上方，其中所述第二轉移電晶體安置於所述第二光偵測器的所述中心點與所述浮動擴散節點之間。在一些實施例中，所述浮動擴散節點安置於所述第一實質直線軸的第一側上；以及所述拾取井接觸區安置於所述第一實質直線軸的與所述第一側相對的第二側上。在一些實施例中，所述第一光偵測器包括第一集極區；所述第二光偵測器包括第二集極區；以及所述第二實質直線軸側向延伸於所述第一集極區與所述第二集極區之間。在一些實施例中，其中所述第二實質直線軸與所述第一實質直線軸相交於所述第一光偵測器的所述中心點與所述第二光偵測器的所述中心點之間的中點處。在一些實施例中，像素感測器更包括：第三光偵測器，安置於所述半導體基底中；以及第四光偵測器，安置於所述半導體基底中，其中與所述第一實質直線軸實質上平行的第三實質直線軸與所述第三光偵測器的中心點及所述第四光偵測器的中心點相交，且其中所述浮動擴散節點安置於所述第一實質直線軸與所述第三實質直線軸之間。在一些實施例中，其中所述浮動擴散節點的所述中心點與所述第一實質直線軸及所述第三實質直線軸間隔開相同距離。在一些實施例中，其中所述第一光偵測器的所述中心點、所述第二光偵測器的所述中心點、所述第三光偵測器的所述中心點以及所述第四光偵測器的所述中心點與所述浮動擴散節點的所述中心點相等地間隔開。在一些實施例中，像素感測器更包括：像素元件區，包括源極隨耦器電晶體，安置於所述半導體基底中，位於所述第一實質直線軸的與所述第三實質直線軸相對的側上，其中所述源極隨耦器電晶體包括一對第一源極/汲極區，且其中與所述第一實質直線軸實質上 平行的第四實質直線軸與所述拾取井接觸區的中心點及所述第一源極/汲極區的中心點相交。在一些實施例中，像素感測器更包括：像素元件區隔離結構，安置於所述半導體基底中，其中所述像素元件區隔離結構為環形，且其中所述像素元件區隔離結構的外側壁界定所述像素元件區的外側；重設電晶體，安置於所述像素元件區中，其中所述第一源極/汲極區中之一者為所述重設電晶體與所述源極隨耦器電晶體之間的第一共同源極/汲極區；以及選擇電晶體，安置於所述像素元件區中，其中所述第一源極/汲極區中之另一者為所述選擇電晶體與所述源極隨耦器電晶體之間的第二共同源極/汲極區。在一些實施例中，其中所述拾取井接觸區安置於所述像素元件區外部。在一些實施例中，像素感測器更包括：摻雜井區，包括第一摻雜類型，安置於所述半導體基底中且包圍所述第一光偵測器、所述第二光偵測器、所述第三光偵測器以及所述第四光偵測器，其中所述拾取井接觸區安置於所述摻雜井區中且比所述摻雜井區包括更高濃度的所述第一摻雜類型。
在其他實施例中，本申請案提供一種影像感測器。影像感測器包含安置於第一像素感測器井區中的第一浮動擴散節點，所述第一像素感測器井區安置於半導體基底中。多個第一光偵測器安置於第一像素感測器井區中，其中多個第一光偵測器包含以實質上相等的距離與第一浮動擴散節點分離的第一光偵測器及第二光偵測器。第二浮動擴散節點安置於第二像素感測器井區中，所述第二像素感測器井區安置於半導體基底中。多個第二光偵測器安置於第二像素感測器井區中，其中多個第二光偵測器包含以實質上相等的距離與第二浮動擴散節點分離的第三光偵測器及第 四光偵測器。第一拾取井接觸區安置於半導體基底中，位於多個第一光偵測器與多個第二光偵測器之間，其中第一線與第一浮動擴散節點、第二浮動擴散節點以及第一拾取井接觸區相交。在一些實施例中，所述多個第一光偵測器的中心點與所述第一浮動擴散節點的中心點相等地間隔開；以及所述多個第二光偵測器的中心點與所述第二浮動擴散節點的中心點相等地間隔開。在一些實施例中，影像感測器更包括：第一像素元件區，包括第一源極隨耦器電晶體，安置於所述半導體基底中，位於所述多個第一光偵測器與所述多個第二光偵測器之間，其中所述第一源極隨耦器電晶體包括一對第一源極/汲極區，且其中實質上垂直於所述第一線的第二線與所述第一拾取井接觸區的中心點及所述第一源極/汲極區中之一者的中心點相交。在一些實施例中，影像感測器更包括：第二拾取井接觸區，安置於所述半導體中，位於所述多個第二光偵測器的與所述第一拾取井接觸區相對的側上，其中所述第一線與所述第二拾取井接觸區的中心點相交；以及第二像素元件區，包括第二源極隨耦器電晶體，安置於所述半導體基底中，與所述第二拾取井接觸區位於所述多個第二光偵測器的相同側上，其中所述第二源極隨耦器電晶體包括一對第二源極/汲極區，且其中與所述第二線實質上平行的第三線與所述第二拾取井接觸區的中心點及所述第二源極/汲極區中之一者的中心點相交。在一些實施例中，所述第一浮動擴散節點及所述第二浮動擴散節點與所述第一拾取井接觸區間隔開相同距離；以及所述第二拾取井接觸區與所述第二浮動擴散節點間隔開的距離與所述第一浮動擴散節點與所述第一拾取井接觸區間隔開的距離相同。在一些實施例中，與所 述第一線實質上平行的第四線與所述第一光偵測器的中心點及所述第三光偵測器的中心點相交；以及與所述第四線實質上平行的第五線與所述第二光偵測器及所述第四光偵測器相交。在一些實施例中，影像感測器更包括：第三像素感測器井區，安置於所述半導體基底中；第三浮動擴散節點，安置於所述第三像素感測器井區中；第五光偵測器及第六光偵測器，安置於所述第三像素感測器井區中且以實質上相等的距離與所述第三浮動擴散節點分離，其中實質上垂直於所述第四線的第六線與所述第二光偵測器的所述中心點、所述第五光偵測器的中心點以及所述第六光偵測器的中心點相交；以及第一像素元件區隔離結構，安置於所述半導體基底中，其中所述第一像素元件區隔離結構界定所述第一像素元件區的外側，其中所述第五線與所述第一像素元件區隔離結構相交於第一點，且其中與所述第五線實質上平行的第七線與所述第五光偵測器的所述中心點相交且與所述第一像素元件區隔離結構相交於不同於所述第一點的第二點。
在另外其他實施例中，本申請案提供一種用於形成像素感測器的方法。方法包含在半導體基底中形成具有第一摻雜類型的第一摻雜井區。具有不同於第一摻雜類型的第二摻雜類型的第一光偵測器集極區形成於半導體基底中。具有第二摻雜類型的第二光偵測器集極區形成於半導體基底中且與第一光偵測器集極區間隔開，其中第一線與第一光偵測器集極區及第二光偵測器集極區相交。浮動擴散節點形成於半導體基底中，位於第一光偵測器集極區與第二光偵測器集極區之間。具有第一摻雜類型的拾取井接觸區形成於第一摻雜井區中，其中拾取井接觸區比第一摻雜井 區具有更高濃度的第一摻雜類型，且其中實質上垂直於第一線的第二線與浮動擴散節點及拾取井接觸區相交。
前文概述若干實施例的特徵，以使本領域的技術人員可較好地理解本揭露內容的態樣。本領域的技術人員應理解，其可易於使用本揭露內容作為設計或修改用於實行本文中所引入的實施例的相同目的及/或達成相同優點的其他製程及結構的基礎。本領域的技術人員亦應認識到，此類等效構造並不脫離本揭露內容的精神及範圍，且本領域的技術人員可在不脫離本揭露內容的精神及範圍的情況下在本文中作出各種改變、替代以及更改。
100:像素感測器
102:像素感測器井區
104:半導體基底
106a:第一光偵測器
106b:第二光偵測器
106c:第三光偵測器
106d:第四光偵測器
108:光偵測器集極區
110:第一實質直線軸
112:第二實質直線軸
114:第三實質直線軸
116:第四實質直線軸
118:浮動擴散節點
120:拾取井接觸區
122:第五實質直線軸
x、y:軸

Claims (9)

  1. 一種像素感測器，包括：第一光偵測器，安置於半導體基底中；第二光偵測器，安置於所述半導體基底中，其中第一實質直線軸與所述第一光偵測器的中心點及所述第二光偵測器的中心點相交；浮動擴散節點，安置於所述半導體基底中，處於距所述第一光偵測器及所述第二光偵測器實質上相等距離的點；以及拾取井接觸區，安置於所述半導體基底中，其中實質上垂直於所述第一實質直線軸的第二實質直線軸與所述浮動擴散節點的中心點及所述拾取井接觸區的中心點相交，其中所述第二實質直線軸與所述第一實質直線軸相交於所述第一光偵測器的所述中心點與所述第二光偵測器的所述中心點之間的中點處。
  2. 如申請專利範圍第1項所述之像素感測器，更包括：第一轉移電晶體，至少部分地安置於所述第一光偵測器上方，其中所述第一轉移電晶體安置於所述第一光偵測器的所述中心點與所述浮動擴散節點之間；以及第二轉移電晶體，至少部分地安置於所述第二光偵測器上方，其中所述第二轉移電晶體安置於所述第二光偵測器的所述中心點與所述浮動擴散節點之間。
  3. 如申請專利範圍第1項所述之像素感測器，其中：所述浮動擴散節點安置於所述第一實質直線軸的第一側上；以及所述拾取井接觸區安置於所述第一實質直線軸的與所述第一 側相對的第二側上。
  4. 如申請專利範圍第1項所述之像素感測器，其中：所述第一光偵測器包括第一集極區；所述第二光偵測器包括第二集極區；以及所述第二實質直線軸側向延伸於所述第一集極區與所述第二集極區之間。
  5. 如申請專利範圍第1項所述之像素感測器，更包括：第三光偵測器，安置於所述半導體基底中；以及第四光偵測器，安置於所述半導體基底中，其中與所述第一實質直線軸實質上平行的第三實質直線軸與所述第三光偵測器的中心點及所述第四光偵測器的中心點相交，且其中所述浮動擴散節點安置於所述第一實質直線軸與所述第三實質直線軸之間。
  6. 一種影像感測器，包括：第一浮動擴散節點，安置於第一像素感測器井區中，所述第一像素感測器井區安置於半導體基底中；多個第一光偵測器，安置於所述第一像素感測器井區中，其中所述多個第一光偵測器包括以實質上相等的距離與所述第一浮動擴散節點分離的第一光偵測器及第二光偵測器；第二浮動擴散節點，安置於第二像素感測器井區中，所述第二像素感測器井區安置於所述半導體基底中；多個第二光偵測器，安置於所述第二像素感測器井區中，其中所述多個第二光偵測器包括以實質上相等的距離與所述第二浮動擴散節點分離的第三光偵測器及第四光偵測器；以及第一拾取井接觸區，安置於所述半導體基底中，位於所述多 個第一光偵測器與所述多個第二光偵測器之間，其中第一線與所述第一浮動擴散節點、所述第二浮動擴散節點以及所述第一拾取井接觸區相交。
  7. 如申請專利範圍第6項所述之影像感測器，其中：所述多個第一光偵測器的中心點與所述第一浮動擴散節點的中心點相等地間隔開；以及所述多個第二光偵測器的中心點與所述第二浮動擴散節點的中心點相等地間隔開。
  8. 如申請專利範圍第6項所述之影像感測器，更包括：第一像素元件區，包括第一源極隨耦器電晶體，安置於所述半導體基底中，位於所述多個第一光偵測器與所述多個第二光偵測器之間，其中所述第一源極隨耦器電晶體包括一對第一源極/汲極區，且其中實質上垂直於所述第一線的第二線與所述第一拾取井接觸區的中心點及所述第一源極/汲極區中之一者的中心點相交。
  9. 一種用於形成像素感測器的方法，所述方法包括：在半導體基底中形成具有第一摻雜類型的第一摻雜井區；在所述半導體基底中形成具有第二摻雜類型的第一光偵測器集極區，所述第二摻雜類型不同於所述第一摻雜類型；在所述半導體基底中形成具有所述第二摻雜類型且與所述第一光偵測器集極區間隔開的第二光偵測器集極區，其中第一線與所述第一光偵測器集極區及所述第二光偵測器集極區相交；在所述半導體基底中的所述第一光偵測器集極區與所述第二光偵測器集極區之間形成浮動擴散節點；以及 在所述第一摻雜井區中形成具有所述第一摻雜類型的拾取井接觸區，其中所述拾取井接觸區比所述第一摻雜井區具有更高濃度的所述第一摻雜類型，且其中實質上垂直於所述第一線的第二線與所述浮動擴散節點及所述拾取井接觸區相交。
TW107137391A 2018-05-31 2018-10-23 像素感測器、其形成方法及影像感測器 TWI691066B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862678871P 2018-05-31 2018-05-31
US62/678,871 2018-05-31
US16/113,101 US10797091B2 (en) 2018-05-31 2018-08-27 Semiconductor imaging device having improved dark current performance
US16/113,101 2018-08-27

Publications (2)

Publication Number Publication Date
TW202005068A TW202005068A (zh) 2020-01-16
TWI691066B true TWI691066B (zh) 2020-04-11

Family

ID=68692818

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107137391A TWI691066B (zh) 2018-05-31 2018-10-23 像素感測器、其形成方法及影像感測器

Country Status (3)

Country Link
US (3) US10797091B2 (zh)
KR (1) KR102272115B1 (zh)
TW (1) TWI691066B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018122798B4 (de) * 2018-05-31 2021-02-11 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleiter-Bildgebungsvorrichtung mit verbesserter Dunkelstromleistungsfähigkeit
US10797091B2 (en) * 2018-05-31 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor imaging device having improved dark current performance
US11437420B2 (en) 2020-01-03 2022-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor with overlap of backside trench isolation structure and vertical transfer gate
US11721774B2 (en) * 2020-02-27 2023-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Full well capacity for image sensor
CN113314551A (zh) * 2020-02-27 2021-08-27 台湾积体电路制造股份有限公司 图像传感器及其形成方法
JP2021190433A (ja) * 2020-05-25 2021-12-13 ソニーセミコンダクタソリューションズ株式会社 受光素子、固体撮像装置及び電子機器
KR20220019548A (ko) 2020-08-10 2022-02-17 삼성전자주식회사 이미지 센서
KR20220043943A (ko) 2020-09-28 2022-04-06 삼성전자주식회사 이미지 센서
US20220130876A1 (en) * 2020-10-23 2022-04-28 Samsung Electronics Co., Ltd. Pixel array and an image sensor including the same
US20230013187A1 (en) * 2021-07-14 2023-01-19 Shenzhen GOODIX Technology Co., Ltd. Split-sel cmos image sensor pixel

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150214266A1 (en) * 2014-01-24 2015-07-30 Taiwan Semiconductor Manufacturing Company Limited Cmos image sensor and method for forming the same
US20160086984A1 (en) * 2014-09-19 2016-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Approach for Reducing Pixel Pitch using Vertical Transfer Gates and Implant Isolation Regions
US20160322407A1 (en) * 2013-11-05 2016-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Image Sensor Pickup Region Layout

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5584982B2 (ja) * 2009-02-09 2014-09-10 ソニー株式会社 固体撮像素子およびカメラシステム
TWI433307B (zh) * 2008-10-22 2014-04-01 Sony Corp 固態影像感測器、其驅動方法、成像裝置及電子器件
JP5444694B2 (ja) 2008-11-12 2014-03-19 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
US9270912B2 (en) * 2008-12-08 2016-02-23 Sony Corporation Pixel circuit, solid-state image pickup device, and camera system
JP5558801B2 (ja) 2009-12-18 2014-07-23 キヤノン株式会社 固体撮像装置
JP6003291B2 (ja) * 2011-08-22 2016-10-05 ソニー株式会社 固体撮像装置及び電子機器
JP2013090139A (ja) * 2011-10-18 2013-05-13 Sony Corp 撮像素子およびカメラシステム
JP2013090233A (ja) * 2011-10-20 2013-05-13 Sony Corp 撮像素子およびカメラシステム
US9165959B2 (en) * 2013-02-25 2015-10-20 Omnivision Technologies, Inc. Image sensor with pixel units having mirrored transistor layout
JP2016058818A (ja) * 2014-09-08 2016-04-21 キヤノン株式会社 撮像装置及び撮像システム
US9954022B2 (en) 2015-10-27 2018-04-24 Taiwan Semiconductor Manufacturing Co., Ltd. Extra doped region for back-side deep trench isolation
KR102473154B1 (ko) * 2016-01-11 2022-12-02 에스케이하이닉스 주식회사 이미지 센서
KR102617389B1 (ko) * 2016-10-06 2023-12-26 에스케이하이닉스 주식회사 이미지 센서
KR102651415B1 (ko) * 2017-02-20 2024-03-28 에스케이하이닉스 주식회사 이미지 센서 및 그 동작방법
KR102333610B1 (ko) * 2017-03-06 2021-12-03 에스케이하이닉스 주식회사 이미지 센서
KR102427832B1 (ko) * 2017-04-12 2022-08-02 삼성전자주식회사 이미지 센서
KR102356913B1 (ko) * 2017-07-03 2022-02-03 에스케이하이닉스 주식회사 이미지 센서
KR102358317B1 (ko) * 2017-07-20 2022-02-08 에스케이하이닉스 주식회사 이미지 센서
US10593714B2 (en) * 2017-07-24 2020-03-17 Panasonic Intellectual Property Management Co., Ltd. Imaging device
KR102568744B1 (ko) * 2018-01-29 2023-08-22 에스케이하이닉스 주식회사 이미지 센서
US10797091B2 (en) * 2018-05-31 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor imaging device having improved dark current performance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160322407A1 (en) * 2013-11-05 2016-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Image Sensor Pickup Region Layout
US20150214266A1 (en) * 2014-01-24 2015-07-30 Taiwan Semiconductor Manufacturing Company Limited Cmos image sensor and method for forming the same
US20160086984A1 (en) * 2014-09-19 2016-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Approach for Reducing Pixel Pitch using Vertical Transfer Gates and Implant Isolation Regions

Also Published As

Publication number Publication date
US10797091B2 (en) 2020-10-06
US20210005649A1 (en) 2021-01-07
US20190371838A1 (en) 2019-12-05
KR20190136895A (ko) 2019-12-10
US20210280620A1 (en) 2021-09-09
KR102272115B1 (ko) 2021-07-06
TW202005068A (zh) 2020-01-16
US11004880B2 (en) 2021-05-11
US11538837B2 (en) 2022-12-27

Similar Documents

Publication Publication Date Title
TWI691066B (zh) 像素感測器、其形成方法及影像感測器
TWI758586B (zh) 互補金屬氧化物半導體影像感測器及其形成方法
TWI708380B (zh) 具有改進的電位井容量的影像感測器及相關製造方法
US10304886B2 (en) Back-side deep trench isolation (BDTI) structure for pinned photodiode image sensor
TWI727650B (zh) 影像感測器及形成影像感測器的方法
CN103378109B (zh) 用于垂直集成的背照式图像传感器的装置
US7422924B2 (en) Image device and photodiode structure
JP6440663B2 (ja) グローバルシャッタースキームを有する背面照射（ｂｓｉ）イメージセンサー
TWI723662B (zh) 影像感測器、像素感測器與其形成方法
TWI718760B (zh) Cmos圖像感測器及形成圖像感測器的方法
TWI850961B (zh) 影像感測器及形成影像感測器的方法
US20010055832A1 (en) Solid state imaging sensor in a submicron technology and method of manufacturing and use of a solid state imaging sensor
US20240313010A1 (en) Semiconductor imaging device having improved dark current performance
CN111129043A (zh) 具有均匀感光区阵列的成像装置
TWI717795B (zh) 影像感測器及其形成方法
TWI556423B (zh) 影像感測裝置及半導體結構
TWI815124B (zh) 影像感測器及其形成方法
TWI839066B (zh) 影像感測器與其形成方法
TW202404062A (zh) 影像感測器以及用於形成影像感測器的方法
CN101211944A (zh) Cmos图像传感器及其制造方法