[go: up one dir, main page]

TWI593768B - 先設置型半導體封裝用膜 - Google Patents

先設置型半導體封裝用膜 Download PDF

Info

Publication number
TWI593768B
TWI593768B TW102132545A TW102132545A TWI593768B TW I593768 B TWI593768 B TW I593768B TW 102132545 A TW102132545 A TW 102132545A TW 102132545 A TW102132545 A TW 102132545A TW I593768 B TWI593768 B TW I593768B
Authority
TW
Taiwan
Prior art keywords
film
semiconductor
component
semiconductor sealing
sealing
Prior art date
Application number
TW102132545A
Other languages
English (en)
Other versions
TW201410820A (zh
Inventor
吉田真樹
川本里美
寺木慎
Original Assignee
納美仕有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 納美仕有限公司 filed Critical 納美仕有限公司
Publication of TW201410820A publication Critical patent/TW201410820A/zh
Application granted granted Critical
Publication of TWI593768B publication Critical patent/TWI593768B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Epoxy Resins (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

先設置型半導體封裝用膜
本發明係關於先設置型半導體密封用膜，詳而言之，係關於覆晶接合(flip chip bonding)所使用之先設置型半導體密封用膜。
近年來，覆晶接合係作為可對應半導體裝置之配線等更為高密度化、高頻化之半導體晶片的封裝方式而被利用。一般而言，於覆晶接合中，係以被稱為底部填充劑(underfill)之材料密封半導體晶片與基板之間隙。
以往，就覆晶接合而言，係進行於焊接等接合半導體晶片與基板後，於半導體晶片與基板之間隙填充熱硬化性之液狀密封樹脂組成物之底部填充劑，以製造半導體裝置之方法。近年來，首先，係於基板塗佈底部填充劑，負載半導體晶片後，藉由同時進行底部填充劑之硬化以及半導體晶片與基板之連接，而可縮短步驟及縮短硬化時間，其結果為可以低成本且低能量來製作半導體裝置之先供給型覆晶接合製程受到注目，而傾向檢討此種製程之液狀密封材樹脂組成物(以下稱為先供給型液狀密封樹 脂組成物)。
然而，使用先供給型液狀密封樹脂組成物之覆晶接合製程，係有先供給型液狀密封樹脂組成物往半導體晶片上面溢出之問題。第1圖係表示用於說明使用先供給型液狀密封樹脂組成物之覆晶接合製程中的溢出現象之截面的模式圖。第1圖係於形成有配線22之基板21上塗佈先供給型液狀密封樹脂組成物20後，負載形成有凸出式接點(bump)23之半導體晶片24的圖。此時，若先供給型液狀密封樹脂組成物20之供給量多時，會有所謂「於半導體晶片24之側面溢出先供給型液狀密封樹脂組成物20而產生溢出物20B，且再於半導體晶片24的上面溢出先供給型液狀密封樹脂組成物20而產生溢出物20C」的問題。
為了解決此問題，係研究替代先供給型液狀密封樹脂組成物之使用先設置型半導體密封用膜之封裝方法(以下稱為先設置型覆晶封裝)。於先設置型覆晶封裝中，由於藉由可先設置型半導體密封用膜之厚度與面積控制先設置型半導體密封用膜之供給量，而使先設置型半導體密封用膜之供給量變得容易控制。此先設置型半導體密封用膜中，除了一般作為密封材之特性以外，係要求可撓性、和為了封裝覆晶而在例如60至80℃之預熱時不硬化。又，先設置型覆晶封裝與先供給型相同，亦可製作以低成本且低能量封裝覆晶之半導體裝置。
作為先設置型半導體密封用膜之成分，思及使用環氧樹脂以滿足一般密封材之要求，再者，使用潛 在性硬化劑以在成膜後硬化。作為使用潛在性硬化劑之環氧樹脂組成物，專利文獻1係揭示一種包含(A)環氧樹脂、(B)可溶解於環氧樹脂之熱塑性樹脂、(C)於70至90℃活性化之加熱硬化型的潛在性硬化劑之環氧樹脂組成物。惟，此環氧樹脂組成物因潛在性硬化劑係於70至90℃活性化，該環氧樹脂組成物會硬化，而無法使用作為先設置型半導體密封用膜。
另一方面，專利文獻2揭示一種膠囊型硬化劑作為潛在性硬化劑，其係包含含有胺系硬化劑(A)之核、及包覆該核之膠囊膜，該膠囊膜包含以胺系硬化劑(A)作為硬化劑之環氧樹脂之硬化物。然而4，由於該膠囊型硬化劑係以「即使於低溫或短時間之硬化條件，仍可得到高連接可靠度、接合強度、及高密封性」為目的(專利文獻2之「發明之揭示」的第2至5行)，故於用以封裝覆晶之預熱時即硬化，如此一來便無法使用作為先設置型半導體密封用膜之潛在性硬化劑。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開平6-9758號公報
[專利文獻2]國際公開第2004/037885號
本發明係以提供一種在用以封裝覆晶之預 熱時不會硬化，而在封裝覆晶時硬化之可用於先設置型覆晶封裝中之先設置型半導體密封用膜為課題。
本發明係關於藉由具有以下構造而解決上述問題之先設置型半導體密封用膜。
〔1〕一種先設置型半導體密封用膜，其特徵為包含(A)液狀環氧樹脂、(B)熱塑性樹脂、(C)硬化劑、(D)經50至100℃加熱處理之潛在性硬化促進劑及(E)無機填料。
〔2〕如上述〔1〕所記載之先設置型半導體密封用膜，其中，相對於先設置型半導體密封用膜100質量份，(B)成分為10至30質量份。
〔3〕如上述〔1〕所記載之先設置型半導體密封用膜，其中，相對於(A)成分與(B)成分之合計量100質量份，(B)成分為15至65質量份。
〔4〕如上述〔1〕所記載之先設置型半導體密封用膜，其中，相對於先設置型半導體密封用膜100質量份，(D)成分為2至5質量份。
〔5〕如上述〔1〕所記載之先設置型半導體密封用膜，其中，相對於先設置型半導體密封用膜為100質量份，(E)成分為40至70質量份。
〔6〕一種使用上述〔1〕所記載之先設置型半導體密封用膜所製造之半導體裝置。
根據本發明〔1〕，可提供一種在用以封裝覆 晶之預熱時不會硬化，而在封裝覆晶時硬化，而可用於先設置型覆晶封裝之先設置型半導體密封用膜。
根據本發明〔6〕，可得到可以低成本、低能量來封裝先設置型覆晶所製造之半導體裝置。
1、2‧‧‧半導體裝置
10‧‧‧先設置型半導體密封用膜
10A、30A‧‧‧硬化之先設置型半導體密封用膜
11、21、31‧‧‧基板
12、22‧‧‧配線
13、23‧‧‧凸出式接點
14、24、34‧‧‧半導體晶片
20‧‧‧先供給型液狀密封樹脂組成物
20B、20C‧‧‧溢出物
35‧‧‧剪切工具(Shear tool)
第1圖係用於說明使用先供給型液狀密封樹脂組成物之覆晶接合製程中之溢出物現象之截面的模式圖。
第2圖係用於說明使用半導體密封用膜封裝之覆晶之截面的模式圖。
第3圖係表示實施例1所用之(D)成分的DSC測量結果之圖。
第4圖係實施例7之截面之掃描式電子顯微鏡照片。
第5圖係實施例1之截面之掃描式電子顯微鏡照片。
第6圖係比較例1之截面之掃描式電子顯微鏡照片。
第7圖係說明基板與半導體晶片之接合強度的評估方法之模式圖。
本發明之先設置型半導體密封用膜(以下稱為半導體密封用膜)特徵為包含(A)液狀環氧樹脂、(B)熱塑性樹脂、(C)硬化劑、(D)經50至100℃加熱處理之潛在性硬化促進劑及(E)無機填料。
(A)成分可賦予半導體密封用膜硬化性、耐熱性、接合性，並可賦予硬化後之半導體密封用膜耐久性。 (A)成分可列舉為液狀雙酚A型環氧樹脂、液狀雙酚F型環氧樹脂、液狀萘型環氧樹脂、液狀胺基酚型環氧樹脂、液狀聯苯型環氧樹脂、液狀氫化雙酚型環氧樹脂、液狀脂環式環氧樹脂、液狀醇醚型環氧樹脂、液狀環狀脂肪族型環氧樹脂、液狀茀型環氧樹脂等，基於硬化性、耐熱性、接合性、耐久性之觀點，較佳為液狀萘型環氧樹脂、液狀雙酚F型環氧樹脂、液狀雙酚A型環氧樹脂、液狀胺基酚型環氧樹脂、及液狀聯苯型環氧樹脂。再者，基於反應性、硬化密度之觀點，(A)成分之環氧基當量較佳為80至250g/eq。市售品可列舉為新日鐵化學製之雙酚A型環氧樹脂(商品名：YD-128)、新日鐵化學製之雙酚F型環氧樹脂(商品名：YDF870GS)、三菱化學製之胺基酚型環氧樹脂(等級：JER630、JER630LSD)、DIC製之萘型環氧樹脂(商品名：HP4032D)、邁圖高新材料日本公司(Momentive Performance Materials Japan)製(商品名：TSL9906)等。(A)成分可單獨使用亦可併用2種以上該等者。
(B)成分可賦予半導體密封用膜可撓性。(B)成分可列舉為苯氧基樹脂、聚醯亞胺樹脂、聚乙烯樹脂、聚苯乙烯樹脂、聚酯、聚醚、聚醯胺、聚醚酯醯胺，基於減緩硬化後之半導體密封用膜之內部應力之觀點，較佳為苯氧基樹脂。於本文中，苯氧基樹脂係藉由二價酚與環氧氯丙烷(epichlorohydrin，亦稱表氯醇)直接反應之方法、或藉由二價酚之二環氧丙醚與二價酚之加成聚合反應所合成之高分子多羥基聚醚(熱塑性樹脂)，稱為重量平均分子量 10,000以上之高分子。重量平均分子量較佳為10,000至100,000，更佳為40,000至80,000。於本文中，重量平均分子量係使用經由凝膠滲透層析法(GPC)之標準聚苯乙烯之標準曲線作為之值。
二價酚類可列舉為雙酚A、雙酚F、雙酚S、二羥基萘、雙酚D、雙酚E、雙酚Z、雙酚茀、雙甲酚茀、聯苯酚、鄰苯二酚、間苯二酚、氫醌、2,5-二第三丁基氫醌、或溴化雙酚A等鹵化雙酚類；10-(2,5-二羥基苯基)-10-二氫-9-氧雜-10-膦菲-10-氧化物、10-(2,7-二羥基萘基)-10-二氫-9-氧雜-10-膦菲-10-氧化物、二苯基氧膦基氫醌、二苯基氧膦基萘醌、環伸辛基氧膦基-1,4-苯二酚、或環辛烯基氧膦基-1,4-萘二酚等含膦酚類等，苯氧基樹脂可列舉藉由該等二價酚類與環氧氯丙烷直接反應所製造者、或藉由上述二價酚類與該等酚類之二環氧丙醚化合物之加成聚合反應所合成者。(B)成分更佳為雙酚A型苯氧基樹脂、雙酚F型苯氧基樹脂、雙酚A-雙酚F共聚合型苯氧基樹脂等。當(B)成分為苯氧基樹脂時，被認為會減緩硬化後之先設置型半導體密封用膜之內部應力，故半導體晶片-基板間之壓力減緩，又，因半導體晶片-基板間存在(B)成分而提升貼合性。(B)成分之市售品可列舉為新日鐵化學製之苯氧基樹脂(商品名：YP-50S)等。(B)成分可單獨使用亦可併用2種以上該等者。
(C)成分只要係具有(A)成分之硬化能力者即可，(C)成分可列舉為酚系硬化劑、胺系硬化劑、酸酐系 硬化劑，基於反應性、安定性之觀點，較佳為酚系硬化劑。酚系硬化劑可列舉為酚酚醛清漆(phenol novolac)樹脂、甲酚酚醛清漆樹脂(cresol novolac)等，較佳為酚酚醛清漆樹脂。胺系硬化劑可列舉為鏈狀脂肪族胺、環狀脂肪族胺、脂肪芳香族胺、芳香族胺等，較佳為芳香族胺。酸酐系硬化劑可列舉：四氫酞酸酐、六氫酞酸酐、甲基四氫酞酸酐、甲基六氫酞酸酐、甲基納迪克酸酐(methyl nadic anhydride)、氫化甲基納迪克酸酐、三烷基四氫酞酸酐、甲基環己烯四羧酸二酸酐、酞酸酐、苯偏三酸酐(trimellitic anhydride)、焦蜜石酸二酐(pyromellitic dianhydride)、二苯基酮四羧酸二酸酐、乙二醇雙苯偏三酸酐、甘油雙(苯偏三酸酐)單乙酸酯、十二烯琥珀酸酐、脂肪族二鹼基多元酸酐、氯橋酸酐(chlorendic anhydride)、甲基丁烯基四氫酞酸酐、烷化四氫酞酸酐、甲基海米酸酐(methyl himic anhydride)、經烯基置換之琥珀酸酐、戊二酸酐等，較佳為甲基丁烯基四氫酞酸酐。市售品可列舉：DIC製之酚樹脂硬化劑(商品名：KA-1160)、明和化成製之酚硬化劑(商品名：MEH8000、MEH8005)、日本化藥製之胺硬化劑(商品名：Kayahard A-A)、三菱化學製之酸酐(等級：YH306、YH307)、日立化成工業製之3-甲基-六氫酞酸酐或4-甲基-六氫酞酸酐(商品名：HN-5500)等。(C)成分可單獨使用亦可併用2種以上該等者。
藉由(D)成分，可在用以封裝覆晶之預熱時不使半導體密封用膜硬化，而在封裝覆晶時使半導體密封 用膜硬化。於本文中，潛在性硬化促進劑係以胺酯樹脂等為殼(shell)，硬化促進劑為核(core)而微膠囊化者，雖為與環氧樹脂母料化(master batch)者，但基於作業性、硬化速度、保存安定性之觀點，仍然較佳。藉由以50至100℃加熱處理已與環氧樹脂母料化之潛在性硬化促進劑，被認為殼之胺酯樹脂會適度地聚合。當潛在性硬化促進劑之加熱處理溫度未達50℃，則預熱時之安定性、覆晶封裝之連接性會不充足；當潛在性硬化促進劑之加熱處理溫度超過100℃，則會導致環氧樹脂與潛在性硬化促進劑之母料半硬化或硬化。(D)成分之加熱處理溫度較佳為60至100℃，更佳為70至100℃，再更佳為70至90℃。
(D)成分之加熱處理時間較佳為6至72小時。又，(D)成分之加熱處理溫度為50℃時，較佳為48小時以上，(D)成分之加熱處理溫度為100℃時，較佳為48小時以下，更佳為12小時以下。
再者，(D)成分之反應開始溫度較佳為110至150℃，更佳為120至142℃。於本文中，係以DSC(示差掃描熱量測量)測量反應開始溫度。於本文中，反應開始溫度係指(D)成分在半導體密封用膜中，潛在性硬化劑使硬化反應開始之溫度，在DSC中，係觀察(D)成分開始發熱之溫度。
作為潛在性硬化促進劑，基於保存安定性之觀點，較佳為以胺酯樹脂等微膠囊化之咪唑化合物硬化促進劑；基於作業性、硬化速度、保存安定性之點，更佳 為分散於液狀雙酚A型等液狀環氧樹脂中，而經母料化之微膠囊化咪唑化合物硬化促進劑。咪唑硬化劑可列舉：2-甲基咪唑、2-十一基咪唑、2-十七基咪唑、2-乙基-4-甲基咪唑、2-苯基咪唑、2-苯基-4-甲基咪唑、2,4-二胺基-6-[2’-甲基咪唑基-(1’)]乙基-s-三、2-苯基-4,5-二羥基甲基咪唑、2-苯基-4-甲基-5-羥基甲基咪唑、2,3-二氫-1H-吡咯并[1,2-a]苯并咪唑等，而基於硬化速度、作業性、耐濕性之觀點，較佳為2,4-二胺基-6-[2’-甲基咪唑基-(1’)]乙基-s-三、2,4-二胺基-6-[2’-十一基咪唑基-(1)-乙基-s-三、2，4-二胺基-6-[2’-乙基-4-甲基咪唑基-(1’)1-乙基-s-三等。
與環氧樹脂母料化之潛在性硬化促進劑之市售品，可列舉：旭化成E-materials製之微膠囊化咪唑化合物硬化劑(商品名：NOVACURE4982(極厚型)、NOVACURE3932(中厚型)、NOVACURE4921(薄型)、HX3722、HXA3932HP)等，較佳為旭化成E-materials製之微膠囊化咪唑化合物硬化劑(商品名：NOVACURE4982(極厚型))。於本文中，極厚型係膠化溫度為140至150℃之潛在性硬化促進劑，中厚型係膠化溫度為100至110℃之潛在性硬化促進劑，薄型係膠化溫度為70至80℃之潛在性硬化促進劑。膠化溫度係以依照JIS K5600-9-1測量膠化時間未達5分鐘時之溫度。(D)成分可單獨使用亦可併用2種以上該等者。
藉由(E)成分，可調整硬化後之半導體密封用膜之彈性率及熱膨脹係數。(E)成分可列舉為矽酸膠 (colloidal silica)、疏水性氧化矽、細微氧化矽、奈米氧化矽等的氧化矽填料(silica filler)；氮化鋁、氧化鋁、氮化矽、氮化硼，基於泛用性、電子特性等之觀點，較佳為氧化矽填料。再者，(E)成分之平均粒徑(非粒狀時係其平均最大徑)並無特別限定，係0.05至50μm，較佳為使填料均勻分散於半導體密封用膜中。未達0.05μm時，在封裝時半導體密封用膜之黏度會上升，而有流動性惡化之疑慮。若超過50μm，會變得難以使填料均勻存在於半導體密封用膜中，且有難以將半導體與基板之連接之疑慮。(E)成分之平均粒徑更佳為0.1至30μm，再更佳為0.1至5μm。市售品可列舉：ADMATECHS製之氧化矽(製品名：SO-E2，平均粒徑：0.5μm)、DENKA製之氧化矽((商品名：FB-5D，平均粒徑：5μm)、扶桑化學工業製之(製品名：SP03B，平均粒徑：300nm)等。於本文中，(E)成分之平均粒徑係藉由動態光散射型奈米軌跡粒度分析儀測量。(E)成分可單獨使用亦可併用2種以上該等者。
相對於半導體密封用膜100質量份，半導體密封用膜較佳為包含(B)成分7至30質量份，更佳為包含10至30質量份。若7質量份以上，則半導體密封用膜之可撓性變得充足，若為30質量份以下，則半導體密封用膜具有充足的可撓性。若30重量份以上，則半導體密封薄膜容易變脆，而變得難以維持具有可撓性之薄膜狀。
再者，相對於(A)成分與(B)成分之合計量100質量份，半導體密封用膜之(B)成分較佳為15至65質 量份，更佳為15至55質量份。此係因為只要在15質量份以上，則半導體密封用膜之可撓性變得充足，若65質量份以下，則半導體密封用膜具有充足的可撓性。
(C)成分之硬化劑當量較佳為(A)成分之環氧基當量的0.1至1.1倍，未達0.1倍時，與(A)成分之硬化易變得不充足，而接合易變得不充足。另一方面，(C)成分之硬化劑當量超過1.1倍時，與(A)成分之硬化易變得不充足，變得易產生空隙(void)。再者，(C)成分之硬化劑當量較佳為(B)成分之官能基當量的0.1至0.5倍，未達0.1倍時，硬化易變得不充足，超過0.5倍時，硬化後易變得又硬又脆。基於上述，相對於(A)成分之環氧基當量與(B)成分之官能基當量之合計量，(C)成分之硬化劑當量較佳為0.2至1.6倍。於本文中，(C)成分之硬化劑當量是例如，(C)成分為酚系硬化劑時之酚當量、胺系硬化劑時之胺當量、酸酐系硬化劑時之酸酐當量。
為了可在用以封裝覆晶之預熱時不使半導體密封用膜硬化，而在封裝覆晶時使半導體密封用膜硬化，相對於半導體密封用膜為100質量份，(D)成分較佳為2至5質量份。又，潛在性硬化劑在與環氧樹脂母料化時，(D)成分之較佳量理當是計算母料中之潛在性硬化劑的量。
基於硬化後之半導體密封用膜之彈性率與熱膨脹係數之觀點，相對於先設置型半導體密封用膜為100質量份，(E)成分較佳為30至80質量份，更佳為40至70質量份。
於半導體密封用膜，在無損本發明之目的的範圍內，依需要可再調配防止配線或凸出式接點遷移(migration)用之離子捕捉劑、松香系助焊劑、酸酐系、醯肼系、羧酸系等助焊劑；矽烷偶合劑等偶合劑、碳黑等的顏料；染料、消泡劑、抗氧化劑、整平劑、搖變劑(thixotropy)、壓力減緩劑、其他添加劑等。基於隱蔽性之觀點，特佳為添加碳黑。又，基於抑制封裝覆晶時之空隙之觀點，較佳為不含有機溶劑，特別是不含低沸點之有機溶劑。
基於覆晶與基板之間隙、以及半導體晶片之凸出式接點的高度與基板之配線的高度之觀點，半導體密封用膜之厚度較佳為10至100μm。
基於抑制貼合時之空隙、抑制封裝覆晶封時之空隙之觀點，半導體密封用膜之熔融黏度較佳為10,000至40,000PA．s。
於支撐物上塗佈半導體密封用膜形成用組成物，接者使之乾燥，可形成半導體密封用膜。支撐物可列舉為聚對酞酸乙二酯(PET)膜等。
半導體密封用膜形成用組成物係可藉由依需要一邊同時或分別加熱處理(A)成分至(E)成分及其他添加劑等，一邊將之攪拌、熔融、混合、分散而得到。此等混合、攪拌、分散等之裝置並無特別限定，可使用具備攪拌、加熱裝置之擂潰機(mincer)、三輥磨機(triple roll mill)、球磨機(ball mill)、行星式攪拌機(planetary mixer)、珠磨機 (beads mill)等。再者，亦可將該等裝置適當組合而使用。
於支撐物上塗佈半導體密封用膜形成用組成物之方法並無特別限定，但基於薄膜化、控制膜厚之點，較佳為微凹版法、狹縫(slot die)法、刮刀(doctor blade)法。
支撐物上所塗佈之半導體密封用膜形成用組成物之乾燥條件，係可依塗佈厚度等適當設定，例如，可於60至120℃進行1至30分鐘左右。如此所得之半導體密封用膜係未硬化狀態。
第2圖表示用於說明使用半導體密封用膜之覆晶封裝之截面的模式圖。如第2(A)圖所示，首先，準備形成有配線12之基板11。接著，如第2(B)圖所示，於形成有配線12之基板11上設置半導體密封用膜10，預熱之。之後，如第2(C)圖所示，係以對應基板11上之配線12之方式對準半導體晶片14上所形成之凸出式接點13的位置。於本文中，配線12與凸出式接點13係一起於表面形成焊接層。最後，如第2(D)圖所示，使基板11上之配線12與半導體晶片14上之凸出式接點13接觸後，加熱，於基板11上之配線12與半導體晶片14上之凸出式接點13進行焊接接合之同時進行半導體密封用膜之硬化。使半導體密封用膜成為已硬化之先設置型半導體密封用膜10A。
半導體密封用膜之覆晶封裝時之硬化，較佳為於180至300℃進行5至30秒，基於提升生產性之觀點，特佳為於15秒以內使之硬化。
藉此，本發明之先設置型半導體密封用膜在用以封裝覆晶之預熱時不會硬化，而係在封裝覆晶時硬化，故可使用於先設置型覆晶封裝。再者，亦可在封裝後加入加熱步驟，以促進半導體密封薄膜之硬化。
(實施例)
本發明係藉由實施例說明，但本發明並不限定於該等者。又，以下之實施例中，只要未另行限制份、%時，即表示質量份、質量%。
[實施例1至21、比較例1至5、參考例1至2]
以表1至3所示之調配方式，調整半導體密封用膜形成用組成物。混合(A)至(D)成分後，將(E)成分混合於甲基乙酮，得到半導體密封用膜形成用組成物。使用刮刀塗佈所得之半導體密封用膜形成用組成物後，進行乾燥，得到厚度為50μm之半導體密封用膜。再者，表1至3中表示以NETZSCH製之DSC(型號：DSC204 F1 Phoenix)測量之(D)成分之反應開始溫度。又，表3中，使用咪唑替代(D)成分之比較例4、5中，反應開始溫度或活性開始溫度之欄內表示咪唑之活性開始溫度。於本文中，活性開始溫度係指咪唑單體活性化之溫度，以DSC自開始發熱的溫度測量。第3圖係表示實施例1所用之(D)成分的DSC測量結果。第3圖之折線表示基準線。由第3圖可知，實施例1所用之(D)成分之開始發熱溫度為110℃。
先設置時之安定性之評估
為了評估先設置型覆晶封裝中之先設置時之安定性，係以Visco analyser製之VAR100測量半導體密封用膜之最低熔融黏度(初期之最低熔融黏度)。接著，以相同方式測量保持於70℃下3小時後之最低熔融黏度。以下述式求得先設置時之安定性(單位：%)：(先設置時之安定性)=(3小時後之最低熔融黏度)/(初期之最低熔融黏度)×100。設置時之安定若為160%以下，則為良好。表1至表3係表示設置時之安定性之評估結果。
基板上之配線與半導體晶片上之凸出式接點的連接性之評估
準備寬度7mm、長度7mm、厚度125μm之Si晶片，該晶片上形成有544個以50μm為間距(pitch)之30μm的凸出式接點。凸出式接點係焊接加蓋於Cu柱(Cu pillar)之凸出式接點。再者，準備具有對應於矽晶片之凸出式接點圖案之配線、且基板厚度為350μm之環氧玻璃基板(epoxyepoxy glass substrate)。將半導體密封用膜載置前述之具有配線之基板，於70℃進行預熱。在經預熱之基板上的配線之上，使用覆晶接合器，以載重30N，200℃使Si晶片上之凸出式接點與基板上配線接觸1.2秒後，升溫，保持於280℃ 10秒後，冷卻至200℃，自覆晶接合器取出，製作評估樣本。以安捷倫科技股份有限公司(Agilent Technologies)製之萬用電表(型號：HP34401A)測量Si晶片上之凸出式接點與基板上之配線間的電阻值(resistance value)，電阻值未達設計值之1.1倍的情形為「◎」，設計值之1.1倍以上而在測量器之測量範圍的情形為「○」，因在測量器之測量範圍外而無法測量的情形為「×」。於本文中，電阻值之設計值為29Ω。表1至表3係表示基板上之配線與半導體晶片上之凸出式接點的連接性之評估結果(表中記載為連接性)。
第4圖表示實施例7之截面之掃描式電子顯微鏡照片。第5圖表示實施例1之截面之掃描式電子顯微鏡照片。第6圖表示比較例1之截面之掃描式電子顯微鏡照片。第4圖係連接性評估之結果為「◎」的情形，第5圖為「○」的情形，第6圖為「×」的情形。第6圖中，基板上之配線與半導體晶片上之凸出式接點之間殘留有半導體密封用膜。
空隙產生率之評估
以超音波顯微鏡測量為了評估基板上之配線與半導體晶片上之凸出式接點的連接性所製作之評估樣本，進行空隙產生率之評估。以下述式求得空隙產生率(單位：%)：(空隙產生率)=(空隙面積)/(晶片面積)×100。表1至表3係表示空隙產生率之評估結果。
基板與半導體晶片的接合強度之評估
使用為了評估基板上之配線與半導體晶片上之凸出式接點的連接性所製作之評估樣本。第7圖表示說明基板與半導體晶片之接合強度的評估方法之模式圖。準備於150℃乾燥20分鐘之FR-4基板作為基板31，並準備附有 2mm見方的SiN膜之Si晶片作為半導體晶片34。將1mm見方之半導體密封用膜載置於基板31上，於半導體密封用膜上設置(mounting)半導體晶片34。之後，以160℃ 60分鐘使半導體密封用膜硬化，形成硬化之半導體密封用膜30A。使用AIKOH ENGINEERING製之桌上強度實驗器(型號：1605HTP)測量剪切強度(單位：N/mm2)。剪切強度若為3.0N/mm2以上則為良好。表1至表3係表示基板與半導體晶片之剪切強度(表中記載為接合強度)之評估結果。
總結實驗結果，實施例1至21全部的先設置時之安定性、基板上之配線與半導體晶片上之凸出式接點的連接性、空隙產生率、基板與半導體晶片的接合強度之評估結果皆為良好。特別是實施例2至18、20中，基板上之配線與半導體晶片上之凸出式接點的連接性之評估結果係非常良好。相對於此，以40℃加熱處理潛在性硬化促進劑之比較例1的先設置時之安定性與連接性不佳；以110℃加熱處理潛在性硬化促進劑之比較例2，在加熱處理環氧樹脂與潛在性硬化劑之母料時，母料會半硬化，因而無法混合半導體密封用膜形成用組成物。使用未經加熱處理之潛在性硬化促進劑之比較例3，其先設置時之安定性與連接性不佳。參考例1在加熱處理環氧樹脂與潛在性硬化劑之母料時，母料會硬化，因而無法混合半導體密封用膜形成用組成物。使用咪唑1替代(D)成分之比較例4之空隙產生率高。使用咪唑2替代(D)成分之比較例5的基板上之配線與半導體晶片上之凸出式接點的連接性不佳，而導致於先設置時之安定性之評估實驗中便半硬化。使用於50℃經12小時之加熱處理之潛在性硬化劑作為(D)成分之參考例2的先設置時之安定性與連接性不佳。
本發明之先設置型半導體密封用膜在用以封裝覆晶之預熱時不會硬化，而在封裝覆晶時硬化，而可用於先設置型覆晶封裝。因此，藉由使用本發明之先設置型半導體密封用膜，可得到以低成本、低能量封裝先設置型覆晶所製造之半導體裝置。
由於本案的圖式為說明溢出物現象之圖、實施之模式圖、實施例之測量結果、評估方法及照片，不足以代表本案技術特徵，故本案無指定代表圖。

Claims (6)

  1. 一種先設置型半導體密封用膜，其係包含(A)液狀環氧樹脂、(B)熱塑性樹脂、(C)硬化劑、(D)經50至100℃加熱處理之潛在性硬化促進劑及(E)無機填料。
  2. 如申請專利範圍第1項所述之先設置型半導體密封用膜，其中，相對於先設置型半導體密封用膜為100質量份，(B)成分為10至30質量份。
  3. 如申請專利範圍第1項所述之先設置型半導體密封用膜，其中，相對於(A)成分與(B)成分之合計量為100質量份，(B)成分為15至65質量份。
  4. 如申請專利範圍第1項所述之先設置型半導體密封用膜，其中，相對於先設置型半導體密封用膜為100質量份，(D)成分為2至5質量份。
  5. 如申請專利範圍第1項所述之先設置型半導體密封用膜，其中，相對於先設置型半導體密封用膜為100質量份，(E)成分為40至70質量份。
  6. 一種半導體裝置，其係使用申請專利範圍第1項所述之先設置型半導體密封用膜所製造。
TW102132545A 2012-09-13 2013-09-10 先設置型半導體封裝用膜 TWI593768B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012201146A JP6106389B2 (ja) 2012-09-13 2012-09-13 先設置型半導体封止用フィルム

Publications (2)

Publication Number Publication Date
TW201410820A TW201410820A (zh) 2014-03-16
TWI593768B true TWI593768B (zh) 2017-08-01

Family

ID=50612846

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102132545A TWI593768B (zh) 2012-09-13 2013-09-10 先設置型半導體封裝用膜

Country Status (2)

Country Link
JP (1) JP6106389B2 (zh)
TW (1) TWI593768B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105339410B (zh) * 2014-06-04 2019-08-20 日立化成株式会社 膜状环氧树脂组合物、膜状环氧树脂组合物的制造方法和半导体装置的制造方法
US10388583B2 (en) 2014-10-10 2019-08-20 Namics Corporation Thermosetting resin composition and method of producing same
JP6837237B2 (ja) * 2017-05-11 2021-03-03 ナミックス株式会社 ダイボンディング剤
KR102488314B1 (ko) * 2018-12-27 2023-01-13 주식회사 두산 반도체 패키지용 비전도성 접착필름 및 이를 이용하는 반도체 패키지의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200814256A (en) * 2006-08-10 2008-03-16 Sumitomo Bakelite Co Semiconductor package and method for manufacturing the same, sealing resin and semiconductor device
TW201226468A (en) * 2010-11-25 2012-07-01 Asahi Kasei E Materials Corp Epoxy resin and resin composition
CN102666723A (zh) * 2009-11-27 2012-09-12 欧姆龙株式会社 单液性环氧树脂组合物及其利用

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2600536B2 (ja) * 1991-10-02 1997-04-16 日立化成工業株式会社 接着剤組成物の製造方法
JPH0786465A (ja) * 1993-09-16 1995-03-31 Toshiba Corp 半導体封止用エポキシ樹脂組成物
EP1731545A4 (en) * 2004-03-31 2008-11-12 Asahi Kasei Chemicals Corp HARDENERS FOR EPOXY RESIN AND EPOXY RESIN COMPOSITION
JP2012158719A (ja) * 2011-02-02 2012-08-23 Hitachi Chemical Co Ltd 半導体封止充てん用エポキシ樹脂組成物並びにそれを用いた半導体装置及び半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200814256A (en) * 2006-08-10 2008-03-16 Sumitomo Bakelite Co Semiconductor package and method for manufacturing the same, sealing resin and semiconductor device
CN102666723A (zh) * 2009-11-27 2012-09-12 欧姆龙株式会社 单液性环氧树脂组合物及其利用
TW201226468A (en) * 2010-11-25 2012-07-01 Asahi Kasei E Materials Corp Epoxy resin and resin composition

Also Published As

Publication number Publication date
TW201410820A (zh) 2014-03-16
JP2014055245A (ja) 2014-03-27
JP6106389B2 (ja) 2017-03-29

Similar Documents

Publication Publication Date Title
KR101031151B1 (ko) 전자 부품 밀봉용 액상 수지 조성물 및 이것을 이용한 전자 부품 장치
TWI550017B (zh) 高密度互連覆晶用之底部填充料
JP5228426B2 (ja) 電子部品封止用液状樹脂組成物及びこれを用いた電子部品装置
TWI552237B (zh) A semiconductor wafer bonding method, a semiconductor wafer bonding method, a semiconductor device manufacturing method, and a semiconductor device
KR20020038532A (ko) 액상 에폭시 수지 조성물 및 반도체 장치
TWI577771B (zh) An adhesive composition, an adhesive sheet using the adhesive composition, a semiconductor device protection material, and a semiconductor device
JP2011241245A (ja) エポキシ樹脂組成物および硬化物
TW201815954A (zh) 半導體密封用環氧樹脂組成物及半導體裝置
JP4656269B2 (ja) 液状エポキシ樹脂組成物及び半導体装置
JP2015189847A (ja) アンダーフィル材及び該アンダーフィル材により封止する電子部品とその製造方法
TWI593768B (zh) 先設置型半導體封裝用膜
KR20170066424A (ko) 열경화성 수지 조성물 및 그의 제조 방법
JP7167912B2 (ja) 液状封止樹脂組成物、電子部品装置及び電子部品装置の製造方法
JP2014152314A (ja) 液状モールド剤、および液状モールド剤の製造方法
TWI512035B (zh) 液狀環氧樹脂組成物
JP6286959B2 (ja) エポキシ樹脂組成物、電子部品装置及び電子部品装置の製造方法
JP3925803B2 (ja) フリップチップ実装用サイドフィル材及び半導体装置
JP2005105243A (ja) フリップチップ実装用サイドフィル材及び半導体装置
JP2015054952A (ja) エポキシ樹脂組成物、電子部品装置及び電子部品装置の製造方法
JP3674675B2 (ja) フリップチップ型半導体装置用アンダーフィル材
JP3871032B2 (ja) 液状エポキシ樹脂組成物及びフリップチップ型半導体装置
TW202018008A (zh) 液體壓縮成型或封裝組合物
JP4737364B2 (ja) 液状エポキシ樹脂組成物及び半導体装置
TW201439190A (zh) 液狀樹脂組成物、覆晶安裝體及其製造方法
WO2023062877A1 (ja) 液状封止剤、電子部品及びその製造方法、並びに半導体装置