[go: up one dir, main page]

TWI577044B - 半導體裝置與半導體元件 - Google Patents

半導體裝置與半導體元件 Download PDF

Info

Publication number
TWI577044B
TWI577044B TW102105123A TW102105123A TWI577044B TW I577044 B TWI577044 B TW I577044B TW 102105123 A TW102105123 A TW 102105123A TW 102105123 A TW102105123 A TW 102105123A TW I577044 B TWI577044 B TW I577044B
Authority
TW
Taiwan
Prior art keywords
layer
buffer layer
iii
sub
aluminum
Prior art date
Application number
TW102105123A
Other languages
English (en)
Other versions
TW201336108A (zh
Inventor
李鎭宇
夏興國
郭浩中
Original Assignee
晶元光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶元光電股份有限公司 filed Critical 晶元光電股份有限公司
Publication of TW201336108A publication Critical patent/TW201336108A/zh
Application granted granted Critical
Publication of TWI577044B publication Critical patent/TWI577044B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

半導體裝置與半導體元件
本發明係關於半導體製程，更特別關於成長高品質的III-V族化合物層於矽基板上。
半導體積體電路(IC)產業近年來快速成長，而IC材料與設計的技術進步可製備多種IC已符合不同需求。某些IC的製程需形成III-V族化合物層(比如氮化鎵)於基板上。這些IC包括發光二極體(LED)元件、射頻(RF)元件、高電子遷移電晶體(HEMT)元件、以及高功率半導體元件。
習知技術可形成III-V族化合物層於藍寶石基板上，但藍寶石基板價格高昂。因此某些製造商試圖形成III-V族化合物層於較便宜的矽基板上。然而形成III-V族化合物層於矽基板上的現有技術，會因矽基板與III-V族化合物層之間的晶格常數不匹配，導致晶圓缺陷(比如碎裂)或低良率的III-V族化合物層。
如此一來，目前形成III-V族化合物層於矽基板上的方法可應用於特定目的，但無法適用於所有領域。目前亟需新的方法成長高品質的III-V族化合物層於矽基板上，並解決其 缺陷如碎裂。
本發明一實施例提供一種裝置，包括半導體結構。半導體結構包括矽基板、第一緩衝層位於矽基板上，其中第一緩衝層包括III-V族化合物，且III-V族化合物包括第一III族元素與V族元素；第二緩衝層位於第一緩衝層上，其中第二緩衝層包括多個子層，且每一子層包含第一III族元素、第一V族元素、與第二III族元素，且子層中第一III族元素之含量隨著子層與第一緩衝層之距離增加而遞減；以及III-V族化合物基體層位於第二緩衝層上。
本發明另一實施例提供一種半導體元件，包括：矽基板；氮化鋁緩衝層位於矽基板上；複合緩衝層位於氮化鋁緩衝層上，且複合緩衝層包括多個氮化鋁鎵(AlxGa1-xN，0<x<1)子層，其中每一子層各自具有其x值，且任一子層之x值不大於夾設在任一子層與氮化鋁緩衝層之間的其他子層之x值，以及第一III-V族基體層位於複合緩衝層上。
本發明又一實施例提供一種半導體元件的形成方法，包括：清潔矽晶圓；磊晶成長第一緩衝層於矽晶圓上，且第一緩衝層包括氮化鋁材料；磊晶成長第二緩衝層於第一緩衝層上，且第二緩衝層包括多個氮化鋁鎵(AlxGa1-xN，0<x<1)子層，其中每一子層各自具有其x值，且每一子層的x值為子層於第二緩衝層中位置的函數；磊晶成長第一氮化鎵層於第二緩衝層上；磊晶成長第三緩衝層於第一氮化鎵層上；以及磊晶成長 第二氮化鎵層於第三緩衝層上。
20‧‧‧方法
22、24、26、28、30‧‧‧步驟
40‧‧‧矽晶圓
45、80、115、125、135、145、155、205、215、225‧‧‧厚度
50‧‧‧清潔製程
70、100‧‧‧緩衝層
110、120、130、140、150‧‧‧子層
160‧‧‧氮化鋁鎵緩衝層
200、220‧‧‧III-V族化合物層
210‧‧‧應力緩衝層
250‧‧‧發光器具
300‧‧‧LED晶粒
320‧‧‧基板
350‧‧‧擴散蓋
370‧‧‧反射結構
380‧‧‧散熱結構
390‧‧‧鰭片
400‧‧‧發光模組
410‧‧‧底座
420‧‧‧支架
430‧‧‧燈具
440‧‧‧光束
第1圖係本發明多個實施例中，成長高品質之III-V族化合物層之方法的流程圖；第2至5圖係本發明多個實施例中，晶圓於不同製程中的剖視圖；第6圖係本發明多個實施例中，LED發光器具之剖視圖；以及第7圖係本發明多個實施例中，含有第6圖之LED發光器具的發光模組的示意圖。
可以理解的是，本發明提供多個不同實施例或實例，以實施多種實施例中的不同特徵。下述元件與組合的特定實例係用以簡化本發明，僅用以舉例而非侷限本發明。舉例來說，形成第一結構於第二構上的敘述，包括第一與第二結構直接接觸或隔有額外結構的情況。此外，用語如「頂部」、「底部」、「下方」、或「上方」等等，僅是為了描述方便而非限定實施例至任何特定方向。為簡潔起見，可依不同比例任意繪示多種結構。另一方面，本發明之多個實例可重複採用相同標號，但具有相同標號的元件並不必然具有相同的對應關係。
當半導體製程技術持續進步，III-V族化合物被用以製造多種元件，比如發光二極體(LED)元件、射頻(RF)元件、 高電子遷移電晶體(HEMT)元件、以及高功率半導體元件。III-V族化合物材料包括III族元素與V族元素的化合物。舉例來說，III族元素可包含硼、鋁、鎵、銦、與鉈，而V族元素可包含氮、磷、砷、銻、與鉍。
習知的III-V族化合物材料係成長於昂貴的藍寶石基板上。與藍寶石基板相較，矽基板較便宜且應用於半導體元件多年。如此一來，目前需成長III-V族化合物材料於矽基板上的技術。不幸的是，III-V族化合物材料與矽基板之間具有明顯的晶格常數不匹配，進而在兩者之間產生應力，使III-V族化合物層難以成長於矽基板上及/或在製程中碎裂。某些用以解決上述問題的現有方法無法避免缺陷如碎裂，及/或劣化成長於矽基板上之III-V族化合物材料的品質。
下述內容係關於形成高品質的III-V族化合物層於矽基板上，且實質上減少其缺陷。
第1圖係本發明多個實施例中，製備半導體元件之方法20的流程圖。如第1圖所示，方法20之步驟22形成第一緩衝層於矽晶圓上。第一緩衝層包含氮化鋁(AlN)材料。方法20之步驟24形成第二緩衝層於第一緩衝層上。第二緩衝層包含多個氮化鋁鎵(AlxGa1-xN)的子層。每一子層各自具有其x值，而x值介於0至1之間。每一子層的x值為子層於第二緩衝層中位置的函數。方法20之步驟26接著形成第一氮化鎵(GaN)層於第二緩衝層上。方法20之步驟28接著形成第三緩衝層於第一氮化鎵層上。方法20之步驟30接著形成第二氮化鎵層於第三緩衝層 上。
第2至5圖係本發明多個實施例中，半導體晶圓於不同製程中的剖視圖。可以理解的是，為使本發明概念容易理解，已簡化第2至5圖。值得注意的是，在第2至5圖中的製程前、中、及後可插入額外製程，而某些其他製程僅簡述於此。
如第2圖所示，提供矽晶圓40。矽晶圓40亦可稱作矽基板。矽晶圓40具有厚度45。在某些實施例中，厚度45介於約280微米至約1200微米之間。在某些實施例中，厚度45介於約500微米至約1000微米之間。在某些實施例中，矽晶圓40的表面可為矽(111)表面。沿著米勒指數定義的(111)晶面切割矽，即可得矽(111)表面。在實施例中，矽晶圓40採用矽(111)表面的原因，係此種晶面與形成其上的緩衝層之間的晶格常數不匹配最小。若採用其他晶面(比如矽(100)表面)作為表面，則矽表面與緩衝層之間的晶格常數不匹配過大並使製程更加困難。
在進行任何磊晶成長製程於矽晶圓40上前，需先對矽晶圓40進行清潔製程50。清潔製程50可包含兩個步驟。首先，將矽晶圓40置於沸騰的第一化學溶液中。在某些實施例中，第一化學溶液可含硫酸(H2SO4)與雙氧水(H2O2)的混合物，且兩者的混合比例約為3：1(H2SO4：H2O2)。矽晶圓40置於上述沸騰的混合物約10分鐘至20分鐘，以移除矽晶圓40表面上的污染物，並形成薄層的氧化保護層於晶圓表面上。接著將矽晶圓浸入第二化學溶液，以移除矽晶圓40表面上的任何原生氧化 物，並形成氫鈍化物於晶圓上。在某些實施例上，第二化學溶液包括氫氟酸(HF)與水的混合物，且兩者的混合比例約為1：10(HF：H2O)。矽晶圓40浸入上述混合物約10秒至20秒。在進行下述的磊晶成長製程前，先在氫氣下加熱矽晶圓40以移除氫鈍化物。
在清潔製程50完成後，將矽晶圓40置於成長腔室中，再加熱至高溫。成長腔室可為金屬氧化物化學氣向沉積(MOCVD)腔室。在某些實施例中，高溫介於約900℃至約1150℃之間。在此實施例中，加熱製程時將氫氣通入製程腔室約5分鐘至約10分鐘，以移除表面鈍化層(如氫鈍化物)如前述。
如第3圖所示，形成緩衝層70於矽晶圓40上。在某些實施例中，緩衝層70包含氮化鋁(AlN)材料。緩衝層70具有厚度80。在某些實施例中，厚度80小於約100nm，比如介於約50nm至約100nm之間。在某些實施例中，緩衝層70之形成方法為MOCVD製程，係於上述相同的MOCVD腔室中進行。在某些實施例中，MOCVD製程的溫度介於約800℃至約1200℃之間，且製程時間介於約0.5小時至約3小時之間。
如第4圖所示，形成緩衝層100於緩衝層70上。在本發明的多種實施例中，緩衝層100具有梯狀漸變式的鋁組成。進一步來說，緩衝層100包含多個子層，比如圖式中的子層110、120、130、140、及150。每一子層110、120、130、140、及150包含氮化鋁鎵(AlGaN)材料，最靠近緩衝層70的子層110具有最高鋁含量，不過子層110之鋁含量低於緩衝層70。當子 層與緩衝層70之距離越遠，其鋁含量越低。換言之，每一子層的鋁含量均低於其下方之子層的鋁含量。
在某些實施例中，將緩衝層的鋁含量定義為1，子層110之鋁含量介於約0.7至約0.8之間，子層120之鋁含量介於約0.5至約0.6之間，子層130之鋁含量介於約0.38至約0.48之間，子層140之鋁含量介於約0.29至約0.39之間，且子層150之鋁含量介於約0.13至約0.23之間。
另一種描述方式如下：每一子層110、120、130、140、及150含有AlxGa1-xN，x指的是鋁含量，且x大於或等於0並小於或等於1。如此一來，緩衝層70可視作其x值為1，因為緩衝層70不含鎵。子層110之x值介於約0.7至0.8之間，子層120之x值介於約0.5至約0.6之間，子層130之x值介於約0.38至約0.48之間，子層140之x值介於約0.29至約0.39之間，且子層150之x值介於約0.13至約0.23之間。
子層110、120、130、140、及150中梯度漸變的鋁含量，可讓矽晶圓40(或緩衝層70)與形成於緩衝層100上的III-V族化合物層(詳述於後述之第5圖)之間具有良好的晶格常數緩衝性質。由於矽材料與III-V族化合物材料(如氮化鎵)之間的晶格常數極不匹配，實際上無法直接成長III-V族化合物層於矽晶圓上。緩衝層70包含鋁化物與氮化物。與氮化鎵相較，緩衝層70與矽具有較少的熱膨脹係數不合問題與較佳的濕潤性，因此可直接成長於矽晶圓40上。舉例來說，氮化鎵的晶格常數介於3.160Å至3.190Å之間，氮化鋁的晶格常數介於3.11Å 至3.112Å之間，而矽的晶格常數為3.84Å。氮化鎵之熱膨脹係數為5.59×10-6K-1，氮化鋁之熱膨脹係數為4.15×10-6K-1，而矽之熱膨脹係數為2.6×10-6K-1。然而，即使緩衝層70含有氮化物(如實施例中的III-V族化合物層)，緩衝層70與III-V族化合物層之間的晶格常數不匹配、熱膨脹係數不合、與濕潤性問題仍十分顯著。如此一來，直接磊晶成長III-V族化合物層於緩衝層70上的方法，仍然難以實施及/或具有低落的成長品質。
緩衝層100係緩衝層70與III-V族化合物層之間的另一晶格常數緩衝物。由於緩衝層100之子層110、120、130、140、及150各自含有鋁與鎵，其晶格常數將介於緩衝層70(含有鋁)之晶格常數與III-V族化合物層(含有鎵)之晶格常數之間。
此外，每一子層中梯狀漸變的鋁含量，係與子層位置相關的函數，即每一子層與其上及其下之子層之間的晶格常數不匹配較小。舉例來說，緩衝層70之鋁含量為1，而子層110之鋁含量為約0.7至0.8之間。由於緩衝層70與子層110之鋁含量差異小，兩者之間的晶格常數不匹配較不顯著。在另一實施例中，子層140之鋁含量介於約0.29至0.39之間，而子層150之鋁含量介於約0.13至0.23之間。由於子層140與150之鋁含量差異小，兩者之間的晶格常數不匹配較不顯著。子層110、120、130、140、及150中梯度漸變的鋁含量可讓晶格常數變化量較平緩，且兩個接觸的子層之間的晶格常數差異不大。
在某些實施例中，子層110、120、130、140、及150之形成方法為磊晶成長法，係於MOCVD腔室(比如用以成 長緩衝層70的腔室)中進行。若要簡化製程，磊晶成長緩衝層100的子層110、120、130、140、及150之製程溫度可實質上相同。在某些實施例中，成長子層110、120、130、140、及150的磊晶製程溫度介於約800℃至約1200℃之間。
藉由小心通入預定莫耳數的鋁至磊晶成長製程腔室中，可控制磊晶成長層的鋁含量。如此一來，每一成長的的子層具有定量的鋁莫耳數，以確保每一子層具有固定的鋁含量。當要成長新的子層時，只需改變通入磊晶成長製程腔室中的鋁莫耳數。在本發明多個實施例中，為形成新的子層所通入磊晶成長腔室中的鋁莫耳數，低於為形成先前子層所通入的鋁莫耳數。
子層110、120、130、140、及150各自具有預定的厚度115、125、135、145、及155。底部的子層110最接近緩衝層70的厚度115最小，在某些實施例中的厚度115小於約100nm。這是因為緩衝層100中所有子層裏，具有最高鋁含量的子層即子層110。若子層110過厚，則高含量的鋁將使其碎裂與具有高缺陷密度。其他子層的厚度125、135、145、及155均高於子層110之厚度115。在某些實施例中，其他子層之厚度125、135、145、及155大於約100nm且小於約150nm。其他子層之厚度125、135、145、及155可較厚(大於厚度115)的原因在於其鋁含量較低。然而其他子層之厚度125、135、145、及155不可過厚，以避免產生過大應力。此外，厚度125、135、145、及155超過155nm時會造成低結晶品質。
雖然上述實施例中的緩衝層100僅具有五個子層110、120、130、140、及150，但其他實施例中的緩衝層100可具有其他數目的子層。舉例來說，一實施例可形成四個氮化鋁鎵的子層，而其他實施例可形成十個氮化鋁鎵的子層。在某些實施例中，緩衝層100可只包含一個氮化鋁鎵層。氮化鋁鎵層的鋁含量可介於約0.65至約0.85之間，而氮化鋁鎵層的厚度可介於約50nm至約100nm之間。此外，緩衝層100的材料組成不必然為氮化鋁鎵，而可為其他合適的化合物，以降低矽晶圓與形成其上的III-V族化合物層之間的晶格常數不匹配。
在某些實施例中，在形成緩衝層100中最後一個(最上層)子層150後關閉鋁源，但殘留於管線中的鋁仍會滲入磊晶成長腔室，並形成超薄的氮化鋁鎵緩衝層160。在某些實施例中，超薄的氮化鋁鎵緩衝層160的厚度小於約20nm，且其鋁含量小於約0.05。氮化鋁鎵緩衝層160的超低鋁含量可進一步緩衝晶格常數不匹配。氮化鋁鎵緩衝層160亦可視作緩衝層100的一部份。
如第5圖所示，形成III-V族化合物層(亦稱之為III-V族化合物基體層)200於緩衝層100上。在某些實施例中，若有形成氮化鋁鎵緩衝層160，則III-V族化合物層200將形成於氮化鋁鎵緩衝層160上。III-V族化合物層200之形成方法為磊晶成長製程，所用之磊晶成長腔室可與成長緩衝層100之磊晶成長腔室相同。磊晶成長製程的溫度可介於約1000℃至約1200℃之間。在某些實施例中，III-V族化合物層200包含氮化鎵材料。 如前所述，由於緩衝層100具有梯度漸變的鋁含量，接觸III-V化合物層200的子層(比如子層150或氮化鋁鎵緩衝層160)與III-V化合物層200之間的晶格常數不匹配較小。如此一來，III-V族化合物層200可輕易成長並具有較高品質(如結晶結構品質)。
III-V族化合物層200具有厚度205。為了與應力相關的理由，第一次成長的III-V族化合物層200的厚度不宜過厚。在某些實施例中，厚度205介於約0.2微米至約0.5微米之間。在後續內容中，將另外成長較厚的III-V族化合物層於III-V族化合物層200上。
在成長其他III-V族化合物層前，需先形成應力緩衝層210於III-V族化合物層200上。應力緩衝層210之形成方法亦為磊晶成長製程，其製程溫度可小於或等於1200℃。在某些實施例中，應力緩衝層210包含氮化鋁，且其厚度215介於約5nm至約20nm之間。在其他實施例中，應力緩衝層210包含氮化鋁鎵((AlxGa1-xN，0<x<1))/氮化鎵此超晶格材料，且其厚度215小於約100nm。
接著形成較厚的III-V族化合物層(亦稱之為III-V族化合物基體層)220於應力緩衝層210上。III-V族化合物層220之形成方法為磊晶成長製程，所用之磊晶成長腔室可與成長前述層狀結構之磊晶成長腔室相同。磊晶成長製程之溫度可小於約1200℃。在某些實施例中，III-V族化合物層包含氮化鎵材料。III-V族化合物層220具有厚度225。在某些實施例中，厚 度225大於約1.5微米。由於III-V族化合物層200與220具有相同的材料組成與晶格結構，且III-V族化合物層200已先成長於矽晶圓40上，III-V族化合物層220的成長品質(比如結晶結構品質)將優於III-V族化合層物200。應力緩衝層210可幫助釋放應力，因此可成長相當厚的III-V族化合物層220。
藉由III-V族化合物層220，可形成多種微電子元件。舉例來說，LED元件的製備常採用III-V族化合物層。第6圖係本發明某些實施例中，LED為主的發光器具250之剖視圖。發光器具250包含多個LED晶粒300作為光源。
每一LED晶粒300包含兩個掺雜的半導體層，且兩者的導電性不同。在本發明多個實施例中，掺雜的半導體層可為上述的III-V族化合物層220，或以上述製程形成。每一LED晶粒300可含有多重量子井(MQW)層夾設於III-V族化層物層之間。多重量子井層包括主動材料如氮化鎵與氮化銦鎵交錯(或週期性)設置的層狀結構。舉例來說，多重量子井層可具有交錯或週期性排列之多層氮化鎵層與多層氮化銦鎵層。在某些實施例中，多重量子井層包括交錯排列的十層氮化鎵層與十層氮化銦鎵層。發光器具的發光效率取決於多重量子井中層狀結構的厚度與交錯的層數。
當電壓或電荷施加至LED中掺雜的半導體層時，多重量子井層將發出射線如光。多重量子井層發出的光色取決於射線的波長。射線可為可見光如藍光，亦可為不可見光如紫外光。際由調整多重量子井層的材料組成與結構，可調整其放光 的波長及光色。
可以理解的是，每一LED晶粒可包含預應力層與電子阻擋層。預應力層可為掺雜後的材料，以釋放應力並減少多重量子井層中的量子侷限史塔克效應(QSCE)。量子侷限史塔克效應指的是外部電場對量子井的吸收光譜造成的效應。電子阻擋層可為掺雜的氮化鋁鎵材料，其掺質可為鎂。電子阻擋層用以避免電子-電洞載子在多重量子井層中再結合，可改善多重量子井層的量子效率，並減少所需帶寬以外的射線。
在某些實施例中，每一LED晶粒300包括螢光層塗佈其上。螢光層可包含磷光材料及/或螢光材料。螢光層係以濃黏的液態如液膠塗佈於LED晶粒300的表面上。將濃黏的液態固定或硬化後，螢光層即轉為LED封裝的一部份。在特定的LED應用中，螢光層可轉換LED晶粒300發出的光色。舉例來說，螢光層可將LED晶粒300發出的藍光轉換為其他波長的光。藉由改變螢光層之材料組成，可讓LED晶粒300放出的光色達到所需效果。
LED晶粒300係嵌置於基板320上。在某些實施例中，基板320可為金屬芯印刷電路板(MCPCB)，包含金屬基材如鋁(或其合金)。金屬芯印刷電路板亦包含導熱但電性絕緣的介電層於金屬基材上。金屬芯印刷電路板亦包含銅組成的金屬層形成於介電層上。在其他實施例中，基板320可為其他合適的導熱結構。基板320可包含或不包含主動電路，亦可用以建立內連線。
發光器具250包含擴散蓋350。擴散蓋350可覆蓋其下方的LED晶粒300。換言之，LED晶粒300被擴散蓋350與基板320包覆。在某些實施例中，擴散蓋350具有曲面或為曲形。在某些實施例中，曲面實質上為半圓輪廓，使每一LED晶粒300發出的光束接觸擴散蓋350的入射角實質上為直角(或少許差異)。擴散蓋350的曲形可幫助減少LED晶粒300發光的全內反射(TIR)問題。
擴散蓋350之表面可具有特定結構。舉例來說，特定結構的表面可為粗糙化或具有多個微小圖案(比如多邊形或圓形)。特定結構的表面有益於散射LED晶粒300發出的光，使光擴散得更均勻。在某些實施例中，可將含有擴散粒子之擴散層塗佈至擴散蓋350。
在某些實施例中，LED晶粒300與擴散蓋350之間的空間360填有空氣。在其他實施例中，空間360可填有光學等級的矽膠為主之黏結材料(又稱之為光學膠)。此實施例之光學膠可進一步混有螢光粒子，以進一步擴散LED晶粒發出的光。
雖然實施例的圖式中，單一擴散蓋350即可包覆LED晶粒300，但可以理解的是，其他實施例可採用多個擴散蓋。舉例來說，每一LED晶粒300均可由獨立對應的擴散蓋所包覆。
發光器具250包含反射結構370。反射結構370可嵌置於基板320上。在某些實施例中，反射結構為杯狀，此時可稱作反射杯。以上視圖的角度來看，反射結構可360°圍繞LED 晶粒300與擴散蓋350。反射結構370之上視形狀可為圓形、蜂巢六角狀、或其他合適形狀以圍繞擴散蓋350。在某些實施例中，LED晶粒300與擴散蓋350靠近反射結構370之底部。換言之，反射結構370之頂部或上方開口位於LED晶粒300與擴散蓋350之上方。
反射結構370係用以反射穿出擴散蓋350的光。在某些實施例中，反射結構370的內表面塗佈有反射膜，比如鋁、銀、或上述之合金。可以理解的是某些實施例中的反射結構370，其側壁表面可具有特定結構，如同擴散蓋350表面的特定結構。因此反射結構370可進一步散射LED晶粒300所發出的光，以降低發光器具之光輸出的眩光現象，並使光輸出較為人眼所接受。在某些實施例中，反射結構370之側壁為斜向或下窄上寬的形狀，以改善反射結構370之光反射效率。
發光器具250包括散熱結構(又稱之為散熱器)380。散熱結構380經由基板320熱耦合至LED晶粒300。LED晶粒300在操作時會放熱。換言之，散熱結構380連接至基板320，且基板係位於散熱結構380之表面上。散熱結構380可將熱散至環境空氣中。散熱結構380包含導熱材料如金屬材料。散熱結構380之幾何形狀可設計為熟悉的燈泡，以同時將熱由LED晶粒導出。為了增加導熱效率，散熱結構380可具有多個鰭片390突出散熱結構380之主體。鰭片390可加大與環境空氣的表面積並加強散熱。
第7圖係本發明某些實施例中，含有第6圖之發光 器具250的發光模組400之示意圖。發光模組400具有底座410、連接至底座410的支架420、與連接至支架420的燈具430。在某些實施例中，燈具為筒燈(down lamp)或筒燈發光模組。燈具430包含第6圖所述之發光器具250。燈具430可有效的投射光束440。與習知的白熾燈相較，燈具430可具有較長壽命與較佳耐久性。
在本發明的多種實施例中，僅用以解釋高品質III-V族化合物層如何應用於LED元件。在其他實施例中，高品質的III-V族化合物層可應用於製備射頻(RF)元件、高電子遷移電晶體(HEMT)元件、高功率半導體元件、或其他合適的微電子元件。
某些實施例中成長III-V族化合物層的方法，比現有方法具有更多優點。可以理解的是，上述內容不必完全討論所有優點，不同實施例可提供額外優點，且所有實施例並不需符合特定優點。
採用具有梯狀漸變鋁含量的緩衝層之優點，係半導體結構任一點之晶格常數不匹配的程度不會過大。如此一來，可成長高品質的III-V族化合物層於矽晶圓上。舉例來說，一實施例中的缺陷密度可降低至約10E8/cm2。由於梯狀漸變的緩衝層具有多個薄層子層，緩充層的整體厚度足以釋放矽晶圓與III-V族化合物層之間的應力。III-V族化合物層可成長為厚層(比如大於2微米)。本發明的另一優點為多種層狀結構可成長於相同的磊晶腔室，可減少製程複雜度並降低製造成本。
本發明之一實施例關於一種裝置，其包括半導體結構。半導體結構包括矽基板、第一緩衝層位於矽基板上，其中第一緩衝層包括III-V族化合物，且III-V族化合物包括第一III族元素與V族元素；第二緩衝層位於第一緩衝層上，其中第二緩衝層包括多個子層，且每一子層包含第一III族元素、第一V族元素、與第二III族元素，且子層中第一III族元素之含量隨著子層與第一緩衝層之距離增加而遞減；以及III-V族化合物基體層位於第二緩衝層上。
在某些實施例中的裝置，第一III族元素為鋁，且每一子層各自具有固定的鋁含量，且每一子層中的鋁含量不同。
在某些實施例中的裝置，第一緩衝層包括氮化鋁；第二緩衝層之每一子層包括氮化鋁鎵(AlxGa1-xN，0<x<1)；以及III-V族化合物基體層包括氮化鎵。
在某些實施例中的裝置，III-V族化合物基體層為第一III-V族化合物基體層，且半導體結構更包括：第三緩衝層位於第一III-V族化合物基體層上；以及第二III-V族化合物基體層位於第三緩衝層上。
在某些實施例中的裝置，第三緩衝層包括氮化鋁或氮化鋁鎵(AlxGa1-xN，0<x<1)/氮化鎵；以及第一III-V族化合物基體層與第二III-V族化合物基體層各自包含氮化鎵。
在某些實施例中的裝置，第二III-V族化合物基體層之厚度實質上大於第一III-V族化合物基體層之厚度，且第二 III-V族化合物基體層之結晶結構品質實質上優於第一III-V族化合物基體層之結晶結構品質。
在某些實施例中的裝置，第一緩衝層之厚度小於約100nm；第二緩衝層的每一子層之厚度小於約150nm；第一III-V族化合物基體層之厚度介於約0.2微米至約0.5微米之間；第三緩衝層之厚度小於約100nm；以及第二III-V族化合物基體層之厚度大於約1.5微米。
在某些實施例中的裝置，最靠近第一緩衝層之子層的厚度小於約100nm，而其他每一子層的厚度大於約100nm且小於約150nm。
在某些實施例中的裝置，半導體結構係發光二極體(LED)、射頻(RF)元件、高電子遷移電晶體(HEMT)元件、或高功率半導體元件的一部份。
在某些實施例中，上述裝置更包括發光模組以實施發光二極體。
本發明之另一實施例關於半導體元件。半導體元件包括：矽基板；氮化鋁緩衝層位於矽基板上；複合緩衝層位於氮化鋁緩衝層上，且複合緩衝層包括多個氮化鋁鎵(AlxGa1-xN，0<x<1)子層，其中每一子層各自具有其x值，且任一子層之x值不大於夾設在任一子層與氮化鋁緩衝層之間的其他子層之x值，以及第一III-V族基體層位於複合緩衝層上。
在某些實施例中，半導體元件更包括：插置層位於第一III-V族基體層上；以及第二III-V族基體層位於插置層 上。
在某些實施例中的半導體元件，第一III-V族基體層與第二III-V族基體層各自包括氮化鎵，且插置層包括氮化鋁或氮化鋁鎵(AlxGa1-xN，0<x<1)/氮化鎵。
在某些實施例中的半導體元件，第一III-V族基體層之厚度介於約0.2微米至約0.5微米之間；插置層之厚度小於約100nm；以及第二III-V族基體層之厚度大於約1.5微米。
在某些實施例中的半導體元件，氮化鋁緩衝層之厚度小於約100nm；最靠近氮化鋁緩衝層的子層之厚度小於約100nm；以及其他每一子層之厚度介於約100nm至約150nm之間。
本發明又一實施例為半導體元件的形成方法，包括：清潔矽晶圓；磊晶成長第一緩衝層於矽晶圓上，且第一緩衝層包括氮化鋁材料；磊晶成長第二緩衝層於第一緩衝層上，且第二緩衝層包括多個氮化鋁鎵(AlxGa1-xN，0<x<1)子層，其中每一子層各自具有其x值，且每一子層的x值為子層於第二緩衝層中位置的函數；磊晶成長第一氮化鎵層於第二緩衝層上；磊晶成長第三緩衝層於第一氮化鎵層上；以及磊晶成長第二氮化鎵層於第三緩衝層上。
在某些實施例中的方法，靠近第一緩衝層之子層的x值，大於或等於遠離第一緩衝層之子層的x值。
在某些實施例中的方法，清潔矽晶圓之步驟包括將矽晶圓置於沸騰的硫酸與雙氧水的混合物中，接著將矽晶圓 浸入氫氟酸中；以及所有的磊晶成長步驟均於相同的磊晶成長製程腔室中進行。
在某些實施例中的方法，第一緩衝層之厚度小於約100nm；最靠近第一緩衝層的子層之厚度小於約100nm；最靠近氮化鋁緩衝層的子層以外的其他子層之厚度介於約100nm至約150nm之間；第一氮化鎵層之厚度介於約0.2微米至約0.5微米之間；第三緩衝層之厚度小於約100nm；以及第二氮化鎵層之厚度大於約1.5微米。
在某些實施例中的方法，第二氮化鎵層係用以製備電子元件，其中電子元件包括發光二極體(LED)、射頻(RF)元件、高電子遷移電晶體(HEMT)元件、或高功率半導體元件。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
40‧‧‧矽晶圓
45、80、115、125、135、145、155、205、215、225‧‧‧厚度
70、100‧‧‧緩衝層
110、120、130、140、150‧‧‧子層
160‧‧‧氮化鋁鎵緩衝層
200、220‧‧‧III-V族化合物層
210‧‧‧應力緩衝層

Claims (10)

  1. 一種半導體裝置，包括：一半導體結構，包括：一矽基板；一第一緩衝層直接位於該矽基板上，其中該第一緩衝層係氮化鋁；一第二緩衝層直接位於該第一緩衝層上，其中該第二緩衝層包括多個相鄰的子層，且每一子層包含一第一III族元素、一V族元素、與一第二III族元素，該些子層中該第一III族元素之含量隨著該些子層與該第一緩衝層之距離增加而遞減，且最靠近該第一緩衝層的子層的厚度小於其他每一該些子層的厚度；以及一III-V族化合物基體層位於該第二緩衝層上，其中該第一III族元素為鋁，且每一該些子層各自具有固定的鋁含量，且每一該些子層中的鋁含量不同。
  2. 如申請專利範圍第1項所述之半導體裝置，其中：該第二緩衝層之每一該些子層包括氮化鋁鎵(AlxGa1-xN，0<x<1)；以及該III-V族化合物基體層包括氮化鎵。
  3. 如申請專利範圍第1項所述之半導體裝置，其中該III-V族化合物基體層為一第一III-V族化合物基體層，且該半導體結構更包括：一第三緩衝層位於該第一III-V族化合物基體層上；以及一第二III-V族化合物基體層位於該第三緩衝層上。
  4. 如申請專利範圍第1項所述之半導體裝置，其中最靠近該第一緩衝層之該子層的厚度小於約100nm。
  5. 如申請專利範圍第1項所述之半導體裝置，其中其他每一該些子層的厚度大於約100nm。
  6. 一種半導體元件，包括：一矽基板；一氮化鋁緩衝層直接位於該矽基板上；一複合緩衝層直接位於該氮化鋁緩衝層上，且該複合緩衝層包括多個相鄰的氮化鋁鎵(AlxGa1-xN，0<x<1)子層，其中每一子層各自具有其x值，任一子層之x值不大於夾設在任一子層與氮化鋁緩衝層之間的其他子層之x值，且最靠近該氮化鋁緩衝層的子層的厚度小於其他每一該些子層的厚度；以及一第一III-V族基體層位於該複合緩衝層上；其中每一該些子層中的鋁含量不同。
  7. 如申請專利範圍第6項所述之半導體元件，更包括：一插置層位於該第一III-V族基體層上；以及一第二III-V族基體層位於該插置層上。
  8. 如申請專利範圍第7項所述之半導體元件，其中：該第一III-V族基體層與該第二III-V族基體層各自包括氮化鎵；以及該插置層包括氮化鋁或氮化鋁鎵(AlxGa1-xN，0<x<1)/氮化鎵。
  9. 如申請專利範圍第6項所述之半導體元件，其中最靠近該氮 化鋁緩衝層之該子層的厚度小於約100nm。
  10. 如申請專利範圍第6項所述之半導體元件，其中其他每一該些子層的厚度大於約100nm。
TW102105123A 2012-02-17 2013-02-08 半導體裝置與半導體元件 TWI577044B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/398,954 US9691855B2 (en) 2012-02-17 2012-02-17 Method of growing a high quality III-V compound layer on a silicon substrate

Publications (2)

Publication Number Publication Date
TW201336108A TW201336108A (zh) 2013-09-01
TWI577044B true TWI577044B (zh) 2017-04-01

Family

ID=48962659

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102105123A TWI577044B (zh) 2012-02-17 2013-02-08 半導體裝置與半導體元件

Country Status (3)

Country Link
US (2) US9691855B2 (zh)
CN (2) CN103258844B (zh)
TW (1) TWI577044B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140022136A (ko) * 2012-08-13 2014-02-24 삼성전자주식회사 반도체 발광소자
JP6002508B2 (ja) * 2012-09-03 2016-10-05 住友化学株式会社 窒化物半導体ウェハ
US9099593B2 (en) * 2012-09-14 2015-08-04 Tsmc Solid State Lighting Ltd. III-V group compound devices with improved efficiency and droop rate
GB2519338A (en) * 2013-10-17 2015-04-22 Nanogan Ltd Crack-free gallium nitride materials
CN103646961B (zh) * 2013-11-19 2017-02-22 中国电子科技集团公司第五十五研究所 含高阻寄生导电层的硅基iii族氮化物薄膜及生长方法
CN103633134B (zh) * 2013-12-12 2016-09-14 中山大学 一种厚膜高阻氮化物半导体外延结构及其生长方法
CN104733510A (zh) * 2013-12-20 2015-06-24 晶能光电（江西）有限公司 一种半绝缘GaN外延结构
GB2522407A (en) * 2014-01-13 2015-07-29 Seren Photonics Ltd Semiconductor devices and fabrication methods
CN104037284B (zh) * 2014-06-10 2016-11-02 广州市众拓光电科技有限公司 一种生长在Si衬底上的GaN薄膜及其制备方法
CN104037288B (zh) * 2014-06-10 2018-02-16 广州市众拓光电科技有限公司 一种生长在Si衬底上的LED外延片及其制备方法
CN104141171B (zh) * 2014-07-16 2016-09-28 中国科学院半导体研究所 一种GaN复合薄膜及在Si衬底上形成GaN复合薄膜的方法
US10312358B2 (en) 2014-10-02 2019-06-04 University Of Florida Research Foundation, Incorporated High electron mobility transistors with improved heat dissipation
CN105720088B (zh) * 2014-12-03 2018-08-17 大连芯冠科技有限公司 硅基氮化镓外延结构及其制造方法
TWI566430B (zh) 2015-05-06 2017-01-11 嘉晶電子股份有限公司 氮化物半導體結構
CN105070805B (zh) * 2015-08-17 2020-09-08 晶能光电（常州）有限公司 一种硅基氮化物紫外led外延结构及其实现方法
TW201718930A (zh) * 2015-09-04 2017-06-01 南洋理工大學 具有經減低之線差排密度的基材之製造方法
CN105304774B (zh) * 2015-11-03 2017-12-29 湘能华磊光电股份有限公司 一种led外延层生长方法
TWI602248B (zh) * 2016-08-31 2017-10-11 聯鈞光電股份有限公司 氮化物半導體結構
CN108400087A (zh) * 2017-02-08 2018-08-14 英诺赛科（珠海）科技有限公司 一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件
TWI762467B (zh) * 2017-02-22 2022-05-01 晶元光電股份有限公司 氮化物半導體磊晶疊層結構及其功率元件
US10573516B2 (en) * 2017-12-06 2020-02-25 QROMIS, Inc. Methods for integrated devices on an engineered substrate
CN108400183A (zh) * 2018-02-28 2018-08-14 华南理工大学 一种Si衬底上AlGaN基金属-半导体-金属型紫外探测器及其制备方法
CN109830535B (zh) * 2018-11-23 2021-04-16 厦门市三安集成电路有限公司 具有纳米台阶递变层的高阻氮化镓基缓冲层及制备方法
WO2019228424A1 (zh) * 2018-05-30 2019-12-05 厦门市三安集成电路有限公司 GaN基外延结构及其制备方法
CN109346532A (zh) * 2018-09-26 2019-02-15 深圳市晶相技术有限公司 半导体器件及其制作方法
CN109638117B (zh) * 2018-11-29 2021-06-11 华灿光电（浙江）有限公司 一种AlN模板、外延片结构及制造方法
US11688825B2 (en) 2019-01-31 2023-06-27 Industrial Technology Research Institute Composite substrate and light-emitting diode
CN119433471A (zh) * 2019-09-20 2025-02-14 深圳市晶相技术有限公司 一种半导体设备的使用方法
CN110643934A (zh) * 2019-09-20 2020-01-03 深圳市晶相技术有限公司 一种半导体设备
TWI733574B (zh) * 2020-08-31 2021-07-11 財團法人工業技術研究院 複合式基板與發光二極體
CN112331746A (zh) * 2020-11-09 2021-02-05 辽宁百思特达半导体科技有限公司 一种氮化镓射频器件的外延制备方法
CN112736171A (zh) * 2020-12-31 2021-04-30 晶能光电（江西）有限公司 硅衬底GaN基LED及其制备方法
CN113921376A (zh) * 2021-08-30 2022-01-11 西安电子科技大学 一种硅基GaN薄膜及其外延生长方法
CN118077056A (zh) * 2022-05-12 2024-05-24 英诺赛科(苏州)半导体有限公司 基于氮化物的半导体器件及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274560A (ja) * 1998-03-23 1999-10-08 Sanyo Electric Co Ltd 半導体素子およびその製造方法
JP2000277441A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 半導体構造とそれを備えた半導体素子及び結晶成長方法
JP2001296717A (ja) * 2000-04-13 2001-10-26 Fuji Xerox Co Ltd 画像出力装置
JP2007088426A (ja) * 2005-08-25 2007-04-05 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2007221001A (ja) * 2006-02-17 2007-08-30 Furukawa Electric Co Ltd:The 半導体素子
US20100244096A1 (en) * 2009-03-26 2010-09-30 Sanken Electric Co., Ltd. Semiconductor device
EP2525417A2 (en) * 2011-05-16 2012-11-21 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3848548B2 (ja) * 2001-07-04 2006-11-22 シャープ株式会社 電界効果型トランジスタ
JP2008157276A (ja) * 2006-12-20 2008-07-10 Toyota Motor Corp 可変容量型流体圧ポンプモータ式変速機の制御装置
JP4592742B2 (ja) * 2007-12-27 2010-12-08 Ｄｏｗａエレクトロニクス株式会社 半導体材料、半導体材料の製造方法及び半導体素子
CN101515543B (zh) * 2008-02-20 2010-08-25 中国科学院半导体研究所 在硅衬底上生长的氮化镓薄膜结构及其生长方法
JP5412093B2 (ja) * 2008-11-20 2014-02-12 サンケン電気株式会社 半導体ウェハ製造方法及び半導体装置製造方法
KR20110120019A (ko) * 2010-04-28 2011-11-03 삼성전자주식회사 반도체 소자
US8629531B2 (en) * 2011-02-18 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method to reduce wafer warp for gallium nitride on silicon wafer
KR101855063B1 (ko) * 2011-06-24 2018-05-04 엘지이노텍 주식회사 발광 소자
US20130020049A1 (en) * 2011-07-18 2013-01-24 Architectural Applications P.C. Architectural heat and moisture exchange
US9165766B2 (en) * 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274560A (ja) * 1998-03-23 1999-10-08 Sanyo Electric Co Ltd 半導体素子およびその製造方法
JP2000277441A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 半導体構造とそれを備えた半導体素子及び結晶成長方法
JP2001296717A (ja) * 2000-04-13 2001-10-26 Fuji Xerox Co Ltd 画像出力装置
JP2007088426A (ja) * 2005-08-25 2007-04-05 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2007221001A (ja) * 2006-02-17 2007-08-30 Furukawa Electric Co Ltd:The 半導体素子
US20100244096A1 (en) * 2009-03-26 2010-09-30 Sanken Electric Co., Ltd. Semiconductor device
EP2525417A2 (en) * 2011-05-16 2012-11-21 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer

Also Published As

Publication number Publication date
TW201336108A (zh) 2013-09-01
US20130214281A1 (en) 2013-08-22
US9691855B2 (en) 2017-06-27
CN106298474A (zh) 2017-01-04
US20170294301A1 (en) 2017-10-12
CN103258844B (zh) 2016-09-28
CN103258844A (zh) 2013-08-21

Similar Documents

Publication Publication Date Title
TWI577044B (zh) 半導體裝置與半導體元件
CN101933166B (zh) 无引线接合的晶圆级发光二极管
TWI427817B (zh) 發光裝置封裝及其製造方法
CN103996782B (zh) 发光器件封装件及其制造方法
JP5752855B2 (ja) 発光装置の製造方法
CN103578926B (zh) 半导体缓冲结构、半导体器件和制造半导体器件的方法
US8981534B2 (en) Pre-cutting a back side of a silicon substrate for growing better III-V group compound layer on a front side of the substrate
US20150055671A1 (en) Photonic devices with embedded hole injection layer to improve efficiency and droop rate
JP5856293B2 (ja) 発光装置およびその製造方法
TWI557938B (zh) 元件與發光二極體與其製作方法
KR20160022463A (ko) 반도체 발광소자
TWI420699B (zh) 具有縱向結構的發光器件及其製造方法
TWI559569B (zh) 光學裝置及照明設備
TWI425665B (zh) Led基板之製造方法、led基板及白光led構造
KR102075988B1 (ko) 반도체 발광소자 제조방법
KR20150051819A (ko) 질화물 반도체 디바이스의 제조 방법
KR101241331B1 (ko) 질화물계 발광 소자 및 그 제조방법
KR101115533B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR100730752B1 (ko) 초격자층을 갖는 화합물 반도체, 이를 이용한 발광 다이오드 및 이의 제조 방법
KR100683446B1 (ko) 요철 버퍼층을 갖는 발광소자 및 그 제조방법
KR102432588B1 (ko) 발광소자
KR102346719B1 (ko) 발광소자
KR101562928B1 (ko) 발광 다이오드 및 그 제조방법
KR101244298B1 (ko) 열처리를 이용하는 발광 다이오드의 제조방법 및 이를 이용하여 형성된 발광 다이오드