JPH11274560A - 半導体素子およびその製造方法 - Google Patents
半導体素子およびその製造方法Info
- Publication number
- JPH11274560A JPH11274560A JP7417998A JP7417998A JPH11274560A JP H11274560 A JPH11274560 A JP H11274560A JP 7417998 A JP7417998 A JP 7417998A JP 7417998 A JP7417998 A JP 7417998A JP H11274560 A JPH11274560 A JP H11274560A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buffer layer
- thickness
- gan
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 信頼性の高い３族窒化物半導体を用いた半導
体素子を提供すると同時に、前記半導体素子を再現性よ
く提供する。 【構成】 基板１上に３族窒化物半導体からなる能動素
子領域を備えた半導体素子であって、該基板１と該能動
素子領域との間に、多層構造を有するバッファ層２を備
えたことを特徴とする。
体素子を提供すると同時に、前記半導体素子を再現性よ
く提供する。 【構成】 基板１上に３族窒化物半導体からなる能動素
子領域を備えた半導体素子であって、該基板１と該能動
素子領域との間に、多層構造を有するバッファ層２を備
えたことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、３族窒化物半導体
を用いた受光・発光素子あるいは電子素子に関する。
を用いた受光・発光素子あるいは電子素子に関する。
【０００２】
【従来の技術】ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、Ａｌ
ＧａＩｎＮ等の３族窒化物半導体を用いた半導体素子
は、可視から紫外にわたる領域の光に対する受光・発光
素子として、また高温下で使用する耐環境電子素子ある
いは移動体通信等で使用する高周波ハイパワー電子素子
としての応用が期待されている。
ＧａＩｎＮ等の３族窒化物半導体を用いた半導体素子
は、可視から紫外にわたる領域の光に対する受光・発光
素子として、また高温下で使用する耐環境電子素子ある
いは移動体通信等で使用する高周波ハイパワー電子素子
としての応用が期待されている。
【０００３】通常、これらの３族窒化物半導体素子は、
３族窒化物半導体と格子定数の大きく異なるサファイア
や炭化珪素等の材料からなる基板上に、有機金属気相成
長（ＭＯＶＰＥ）法や分子線エピタキシャル成長（ＭＢ
Ｅ）法によりヘテロエピタキシャル成長させて形成した
３族窒化物半導体から構成される能動素子領域を有して
いる。このような格子定数の大きく異なる基板上への３
族窒化物半導体のエピタキシャル成長において、実用レ
ベルの結晶欠陥の少ない３族窒化物半導体を得る方法と
して、従来、例えば、特開平２−２２９４７６号に報告
されているように、サファイア基板上に、例えば６００
℃の低温で単層のＡｌＮからなるバッファ層を成長した
後に、例えば１１５０℃の高温でＧａＮを結晶成長する
方法が知られている。また、ジャパニーズ ジャーナル
オブ アプライド フィジクス、３０巻、Ｌ１７０５
頁には、前記バッファ層として、４５０〜６００℃で低
温成長した単層のＧａＮを用いる方法が示されている。
３族窒化物半導体と格子定数の大きく異なるサファイア
や炭化珪素等の材料からなる基板上に、有機金属気相成
長（ＭＯＶＰＥ）法や分子線エピタキシャル成長（ＭＢ
Ｅ）法によりヘテロエピタキシャル成長させて形成した
３族窒化物半導体から構成される能動素子領域を有して
いる。このような格子定数の大きく異なる基板上への３
族窒化物半導体のエピタキシャル成長において、実用レ
ベルの結晶欠陥の少ない３族窒化物半導体を得る方法と
して、従来、例えば、特開平２−２２９４７６号に報告
されているように、サファイア基板上に、例えば６００
℃の低温で単層のＡｌＮからなるバッファ層を成長した
後に、例えば１１５０℃の高温でＧａＮを結晶成長する
方法が知られている。また、ジャパニーズ ジャーナル
オブ アプライド フィジクス、３０巻、Ｌ１７０５
頁には、前記バッファ層として、４５０〜６００℃で低
温成長した単層のＧａＮを用いる方法が示されている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
方法により結晶成長した３族窒化物半導体には未だに大
量の結晶欠陥が存在し、３族窒化物半導体素子の性能を
劣化させる。したがって、結晶欠陥等を低減した性能の
高い３族窒化物半導体素子を得る素子構造とその製造方
法の開発が望まれる。
方法により結晶成長した３族窒化物半導体には未だに大
量の結晶欠陥が存在し、３族窒化物半導体素子の性能を
劣化させる。したがって、結晶欠陥等を低減した性能の
高い３族窒化物半導体素子を得る素子構造とその製造方
法の開発が望まれる。
【０００５】また、サファイア基板上にＭＯＶＰＥ法に
よりＧａＮをエピタキシャル成長する際に、単層のＡｌ
Ｎバッファ層を用いた場合、バッファ層の層厚が１２ｎ
ｍより厚くなるにつれ、ＧａＮ中の結晶欠陥が増加す
る。一方、バッファ層の層厚が１０ｎｍより薄くなるに
つれ、ＧａＮの成長表面の平坦性が悪化する。斯かるＧ
ａＮ中の結晶欠陥の増加、あるいは成長表面の平坦性の
悪化は、半導体素子の性能を劣化させるので、良好な素
子特性を得るためには、ＡｌＮバッファ層の層厚を１０
〜１２ｎｍの範囲内に精度良く制御する必要がある。
よりＧａＮをエピタキシャル成長する際に、単層のＡｌ
Ｎバッファ層を用いた場合、バッファ層の層厚が１２ｎ
ｍより厚くなるにつれ、ＧａＮ中の結晶欠陥が増加す
る。一方、バッファ層の層厚が１０ｎｍより薄くなるに
つれ、ＧａＮの成長表面の平坦性が悪化する。斯かるＧ
ａＮ中の結晶欠陥の増加、あるいは成長表面の平坦性の
悪化は、半導体素子の性能を劣化させるので、良好な素
子特性を得るためには、ＡｌＮバッファ層の層厚を１０
〜１２ｎｍの範囲内に精度良く制御する必要がある。
【０００６】このように、３族窒化物半導体の結晶性
は、バッファ層の層厚、組成等の影響を敏感に受けやす
い。したがって、良好な結晶性を有する３族窒化物半導
体を得るためには、バッファ層の厳密な層厚、組成等の
制御が必要である。
は、バッファ層の層厚、組成等の影響を敏感に受けやす
い。したがって、良好な結晶性を有する３族窒化物半導
体を得るためには、バッファ層の厳密な層厚、組成等の
制御が必要である。
【０００７】しかしながら、結晶成長装置の反応管内部
や基板のサセプタへの反応生成物の付着により、原料ガ
スの流れや基板温度に経時変化が生じ、結晶成長速度が
変化する。このため、バッファ層の層厚を厳密に制御す
ることは極めて難しく、このバッファ層の層厚の最適値
からのずれにより３族窒化物半導体中に欠陥の増大や成
長表面の凹凸が発生し、素子の性能を劣化させる原因と
なる結晶欠陥等の少ない信頼性の高い３族窒化物半導体
素子を再現性よく得ることは困難であった。また、バッ
ファ層の層厚には基板面内の約４０％の部分で２０〜３
０％の不均一性が存在するため、基板面内で３族窒化物
半導体の特性の差が大きく、製造歩留まりを低下させ
る。
や基板のサセプタへの反応生成物の付着により、原料ガ
スの流れや基板温度に経時変化が生じ、結晶成長速度が
変化する。このため、バッファ層の層厚を厳密に制御す
ることは極めて難しく、このバッファ層の層厚の最適値
からのずれにより３族窒化物半導体中に欠陥の増大や成
長表面の凹凸が発生し、素子の性能を劣化させる原因と
なる結晶欠陥等の少ない信頼性の高い３族窒化物半導体
素子を再現性よく得ることは困難であった。また、バッ
ファ層の層厚には基板面内の約４０％の部分で２０〜３
０％の不均一性が存在するため、基板面内で３族窒化物
半導体の特性の差が大きく、製造歩留まりを低下させ
る。
【０００８】したがって、結晶欠陥が少なく表面の平坦
な３族窒化物半導体を用いた半導体素子を再現性よく得
る素子構造とその製造方法の開発が望まれる。
な３族窒化物半導体を用いた半導体素子を再現性よく得
る素子構造とその製造方法の開発が望まれる。
【０００９】本発明の課題は、性能を劣化させる原因と
なる結晶欠陥が少なく表面の平坦な信頼性の高い３族窒
化物半導体を用いた半導体素子を提供すると同時に、前
記半導体素子を再現性よく提供することにある。
なる結晶欠陥が少なく表面の平坦な信頼性の高い３族窒
化物半導体を用いた半導体素子を提供すると同時に、前
記半導体素子を再現性よく提供することにある。
【００１０】本発明の他の課題は、性能を劣化させる原
因となる結晶欠陥が少なく表面の平坦な信頼性の高い３
族窒化物半導体を用いた半導体素子の製造方法を提供す
ると同時に、前記半導体素子の再現性のよい製造方法を
提供することにある。
因となる結晶欠陥が少なく表面の平坦な信頼性の高い３
族窒化物半導体を用いた半導体素子の製造方法を提供す
ると同時に、前記半導体素子の再現性のよい製造方法を
提供することにある。
【００１１】
【課題を解決するための手段】斯かる課題を解決するた
めに、本願の半導体素子は、基板上に３族窒化物半導体
からなる能動素子領域を備えた半導体素子であって、該
基板と該能動素子領域との間に、多層構造を有するバッ
ファ層を備えたことを特徴とする。
めに、本願の半導体素子は、基板上に３族窒化物半導体
からなる能動素子領域を備えた半導体素子であって、該
基板と該能動素子領域との間に、多層構造を有するバッ
ファ層を備えたことを特徴とする。
【００１２】また、前記バッファ層が、島状の層を含む
ことを特徴とする。
ことを特徴とする。
【００１３】さらに、前記バッファ層の最上層は、該バ
ッファ層を構成する各層のなかで、前記３族窒化物半導
体に最も近い格子定数を有する物質からなる層であるこ
とを特徴とする。
ッファ層を構成する各層のなかで、前記３族窒化物半導
体に最も近い格子定数を有する物質からなる層であるこ
とを特徴とする。
【００１４】加えて、前記バッファ層を構成する各層
は、前記基板側から前記３族窒化物半導体側へ、前記３
族窒化物半導体と前記各層を構成する物質との格子定数
差が小さくなる順序で積層されていることを特徴とす
る。
は、前記基板側から前記３族窒化物半導体側へ、前記３
族窒化物半導体と前記各層を構成する物質との格子定数
差が小さくなる順序で積層されていることを特徴とす
る。
【００１５】また、前記バッファ層は、少なくとも１つ
の窒化物の層を含むことを特徴とする。
の窒化物の層を含むことを特徴とする。
【００１６】さらには、前記バッファ層は、組成の異な
る複数の窒化物の層を含むことを特徴とする。
る複数の窒化物の層を含むことを特徴とする。
【００１７】さらには、前記窒化物が、Ｂ、Ａｌ、Ｇ
ａ、Ｉｎから選択される１もしくは複数の元素の窒化物
であることを特徴とする。
ａ、Ｉｎから選択される１もしくは複数の元素の窒化物
であることを特徴とする。
【００１８】また、基板上に３族窒化物半導体からなる
能動素子領域を形成した半導体素子の製造方法におい
て、該基板と該能動素子領域との間に多層構造を有する
バッファ層を、前記能動素子領域を形成する温度より低
い温度で形成することを特徴とする。
能動素子領域を形成した半導体素子の製造方法におい
て、該基板と該能動素子領域との間に多層構造を有する
バッファ層を、前記能動素子領域を形成する温度より低
い温度で形成することを特徴とする。
【００１９】
【発明の実施の形態】以下、本発明の第１の実施の形態
について図面を参照して説明する。本実施の形態の半導
体素子は、周期的な多層構造を有するバッファ層上に３
族窒化物半導体を形成したことを特徴とする。
について図面を参照して説明する。本実施の形態の半導
体素子は、周期的な多層構造を有するバッファ層上に３
族窒化物半導体を形成したことを特徴とする。
【００２０】図１、図２は、この発明の第１の実施の形
態を示し、図２はＧａＩｎＮを発光層として用いた３族
窒化物半導体からなる発光ダイオード素子（以下ＬＥＤ
チップという）の上面平面図、図１は図２のＡ−Ｂ縦断
面図である。
態を示し、図２はＧａＩｎＮを発光層として用いた３族
窒化物半導体からなる発光ダイオード素子（以下ＬＥＤ
チップという）の上面平面図、図１は図２のＡ−Ｂ縦断
面図である。
【００２１】図１において、（０００１）面を基板表面
とするサファイアからなる基板１上に例えば層厚２．５
ｎｍのＡｌＮ層２ａと例えば層厚２．５ｎｍのＧａＮ層
２ｂを交互に例えば４周期積層した多層構造からなるバ
ッファ層２が形成されている。該バッファ層２上には、
層厚１μｍのアンドープＧａＮからなる下地層３、層厚
５μｍのｎ型クラッド層を兼用するＳｉドープＧａＮか
らなるｎ型コンタクト層４がこの順序で形成されてい
る。
とするサファイアからなる基板１上に例えば層厚２．５
ｎｍのＡｌＮ層２ａと例えば層厚２．５ｎｍのＧａＮ層
２ｂを交互に例えば４周期積層した多層構造からなるバ
ッファ層２が形成されている。該バッファ層２上には、
層厚１μｍのアンドープＧａＮからなる下地層３、層厚
５μｍのｎ型クラッド層を兼用するＳｉドープＧａＮか
らなるｎ型コンタクト層４がこの順序で形成されてい
る。
【００２２】ｎ型コンタクト層４上には、層厚５ｎｍの
アンドープＧａＮからなる障壁層５ａ（６層）と層厚５
ｎｍのアンドープＧａ0.65Ｉｎ0.35Ｎからなる井戸層５
ｂ（５層）とが交互に積層され、多重量子井戸（ＭＱ
Ｗ）からなる発光層５を構成し、さらに発光層５上に
は、該発光層の結晶劣化を防止するための層厚１０ｎｍ
のアンドープＧａＮからなる保護層６が形成されてい
る。保護層６上には層厚０．１５μｍのＭｇドープＡｌ
0.05Ｇａ0.95Ｎからなるｐ型クラッド層７、及び層厚
０．３μｍのＭｇドープＧａＮからなるｐ型コンタクト
層８が順に形成されている。
アンドープＧａＮからなる障壁層５ａ（６層）と層厚５
ｎｍのアンドープＧａ0.65Ｉｎ0.35Ｎからなる井戸層５
ｂ（５層）とが交互に積層され、多重量子井戸（ＭＱ
Ｗ）からなる発光層５を構成し、さらに発光層５上に
は、該発光層の結晶劣化を防止するための層厚１０ｎｍ
のアンドープＧａＮからなる保護層６が形成されてい
る。保護層６上には層厚０．１５μｍのＭｇドープＡｌ
0.05Ｇａ0.95Ｎからなるｐ型クラッド層７、及び層厚
０．３μｍのＭｇドープＧａＮからなるｐ型コンタクト
層８が順に形成されている。
【００２３】さらに、図１、図２において、ｐ型コンタ
クト層８からｎ型コンタクト層４中の所定位置までの一
部領域が除去され、ｎ型コンタクト層４が露出してい
る。ｐ型コンタクト層８の上面に例えば膜厚２ｎｍのＮ
ｉ膜９ａ、例えば膜厚４ｎｍのＡｕ膜９ｂからなるｐ側
透光性電極９が形成され、さらにその上には例えば膜厚
３０ｎｍのＴｉ膜１０ａ、例えば膜厚５００ｎｍのＡｕ
膜１０ｂからなるｐ側パッド電極１０が形成されてい
る。また、ｎ型コンタクト層４が露出したｎ側電極形成
領域上には例えば膜厚５００ｎｍのＡｌ膜からなるｎ側
電極１１が形成されている。
クト層８からｎ型コンタクト層４中の所定位置までの一
部領域が除去され、ｎ型コンタクト層４が露出してい
る。ｐ型コンタクト層８の上面に例えば膜厚２ｎｍのＮ
ｉ膜９ａ、例えば膜厚４ｎｍのＡｕ膜９ｂからなるｐ側
透光性電極９が形成され、さらにその上には例えば膜厚
３０ｎｍのＴｉ膜１０ａ、例えば膜厚５００ｎｍのＡｕ
膜１０ｂからなるｐ側パッド電極１０が形成されてい
る。また、ｎ型コンタクト層４が露出したｎ側電極形成
領域上には例えば膜厚５００ｎｍのＡｌ膜からなるｎ側
電極１１が形成されている。
【００２４】次に、上記のＬＥＤの製造方法を説明す
る。本実施の形態では、ＭＯＶＰＥ法により各半導体が
形成される。
る。本実施の形態では、ＭＯＶＰＥ法により各半導体が
形成される。
【００２５】まず、ＭＯＶＰＥ装置内に基板１を設置し
た後、その基板１を非単結晶成長温度、例えば６００℃
の成長温度（基板温度）に保持した状態にして、Ｈ2及
びＮ2からなるキャリアガス（Ｈ2の含有率は約５０
％）、原料ガスとしてＮＨ3、トリメチルアルミニウム
（ＴＭＡｌ）及びトリメチルガリウム（ＴＭＧａ）を用
いて基板１上に非単結晶の層厚２．５ｎｍのアンドープ
のＡｌＮ層２ａと層厚２．５ｎｍのＧａＮ層２ｂを交互
に４周期成長することにより、多層構造からなる層厚２
０ｎｍのバッファ層２を形成する。
た後、その基板１を非単結晶成長温度、例えば６００℃
の成長温度（基板温度）に保持した状態にして、Ｈ2及
びＮ2からなるキャリアガス（Ｈ2の含有率は約５０
％）、原料ガスとしてＮＨ3、トリメチルアルミニウム
（ＴＭＡｌ）及びトリメチルガリウム（ＴＭＧａ）を用
いて基板１上に非単結晶の層厚２．５ｎｍのアンドープ
のＡｌＮ層２ａと層厚２．５ｎｍのＧａＮ層２ｂを交互
に４周期成長することにより、多層構造からなる層厚２
０ｎｍのバッファ層２を形成する。
【００２６】その後、基板１を単結晶成長温度、好まし
くは１０００〜１２００℃、例えば１１５０℃の成長温
度に保持した状態にして、Ｈ2及びＮ2からなるキャリア
ガス（Ｈ2の含有率は約５０％）、原料ガスとしてＮＨ3
及びＴＭＧａを用いてバッファ層２上に単結晶のアンド
ープＧａＮからなる層厚１μｍの下地層３を成長速度約
３μｍ／ｈで成長させる。
くは１０００〜１２００℃、例えば１１５０℃の成長温
度に保持した状態にして、Ｈ2及びＮ2からなるキャリア
ガス（Ｈ2の含有率は約５０％）、原料ガスとしてＮＨ3
及びＴＭＧａを用いてバッファ層２上に単結晶のアンド
ープＧａＮからなる層厚１μｍの下地層３を成長速度約
３μｍ／ｈで成長させる。
【００２７】続いて、基板１を単結晶成長温度、好まし
くは１０００から１２００℃、例えば１１５０℃の成長
温度に保持した状態で、Ｈ2及びＮ2からなるキャリアガ
ス（Ｈ２の含有率は約５０％）、原料ガスとしてＮＨ3
及びＴＭＧａ、ドーパントガスとしてＳｉＨ4を用い
て、下地層３上に単結晶のＳｉドープＧａＮからなる層
厚５μｍのｎ型コンタクト層４を成長速度約３μｍ／ｈ
で成長させる。
くは１０００から１２００℃、例えば１１５０℃の成長
温度に保持した状態で、Ｈ2及びＮ2からなるキャリアガ
ス（Ｈ２の含有率は約５０％）、原料ガスとしてＮＨ3
及びＴＭＧａ、ドーパントガスとしてＳｉＨ4を用い
て、下地層３上に単結晶のＳｉドープＧａＮからなる層
厚５μｍのｎ型コンタクト層４を成長速度約３μｍ／ｈ
で成長させる。
【００２８】次に、基板１を単結晶成長温度、好ましく
は７００から１０００℃、例えば８５０℃の成長温度に
保持した状態にして、Ｈ2及びＮ2からなるキャリアガス
（Ｈ 2の含有率は約１〜５％）、原料ガスとしてＮＨ3、
トリエチルガリウム（ＴＥＧａ）、トリメチルインジウ
ム（ＴＭＩｎ）を用いて、ｎ型コンタクト層４上に単結
晶のアンドープＧａＮからなる層厚５ｎｍの障壁層５ａ
（６層）と単結晶のアンドープＧａ0.65Ｉｎ0.35Ｎから
なる層厚５ｎｍの井戸層５ｂ（５層）を交互に成長する
ことにより、ＭＱＷからなる発光層５を成長速度約０．
４ｎｍ／ｓで成長し、さらに連続して、単結晶のアンド
ープＧａＮからなる層厚１０ｎｍの保護層６を成長速度
約０．４ｎｍ／ｓで成長する。
は７００から１０００℃、例えば８５０℃の成長温度に
保持した状態にして、Ｈ2及びＮ2からなるキャリアガス
（Ｈ 2の含有率は約１〜５％）、原料ガスとしてＮＨ3、
トリエチルガリウム（ＴＥＧａ）、トリメチルインジウ
ム（ＴＭＩｎ）を用いて、ｎ型コンタクト層４上に単結
晶のアンドープＧａＮからなる層厚５ｎｍの障壁層５ａ
（６層）と単結晶のアンドープＧａ0.65Ｉｎ0.35Ｎから
なる層厚５ｎｍの井戸層５ｂ（５層）を交互に成長する
ことにより、ＭＱＷからなる発光層５を成長速度約０．
４ｎｍ／ｓで成長し、さらに連続して、単結晶のアンド
ープＧａＮからなる層厚１０ｎｍの保護層６を成長速度
約０．４ｎｍ／ｓで成長する。
【００２９】その後、基板１を単結晶成長温度、好まし
くは１０００から１２００℃、例えば１１５０℃の成長
温度に保持した状態にして、Ｈ2及びＮ2からなるキャリ
アガス（Ｈ2の含有率は約１〜３％）、原料ガスとして
ＮＨ3、ＴＭＧａ、ＴＭＡｌ、ドーパントガスとしてシ
クロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）を用い
て、保護層６上に単結晶のＭｇドープＡｌ0.05Ｇａ0.95
Ｎからなる層厚０．１５μｍのｐ型クラッド層７を成長
速度約３μｍ／ｈで成長させる。
くは１０００から１２００℃、例えば１１５０℃の成長
温度に保持した状態にして、Ｈ2及びＮ2からなるキャリ
アガス（Ｈ2の含有率は約１〜３％）、原料ガスとして
ＮＨ3、ＴＭＧａ、ＴＭＡｌ、ドーパントガスとしてシ
クロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）を用い
て、保護層６上に単結晶のＭｇドープＡｌ0.05Ｇａ0.95
Ｎからなる層厚０．１５μｍのｐ型クラッド層７を成長
速度約３μｍ／ｈで成長させる。
【００３０】次に、基板１を単結晶成長温度、好ましく
は１０００から１２００℃、例えば１１５０℃の成長温
度に保持した状態にして、Ｈ2及びＮ2からなるキャリア
ガス（Ｈ2の含有率は約１〜３％）、原料ガスとしてＮ
Ｈ3、ＴＭＧａ、ドーパントガスとしてＣｐ2Ｍｇを用い
て、ｐ型クラッド層７上にＭｇドープＧａＮからなる層
厚０．３μｍのｐ型コンタクト層８を成長速度約３μｍ
／ｈで成長させる。
は１０００から１２００℃、例えば１１５０℃の成長温
度に保持した状態にして、Ｈ2及びＮ2からなるキャリア
ガス（Ｈ2の含有率は約１〜３％）、原料ガスとしてＮ
Ｈ3、ＴＭＧａ、ドーパントガスとしてＣｐ2Ｍｇを用い
て、ｐ型クラッド層７上にＭｇドープＧａＮからなる層
厚０．３μｍのｐ型コンタクト層８を成長速度約３μｍ
／ｈで成長させる。
【００３１】上記ｐ型クラッド層７とｐ型コンタクト層
８を結晶成長中、キャリアガスの水素組成を低くするこ
とで、Ｎ2雰囲気中で熱処理することなく、Ｍｇドーパ
ントを活性化して高キャリア濃度のｐ型半導体層を得る
ことができる。
８を結晶成長中、キャリアガスの水素組成を低くするこ
とで、Ｎ2雰囲気中で熱処理することなく、Ｍｇドーパ
ントを活性化して高キャリア濃度のｐ型半導体層を得る
ことができる。
【００３２】上記結晶成長後、反応性イオンビームエッ
チング（ＲＩＢＥ）法等により、ｐ型コンタクト層８か
らｎ型コンタクト層４の層途中までをエッチング除去し
て、図２のようにＬＥＤチップの方形状の隅部の一ヶ所
と周辺部とから構成される、ｎ型コンタクト層４が露出
したｎ側電極形成領域を形成する。
チング（ＲＩＢＥ）法等により、ｐ型コンタクト層８か
らｎ型コンタクト層４の層途中までをエッチング除去し
て、図２のようにＬＥＤチップの方形状の隅部の一ヶ所
と周辺部とから構成される、ｎ型コンタクト層４が露出
したｎ側電極形成領域を形成する。
【００３３】その後、ｐ型コンタクト層８上のほぼ全面
にＮｉ膜９ａ、Ａｕ膜９ｂを順次積層してｐ側透光性電
極９を、さらにｐ側透光性電極９上の一部にＴｉ膜１０
ａ、Ａｕ膜１０ｂを順次積層してｐ側パッド電極１０を
真空蒸着法等により形成し、また、ｎ型コンタクト層４
の上記ｎ側電極形成領域上にＡｌからなるｎ側電極１１
を真空蒸着法等により形成した後、５００℃で熱処理し
てｐ側透光性電極９及びｎ側電極１１をそれぞれｐ型コ
ンタクト層８及びｎ型コンタクト層４にオーミック接触
させる。このようにして図１、図２の構造のＬＥＤチッ
プが作製される。
にＮｉ膜９ａ、Ａｕ膜９ｂを順次積層してｐ側透光性電
極９を、さらにｐ側透光性電極９上の一部にＴｉ膜１０
ａ、Ａｕ膜１０ｂを順次積層してｐ側パッド電極１０を
真空蒸着法等により形成し、また、ｎ型コンタクト層４
の上記ｎ側電極形成領域上にＡｌからなるｎ側電極１１
を真空蒸着法等により形成した後、５００℃で熱処理し
てｐ側透光性電極９及びｎ側電極１１をそれぞれｐ型コ
ンタクト層８及びｎ型コンタクト層４にオーミック接触
させる。このようにして図１、図２の構造のＬＥＤチッ
プが作製される。
【００３４】ここで、本実施の形態で用いたＡｌＮ層２
ａとＧａＮ層２ｂを交互に積層した多層構造からなるバ
ッファ層２の有効性を調べるために、以下の〜に示
すように、サファイア基板上に６００℃にてＡｌＮ層と
ＧａＮ層を交互に積層した多層構造からなるバッファ層
を総合計層厚４〜１００ｎｍの範囲で変化させて成長
後、アンドープＧａＮ層を１１５０℃にして約３μｍ成
長した試料を作製した。 層厚４ｎｍのバッファ層（０．５ｎｍのＡｌＮ層と
０．５ｎｍのＧａＮ層を４周期） 層厚８ｎｍのバッファ層（１ｎｍのＡｌＮ層と１ｎｍ
のＧａＮ層を４周期） 層厚１２ｎｍのバッファ層（１．５ｎｍのＡｌＮ層と
１．５ｎｍのＧａＮ層を４周期） 層厚１６ｎｍのバッファ層（２ｎｍのＡｌＮ層と２ｎ
ｍのＧａＮ層を４周期） 層厚２０ｎｍのバッファ層（２．５ｎｍのＡｌＮ層と
２．５ｎｍのＧａＮ層を４周期） 層厚５０ｎｍのバッファ層（２．５ｎｍのＡｌＮ層と
２．５ｎｍのＧａＮ層を１０周期） 層厚１００ｎｍのバッファ層（２．５ｎｍのＡｌＮ層
と２．５ｎｍのＧａＮ層を２０周期） なお、との試料について膜厚は成長条件の設定値で
ある。
ａとＧａＮ層２ｂを交互に積層した多層構造からなるバ
ッファ層２の有効性を調べるために、以下の〜に示
すように、サファイア基板上に６００℃にてＡｌＮ層と
ＧａＮ層を交互に積層した多層構造からなるバッファ層
を総合計層厚４〜１００ｎｍの範囲で変化させて成長
後、アンドープＧａＮ層を１１５０℃にして約３μｍ成
長した試料を作製した。 層厚４ｎｍのバッファ層（０．５ｎｍのＡｌＮ層と
０．５ｎｍのＧａＮ層を４周期） 層厚８ｎｍのバッファ層（１ｎｍのＡｌＮ層と１ｎｍ
のＧａＮ層を４周期） 層厚１２ｎｍのバッファ層（１．５ｎｍのＡｌＮ層と
１．５ｎｍのＧａＮ層を４周期） 層厚１６ｎｍのバッファ層（２ｎｍのＡｌＮ層と２ｎ
ｍのＧａＮ層を４周期） 層厚２０ｎｍのバッファ層（２．５ｎｍのＡｌＮ層と
２．５ｎｍのＧａＮ層を４周期） 層厚５０ｎｍのバッファ層（２．５ｎｍのＡｌＮ層と
２．５ｎｍのＧａＮ層を１０周期） 層厚１００ｎｍのバッファ層（２．５ｎｍのＡｌＮ層
と２．５ｎｍのＧａＮ層を２０周期） なお、との試料について膜厚は成長条件の設定値で
ある。
【００３５】図４はとのバッファ層２を用いたＧａ
ＩｎＮ発光層からなるＬＥＤチップの縦断面図である。
層厚の薄いＧａＮ層１０２ｂはもはや連続層とはなら
ず、図４に示すように島状となり、ＡｌＮ層１０２ａに
埋め込まれるように形成されていることが透過型電子線
顕微鏡による観察からわかった。このように島状となる
現象は、ＡｌXＢ1-XＮにおいてＸが大きくなる程、Ａｌ
1-YＧａYＮにおいてＹが大きくなる程、さらにはＧａ
1-ZＩｎZＮにおいてＺが大きくなる程、また層厚の薄い
程顕著に発生する。
ＩｎＮ発光層からなるＬＥＤチップの縦断面図である。
層厚の薄いＧａＮ層１０２ｂはもはや連続層とはなら
ず、図４に示すように島状となり、ＡｌＮ層１０２ａに
埋め込まれるように形成されていることが透過型電子線
顕微鏡による観察からわかった。このように島状となる
現象は、ＡｌXＢ1-XＮにおいてＸが大きくなる程、Ａｌ
1-YＧａYＮにおいてＹが大きくなる程、さらにはＧａ
1-ZＩｎZＮにおいてＺが大きくなる程、また層厚の薄い
程顕著に発生する。
【００３６】比較試料として、サファイア基板上に６０
０℃にて従来周知の単層のＧａＮバッファ層または単層
のＡｌＮバッファ層を４〜１００ｎｍの範囲で変化させ
て成長後、アンドープＧａＮ層を１１５０℃にして約３
μｍ成長した試料を作製した。
０℃にて従来周知の単層のＧａＮバッファ層または単層
のＡｌＮバッファ層を４〜１００ｎｍの範囲で変化させ
て成長後、アンドープＧａＮ層を１１５０℃にして約３
μｍ成長した試料を作製した。
【００３７】このアンドープＧａＮの表面平坦性及びＧ
ａＮのＸ線ロッキングカーブ（ＸＲＣ）半値幅を比較し
た。
ａＮのＸ線ロッキングカーブ（ＸＲＣ）半値幅を比較し
た。
【００３８】まず、光学顕微鏡を用いてＧａＮ層の表面
を観察し、表面の平坦性を調べた。表１は表面平坦性の
バッファ層厚依存性を示し、表中○は光学顕微鏡下で極
めて平坦であること、△は光学顕微鏡下で凹凸の有るこ
と、×は表面が白濁しており目視で表面状態が劣悪であ
ることを表す。ここで、多層構造からなるバッファ層
（表１中ＡｌＮ／ＧａＮと記載）におけるバッファ層厚
は多層構造を構成するＡｌＮ層とＧａＮ層の総合計層厚
である。
を観察し、表面の平坦性を調べた。表１は表面平坦性の
バッファ層厚依存性を示し、表中○は光学顕微鏡下で極
めて平坦であること、△は光学顕微鏡下で凹凸の有るこ
と、×は表面が白濁しており目視で表面状態が劣悪であ
ることを表す。ここで、多層構造からなるバッファ層
（表１中ＡｌＮ／ＧａＮと記載）におけるバッファ層厚
は多層構造を構成するＡｌＮ層とＧａＮ層の総合計層厚
である。
【００３９】
【表１】
【００４０】本発明の多層構造からなるバッファ層の場
合、バッファ層の層厚が６〜８０ｎｍの範囲でその上に
形成されるＧａＮ層の表面平坦性が良好である。一方、
従来の単層のＡｌＮバッファ層あるいは単層のＧａＮバ
ッファ層を用いた場合、層厚がそれぞれ１０ｎｍあるい
は１５ｎｍより薄くなるにつれ、ＧａＮの成長表面の平
坦性が悪化する。
合、バッファ層の層厚が６〜８０ｎｍの範囲でその上に
形成されるＧａＮ層の表面平坦性が良好である。一方、
従来の単層のＡｌＮバッファ層あるいは単層のＧａＮバ
ッファ層を用いた場合、層厚がそれぞれ１０ｎｍあるい
は１５ｎｍより薄くなるにつれ、ＧａＮの成長表面の平
坦性が悪化する。
【００４１】次に、バッファ層上に形成されたアンドー
プＧａＮの結晶性に及ぼすバッファ層厚の影響について
述べる。図３は、ＸＲＣ半値幅のバッファ層厚依存性で
あり、前記半値幅が狭いほど結晶性が良好であることを
示す。
プＧａＮの結晶性に及ぼすバッファ層厚の影響について
述べる。図３は、ＸＲＣ半値幅のバッファ層厚依存性で
あり、前記半値幅が狭いほど結晶性が良好であることを
示す。
【００４２】バッファ層の種類に関わらず、バッファ層
厚の増加に伴い、バッファ層上に形成されるＧａＮ層の
結晶性が劣化するが、いずれのバッファ層厚において
も、多層構造からなるバッファ層を用いた場合（図中○
で示す）に、従来の単層のＡｌＮバッファ層（図中
□）、あるいは単層のＧａＮバッファ層（図中△）に比
べて最も結晶性の良好なＧａＮ層が得られることが判明
した。例えば、層厚１２ｎｍの単層のＡｌＮバッファ層
を用いた場合に得られるものと同等以上の結晶性のＧａ
Ｎ層を得るためには、単層のＧａＮバッファ層を用いた
場合は約４０ｎｍ以下の層厚、多層構造からなるバッフ
ァ層を用いた場合は約８０ｎｍ以下の層厚とすればよ
い。
厚の増加に伴い、バッファ層上に形成されるＧａＮ層の
結晶性が劣化するが、いずれのバッファ層厚において
も、多層構造からなるバッファ層を用いた場合（図中○
で示す）に、従来の単層のＡｌＮバッファ層（図中
□）、あるいは単層のＧａＮバッファ層（図中△）に比
べて最も結晶性の良好なＧａＮ層が得られることが判明
した。例えば、層厚１２ｎｍの単層のＡｌＮバッファ層
を用いた場合に得られるものと同等以上の結晶性のＧａ
Ｎ層を得るためには、単層のＧａＮバッファ層を用いた
場合は約４０ｎｍ以下の層厚、多層構造からなるバッフ
ァ層を用いた場合は約８０ｎｍ以下の層厚とすればよ
い。
【００４３】以上、表１及び図３に示した結果から明ら
かなように、本発明の多層構造からなるバッファ層を用
いることにより、広いバッファ層厚の範囲に渡って、良
好な表面平坦性及び良好な結晶性を有する３族窒化物半
導体を得ることができる。例えば、層厚１０〜１２ｎｍ
のＡｌＮバッファ層を用いた場合に得られるものと同等
以上の結晶性のＧａＮ層を得るためには、単層のＧａＮ
バッファ層を用いた場合でも１５〜４０ｎｍの層厚とす
る必要があるのに対し、本発明の多層構造からなるバッ
ファ層を用いた場合は６〜８０ｎｍの層厚とすればよ
い。
かなように、本発明の多層構造からなるバッファ層を用
いることにより、広いバッファ層厚の範囲に渡って、良
好な表面平坦性及び良好な結晶性を有する３族窒化物半
導体を得ることができる。例えば、層厚１０〜１２ｎｍ
のＡｌＮバッファ層を用いた場合に得られるものと同等
以上の結晶性のＧａＮ層を得るためには、単層のＧａＮ
バッファ層を用いた場合でも１５〜４０ｎｍの層厚とす
る必要があるのに対し、本発明の多層構造からなるバッ
ファ層を用いた場合は６〜８０ｎｍの層厚とすればよ
い。
【００４４】このため、本発明によれば結晶成長装置の
層厚の再現性に起因するバッファ層厚の最適値からのず
れによる悪影響を抑制できるため、良好な３族窒化物半
導体が再現性良く得られる。あるいは基板面内でバッフ
ァ層厚が不均一であっても、基板面内の大部分にわたっ
て良好な３族窒化物半導体が得られる。
層厚の再現性に起因するバッファ層厚の最適値からのず
れによる悪影響を抑制できるため、良好な３族窒化物半
導体が再現性良く得られる。あるいは基板面内でバッフ
ァ層厚が不均一であっても、基板面内の大部分にわたっ
て良好な３族窒化物半導体が得られる。
【００４５】斯かる構成の本実施の形態においては、バ
ッファ層２はＡｌＮ層２ａとＧａＮ層２ｂとを交互に４
周期積層した多層構造から構成している。したがって、
良好な表面平坦性及び良好な結晶性を有する３族窒化物
半導体が得られ、結晶欠陥等を低減した信頼性の高い３
族窒化物半導体を用いた半導体素子が得られると同時
に、前記半導体素子を再現性よく製造できる。
ッファ層２はＡｌＮ層２ａとＧａＮ層２ｂとを交互に４
周期積層した多層構造から構成している。したがって、
良好な表面平坦性及び良好な結晶性を有する３族窒化物
半導体が得られ、結晶欠陥等を低減した信頼性の高い３
族窒化物半導体を用いた半導体素子が得られると同時
に、前記半導体素子を再現性よく製造できる。
【００４６】次に、バッファ層の最上層を構成する物質
について調べた。前述の〜の実施例ではいずれもＧ
ａＮ層を最上層としていたが、比較のため、ＡｌＮ層を
最上層とする層厚１０．５ｎｍのバッファ層（４層の
１．５ｎｍのＡｌＮ層と３層の１．５ｎｍのＧａＮ層を
交互に積層）上に、ＧａＮ層を約３μｍ成長した試料を
作製した。このバッファ層では、バッファ層の最上層
を、アンドープＧａＮ（ａ軸の格子定数０．３１６ｎ
ｍ）からなる下地層と格子定数の異なるＡｌＮ（ａ軸の
格子定数０．３１１ｎｍ）層から構成している。この試
料のＧａＮ層の、ＸＲＣ半値幅は３５０〜４００秒であ
った。
について調べた。前述の〜の実施例ではいずれもＧ
ａＮ層を最上層としていたが、比較のため、ＡｌＮ層を
最上層とする層厚１０．５ｎｍのバッファ層（４層の
１．５ｎｍのＡｌＮ層と３層の１．５ｎｍのＧａＮ層を
交互に積層）上に、ＧａＮ層を約３μｍ成長した試料を
作製した。このバッファ層では、バッファ層の最上層
を、アンドープＧａＮ（ａ軸の格子定数０．３１６ｎ
ｍ）からなる下地層と格子定数の異なるＡｌＮ（ａ軸の
格子定数０．３１１ｎｍ）層から構成している。この試
料のＧａＮ層の、ＸＲＣ半値幅は３５０〜４００秒であ
った。
【００４７】一方、バッファ層の最上層をＧａＮ層から
構成している前述のの実施例の層厚１２ｎｍのバッフ
ァ層（１．５ｎｍのＡｌＮ層と１．５ｎｍのＧａＮ層を
４周期）上のＧａＮ層のＸＲＣ半値幅は約３００秒であ
り、５０〜１００秒半値幅が狭く、バッファ層の最上層
をＧａＮ層とすることで結晶性が向上していることがわ
かる。
構成している前述のの実施例の層厚１２ｎｍのバッフ
ァ層（１．５ｎｍのＡｌＮ層と１．５ｎｍのＧａＮ層を
４周期）上のＧａＮ層のＸＲＣ半値幅は約３００秒であ
り、５０〜１００秒半値幅が狭く、バッファ層の最上層
をＧａＮ層とすることで結晶性が向上していることがわ
かる。
【００４８】本実施の形態では、多層構造を有するバッ
ファ層２の最上層を、アンドープＧａＮからなる下地層
３と格子定数が等しいＧａＮ層２ｂから構成している。
斯かる構成とすることで、さらに結晶欠陥等を低減した
信頼性の高い３族窒化物半導体を用いた半導体素子が得
られると同時に、前記半導体素子を再現性よく製造でき
る。
ファ層２の最上層を、アンドープＧａＮからなる下地層
３と格子定数が等しいＧａＮ層２ｂから構成している。
斯かる構成とすることで、さらに結晶欠陥等を低減した
信頼性の高い３族窒化物半導体を用いた半導体素子が得
られると同時に、前記半導体素子を再現性よく製造でき
る。
【００４９】加えて、バッファ層を構成する各層の層厚
について調べた。比較のため、層厚８ｎｍのバッファ層
（２ｎｍのＡｌＮ層と２ｎｍのＧａＮ層を２周期）上
に、ＧａＮ層を約３μｍ成長した試料を作製した。この
試料のＧａＮ層の表面の平坦性を調べたところ、ピット
が多数存在する等凹凸が顕著であった。一方、前述した
の実施例の層厚８ｎｍのバッファ層（１ｎｍのＡｌＮ
層と１ｎｍのＧａＮ層を４周期）上のＧａＮ層は極めて
平坦であった。
について調べた。比較のため、層厚８ｎｍのバッファ層
（２ｎｍのＡｌＮ層と２ｎｍのＧａＮ層を２周期）上
に、ＧａＮ層を約３μｍ成長した試料を作製した。この
試料のＧａＮ層の表面の平坦性を調べたところ、ピット
が多数存在する等凹凸が顕著であった。一方、前述した
の実施例の層厚８ｎｍのバッファ層（１ｎｍのＡｌＮ
層と１ｎｍのＧａＮ層を４周期）上のＧａＮ層は極めて
平坦であった。
【００５０】前述したの実施例の層厚８ｎｍのバッフ
ァ層（１ｎｍのＡｌＮ層と１ｎｍのＧａＮ層を４周期）
では、多層構造が島状の層を含んでいる。斯かる構成と
することで、層厚が８ｎｍと薄い場合においても、結晶
欠陥等を低減した信頼性の高い３族窒化物半導体を用い
た半導体素子が得られると同時に、前記半導体素子を再
現性よく製造できる。
ァ層（１ｎｍのＡｌＮ層と１ｎｍのＧａＮ層を４周期）
では、多層構造が島状の層を含んでいる。斯かる構成と
することで、層厚が８ｎｍと薄い場合においても、結晶
欠陥等を低減した信頼性の高い３族窒化物半導体を用い
た半導体素子が得られると同時に、前記半導体素子を再
現性よく製造できる。
【００５１】この結果、ＬＥＤチップのｐ側パッド電極
１０とｎ側電極１１間に順方向電圧を印加することによ
り波長約４６０ｎｍの発光が得られ、発光強度は従来の
ＡｌＮをバッファ層として用いたものに比して約２０％
向上した。
１０とｎ側電極１１間に順方向電圧を印加することによ
り波長約４６０ｎｍの発光が得られ、発光強度は従来の
ＡｌＮをバッファ層として用いたものに比して約２０％
向上した。
【００５２】したがって、前記３族窒化物半導体からな
るＬＥＤチップの特性が高まるとともに、製造歩留りが
向上する。
るＬＥＤチップの特性が高まるとともに、製造歩留りが
向上する。
【００５３】なお、本実施の形態では、膜厚の等しいＡ
ｌＮとＧａＮを交互に積層したが、ＡｌＮとＧａＮの膜
厚に差があっても同様の効果がある。
ｌＮとＧａＮを交互に積層したが、ＡｌＮとＧａＮの膜
厚に差があっても同様の効果がある。
【００５４】また、本実施の形態では、図２のようにＬ
ＥＤチップの隅部の一ヶ所を方形状にｎ型コンタクト層
４の層途中までエッチングしてｎ側電極１１を設置した
が、ｎ側電極１１を設置する位置は、例えばＬＥＤチッ
プの辺部の中央の一ヶ所等いずれの位置でもよい。
ＥＤチップの隅部の一ヶ所を方形状にｎ型コンタクト層
４の層途中までエッチングしてｎ側電極１１を設置した
が、ｎ側電極１１を設置する位置は、例えばＬＥＤチッ
プの辺部の中央の一ヶ所等いずれの位置でもよい。
【００５５】加えて、本実施の形態では、ＬＥＤチップ
の周辺部の４辺をエッチング除去してｎ型コンタクト層
４を露出したが、周辺部の４辺全てをエッチングする必
要はなく、また周辺部のエッチングを省略してもよい。
の周辺部の４辺をエッチング除去してｎ型コンタクト層
４を露出したが、周辺部の４辺全てをエッチングする必
要はなく、また周辺部のエッチングを省略してもよい。
【００５６】以下、本発明の第２の実施の形態について
図面を参照して説明する。第１の実施の形態では、周期
的な多層構造を有するバッファ層を用いたが、本実施の
形態の半導体素子は、組成の徐々に異なる多層膜を有す
るバッファ層を用いたことを特徴とする。
図面を参照して説明する。第１の実施の形態では、周期
的な多層構造を有するバッファ層を用いたが、本実施の
形態の半導体素子は、組成の徐々に異なる多層膜を有す
るバッファ層を用いたことを特徴とする。
【００５７】図５、図６は、この発明の第２の実施の形
態を示し、図６はＧａＩｎＮを発光層として用いた３族
窒化物半導体からなるＬＥＤチップの上面平面図、図５
は図６のＣ−Ｄ縦断面図である。
態を示し、図６はＧａＩｎＮを発光層として用いた３族
窒化物半導体からなるＬＥＤチップの上面平面図、図５
は図６のＣ−Ｄ縦断面図である。
【００５８】図５において、（１１−２０）面を基板表
面とするサファイアからなる基板１上に層厚２．５ｎｍ
のＡｌＮ層２０２ａと、層厚２．５ｎｍのＡｌ0.7Ｇａ
0.3Ｎ層２０２ｂ、層厚２．５ｎｍのＡｌ0.3Ｇａ0.7Ｎ
層２０２ｃ、層厚２．５ｎｍのＧａＮ層２０２ｄ、を順
次積層されてなる多層構造からなる総合計層厚１０μｍ
のバッファ層２が形成されている。
面とするサファイアからなる基板１上に層厚２．５ｎｍ
のＡｌＮ層２０２ａと、層厚２．５ｎｍのＡｌ0.7Ｇａ
0.3Ｎ層２０２ｂ、層厚２．５ｎｍのＡｌ0.3Ｇａ0.7Ｎ
層２０２ｃ、層厚２．５ｎｍのＧａＮ層２０２ｄ、を順
次積層されてなる多層構造からなる総合計層厚１０μｍ
のバッファ層２が形成されている。
【００５９】多層構造からなるバッファ層２上には、ア
ンドープＧａＮからなる層厚１μｍの下地層３、層厚５
μｍのｎ型コンタクト層４、ＧａＩｎＮのＭＱＷからな
る発光層５、層厚１０ｎｍの保護層６、層厚０．１５μ
ｍのｐ型クラッド層７、層厚０．３μｍのｐ型コンタク
ト層８が順に形成され、また、ｐ型コンタクト層８上に
はｐ側透光性電極９とｐ側パッド電極１０が、ｎ型コン
タクト層４が露出したｎ側電極形成領域にはｎ側電極１
１が形成されている。
ンドープＧａＮからなる層厚１μｍの下地層３、層厚５
μｍのｎ型コンタクト層４、ＧａＩｎＮのＭＱＷからな
る発光層５、層厚１０ｎｍの保護層６、層厚０．１５μ
ｍのｐ型クラッド層７、層厚０．３μｍのｐ型コンタク
ト層８が順に形成され、また、ｐ型コンタクト層８上に
はｐ側透光性電極９とｐ側パッド電極１０が、ｎ型コン
タクト層４が露出したｎ側電極形成領域にはｎ側電極１
１が形成されている。
【００６０】本実施例において、ノンドープＧａＮから
なる下地層３のＸＲＣ半値幅は約３００秒であり、且つ
ノンドープＧａＮからなる下地層３の表面は平坦であっ
た。一方、比較例として、本実施例と層厚の等しい層厚
１０ｎｍの単層のＡｌＮバッファ層の上に成長したＧａ
Ｎ層のＸＲＣ半値幅は図３に示すように約３５０秒であ
る。また、表１に示すように、層厚１０ｎｍの単層のＧ
ａＮバッファ層の上に成長したＧａＮ層の表面平坦性は
劣悪である。本実施例において、比較例より良好な表面
平坦性及び良好な結晶性を有する３族窒化物半導体が得
られる。
なる下地層３のＸＲＣ半値幅は約３００秒であり、且つ
ノンドープＧａＮからなる下地層３の表面は平坦であっ
た。一方、比較例として、本実施例と層厚の等しい層厚
１０ｎｍの単層のＡｌＮバッファ層の上に成長したＧａ
Ｎ層のＸＲＣ半値幅は図３に示すように約３５０秒であ
る。また、表１に示すように、層厚１０ｎｍの単層のＧ
ａＮバッファ層の上に成長したＧａＮ層の表面平坦性は
劣悪である。本実施例において、比較例より良好な表面
平坦性及び良好な結晶性を有する３族窒化物半導体が得
られる。
【００６１】本実施の形態では、バッファ層２はＡｌＮ
層２０２ａ（格子定数０．３１１ｎｍ）と、Ａｌ0.7Ｇ
ａ0.3Ｎ層２０２ｂ（格子定数０．３１３ｎｍ）と、Ａ
ｌ0.3Ｇａ0.7Ｎ層２０２ｃ（格子定数０．３１４ｎｍ）
と、ＧａＮ層２０２ｄ（格子定数０．３１６ｎｍ）とで
積層された多層構造から構成している。ここで、バッフ
ァ層を構成する各層は、基板１側からＧａＮの下地層３
側へ、ＧａＮの下地層３とバッファ層の各層を構成する
物質との格子定数差が小さくなる順序で積層されてい
る。斯かる構成とすることで、結晶欠陥等を低減した信
頼性の高い３族窒化物半導体を用いた半導体素子が得ら
れると同時に、前記半導体素子を再現性よく製造でき
る。
層２０２ａ（格子定数０．３１１ｎｍ）と、Ａｌ0.7Ｇ
ａ0.3Ｎ層２０２ｂ（格子定数０．３１３ｎｍ）と、Ａ
ｌ0.3Ｇａ0.7Ｎ層２０２ｃ（格子定数０．３１４ｎｍ）
と、ＧａＮ層２０２ｄ（格子定数０．３１６ｎｍ）とで
積層された多層構造から構成している。ここで、バッフ
ァ層を構成する各層は、基板１側からＧａＮの下地層３
側へ、ＧａＮの下地層３とバッファ層の各層を構成する
物質との格子定数差が小さくなる順序で積層されてい
る。斯かる構成とすることで、結晶欠陥等を低減した信
頼性の高い３族窒化物半導体を用いた半導体素子が得ら
れると同時に、前記半導体素子を再現性よく製造でき
る。
【００６２】この結果、本実施の形態におけるＬＥＤの
特性は第１の実施の形態とほぼ同様であり、特にバッフ
ァ層は周期的な多層構造でなくてもよく、従来の単層の
ＡｌＮバッファ層あるいは単層のＧａＮバッファ層を用
いた場合の発光強度に比して約４０％発光強度が改善さ
れた。さらに、本実施の形態においても多層構造からな
るバッファ層３２の層厚を３倍に増加しても特性の劣化
は認められず、ＬＥＤの製造歩留りが向上した。
特性は第１の実施の形態とほぼ同様であり、特にバッフ
ァ層は周期的な多層構造でなくてもよく、従来の単層の
ＡｌＮバッファ層あるいは単層のＧａＮバッファ層を用
いた場合の発光強度に比して約４０％発光強度が改善さ
れた。さらに、本実施の形態においても多層構造からな
るバッファ層３２の層厚を３倍に増加しても特性の劣化
は認められず、ＬＥＤの製造歩留りが向上した。
【００６３】また、本実施の形態においても、多層構造
を有するバッファ層２の最上層を、アンドープＧａＮか
らなる下地層３と格子定数が等しいＧａＮ層２０２ｄか
ら構成している。斯かる構成とすることで、さらに結晶
欠陥等を低減した信頼性の高い３族窒化物半導体を用い
た半導体素子が得られると同時に、前記半導体素子を再
現性よく製造できる。
を有するバッファ層２の最上層を、アンドープＧａＮか
らなる下地層３と格子定数が等しいＧａＮ層２０２ｄか
ら構成している。斯かる構成とすることで、さらに結晶
欠陥等を低減した信頼性の高い３族窒化物半導体を用い
た半導体素子が得られると同時に、前記半導体素子を再
現性よく製造できる。
【００６４】次に、上記図５、図６に示すＬＥＤチップ
の各３族窒化物半導体層は、図１に示すＬＥＤチップと
同様にＭＯＶＰＥ法によりサファイアからなる基板１上
に形成される。基板１を非単結晶成長温度、例えば６０
０℃の成長温度に保持した状態にして、非単結晶のＡｌ
Ｎ層２０２ａと、Ａｌ0.7Ｇａ0.3Ｎ層２０２ｂと、Ａｌ
0.3Ｇａ0.7Ｎ層２０２ｃと、ＧａＮ層２０２ｄを順次成
長することにより、多層構造からなるバッファ層２を形
成する。
の各３族窒化物半導体層は、図１に示すＬＥＤチップと
同様にＭＯＶＰＥ法によりサファイアからなる基板１上
に形成される。基板１を非単結晶成長温度、例えば６０
０℃の成長温度に保持した状態にして、非単結晶のＡｌ
Ｎ層２０２ａと、Ａｌ0.7Ｇａ0.3Ｎ層２０２ｂと、Ａｌ
0.3Ｇａ0.7Ｎ層２０２ｃと、ＧａＮ層２０２ｄを順次成
長することにより、多層構造からなるバッファ層２を形
成する。
【００６５】その後、基板１を例えば１１５０℃の成長
温度に保持した状態にして、下地層３、ｎ型コンタクト
層４を成長させる。次に、基板１を例えば８５０℃の成
長温度に保持した状態にして、障壁層５ａ（６層）と井
戸層５ｂ（５層）を交互に成長することによりＭＱＷか
らなる発光層５を形成し、さらに保護層６を成長する。
最後に、基板１を例えば１１５０℃の成長温度に保持し
た状態にして、ｐ型クラッド層７、ｐ型コンタクト層８
を成長させる。
温度に保持した状態にして、下地層３、ｎ型コンタクト
層４を成長させる。次に、基板１を例えば８５０℃の成
長温度に保持した状態にして、障壁層５ａ（６層）と井
戸層５ｂ（５層）を交互に成長することによりＭＱＷか
らなる発光層５を形成し、さらに保護層６を成長する。
最後に、基板１を例えば１１５０℃の成長温度に保持し
た状態にして、ｐ型クラッド層７、ｐ型コンタクト層８
を成長させる。
【００６６】上記結晶成長後、ＲＩＢＥ法等により、ｐ
型コンタクト層８からｎ型コンタクト層４の層途中まで
をエッチング除去して、図６のようにＬＥＤチップの方
形状の隅部の一ヶ所と周辺部とから構成される、ｎ型コ
ンタクト層４が露出したｎ側電極形成領域を形成する。
型コンタクト層８からｎ型コンタクト層４の層途中まで
をエッチング除去して、図６のようにＬＥＤチップの方
形状の隅部の一ヶ所と周辺部とから構成される、ｎ型コ
ンタクト層４が露出したｎ側電極形成領域を形成する。
【００６７】その後、ｐ型コンタクト層８上のほぼ全面
にＮｉ膜９ａ、Ａｕ膜９ｂを順次積層してｐ側透光性電
極９を、さらにｐ側透光性電極９上の一部にＴｉ膜１０
ａ、Ａｕ膜１０ｂを順次積層してｐ側パッド電極１０を
形成し、また、ｎ型コンタクト層４の上記ｎ側電極形成
領域上にＡｌからなるｎ側電極１１を形成した後、５０
０℃で熱処理する。このようにして図５、図６の構造の
ＬＥＤチップが作製される。
にＮｉ膜９ａ、Ａｕ膜９ｂを順次積層してｐ側透光性電
極９を、さらにｐ側透光性電極９上の一部にＴｉ膜１０
ａ、Ａｕ膜１０ｂを順次積層してｐ側パッド電極１０を
形成し、また、ｎ型コンタクト層４の上記ｎ側電極形成
領域上にＡｌからなるｎ側電極１１を形成した後、５０
０℃で熱処理する。このようにして図５、図６の構造の
ＬＥＤチップが作製される。
【００６８】なお、本実施の形態では、組成の徐々に異
なる多層膜を有するバッファ層を用いて３族窒化物半導
体を形成したが、組成の連続的に変化するバッファ層を
用いてもよい。
なる多層膜を有するバッファ層を用いて３族窒化物半導
体を形成したが、組成の連続的に変化するバッファ層を
用いてもよい。
【００６９】加えて、第１の実施の形態においては、Ａ
ｌＮ層２ａとＧａＮ層２ｂを交互に４周期積層した多層
構造からなるバッファ層２上に、３族窒化物半導体を成
長している。また、第２の実施の形態においては、Ａｌ
Ｎ層２０２ａと、Ａｌ0.7Ｇａ0.3Ｎ層２０２ｂと、Ａｌ
0.3Ｇａ0.7Ｎ層２０２ｃと、ＧａＮ層２０２ｄを積層し
た多層構造からなるバッファ層２上に、３族窒化物半導
体を成長している。第１および第２の実施の形態バッフ
ァ層２は、組成の異なる複数の窒化物の層から構成され
ている。斯かる構成とすることで、結晶欠陥等を低減し
た信頼性の高い３族窒化物半導体を用いた半導体素子が
得られると同時に、前記半導体素子を再現性よく製造で
きる。
ｌＮ層２ａとＧａＮ層２ｂを交互に４周期積層した多層
構造からなるバッファ層２上に、３族窒化物半導体を成
長している。また、第２の実施の形態においては、Ａｌ
Ｎ層２０２ａと、Ａｌ0.7Ｇａ0.3Ｎ層２０２ｂと、Ａｌ
0.3Ｇａ0.7Ｎ層２０２ｃと、ＧａＮ層２０２ｄを積層し
た多層構造からなるバッファ層２上に、３族窒化物半導
体を成長している。第１および第２の実施の形態バッフ
ァ層２は、組成の異なる複数の窒化物の層から構成され
ている。斯かる構成とすることで、結晶欠陥等を低減し
た信頼性の高い３族窒化物半導体を用いた半導体素子が
得られると同時に、前記半導体素子を再現性よく製造で
きる。
【００７０】上記実施の形態１乃至２では、ｐ側透光性
電極９の略中央部にｐ側パッド電極１０を設置したが、
ｐ側パッド電極１０の設置位置はｐ側透光性電極９上で
あればいずれの位置にあってもよく、例えば、ｎ側電極
１１と反対側の隅部や辺部に設置してもよい。また、ｐ
側パッド電極１０とｎ側電極１１の形状は、それぞれ
丸、方形、三角形等任意の形状でよい。さらにｐ側パッ
ド電極１０とｎ側電極１１は同一形状を有していてもよ
い。加えて、ｐ側パッド電極１０はｐ側透光性電極９上
に線状の補助電極を有していてもよい。また、ｐ側電極
として、ｐ側パッド電極１０のみでもよい。例えば、図
７〜図２５に示す電極配置、形状が考えられる。
電極９の略中央部にｐ側パッド電極１０を設置したが、
ｐ側パッド電極１０の設置位置はｐ側透光性電極９上で
あればいずれの位置にあってもよく、例えば、ｎ側電極
１１と反対側の隅部や辺部に設置してもよい。また、ｐ
側パッド電極１０とｎ側電極１１の形状は、それぞれ
丸、方形、三角形等任意の形状でよい。さらにｐ側パッ
ド電極１０とｎ側電極１１は同一形状を有していてもよ
い。加えて、ｐ側パッド電極１０はｐ側透光性電極９上
に線状の補助電極を有していてもよい。また、ｐ側電極
として、ｐ側パッド電極１０のみでもよい。例えば、図
７〜図２５に示す電極配置、形状が考えられる。
【００７１】なお、ｐ側透光性電極９上にＳｉ酸化物、
Ｓｉ窒化物等の透光性の保護膜を設けてもよい。
Ｓｉ窒化物等の透光性の保護膜を設けてもよい。
【００７２】図２６は、この発明の第３の実施の形態を
示し、図２６はＧａＩｎＮを発光層として用いた３族窒
化物半導体からなる半導体レーザ素子（以下ＬＤチップ
という）の縦断面図である。
示し、図２６はＧａＩｎＮを発光層として用いた３族窒
化物半導体からなる半導体レーザ素子（以下ＬＤチップ
という）の縦断面図である。
【００７３】図２６において、ｎ型（１１１）面を基板
表面とするＳｉからなる基板１上に例えば層厚２．５ｎ
ｍのＮドープｎ型のＳｉＣ層３０２ａと、例えば層厚
２．５ｎｍのＳｉドープｎ型のＧａＮ層３０２ｂを交互
に例えば４周期積層した多層構造からなるバッファ層２
が形成されている。
表面とするＳｉからなる基板１上に例えば層厚２．５ｎ
ｍのＮドープｎ型のＳｉＣ層３０２ａと、例えば層厚
２．５ｎｍのＳｉドープｎ型のＧａＮ層３０２ｂを交互
に例えば４周期積層した多層構造からなるバッファ層２
が形成されている。
【００７４】多層構造からなるバッファ層２上には、順
次ｎ型ＧａＮからなる層厚０．５μｍのｎ型下地層３０
３、ｎ型Ａｌ0.25Ｇａ0.75Ｎからなる層厚０．５μｍの
ｎ型クラッド層３０４、活性層として層厚５ｎｍのアン
ドープＧａＮ障壁層５ａ（６層）と層厚５ｎｍのアンド
ープＧａ0.85Ｉｎ0.15Ｎ井戸層５ｂ（５層）とが交互に
積層されたＭＱＷからなる発光層５、ｐ型Ａｌ0.25Ｇａ
0.75Ｎからなる層厚０．５μｍのｐ型クラッド層７、ｐ
型ＧａＮからなる層厚５０ｎｍのｐ型コンタクト層８が
形成されている。さらに、ｐ型コンタクト層８上には幅
約２μｍのｐ型コンタクト層８に接合するｐ電極３１０
と、基板１の裏面にはｎ側電極１１が形成されている。
次ｎ型ＧａＮからなる層厚０．５μｍのｎ型下地層３０
３、ｎ型Ａｌ0.25Ｇａ0.75Ｎからなる層厚０．５μｍの
ｎ型クラッド層３０４、活性層として層厚５ｎｍのアン
ドープＧａＮ障壁層５ａ（６層）と層厚５ｎｍのアンド
ープＧａ0.85Ｉｎ0.15Ｎ井戸層５ｂ（５層）とが交互に
積層されたＭＱＷからなる発光層５、ｐ型Ａｌ0.25Ｇａ
0.75Ｎからなる層厚０．５μｍのｐ型クラッド層７、ｐ
型ＧａＮからなる層厚５０ｎｍのｐ型コンタクト層８が
形成されている。さらに、ｐ型コンタクト層８上には幅
約２μｍのｐ型コンタクト層８に接合するｐ電極３１０
と、基板１の裏面にはｎ側電極１１が形成されている。
【００７５】比較のため、Ｓｉからなる基板１上に単層
の層厚２０ｎｍのＳｉＣ層からなるバッファ層あるいは
単層の層厚２０ｎｍのＧａＮ層からなるバッファ層上
に、ＧａＮ層を約３μｍ成長した試料を作製した。この
試料においては、単結晶のＧａＮ層を得ることはできな
かった。
の層厚２０ｎｍのＳｉＣ層からなるバッファ層あるいは
単層の層厚２０ｎｍのＧａＮ層からなるバッファ層上
に、ＧａＮ層を約３μｍ成長した試料を作製した。この
試料においては、単結晶のＧａＮ層を得ることはできな
かった。
【００７６】ここで、本実施の形態では、バッファ層２
は層厚２．５ｎｍのＳｉＣ層３０２ａと、層厚２．５ｎ
ｍのＧａＮ層３０２ｂを交互に例えば４周期積層した多
層構造から構成され、多層構造は少なくとも１つの窒化
物の層を含むことを特徴とする。斯かる構成とすること
で、良好な表面平坦性及び良好な結晶性を有する３族窒
化物半導体が得られる。この結果、本実施の形態におい
て良好な特性を有するＬＤを作製できる。
は層厚２．５ｎｍのＳｉＣ層３０２ａと、層厚２．５ｎ
ｍのＧａＮ層３０２ｂを交互に例えば４周期積層した多
層構造から構成され、多層構造は少なくとも１つの窒化
物の層を含むことを特徴とする。斯かる構成とすること
で、良好な表面平坦性及び良好な結晶性を有する３族窒
化物半導体が得られる。この結果、本実施の形態におい
て良好な特性を有するＬＤを作製できる。
【００７７】次に、上記図２６に示すＬＤチップの各３
族窒化物半導体層は、図１に示すＬＥＤチップと同様に
ＭＯＶＰＥ法によりＳｉからなる基板１上に形成され
る。基板１を非単結晶成長温度、例えば６００℃の成長
温度に保持した状態にして、Ｈ 2からなるキャリアガ
ス、原料ガスとしてＳｉＨ4、Ｃ3Ｈ8、ドーパントガス
としてＮ2を用いて非単結晶のＮドープｎ型のＳｉＣ層
３０２ａと、Ｈ2及びＮ2からなるキャリアガス、原料ガ
スとしてＮＨ3、ＴＭＧａ、ドーパントガスとしてＳｉ
Ｈ4を用いて非単結晶のＳｉドープｎ型のＧａＮ層３０
２ｂを交互に４周期成長することにより、多層構造から
なるバッファ層２を形成する。
族窒化物半導体層は、図１に示すＬＥＤチップと同様に
ＭＯＶＰＥ法によりＳｉからなる基板１上に形成され
る。基板１を非単結晶成長温度、例えば６００℃の成長
温度に保持した状態にして、Ｈ 2からなるキャリアガ
ス、原料ガスとしてＳｉＨ4、Ｃ3Ｈ8、ドーパントガス
としてＮ2を用いて非単結晶のＮドープｎ型のＳｉＣ層
３０２ａと、Ｈ2及びＮ2からなるキャリアガス、原料ガ
スとしてＮＨ3、ＴＭＧａ、ドーパントガスとしてＳｉ
Ｈ4を用いて非単結晶のＳｉドープｎ型のＧａＮ層３０
２ｂを交互に４周期成長することにより、多層構造から
なるバッファ層２を形成する。
【００７８】その後、基板１を例えば１１５０℃の成長
温度に保持した状態にして、ｎ型下地層３０３、ｎ型ク
ラッド層３０４を成長させる。次に、基板１を例えば８
５０℃の成長温度に保持した状態にして、障壁層５ａ
（６層）と井戸層ｂ（５層）を交互に成長することによ
りＭＱＷからなる発光層５を成長する。最後に、基板１
を例えば１１５０℃の成長温度に保持した状態にして、
ｐ型クラッド層７、ｐ型コンタクト層８を成長させる。
温度に保持した状態にして、ｎ型下地層３０３、ｎ型ク
ラッド層３０４を成長させる。次に、基板１を例えば８
５０℃の成長温度に保持した状態にして、障壁層５ａ
（６層）と井戸層ｂ（５層）を交互に成長することによ
りＭＱＷからなる発光層５を成長する。最後に、基板１
を例えば１１５０℃の成長温度に保持した状態にして、
ｐ型クラッド層７、ｐ型コンタクト層８を成長させる。
【００７９】その後、ｐ型コンタクト層４７上にストラ
イプ状のｐ側電極３１０を形成し、また、Ｓｉからなる
基板１の裏面にｎ側電極１１を形成した後、５００℃で
熱処理する。このようにして図２６の構造のＬＤチップ
が作製される。
イプ状のｐ側電極３１０を形成し、また、Ｓｉからなる
基板１の裏面にｎ側電極１１を形成した後、５００℃で
熱処理する。このようにして図２６の構造のＬＤチップ
が作製される。
【００８０】上記実施の形態１乃至３では、３族窒化物
半導体を用いたＬＥＤ素子、ＬＤ素子について説明した
が、他の発光素子や、受光素子、電界効果トランジスタ
等の電子デバイスをはじめとする他の半導体素子へも応
用できる。
半導体を用いたＬＥＤ素子、ＬＤ素子について説明した
が、他の発光素子や、受光素子、電界効果トランジスタ
等の電子デバイスをはじめとする他の半導体素子へも応
用できる。
【００８１】上記実施の形態１乃至３では、バッファ層
を構成する材料としてＡｌＮとＧａＮおよびＡｌＧａＮ
あるいはＳｉＣを用いたが、ＢＮやＩｎＮ等の他の３族
窒化物半導体やこれらの混晶を用いてもよい。また、Ｓ
ｉ、Ｇｅ、ＳｉＣ、あるいはＧａＰ、ＧａＡｓ等の３−
５族化合物半導体や２−６族化合物半導体を用いてもよ
い。
を構成する材料としてＡｌＮとＧａＮおよびＡｌＧａＮ
あるいはＳｉＣを用いたが、ＢＮやＩｎＮ等の他の３族
窒化物半導体やこれらの混晶を用いてもよい。また、Ｓ
ｉ、Ｇｅ、ＳｉＣ、あるいはＧａＰ、ＧａＡｓ等の３−
５族化合物半導体や２−６族化合物半導体を用いてもよ
い。
【００８２】また、上記実施の形態１乃至２では、基板
として（０００１）面あるいは（１１−２０）面を基板
表面とするサファイアを用いたが、他の面方位のサファ
イア基板を用いてもよい。また、基板としてサファイ
ア、Ｓｉ以外に、スピネル、ＳｉＣ、ＧａＰ、ＧａＡｓ
等を用いてもよい。
として（０００１）面あるいは（１１−２０）面を基板
表面とするサファイアを用いたが、他の面方位のサファ
イア基板を用いてもよい。また、基板としてサファイ
ア、Ｓｉ以外に、スピネル、ＳｉＣ、ＧａＰ、ＧａＡｓ
等を用いてもよい。
【００８３】加えて、３族窒化物半導体の結晶構造とし
て、ウルツ鉱型であっても閃亜鉛鉱型構造であってもよ
い。
て、ウルツ鉱型であっても閃亜鉛鉱型構造であってもよ
い。
【００８４】
【発明の効果】以上詳述した如く、本発明半導体素子お
よびその製造方法によれば、基板と３族窒化物半導体か
らなる能動素子領域との間に、多層構造を有するバッフ
ァ層を備えたことによって、性能を劣化させる原因とな
る結晶欠陥が少なく表面の平坦な信頼性の高い３族窒化
物半導体を用いた半導体素子を作製可能となると同時
に、前記半導体素子を再現性よく作製可能となった。
よびその製造方法によれば、基板と３族窒化物半導体か
らなる能動素子領域との間に、多層構造を有するバッフ
ァ層を備えたことによって、性能を劣化させる原因とな
る結晶欠陥が少なく表面の平坦な信頼性の高い３族窒化
物半導体を用いた半導体素子を作製可能となると同時
に、前記半導体素子を再現性よく作製可能となった。
【図１】本発明半導体素子に係わる第１実施の形態の縦
断面図である。
断面図である。
【図２】本発明半導体素子に係わる第１実施の形態の上
面平面図である。
面平面図である。
【図３】Ｘ線ロッキングカーブ半値幅のバッファ層厚依
存性を示す図である。
存性を示す図である。
【図４】本発明半導体素子に係わる第１実施の形態にお
ける他の実施例の縦断面図である。
ける他の実施例の縦断面図である。
【図５】本発明半導体素子に係わる第２実施の形態の縦
断面図である。
断面図である。
【図６】本発明半導体素子に係わる第２実施の形態の上
面平面図である。
面平面図である。
【図７】本発明半導体素子に係わる第１あるいは第２実
施の形態の斜視図である。
施の形態の斜視図である。
【図８】本発明半導体素子に係わる第１あるいは第２実
施の形態の斜視図である。
施の形態の斜視図である。
【図９】本発明半導体素子に係わる第１あるいは第２実
施の形態の斜視図である。
施の形態の斜視図である。
【図１０】本発明半導体素子に係わる第１あるいは第２
実施の形態の斜視図である。
実施の形態の斜視図である。
【図１１】本発明半導体素子に係わる第１あるいは第２
実施の形態の斜視図である。
実施の形態の斜視図である。
【図１２】本発明半導体素子に係わる第１あるいは第２
実施の形態の斜視図である。
実施の形態の斜視図である。
【図１３】本発明半導体素子に係わる第１あるいは第２
実施の形態の斜視図である。
実施の形態の斜視図である。
【図１４】本発明半導体素子に係わる第１あるいは第２
実施の形態の斜視図である。
実施の形態の斜視図である。
【図１５】本発明半導体素子に係わる第１あるいは第２
実施の形態の斜視図である。
実施の形態の斜視図である。
【図１６】本発明半導体素子に係わる第１あるいは第２
実施の形態の斜視図である。
実施の形態の斜視図である。
【図１７】本発明半導体素子に係わる第１あるいは第２
実施の形態の斜視図である。
実施の形態の斜視図である。
【図１８】本発明半導体素子に係わる第１あるいは第２
実施の形態の斜視図である。
実施の形態の斜視図である。
【図１９】本発明半導体素子に係わる第１あるいは第２
実施の形態の斜視図である。
実施の形態の斜視図である。
【図２０】本発明半導体素子に係わる第１あるいは第２
実施の形態の斜視図である。
実施の形態の斜視図である。
【図２１】本発明半導体素子に係わる第１あるいは第２
実施の形態の斜視図である。
実施の形態の斜視図である。
【図２２】本発明半導体素子に係わる第１あるいは第２
実施の形態の斜視図である。
実施の形態の斜視図である。
【図２３】本発明半導体素子に係わる第１あるいは第２
実施の形態の斜視図である。
実施の形態の斜視図である。
【図２４】本発明半導体素子に係わる第１あるいは第２
実施の形態の斜視図である。
実施の形態の斜視図である。
【図２５】本発明半導体素子に係わる第１あるいは第２
実施の形態の斜視図である。
実施の形態の斜視図である。
【図２６】本発明半導体素子に係わる第３実施の形態の
縦断面図である。
縦断面図である。
【符号の説明】 １…基板、２…バッファ層、２ａ…ＡｌＮ層、２ｂ…Ｇ
ａＮ層、３…下地層、４…ｎ型コンタクト層、５…発光
層、５ａ…障壁層、５ｂ…井戸層、６…保護層、７…ｐ
型クラッド層、８…ｐ型コンタクト層、９…ｐ側透光性
電極、１０…ｐ側パッド電極、１１…ｎ側電極、１０２
ａ…ＡｌＮ層、１０２ｂ…ＧａＮ層、２０２ａ…ＡｌＮ
層、２０２ｂ…Ａｌ0.7Ｇａ0.3Ｎ層、２０２ｃ…Ａｌ
0.3Ｇａ0.7Ｎ層、２０２ｄ…ＧａＮ層、３０２ａ…Ｓｉ
Ｃ層、３０２ｂ…ＧａＮ層、３０３…ｎ型下地層、３０
４…ｎ型クラッド層、３１０…ｐ電極
ａＮ層、３…下地層、４…ｎ型コンタクト層、５…発光
層、５ａ…障壁層、５ｂ…井戸層、６…保護層、７…ｐ
型クラッド層、８…ｐ型コンタクト層、９…ｐ側透光性
電極、１０…ｐ側パッド電極、１１…ｎ側電極、１０２
ａ…ＡｌＮ層、１０２ｂ…ＧａＮ層、２０２ａ…ＡｌＮ
層、２０２ｂ…Ａｌ0.7Ｇａ0.3Ｎ層、２０２ｃ…Ａｌ
0.3Ｇａ0.7Ｎ層、２０２ｄ…ＧａＮ層、３０２ａ…Ｓｉ
Ｃ層、３０２ｂ…ＧａＮ層、３０３…ｎ型下地層、３０
４…ｎ型クラッド層、３１０…ｐ電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 畑 雅幸 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内
Claims (8)
- 【請求項１】 基板上に３族窒化物半導体からなる能動
素子領域を備えた半導体素子であって、該基板と該能動
素子領域との間に、多層構造を有するバッファ層を備え
たことを特徴とする半導体素子。 - 【請求項２】 前記バッファ層が、島状の層を含むこと
を特徴とする請求項１記載の半導体素子。 - 【請求項３】 前記バッファ層の最上層は、該バッファ
層を構成する各層のなかで、前記３族窒化物半導体に最
も近い格子定数を有する物質からなる層であることを特
徴とする請求項１、２のいずれかに記載の半導体素子。 - 【請求項４】 前記バッファ層を構成する各層は、前記
基板側から前記３族窒化物半導体側へ、前記３族窒化物
半導体と前記各層を構成する物質との格子定数差が小さ
くなる順序で積層されていることを特徴とする請求項１
乃至３のいずれかに記載の半導体素子。 - 【請求項５】 前記バッファ層は、少なくとも１つの窒
化物の層を含むことを特徴とする請求項１乃至４のいず
れかに記載の半導体素子。 - 【請求項６】 前記バッファ層は、組成の異なる複数の
窒化物の層を含むことを特徴とする請求項１乃至４のい
ずれかに記載の半導体素子。 - 【請求項７】 前記窒化物が、Ｂ、Ａｌ、Ｇａ、Ｉｎか
ら選択される１もしくは複数の元素の窒化物であること
を特徴とする請求項５、６のいずれかに記載の半導体素
子。 - 【請求項８】 基板上に３族窒化物半導体からなる能動
素子領域を形成した半導体素子の製造方法において、該
基板と該能動素子領域との間に多層構造を有するバッフ
ァ層を、前記能動素子領域を形成する温度より低い温度
で形成することを特徴とする半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7417998A JP3545197B2 (ja) | 1998-03-23 | 1998-03-23 | 半導体素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7417998A JP3545197B2 (ja) | 1998-03-23 | 1998-03-23 | 半導体素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274560A true JPH11274560A (ja) | 1999-10-08 |
| JP3545197B2 JP3545197B2 (ja) | 2004-07-21 |
Family
ID=13539696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7417998A Expired - Lifetime JP3545197B2 (ja) | 1998-03-23 | 1998-03-23 | 半導体素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3545197B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010107604A (ko) * | 2000-05-22 | 2001-12-07 | 시바타 마사하루 | 광학 장치, 광학 장치 제조용 기판, 광학 장치의 제조방법 및 광학 장치 제조용 기판의 제조 방법 |
| WO2002103813A1 (en) * | 2001-06-15 | 2002-12-27 | Nichia Corporation | Nitride semiconductor light emitting element and light emitting device using it |
| JP2005197292A (ja) * | 2003-12-26 | 2005-07-21 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法 |
| JP2007042944A (ja) * | 2005-08-04 | 2007-02-15 | Rohm Co Ltd | 窒化物半導体素子の製法 |
| JP2008010840A (ja) * | 2006-05-29 | 2008-01-17 | Nichia Chem Ind Ltd | 窒化物半導体発光素子 |
| JP2008153531A (ja) * | 2006-12-19 | 2008-07-03 | Sumitomo Electric Ind Ltd | 半導体発光素子 |
| JP2008294277A (ja) * | 2007-05-25 | 2008-12-04 | Sharp Corp | 窒化物半導体レーザ素子の製造方法 |
| US7635875B2 (en) | 2001-07-24 | 2009-12-22 | Nichia Corporation | Semiconductor light emitting device |
| US7683386B2 (en) | 2003-08-19 | 2010-03-23 | Nichia Corporation | Semiconductor light emitting device with protrusions to improve external efficiency and crystal growth |
| US8188495B2 (en) | 2006-06-13 | 2012-05-29 | Showa Denko K.K. | Gallium nitride-based compound semiconductor light emitting device |
| JP2012146908A (ja) * | 2011-01-14 | 2012-08-02 | Sanken Electric Co Ltd | 半導体ウェハ及び半導体装置 |
| JP2012256833A (ja) * | 2011-05-16 | 2012-12-27 | Toshiba Corp | 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法 |
| JP2013065897A (ja) * | 2004-12-23 | 2013-04-11 | Lg Innotek Co Ltd | 窒化物半導体発光素子 |
| CN103050593A (zh) * | 2011-10-17 | 2013-04-17 | 大连美明外延片科技有限公司 | AlGaInP四元系发光二极管外延片及其生长方法 |
| JP2014053607A (ja) * | 2013-09-02 | 2014-03-20 | Toshiba Corp | 半導体発光素子及び半導体発光素子の製造方法 |
| TWI577044B (zh) * | 2012-02-17 | 2017-04-01 | 晶元光電股份有限公司 | 半導體裝置與半導體元件 |
-
1998
- 1998-03-23 JP JP7417998A patent/JP3545197B2/ja not_active Expired - Lifetime
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010107604A (ko) * | 2000-05-22 | 2001-12-07 | 시바타 마사하루 | 광학 장치, 광학 장치 제조용 기판, 광학 장치의 제조방법 및 광학 장치 제조용 기판의 제조 방법 |
| WO2002103813A1 (en) * | 2001-06-15 | 2002-12-27 | Nichia Corporation | Nitride semiconductor light emitting element and light emitting device using it |
| US7745245B2 (en) | 2001-07-24 | 2010-06-29 | Nichia Corporation | Semiconductor light emitting device |
| US9368681B2 (en) | 2001-07-24 | 2016-06-14 | Nichia Corporation | Semiconductor light emitting device |
| US9865773B2 (en) | 2001-07-24 | 2018-01-09 | Nichia Corporation | Semiconductor light emitting device |
| US10593833B2 (en) | 2001-07-24 | 2020-03-17 | Nichia Corporation | Semiconductor light emitting device |
| US10396242B2 (en) | 2001-07-24 | 2019-08-27 | Nichia Corporation | Semiconductor light emitting device |
| US7635875B2 (en) | 2001-07-24 | 2009-12-22 | Nichia Corporation | Semiconductor light emitting device |
| US7804101B2 (en) | 2001-07-24 | 2010-09-28 | Nichia Corporation | Semiconductor light-emitting device |
| US7683386B2 (en) | 2003-08-19 | 2010-03-23 | Nichia Corporation | Semiconductor light emitting device with protrusions to improve external efficiency and crystal growth |
| US8119534B2 (en) | 2003-08-19 | 2012-02-21 | Nichia Corporation | Semiconductor light emitting device with protrusions to improve external efficiency and crystal growth |
| JP2005197292A (ja) * | 2003-12-26 | 2005-07-21 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法 |
| US8704250B2 (en) | 2004-12-23 | 2014-04-22 | Lg Innotek Co., Ltd. | Nitride semiconductor light emitting device and fabrication method thereof |
| JP2013065897A (ja) * | 2004-12-23 | 2013-04-11 | Lg Innotek Co Ltd | 窒化物半導体発光素子 |
| JP2007042944A (ja) * | 2005-08-04 | 2007-02-15 | Rohm Co Ltd | 窒化物半導体素子の製法 |
| JP2008010840A (ja) * | 2006-05-29 | 2008-01-17 | Nichia Chem Ind Ltd | 窒化物半導体発光素子 |
| US8188495B2 (en) | 2006-06-13 | 2012-05-29 | Showa Denko K.K. | Gallium nitride-based compound semiconductor light emitting device |
| JP2008153531A (ja) * | 2006-12-19 | 2008-07-03 | Sumitomo Electric Ind Ltd | 半導体発光素子 |
| JP2008294277A (ja) * | 2007-05-25 | 2008-12-04 | Sharp Corp | 窒化物半導体レーザ素子の製造方法 |
| JP2012146908A (ja) * | 2011-01-14 | 2012-08-02 | Sanken Electric Co Ltd | 半導体ウェハ及び半導体装置 |
| EP2525417A3 (en) * | 2011-05-16 | 2016-01-13 | Kabushiki Kaisha Toshiba | Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer |
| JP2012256833A (ja) * | 2011-05-16 | 2012-12-27 | Toshiba Corp | 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法 |
| CN103050593A (zh) * | 2011-10-17 | 2013-04-17 | 大连美明外延片科技有限公司 | AlGaInP四元系发光二极管外延片及其生长方法 |
| TWI577044B (zh) * | 2012-02-17 | 2017-04-01 | 晶元光電股份有限公司 | 半導體裝置與半導體元件 |
| JP2014053607A (ja) * | 2013-09-02 | 2014-03-20 | Toshiba Corp | 半導体発光素子及び半導体発光素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3545197B2 (ja) | 2004-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6635901B2 (en) | Semiconductor device including an InGaAIN layer | |
| CN101473454B (zh) | ZnO系半导体元件 | |
| JP5145617B2 (ja) | ｎ型窒化物半導体積層体およびそれを用いる半導体素子 | |
| WO2003072856A1 (fr) | Procede de production de semi-conducteur a base d'un compose nitrure du groupe iii | |
| JP2000133842A (ja) | 半導体素子及びその製造方法 | |
| JPH07273367A (ja) | 半導体基板の製造方法および発光素子の製造方法 | |
| JP3545197B2 (ja) | 半導体素子およびその製造方法 | |
| JP2001077412A (ja) | 半導体素子およびその製造方法 | |
| WO2009142265A1 (ja) | Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ | |
| JP2009071174A (ja) | 半導体発光素子 | |
| US20210013365A1 (en) | Method of fabricating non-polar and semi-polar devices using epitaxial lateral overgrowth | |
| US20100317131A1 (en) | Method for manufacturing light emitting device | |
| JP2000114599A (ja) | 半導体発光素子 | |
| JP5392885B2 (ja) | ＺｎＯ系半導体素子 | |
| JP4698053B2 (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法 | |
| JP2004048076A (ja) | 半導体素子およびその製造方法 | |
| JP5314257B2 (ja) | 低欠陥の半導体基板、半導体発光素子、およびそれらの製造方法 | |
| JPH09283799A (ja) | 半導体発光素子 | |
| JP3566476B2 (ja) | 半導体発光素子の製造方法 | |
| JP2000332293A (ja) | Ｉｉｉ−ｖ族窒化物半導体発光素子及びその製造方法 | |
| JP2004214500A (ja) | 窒化物半導体成長基板およびそれを用いた窒化物半導体素子 | |
| JP2009212343A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
| JP3888036B2 (ja) | ｎ型窒化物半導体の成長方法 | |
| JP2003218468A (ja) | 半導体レーザ素子及びその製造方法 | |
| JP2003086533A (ja) | 窒化物半導体素子および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040316 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040407 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |