TWI412130B - 半導體裝置及其製造方法 - Google Patents
半導體裝置及其製造方法 Download PDFInfo
- Publication number
- TWI412130B TWI412130B TW096104125A TW96104125A TWI412130B TW I412130 B TWI412130 B TW I412130B TW 096104125 A TW096104125 A TW 096104125A TW 96104125 A TW96104125 A TW 96104125A TW I412130 B TWI412130 B TW I412130B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- impurity
- thickness
- active layer
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 54
- 229920005591 polysilicon Polymers 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 26
- 238000002955 isolation Methods 0.000 claims abstract description 25
- 239000012535 impurity Substances 0.000 claims description 65
- 229910052732 germanium Inorganic materials 0.000 claims description 24
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 15
- 238000005468 ion implantation Methods 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 7
- 239000003870 refractory metal Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 4
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910001507 metal halide Inorganic materials 0.000 claims description 3
- 150000005309 metal halides Chemical class 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 2
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052710 silicon Inorganic materials 0.000 abstract 2
- 239000010703 silicon Substances 0.000 abstract 2
- 230000007423 decrease Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 41
- 239000010408 film Substances 0.000 description 39
- 239000013078 crystal Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
- H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6739—Conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6744—Monocrystalline silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本發明係有關於具有絕緣體上覆矽(SOI)結構之MOS場效電晶體。
近幾年來，隨著網際網路的蓬勃發展及多媒體資訊社會的進步，移動式資訊終端市場已顯著成長。有使資訊裝置或構成資訊裝置的LSIs進一步小型化及降低功率消耗之需求。做為符合此需求的裝置技術，已集中關注於SOI裝置。與習知的塊體Si裝置相較，當MOS電晶體係形成於具有SOI結構的半導體基板上時，就例如接面電容及配線電容的寄生電容之降低、低基板偏壓效應、短通道效應的抑制、完全裝置隔離、陡峭的次臨界特性等等的觀點而言係有助益的。因此，可運用LSI的低功率消耗及高效能之大的效果。
然而，在SOI型MOS電晶體中，有技術上的問題。當矽的局部氧化(LOCOS)製程係應用於元件隔離時，薄矽主動層係形成於LOCOS隔離邊緣，藉以導致具有低臨界電壓的寄生MOS電晶體之形成，而有關出現峰形隆起狀(hump shape)(在下文中，僅稱為「峰形隆起」)的此種特性會在Id－Vg特性中產生。在NMOS中，峰形隆起可能產生，且導致漏電流。
做為防止此峰形隆起的產生之機制，例如，JP 08－181316 A提出形成高濃度雜質於直接設置於LOCOS隔離邊緣之下的基板上，或基板的整個表面上，而JP 2000－306994 A提出改變LOCOS隔離邊緣的形狀。此外，做為防止峰形隆起的產生之另一機制，JP 2001－148481 A揭露在LOCOS氧化之後，於氧氣中，使溫度降低至800℃，然後自氧化爐取出晶圓，藉此以使用較大量的固定電荷來抑制峰形隆起的產生。
然而，在這些方法中，會有問題為在JP 08－181316 A的方法中，額外使用如離子佈植及退火的製程，在JP 2000－306994 A的方法中，製程是複雜的，而在JP 2001－148481 A的方法中，僅可於NMOS或CMOS中得到小的效果。
本發明已做成來解決以上所提及的問題，且本發明之目的在於提供當藉由習知LOCOS製程而使用元件隔離技術時，可抑制造成問題之寄生MOS電晶體，及以低消耗電流來驅動MOS電晶體之SOI型MOS電晶體。
為了解決以上所提及的問題，本發明提出以下機制。
(1)提供有一種具有一結構之半導體裝置，其包含：SOI半導體基板，包含半導體支撐基板、形成於半導體支撐基板上的埋入絕緣膜、及形成於埋入絕緣膜上的矽主動層；第一導電型MOS電晶體，係形成於矽主動層且具有閘極電極；以及元件隔離絕緣膜，藉由LOCOS製程而被具有在深度方向上到達埋入絕緣膜的厚度且包圍MOS電晶體，其中MOS電晶體的該閘極電極包含：一對應於即將變成通道的矽主動層之區域的第一導電型多晶矽區域；及一對應於LOCOS隔離邊緣的第二導電型多晶矽區域。
(2)在該半導體裝置中，MOS電晶體的閘極電極具有層疊結構，其中一具有第一導電區域及第二導電區域的多晶矽層係以一耐火金屬矽化物層來予以層疊。
(3)在該半導體裝置中，MOS電晶體具有雜質擴散層，其在源極區中，係在於第一導電型與第二導電型之間變化。
(4)提出一種半導體裝置之製造方法，該半導體裝置包含形成於SOI基板的矽主動層上之MOS電晶體，此半導體裝置之製造方法包含下列步驟：藉由熱氧化而形成具有到達埋入絕緣膜的厚度之元件隔離絕緣膜，以形成在矽主動層之上方的MOS電晶體；藉由熱氧化而形成具有約5至30 nm的厚度之閘極絕緣膜；形成具有200至400 nm的厚度之多晶矽層於閘極絕緣膜上；在塗施光阻於多晶矽層上且圖案化之後，選擇性地藉由以摻雜具有1×1018
原子/cm3
或更大的雜質濃度之離子佈植來摻雜第一導電雜質，而使多晶矽層的一部分轉變成第一導電型；在塗施光阻於多晶矽層上且圖案化之後，選擇性地藉由以摻雜具有1×1018
原子/cm3
或更大的雜質濃度之離子佈植來摻雜第二導電雜質，而使多晶矽層的一部分轉變成第二導電型；蝕刻多晶矽層，以形成閘極電極；經過MOS電晶體的圖案化區域，部分及選擇性地摻雜雜質於矽主動層中，以變成具有光阻的源極及汲極；形成中間絕緣層於SOI基板上；形成接觸孔於形成在SOI基板上的中間絕緣層中；形成金屬配線於接觸孔中；以及形成保護膜。
(5)該半導體裝置之製造方法另包含下列步驟：在多晶矽的沈積之後，藉由熱處理而形成具有約300至400 nm的厚度之氧化物膜，以形成硬遮罩；以光阻來圖案化，以蝕刻氧化物膜；選擇性地藉由以1×1018
原子/cm3
或更大的雜質濃度來實施第一導電型雜質和第二導電型雜質中相對應的一個導電型雜質之預沈積，而使多晶矽層的一部分轉變成第一導電型和第二導電型中的其中一個導電型；以及選擇性地藉由移除氧化物膜，及藉由以具有1×1018
原子/cm3
或更大的雜質濃度之離子佈植來摻雜相反的導電雜質於整個區域上，而使多晶矽層的一部分轉變成相反導電型。
(6)該半導體裝置之製造方法包含下列步驟：在多晶矽的沈積之後，藉由熱處理而形成具有約300至400 nm的厚度之氧化物膜，以形成硬遮罩；以光阻來圖案化，以蝕刻氧化物膜；選擇性地藉由以1×1018
原子/cm3
或更大的雜質濃度來實施第一導電型雜質和第二導電型雜質中相對應的一個導電型雜質之預沈積，而使多晶矽層的一部分轉變成第一導電型和第二導電型中的其中一個導電型；進一步藉由熱處理而形成具有約300至400 nm的膜厚度之氧化物膜，以形成硬遮罩；以光阻來圖案化，以蝕刻該氧化物膜；以及選擇性地藉由實施相反的導電雜質之預沈積，而使多晶矽層的一部分轉變成與該多晶矽層的第一部分相反之導電型。
(7)該半導體裝置之製造方法另包含下列步驟：在多晶矽層轉變成第一與第二導電型的步驟之後，藉由熱氧化而形成具有到達埋入絕緣膜的厚度之元件隔離絕緣膜，以形成在矽主動層之上方的MOS電晶體；以及藉由熱氧化而形成具有約5至30 nm的厚度之閘極絕緣膜。
(8)該半導體裝置之製造方法另包含下列步驟：在形成閘極電極的步驟之後，圖案化MOS電晶體的區域，以變成具有光阻的源極及汲極，且部分及選擇性地摻雜第一導電雜質於矽主動層中；以及經由以光阻來圖案化，而部分及選擇性地摻雜第二導電雜質於源極區域中。
在該SOI半導體裝置中，閘極電極的導電型係分成兩種，使得MOS電晶體的多晶矽閘極電極於LOCOS隔離邊緣處具有高臨界電壓，而於閘極中央的通道區域中具有低臨界電壓。因此，能夠產生可抑制於產生於LOCOS隔離邊緣處的寄生MOS電晶體之產生，及以低消耗電流驅動之MOS電晶體。
在下文中，依據本發明之n型MOS電晶體的一實施例將參照附圖來予以詳細說明。
就第一實施例而言，圖1至4係顯示依據本發明實施例之半導體裝置的主要部分之平面圖及剖面圖。
圖2為沿著圖1的線A－A’所取得之半導體裝置的剖面圖。圖3為沿著圖1的線B－B’所取得之半導體裝置的剖面圖。圖4為係沿著圖1的線C－C’所取得之半導體裝置的剖面圖。在圖1至4中，半導體基板101為p型黏合式絕緣體上覆矽(SOI)基板，其具有例如是p型單晶半導體支撐基板102、具有約50至400 nm的厚度之埋入絕緣膜103、及具有約50至200 nm的厚度之p型矽主動層104之三層結構。埋入絕緣膜103使單晶半導體支撐基板102與p型矽主動層104彼此絕緣。p型單晶半導體支撐基板102及p型矽主動層104中的各濃度一般約在1×1014
cm－3
至1×1015
cm－3
的範圍中。在此情況中，p型黏合式基板係用來當作SOI基板101。另一種是，可使用具有經由佈植氧而形成於p型塊體(bulk)Si結構且高溫退火之SOI結構的p型SIMOX(藉由所佈植之氧而分離)基板。
n型MOS電晶體係形成於矽主動層104上，矽主動層104係形成於埋入絕緣膜103上。MOS電晶體係係藉由場絕緣膜105而與周圍電性隔離，場絕緣膜105係藉由矽的局部氧化(LOCOS)製程而形成具有約100至500 nm的厚度，且與埋入絕緣膜103接觸。在此情況中，藉由使用LOCOS製程，矽主動層104係形成為LOCOS隔離邊緣處的薄膜，如圖4中所顯示。經具有約5至30 nm的膜厚度之閘極絕緣膜106，會形成由n型雜質區域108和p型雜質區域109所組成的閘極電極111，n型雜質區域108和p型雜質區域109係由具有約200至300 nm的厚度之多晶矽，及配置於多晶矽上的耐火金屬矽化物110所組成。如圖1中所顯示，閘極電極的n型雜質區域108和p型雜質區域109係藉由改變離子種類，經離子佈植而被形成於多晶矽中，使得通道區變成n型區域，而LOCOS隔離邊緣變成p型區域。由於耐火金屬矽化物110係配置於具有n型和p型區域的多晶矽上，且具有約100 nm的厚度，所以使閘極電極111的片電阻降低。在閘極電極111的各側上，會分別組構源極區域112及汲極區域113。
由於p型閘極與p型矽主動層中的各個功函數之間的差異，所以使用通道區中的n型導電多晶矽及LOCOS隔離邊緣處的p型導電多晶矽能降低NMOS之通道區中的臨界電壓，且增加LOCOS隔離邊緣處的臨界電壓。因此，當在NMOS電晶體的通道區域中，以低驅動電壓驅動電晶體時，可抑制LOCOS隔離邊緣處的寄生MOS電晶體之產生。
接著，圖1至4中所顯示之半導體裝置之製造方法將參照圖5A、5B、6A、6B、7A、7B、8A、8B、9A、9B、10A、10B、11A、及11B來予以說明。
例如，在如圖5A中所顯示之具有p型單晶半導體支撐基板102、具有約50至400 nm的厚度之埋入絕緣膜103、及具有約50至200 nm的厚度之p型矽主動層104之三層結構的SOI基板101上，如圖5B中所顯示之具有約100至500 nm的膜厚度之場絕緣膜105係藉由LOCOS製程而形成。然後，在半導體基板101的表面上，具有約5至30 nm的膜厚度之氧化矽膜係藉由熱氧化而形成為閘極絕緣膜106。在此之後，如圖6A中所顯示，用來當作MOS電晶體的閘極電極之多晶矽層107係沈積為具有約200至400 nm的厚度。
如圖6B中所顯示，多晶矽層107的表面係以光阻114而受到圖案化，且部分地藉由離子佈植，而以例如砷的n型雜質來予以佈植。之後，此部分變成閘極電極111的通道區域之n型區域108。其劑量為5×1015
cm－2
。在此之後，如圖7A中所顯示，圖案化係使用光阻114來予以實施，且離子佈植係部分地使用如BF2
的p型雜質來予以實施。之後，此部分變成閘極電極111的LOCOS隔離邊緣之p型區域109。此離子佈植係使用約8×1015
cm－2
的劑量來予以實施。在此之後，半導體基板101係以約850℃的溫度而受到熱處理，以使設置於閘極電極111中的雜質擴散。然後，如圖7B中所顯示，為了降低片電阻，耐火金屬矽化物110係沈積為具有約100 nm的厚度，且受到光阻的圖案化及蝕刻，藉以形成具有n型區域108和p型區域109的閘極電極111。在此情況中，離子佈植法係用來形成n型區域108和p型區域109，但是磷預沈積可用來形成n型區域，而硼預沈積可用來形成p型區域。當使用預沈積時，預沈積係在圖案化係以當作硬遮罩的氧化物膜來予以實施之後而實施，以形成閘極電極。另一種是，預沈積可用來形成n型區域，而離子佈植可用來形成p型區域。更另一種是，預沈積可用來形成p型區域，而離子佈植可用來形成n型區域。在此情況中，會先實施預沈積，移除硬遮罩，然後於整個表面上實施離子佈植，藉以使其可抑制例如是硼的穿透。
圖8A、8B、9A、及9B中的各圖為顯示沿著圖1的線B－B’所取得之半導體裝置，而圖10A、10B、11A、及11B中的各圖為顯示沿著圖1的線C－C’所取得之半導體裝置。那些圖式進一步顯示緊接著圖7A及7B中所顯示的製程之後的製程。如圖8A、8B、9A、9B、10A、10B、11A、及11B中所顯示，所形成的閘極電極111及用來當作遮罩的場絕緣膜105係以如砷的高濃度n型雜質來實施離子佈植，藉以形成源極區域112及汲極區域113。源極及汲極區域的各濃度一般約為5×1019
cm－3
至1×1021
cm－3
。之後，層間絕緣膜(未顯示)係沈積於其上，以使源極區域112及汲極區域113，與閘極電極111彼此電氣連接。
圖12顯示本發明的第二實施例。圖12A為使用SOI基板101的n型MOS電晶體之平面圖，而圖12B為沿著圖12A的線D－D’所取得之n型MOS電晶體的剖面圖。如圖12A中所顯示，NMOS電晶體具有p＋
主體接觸區115係形成於源極區域112中之結構。
在此情況中，多晶矽閘極電極111係以與第一實施例相同的方式，藉由離子佈植而具有通道區域變成n型，且LOCOS隔離邊緣區域變成p型之結構。因此，可抑制LOCOS隔離邊緣處的寄生MOS電晶體之產生。此外，藉由p＋
主體接觸區115之形成可使基板的電位固定，且抑制基板浮接效應(floating effect)。
要注意的是，在此實施例中係說明n型MOS電晶體，但是p型MOS電晶體可用來得到類似結構。
101．．．半導體基板
102．．．p型單晶半導體支撐基板
103．．．埋入絕緣膜
104．．．p型矽主動層
105．．．場絕緣膜
106．．．閘極絕緣膜
107．．．多晶矽層
108．．．n型雜質區域
109．．．p型雜質區域
110．．．耐火金屬矽化物
111．．．閘極電極
112．．．源極區域
113．．．汲極區域
114．．．光阻
115．．．p＋
主體接觸區
在附圖中：圖1係顯示依據本發明第一實施例之半導體裝置的主要部分之平面圖；圖2係沿著依據本發明第一實施例之圖1的線A－A’所取得之半導體裝置的剖面圖；圖3係沿著依據本發明第一實施例之圖1的線B－B’所取得之半導體裝置的剖面圖；圖4係係沿著依據本發明第一實施例之圖1的線C－C’所取得之半導體裝置的剖面圖；圖5A及5B中的各圖係顯示沿著圖1的線A－A’所取得之半導體裝置的剖面圖及進一步顯示依據本發明的第一實施例之其製程；圖6A及6B中的各圖係顯示沿著圖1的線A－A’所取得之半導體裝置的剖面圖及進一步顯示依據本發明的第一實施例之其製程；圖7A及7B中的各圖係顯示沿著圖1的線A－A’所取得之半導體裝置的剖面圖及進一步顯示依據本發明的第一實施例之其製程；圖8A及8B中的各圖係顯示沿著圖1的線B－B’所取得之半導體裝置的剖面圖及進一步顯示依據本發明的第一實施例之其製程；圖9A及9B中的各圖係顯示沿著圖1的線B－B’所取得之半導體裝置的剖面圖及進一步顯示依據本發明的第一實施例之其製程；圖10A及10B中的各圖係顯示沿著圖1的線C－C’所取得之半導體裝置的剖面圖及進一步顯示依據本發明的第一實施例之其製程；圖11A及11B中的各圖係顯示沿著圖1的線C－C’所取得之半導體裝置的剖面圖及進一步顯示係據本發明的第一實施例之其製程；以及圖12A係依據本發明的另一實施例之具有本體接觸區於其中的n型MOS電晶體之平面圖，而圖12B係沿著圖12A的線D－D’所取得之n型MOS電晶體的剖面圖。
101．．．半導體基板
108．．．n型雜質區域
109．．．p型雜質區域
111．．．閘極電極
112．．．源極區域
113．．．汲極區域
Claims (10)
- 一種半導體裝置，包含：SOI半導體基板，包含半導體支撐基板、形成於該半導體支撐基板上的埋入絕緣膜、及形成於該埋入絕緣膜上的矽主動層；以及第一導電型MOS電晶體，係形成於該矽主動層且具有一閘極電極，其中該MOS電晶體係藉由LOCOS製程，而被具有在深度方向上到達該埋入絕緣膜的厚度之元件隔離絕緣膜所包圍；該MOS電晶體的該閘極電極包含：n型多晶矽區域，位於該矽主動層之第一區域上方，該矽主動層之該第一區域包含一固定厚度；及第一及第二p型多晶矽區域，對應於LOCOS隔離邊緣，位於該矽主動層之第二區域上方，該矽主動層之該第二區域包含一厚度，該矽主動層之該第二區域之該厚度小於位於該n型多晶矽區域下方之該矽主動層之該第一區域之該厚度；以及該元件隔離絕緣膜設置於該矽主動層之該第一及第二p型多晶矽區域與該矽主動層之該第二區域之間。
- 如申請專利範圍第1項之半導體裝置，其中該MOS電晶體的該閘極電極具有層疊結構，其中一具有第一導電區域及第二導電區域的多晶矽層係以一耐火金屬矽化物層來予以層疊。
- 如申請專利範圍第1或2項之半導體裝置，其中該MOS電晶體的第一導電源極區域中具有一第二導電雜質擴散層。
- 一種半導體裝置之製造方法，該半導體裝置包含形成於SOI基板的矽主動層上之第一導電型MOS電晶體，該半導體裝置之製造方法包含：藉由熱氧化而形成具有到達埋入絕緣膜的厚度之元件隔離絕緣膜，以形成在該矽主動層之上方的該MOS電晶體；藉由熱氧化而形成具有約5至30 nm的厚度之閘極絕緣膜；形成具有200至400 nm的厚度之多晶矽層於該閘極絕緣膜上；摻雜雜質於一部分之該多晶矽層中而變成閘極電極之第一雜質摻雜步驟，以形成：位於具有固定厚度且即將變成通道的該矽主動層之區域之上方的第一導電型多晶矽區域；及在其各者中該矽主動層的厚度減少之LOCOS隔離邊緣之上方的第二導電型多晶矽區域；蝕刻該多晶矽層，以形成閘極電極；經過該MOS電晶體的圖案化區域，部分及選擇性地摻雜第一導電型雜質於該矽主動層中，以變成具有光阻的源極及汲極之第二雜質摻雜步驟；形成中間絕緣層於該SOI基板上；形成接觸孔於形成在該SOI基板上的該中間絕緣層 中；形成金屬配線於該接觸孔中；以及形成保護膜。
- 如申請專利範圍第4項之半導體裝置之製造方法，其中該第一雜質摻雜步驟包含：在塗施光阻於該多晶矽層上且圖案化之後，選擇性地藉由以具有1×1018 原子/cm3 或更大的雜質濃度之離子佈植來摻雜第一導電雜質，而使該多晶矽層的第一部分之導電性轉變成第一導電型；以及在塗施光阻於該多晶矽層上且圖案化之後，選擇性地藉由以具有1×1018 原子/cm3 或更大的雜質濃度之離子佈植來摻雜第二導電雜質，而使該多晶矽層的第二部分之導電性轉變成第二導電型。
- 如申請專利範圍第4項之半導體裝置之製造方法，其中該第一雜質摻雜步驟包含：藉由熱處理而形成具有約300至400 nm的厚度之氧化物膜，以形成硬遮罩；以光阻來圖案化，以蝕刻該氧化物膜；選擇性地藉由以1×1018 原子/cm3 或更大的雜質濃度來實施第一導電型雜質和第二導電型雜質中相對應的一個導電型雜質之預沈積，而使該多晶矽層的第一部分之導電性轉變成第一導電型和第二導電型中的其中一個導電型；以及選擇性地藉由移除該氧化物膜，及藉由以具有1×1018 原子/cm3 或更大的雜質濃度之離子佈植來摻雜相反的導電雜質於整個區域上，而使該多晶矽層的第二部分之導電性轉變成與該多晶矽層的第一部分相反之導電型。
- 如申請專利範圍第4項之半導體裝置之製造方法，其中該第一雜質摻雜步驟包含：藉由熱處理而形成具有約300至400 nm的厚度之氧化物膜，以形成硬遮罩；以光阻來圖案化，以蝕刻該氧化物膜；選擇性地藉由以1×1018 原子/cm3 或更大的雜質濃度來實施第一導電型雜質和第二導電型雜質中相對應的一個導電型雜質之預沈積，而使該多晶矽層的第一部分之導電性轉變成第一導電型和第二導電型中的其中一個導電型；進一步藉由熱處理而形成具有約300至400 nm的膜厚度之氧化物膜，以形成硬遮罩；以光阻來圖案化，以蝕刻該氧化物膜；以及選擇性地藉由實施相反的導電雜質之預沈積，而使該多晶矽層的第二部分之導電性轉變成與該多晶矽層的第一部分相反之導電型。
- 如申請專利範圍第4項之半導體裝置之製造方法，更包含：在摻雜第一導電型雜質的該第二雜質摻雜步驟之後，經由以光阻來圖案化，而部分及選擇性地摻雜第二導電雜質於該源極區域中。
- 一種半導體裝置之製造方法，該半導體裝置包含形 成於SOI基板的矽主動層上之第一導電型MOS電晶體，該半導體裝置之製造方法包含：藉由熱氧化而形成具有到達埋入絕緣膜的厚度之元件隔離絕緣膜，以形成在該矽主動層之上方的該MOS電晶體；藉由熱氧化而形成具有約5至30 nm的厚度之閘極絕緣膜；形成具有200至400 nm的厚度之多晶矽層於該閘極絕緣膜上；摻雜雜質於一部分的該多晶矽層中而變成閘極電極之第一雜質摻雜步驟，以形成：位於具有固定厚度且即將變成通道的該矽主動層之區域之上方的第一導電型多晶矽區域；及在其各者中該矽主動層的厚度減少之LOCOS隔離邊緣之上方的第二導電型多晶矽區域；形成具有500 Å至2500Å的厚度之耐火金屬矽化物於該多晶矽層上；蝕刻該多晶矽層及該耐火矽化物，以形成閘極電極；經過該MOS電晶體的圖案化區域，部分及選擇性地摻雜第一導電型雜質於該矽主動層中，以變成具有光阻的源極及汲極之第二雜質摻雜步驟；形成中間絕緣層於該SOI基板上；形成接觸孔於形成在該SOI基板上的該中間絕緣層中；形成金屬配線於該接觸孔中；以及 形成保護膜。
- 如申請專利範圍第9項之半導體裝置之製造方法，更包含：在摻雜第一導電型雜質的該第二雜質摻雜步驟之後，經由以光阻來圖案化，而部分及選擇性地摻雜第二導電雜質於該源極區域中。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006029853 | 2006-02-07 | ||
| JP2007006234A JP5567247B2 (ja) | 2006-02-07 | 2007-01-15 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200805654A TW200805654A (en) | 2008-01-16 |
| TWI412130B true TWI412130B (zh) | 2013-10-11 |
Family
ID=38478072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096104125A TWI412130B (zh) | 2006-02-07 | 2007-02-05 | 半導體裝置及其製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7851858B2 (zh) |
| JP (1) | JP5567247B2 (zh) |
| KR (1) | KR101355282B1 (zh) |
| CN (1) | CN101017851B (zh) |
| TW (1) | TWI412130B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4560100B2 (ja) * | 2008-03-24 | 2010-10-13 | 株式会社東芝 | 半導体装置 |
| JP2012129348A (ja) * | 2010-12-15 | 2012-07-05 | Sanken Electric Co Ltd | 半導体装置及び半導体装置の製造方法 |
| KR102308621B1 (ko) | 2014-07-15 | 2021-10-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN108022970A (zh) * | 2016-11-03 | 2018-05-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| US10115787B1 (en) * | 2017-06-07 | 2018-10-30 | Psemi Corporation | Low leakage FET |
| CN107452755B (zh) * | 2017-07-27 | 2020-01-21 | 武汉天马微电子有限公司 | 阵列基板及其制作方法和显示面板 |
| US10468410B2 (en) * | 2017-11-15 | 2019-11-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal gate modulation to improve kink effect |
| CN108447904B (zh) * | 2018-03-14 | 2020-09-29 | 电子科技大学 | 一种横向igbt的制造方法 |
| CN111092112B (zh) * | 2018-10-23 | 2020-11-13 | 合肥晶合集成电路有限公司 | Mos场效应晶体管及其制造方法 |
| TWI670491B (zh) | 2018-12-10 | 2019-09-01 | 財團法人工業技術研究院 | 電化學製程裝置以及電化學製程裝置的操作方法 |
| US12089412B2 (en) | 2020-03-26 | 2024-09-10 | Intel NDTM US LLC | Vertical string driver with extended gate junction structure |
| US12148802B2 (en) * | 2020-03-26 | 2024-11-19 | Intel NDTM US LLC | Vertical string driver with channel field management structure |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4700461A (en) * | 1986-09-29 | 1987-10-20 | Massachusetts Institute Of Technology | Process for making junction field-effect transistors |
| TW312854B (zh) * | 1995-12-30 | 1997-08-11 | Hyundai Electronics Ind | |
| US5686347A (en) * | 1994-12-27 | 1997-11-11 | United Microelectronics Corporation | Self isolation manufacturing method |
| US20030047782A1 (en) * | 2001-09-07 | 2003-03-13 | Hisashi Hasegawa | Complementary MOS semiconductor device |
| US20030068870A1 (en) * | 2001-10-10 | 2003-04-10 | Hirotaka Komatsubara | Method of manufacturing semiconductor element |
| TW550655B (en) * | 2001-03-12 | 2003-09-01 | Canon Kk | SOI substrate, annealing method therefor, semiconductor device having the SOI substrate, and method of manufacturing the same |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4178674A (en) * | 1978-03-27 | 1979-12-18 | Intel Corporation | Process for forming a contact region between layers of polysilicon with an integral polysilicon resistor |
| US4282648A (en) * | 1980-03-24 | 1981-08-11 | Intel Corporation | CMOS process |
| US4466174A (en) * | 1981-12-28 | 1984-08-21 | Texas Instruments Incorporated | Method for fabricating MESFET device using a double LOCOS process |
| JPS59134878A (ja) * | 1983-01-21 | 1984-08-02 | Toshiba Corp | 半導体装置 |
| US4700454A (en) * | 1985-11-04 | 1987-10-20 | Intel Corporation | Process for forming MOS transistor with buried oxide regions for insulation |
| JPH08181316A (ja) | 1994-12-22 | 1996-07-12 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US5893729A (en) * | 1995-06-28 | 1999-04-13 | Honeywell Inc. | Method of making SOI circuit for higher temperature and higher voltage applications |
| JP3648015B2 (ja) | 1997-05-14 | 2005-05-18 | 株式会社ルネサステクノロジ | 半導体装置 |
| TW396454B (en) * | 1997-06-24 | 2000-07-01 | Matsushita Electrics Corporati | Semiconductor device and method for fabricating the same |
| KR100273220B1 (ko) * | 1997-07-31 | 2000-12-15 | 김영환 | 반도체소자의제조방법 |
| KR100261165B1 (ko) * | 1998-05-14 | 2000-07-01 | 김영환 | 반도체소자 및 그의 제조방법 |
| JP3751469B2 (ja) | 1999-04-26 | 2006-03-01 | 沖電気工業株式会社 | Ｓｏｉ構造の半導体装置の製造方法 |
| JP3460649B2 (ja) | 1999-11-19 | 2003-10-27 | 住友金属工業株式会社 | 半導体装置の製造方法 |
| US6911694B2 (en) * | 2001-06-27 | 2005-06-28 | Ricoh Company, Ltd. | Semiconductor device and method for fabricating such device |
| JP4044446B2 (ja) * | 2002-02-19 | 2008-02-06 | セイコーインスツル株式会社 | 半導体装置およびその製造方法 |
| US7473947B2 (en) * | 2002-07-12 | 2009-01-06 | Intel Corporation | Process for ultra-thin body SOI devices that incorporate EPI silicon tips and article made thereby |
| JP4083507B2 (ja) * | 2002-08-28 | 2008-04-30 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
| JP2006222101A (ja) * | 2003-01-10 | 2006-08-24 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| KR101025917B1 (ko) * | 2003-06-26 | 2011-03-30 | 매그나칩 반도체 유한회사 | Ｍｏｓ 트랜지스터 및 그 제조 방법 |
| JP4700268B2 (ja) * | 2003-09-19 | 2011-06-15 | セイコーエプソン株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2007123519A (ja) * | 2005-10-27 | 2007-05-17 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
| US7910450B2 (en) * | 2006-02-22 | 2011-03-22 | International Business Machines Corporation | Method of fabricating a precision buried resistor |
-
2007
- 2007-01-15 JP JP2007006234A patent/JP5567247B2/ja not_active Expired - Fee Related
- 2007-02-05 TW TW096104125A patent/TWI412130B/zh not_active IP Right Cessation
- 2007-02-07 CN CN2007100879502A patent/CN101017851B/zh not_active Expired - Fee Related
- 2007-02-07 US US11/703,258 patent/US7851858B2/en not_active Expired - Fee Related
- 2007-02-07 KR KR1020070012669A patent/KR101355282B1/ko active IP Right Grant
-
2010
- 2010-10-08 US US12/901,055 patent/US8263443B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4700461A (en) * | 1986-09-29 | 1987-10-20 | Massachusetts Institute Of Technology | Process for making junction field-effect transistors |
| US5686347A (en) * | 1994-12-27 | 1997-11-11 | United Microelectronics Corporation | Self isolation manufacturing method |
| TW312854B (zh) * | 1995-12-30 | 1997-08-11 | Hyundai Electronics Ind | |
| TW550655B (en) * | 2001-03-12 | 2003-09-01 | Canon Kk | SOI substrate, annealing method therefor, semiconductor device having the SOI substrate, and method of manufacturing the same |
| US20030047782A1 (en) * | 2001-09-07 | 2003-03-13 | Hisashi Hasegawa | Complementary MOS semiconductor device |
| US20030068870A1 (en) * | 2001-10-10 | 2003-04-10 | Hirotaka Komatsubara | Method of manufacturing semiconductor element |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200805654A (en) | 2008-01-16 |
| US7851858B2 (en) | 2010-12-14 |
| CN101017851B (zh) | 2010-06-23 |
| US8263443B2 (en) | 2012-09-11 |
| KR101355282B1 (ko) | 2014-01-27 |
| US20070210382A1 (en) | 2007-09-13 |
| KR20070080583A (ko) | 2007-08-10 |
| JP2007243156A (ja) | 2007-09-20 |
| JP5567247B2 (ja) | 2014-08-06 |
| US20110027949A1 (en) | 2011-02-03 |
| CN101017851A (zh) | 2007-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI412130B (zh) | 半導體裝置及其製造方法 | |
| JP2940880B2 (ja) | 半導体装置およびその製造方法 | |
| JP3462301B2 (ja) | 半導体装置及びその製造方法 | |
| CN101490822B (zh) | 半导体器件及其制造方法 | |
| JP2010010215A (ja) | 半導体装置の製造方法 | |
| JP2002134627A (ja) | 半導体装置及びその製造方法 | |
| JP3742845B2 (ja) | ダブルゲート構造を持つｓｏｉ素子の製造方法及びその製造方法で製造されたダブルゲート構造を持つｓｏｉ素子 | |
| JP2003174101A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2001156290A (ja) | 半導体装置 | |
| US7514747B2 (en) | Silicon-on-insulator semiconductor device | |
| US6172405B1 (en) | Semiconductor device and production process therefore | |
| TW200826230A (en) | Semiconductor device and method for manufacturing the same | |
| JP2005116592A (ja) | 電界効果トランジスタ | |
| JP2000012851A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP3425043B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP2007005575A (ja) | 半導体装置およびその製造方法 | |
| JP2000332255A (ja) | 薄膜トランジスタ及びその製造方法 | |
| WO2012088935A1 (zh) | 一种晶体管的制造方法 | |
| JP2007123519A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4950648B2 (ja) | 半導体装置およびその製造方法 | |
| JP4880150B2 (ja) | Ｍｉｓ電界効果トランジスタ及びその製造方法 | |
| JP2013258432A (ja) | 半導体装置およびその製造方法 | |
| JP2004273589A (ja) | 半導体装置及びその製造方法 | |
| JP2004207529A (ja) | 半導体装置及びその製造方法 | |
| JPH0818039A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |