[go: up one dir, main page]

TWI395320B - 氮化鎵半導體裝置 - Google Patents

氮化鎵半導體裝置 Download PDF

Info

Publication number
TWI395320B
TWI395320B TW094143856A TW94143856A TWI395320B TW I395320 B TWI395320 B TW I395320B TW 094143856 A TW094143856 A TW 094143856A TW 94143856 A TW94143856 A TW 94143856A TW I395320 B TWI395320 B TW I395320B
Authority
TW
Taiwan
Prior art keywords
gallium nitride
diode
layer
microns
volts
Prior art date
Application number
TW094143856A
Other languages
English (en)
Other versions
TW200636975A (en
Inventor
Tinggang Zhu
Bryan S Shelton
Marek K Pabisz
Mark Gottfried
Linlin Liu
Milan Pophristic
Michael Murphy
Richard A Stall
Original Assignee
Power Integrations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Power Integrations Inc filed Critical Power Integrations Inc
Publication of TW200636975A publication Critical patent/TW200636975A/zh
Application granted granted Critical
Publication of TWI395320B publication Critical patent/TWI395320B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6738—Schottky barrier electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

氮化鎵半導體裝置
本發明係關於氮化鎵半導體裝置，且更特定言之係關於具有改良反向擊穿電壓及用於高功率應用之電流容量的氮化鎵(GaN)肖特基(Schottky)二極體。
二極體整流器為用於低電壓切換、電源、功率轉換器及相關應用之最廣泛使用之裝置中的一者。對於有效運作而言，二極體需要具有低導通電壓(0.1至0.2伏特或更低)、低反向漏電流、高阻斷電壓(20至30伏特)及高切換速度。
最普通的二極體為在具有引入之雜質元素以控制方式修正二極體之運作特性的矽(Si)基板上製造之p－n接合二極體。除矽之外，p－n接合二極體亦可形成於諸如砷化鎵(GaA)及碳化矽(SiC)之其它半導體材料的晶圓上。p－n接合二極體之一缺點為在正向傳導期間，二極體中之功率損耗對於大電流變得過度。
另一類型之二極體為肖特基障壁二極體，其由整流金屬至半導體障壁區域而非p－n接合而形成。當金屬接觸半導體時，障壁區域在兩者之間之接合處擴展。當適當製造時，障壁區域將使電荷儲存效應最小且藉由縮短關閉時間來改良二極體轉換。[L.P.Hunger,Physics of Semiconductor Materials,Devices,and Circuits,Semiconductor Devices，第1至10頁(1970)]普通肖特基二極體具有比pn接合二極體更低之開啟電壓(視半導體能帶隙而大約為0.5伏特或更高)且在其中二極體中之能量損耗可具有顯著系統衝擊(諸如切換電源中之輸出整流)的應用中更加需要。
供功率轉換應用之氮化鎵半導體裝置之應用已提出此等裝置之新設計及環境要求，以及並未藉由先前技術氮化鎵基裝置得以滿足之製造及可靠性考慮。
在本發明之前，不存在商業上可接受之高功率氮化鎵肖特基二極體裝置。
 1.本發明之目的
本發明之一目的係提供改良之高功率半導體裝置。本發明之另一目的係提供一氮化鎵肖特基二極體半導體裝置。
本發明之另一目的係為改良可靠性及低製造成本提供半導體裝置結構之臺面組態。
本發明之另一目的係為使用藍寶石基板及覆晶技術製造氮化鎵半導體裝置提供一種改良方法。於2005年1月10日申請之美國專利申請案序號11/032,666號題為"PACKAGE FOR GALLIUM NITRIDE SEMICONDUCTOR DEVICES"揭示進一步細節。
熟習此項技術者將易於自此揭示瞭解本發明之額外目的、優點及新奇特徵，包括下列詳細描述以及本發明之實施。雖然在下文中參考較佳實施例來描述本發明，但應瞭解本發明不限於此。理解本文教示之普通熟習此項技術者將認識到其它領域中之額外應用、修正及實施例，其在如本文揭示及主張且本發明相對於其具有效用之本發明的範疇內。
簡短地且概括地，本發明提供一種氮化鎵基半導體二極體，其具有一厚度在一與六微米之間且安置於一基板上之n＋摻雜氮化鎵層；一厚度大於一微米且安置於n＋氮化鎵層上之n－摻雜氮化鎵層；及一安置於該n－摻雜氮化鎵層上且與其形成一肖特基接合之金屬層。
在另一態樣中，本發明提供一種肖特基二極體半導體裝置，其具有一安置於一基板上且具有一頂面之氮化鎵半導體結構，該結構包括一第一傳導型下方半導體層、一安置於該下方半導體層之一部分上且形成複數個臺面之第一傳導型上方半導體層；及一安置於該上方半導體層上且形成複數個臺面的第一金屬層；及一安置於該上方半導體層上且在自下方半導體層表面向上突出之複數個臺面中之每一者上形成一肖特基接合的第一金屬層。
更特定言之，上方及下方半導體層之厚度經選擇以使得二極體具有大於500伏特之反向擊穿電壓及大於五安培之電流容量。
被認為係本發明之特性的新奇特點在附加申請專利範圍中特別陳述。然而，當結合附圖閱讀時，對於本發明之結構及其運作方法而言，本發明自身與其額外目的及優點一起將自下列特殊實施例描述中最佳理解。
現將描述本發明之細節，包括其例示性態樣及實施例。參看圖式及下列描述，相同參考數字用於識別相同或功能上類似之元件，且欲以高度簡化之圖解方式說明例示性實施例之主要特徵。此外，圖式不欲描述實際實施例之每一特徵及所述元件之相關尺寸，且並未按比例繪製。
圖1A展示根據如已公開之美國專利申請案2003/0062525中所表示之先前技術所建構的肖特基二極體100，其由第III族氮基材料系統或其它材料系統(其中費米能級並非受限於其表面狀態)形成。第III族氮化物係指形成於氮與週期表之第III族中之元素(通常為鋁(Al)、鎵(Ga)及銦(In))之間的彼等半導體化合物。該術語亦係指諸如氮化鋁鎵及氮化鋁銦鎵之三元及三級化合物。先前技術二極體之較佳材料為氮化鎵及氮化鋁鎵。
二極體100包含一基板101，其可為藍寶石(Al2 O3 )、矽(Si)或碳化矽(SiC)，先前技術中之較佳基板為碳化矽之4H多型體。亦可使用包括3C、6H及15R多型體之其它碳化矽多型體。AlGa0 － x N緩衝層(其中x在0與1之間)包括於基板101上且提供碳化矽基板與二極體100之剩餘物之間的適當晶體結構過渡。
在先前技術中更傾向於採用碳化矽係因為其具有比藍寶石更接近之與第III族氮化物的晶格匹配且產生較高品質之第III族氮化物薄膜。碳化矽亦具有非常高的熱導率，使得碳化矽上之第III族氮化物裝置之總輸出功率不受限於基板之熱耗散(正如某些裝置形成於藍寶石上之情況)。此等先前技術裝置依側向傳導(意即，平行於晶片之表面)而定以形成二極體。由於此結構，碳化矽基板提供用於裝置隔離之電容及使具有碳化矽之商用裝置成為可能的經減少之寄生電容。碳化矽基板可以購自Durham,N.C.之Cree Research有限公司且用於生產其之方法陳述於科技文獻中以及美國專利第Re.34,861、4,946,547及5,200,022中。
二極體100在基板101上具有n＋氮化鎵層102且n＋氮化鎵層102上之n－氮化鎵層103經高度摻雜，雜質濃度達到每立方厘米(cm3 )至少101 8 ，較佳濃度為此量之5至20倍。n－氮化鎵層103具有較低摻雜濃度但仍然為n－型，且其雜質濃度較佳在5×101 4 至5×101 7 每cm3 之範圍內。雖然其它厚度亦將有效，但n－氮化鎵層103較佳為0.5至1.0微米厚且n＋氮化鎵層102為0.1至1.5微米厚。
n－氮化鎵層103之部分向下蝕刻至n－氮化鎵層且在蝕刻區域中之n＋氮化鎵層上包括歐姆金屬接觸105，使得其與n－氮化鎵層103電隔離。在一替代實施例中，在未由n＋氮化鎵層102覆蓋之基板之表面上可包括一或多個歐姆接觸。此先前技術實施例特別可應用於n－型基板。肖特基金屬層104包括於n－氮化鎵層103上，與n＋氮化鎵層102相對。
圖1B展示由第III族氮基材料系統組成之根據本發明之第一實施例所建構的肖特基二極體200的高度放大視圖。第III族氮化物係指形成於氮與週期表之第III族中之元素(通常為鋁(Al)、鎵(Ga)及銦(In))之間的彼等半導體化合物。該術語亦係指諸如氮化鋁鎵及氮化鋁銦鎵之三元及三級化合物。新二極體之較佳材料為氮化鎵及氮化鋁鎵。
與圖1A中展示之先前技術裝置不同，根據本發明之二極體200利用基板201，該基板201由於其低成本及許多不同直徑中的廣泛可用性而較佳為藍寶石(Al2 O3 )。或者，可使用矽基板。
半導體裝置之絕緣或藍寶石基板之使用通常依諸如視直徑而定之15至25 mil之相對厚藍寶石基板而定，其為可購得的。當高電流流過裝置時，對使用可購得的、厚藍寶石基板之氮化鎵肖特基二極體而言存在熱積聚問題。本發明之關鍵特徵之一為二極體200實施於相對薄藍寶石基板201上。藉由在製造處理之後使基板變薄，正常製造處理可得以使用，但最終封裝裝置之熱阻將大體上減小。
藍寶石為氮基裝置之最常用基板。由於藍寶石之高熱阻，在氮化鎵肖特基二極體之應用中，厚基板不需要高電流密度運作。氮化鎵肖特基二極體在正向傳導方式模式中要求至少一安培電流傳導(具有400A/cm2 之相應電流密度)。通常，較大裝置之電流傳導可高達八至十六安培。若在正向電流傳導期間所產生之熱量不可快速耗散，則熱量將增加裝置溫度。因為大多數半導體材料性質如載流子移動力為溫度之函數，所以增加之溫度將使得裝置效能嚴重降級。為減少裝置效能之熱效應，必須改良熱傳導。減少不良熱傳導藍寶石之厚度將有助於改良氮化鎵肖特基二極體之熱傳導。已在薄藍寶石上進行實驗研究以改良裝置熱效能。藉由使用類似Strasbaugh有限公司之型號為7AA之自動晶圓返回研磨機(Automatic Wafer Backgrinding Machine)或諸如Logitech有限公司之型號為LP50之自動精密研磨及拋光機(Auto Precision Lapping and Polishing Machine)之金剛石粒研磨系統的習知晶圓研磨系統，可分別在約五分鐘或兩小時內使15至25 mil之藍寶石晶圓變薄至6 mil。亦可進行某拋光以確保減輕藉由厚氮化鎵磊晶層積聚之應力且不會使得晶圓在裝置單一化之前破裂。厚藍寶石(15至17 mil)上之氮化鎵二極體之熱阻約為5.6℃/W，而在薄藍寶石(6 mil)上之熱阻在2℃/W之下。藉由使藍寶石大大變薄而大量減少熱阻來改良正向傳導模式中之裝置效能。
在先前技術中更傾向於採用碳化矽係因為其具有比藍寶石更接近之與第III族氮化物的晶格匹配且產生較高品質之第III族氮化物薄膜。碳化矽亦具有非常高的熱導率，使得碳化矽上之第III族氮化物裝置之總輸出功率不受限於基板之熱耗散(正如某些裝置形成於藍寶石上之情況)。然而，薄藍寶石上之氮化鎵肖特基二極體與碳化矽大體上具有相同熱性質。
二極體200在基板201上具有n＋氮化鎵層202且n＋氮化鎵層202上之n－氮化鎵層203經高度摻雜，雜質濃度達到每立方厘米(cm3 )至少101 8 ，較佳濃度為此量之4至20倍。n－氮化鎵層203具有較低摻雜濃度但仍然為n－型，且其雜質濃度較佳在5×101 4 至5×101 7 每cm3 之範圍內。與由圖1A表示之先前技術中之相對薄相應層相對照，n＋氮化鎵層202較佳為1.0至6.0微米厚且n－氮化鎵層203較佳為1.0至12.0微米厚。
n－氮化鎵層203之部分向下蝕刻至n＋層且在蝕刻區域中之n＋氮化鎵層上提供歐姆金屬接觸205，使得其與n－氮化鎵層203電隔離。在一替代實施例中，在未由n＋氮化鎵層102覆蓋之基板之表面上可包括一或多個歐姆接觸。此先前技術實施例特別可應用於傳導基板。肖特基金屬層204沉積於n－氮化鎵層203之頂面上，與n＋氮化鎵層202相對。
圖2A為如上述美國專利申請案2003/0062525中表示之另一實施例之先前技術中已知的氮化鎵二極體之高度簡化之橫截面圖。詳言之，該圖展示肖特基二極體300之一實施例，其處理具有降低之障壁高度之增加之反向電流的問題。二極體300類似於上述具有類似基板101、n＋氮化鎵層102及或者可包括於基板之表面上之歐姆金屬接觸105的實施例。其亦具有n－氮化鎵層106，但此層106並非平面層，其具有兩個尺寸渠溝結構，該等結構在n－氮化鎵層106中包括渠溝108。該等渠溝與保持於相鄰渠溝108之間之臺面區域107平行且與該臺面區域107均等地間隔開。每一渠溝108具有覆蓋其側壁及底面之絕緣層109。許多不同絕緣材料可與為氮化矽(SiN)之較佳材料一起使用。肖特基金屬層110包括於整個渠溝結構上，將絕緣層109夾於肖特基金屬110與渠溝側壁及底面之間，且覆蓋臺面區域107。提供直接接觸之臺面區域處於肖特基金屬110與n－氮化鎵層106之間。或者，每一渠溝108可由金屬而非絕緣體覆蓋。在此變異體中，肖特基金屬係絕緣的及/或與渠溝金屬分離。
圖2B為展示根據本發明之一組三個週期性臺面結構以說明本發明的範疇內之臺面"指狀物"之寬度及間隔範圍的圖1B之氮化鎵二極體的高度簡化橫截面圖。更具體言之，每一指狀物203之寬度經選擇為自30至200微米，且指狀物203間隔開5至150微米。
圖3為如美國2003/0062525中所述之第三實施例之先前技術中已知的另一氮化鎵二極體的高度簡化橫截面圖；一渠溝結構以減小反向電流。與以上圖2A中所述之肖特基二極體相同，渠溝結構分離複數個平行、均等間隔之渠溝，但在此實施例中，頂層蝕刻穿過氮化鋁鎵障壁層111且完全穿過n－氮化鎵層106至n＋氮化鎵層102。類似臺面區域形成於相鄰渠溝之間。渠溝側壁及底面具有絕緣層109，該絕緣層109具有覆蓋整個渠溝結構之上部肖特基金屬層110。渠溝結構以與以上圖2A之實施例相同的方式運作，減小反向電流。
圖4A及圖4B為裝置之上層之個別第一及第二實施例中的根據本發明之氮化鎵二極體的俯視平面圖，該裝置提供用於與裝置之歐姆及肖特基區域進行接觸之替代設計。
更特定言之，圖4A為如實施於一單一晶粒上展示該晶粒上之肖特基402、407及歐姆408、409導線接合接觸區域的根據本發明之整個氮化鎵半導體裝置之第一實施例的放大俯視平面圖。正如將藉由檢查經由圖4A中表示之A－A平面所見的圖5A所說明之裝置之不完整橫截面圖所見，該裝置作為其中平面區域401位於比平面區域403更高水平面處的兩級臺面結構得以組態。
圖4A描述線性中部區域420，其在圖4A中展示之裝置之描述中垂直排列，其對於所有臺面指狀物405為共同的。指狀物405較佳寬度為64微米且垂直於中部區域420在左及右方向上平行延伸且遠離中部區域420。指狀物405較佳以26微米之距離相互分離。
圖4B為如實施於單一晶粒上展示該晶粒上之歐姆408、409導線接合接觸區域但利用與用於圖4A之方法不同之方法進行肖特基接觸的根據本發明之整個氮化鎵半導體裝置之第二實施例的放大俯視平面圖。
詳言之，在第二實施例中，金屬襯墊410在所有臺面指狀物上延伸且與肖特基金屬進行電接觸。當使用相對窄及短裝置指狀物時，金屬襯墊410改良將較大直徑導線引線接合至肖特基接觸區域之能力。另外，圖4A中展示之肖特基引線接合臺面襯墊區域可自如圖4B中所展示之裝置的中部完全移除。
圖5A為經由展示更加詳細地描述臺面結構之圖4A之A－A平面的根據本發明之氮化鎵二極體的詳細橫截面圖。
詳言之，展示一藍寶石基板201、一沉積於該基板上之氮化鎵之高摻雜(n＋)層202及一沉積於層202之部分上之氮化鎵203的微摻雜(n－)層，如上述圖2B之更加簡化描述中所示。在2004年2月17日申請之相關美國專利申請案序號10/780,526中，描述具有精確地獲取所需摻雜水平之調變摻雜之氮化鎵肖特基二極體的低摻雜頂層之使用。
存在結合圖5A之代表圖描述之本發明的若干關鍵態樣，第一態樣為最佳臺面尺寸。此等係基於磊晶層(epilayer)厚度及裝置中兩主層之摻雜水平。考慮到本發明使用臺面結構之事實，存在至少兩傳導層。第一層為處理反向運作中之電壓降落之低傳導層，而第二層或底層為高傳導層且處理正向傳導，使得裝置之低運作電壓成為可能。臺面結構之使用需要關於電流在整個裝置中擴展之適當設計。此係通常藉由設計用於提供與外界(經由接合至臺面上之接合襯墊的導線)之連接的主臺面且為在裝置之平面區域上傳送電流而在臺面中設計複數個長且薄指狀物來解決。指狀物之尺寸必須經過仔細設計。若指狀物臺面較窄，則電流在指狀物邊緣擁擠且降低傳導性。若將指狀物臺面製造為較寬，則裝置之某些區域無助於電流傳送且亦降低傳導性。因此，指狀物臺面之最佳寬度及長度為成長之每一磊晶結構而存在。一複雜模型用於本發明中以確定指狀物臺面必須克服電流擁擠效應之寬度。因為兩變量相關，所以此最佳寬度與最佳長度同時確定。最佳寬度視行動力、厚度、摻雜水平及頂半導體層及底半導體層之摻雜寬度而定。對於6微米n－型氮化鎵層中所使用之值而言，本發明已判定最佳寬度為略微大於50微米。此意謂若指狀物顯著窄於50微米，則電流擁擠效應將變成佔優勢且電阻將上升。此因此用作最佳裝置布局設計之下限。指狀物長度以一不同方式得以最佳化。若指狀物過長，則顯著電壓降落將沿著指狀物之長度而發生且因此驅動力降低且電阻上升。此可僅藉由將指狀物轉換成離散電阻之網路得以成型且最佳化。對於單一指狀物之情況而言，最佳長度非常接近1600微米。此值將基於所需總裝置區域略微改變。若指狀物陣列用於圖4B中，則指狀物之長度可短至50微米。最後，指狀物分離由n＋氮化鎵層薄片電阻及歐姆接觸電阻率來確定，最佳為26微米。
在設計臺面指狀物及間隔中使用之另一增強作用係允許歐姆金屬越過臺面步驟。如此做以藉由實質上將歐姆金屬延伸至臺面之邊緣來減小裝置之電阻。裝置堅固性得以增加係因為對率區域以沉積歐姆金屬具有更大容限之事實，其係歸因於若歐姆金屬覆蓋臺面但仍然遠離肖特基金屬若干微米(大於5微米)的事實。此係防止裝置在歐姆與肖特基金屬之間短路的足夠距離。其亦確保臺面之間之裝置之所有區域由歐姆金屬均一地覆蓋，其可為具有非常高臺面之裝置中的問題。另外，蝕刻臺面塗佈有金屬，減小蝕刻表面上之電弧作用之可能性。
圖5B為如在圖5A中所述之製造處理之相同階段期間在展示歐姆接合金屬接觸的圖4A或4B之B－B平面中之根據本發明的第一實施例之氮化鎵二極體的詳細橫截面圖。
圖5C為如在圖5A及圖5B中所述之製造處理之相同階段期間經由展示肖特基接合金屬接觸的圖4A或4B之C－C平面之根據本發明的第一實施例之氮化鎵二極體的詳細橫截面圖。
圖6A為在其中二氧化矽或聚醯亞胺之鈍化層塗佈於金屬板(鋁)層上之製造處理中的隨後階段之後經由展示臺面結構之圖4之A－A平面的根據本發明之第一實施例之氮化鎵二極體的詳細橫截面圖。此二氧化矽可藉由濺鍍、電漿增強化學氣相沉積(PECVD)或旋塗式玻璃(其為工業之標準)得以沉積。聚醯亞胺為類似於旋塗式玻璃之旋塗式及固化塗層，其具有非常大之介電常數且在高電壓下阻止擊穿。
圖6B為如在圖6A中之製造處理之相同階段期間在展示歐姆接合金屬接觸的圖4之B－B平面中之根據本發明的第一實施例之氮化鎵二極體的詳細橫截面圖。鈍化層覆蓋肖特基金屬接觸，且鈍化層接著經圖案化以將接觸接合襯墊曝露於活性歐姆金屬或陰極。
圖6C為如在圖6A及圖6B中之製造處理之相同階段期間經由展示肖特基接合金屬接觸的圖4之C－C平面之根據本發明的第一實施例之氮化鎵二極體的詳細橫截面圖，其中接合襯墊開向陽極之活性肖特基金屬。
圖7A為在製造處理中之隨後階段之後經由展示臺面結構之圖4B的A－A平面之根據本發明之第二實施例的氮化鎵二極體的詳細橫截面圖。在此階段中，鈍化層完全覆蓋層結構以防止存在於裝置中之高電場的電弧作用。此保護係必需的以在延長之時間週期內提供可靠裝置運作。此層亦慮及將產生之接合襯墊區域，使得引線接合置放於明確界定位置中之裝置上且引線接合不干擾裝置的運作。
圖7B為如在圖7A之製造處理中之相同階段期間經由展示歐姆接合金屬接觸的圖4B之B－B平面之根據本發明的第二實施例之氮化鎵二極體的詳細橫截面圖。
圖8A為跟隨圖7A之製造處理之製造處理中的隨後階段之後經由展示臺面結構之圖4A之A－A平面的根據本發明之第一實施例之氮化鎵二極體的詳細橫截面圖。完成製造之此階段以向晶粒之覆晶組態提供大金屬襯墊區域。在此情況下，應用僅比接合襯墊更大之金屬接觸以慮及如於2005年1月10日申請之美國專利申請案序號10/032,666題為"PACKAGE FOR GALLIUM NITRIDE SEMICONDUCTOR DEVICES"所述的大焊接或環氧連接。
圖8B為如在圖8A之製造處理中之相同階段期間經由展示肖特基接合金屬接觸的沉積之圖4A之B－B平面的根據本發明之第一實施例之氮化鎵二極體的詳細橫截面圖。
在2004年9月7日申請之相關美國專利申請案序號10/935,000中，展示描述電阻保護環之使用。在該申請案中，描述製造保護環之兩種方法：一種為自對準保護環，其中肖特基金屬及歐姆金屬充當保護環遮罩；及第二種，其中肖特基金屬經沉積以重疊預先存在之保護環。可應用此等兩種技術，但本發明藉由使用自對準處理但接著為雙肖特基處理沉積第二肖特基金屬以達成第一種之重疊來教示第三種變化。兩種金屬可係不同的，諸如提供良好正向電流傳導，但在所得金屬結構之邊緣上提供高反向電壓保護。此雙肖特基處理為邊緣終止提供供應有具有較高功函數金屬之添加之可撓性的自對準保護環之增加之對準容限的所有優點。
氮化鎵肖特基二極體製造之習知處理以植入處理開始，其後為必須適當對準以在植入區域上具有重疊區域之肖特基接觸。此為上述邊緣終止之要求。然而，因為氮化鎵肖特基二極體較佳成長於藍寶石基板上且其需要側向電流傳導，所以其限制肖特基接觸與植入區域之未對準的容限。
本發明之第二肖特基金屬處理具有自對準植入之所有優點。第二肖特基接觸邊緣下之植入區域維持源於電場擁擠效應之高電場。此方法對裝置效能有另一實質益處，因為裝置漏電流隨第二肖特基接觸之障壁高度增加而按指數規律減小。然而，增加之障壁高度亦將引起較高正向電壓降落，其並非氮化鎵肖特基裝置運作中需要之特徵。藉由使用鎳金屬(具有較低障壁高度)作為第一肖特基金屬且使用具有較高功函數(意謂形成較高障壁高度)之鉑金屬作為第二肖特基金屬，漏電流得以減小，因為大多數漏電流發生於電場擁擠金屬邊緣。在正向傳導模式中，電流傳導穿過鎳肖特基接觸之中部，且正向電壓低於若整個肖特基接觸為鉑時之電壓。因此，此雙肖特基金屬方法期望在不犧牲裝置之反向特徵的情況下改良裝置正向效能。
本發明之另一態樣係關於圖5A至5C中所述之肖特基二極體金屬層204。在肖特基金屬堆疊204上使用諸如鈦、鋁、銀之低功函數金屬以降低裝置電阻。當裝置經歷增加之環境溫度時，若低功函數金屬與n－氮化鎵層表面接觸，則裝置效能可降級。提出兩種方法以解決此問題且保護n－氮化鎵層免受可能之降級；略微不同尺寸之兩獨立金屬沉積步驟之使用或肖特基金屬堆疊下之步進介電的使用。
圖9A為根據本發明之氮化鎵二極體之肖特基接觸部分的放大橫截面，其中圖9A之層同時沉積且因此具有相同大小。
圖9B為根據本發明之氮化鎵二極體之肖特基接觸部分的放大橫截面，其指示經沉積比高功函數金屬之初始肖特基接觸略微大些的低功函數金屬(在此情況下為鋁)。如上所述，圖9A及圖9B之接觸組態可使得裝置效能降級。
圖9C為根據本發明之氮化鎵二極體之肖特基接觸部分的放大橫截面。在此情況下，保護環首先有選擇地置放於n－氮化鎵層之表面上。在此方面，低功函數金屬不觸及n－氮化鎵層以慮及改良之裝置效能。
圖9D為根據本發明之氮化鎵二極體之肖特基接觸部分的放大橫截面。在此情況下，鈍化層首先有選擇地置放於n－氮化鎵層及n＋氮化鎵層之表面上以保護活性裝置表面免受損壞或污染。此通常被稱為場板設計。在此方面，低功函數金屬不觸及n－氮化鎵層以慮及改良之裝置效能。
雖然諸如金、鈷、鈀、鉬、鉻、銠、錸、矽化鉑及矽化鎳之其它高功函數金屬及矽化物亦可使用，但作為氮化鎵肖特基二極體中之肖特基接觸金屬更喜歡採用諸如鎳及鉑之大功函數金屬。為在正向傳導模式中傳導高電流(大於四安培)，肖特基金屬之特定最小厚度係必需的。然而，因為鎳及鉑為高耐火金屬，所以藉由電子束蒸鍍來沉積厚鎳或鉑層係不實際的。簡單及有效之解決方法為使用多金屬堆疊，其含有由障壁金屬(較佳為鉑或金)跟隨之首先沉積肖特基金屬(較佳為鎳)及最後一高傳導金屬(較佳為鋁)。鋁為此高傳導金屬之最接近選擇，因為其具有下列優點：1)鋁具有非常低之電阻，2)其與封裝要求相容，及3)沉積容易且具成本效益。此多金屬堆疊方法中之唯一缺點為：若此等金屬同時沉積，則二極體效能在升高之溫度下降級。其構成裝置運作之嚴重失效模式，因為氮化鎵肖特基在不發生效能之永久降級的情況下在上升溫度(高達175℃至300℃)中運作。實務上，形成於圖5A之氮化鎵之上的肖特基金屬堆疊可形成於大小略微不同之兩沉積步驟中。在多金屬堆疊之較佳實施例中，鎳/金以2000/10000之厚度作為第一金屬堆疊而沉積且鎳/鈦/鋁以2000/500/32000之厚度沉積於第二堆疊中。鉑亦可替代鎳或鈦，但其較難沉積較厚鉑層，因此其並非係較佳的。
圖9D為根據本發明之氮化鎵二極體之肖特基接觸部分的放大橫截面。在此情況下，鈍化層首先置放於整個n－氮化鎵臺面結構及n＋氮化鎵表面上。接著製造用於與n－氮化鎵臺面結構及n＋氮化鎵表面接觸之開口，且歐姆接觸及肖特基接觸層以如先前所述之方式進行沉積。又如圖9C，低功函數金屬不觸及n－氮化鎵層以慮及改良之裝置效能。
在沉積多肖特基金屬堆疊之前諸如二氧化矽、氮化矽或氧化鋁之介電薄膜的使用在圖9D中得以說明。在此情形下，僅第一肖特基金屬層將接觸n－型氮化鎵層表面。鋁將藉由具有確定厚度之介電層與氮化鎵表面隔離。實驗結果展示氮化鎵肖特基裝置效能甚至在周圍環境300℃中經歷測試也不會降級。使用此種方法，可將此簡單且具成本效益之多金屬堆疊用作肖特基接觸。此介電層之使用被認為係肖特基二極體之場板，且當單獨使用或與保護環一起使用時亦可改良裝置效能。藉由改變介電層之厚度，肖特基金屬之邊緣上之高電場可得以減弱。
本發明之另一態樣係關於氮化鎵肖特基二極體之頂層之替代材料的使用。
大多數氮基肖特基二極體為氮化鎵基裝置。在此等裝置中，肖特基金屬接觸形成於氮化鎵結構之一氮化鎵表面上，且歐姆金屬接觸形成於氮化鎵裝置之另一層上。通常，肖特基接觸形成於較低摻雜n－型層上，且歐姆接觸形成於高n＋氮化鎵層上。
本發明向肖特基二極體提供氮化鋁鎵頂層而並非肖特基接觸形成於其上之氮化鎵頂層或除該氮化鎵頂層之外還提供氮化鋁鎵頂層。如本揭示中所使用，術語"氮化鋁鎵半導體層"係指根據化學計量分子式Alx Ga( 1 － x ) N之化合物半導體材料，其中x為自0至1，包括0及1。氮化鋁鎵層可不加以摻雜或為摻雜有自1×101 4 至2×101 6 每cm3 之濃度的n－型。
金屬摻雜半導體接合之整流性質源於基於差異之接觸電位差，該差異係基於接觸金屬層與半導體體之個別功函數中之差異以及半導體表面狀態。當裝置為反偏時，少量漏電流反向流動。當反向偏壓足夠高時，高電場濃度增加且可導致裝置之突崩擊穿。
利用二極體結構中之氮化鋁鎵層，當與氮化鎵二極體相比時，可期望有更高之擊穿電壓。氮化鋁鎵之精確擊穿電壓可藉由使用電離係數之陳述式來計算，正如用於氮化鎵材料所做之計算。由T.P.Chow建議之良好近似值係作為能帶隙之平方的臨界電場大小。使用此近似值及Vegard定律，可估計已界定之鋁濃度的臨界電場：
目前，氮化鋁鎵肖特基二極體為側向傳導裝置。在本發明中，氮化鋁鎵結構駐留於臺面結構上。在臺面結構中，在形成金屬接觸之前半導體層之至少一區域可經圖案化並經蝕刻以界定半導體體中之至少一下方接觸表面及至少一臺面，其中臺面自另一表面向上突起。通常，下方表面為歐姆接觸之位置，而上方表面為肖特基接觸之位置。
應瞭解，上述每一元素或兩或兩個以上一起亦可在不同於上述類型之其它類型的構造中得到有效應用。
雖然本發明已如氮化鎵半導體裝置中所體現而加以說明及描述，但其不欲限於所展示之細節，因為在不以任何方式脫離本發明之精神的情況下可對本發明做出各種修正及結構改變。
在不進一步分析的情況下，前述內容將充分揭示本發明之要旨，其它可藉由應用當前知識易於使其適於各種應用而不遺漏特徵，其根據先前技術之觀點適當地構成本發明之一般或特殊態樣的基本特性，且因此，此種適應應當且欲在下列申請專利範圍之等效性之範圍的意義內理解。
101．．．基板
102．．．n＋氮化鎵層
103．．．n－氮化鎵層
104．．．肖特基金屬層
105．．．歐姆金屬接觸
106．．．n－氮化鎵層
107．．．臺面區域
108．．．渠溝
109．．．絕緣層
110．．．肖特基金屬層
111．．．氮化鋁鎵障壁層
200．．．肖特基二極體
201．．．基板
202．．．n＋氮化鎵層
203．．．n－氮化鎵層
204．．．肖特基金屬層/肖特基金屬堆疊
205．．．歐姆金屬接觸
300．．．肖特基二極體
401．．．平面區域
402．．．肖特基
403．．．平面區域
405．．．指狀物
407．．．肖特基
408．．．歐姆
409．．．歐姆
410．．．金屬襯墊
420．．．線性中部區域
圖1A為如第一實施例之先前技術中已知之氮化鎵二極體的高度簡化橫截面圖；圖1B為根據本發明之氮化鎵二極體之高度簡化橫截面圖；圖2A為如第二實施例之先前技術中已知之氮化鎵二極體的高度簡化橫截面圖；圖2B為展示週期性臺面結構之圖1B之氮化鎵二極體的高度簡化橫截面圖；圖3為如第三實施例之先前技術中已知之氮化鎵二極體的高度簡化橫截面圖；圖4A為根據本發明之第一實施例之氮化鎵二極體的俯視平面圖；圖4B為根據本發明之第二實施例之氮化鎵二極體的俯視平面圖；圖5A為在裝置之製造處理之階段期間經由展示臺面結構的圖4A或圖4B之A－A平面之根據本發明的氮化鎵二極體的詳細橫截面圖；圖5B為在如圖5A中所述之製造處理之相同階段期間在展示歐姆接合金屬接觸的圖4A或4B之B－B平面中之根據本發明的第一實施例之氮化鎵二極體的詳細橫截面圖；圖5C為在如圖5A及圖5B中所述之製造處理之相同階段期間經由展示肖特基接合金屬接觸的圖4A或4B之C－C平面之根據本發明的第一實施例之氮化鎵二極體的詳細橫截面圖；圖6A為在其中二氧化矽或聚醯亞胺之鈍化層塗佈於金屬板(鋁)層上之製造處理中的隨後階段之後經由展示臺面結構之圖4的A－A平面之根據本發明之第一實施例的氮化鎵二極體的詳細橫截面圖。
圖6B為在如圖6A中之製造處理之相同階段期間在展示歐姆接合金屬接觸的圖4之B－B平面之根據本發明的第一實施例之氮化鎵二極體的詳細橫截面圖。鈍化層覆蓋肖特基金屬接觸，且鈍化層接著經圖案化以將接觸曝露於活性歐姆金屬中。
圖6C為在如圖6A及圖6B中之製造處理之相同階段期間經由展示肖特基接合金屬接觸的圖4之C－C平面之根據本發明的第一實施例之氮化鎵二極體之詳細橫截面圖。
圖7A為在製造處理中之隨後階段之後經由展示臺面結構之圖4B的A－A平面之根據本發明之第二實施例的氮化鎵二極體的詳細橫截面圖。
圖7B為在如圖7A之製造處理中之相同階段期間經由展示歐姆接合金屬接觸的圖4B之B－B平面之根據本發明的第二實施例之氮化鎵二極體的詳細橫截面圖。
圖8A為跟隨圖7A之製造處理之製造處理中的隨後階段之後經由展示臺面結構之圖4A之A－A平面的根據本發明之第一實施例之氮化鎵二極體的詳細橫截面圖。
圖8B為在如圖8A之製造處理中之相同階段期間經由展示肖特基接合金屬接觸的沉積之圖4A之B－B平面的根據本發明之第一實施例之氮化鎵二極體的詳細橫截面圖。
圖9A為根據本發明之氮化鎵二極體之肖特基接觸部分的放大橫截面。
圖9B為根據本發明之氮化鎵二極體之肖特基接觸部分的放大橫截面。
圖9C為根據本發明之氮化鎵二極體之肖特基接觸部分的放大橫截面。
圖9D為根據本發明之另一實施例之氮化鎵二極體的肖特基接觸部分的放大橫截面。
201．．．基板
202．．．n＋氮化鎵層
203．．．n－氮化鎵層
204．．．肖特基金屬層/肖特基金屬堆疊
205．．．歐姆金屬接觸

Claims (25)

  1. 一種氮化鎵基半導體二極體，其包含：一基板；一n+摻雜氮化鎵層，其具有一在一與六微米之間之厚度且安置於該基板上；一n-摻雜氮化鎵層，其具有一大於一微米之厚度且安置於該n+氮化鎵層上，其中該n-摻雜氮化鎵層經圖案化成一連串平行、伸長之臺面指狀物區域，各指狀物區域之寬度為至少30微米且小於200微米；及一第一金屬層，其安置於該n-摻雜氮化鎵層上且與其形成一肖特基接合。
  2. 如請求項1之二極體，其中該第一金屬層包括選自包含鎳、鉑、金、鈷、鈀、鉬、鉻、銠、錸、矽化鉑及矽化鎳之群中的金屬中之一者。
  3. 如請求項1之二極體，其中該n+摻雜氮化鎵層經摻雜，其一雜質濃度為每立方厘米(cm3 )至少1018 。
  4. 如請求項1之二極體，其中該n-摻雜氮化鎵層經摻雜，其一雜質濃度在5×1014 至5×1017 每cm3 之範圍內。
  5. 如請求項1之二極體，其進一步包含一安置於該n+層之一部分上且在該n+氮化鎵層上造成一歐姆接觸以形成該二極體之一接觸接合表面的第二金屬層。
  6. 如請求項1之二極體，更包含具有一長軸之一伸長共同中部區域，其中該連串平行、伸長之指狀物區域以相反方向自該共同中部區域以垂直該長軸的方式延伸且遠離。
  7. 如請求項1之二極體，其具有一至少200伏特但小於500伏特之擊穿電壓，其中，指狀物之間之間隔在5微米與150微米之間且該等指狀物的長度在50微米與9600微米之間，使得該所得二極體具有一小於兩伏特之正向電壓同時具有一至少四安培的電流容量。
  8. 如請求項1之二極體，其具有一超過500伏特之擊穿電壓，其中，指狀物之間之間隔在5微米與150微米之間，且該等指狀物具有在50微米與9600微米之間的長度，使得該所得二極體具有一小於三伏特之正向電壓同時具有一至少一安培的電流容量。
  9. 如請求項1之二極體，其中該等指狀物區域中之每一者的長度近似為1600微米，使得該所得二極體具有一大於500伏特之擊穿電壓及一超過一安培的電流容量。
  10. 如請求項1之二極體，其中該等指狀物區域中之每一者的長度近似為1600微米，使得該所得二極體具有一大於200伏特且小於500伏特之擊穿電壓同時具有一超過四安培的電流容量。
  11. 如請求項1之二極體，其具有一至少200伏特但小於500伏特之擊穿電壓，其中該指狀物區域中之每一者之該寬度近似為50微米，指狀物之間之間隔近似為26微米，使得該所得二極體具有一小於兩伏特之正向電壓同時具有一超過四安培的電流容量。
  12. 如請求項1之二極體，其具有一至少500伏特之擊穿電壓，其中該指狀物區域中之每一者之該寬度近似為50微 米，指狀物之間之間隔近似為26微米，使得該所得二極體具有一小於三伏特之正向電壓同時具有一超過一安培的電流容量。
  13. 如請求項1之二極體，其進一步包含一沉積於該n-層與該第一金屬層之間之氮化鋁鎵(AlGaN)層。
  14. 如請求項6之二極體，其進一步包含一沉積於該第一金屬層上且在該等指狀物區域中之每一者上延伸以形成該二極體之一低電阻之大接觸接合表面的鋁接觸層。
  15. 如請求項1之二極體，其中該基板係藍寶石。
  16. 如請求項1之二極體，其中該基板係矽。
  17. 如請求項14之二極體，其進一步包含一在該n-摻雜氮化鎵層上以防止該鋁接觸層與該n-摻雜氮化鎵層之間之接觸的圖案化介電層。
  18. 如請求項5之二極體，其中該第二金屬層形成該二極體之一端子的一覆晶接合表面以允許該二極體利用面向一晶粒安裝表面的活性表面來封裝。
  19. 如請求項14之二極體，其中該鋁接觸層形成該二極體之一端子的一覆晶接合表面以允許該二極體利用面向一晶粒安裝表面的活性表面來封裝。
  20. 一種用於製造一鎵基半導體二極體之方法，其包含：提供一基板；在該基板上形成一具有一在一與六微米之間之厚度的n+摻雜氮化鎵層；在該基板之該n+摻雜氮化鎵層上形成一具有一大於一 微米之厚度的n-摻雜氮化鎵層，其中該n-摻雜氮化鎵層經圖案化成一連串平行、伸長之臺面指狀物區域，各指狀物區域之寬度為至少30微米且小於200微米；及在該n-摻雜氮化鎵層上形成一第一金屬層以與其形成一肖特基接合。
  21. 如請求項20之方法，其進一步包含將一第二金屬層沉積於該n+層之至少一部分上以與該n+氮化鎵層進行歐姆接觸且形成該二極體之一接觸接合表面。
  22. 如請求項20之方法，其進一步包含將該n-摻雜層圖案化成具有一長軸之一伸長共同中部區域，其中該連串平行、伸長之指狀物區域以相反方向自該共同中部區域以垂直該長軸的方式延伸且遠離，其中每一指狀物區域之寬度近似為50微米且間隔在5與150微米之間，使得該所得二極體具有一小於三伏特之正向電壓同時具有一至少一安培之電流容量及一大於500伏特的擊穿電壓。
  23. 如請求項20之方法，其進一步包含將該n-摻雜層圖案化成具有一長軸之一伸長共同中部區域，其中該連串平行、伸長之指狀物區域以相反方向自該共同中部區域以垂直該長軸的方式延伸且遠離，其中每一指狀物區域的寬度近似為50微米且間隔在5與150微米之間，使得該所得二極體具有一小於兩伏特之正向電壓同時具有一至少四安培之電流容量及一在200伏特與500伏特之間的擊穿電壓。
  24. 如請求項20之方法，其進一步包含使該基板變薄至一小 於10 mil之厚度以減小用於裝置熱耗散之該基板的熱阻。
  25. 如請求項20之方法，其進一步包含形成一沉積於該第一與第二金屬層上且在該等指狀物區域中之每一者上延伸的鋁接觸層以形成該鎵基半導體二極體之一低電阻之大接觸接合表面。
TW094143856A 2005-01-06 2005-12-12 氮化鎵半導體裝置 TWI395320B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/030,554 US7436039B2 (en) 2005-01-06 2005-01-06 Gallium nitride semiconductor device

Publications (2)

Publication Number Publication Date
TW200636975A TW200636975A (en) 2006-10-16
TWI395320B true TWI395320B (zh) 2013-05-01

Family

ID=36216289

Family Applications (2)

Application Number Title Priority Date Filing Date
TW094143856A TWI395320B (zh) 2005-01-06 2005-12-12 氮化鎵半導體裝置
TW102112082A TW201338134A (zh) 2005-01-06 2005-12-12 氮化鎵半導體裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW102112082A TW201338134A (zh) 2005-01-06 2005-12-12 氮化鎵半導體裝置

Country Status (5)

Country Link
US (3) US7436039B2 (zh)
EP (2) EP1679748A3 (zh)
JP (2) JP5240966B2 (zh)
CN (2) CN1870301B (zh)
TW (2) TWI395320B (zh)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635544B2 (en) 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US7786533B2 (en) * 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US6989555B2 (en) * 2004-04-21 2006-01-24 Lumileds Lighting U.S., Llc Strain-controlled III-nitride light emitting device
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
US7394158B2 (en) 2004-10-21 2008-07-01 Siliconix Technology C.V. Solderable top metal for SiC device
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
US8026568B2 (en) * 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
JP5362187B2 (ja) * 2006-03-30 2013-12-11 日本碍子株式会社 半導体素子
US9627552B2 (en) * 2006-07-31 2017-04-18 Vishay-Siliconix Molybdenum barrier metal for SiC Schottky diode and process of manufacture
US8093621B2 (en) 2008-12-23 2012-01-10 Power Integrations, Inc. VTS insulated gate bipolar transistor
JP5082392B2 (ja) * 2006-11-06 2012-11-28 住友電気工業株式会社 ショットキバリアダイオード
US7679104B2 (en) * 2006-11-09 2010-03-16 The Furukawa Electric Co., Ltd. Vertical type semiconductor device and manufacturing method of the device
JP5300238B2 (ja) * 2006-12-19 2013-09-25 パナソニック株式会社 窒化物半導体装置
DE102007007159B4 (de) * 2007-02-09 2009-09-03 Technische Universität Darmstadt Gunn-Diode
US7557406B2 (en) * 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US8653583B2 (en) * 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US7859037B2 (en) 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
US8138583B2 (en) 2007-02-16 2012-03-20 Cree, Inc. Diode having reduced on-resistance and associated method of manufacture
US7595523B2 (en) * 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US7964912B2 (en) 2008-09-18 2011-06-21 Power Integrations, Inc. High-voltage vertical transistor with a varied width silicon pillar
JP5608322B2 (ja) 2008-10-21 2014-10-15 パナソニック株式会社 双方向スイッチ
US8198650B2 (en) * 2008-12-08 2012-06-12 General Electric Company Semiconductor devices and systems
US20100155831A1 (en) * 2008-12-20 2010-06-24 Power Integrations, Inc. Deep trench insulated gate bipolar transistor
US7871882B2 (en) 2008-12-20 2011-01-18 Power Integrations, Inc. Method of fabricating a deep trench insulated gate bipolar transistor
US7842974B2 (en) * 2009-02-18 2010-11-30 Alpha & Omega Semiconductor, Inc. Gallium nitride heterojunction schottky diode
TW201103150A (en) * 2009-07-10 2011-01-16 Tekcore Co Ltd Group III-nitride semiconductor Schottky diode and its fabrication method
US8372738B2 (en) * 2009-10-30 2013-02-12 Alpha & Omega Semiconductor, Inc. Method for manufacturing a gallium nitride based semiconductor device with improved termination scheme
JP5457292B2 (ja) 2010-07-12 2014-04-02 パナソニック株式会社 窒化物半導体装置
KR101154709B1 (ko) * 2010-07-28 2012-06-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
US8772901B2 (en) * 2011-11-11 2014-07-08 Alpha And Omega Semiconductor Incorporated Termination structure for gallium nitride schottky diode
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
US8653600B2 (en) 2012-06-01 2014-02-18 Power Integrations, Inc. High-voltage monolithic schottky device structure
WO2014049802A1 (ja) * 2012-09-28 2014-04-03 株式会社日立製作所 ショットキーバリアダイオードおよびその製造方法
US9812338B2 (en) 2013-03-14 2017-11-07 Cree, Inc. Encapsulation of advanced devices using novel PECVD and ALD schemes
US9991399B2 (en) * 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
US9324645B2 (en) 2013-05-23 2016-04-26 Avogy, Inc. Method and system for co-packaging vertical gallium nitride power devices
CN103367463B (zh) * 2013-07-23 2015-12-09 中国工程物理研究院电子工程研究所 一种太赫兹横向肖特基二极管及其制作方法
JP5678341B2 (ja) * 2013-08-23 2015-03-04 株式会社レーザーシステム ショットキーバリアダイオード、ショットキーバリアダイオードの製造方法、電力伝送システムおよび電源線用無線接続コネクタ
TWI493617B (zh) * 2013-10-07 2015-07-21 Nat Univ Tsing Hua 部分隔離矽基板之三族氮化物半導體裝置之製作方法
US9324809B2 (en) * 2013-11-18 2016-04-26 Avogy, Inc. Method and system for interleaved boost converter with co-packaged gallium nitride power devices
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
US9893174B2 (en) 2014-05-21 2018-02-13 Arizona Board Of Regents On Behalf Of Arizona State University III-nitride based N polar vertical tunnel transistor
TWI550921B (zh) 2014-07-17 2016-09-21 嘉晶電子股份有限公司 氮化物半導體結構
US10381508B2 (en) 2014-11-19 2019-08-13 National Sun Yat-Sen University Light emitting element with an enhanced electroluminescence effect
TWI560905B (en) * 2014-11-19 2016-12-01 Univ Nat Sun Yat Sen A light emitting element and manufacturing method thereof
CN106024623B (zh) * 2016-06-29 2019-03-01 江苏能华微电子科技发展有限公司 一种氮化镓肖特基二极管及其制作方法
DE102019100130B4 (de) 2018-04-10 2021-11-04 Infineon Technologies Ag Ein halbleiterbauelement und ein verfahren zum bilden eines halbleiterbauelements
CN109346405B (zh) * 2018-11-23 2021-12-03 江苏新广联科技股份有限公司 一种GaN基SBD倒装芯片的制备方法
US12136646B2 (en) 2019-06-19 2024-11-05 Power Integrations, Inc. Coupled polysilicon guard rings for enhancing breakdown voltage in a power semiconductor device
CN110676307B (zh) * 2019-10-12 2022-12-20 中国电子科技集团公司第十三研究所 肖特基二极管的制备方法
JP6861914B1 (ja) * 2020-07-08 2021-04-21 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3775200A (en) * 1970-08-29 1973-11-27 Philips Corp Schottky contact devices and method of manufacture
US4543595A (en) * 1982-05-20 1985-09-24 Fairchild Camera And Instrument Corporation Bipolar memory cell
US20030015708A1 (en) * 2001-07-23 2003-01-23 Primit Parikh Gallium nitride based diodes with low forward voltage and low reverse current operation
TW530327B (en) * 2001-02-23 2003-05-01 Nitronex Corp Gallium nitride material devices and methods including backside vias
US20030098462A1 (en) * 2001-11-27 2003-05-29 The Furukawa Electric Co., Ltd. III-V nitride semiconductor device, and protection element and power conversion apparatus using the same
US20030178672A1 (en) * 2002-03-25 2003-09-25 Tetsuo Hatakeyama High-breakdown-voltage semiconductor device

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2517883A1 (fr) 1981-12-09 1983-06-10 Thomson Csf Dispositif semi-conducteur a faible capacite parasite muni de connexions externes prises au moyen de poutres
GB2137412B (en) 1983-03-15 1987-03-04 Standard Telephones Cables Ltd Semiconductor device
JPS6022357A (ja) * 1983-07-18 1985-02-04 Sumitomo Electric Ind Ltd レベルシフト用シヨツトキダイオ−ド
US4866005A (en) * 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4946547A (en) * 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
JPH03257870A (ja) * 1990-03-07 1991-11-18 Shindengen Electric Mfg Co Ltd ショットキバリアダイオード
US5200022A (en) * 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
WO1992016966A1 (en) * 1991-03-18 1992-10-01 Boston University A method for the preparation and doping of highly insulating monocrystalline gallium nitride thin films
US5221413A (en) 1991-04-24 1993-06-22 At&T Bell Laboratories Method for making low defect density semiconductor heterostructure and devices made thereby
CA2120610C (en) 1992-08-07 1999-03-02 Hideaki Imai Nitride based semiconductor device and manufacture thereof
DE69425186T3 (de) 1993-04-28 2005-04-14 Nichia Corp., Anan Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung und Verfahren zu ihrer Herstellung
DE69531849T2 (de) * 1994-05-30 2004-08-05 Canon K.K. Wiederaufladbare Lithiumbatterie
WO1996041906A1 (en) 1995-06-13 1996-12-27 Advanced Technology Materials, Inc. Bulk single crystal gallium nitride and method of making same
JP2863780B2 (ja) * 1995-08-10 1999-03-03 日本電気株式会社 多層金属ショットキー性電極
US5874747A (en) * 1996-02-05 1999-02-23 Advanced Technology Materials, Inc. High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same
US5612567A (en) * 1996-05-13 1997-03-18 North Carolina State University Schottky barrier rectifiers and methods of forming same
US5741724A (en) * 1996-12-27 1998-04-21 Motorola Method of growing gallium nitride on a spinel substrate
JP3491492B2 (ja) * 1997-04-09 2004-01-26 松下電器産業株式会社 窒化ガリウム結晶の製造方法
US5785606A (en) * 1997-05-02 1998-07-28 Marquez; Ruben L. Method of playing multiple hand card game
US6239033B1 (en) * 1998-05-28 2001-05-29 Sony Corporation Manufacturing method of semiconductor device
DE19723176C1 (de) * 1997-06-03 1998-08-27 Daimler Benz Ag Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung
KR20010021496A (ko) * 1997-07-03 2001-03-15 추후제출 에피택셜 필름의 결함 제거 방법
JP3505357B2 (ja) 1997-07-16 2004-03-08 株式会社東芝 窒化ガリウム系半導体素子およびその製造方法
JP3500281B2 (ja) 1997-11-05 2004-02-23 株式会社東芝 窒化ガリウム系半導体素子およびその製造方法
JP3036495B2 (ja) * 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
US6608327B1 (en) 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
JP2948205B1 (ja) * 1998-05-25 1999-09-13 花王株式会社 二次電池用負極の製造方法
US6331450B1 (en) 1998-12-22 2001-12-18 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device using group III nitride compound
US6389051B1 (en) * 1999-04-09 2002-05-14 Xerox Corporation Structure and method for asymmetric waveguide nitride laser diode
JP4412827B2 (ja) 1999-08-20 2010-02-10 シャープ株式会社 窒化物半導体厚膜基板
JP3733068B2 (ja) * 1999-10-22 2006-01-11 三洋電機株式会社 リチウム電池用電極及びリチウム二次電池
AU7951400A (en) * 1999-10-22 2001-04-30 Sanyo Electric Co., Ltd. Method for producing electrode for lithium secondary cell
US6184570B1 (en) 1999-10-28 2001-02-06 Ericsson Inc. Integrated circuit dies including thermal stress reducing grooves and microelectronic packages utilizing the same
WO2001043174A2 (en) 1999-12-13 2001-06-14 North Carolina State University Fabrication of gallium nitride layers on textured silicon substrates
US6380108B1 (en) 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6573537B1 (en) 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
US6586781B2 (en) 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
KR100348269B1 (ko) 2000-03-22 2002-08-09 엘지전자 주식회사 루데니움 산화물을 이용한 쇼트키 콘택 방법
US6344665B1 (en) 2000-06-23 2002-02-05 Arima Optoelectronics Corp. Electrode structure of compound semiconductor device
JP4022708B2 (ja) * 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
US20020015833A1 (en) * 2000-06-29 2002-02-07 Naotomi Takahashi Manufacturing method of electrodeposited copper foil and electrodeposited copper foil
JP2003101036A (ja) 2001-09-25 2003-04-04 Sanyo Electric Co Ltd ショットキーバリアダイオードおよびその製造方法
DE10101081B4 (de) * 2001-01-11 2007-06-06 Infineon Technologies Ag Schottky-Diode
JP2002305309A (ja) 2001-02-01 2002-10-18 Hitachi Ltd 半導体装置およびその製造方法
JP3863802B2 (ja) * 2001-04-27 2006-12-27 新日本製鐵株式会社 強磁性体の材質診断方法及びバルクハウゼンノイズの電圧パルス幅の測定システム
US6437374B1 (en) 2001-05-07 2002-08-20 Xerox Corporation Semiconductor device and method of forming a semiconductor device
TW492202B (en) 2001-06-05 2002-06-21 South Epitaxy Corp Structure of III-V light emitting diode (LED) arranged in flip chip configuration having structure for preventing electrostatic discharge
US6524900B2 (en) 2001-07-25 2003-02-25 Abb Research, Ltd Method concerning a junction barrier Schottky diode, such a diode and use thereof
US20050179106A1 (en) * 2001-07-27 2005-08-18 Sanyo Electric Company, Ltd. Schottky barrier diode
JP4064085B2 (ja) 2001-10-18 2008-03-19 三菱電機株式会社 半導体装置及びその製造方法
JP2003142501A (ja) * 2001-10-31 2003-05-16 Furukawa Electric Co Ltd:The ＧａＮ系電界効果トランジスタ及びその製造方法
JP4177048B2 (ja) * 2001-11-27 2008-11-05 古河電気工業株式会社 電力変換装置及びそれに用いるＧａＮ系半導体装置
US6624444B1 (en) 2002-03-28 2003-09-23 Intel Corporation Electrical-optical package with capacitor DC shunts and associated methods
JP4177124B2 (ja) * 2002-04-30 2008-11-05 古河電気工業株式会社 ＧａＮ系半導体装置
EP1502303B1 (en) * 2002-04-30 2011-12-21 Cree, Inc. High voltage switching devices and process for forming same
US7323402B2 (en) 2002-07-11 2008-01-29 International Rectifier Corporation Trench Schottky barrier diode with differential oxide thickness
JP3790500B2 (ja) * 2002-07-16 2006-06-28 ユーディナデバイス株式会社 電界効果トランジスタ及びその製造方法
US20040021152A1 (en) * 2002-08-05 2004-02-05 Chanh Nguyen Ga/A1GaN Heterostructure Field Effect Transistor with dielectric recessed gate
FR2844099B1 (fr) 2002-09-03 2005-09-02 Commissariat Energie Atomique Dispositif semiconducteur de puissance quasi-vertical sur substrat composite
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
US7026665B1 (en) * 2003-09-19 2006-04-11 Rf Micro Devices, Inc. High voltage GaN-based transistor structure
JP2005129696A (ja) * 2003-10-23 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7253015B2 (en) 2004-02-17 2007-08-07 Velox Semiconductor Corporation Low doped layer for nitride-based semiconductor device
US7084475B2 (en) * 2004-02-17 2006-08-01 Velox Semiconductor Corporation Lateral conduction Schottky diode with plural mesas
US7229866B2 (en) 2004-03-15 2007-06-12 Velox Semiconductor Corporation Non-activated guard ring for semiconductor devices
US7547928B2 (en) * 2004-06-30 2009-06-16 Interuniversitair Microelektronica Centrum (Imec) AlGaN/GaN high electron mobility transistor devices
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US7116567B2 (en) * 2005-01-05 2006-10-03 Velox Semiconductor Corporation GaN semiconductor based voltage conversion device
US20060151868A1 (en) 2005-01-10 2006-07-13 Zhu Tinggang Package for gallium nitride semiconductor devices
US7429534B2 (en) * 2005-02-22 2008-09-30 Sensor Electronic Technology, Inc. Etching a nitride-based heterostructure
US7615774B2 (en) * 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7696598B2 (en) * 2005-12-27 2010-04-13 Qspeed Semiconductor Inc. Ultrafast recovery diode
JP5351519B2 (ja) * 2005-12-27 2013-11-27 パワー・インテグレーションズ・インコーポレーテッド 高速回復整流器構造体の装置および方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3775200A (en) * 1970-08-29 1973-11-27 Philips Corp Schottky contact devices and method of manufacture
US4543595A (en) * 1982-05-20 1985-09-24 Fairchild Camera And Instrument Corporation Bipolar memory cell
TW530327B (en) * 2001-02-23 2003-05-01 Nitronex Corp Gallium nitride material devices and methods including backside vias
US20030015708A1 (en) * 2001-07-23 2003-01-23 Primit Parikh Gallium nitride based diodes with low forward voltage and low reverse current operation
US20030098462A1 (en) * 2001-11-27 2003-05-29 The Furukawa Electric Co., Ltd. III-V nitride semiconductor device, and protection element and power conversion apparatus using the same
US20030178672A1 (en) * 2002-03-25 2003-09-25 Tetsuo Hatakeyama High-breakdown-voltage semiconductor device

Also Published As

Publication number Publication date
CN102751335A (zh) 2012-10-24
US20110101371A1 (en) 2011-05-05
US20060145283A1 (en) 2006-07-06
CN1870301A (zh) 2006-11-29
CN1870301B (zh) 2012-08-08
EP2302687A3 (en) 2011-05-04
JP5240966B2 (ja) 2013-07-17
JP2006191118A (ja) 2006-07-20
US20090035925A1 (en) 2009-02-05
EP2302687A2 (en) 2011-03-30
EP1679748A3 (en) 2008-05-28
TW201338134A (zh) 2013-09-16
EP1679748A2 (en) 2006-07-12
TW200636975A (en) 2006-10-16
JP2012195618A (ja) 2012-10-11
US7436039B2 (en) 2008-10-14
US7863172B2 (en) 2011-01-04

Similar Documents

Publication Publication Date Title
TWI395320B (zh) 氮化鎵半導體裝置
US10573762B2 (en) Vertical gallium nitride Schottky diode
JP5011069B2 (ja) 小さな寄生抵抗を有する低電圧ダイオードおよび製造方法
JP4874518B2 (ja) 低順電圧で低逆電流の動作特性を有する窒化ガリウムベースのダイオード
TWI514592B (zh) 用於氮化鎵肖特基二極體之端接結構
US8482037B2 (en) Gated AlGaN/GaN Schottky device
JP7371484B2 (ja) ショットキーバリアダイオード
CN112447617A (zh) 功率半导体器件和方法
US20220139793A1 (en) Power semiconductor devices with improved overcoat adhesion and/or protection
US20200243678A1 (en) Group III-Nitride Based Vertical Power Device and System

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees