[go: up one dir, main page]

CN1870301A - 氮化镓半导体器件 - Google Patents

氮化镓半导体器件 Download PDF

Info

Publication number
CN1870301A
CN1870301A CNA2006100886554A CN200610088655A CN1870301A CN 1870301 A CN1870301 A CN 1870301A CN A2006100886554 A CNA2006100886554 A CN A2006100886554A CN 200610088655 A CN200610088655 A CN 200610088655A CN 1870301 A CN1870301 A CN 1870301A
Authority
CN
China
Prior art keywords
diode
layer
semiconductor layer
volts
gallium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100886554A
Other languages
English (en)
Other versions
CN1870301B (zh
Inventor
朱廷刚
布赖恩·S.·谢尔顿
马莱克·K.·帕比兹
马克·戈特弗里德
刘琳蔺
米兰·波弗里斯迪克
迈克尔·墨菲
理查德·A.·斯托尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Power Integrations Inc
Original Assignee
Velox Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Velox Semiconductor Corp filed Critical Velox Semiconductor Corp
Publication of CN1870301A publication Critical patent/CN1870301A/zh
Application granted granted Critical
Publication of CN1870301B publication Critical patent/CN1870301B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6738—Schottky barrier electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

一种基于氮化镓的半导体肖特基二极管，由以下层制造而成：设置在蓝宝石衬底上厚度为1－6微米之间的n+掺杂氮化镓层；设置在所述n+氮化镓层之上的厚度大于1微米的n－掺杂氮化镓层，经过构图成为多个细长的指状物；设置在n－掺杂氮化镓层上并与之形成肖特基结的金属层。选择优化各层的厚度以及细长指状物的长度和宽度以实现击穿电压大于500伏、电流容量超过1安培的以及正向电压低于3伏的器件。

Description

氮化镓半导体器件
技术领域
本发明涉及一种氮化镓半导体器件，尤其涉及用于大功率应用的提高反向击穿电压和电流容量的氮化镓(GaN)肖特基二极管。
背景技术
二极管整流器是应用于低电压开关、电源、电力变换器以及相关应用上最广泛的器件之一。为了确保有效工作，理想的二极管应该具有低的导通电压(0.1伏-0.2伏或更低)，低的反向漏电流，高的闭锁电压(20-30伏)，以及高的开关速度。
最常见的二极管是PN结二极管，是在硅(Si)衬底上形成的，其中引入杂质元素以能在受控方式中更正二极管的工作特性。除了硅之外，PN结二极管也可以形成在其他半导体材料的晶片上，如砷化镓(GaAs)和碳化硅(SiC)。PN结二极管的一个弊端在于正向传导过程中，对大电流传输来说，二极管中的功率损失过多。
另外一种二极管是肖特基势垒二极管，这种二极管是由整流金属半导体势垒区代替PN结而形成的。当金属接触半导体时，在两者之间的结合处产生势垒区域。若恰当地制作，势垒区域将会使电荷存储效应最小化，并通过减少关断时间来提高二极管的开关转换。[L.P.Hunger；Physics of SemiconductorMaterials，Devices，and Circuit(半导体材料、器件、电路物理)，SemiconductorDevices(半导体器件)，第1-10页，1970年]常用的肖特基二极管比PN结二极管具有较低的接通电压(大约为0.5伏或者更高，依赖于半导体的能带隙)，并且在以下应用中更加理想：其中二极管中的能量损失具有显著的系统影响(就如开关电源中的输出整流器)。
将氮化镓半导体器件应用于能量转换是一种新设计，以及对这种器件的环境需要，也是现有技术的基于氮化镓的器件没有实现的制造和可靠性考虑。
在本发明之前，还没有适于商业使用的大功率氮化镓肖特基二极管器件。
发明内容
本发明的目的之一是提供一种改进的大功率半导体器件。
本发明的另一目的是提供一种氮化镓肖特基二极管半导体器件。
本发明的还有一个目的是在半导体器件结构中提供平台构造，用于改善的可靠性和制造成本。
本发明还有一个目的是提供制造氮化镓肖特基半导体器件的改进方法，这种方法使用蓝宝石衬底并且利用倒装技术。进一步的细节在名为“PACKAGEFOR GALLIUM NITRIDE SEMICONDUCTOR DEVICES”(“氮化镓半导体器件的组件”)的美国专利申请中披露，该申请与本申请同时提交。
通过本申请的公开，包括下文的详细描述以及本发明的实践，对本领域技术人员来说，本发明附加的目的、有益效果以及新的技术特征都是显而易见的。虽然本发明的描述基于优选的实施方式，但是应该明白本发明不仅限于此。已经理解本发明教义的本领域普通技术人员将会认识到在其他领域的附加应用、修改以及实施方式，这些都属于本发明公开和要求保护的范围，并且与本发明的实用性有关。
简要地说，本发明提供一种基于氮化镓的半导体二极管，在衬底上设置1-6微米厚度的n+掺杂氮化镓层。在n+氮化镓层上有厚度大于1微米的n-掺杂氮化镓层；在上述n-掺杂氮化镓层上设置金属层并与之构成肖特基结。
另一方面，本发明提供一种具有氮化镓半导体结构的肖特基二极管半导体器件，该氮化镓半导体结构被设置在衬底上，并且具有顶表面，该结构包括属于第一导电类型的下部半导体层；置于一部分下部半导体层上并形成多个台面的属于第一导电类型的上部半导体层；以及置于上部半导体层上并形成多个台面的第一金属层；还有置于上部半导体层上并在多个台面中的每一个上形成肖特基结的第一金属层，所述台面从下部半导体层表面向上突起。
更具体地，上下半导体层厚度的选择要使二极管的反向击穿电压大于500伏特，电流量超过5安培。
将在所附权利要求中具体提出被认为是本发明特性的新技术特征。然而，在结合说明书附图阅读说明书时，由特定的实施方式将会更好地理解本发明自身的结构及其操作方法，以是附加的目的及有益效果。
附图说明
结合附图及以下的详细描述，将更好地理解和更全面地领会本发明的这些和其它特征和优点。
图1A是第一实施方式中现有技术中氮化镓二极管的高度简化的截面视图。
图1B是根据本发明的氮化镓二极管的高度简化的截面视图。
图2A是第二实施方式中现有技术的氮化镓二极管的高度简化的截面视图。
图2B是图1B的氮化镓二极管的高度简化的截面视图，描述周期性台面结构。
图3是第三实施方式中现有技术的氮化镓二极管的高度简化的截面视图。
图4A是本发明第一实施方式中描述的氮化镓二极管的俯视图。
图4B是本发明第二实施方式中描述的氮化镓二极管的俯视图。
图5A是通过图4A或4B的A-A平面的本发明氮化镓二极管的详细截面图，表示该器件制造过程中某一阶段的台面结构。
图5B是在图4A或4B的B-B平面中本发明第一实施方式的氮化镓二极管的详细截面图，表示该器件制造过程中与图5A同一阶段时的欧姆键合金属接触。
图5C是通过图4A或4B的C-C平面的本发明第一实施方式中描述的氮化镓二极管的详细截面图，表示该器件制造过程中与图5A、图5B同一阶段时的肖特基键合金属接触。
图6A是通过图4的A-A平面的本发明第一实施方式中描述的氮化镓二极管的详细截面图，表示在金属(铝)镀层上添加二氧化硅或聚酰亚胺钝化层的制造过程中后续阶段后的台面结构。
图6B是在图4的B-B是平面中的本发明第一实施方式中描述的氮化镓二极管的详细截面图，表示该器件制造过程中与图6A同一阶段时的欧姆键合金属接触。钝化层覆盖于肖特基金属接触上，然后该钝化层被构图以露出到活性的欧姆金属的接触。
图6C是通过图4的C-C平面的本发明第一实施方式中描述的氮化镓二极管的详细截面图，表示该器件制造过程中与图6A、6B同一阶段时的肖特基键合金属接触。
图7A是通过图4B的A-A平面中的本发明第二实施方式中描述的氮化镓二极管的详细截面图，表示该器件制造过程中后续阶段之后的台面结构。
图7B是通过图4B的B-B平面的本发明第二实施方式中描述的氮化镓二极管的详细截面图，表示该器件制造过程中与图7A同一阶段时的欧姆键合金属接触。
图8A是通过图4A的A-A平面的本发明第一实施方式中描述的氮化镓二极管的详细截面图，表示图7A之后制造过程中随后阶段的台面结构。
图8B是通过图4A的B-B平面的本发明第一实施方式中描述的氮化镓二极管的详细截面图，表示该器件制造过程中与图8A同一阶段时肖特基键合金属接触的沉积。
图9A是本发明的氮化镓二极管肖特基接触部分的放大截面图。
图9B是本发明的氮化镓二极管肖特基接触部分的放大截面图。
图9C是本发明的氮化镓二极管肖特基接触部分的放大截面图。
图9D是本发明另一实施实施方式中的氮化镓二极管肖特基接触部分的放大截面图。
具体实施方式
现在描述本发明的细节，包括示例和具体实施方式。参考附图以及下面的描述，相同的附图标记用于表示相同或功能相似的元件，希望将实施方式中的主要特征用高度简化、概略的方式描述出来。另外，附图不打算描述实际实施方式的每个特征，也不打算描述所述要素的相对尺寸，并且没有按比例绘制。
图1A表示肖特基二极管100，该肖特基二极管按照以公布的美国专利申请2003/0062525为代表的现有技术构成，由基于III族氮化物的材料系统或其他材料系统形成，其中费米能级未被钉扎在其表面态处。III族氮化物指的是由氮和元素周期表中的III族元素，通常是铝(Al)、镓(Ga)、铟(In)之间形成的半导体化合物。该术语也可指三元或四元化合物，如铝镓氮(AlGaN)和铝铟镓氮(AlInGaN)。现有技术二极管的优选材料是氮化镓(GaN)和铝镓氮(AlGaN)。
二极管100包括衬底101，该衬底是三氧化二铝(Al2O3)、硅(Si)或碳化硅(SiC)中的任一种，现有技术中的优选衬底是碳化硅的4H多型。也可以使用其他类型的碳化硅多型，包括3C、6H及15R多型。AlGa0-XN缓冲层(这里x在0和1之间)包含在衬底101上，并在碳化硅衬底和二极管100的剩余部分之间提供一个合适的晶体结构过渡。
现有技术中之所以优选碳化硅为衬底，是由于它具有比蓝宝石更接近匹配于III族氮化物的晶格，这样就得到了高质量的III族氮化物薄膜。而且，碳化硅具有很高的导热性，这样，碳化硅上的III族氮化物器件的总输出功率就能不受衬底的热耗散所限(如同在蓝宝石上形成的一些器件中的情形)。这种现有技术器件依靠横向传导(例如与芯片平面平行)形成二极管。由于具有这种结构，碳化硅衬底提供了器件隔离的能力并降低寄生电容，这样使具有碳化硅的商品器件成为可能。碳化硅衬底可以从Durham，N.C.的Cree Research公司作为商品而获得，并在科学文献以及在美国专利Nos.Re.34，861；4,946,547及5,200,022中提出了用于制造碳化硅衬底的方法。
二极管100在衬底101上有n+氮化镓层102，n+氮化镓层102上的n-氮化镓层103采用杂质高度掺杂，其浓度至少达到1018/cm3，优选浓度为此量值的5-20倍。n-氮化镓层103具有较低掺杂浓度，仍旧为n-型，它的优选杂质浓度范围为5×1014/cm3到5×1017/cm3。n-氮化镓层103优选厚度为0.5-1.0微米，n+氮化镓层102的厚度为0.1-1.5微米，尽管其他厚度也能有效。
部分n-氮化镓层103被向下蚀刻到n-氮化镓层，在蚀刻区域内的n+氮化镓层102上包含欧姆金属接触105，使之与n-氮化镓层103电隔离。在另一种可以选择的实施方式中，一个或多个欧姆接触可以被包含在未被n+氮化镓层102覆盖的衬底表面上。这种现有技术的实施方式特别适用于n型衬底。肖特基金属层104被包含在n-氮化镓层103上，与n+氮化镓层102相对。
图1B描述了根据本发明第一实施方式构成的肖特基二极管200的高度放大图，这种二极管由基于III族氮化物的材料系统构成。III族氮化物指的是由氮和元素周期表中的III族元素，通常是铝(Al)镓(Ga)、铟(In)之间形成的半导体化合物。这种材料系统也可能是三元或四元化合物，如铝镓氮(AlGaN)和铝铟镓氮(AlInGaN)。用于新型二极管的优选材料是氮化镓(GaN)和铝镓氮(AlGaN)。
与图1A所示的现有技术器件不同，本发明的二极管200采用的衬底201优选蓝宝石(Al2O3)，因为它的费用低并且可以得到不同的直径范围。另一种可选方案是，也可以使用硅衬底。
对于半导体器件绝缘或蓝宝石衬底的使用取决于较厚的蓝宝石衬底，决定于直径，如厚度为15-25mils，这作为商品是可获得的。当大电流通过器件的时候，使用作为商品可获得的厚蓝宝石衬底的氮化镓肖特基二极管也带来了热量累积问题。本发明的一个关键特征在于二极管200在较薄的蓝宝石衬底201上实施。通过在制造过程之后使衬底变薄，可以使用正常的制造程序，但是最后的封装器件会使其热阻大幅度降低。
蓝宝石是用于基于氮化物的器件的最普遍的衬底。由于蓝宝石具有很高的热阻，当使用肖特基二极管时对于高电流密度来说不希望有较厚的衬底。GaN肖特基二极管在正向传导模式中要求至少1安培的传导电流(相当于电流密度400安/平方厘米)。典型的是，对于较大的器件，传导电流可以达到8-16安培。如果电流正向传导过程中产生的热量不能及时释放，热就会使器件的温度升高。由于大多数半导体材料的特性，如载流子迁移率是温度的函数，升高的温度会使得器件的性能严重下降。为降低热效应对器件的影响，必须改善热传导。降低热传导差的蓝宝石的厚度将有助于改善氮化镓肖特基二极管的热传导。已经进行实验研究使蓝宝石变薄以改善器件的热性能。使用常规晶片研磨系统，如Strasbaugh有限公司的7AA型自动晶片背磨机，或诸如Logitech有限公司的LP50型自动精磨抛光机的金刚石研磨系统，都可分别在大约5分钟或2小时内将15-25mils的蓝宝石晶片减薄至6mil。也可以进行一些抛光以确保由厚的氮化镓外延层引起的应力释放，并且在器件被切单(singulated)之前不会使晶片破裂。在厚蓝宝石(15-17mils)上的氮化镓二极管的热阻大约为5.6℃/W，而薄蓝宝石(6mil)上低于2℃/W。通过减薄蓝宝石而实现如此大幅度的降低热阻，大大提高了器件在正向传导模式中的性能。
现有技术中之所以优选碳化硅做为衬底，是由于它具有比蓝宝石更接近匹配于III族氮化物的晶格，这样就导致了高质量的III族氮化物薄膜。而且，碳化硅也具有很高的导热性，使得碳化硅上的III族氮化物器件的总输出功率就能不受衬底的热耗散所限(如同在蓝宝石上形成的一些器件中的情形)。然而，在减薄的蓝宝石上的氮化镓肖特基二极管具有与碳化硅基本上相同的热学能。
二极管200具有衬底201上的n+氮化镓层202，和n+氮化镓层202上的n-氮化镓层203，n+氮化镓层202由杂质高度掺杂，浓度至少达到1018/cm3，优选浓度为此量值的4-20倍。n-氮化镓层203具有较低掺杂浓度，仍旧为n-型，它的优选杂质浓度范围为5×1014/cm3到5×1017/cm3。与图1A描述的现有技术中的薄相应层相反，n+氮化镓层202的优选厚度为1.0-6.0微米，n-氮化镓层203优选厚度为1.0-2.0微米。
部分n-氮化镓层203被向下蚀刻到n+层，在蚀刻区域中的n+氮化镓层202上提供欧姆金属接触205，使之与n-氮化镓层203电隔离。在另一种可以选择的实施方式中，一个或更多个欧姆金属接触被包含在未被n+氮化镓层202覆盖的衬底表面上。这种现有技术的实施方式特别适用于导电衬底。肖特基金属层204沉积在n-氮化镓层203上，与n+氮化镓层202相对。
图2A是以上述美国专利申请2003/0062525为代表的另一个实施方式现有技术中已知的氮化镓二极管的高度简化截面图。具体地，本图显示了肖特基二极管300的一个实施方式，它解决了随着势垒高度降低而反向电流升高的问题。二极管300与上述实施方式中描述的相似，具有类似的衬底101、n+氮化镓层102，以及可选择性地包含在衬底表面上的欧姆金属接触105。它也有n-氮化镓层106，但是该层106不是平面状，而是在n-氮化镓层106中具有二维沟槽结构，包括沟槽108。这些沟槽相互平行并且等间距隔开，在相邻沟槽108之间有台面区域107。每个沟槽108都有绝缘层109，覆盖其侧壁和底表面。可以使用多种不同的绝缘材料，但是优选材料是氮化硅(SiN)。肖特基金属层110被包含在整个沟槽结构上，使绝缘层109夹在肖特基金属110和沟槽的侧壁、底表面之间，并且覆盖台面区域107。台面区域在肖特基金属层110和n-氮化镓层106之间提供直接接触。另一种可选方式是，可以在每个沟槽108上覆盖金属而不是绝缘体。在这种变化中，肖特基金属与沟槽金属绝缘和/或分开。
图2B是图1B描述的氮化镓二极管的高度简化截面图，表示本发明三个为一组的周期性台面结构，以说明本发明范围内台面“指状物”的宽度和间隔范围。更具体地，每个指状物203的宽度选择范围为30-200微米，指状物203之间的间隔为5-150微米。
图3是美国2003/0062525中描述的第三实施方式现有技术已知的另一种氮化镓二极管的高度简化截面图，设置沟槽结构是为了降低反向电流。类似于上述图2A描述的肖特基二极管，沟槽结构隔开多个平行、等间距隔开的沟槽，但是在本实施方式中，通过铝镓氮势垒层111蚀刻顶层，并且完全穿过n-氮化镓层106到达n+氮化层102。在相邻沟槽之间形成类似的台面区域。沟槽的侧壁和底表面有绝缘层109，并且顶部肖特基金属层110覆盖整个沟槽结构。沟槽结构的作用与上述图2A描述的相同，都是为了降低反向电流。。
图4A、4B分别是在器件顶层的本发明第一和第二实施方式中描述的氮化镓二极管的俯视平面图，提供了与器件的欧姆和肖特基区域相接触的另外一种设计。
更具体地，图4A是根据本发明的整个氮化镓半导体器件的第一实施方式的放大俯视平面图，在单个管芯上实现该氮化镓半导体器件，示出管芯上的肖特基402、407和欧姆408、409线键合接触区域。通过图5A的器件局部剖视图将会明白，图5A是通过图4A中指定的A-A平面所见的，该器件被设置成两个层面的台面结构，其中平面区域401高于平面区域403。
图4A还描述了一个线性中心区域420，这个中心区域垂直设在图4A所述器件中，为所有的台面指状物405所共有。指状物405的优选宽度为64微米，分别在左右方向上垂直于中心区域420并远离其平行延伸。指状物405相互隔开，优选间隔距离为26微米。
图4B是根据本发明的整个氮化镓半导体器件的第二实施方式的放大俯视平面图，在单个管芯上实现该氮化镓半导体器件，示出管芯上的欧姆408、409线键合接触区域，但是使用了与图4A描述不同的连接肖特基的方法。
具体地，在第二实施方式中，金属焊盘410延伸于所有台面指状物之上，并且使之与肖特基金属电连接。当使用相对短和窄的器件指状物时，金属焊盘410可以提高将大直径引线线键合到肖特基连接区域的能力。另外，图4A所示的肖特基线键合台面焊盘区域可从图4B所示的装置的中心全部去除。
图5A是通过图4A的A-A平面的本发明氮化镓二极管的详细截面视图，较详细地描述了台面结构。
具体地，图中还显示了蓝宝石衬底201，沉积在衬底上的氮化镓的高浓度掺杂层(n+)202，和沉积在部分n+层202上的氮化镓的低浓度掺杂层(n-)203，就像上述图2B更加简化描述的那样。在相关美国专利申请No.＿＿中，描述了对于氮化镓肖特基二极管使用低掺杂顶层，通过调整掺杂浓度以精确得到所需的掺杂水平。
结合图5A具代表性的视图描述了本发明的几个关键方面，首先是最佳台面尺寸。这些尺寸基于表层厚度和器件中的两主要层的掺杂水平。鉴于本发明使用了台面结构，这样就存在至少两个导电层。第一层是低导电层，处理反向工作中的电压降，第二传导层，或者说底层，具有高导电性，处理正向导电，以使该器件的低工作电压成为可能。台面结构的使用需要合适地设计在整个器件中电流如何流动分布。解决这个问题，需要设计一个连接外部环境的主台面(通过被键合到台面上的键合焊盘的导线)，并在台面上设置许多细长的指状元件，用于器件平面区域上方的电流输送。指状元件的尺寸必须精心设计。若指状台面过窄，电流会在指状元件边缘拥堵，造成导电性下降。若指状台面设计过宽，则器件的一些区域对电流输送没有，同样会造成导电性的下降。因此，对于每个生长的外延结构，都存在最佳指状台面宽度和长度。本发明用一个复杂的模型来确定克服电流拥堵效应必需的指状台面宽度。最佳宽度与最佳长度同时决定，因为这两个变量是相关的。最佳宽度由半导体顶层和底层的迁移率、厚度、掺杂水平及耗尽宽度决定。对于6微米n-型氮化镓层的使用的值，本发明已经决定最佳的宽度为稍高于50微米。这就意味着若指状物宽度显著窄于50微米，则电流拥堵效应就会占支配地位，电阻将会增加。因此，这就是用作最佳器件布局设计的下限值。指状物的长度用不同的方式来优化。若指状物长度显著的长，则在其长度方向上会产生电压降，进而造成驱动力下降，电阻增加。因此，这只能通过将指状物转换成分立的电阻网络来模型化和优化。对单个的指状物来说，最佳长度接近于1600微米。根据所需器件总面积的不同，上述数值可以有微小的变化。若在图4B中使用指状物阵列，则其长度可缩短为50微米。最后，指状物间隔由n+氮化镓层表面电阻和欧姆接触电阻率决定，优选为26微米。
在设计台面指状物及其间隔中应用的另外改进之处在于，允许欧姆金属过渡到台面阶梯上。这样做是为了通过将欧姆金属延伸到台面边缘来降低器件电阻。因为由于欧姆金属覆盖了台面但是仍距肖特基金属有段距离(大于5微米)的事实，结果对准该区域以沉积欧姆金属具有大得多的容许偏差，因此器件的稳定性(robustness)得以提高。这个距离已经足够防止该器件的欧姆金属和肖特基金属之间的短路。这样地保证了台面之间的器件所有区域都被欧姆金属均匀地覆盖，而这在具有很高台面的器件中也许是个问题。另外，在经蚀刻的区域覆盖金属，也降低了在经蚀刻的表面上产生电弧(arcing)的可能性。
图5B是图4A或4B中的B-B平面根据本发明第一实施方式中描述的氮化镓二极管的详细截面图，表示该器件制造过程中与图5A同一阶段时的欧姆键合金属接触。
图5C是通过图4A或4B的C-C平面的根据本发明第一实施方式中描述的之氮化镓二极管的详细截面图，表示该器件制造过程中与图5A、图5B同一阶段时的肖特基键合金属接触。
图6A是通过图4的A-A平面的根据本发明第一实施方式中描述的氮化镓二极管的详细截面图，表示在金属(铝)镀层上添加二氧化硅或聚酰亚胺钝化层的制造过程中随后阶段之后的台面结构。二氧化硅可用溅射、等离子增强化学气相沉积(PECVD)、旋涂玻璃等工业上标准的方法沉淀。聚酰亚胺是一种与旋涂玻璃类似的旋涂固化涂层，具有很大的介电常数，能够抵抗高电压击穿。
图6B是通过图4的B-B平面的根据本发明第一实施方式中描述的氮化镓二极管的详细截面图，表示该器件制造过程中与图6A同一阶段时的欧姆键合金属接触。钝化层覆盖肖特基金属接触，然后该钝化层经过构图以露出到活性欧姆金属或阴极的接触键合焊盘。
图6C是通过图4的C-C平面的根据本发明第一实施方式中描述的氮化镓二极管的详细截面图，表示该器件制造过程中与图6A、6B同一阶段时的肖特基键合金属接触，具有用于阳极的到活性肖特基金属的键合焊盘开孔。
图7A是通过图4B的A-A平面的根据本发明第二实施方式中描述的氮化镓二极管的详细截面图，表示该器件制造过程中随后阶段之后的台面结构。在该阶段中，钝化层完全覆盖在层状结构上，以防止存在于器件中的高电场电弧。采取这样的保护措施对持续时间内提供可靠的器件工作来说是必要的。钝化层还允许设置键合焊盘以使导线键合设置在器件的清楚限定的位置处，这样，导线键合不会干扰到器件的工作。
图7B是通过图4B的B-B平面的根据本发明第二实施方式中描述的氮化镓二极管的详细截面图，表示该器件制造过程中与图7A同一阶段时的欧姆键合金属接触。
图8A是通过图4A的A-A平面的根据本发明第一实施方式中描述的氮化镓二极管的详细截面图，表示图7之后制造过程中随后阶段之后的台面结构。进行制造过程中的这个阶段是为了给倒装芯片结构的管芯提供一个大的金属焊盘区域。在此情况下，应用仅比一个键合焊盘更大的金属接触以允许大的焊料或环氧连接(epoxy connection)，这些内容在与本发明同时提交的专利申请”PACKAGE FOR GALLIUM NITRIDE SEMICONDUCTOR DEVICES”(“氮化镓半导体装置的封装”)中有所描述。
图8B是通过图4A的B-B平面的根据本发明第一实施方式中描述的氮化镓二极管的详细截面图，表示制造过程中与图8A同一阶段时的肖特基键合金属接触的沉积。
在2004年9月7日提交的申请号为No.10/935,000的相关美国专利申请中，描述了电阻保护环的应用。在那篇申请中描述了制造保护环的两种方法：其一是自对准保护环，其中肖特基金属和欧姆金属作为保护环的掩模(mask)，其二是肖特基金属经过沉积而重叠预先存在的保护环。这两种方法都可以应用，但是，本发明提供了第三种方法，利用自对准过程，但是然后沉积第二肖特基金属以能实现第一次重叠，双肖特基工艺(double Schottky process)。可以使用两种不同金属以提供良好的正向电流传导，但是对所形成的金属结构边缘提供较高的反向电压保护。这种双肖特基工艺提供了自对准保护环所提供的提高对准容许误差的全部优点，对于边缘端子还提供了较高功函金属的增加的灵活性。
氮化镓肖特基二极管常规的制作过程起始于注入步骤，接着是肖特基接触，肖特基接触必须被正确地对准以在注入区域上具有重叠区域。这是上述边缘端子所必须的。但是，由于氮化镓肖特基二极管优选生长于蓝宝石衬底上，并且需要横向电流传导，因此它限制了肖特基接触对注入区不对准的容许误差。
本发明的第二肖特基金属工艺，充分利用了自对准注入的优点。第二肖特基接触边缘下的注入区域是为了维持场拥堵效应引起的大电场。由于随着第二肖特基接触势垒高度的升高，所述器件的漏电流呈指数下降，因此本方法对器件性能还有另外一个实质上的优点。然而，势垒高度的升高也会导致正向电压降的升高，这是氮化镓肖特基器件工作中不所需的特征。通过使用金属镍(具有较低的势垒高度)作为第一肖特基金属，用功函较高的铂(意味着构成较高的势垒高度)作为第二肖特基金属，由于大部分漏电流发生在场拥堵金属边缘，从而漏电流减小。在正向传导模式中，电流传导通过肖特基接触的中心，并且正向电压低于整个肖特基接触都使用铂的情况。这样，期望这种双肖特基金属的方法在不牺牲器件反向特性的前提下提高器件的正向性能。
本发明的另一方面涉及在图5A-5C中有所描述的肖特基二极管金属层204。低功函金属，如钛、铝、银，用于肖特基金属叠层204上，以降低器件电阻。若低功函金属与n-氮化镓层表面接触，在器件经历高温环境时，器件性能会降低。提出两种方法可以解决这个问题并保护n-氮化镓层避免其性能降低：应用微小尺寸差别的两个独立的金属沉积步骤；或者在肖特基金属叠层下使用台阶介质(step dielectric)。
图9A是根据本发明的氮化镓二极管肖特基接触部分的放大截面图，其中图9A中的多层被同时沉积，因此具有同样大小的尺寸。
图9B是根据本发明的氮化镓二极管肖特基接触部分的放大截面图，图中描述了低功函金属(如铝)被沉积成比高功函金属的初始肖特基接触稍大。如上所述，图9A、9B所示的接触结构会降低器件性能。
图9C是根据本发明的氮化镓二极管肖特基接触部分的放大截面图。在此情况下，首先将保护环选择性地安放在n-氮化镓层表面上。这样，低功函金属就不会与n-氮化镓层接触，有利于提高器件的工作性能。
图9D是根据本发明的氮化镓二极管肖特基接触部分的放大截面图。在此情况下，首先将钝化层选择性地安放在n-氮化镓层和n+氮化镓层表面上以防止活性的器件表面受到破坏或污染。这种方法通常称之为场板(field plate)设计。这样，低功函金属就不会与n-氮化镓层接触，有利于提高器件的工作性能。
大功函金属，如镍和铂优选作为氮化镓肖特基二极管中的肖特基接触金属，虽然也可以使用其他高功函金属和硅化物，如Au、Co、Pd、Mo、Cr、Rh、Re、PtSi和NiSi。为了在正向传导模式中传导高电流(大于4安培)，肖特基金属的最小厚度是必需的。但是，由于镍和铂都是难熔金属，应用电子束蒸发沉积镍、铂厚层是不现实的。因此，简单而有效的方法就是应用多层金属叠层，这种多层金属叠层包括先沉积肖特基金属(优选镍)，然后是势垒金属(优选铂或金)，最后是高导电金属(优选铝)。铝作为高导电金属的最佳选择，是因为具有如下优点：1)铝具有非常低的电阻，2)与封装需求相容，3)容易沉积并且费用经济。这种多层金属叠层方法的唯一缺陷在于，如果这些金属同时沉积，二极管的性能会在温度升高时降低。这就造成了器件工作中严重失效的模式，因为，氮化镓肖特基应在升高的温度下(高达175℃-300℃)工作，而其性能又不能持续下降。事实上，形成在图5A所示的氮化镓顶部上的肖特基金属叠层，可以形成为两个尺寸稍有不同的沉积步骤。在多层金属叠层的优选实施方式中，沉积镍/铜作为第一金属叠层，其厚度为2000/10000；沉积镍/钛/铝作为第二金属叠层，其厚度为2000/500/32000。铂也可以用在镍或钛中，虽然沉积较厚的铂层更困难，因而它不是优选的。
图9D是根据本发明的氮化镓二极管肖特基接触部分的放大截面图。在此情况下，首先将钝化层地安放在n-氮化镓层和n+氮化镓层表面整个上方。然后制作开孔以便接触n-氮化镓台面结构和n+氮化镓表面，并且仍按前述方式沉积欧姆结触和肖特基结触层。并且与图9C所示相同，低功函金属不与n-氮化镓层接触，以利于提高器件的工作性能。
图9D还描述了在多层肖特基金属叠层沉积之前，使用诸如二氧化硅、碳化硅或氧化铝的介质薄膜。在这种情况下，只有第一肖特基金属层与n-氮化镓层表面接触。铝由一定厚度的介质与氮化镓表面隔离。实验结果表明，即使经过300℃的环境温度，该氮化镓肖特基器件的性能也不会降低。利用这种方法，我们可以用这种既简单又经济的多层金属叠层作为肖特基结。考虑使用该介质层作为肖特基二极管的场板，无论单独使用还是结合保护环，都会提高器件性能。通过改变该器件层的厚度，肖特基金属边缘的大电场会降低。
本发明的另一方面涉及氮化镓肖特基二极管顶层的替代材料的使用。
大多数氮化物肖特基二极管是基于氮化镓的器件。在这样的器件中，肖特基金属接触形成在氮化镓结构的氮化镓表面上，欧姆金属结触形成在氮化镓器件的另一层上。典型地，肖特基接触形成在较低掺杂的n型层上，欧姆结触形成在高浓度的n+氮化镓层上。
本发明提供了一种具有铝镓氮顶层的肖特基二极管，该铝镓氮顶层或者代替或者附加在于其上形成肖特基接触的GaN顶层上。正如本技术方案所使用的，术语“铝镓氮半导体层”是指符合公式AlxGa(1-x)N的化合物半导体材料，其中x是从0到1，包括0和1。铝镓氮层可能未掺杂或n-型掺杂，其浓度为1×1014/cm3到2×1016/cm3。
金属-掺杂的半导体结的整流特性是由接触电位差产生的，而接触电位差基于接触金属层和半导体本体以及半导体表面态各自的功函不同。当器件反向偏置时，反向会有少量漏电流。当反向偏置电压足够高时，高强度电场浓度会升高，进而造成器件的雪崩击穿。
在二极管结构中使用铝镓氮层，与氮化镓二极管相比更有希望得到高的击穿电压。准确的铝镓氮击穿电压值可以用电离系数(ionization coefficients)的表达式来计算，这个表达式也用于计算氮化镓材料。T.P.Chow提出的良好近似是临界场值与能带隙的平方成比例。通过这个近以和费伽定律(Vegard’s law)，可以估算出限定铝浓度下的临界场：
Ecr AlGaN＝(Eg AlGaN)2/Ecr GaN
目前，铝镓氮肖特基二极管是横向传导器件。在本发明中铝镓氮结构存在于台面结构上。在台面结构中，半导体层的至少一个区域在形成金属接触之前经过构图或蚀刻，以限定半导体本体中至少一个下接触表面，以及当台面结构从深层表面向上突起时，限定至少一个台面。典型地，下表面是欧姆接触的所在位置，而上表面则是肖特基接触的所在位置。
应该明白：上述任意一个、两个或多个结合在一起的元件可以在不同于上述类型的其它类型结构中找到有用的应用。
尽管已经以氮化镓半导体器件实施的方式说明和描述了本发明，但不希望限定于所示出的细节，因为可以在不背离本发明的精神的情形下进行各种修正和结构的改变。
没有进一步的分析，上述已经完整地揭示了本发明的要义，其他人可以在不省略特征的情况下通过应用现有知识而容易地使之适用于各种应用，上述特征是指，从现有技术观点中，恰当的提炼出本发明一般的或特定方面的实质性的特点，因此，这样的适用应该并且确定理解为落入下述权利要求等同的范围之内。

Claims (28)

1.一种基于氮化镓的半导体二极管，包括：
衬底；
设置在所述衬底上的n+掺杂氮化镓层，厚度为1-6微米；
设置在所述n+氮化镓层上的n-掺杂氮化镓层，厚度大于1微米；
设置在所述n-掺杂氮化镓层上并与之形成肖特基结的金属层。
2.根据权利要求1所述的二极管，其中所述金属层包括下述金属的其中一种：镍、铂、金、钴、钯、钼、铬、铑、铼、硅化铂及硅化镍。
3.根据权利要求1所述的二极管，其中所述n+掺杂氮化镓层掺杂杂质的浓度至少为1018/cm3。
4.根据权利要求1所述的二极管，其中所述n-掺杂氮化镓层掺杂杂质的浓度范围为5×1014/cm3至5×1017/cm3。
5.根据权利要求1所述的二极管，还包括设置在部分n+层上的金属层，并在所述n+氮化镓层上制成欧姆接触，以形成该器件的接触键合表面。
6.根据权利要求1所述的二极管，其中所述n-掺杂层被构图为一系列平行且细长的指状区域，大致从其共同的中心区域沿相反的方向延伸。
7.根据权利要求6所述的二极管，其击穿电压至少为200伏，但低于500伏，其中每个指状区域的宽度为至少30微米，但小于200微米，指状物之间的间隔在5-150微米之间，指状物的长度在50-9600微米之间，使得所得的二极管具有低于2伏的正向电压以及至少4安培的电流容量。
8.根据权利要求6所述的二极管，其击穿电压大于500伏，其中每个指状区域的宽度为至少30微米，但小于200微米，指状物之间的间隔在5-150微米之间，指状物的长度在50-9600微米之间，使得所得的二极管具有低于3伏的正向电压以及超过至少1安培的电流容量。
9.根据权利要求6所述的二极管，其中每个指状区域的长度接近1600微米，使得所得的二极管具有大于500伏的击穿电压以及大于1安培的电流容量。
10.根据权利要求6所述的二极管，其中每个指状区域的长度接近1600微米，使得所得的二极管具有大于200伏但小于500伏的击穿电压以及超过4安培的电流容量。
11.根据权利要求6所述的二极管，具有至少200伏但低于500伏的击穿电压，每个指状区域的宽度接近50微米，指状物间距接近26微米，使得所得的二极管具有低于2伏的正向电压以及超过4安培的电流容量。
12.根据权利要求6所述的二极管，具有至少500伏的击穿电压，每个指状区域的宽度接近50微米，指状物间距接近26微米，使得所得的二极管具有低于3伏的正向电压以及超过1安培的电流容量。
13.根据权利要求1所述的二极管，还包括设置于所述n-层和所述金属层之间的铝镓氮层。
14.根据权利要求6所述的二极管，还包括沉积在金属层上的铝接触层，该层在每个指状区域上延伸，以形成大的低电阻器件接触键合表面。
15.根据权利要求1所述的二极管，其中所述衬底为蓝宝石。
16.根据权利要求1所述的二极管，其中所述衬底为硅。
17.根据权利要求14所述的二极管，还包括设置于n-掺杂氮化镓层上的构图介质层，以防止铝接触层与n-掺杂氮化镓层之间形成接触。
18.根据权利要求5所述的二极管，其中所述金属层形成器件的一个端子的倒装芯片键合表面，以使二极管在其活性表面正对管芯安装面的情形下进行封装。
19.根据权利要求14所述的二极管，其中所述铝接触层形成器件的一个端子的倒装芯片键合表面，以使二极管在其活性表面正对管芯安装面的情形下进行封装。
20.一种肖特基二极管半导体器件，包括：
衬底；
设置在所述衬底上并具有顶表面的氮化镓半导体结构，所述结构包括第一导电类型的下部半导体层；置于一部分所述下部半导体层上并形成多个台面的第一导电类型的上部半导体层；以及置于上部半导体层上的第一金属层，该第一金属层在从下部接触表面向上突起的所述多个台面中的每一个上形成肖特基结，所述多个台面中的每一个包括一部分所述上部半导体层，并且通过一部分所述下部接触表面与所述多个台面中相邻的台面隔开；
其中选择所述上部半导体层和下部半导体层的厚度，使二极管的反向击穿电压大于500伏特，电流容量至少为1安培。
21.一种肖特基二极管半导体器件，包括：
衬底；
设置在所述衬底上并具有顶表面的氮化镓半导体结构，所述结构包括第一导电类型的下部半导体层；置于一部分所述下部半导体层上并形成多个台面的第一导电类型的上部半导体层；以及置于上部半导体层上的第一金属层，该第一金属层在从下部接触表面向上突起的所述多个台面中的每一个上形成肖特基结，所述多个台面中的每一个包括一部分所述上部半导体层，并且通过一部分所述下部接触表面与所述多个台面中相邻的台面隔开；
其中选择所述上部半导体层和下部半导体层的厚度，使二极管在电流容量至少4安培时，反向击穿电压大于200伏并低于500伏。
22.一种肖特基二极管半导体器件，包括：
衬底；
设置在所述衬底上并具有顶表面的氮化镓半导体结构，所述结构包括下部半导体层；置于一部分所述下部半导体层上并形成多个台面的上部半导体层；所述下部半导体层和所述上部半导体层为相同的导电类型，所述下部半导体层的掺杂浓度大于所述上部半导体层的掺杂浓度；
设置在上部半导体层之上的第一金属层，该第一金属层在从所述下部接触表面向上突起的所述多个台面中的每一个上形成肖特基结；所述多个台面中的每一个都包括一部分所述上部半导体层，并限定上部接触表面，该上部接触表面通过一部分所述下部接触表面与所述多个台面中相邻的台面隔开；和设置在所述第一金属层上的第二金属层，该第二金属层在所述台面上与每个肖特基器件形成电接触；
其中选择所述上部半导体层和下部半导体层的厚度，使二极管的反向击穿电压大于500伏特，电流容量至少1安培。
23.一种肖特基二极管半导体器件，包括：
衬底；
设置在所述衬底上并具有顶表面的氮化镓半导体结构，所述结构包括下部半导体层；置于一部分所述下部半导体层上并形成多个台面的上部半导体层；所述下部半导体层和所述上部半导体层为相同的导电类型，所述下部半导体层的掺杂浓度大于所述上部半导体层的掺杂浓度；
设置在上部半导体层之上的第一金属层，该第一金属层在从所述下部接触表面向上突起的所述多个台面中的每一个上形成肖特基结；所述多个台面中的每一个都包括一部分所述上部半导体层，并限定上部接触表面，该上部接触表面通过一部分所述下部接触表面与所述多个台面中相邻的台面隔开；和设置在所述第一金属层上的第二金属层，该第二金属层在所述台面上与每个肖特基器件形成电接触；
其中选择所述上部半导体层和下部半导体层的厚度，使二极管的反向击穿电压大于200伏且低于500伏，电流容量至少4安培。
24.一种制造基于镓的半导体二极管的方法，包括：
提供衬底；
在所述衬底上形成厚度在1-6微米之间的n+掺杂氮化镓层；
在所述衬底上形成厚度大于1微米的n+氮化镓层；
在所述n-掺杂氮化镓层上形成金属层以与之形成肖特基结。
25.根据权利要求24所述的方法，还包括在至少部分n+层上沉积金属层，以便与所述n+氮化镓层形成欧姆接触，并形成器件的接触键合表面。
26.根据权利要求24所述的方法，还包括将所述n-掺杂层构图为一系列平行的细长指状区域，该指状区域大致从其共同的中心区域沿相反的方向延伸，其中，每个指状区域的宽度接近50微米，间隔在5到150微米之间，使得所得的二极管具有低于3伏的正向电压以及至少1安培的电流容量、大于500伏的击穿电压。
27.根据权利要求24所述的方法，还包括将所述n-掺杂层构图为一系列平行的细长指状区域，该指状区域大致从其共同的中心区域沿相反的方向延伸，其中，每个指状区域的宽度接近50微米，间隔在5到150微米之间，使得所得的二极管在具有低于2伏的正向电压以及至少4安培的电流容量、200-500伏之间的击穿电压。
28.根据权利要求24所述的方法，还包括对衬底减薄至小于10mils的厚度，以降低器件热耗散的衬底热阻。
CN2006100886554A 2005-01-06 2006-01-06 氮化镓半导体器件 Expired - Fee Related CN1870301B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/030,554 2005-01-06
US11/030,554 US7436039B2 (en) 2005-01-06 2005-01-06 Gallium nitride semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2012102162088A Division CN102751335A (zh) 2005-01-06 2006-01-06 氮化镓半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN1870301A true CN1870301A (zh) 2006-11-29
CN1870301B CN1870301B (zh) 2012-08-08

Family

ID=36216289

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2006100886554A Expired - Fee Related CN1870301B (zh) 2005-01-06 2006-01-06 氮化镓半导体器件
CN2012102162088A Pending CN102751335A (zh) 2005-01-06 2006-01-06 氮化镓半导体器件及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2012102162088A Pending CN102751335A (zh) 2005-01-06 2006-01-06 氮化镓半导体器件及其制造方法

Country Status (5)

Country Link
US (3) US7436039B2 (zh)
EP (2) EP1679748A3 (zh)
JP (2) JP5240966B2 (zh)
CN (2) CN1870301B (zh)
TW (2) TWI395320B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752367A (zh) * 2008-12-08 2010-06-23 通用电气公司 半导体器件及系统
CN103107151A (zh) * 2011-11-11 2013-05-15 万国半导体股份有限公司 用于氮化镓肖特基二极管的端接结构
CN104659025A (zh) * 2013-11-18 2015-05-27 阿沃吉有限公司 用于具有共同封装的氮化镓功率器件的交叉升压变换器的方法和系统
CN106024623A (zh) * 2016-06-29 2016-10-12 江苏能华微电子科技发展有限公司 一种氮化镓肖特基二极管及其制作方法

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635544B2 (en) 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US7786533B2 (en) * 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US6989555B2 (en) * 2004-04-21 2006-01-24 Lumileds Lighting U.S., Llc Strain-controlled III-nitride light emitting device
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
US7394158B2 (en) 2004-10-21 2008-07-01 Siliconix Technology C.V. Solderable top metal for SiC device
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
US8026568B2 (en) * 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
JP5362187B2 (ja) * 2006-03-30 2013-12-11 日本碍子株式会社 半導体素子
US9627552B2 (en) * 2006-07-31 2017-04-18 Vishay-Siliconix Molybdenum barrier metal for SiC Schottky diode and process of manufacture
US8093621B2 (en) 2008-12-23 2012-01-10 Power Integrations, Inc. VTS insulated gate bipolar transistor
JP5082392B2 (ja) * 2006-11-06 2012-11-28 住友電気工業株式会社 ショットキバリアダイオード
US7679104B2 (en) * 2006-11-09 2010-03-16 The Furukawa Electric Co., Ltd. Vertical type semiconductor device and manufacturing method of the device
JP5300238B2 (ja) * 2006-12-19 2013-09-25 パナソニック株式会社 窒化物半導体装置
DE102007007159B4 (de) * 2007-02-09 2009-09-03 Technische Universität Darmstadt Gunn-Diode
US7557406B2 (en) * 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US8653583B2 (en) * 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US7859037B2 (en) 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
US8138583B2 (en) 2007-02-16 2012-03-20 Cree, Inc. Diode having reduced on-resistance and associated method of manufacture
US7595523B2 (en) * 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US7964912B2 (en) 2008-09-18 2011-06-21 Power Integrations, Inc. High-voltage vertical transistor with a varied width silicon pillar
JP5608322B2 (ja) 2008-10-21 2014-10-15 パナソニック株式会社 双方向スイッチ
US20100155831A1 (en) * 2008-12-20 2010-06-24 Power Integrations, Inc. Deep trench insulated gate bipolar transistor
US7871882B2 (en) 2008-12-20 2011-01-18 Power Integrations, Inc. Method of fabricating a deep trench insulated gate bipolar transistor
US7842974B2 (en) * 2009-02-18 2010-11-30 Alpha & Omega Semiconductor, Inc. Gallium nitride heterojunction schottky diode
TW201103150A (en) * 2009-07-10 2011-01-16 Tekcore Co Ltd Group III-nitride semiconductor Schottky diode and its fabrication method
US8372738B2 (en) * 2009-10-30 2013-02-12 Alpha & Omega Semiconductor, Inc. Method for manufacturing a gallium nitride based semiconductor device with improved termination scheme
JP5457292B2 (ja) 2010-07-12 2014-04-02 パナソニック株式会社 窒化物半導体装置
KR101154709B1 (ko) * 2010-07-28 2012-06-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
US8653600B2 (en) 2012-06-01 2014-02-18 Power Integrations, Inc. High-voltage monolithic schottky device structure
WO2014049802A1 (ja) * 2012-09-28 2014-04-03 株式会社日立製作所 ショットキーバリアダイオードおよびその製造方法
US9812338B2 (en) 2013-03-14 2017-11-07 Cree, Inc. Encapsulation of advanced devices using novel PECVD and ALD schemes
US9991399B2 (en) * 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
US9324645B2 (en) 2013-05-23 2016-04-26 Avogy, Inc. Method and system for co-packaging vertical gallium nitride power devices
CN103367463B (zh) * 2013-07-23 2015-12-09 中国工程物理研究院电子工程研究所 一种太赫兹横向肖特基二极管及其制作方法
JP5678341B2 (ja) * 2013-08-23 2015-03-04 株式会社レーザーシステム ショットキーバリアダイオード、ショットキーバリアダイオードの製造方法、電力伝送システムおよび電源線用無線接続コネクタ
TWI493617B (zh) * 2013-10-07 2015-07-21 Nat Univ Tsing Hua 部分隔離矽基板之三族氮化物半導體裝置之製作方法
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
US9893174B2 (en) 2014-05-21 2018-02-13 Arizona Board Of Regents On Behalf Of Arizona State University III-nitride based N polar vertical tunnel transistor
TWI550921B (zh) 2014-07-17 2016-09-21 嘉晶電子股份有限公司 氮化物半導體結構
US10381508B2 (en) 2014-11-19 2019-08-13 National Sun Yat-Sen University Light emitting element with an enhanced electroluminescence effect
TWI560905B (en) * 2014-11-19 2016-12-01 Univ Nat Sun Yat Sen A light emitting element and manufacturing method thereof
DE102019100130B4 (de) 2018-04-10 2021-11-04 Infineon Technologies Ag Ein halbleiterbauelement und ein verfahren zum bilden eines halbleiterbauelements
CN109346405B (zh) * 2018-11-23 2021-12-03 江苏新广联科技股份有限公司 一种GaN基SBD倒装芯片的制备方法
US12136646B2 (en) 2019-06-19 2024-11-05 Power Integrations, Inc. Coupled polysilicon guard rings for enhancing breakdown voltage in a power semiconductor device
CN110676307B (zh) * 2019-10-12 2022-12-20 中国电子科技集团公司第十三研究所 肖特基二极管的制备方法
JP6861914B1 (ja) * 2020-07-08 2021-04-21 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL167277C (nl) * 1970-08-29 1981-11-16 Philips Nv Halfgeleiderinrichting met een plaatvorming half- geleiderlichaam met over althans een deel van de dikte van het halfgeleiderlichaam afgeschuinde randen, dat is voorzien van een metalen elektrode die een gelijkrichtende overgang vormt met het halfgeleider- lichaam en werkwijze ter vervaardiging van de halfgeleiderinrichting.
FR2517883A1 (fr) 1981-12-09 1983-06-10 Thomson Csf Dispositif semi-conducteur a faible capacite parasite muni de connexions externes prises au moyen de poutres
US4543595A (en) * 1982-05-20 1985-09-24 Fairchild Camera And Instrument Corporation Bipolar memory cell
GB2137412B (en) 1983-03-15 1987-03-04 Standard Telephones Cables Ltd Semiconductor device
JPS6022357A (ja) * 1983-07-18 1985-02-04 Sumitomo Electric Ind Ltd レベルシフト用シヨツトキダイオ−ド
US4866005A (en) * 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4946547A (en) * 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
JPH03257870A (ja) * 1990-03-07 1991-11-18 Shindengen Electric Mfg Co Ltd ショットキバリアダイオード
US5200022A (en) * 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
WO1992016966A1 (en) * 1991-03-18 1992-10-01 Boston University A method for the preparation and doping of highly insulating monocrystalline gallium nitride thin films
US5221413A (en) 1991-04-24 1993-06-22 At&T Bell Laboratories Method for making low defect density semiconductor heterostructure and devices made thereby
CA2120610C (en) 1992-08-07 1999-03-02 Hideaki Imai Nitride based semiconductor device and manufacture thereof
DE69425186T3 (de) 1993-04-28 2005-04-14 Nichia Corp., Anan Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung und Verfahren zu ihrer Herstellung
DE69531849T2 (de) * 1994-05-30 2004-08-05 Canon K.K. Wiederaufladbare Lithiumbatterie
WO1996041906A1 (en) 1995-06-13 1996-12-27 Advanced Technology Materials, Inc. Bulk single crystal gallium nitride and method of making same
JP2863780B2 (ja) * 1995-08-10 1999-03-03 日本電気株式会社 多層金属ショットキー性電極
US5874747A (en) * 1996-02-05 1999-02-23 Advanced Technology Materials, Inc. High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same
US5612567A (en) * 1996-05-13 1997-03-18 North Carolina State University Schottky barrier rectifiers and methods of forming same
US5741724A (en) * 1996-12-27 1998-04-21 Motorola Method of growing gallium nitride on a spinel substrate
JP3491492B2 (ja) * 1997-04-09 2004-01-26 松下電器産業株式会社 窒化ガリウム結晶の製造方法
US5785606A (en) * 1997-05-02 1998-07-28 Marquez; Ruben L. Method of playing multiple hand card game
US6239033B1 (en) * 1998-05-28 2001-05-29 Sony Corporation Manufacturing method of semiconductor device
DE19723176C1 (de) * 1997-06-03 1998-08-27 Daimler Benz Ag Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung
KR20010021496A (ko) * 1997-07-03 2001-03-15 추후제출 에피택셜 필름의 결함 제거 방법
JP3505357B2 (ja) 1997-07-16 2004-03-08 株式会社東芝 窒化ガリウム系半導体素子およびその製造方法
JP3500281B2 (ja) 1997-11-05 2004-02-23 株式会社東芝 窒化ガリウム系半導体素子およびその製造方法
JP3036495B2 (ja) * 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
US6608327B1 (en) 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
JP2948205B1 (ja) * 1998-05-25 1999-09-13 花王株式会社 二次電池用負極の製造方法
US6331450B1 (en) 1998-12-22 2001-12-18 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device using group III nitride compound
US6389051B1 (en) * 1999-04-09 2002-05-14 Xerox Corporation Structure and method for asymmetric waveguide nitride laser diode
JP4412827B2 (ja) 1999-08-20 2010-02-10 シャープ株式会社 窒化物半導体厚膜基板
JP3733068B2 (ja) * 1999-10-22 2006-01-11 三洋電機株式会社 リチウム電池用電極及びリチウム二次電池
AU7951400A (en) * 1999-10-22 2001-04-30 Sanyo Electric Co., Ltd. Method for producing electrode for lithium secondary cell
US6184570B1 (en) 1999-10-28 2001-02-06 Ericsson Inc. Integrated circuit dies including thermal stress reducing grooves and microelectronic packages utilizing the same
WO2001043174A2 (en) 1999-12-13 2001-06-14 North Carolina State University Fabrication of gallium nitride layers on textured silicon substrates
US6380108B1 (en) 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6573537B1 (en) 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
US6586781B2 (en) 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
KR100348269B1 (ko) 2000-03-22 2002-08-09 엘지전자 주식회사 루데니움 산화물을 이용한 쇼트키 콘택 방법
US6344665B1 (en) 2000-06-23 2002-02-05 Arima Optoelectronics Corp. Electrode structure of compound semiconductor device
JP4022708B2 (ja) * 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
US20020015833A1 (en) * 2000-06-29 2002-02-07 Naotomi Takahashi Manufacturing method of electrodeposited copper foil and electrodeposited copper foil
JP2003101036A (ja) 2001-09-25 2003-04-04 Sanyo Electric Co Ltd ショットキーバリアダイオードおよびその製造方法
DE10101081B4 (de) * 2001-01-11 2007-06-06 Infineon Technologies Ag Schottky-Diode
JP2002305309A (ja) 2001-02-01 2002-10-18 Hitachi Ltd 半導体装置およびその製造方法
US6611002B2 (en) * 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
JP3863802B2 (ja) * 2001-04-27 2006-12-27 新日本製鐵株式会社 強磁性体の材質診断方法及びバルクハウゼンノイズの電圧パルス幅の測定システム
US6437374B1 (en) 2001-05-07 2002-08-20 Xerox Corporation Semiconductor device and method of forming a semiconductor device
TW492202B (en) 2001-06-05 2002-06-21 South Epitaxy Corp Structure of III-V light emitting diode (LED) arranged in flip chip configuration having structure for preventing electrostatic discharge
US20030015708A1 (en) * 2001-07-23 2003-01-23 Primit Parikh Gallium nitride based diodes with low forward voltage and low reverse current operation
US6524900B2 (en) 2001-07-25 2003-02-25 Abb Research, Ltd Method concerning a junction barrier Schottky diode, such a diode and use thereof
US20050179106A1 (en) * 2001-07-27 2005-08-18 Sanyo Electric Company, Ltd. Schottky barrier diode
JP4064085B2 (ja) 2001-10-18 2008-03-19 三菱電機株式会社 半導体装置及びその製造方法
JP2003142501A (ja) * 2001-10-31 2003-05-16 Furukawa Electric Co Ltd:The ＧａＮ系電界効果トランジスタ及びその製造方法
JP4177048B2 (ja) * 2001-11-27 2008-11-05 古河電気工業株式会社 電力変換装置及びそれに用いるＧａＮ系半導体装置
US6768146B2 (en) * 2001-11-27 2004-07-27 The Furukawa Electric Co., Ltd. III-V nitride semiconductor device, and protection element and power conversion apparatus using the same
US6855970B2 (en) * 2002-03-25 2005-02-15 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
US6624444B1 (en) 2002-03-28 2003-09-23 Intel Corporation Electrical-optical package with capacitor DC shunts and associated methods
JP4177124B2 (ja) * 2002-04-30 2008-11-05 古河電気工業株式会社 ＧａＮ系半導体装置
EP1502303B1 (en) * 2002-04-30 2011-12-21 Cree, Inc. High voltage switching devices and process for forming same
US7323402B2 (en) 2002-07-11 2008-01-29 International Rectifier Corporation Trench Schottky barrier diode with differential oxide thickness
JP3790500B2 (ja) * 2002-07-16 2006-06-28 ユーディナデバイス株式会社 電界効果トランジスタ及びその製造方法
US20040021152A1 (en) * 2002-08-05 2004-02-05 Chanh Nguyen Ga/A1GaN Heterostructure Field Effect Transistor with dielectric recessed gate
FR2844099B1 (fr) 2002-09-03 2005-09-02 Commissariat Energie Atomique Dispositif semiconducteur de puissance quasi-vertical sur substrat composite
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
US7026665B1 (en) * 2003-09-19 2006-04-11 Rf Micro Devices, Inc. High voltage GaN-based transistor structure
JP2005129696A (ja) * 2003-10-23 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7253015B2 (en) 2004-02-17 2007-08-07 Velox Semiconductor Corporation Low doped layer for nitride-based semiconductor device
US7084475B2 (en) * 2004-02-17 2006-08-01 Velox Semiconductor Corporation Lateral conduction Schottky diode with plural mesas
US7229866B2 (en) 2004-03-15 2007-06-12 Velox Semiconductor Corporation Non-activated guard ring for semiconductor devices
US7547928B2 (en) * 2004-06-30 2009-06-16 Interuniversitair Microelektronica Centrum (Imec) AlGaN/GaN high electron mobility transistor devices
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US7116567B2 (en) * 2005-01-05 2006-10-03 Velox Semiconductor Corporation GaN semiconductor based voltage conversion device
US20060151868A1 (en) 2005-01-10 2006-07-13 Zhu Tinggang Package for gallium nitride semiconductor devices
US7429534B2 (en) * 2005-02-22 2008-09-30 Sensor Electronic Technology, Inc. Etching a nitride-based heterostructure
US7615774B2 (en) * 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7696598B2 (en) * 2005-12-27 2010-04-13 Qspeed Semiconductor Inc. Ultrafast recovery diode
JP5351519B2 (ja) * 2005-12-27 2013-11-27 パワー・インテグレーションズ・インコーポレーテッド 高速回復整流器構造体の装置および方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752367A (zh) * 2008-12-08 2010-06-23 通用电气公司 半导体器件及系统
CN101752367B (zh) * 2008-12-08 2014-06-25 通用电气公司 半导体器件及系统
CN103107151A (zh) * 2011-11-11 2013-05-15 万国半导体股份有限公司 用于氮化镓肖特基二极管的端接结构
CN103107151B (zh) * 2011-11-11 2015-05-20 万国半导体股份有限公司 用于氮化镓肖特基二极管的端接结构
CN104659025A (zh) * 2013-11-18 2015-05-27 阿沃吉有限公司 用于具有共同封装的氮化镓功率器件的交叉升压变换器的方法和系统
CN106024623A (zh) * 2016-06-29 2016-10-12 江苏能华微电子科技发展有限公司 一种氮化镓肖特基二极管及其制作方法
CN106024623B (zh) * 2016-06-29 2019-03-01 江苏能华微电子科技发展有限公司 一种氮化镓肖特基二极管及其制作方法

Also Published As

Publication number Publication date
CN102751335A (zh) 2012-10-24
US20110101371A1 (en) 2011-05-05
US20060145283A1 (en) 2006-07-06
CN1870301B (zh) 2012-08-08
EP2302687A3 (en) 2011-05-04
JP5240966B2 (ja) 2013-07-17
JP2006191118A (ja) 2006-07-20
TWI395320B (zh) 2013-05-01
US20090035925A1 (en) 2009-02-05
EP2302687A2 (en) 2011-03-30
EP1679748A3 (en) 2008-05-28
TW201338134A (zh) 2013-09-16
EP1679748A2 (en) 2006-07-12
TW200636975A (en) 2006-10-16
JP2012195618A (ja) 2012-10-11
US7436039B2 (en) 2008-10-14
US7863172B2 (en) 2011-01-04

Similar Documents

Publication Publication Date Title
US10573762B2 (en) Vertical gallium nitride Schottky diode
CN1870301A (zh) 氮化镓半导体器件
US8927402B2 (en) Method for forming termination structure for gallium nitride Schottky diode
JP5011069B2 (ja) 小さな寄生抵抗を有する低電圧ダイオードおよび製造方法
US7838907B2 (en) Semiconductor device and power conversion device using the same
TWI518898B (zh) 具有浮接基板區域和接地基板區域之三族氮化物ｈｅｍｔ
CN117712184A (zh) 具有改进的耐用性的半导体功率装置
JP5682102B2 (ja) 逆耐圧を有する縦型窒化ガリウム半導体装置
CN114207837A (zh) 氮基半导体器件及其制造方法
CN112447617A (zh) 功率半导体器件和方法
US20220139793A1 (en) Power semiconductor devices with improved overcoat adhesion and/or protection

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: POWER INTEGRATIONS INC.

Free format text: FORMER OWNER: VELOX SEMICONDUCTOR CORP.

Effective date: 20110708

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: NEW JERSEY, THE USA TO: CALIFORNIA STATE, THE USA

TA01 Transfer of patent application right

Effective date of registration: 20110708

Address after: American California

Applicant after: Power Integrations Inc.

Address before: American New Jersey

Applicant before: Velox Semiconductor Corp.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120808

Termination date: 20150106

EXPY Termination of patent right or utility model