TWI275920B - Voltage regulator - Google Patents

Description

1275920 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係關於電壓調整器，特別關於其回折型過電流 限流電路。 【先前技術】 如圖3所示的電路係習知的電壓調整器，其包含回折 型過電流限流電路（舉例而言，請參考JP 07-074976B(圖 1)) 0 電壓調整器區包含參考電壓源100、誤差放大器101、 P通道增強型MOS驅動器電晶體102、及由電阻器106和 1〇 7構成的分壓電路。誤差放大器101會比較回饋電壓與參 考電壓並調整P通道型MOS驅動器電晶體102的閘極電壓 以致於二電壓會彼此相符。 回折型過電流限流電路是被P通道增強型MO S驅動 器電晶體102、P通道增強型MOS感測電晶體103 (其閘極 及源極與P通道增強型MOS驅動器電晶體102是共通的） 、電阻器108、N通道增強型MOS電晶體105、及P通道 增強型MOS電晶體104。電阻器108的一端會與P通道增 強型MOS感測電晶體103的汲極連接，而其另一端會與輸 出電壓端201相連接。N通道增強型MOS電晶體105的閘 極會與P通道增強型MOS感測電晶體103的汲極相連接， 而其源極會與輸出電壓端20 1相連接，且其背閘極會接地 。電阻器109的一端會與N通道增強型MOS電晶體105的 (2) 1275920 汲極相連接，而其另一端會與電源端相連接。P通道增強 型MOS電晶體104的閘極會與N通道增強型MOS電晶體 1 05的汲極相連接，而其源極會與電源端相連接，且其汲 極會與誤差放大器的輸出電壓端、P通道增強型MOS 感測電晶體103的閘極、及P通道增強型MOS驅動器電晶 體102的閘極相連接。 當習知的回折型過電流限流電路中輸入電源電壓與輸 出電壓小時，當輸入與輸出電壓之間的差小時，回折型過 流限流電路不會操作。因此，輸出電壓不會降低至P通道 增強型MOS驅動器電晶體102不可能供應輸出電流之位準 ，以致於輸出電壓與輸出電流之間的關係傾向於變成如圖 4所示的關係。 爲了使此點變成更好，已發明出包含下降型過電流限 流電路加上習知的回折型過電流限流電路之電壓調整器。 圖5顯示電壓調整器的電路實施例。在圖5中，下降型過電 流限流電路係由P通道增強型MOS驅動器電晶體102、P 通道增強型MOS感測電晶體1 10(其中，其閘極及源極與 P通道增強型MOS驅動電晶體102的閘極與源極是共通的 )、電阻器111、N通道增強型MOS電晶體112、電阻器 1 13、及P通道增強型MOS電晶體1 14所構成。電阻器1 1 1 的一端與P通道增強型MOS感測電晶體1 10的汲極相連接 ，而其另一端接地。N通道增強型MOS電晶體1 12的閘極 會與P通道增強型MOS感測電晶體1 1 0的汲極相連接，其 源極接地。電阻器113的一端與N通道增強型MOS電晶體 (3) 1275920 1 1 2的汲極相連接，而其另一端與輸入電源端相連吏 通道增強型MOS電晶體1 14的閘極與N通道增強型 電晶體1 1 2的汲極相連接，其源極與輸入電源端相連 而其汲極與誤差放大器1 〇 1的輸出電壓端、P通道增 MOS感測電晶體1 10的閘極、及P通道增強型MOS 器電晶體102的閘極相連接。 即使在圖5中所示的電路中輸入電壓源電壓與輸 壓小的情形中，亦即，即使在輸入與輸出電壓之間的 的情形中，當輸出電流變得較大時，首先，下降型過 限流電路會操作以限制過電流，藉以降低輸出電壓。 ，輸入電源電壓與輸出電壓之間的差變成較大。因此 折型過電流限流電路會操作，結果，輸出電壓與輸出 之間的關係變成如圖6所示的關係。 如上所述，根據如圖3所示之包含回折型過電流 電路之習知的電壓調整器，當輸入電源電壓與輸出電 時，亦即，當輸入與輸出電壓之間的差小時，回折型 流限流電路不會操作。因此，輸出電壓不會到達P通 強型MOS驅動器電晶體102不可能供應輸出電壓的位 以致於輸出電壓與輸出電流之間的關係傾向於變成$ 所示的關係。 另一方面，關於爲了解決此問題的電路，提供$ 所示之包含回折型過電流限流電路及下降型過電流限 路的電壓調整器。但是，由於該電壓調整器包含回折 電流限流電路及下降型過電流限流電路，所以，會有 P MOS 接， 強型 驅動 出電 差小 電流 結果 ，回 電流 限流 壓小 過電 道增 準， ]圖4 ]圖5 流電 型過 電路 -6 - (4) 1275920 規模增加之缺點。 【發明內容】 爲了解決上述問題，根據本發明，以簡單電路實現回 折型過電流限流電路，即使輸入與輸出電壓之間的差小時 ，其仍能操作。 根據本發明，提供電壓調整器，包含： 參考電壓源，用以輸出參考電壓； 分壓電路，用以將輸出電壓分壓； 回饋電壓端，將輸出電壓分壓而取得的電壓會輸出至 該回饋電壓端； 誤差放大器，參考電壓及來自該回饋電壓端的電壓會 輸入至該誤差放大器； 第一導電率型的第一電晶體，串聯在該分壓電路與輸 入電源端之間；及 過電流限流電路，用於輸出用於控制第一電晶體的訊 號以回應該誤差放大器的輸出， 其中，該過電流限流電路包含： 第一導電率型的第二電晶體，串聯在該輸入電源端與 該誤差放大器之間； 第一電阻器，連接在該輸入電源端與用於控制第二電 晶體的訊號所輸入的端子之間； 第二導電率型的第三電晶體，連接在用於控制第二電 晶體的訊號所輸入的該端子與接地電位端之間； -7- (5) 1275920 第二電阻器，連接在用於控制第三電晶體的訊號所輸 入的端子與接地電位端之間； 第一導電率型的第四電晶體，連接在輸入電源端與第 二電阻器之間，該誤差放大器的輸出係輸入至第四電晶體 的控制端；及 差動對，具有第一輸入端與第二輸入端，連接在第四 電晶體與第二電阻器之間， 該差動對的第一輸入端與該回饋電壓端相連接，及 該差動對的第二輸入端與該參考電壓源的輸出端相連 接。 此外，根據本發明的電壓調整器，該差動對包含： 第一導電率型的第五電晶體，具有該第一輸入端；及 第一導電率型的第六電晶體，具有該第二端入端， 第五電晶體係連接在第二電阻器與第四電晶體之間， 及 第六電晶體係連接在接地電位端與第四電晶體之間。 此外，根據本發明，提供電壓調整器，包含： 參考電壓源，用於輸出參考電壓； 分壓電路，用於將輸出電壓分壓； 回饋電壓端，將輸出電壓分壓而取得的電壓會輸出至 該回饋電壓端； 誤差放大器，參考電壓及來自回該回饋電壓端的電壓 會輸入至該誤差放大器； 第一導電率型的第一電晶體，串聯在該分壓電路與輸 -8- (6) 1275920 入電源端之間；及 過電流限流電路，用以輸出用於控制第一電晶體的訊 號以回應該誤差放大器的輸出（ 其中，該過電流限流電路包含差動對，用以輸出用於 控制第一電晶體之該訊號以回應輸入至該誤差放大器的訊 號。

【實施方式】 根據本發明，將差動對加至習知的下降型過電流限流 電路，即使當輸入電源電壓與輸出電壓小時，亦即，即使 當輸入與輸出電壓之間的差小時，其仍能操作。除此之外 ，以電阻器將輸出電壓分壓而取得的回饋電壓會施加至差 動對之一。因此，即使輸入電源電壓與輸出電壓小時，亦 即，即使當輸入與輸出電壓之間的差小時，回折型過電流 限流電路仍能操作。

此後，將參考附圖，說明本發明的實施例。 圖1顯示根.據本發明之包含回折型過電流限流電路之 電壓調整器的實施例。過電流限流電路係如下述般構造以 偵測流入P通道增強型MOS驅動器電晶體102之電流。過 電流限流電路具有：P通道增強型MOS感測電晶體1 1 〇， 其中，其閘極與源極係與P通道增強型Μ Ο S驅動器電晶 體102共通的；Ρ通道增強型MOS電晶體1 15及1 16構成差 動對，其中，其個別的源極會與Ρ通道增強型Μ 0 S感測 電晶體1 1 〇的汲極相連接；電阻器1 1 1，其中，其一端與Ρ -9- (7) 1275920 通道增強型MOS電晶體1 15的汲極相連接，而其另一端接 地；N通道增強型M0S、電晶體1 12，其中，其閘極與P通 道增強型MOS電晶體1 15的汲極相連接，而其源極接地； 電阻器113，其中，其一端與N通道增強型MOS電晶體 1 1 2的汲極相連接，而其另一端與輸入的電源端相連接； 及P通道增強型M0S電晶體1 14，其中，其閘極與N通 道增強型MOS電晶體1 12的汲極相連接，其源極與輸入電 源端相連接，而其汲極與誤差放大器1 〇 1的輸出電壓端、P 通道增強型MOS感測電晶體1 1 0的閘極、及P通道增強型 MOS驅動器電晶體1 02的閘極相連接。根據此結構，偵測 流入P通道增強型MOS驅動器電晶體102的電流。 P通道增強型MOS電晶體1 15的閘極會與回饋電壓端 連接。P通道增強型MOS電晶體116的閘極116會與參考 電壓端連接，而其汲極接地。 當流入P通道增強型MOS電晶體1 15及電阻器1 1 1的 電流變成較大以致於N通道增強型MOS電晶體1 12開啓時 ，電流會流入N通道增強型MOS電晶體1 12，造成電阻器 1 1 3的二端之間的電壓差增加，以致於P通道增強型MO S 電晶體114開啓。因此，P通道增強型MOS驅動器電晶體 102的閘極電增加，藉以限制供應給P通道增強型MOS驅 動器電晶體1 〇 2的電流。因此，藉由此機制，執行過電流 限流操作。 當指定的輸出電壓正被輸出時，回饋電壓等於參考電 壓，以致於P通道增強型MOS電晶體1 1 5的閘極電壓等於 -10- (8) 1275920 P通道增強型MOS電晶體116的閘極電壓。由於P通道增 強型MOS電晶體115及116的源極彼此共通，所以，流入 P通道增強型Μ 0 S電晶體1 1 5及1 1 6的電流彼此相等且每 一電流値是流入Ρ通道增強型Μ Ο S感測電晶體1 1 〇的電流 的一半。因此，當與輸出電流成比例之流入Ρ通道增強型 MOS感測電晶體1 10的電流的一半達到Ν通道增強型MOS 電晶體1 1 2被開啓的位準時，執行過電流限流操作。 當輸出電流低於指定値時，由電阻器分壓輸出電壓而 取得的回饋電壓會隨著輸出電壓下降而下降。因此，Ρ通 道增強型 MOS電晶體115的閘極電壓與Ρ通道增強型 MOS電晶體1 16的閘極電壓之間的差會變成較大。因此， 流入Ρ通道增強型MO S電晶體1 1 5的電流相對於流入Ρ通 道增強型MOS感測電晶體1 1 0的電流之比例會增加。 相反地，隨著輸出電壓下降，被要求流入預定電流量 至Ρ通道增強型MOS電晶體115的流入 Ρ通道增強型 CMOS感測電晶體1 10的電流會因此而更小。 當N通道增強型MOS電晶體112被開啓時，進行過電 流限流操作。因此，無論輸出電流値及輸出電壓値爲何， 開啓N通道增強型MOS電晶體1 12所需之流入電阻器1 1 1 及P通道增強型MOS電晶體1 15之電流會保持固定。 但是，如上所述，隨著輸出電壓降低，被要求流入預 定電流量至P通道增強型MOS電晶體1 15之流入P通道增 強型MOS感測電晶體1 1 0的電流會更小。此外，流入P通 道增強型Μ 0 S感測電晶體1 1 0的電流會與輸出電流成比例 -11 - (9) 1275920 。考慮這些關係，可以說用於過電流限流操作之輸出電流 會隨著輸出電壓降低而變成更低。亦即，在輸出電壓與輸 出電流之間的關係存在有如圖2所示之回折形狀。 在圖1中所示的實施例之電路中，當輸入電源電壓與 輸出電壓小時，亦即，當圖3中所不之習知的回折過電流 限流電路的情形中輸入與輸出電壓之間的差小時，並不會 有回折型過電流限流不能操作之情形。因此，在圖5中所 示的情形中，無需提供下降型過電流限流電路。結果，實 施例的電路具有整個電路簡化的特點。 根據本發明，將差動對加至習知的下降型過電流限流 電路，即使當輸入電源電壓及輸出電壓小時，亦即，即使 當輸入與輸出電壓之間的差小時，其仍能操作。除此之外 ，由電阻器分壓輸出電壓而取得的回饋電會被施加至差動 對之一。因此，即使當輸入電源電壓與輸出電壓小時，亦 即，即使當輸入與輸出電壓之間的差小時，回折型過電流 限流電路仍能操作。結果，不需像習知的情形般提供回折 型過電流限流電路以及下降型過電流限流電路，因而可以 簡化電路結構。 【圖式簡單說明】 在圖式中： 圖1是根據本發明之包含回折型過電流限流電路的電 壓調整器之電路圖； 圖2是顯示根據本發明之包含回折型過電流限流電路 -12- (10) 1275920 之電壓調整器中的輸出電壓與輸出電流之間的關係； 圖3係包含回折型過電流限流電路之習知電壓調整器 的電路圖； 圖4是顯示包含回折型過電流限流電路的習知電壓調 整器中輸出電壓與輸出電流之間的關係； 圖5係包含回折型過電流限流電路及下降型過電流限 流電路之習知電壓調整器的電路圖；及 圖6係顯示包含疊型過電流限流電路及下降型過電流 限流電路之習知電壓調整器中的輸出電壓與輸出電流之間 的關係。 [圖號說明] 100 參考電壓源 10 1 誤差放大器 102 P通道增強型 MOS 驅動器電晶體 103 P通道增強型 MOS 感測電晶體 104 P通道增強型 MOS 電晶體 105 N通道增強型 MOS 電晶體 106 電阻器 107 電阻器 108 電阻器 109 電阻器 110 P通道增強型 MOS感測電晶體 111 電阻器 -13- (11) (11)1275920 112 N通道增強型MOS電晶體 113 電阻器 114 P通道增強型MOS電晶體 115 P通道增強型MOS電晶體 116 P通道增強型MOS電晶體 2 0 1 輸出電壓端

Claims (1)

1. 1275920 ⑴ 拾、申請專利範圍 第92 1 23992號專利申請案 中文申請專利範圍修正本 民國95年12月1日修正 1. 一種電壓調整器，包含： 參考電壓源，用以輸出參考電壓； 分壓電路，用以將輸出電壓分壓； 回饋電壓端，將輸出電壓分壓而取得的電壓會輸出至 該回饋電壓端； 誤差放大器，參考電壓及來自該回饋電壓端的電壓會 輸入至該誤差放大器； 第一導電率型的第一電晶體，串聯在該分壓電路與輸 入電源端之間；及 過電流限流電路，用於輸出用於控制第一電晶體的訊 號以回應該誤差放大器的輸出， 其中，該過電流限流電路包含： 第一導電率型的第二電晶體，串聯在該輸入電源端與 該誤差放大器之間； 第一電阻器，連接在該輸入電源端與用於控制第二電 晶體的訊號所輸入的端子之間； 第二導電率型的第三電晶體，連接在用於控制第二電 晶體的訊號所輸入的該端子與接地電位端之間； 第二電阻器，連接在用於控制第三電晶體的訊號所輸

   人的端子與接地電位端之間； 第一導電率型的第四電晶體，連接在輸入電源端與第 二電阻器之間，該誤差放大器的輸出係輸入至第四電晶體 的控制端；及 差動對，具有第一輸入端與第二輸入端，連接在第四 電晶體與第二電阻器之間， 該差動對的第一輸入端與該回饋電壓端相連接，及 該差動對的第二輸入端與該參考電壓源的輸出端相連 接。 2 ·如申請專利範圍第1項之電壓調整器，其中，該差 動對包含： 第一導電率型的第五電晶體，具有該第一輸入端；及 第一導電率型的第六電晶體，具有該第二端入端， 第五電晶體係連接在第二電阻器與第四電晶體之間， 及 第六電晶體係連接在接地電位端與第四電晶體之間。 -2·