[go: up one dir, main page]

TW536768B - Method for fabricating semiconductor-mounting body and apparatus for fabricating semiconductor-mounting body - Google Patents

Method for fabricating semiconductor-mounting body and apparatus for fabricating semiconductor-mounting body Download PDF

Info

Publication number
TW536768B
TW536768B TW091106220A TW91106220A TW536768B TW 536768 B TW536768 B TW 536768B TW 091106220 A TW091106220 A TW 091106220A TW 91106220 A TW91106220 A TW 91106220A TW 536768 B TW536768 B TW 536768B
Authority
TW
Taiwan
Prior art keywords
sheet
semiconductor
manufacturing
mounting body
semiconductor element
Prior art date
Application number
TW091106220A
Other languages
English (en)
Inventor
Yoshitaka Sunagawa
Yoshitake Hayashi
Masayoshi Koyama
Yoshihiro Tomura
Toshiyuki Kojima
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Application granted granted Critical
Publication of TW536768B publication Critical patent/TW536768B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

五、發明説明（1 ) 發明背景_ 發明範疇 本發明係有關於一種製造半導體安裝本體之方法及 製造半導體安裝本體之裝置，此半導體安裝本體係包含安 裝在一基材上之一半導體元件。 發明的相關枯藝 隨著半導體處理的精密技藝之進步，半導體封裝形式 亦從QFP發展心BGA及csp(晶片尺寸封裝）、以及將半導 體裸晶直接連接至基材之覆晶安裝。 重要的是，在覆晶安裝的情形中，因為半導體元件及 基材係直接安裝，需要高速處理的單元之應用發展係可能 進步加快。為了實現上述的安裝技藝，不能缺少安裝處 理技藝，且一種可在短時間内將半導體元件與一基材接合 藉以確保可罪度之製造裝置及處理技藝將更形重要。 下文芩照圖式描述一種利用覆晶安裝技藝進行安裝 的情形，第10圖顯示一種結構的構造及其製造程序，其中 利用一種用於製造半導體安裝本體之習知裝置將一半導體 凡件覆晶式安裝在一基材.上。第Η圖為藉由將一彈性本體 裝設於使一熱源接觸一半導體元件的一位置來進行覆晶安 裝之不意圖。第10及11圖中，相同的部份係具有相同的代 號。 如第10圖所示，藉由融化一 Au線將一個具有兩階段突 部形狀的凸塊16形成於一半導體元件2的一電極塾〗5上，然 後將一導電黏劑17轉移至凸塊16的兩階段突部。然後，半 五、發明説明（3 ) 變形而發生一位置偏移。 並且，當基材1上出現許多個具有不同厚度與形狀之 半導體元件2時，需要將上述的彈性本體裝設於與所有半導 體元件2對應之位置。因此，㈣避免將一製造系統限制為 -種僅針對-型產品之專用系統。因此在多型產品的情形 中，每次均需要對於各型產品使用一彈性本體，所以具有 用途不夠廣泛的問題。 因此，難以藉由習知的製造方法來覆晶式安裝許多個 具有不同厚度及形狀的半導體元件。 發明概械 本發明係旨在解決上述習知問題，且本發明目的係提 供一種製造半導體安裝本體之方法及製造半導體安裝本體 之裝置，藉以能夠大致均勻地加壓複數個安裝在一基材上 時具有不同厚度及形狀的半導體元件以製造半導體安裝本 體。 ’ 本發明的第一發明係為一種製造半導體安裝本體之 方法，此半導體安裝本體係具有安裝在一基材上之至少一 半導體元件、以及裝設於基材與半導體元件之間隙中之一 密封樹脂，此方法係包含·· 一第一步驟，其中將一可撓性變形片裝設於並未面對 基材之半導體元件的一面上；及 一第二步驟，其中在第一步驟之後以此片為基礎在未 出現半導體元件的側與出現半導體元件的側之間產生一空 乳壓差，使得未出現半導體元件的側之空氣壓係高於出現 五、發明説明（4 半導體70件的側，並藉由該片來加壓半導體元件。 本务月的第一發明係為根據第一發明以製造半導體 女衣本體之方法，其中在第二步驟中該片的至少一部份並 未接觸基材。 身本毛明的第二發明係為根據第一或第二發明以製造 半導體安裝本體之方法，其中係將預定的氣體供應至該片 中^出現半導體元件的側並從出現半導體元件的側排除氣 體藉以執行第二步驟。 本舍明的第四發明係為根據第一或第二I明以製造 半導體安裝本體之方法，其中該片至少在進行加壓之前片 刻亚不接觸半導體元件及/或密封樹脂。 本^月的第五發明係為根據第_或第二發明以事迭 :導體安裝本體之方法，其進一步包含至少在加壓該；之 則片刻將裝絲半導體元件上之該片的圓周加以固定之 三步驟。 —本發明的第六發明係為根據第五發明以製造半導體 女衣本體之方法’其中在加壓該片之前消除該片的鬆弛。 本毛月的第七發明係為根據第六發明以製造半導體 安裝=體之方法，其中從該片外側往内側依序固定住該片 圓周藉以消除該片的鬆弛。 本發明的第八發明係為根據第-或第二發明以製造 半導體安裝本體之方法’其進一步包含第四步驟，立中在 加堡該片時係從並未出現半導體元件的侧以一加熱器來加 熱該片。 本紙張尺度適财關_準（⑽Α4規格⑵0X29^J；
•訂- (請先閲讀背面之注意事項再填寫本頁) 7 ^36768 五、發明説明（5 ) 本毛明的第九發明係為根據第八發明以製造半導體 安裝本體之方法，其中係調整所裝設的片與加熱器之 距離。 本毛月的第十叙明係為根據第一或第二發明以製造 半導體安裝本體之方法，其中該片係為石夕或布納橡膠 -S(BUna-S)製成的橡膠片並具有〇〇1至3公厘的厚度。/ 本毛月的第+發 a月係為根才康第一或第二發明以製 造半導體安裝本體之方法，其中該片係為下列任一者製成 的樹脂片並具有(ΜΠΜ公厘的厚度：聚酿亞胺、氟樹脂、 聚苯《、聚丙烯、聚喊、聚碳酸酉旨及氯續化聚乙稀、或 上述各物之一化合物。 本發明的第十二發明係為根據第一或第二發明以製 造半導體安裝本體之方法，其中該片係為紹、銅或不鱗鋼 製成之金屬片並具有0.01至〇5公厘的厚度。 本發明的第十三發明係為根據第- < 第二發明以製 造半導體安裝本體之方法，其中係對於接觸半導體元件之 該片的面施加一脫模處理。 本發明的第十四發明係為根據第一或第二發明以製 k半‘體安衣本體之方法，其中係對於不接觸半導體元件 之該片的面施加一用於改良熱吸收之著色處理。 本發明的第十五發明係為根據第一或第二發明以製 造半導體安裝本體之方法，其中該片係包含_用於改良熱 吸收之有色添加劑。 本1月的第十，、發明係為根據第一或第二發明以製 本紙張尺度細中關家標準（CNS) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 冒裝·
、一叮I 五、發明説明（6 ) 造半導體安裝本體之方法，其進一 N ^ 步包含第五步驟，其中 在裝設該片之前將一用於岁擔兮 、叉稼°亥片的支撐架裝設於半導體 元件附近。 本月的第十七發明係為_種製造半導體安裝本體 之裝置’此半導體安裝本體係具有安裝在—基材上之至少 一半導體元件、以及裝設於基材與半導體元件之間隙中之 一密封樹脂，該裝置包含·· 裝設構件，其將一可撓性變形的片褒設在未面對基材 之半導體元件的一面上；及 加壓構件，其以該片作為基礎在未出現半導體元件的 侧與出現半導體元件的側m —空氣壓差，使得未出 現=導體元件的側之线壓係高於出現半導體元件的側， 並藉由該片來加壓半導體元件。 本發明的第十八發明係為根據第十七發明以製造半 導體安裝本體之裝置，#中當進行加壓時該片的至少一部 份並未接觸基材。 本發明的第十九發明係為根據第十七或十八發明以 衣w半‘體安裝本體之裝，置，其巾加壓構件係將預定氣體 供應至未出現半導體元件之該片的面並從出現半導體元件 的側排除氣體。 本發明的第二十發明係為根據第十七或十八發明以 製造半導體安裝本體之裝置，其中至少在進行加壓之前片 刻該片並未接觸半導體元件及/或密封樹脂。 本發明的第二十一發明係為根據第十七或十八發明 五、發明説明 以製造半導體安裝本體之裝置，甘 該固定構件係、至少在加壓兮片::進—步包含固定構件’ 體元件之該片的圓周。前片刻固定住裝設至半導 本發明的第二十二發明 造半導體安裳本體之裝置，其進為―:據發明以製 藉以在加壓該片之前消除該片她Γ3㈣除構件， 本毛明的第-十三發明係為根據第二十二發明以製 > 其中依序從該片外側往内側固 疋該片的圓周，藉以消除該片的鬆弛。 ，本毛明的第二十四發明係為根據第十七或十八發明 :製造半導體安裝本體之裝置，其進-步包含加熱構件， 该加熱構件係在未加壓該片時從未出現半導體元件的側來 加熱該片。 本發明的第二十五發明係為根據第二十四發明以製 ，半導體安裝本體之裝置，其進_步包含距離調整構件， 藉以凋整所裝設的片與加熱構件之間的距離。 本發明的第二十六發明係為根據第十七或十八發明 以製造半導體安裝本體之，裝置，其中該片為石夕或布納橡膠 -S(Buna-S)製成的橡膠片並具有〇 〇1至3公厘的厚度。 本發明的第二十七發明係為根據第十七或第十八發 明以製造半導體安裝本體之裝置，其中該片係為下列任一 者製成的樹脂片並具有〇.01至丨公厘的厚度：聚醯亞胺、氟 樹脂、聚苯硫醚、聚丙烯、聚醚、聚碳酸酯及氯磺化聚乙 烯、或上述各物之一化合物。 10 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐）
本發明的第二十八發明係為根據第十七或第十八發 明以製造半導體安裝本體之裝置，其中該片係為铭、銅或 不錢鋼製成之金屬片並具有G.01至〇·5公厘的厚度。 本t明的第二十九發明係為根據第十七或第十八發 明以製造半導體安裝本體之裝置，其中係對於接觸半導體 元件之該片的面施加一脫模處理。 ★本發明的第三十發明係為根據第十七或第十八發明 、衣k半‘體安裝本體之裝置，其中對於不接觸半導體元 件之該片的面施加一用於改良熱吸收之著色處理。 本發明的第三十一發明係為根據第十七或第十八發 月以裂造半導體安裝本體之操作，其中在該片中包含一用 於改良熱吸收之有色添加劑。 本發明的第三十二發明係為根據第十七或第十八發 月以衣造半導體安裝本體之裝置，其進一步包含一支樓 木，在裝設該片之前該支撐架係裝設在半導體元件附近以 支撐該片。 選^式簡單說 第1圖為用於製造本發明的第一及第四實施例之一半 導體安裝本體之裝置的剖視圖； 第2圖係示範說明用於製造本發明第一及第四實施例 之半導體安裝本體之方法； 第3圖為本發明第二及第四實施例之支撐架的立體 圖； 第4圖示範說明用於製造本發明第二及第四實施例之 本紙張尺度適用中國國家標準（CNS) A4規格（21〇χ297公爱） _ I〗_ (請先閲讀背面之注意事項再填寫本頁)
A7 "" ___________ B7 五、發明說明（9 ) ------ 一半導體安裝本體之方法； 第5圖不範說明用於製造本發明第二及第四實施例 之半導體安裝本體之方法； 一—第6圖顯示一溫度輪廓，其顯示位用於製造本發明第 U貝施例之_半導體安裝本體之裝置的熱源之設定溫度與 μ度升局速率之間的相對關係； 第7圖係示範說明根據SBB方法製造本發明第五實施 例之一半導體安裝本體之方法； 第8圖係不範說明利用一種膏狀或片狀密封材料製造 本發明第五實施例之一半導體安裝本體之方法； 第9圖係示範說明當在一半導體元件的一電極墊上形 成一鍍焊料或鍍金凸塊時製造本發明第五實施例之一半導 體安裝本體之方法； 第10圖係示範說明利用一種習知的製造半導體安裝 本體及結構製程之裝置將一半導體元件覆晶式安裝在一基 材上之一結構及構造； 第11圖係示範顯示一種當利用一習知的製造半導體安 I本體之裝置來製造一半導體安裝本體時使用一彈性本體 將一半導體元件覆晶式安裝在一基材上之狀熊； 第12圖為本發明第二及第四實施例之支撐架的立體 圖； 第13圖係為本發明第一實施例之密封樹脂丨丨的潛升 (creeping-up)現象之 圖示（1); 第14圖係為本發明第一實施例之密封樹脂丨丨的潛升現 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)
12 536768 A7 B7 五、發明説明（10 ) 象之圖示（2); —---------------— (請先閲讀背面之注意事項再填寫本頁) 第15圖係為本發明第一實施例之片材料3並未接觸基 材1之狀態之圖示（1); 第16圖係為本發明第一實施例之片材料3並未接觸基 材1之狀態之圖示（2); 第17圖為本發明第一實施例中具有槽4a及4b的吸引機 構4’之圖示； 第18圖為本發明第一實施例之饋送捲軸3a及捲繞捲軸 3b之圖示。 發明的較佳實施例 現在於下文參照圖式描述本發明的實施例。 •、可| (第一實施例） 首先於下文參照圖式描述本發明的第一實施例。 第1圖係顯示一種用於製造本發明第一實施例之半導 體安裝本體之裝置之構造，並用於說明一安裝本體的一般 構造’其中一半導體元件係覆晶式安裝在一基材上。且第2 圖為第1圖的詳細描述。 下文參弟1及2圖描述第一實施例之半導體安裝本 體製造方法及製造系統。 如第1及2圖所示，一個使一凹槽形成於一架上之吸引 機構4以及一個將一可撓性變形材料片3移動到半導體元件 2背部附近之垂直移動機構5係裝設至材料片3下面，材料片 3則覆晶式安裝在一基材丨上之複數個半導體元件2的上 面。垂直移動機構5係由一譬如彈簧等彈性本體所構成，一
五、發明説明（11 ) 個將一熱源7内建在一上室6中的整合式結構s係裝設於材 料片3上方，且一加壓埠8係形成於上室6的一部份上。並 且，在第1及2圖中，假設一密封樹脂u係裝設於基材丨與各 半導體元件2之間隙中，密封樹脂U可採用一膏狀或片狀樹 脂。 在依此方式構成用於製造半導體安裝本體之裝置之 情形中，當整合式結構S往材料片3下降並且上室6安裳在 吸引機構4上時，藉由上室6的重量以垂直移動機構5來降低 吸引機構4,材料片3的圓周受到固定，且材料片3裝設至各 ，導體το件2的上面。然後，藉由從加壓琿8將空氣或壓縮 氣體供應至上室6内’使空氣壓傳遞至材料片3且以均勾壓 力來加壓半導體元件2。 J後藉由使熱源7趨近材料片3，熱源7的輻射熱係 經由材料片3傳遞至密封樹脂1卜因此，可能大致均勻地加 壓許多具有不同厚度與形狀的半導體元件2。結果，可能在 紐時間内同時進行加壓及加熱處理。 弟13圖所不，當空氣麼施加至材料片3時若材料片: 的硬度很低且其厚度很小拉力彈性模數難免會降低。铁 後1由材料片3來密封住注射至半導體元件2背部的密封 树月曰11 I生一種如“a”部份所示因為材料片3的内部應力 使密封樹脂U潛升至半導體元件2上面之現象，並使半導體 凡件2外觀受損且其品f亦變差。並且，當將半導體元件2 片尺寸封裝)式安裝在一主板上時，若密封樹脂 舁導體疋件2的表面相附接，一安裝單元將發生吸引誤 536768 五、發明説明 差這將在進行安裝時變成重大問題。 並且如第14圖所示，當相鄰的半導體安裝本體2之 間的距離L增大日寺，將使材料片3更緊密地接觸基材μ 面’因此發生與上述相同之現象。 因此，為了避免發生上述問題，對於材料片3提供一 硬度、-厚度及-拉力彈性模數藉㈣止材料片3接觸基材 1面，並且防止半導體元件2之間的距離乙過度增大。然後， 由於材料片3與基材1之間形成間隙d而在方向八及Β中形成 一洩漏路徑，因此材料片3的一部份並未接觸基材丨。因此， 可能盡量減少附接至半導體元件2表面的密封樹脂丨丨之影 響並改良品質。 即使材料片3的一部份如第16圖所示接觸基材丨，除非 材料3的另一部份（此另一部份當然並不接觸半導體元件2) 接觸基材1，否則此情況仍可接受。 亦可能藉由調整供應空氣壓的定時，而至少在進行加 壓之前片刻，防止材料片3接觸半導體元件2及/或密封樹脂 11 〇 並且，利用在一下室9上所構成之一熱源1〇來進行基 材1的預熱以及密封樹脂11的加熱，以改良密封樹脂丨丨的注 射特徵。使用一排放埠Α來吸引材料片3，並使用一排放琿 B在材料片3的上與下部之間產生一壓差，並以一密封彈性 本體12作為一密封材料以防止從材料片3的上與下部發生 戍漏。一絕熱板13係為一種作為熱屏罩的絕熱材料，且使 用一高度控制螺絲14來調整熱源7及半導體元件2的高度。 (請先閲讀背面之注意事項再填寫本頁) 訂— -線丨 536768 A7 B7 五、發明説明（l3 並且材料片3係使用：具有〇·〇1至3公厘厚度由矽或 布納橡膠-S(Buna_S)製成之一橡膠片材料；具有㈣⑴公 厘厚度由聚酿亞胺、氣樹脂、聚苯硫趟、聚丙稀、聚喊、 聚碳酸酯及氯磺化聚乙烯製成之一樹脂材料片·，或具有 0.01至0.5公厘厚度由銘、銅或不銹鋼製成之—金屬材料 片並且可使用一種能夠有效率地吸收輻射熱之材料來 作為材料片3。 並且’材料片3能夠使用下列各物製成之一片：嬖如上 述矽或布納橡膠-S(Buna_S)等橡膠材料片；譬如聚醯亞 月女、氟樹脂、聚苯硫醚、聚丙烯、聚醚、聚碳酸酯或氯磺 化聚乙稀等樹㈣料片；譬如紹、銅及不銹鋼等金屬材料 片。 並且，藉由將一脫模處理施加至接觸半導體元件2之 材料片3的側，可能防止密封樹脂丨丨產生附接，即使密封樹 脂11產生附接，仍可因為簡化了樹脂丨丨的清理而改良操作 效率。 並且，藉由將一用於改良熱吸收的著色處理施加至不 接觸半導體元件2之材料片3的側，可獲得一快速熱吸收特 Μ且可在短時間内將密封樹脂1 1加以熱固化。 並且’藉由將一有色添加劑添加至材料片3，可^ 與上述相同的優點。 並且’精由將上述脫模處理及著色處理施加至由一 膠材料片、一樹脂材料片及一金屬材料片等所構成之一 合物（譬如，一石夕橡膠材料片與一金屬材料片之一組 得 橡 化 合 (請先閲讀背面之注意事項再填寫本頁) C. 、訂—
本紙張尺度適用中國國家標準（娜）A4規格（210X297公釐） wo/⑽ A7 ---------B7 五、發明説明（15) " ' -* 空氣壓來加壓、加熱及固化一樹脂。 ”亚且，以材料片3作為基礎，譬如藉由將1大氣壓的空 氣壓施加至材料片3上面並將減壓縮產生的_丨大氣壓負壓 力施加至材料片3下面，可使得半導體元件2背部獲得上述i 正大氣壓加上1負大氣壓總共2大氣壓的協同作用，因此在 一空氣壓不足以加壓半導體元件2時，此方式仍為有效。 上述實施例係使用吸引機構4及垂直移動機構5 ;以及 上室6(其作為一種製造本發明的半導體安裝本體之裝置之 裝設構件）；加壓埠8(氣體供應構件）及排放埠6(氣體排除 構件）（其作為一種製造本發明的半導體安装本體之裝置之 加壓構件），吸引機構4及上室6係作為一種製造本發明的半 導體安裝本體之裝置之固定構件；及熱源7(其作為一種製 造本發明的半導體安裝本體之裝置之加熱構件）。 並且，利用吸引機構4(吸引機構4，）作為一種製造本發 明的半導體安裝本體之裝置的鬆弛消除構件。 並且，上述實施例的熱源7係可使用下列任一物：筒匣 式加熱為、陶瓷加熱器、覆套加熱器、鹵素燈以及使用紅 外線或高頻的加熱器。 (第二實施例） 參照圖式描述用於製造第二實施例的一半導體安裝 本體之裝置之一種構造，因為製造第二及第一實施例的一 半V體女裝本體之裝置係具有許多共同點，僅描述第二實 施例的差異點。 第3圖為顯示在一材料片3裝設於半導體元件2的上面 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 18 (請先閲讀背面之注意事項再填寫本頁)
536768 A7 「 —_______B7 五、發明説明（16 ) 且支標架A支撐住材料片3之前，裝設於一半導體元件2附 近之一支撐架A的一般構造之立體圖。第4圖係顯示支撐架 A裝設在各半導體元件2附近、然後材料片3裝設至半導體 元件2上面、且藉由材料片3來加壓半導體元件2之狀態。 如第3及4圖所示，調整各支撐架a的厚度，使得基材i 上所裝没之各支樓架A的開口將變成大於各個對應的半導 體元件2、並變成大致等於各半導體元件2的高度。 藉由裝設依此方式形成於基材丨上之支撐架A而使得 各支撐架A的開口圍繞一對應的半導體元件2、將材料片3 放在支撐架A上並加壓，因為當未出現支撐架a時一不使半 導體元件2移動的力量係如第4圖的虛線部份、，，所示作用 在材料片3上，所以將一過大拉力傳遞至半導體元件2且半 導體元件2可能受損或者材料片3可能破裂。 然而，當裝設有支撐架A時，因為集中在半導體元件2 上的一應力產生作用，故可能使得可保持更穩定加壓與加 熱之半導體元件2之間的連接可靠度獲得改良。 亚且，即使當將具有比如第12圖所示許多個安裝的半 導體tl件2整體面積更大的開口之支樓架6裝設至基材！上 而使得開口如第5圖所示圍繞所有的半導體元件2時，亦可 月匕加壓及加熱半導體元件2同時藉由支撐架β來調節材料 片3的拉力而盡量降低對於半導體元件2的損害。 (第三實施例） …然後，下文係參照圖式描述用於製造第三實施例的一 | _導體安裝本體之裝置的_加熱構造及操作。因為用於製 本紙張尺度適用t國國家標準7^7^格⑵-—--—
緣------'· (請先閲讀背面之注意事項再填寫本頁) 訂| 五、發明説明（Π ) #貝施例及第—貫施例之_半導體安裝本體的裝置係 具有許多共同點，僅描述第三實施例的差異點。 第6圖為顯不_熱源7的預設溫度與一密封樹脂η的升 溫速率之相對關係的溫度輪廓。 因為本加熱固化系統係使用輻射熱，熱源7之-設定 溫度與：升溫速率難免會具有-相對關係，譬如第6圖所 :’當密封樹脂U的升溫速率為橫座標轴且密封樹脂_ 溫度為縱座標軸且當熱源7的預設溫度為170t時，密封樹 脂U抵達一所需要的目標最終溫度（15代至16〇。〇係大約 為120秒的時間長度，此情形中，將熱源7與材料片3之間的 距離設為1.0公厘。 、然而，當熱源7的設定溫度為260X：時，密封樹脂⑽ ，-所需要的目標最終溫度(15〇。。至16〇。〇係約為2〇秒的 $ 1長度〃 p艮制條件係為：半導體元件2與㉟源7之間保持 固定的距離，而經由材料片3來量測密封樹脂11的溫度。 口此藉由將熱源7的溫度設為高值（譬如260。〔〕）並使 熱源7趨近材料片3、增加材料片3與熱源7之間的空間距離 同日守在密封樹脂11抵達—所需要的目標最後溫度。5〇。。至 160 C )之後保持熱源7的$定溫度、並進行溫度㈣控制使 知岔封樹脂11保持在一所需要的設定溫度，將可能在一短 犄間内升回岔封樹脂丨丨的溫度、在一短時間内固化密封樹 脂Π、並大幅減小熱固化時間。 此實施例的情形中，一可垂直移動的空氣缸（未圖示） 係裝没至熱源7,且一具有特定傾斜角度的凸輪係裝設至空 ^3()768 A7 ~~^------ B7 五、發明説明（18 ) — ~' " ~ 《車的蝻端點。因此，藉由改變空氣缸的流率，可能簡 單地將凸輪操作至一選擇性位置並容易地改變熱源7相距 材料片3之高度。 亚且，為了垂直地移動上述熱源7，可使用一具有電 控制器之步進馬達或脈衝馬達。 一用於私動熱源7之構件係對應於一用於製造本發明的 半‘體安衣本體之裝置的距離調整構件，第2圖所示的高度 控制螺絲14係對應於距離調整構件。 (第四實施例） “後下文苓照圖式描述用於製造此實施例之一半導 體安裝本體的方法，參照第一實施例所採用的圖式來描述 弟四實施例。 弟1圖為說明一種用於製造半導體安裝本體之方法的 一般構造之剖視圖，且第2圖為第1圖的細節圖。 如第1及2圖所示，一個具有覆晶式安裝在一基材丨上 的⑽個半導體元件2之安裝本體係裝設在一熱源⑺上，且 山封树月曰11裝没至基材i與半導體元件2之間隙。然後， 如第1及2圖所不，材料片3係吸引至半導體元件2,且可藉 由將-可撓性變形材料片3裝設至—吸引機構4然後排空排 放璋八而以一特定壓力保持拉伸，此吸引機構4中係將-凹 槽幵/成於*上。並且，因為複數個凹槽形成於吸引機構4 上，由於矯正了材料片3的鬆弛所以可能獲得更穩定的拉 伸。 並且，因&包括—壓縮彈簧且具有可垂直移動功能之 本紙張尺度適财_家鮮（CNS) Μ«ί7^0Χ297公釐) 21 (請先閲讀背面之注意事項再填寫本頁)
536768 五、發明説明（2〇 ) 地獲得輻射熱的空間間隙調整。 並且，用於加熱及固化密封樹脂u同時將一固定壓力 施加至半導體元件2之材料片3係為具有下列各物之一片： 由矽或布納橡膠-S(Buna-S)製成〇·〇ι至3公厘厚度之一橡膠 片；聚醯亞胺、氟樹脂、聚苯硫峻、聚丙稀、聚謎、聚碳 酸酯或氯磺化聚乙烯之〇.〇m公厘厚度之_樹脂片；或 鋁、銅或不銹鋼製成0.01至0.5公厘厚度之一金屬片。 並且，藉由將一脫模處理施加至接觸半導體元件2之 材料片3的側’可能防止㈣樹發生附接，即使密封樹 脂11發生附接，仍可藉由簡化的清理來改良操作效率。 亚且，藉由將-用於改良熱吸收的著色處理施加至未 =觸半導體元件2之材料片3的側，可能獲得快速及熱吸收 特徵，並縮短密封樹脂U的加熱_固化時間。 亚且，即使將一有色添加劑添加至材料片3，仍可 得與上述相同的優點。 #並且’在材料片3的情形中，藉由將上述脫模處理及 著色處理施加至-橡膠材料片、—樹脂材料片及一金屬 料片之一化合物，可獲得下述優點。譬如，藉由合併一 7 橡膠材料片與一金屬材料片，可利用彈性石夕橡膠來阻止與 半導體元件2接觸時的損害’並可能防止密封樹脂i i發生 接。並且’藉由在未接觸半導體元件2之—彈性本㈣側一 形成一具有高剛性及優良熱傳遞的金屬材料片，可以快速 地吸熱。並且，當半導體元件2為正方形或長方形時，藉 獲 材 矽 附 上 …：--------- (請先閱讀背面之注意事项再填寫本頁) 訂丨 將一壓力施加至金屬材料片—角的一邊緣狀部份 由 之一應 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 536768 A7 --------- B7 五、發明說明（21 ) 、使传痕跡形成於金屬材料片上，但在半導體元件2 為球型時則不產生問題。但因為利用一金屬材料片與石夕橡 膠之一化合物來構成材料片，所以此片可回收且可大幅降 低材料成本。 "並且，如第4圖所示，藉由裝設具有與基材1上所安裝 的半導體元件2相對應的複數個開口之支撐架a並將其厚 度凋玉為大致等於半導體元件2的高度而使得支撐架A的 各開口圍繞對應的半導體元件2，所以可降低壓抵住材料片 3的一應力且不使過大的拉力施加至半導體元件2，因此可 以獲得穩定的連接可靠度。 亚且，即使當裝設一個具有比第12圖所示安裝至基材 1上之半導體元件2整體區域更大的一開口之支撐架B時， 仍可藉由支撐架B來調節材料片3的拉力而盡量降低對於 半導體元件2之損害。 亚且，即使安裝在基材丨上的半導體元件2為一種具有 至少兩種形狀或厚度的多晶片模組時，仍可在施加一相等 壓力時同時地加壓、加熱及固化密封樹脂n。 亚且，即使當電子組件與半導體元件2 一起安裝在基 材1上時，仍可獲得與上述相同的優點。 (第五實施例） | 然後，下文參照圖式描述用於製造第五實施例的半導 I 體安裝本體之方法。 第7圖為顯示當一種用於製造半導體安裝本體之方法 採用一 SBB方法時之一步驟的剖視圖，第8圖顯示利用膏狀 --^_____ 本紙張尺度適用中國國家標準（CNS) A4規格（210X297^^ ---
•、可丨 C------ (請先閲讀背面之注意事項再填寫本頁) 536768 五、發明説明（23 ) 與加熱狀態下使密封材料暫時固化之後，藉由一可挽性變 形材料片3來加壓複數個半導體元件2的背部··一項將一凸 塊形成於-電極塾15上之步驟、及一項將一膏狀密封材料 19施加至一基材丨上或將一片狀密封材料附接至基材1上之 步驟，藉此可以縮短安裝時間並改良生產力。 並且，如第9圖所示，藉由一材料片3來加壓半導體元 件2的背部、以及在執行一項將焊錫凸塊2〇形成於一半導體 元件2的黾極墊15上之步驟後融化一焊錫凸塊2 〇，可進行 與上述相同之同時處理。 並且，藉由執行一項將一鍍金凸塊形成於一半導體元 件2的一電極墊15上然後藉由一材料片3來加壓半導體元件 2的背部並使凸塊熱性接觸結合至背部之步驟，將可獲得與 上述相同的優點。 如上述，本發明可提供一種製造半導體安裝本體之方 法及製造半導體安裝本體之裝置，其中能夠在半導體元件 安裝在基材上時大致均勻地加壓複數個具有不同厚度與形 狀的半導體元件以製造半導體安裝本體。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 26 (請先閲讀背面之注意事項再填寫本頁)

Claims (1)

  1. 536768 、申請專利範圍 h —種製造半導體安裝本體之方法，該半導體安裝本體係 具有安裝在一基材上之至少一半導體元件以及裝設在 w亥基材與該半導體元件之間隙中之一密封樹脂，該方法 係包含： 一第一步驟，其中將一可撓性變形片裝設在並未面 對違基材之該半導體元件的一面上；及 一第二步驟，其中在該第一步驟之後以該片為基礎 在該未出現半導體元件的侧與該出現半導體元件的側 之間產生一空氣壓差，使得該未出現半導體元件的側之 工氣壓’交成鬲於該出現半導體元件的側，並藉由該片來 加壓該半導體元件。 2·如申請專利範圍第丨項之製造半導體安裝本體之方法， 其中在该第二步驟中該片的至少一部份並未接觸該基 材。 3·如申請專利範圍第丨或2項之製造半導體安裝本體之方 法，其中將預定氣體供應至未出現半導體元件之該片的 側並且從出現半導體元件的該側排除氣體，藉以執行該 第二步驟。 4·如申請專利範圍第丨或2項之製造半導體安裝本體之方 法，其中至少在進行該加壓之前片刻該片並未接觸該半 導體元件及/或該密封樹脂。 5.如申請專利範圍第1或2項之製造半導體安裝本體之方 法，其進一步包含至少在加壓該片之前片刻固定住裝設 在该半導體元件上之該片的圓周之一第三步驟。 本紙張尺度適用中國國家標準（Ofs) A4規格（210X297公贊）
    、可I (請先閲讀背面之注意事項再填寫本頁)
    六、申請專利範固 6.如申請”範圍第5項之製造半導體安裝本體之方法， /、中在加壓δ亥片之前消除該片的鬆弛。 7·如申請專利範圍第6項之製造半導體安裝本體之方法， 八中係片外側往内側依序固定住該片 消除該片的鬆弛。 精以 8. 如申請專利範圍第⑷項之製造半導體安裝本體之方 法’其進—步包含當加㈣片時從未出現半導體元件的 °亥側以力口熱盗來加熱該片之-第四步驟。 9. 如申請專利範圍第8項之製造半導體安裝本體之方法， 其中調整位於該所裝設的片與該加熱器之間的距離。 1〇.如申請專利範圍第1或2項之製造半導體安裝本體之方 法，其中該片係為由矽或布納橡膠·s(Buna_s)製成之一 橡膠片並具有〇.01至3公厘的厚度。 11·如申請專利範圍第丨或2項之製造半導體安裝本體之方 法，其中該片係為由下列任一者製成之一樹脂片並具有 〇·〇1至1公厘的厚度：聚醯亞胺、氟樹脂、聚苯硫醚、 聚丙烯、聚醚、聚碳酸酯及氯磺化聚乙烯、或上述各物 之一化合物。 12. 如申請專利範圍第1或2項之製造半導體安震本體之方 法，其中該片係為鋁、銅或不鎸鋼製成之一金屬片並具 有〇·〇1至0.5公厘的厚度。 13. 如申請專利範圍第丨或2項之製造半導體安震本體之方 法，其中對於接觸半導體元件之該片的面施加一脫模處 理。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 29 536768 A8 B8 C8 D8 、申請專利範園 14·如申請專利範圍第1或2項之製造半導體安裝本體之方 法’其對於不與半導體元件接觸之該片的面施加一用於 改良熱吸收之著色處理。 15·如申請專利範圍第丨或2項之製造半導體安裝本體之方 法其中在该片中係包含一用於改良熱吸收之有色添加 劑。 Μ·如申請專利範圍第1或2項之製造半導體安裝本體之方 法，其進一步包含在裝設該片之前將一用於支撐該片的 支撐架裝設於該半導體元件附近之一第五步驟。 17. —種製造半導體安裝本體之裝置，該半導體安裝本體係 具有安裝在一基材上之至少一半導體元件、以及裝設在 該基材與該半導體元件之間隙中之一密封樹脂，該裝置 係包含： 裝設構件，其將一可撓性變形片裝設在未面對基材 之該半導體元件中的一面上；及 加壓構件，其以該片作為基礎在未出現半導體元件 的该侧與出現半導體元件的該側之間產生一空氣壓 差，使知未出現半導體元件的該側之空氣壓變成高於出 現半導體元件的該侧，並藉由該片來加壓該半導體元 件。 18. 如申請專利範圍第17項之製造半導體安裝本體之裝 置，其中當進行該.加壓時，該片的至少一部份並未接觸 該基材。 19·如申請專利範圍第17或18項之製造半導體安裝本體之 (請先閲讀背面之注意事項再填寫本頁)
    本紙張尺度適用中國國家標準（〇^) A4規格（210 X 297公釐） 30 衣置’其中該加壓構件係將預定氣體供應至未出現半導 件之該片的面並且從出現半導體元件的該側排除 申請專利範圍第17或18項之製造半導體安裝本體之 裝置，其中至少在進行該加壓之前片刻，該片並未接觸 該半導體元件及/或該密封樹脂。 21.2申請專利範圍第17或18項之製造半導體安裝本體之 衣置’、進步包含固疋構件，藉以至少在加壓該片之 前片刻固定住裝設至該半導體元件之該片的圓周。 泛如申請專利範圍第21項之製造半導體安裝本體之聚 置’其進-步包含鬆弛消除構件藉以在加壓該片之前消 除该片的鬆他。 23. 如申請專利範圍第22項之製造半導體安裝本體之裝 置’其中依序從該片外側往内側固定該片的圓周藉以消 除該片的鬆弛。 ^ 24. 如申請專利範圍第17或18項之製造半導體安裝本體之 裝置，其進一步包含加熱構件，藉以在加壓該片時從未 出現半導體元件的該側加熱該片。 乃·如申請專利範圍第24項之製造半導體安裝本體之裝 置，其進一步包含距離調整構件，藉以調整該所裝設的 片與該加熱構件之間的距離。 26.如申請專利範圍第17或18項之製造半導體安裴本體之 裝置，其中該片係為由矽或布納橡膠_s(Buna_s)製成之 一橡膠片並具有0.01至3公厘的厚度。 536768 A8 B8 C8 D8 申請專利範園 27·如申請專利範圍第17或18項之製造半導體安裝本體之 裝置，其中該片係為由下列任一者製成之一樹脂片並具 有〇·〇1至1公厘的厚度：聚醯亞胺、氟樹脂、聚苯硫醚、 聚丙烯、聚醚、聚碳酸酯及氯磺化聚乙烯、或上述各物 之一化合物。 28·如申請專利範圍第17或18項之製造半導體安裝本體之 裝置，其中該片係為鋁、銅或不銹鋼製成之一金屬片並 具有0·01至0.5公厘的厚度。 29·如申請專利範圍第17或18項之製造半導體安裝本體之 裝置，其中對於與半導體元件接觸之該片的面施加一脫 模處理。 30. 如申請專利範圍第17或18項之製造半導體安裝本體之 裝置’其中對於不接.觸半導體元件之該片的面施加一 於改良熱吸收之著色處理。 31. 如申請專利範圍第17或18項之製造半導體安裝本體 裝置’其中該片中係包含一用於改良熱吸收之有色添加 劑。 32·如申請專利範圍第17或18項之製造半導體安裝本體之 裝置’其進一步包含在裝設該片前裝設於該半導體元件 附近用以支撐該片之一支撐架。 用 之 (請先閱讀背面之注意事項再填寫本頁) 訂|
    本紙張尺度適用中國國家標準（CNS) Α4規格（210 X 297公嫠） 32
TW091106220A 2001-08-03 2002-03-28 Method for fabricating semiconductor-mounting body and apparatus for fabricating semiconductor-mounting body TW536768B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001236828 2001-08-03

Publications (1)

Publication Number Publication Date
TW536768B true TW536768B (en) 2003-06-11

Family

ID=19068025

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091106220A TW536768B (en) 2001-08-03 2002-03-28 Method for fabricating semiconductor-mounting body and apparatus for fabricating semiconductor-mounting body

Country Status (4)

Country Link
US (1) US6613180B2 (zh)
EP (1) EP1282162A3 (zh)
KR (1) KR20030012808A (zh)
TW (1) TW536768B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223036A (ja) * 2004-02-04 2005-08-18 Alps Electric Co Ltd 電子部品及びその製造方法
JP4443334B2 (ja) * 2004-07-16 2010-03-31 Ｔｏｗａ株式会社 半導体素子の樹脂封止成形方法
JP2006295019A (ja) * 2005-04-14 2006-10-26 Fujitsu Ltd 電子部品を基板に取り付け及び取り外す加熱装置
DE102005029407B4 (de) * 2005-06-24 2008-06-19 Mühlbauer Ag Verfahren und Vorrichtung zum dauerhaften Verbinden integrierter Schaltungen mit einem Substrat
DE102005041354B3 (de) * 2005-08-31 2007-01-25 Siemens Audiologische Technik Gmbh Verfahren zum Bestücken einer Leiterplatine durch isostatische Kräfte
DE102005058794A1 (de) * 2005-12-09 2007-06-14 Semikron Elektronik Gmbh & Co. Kg Vorrichtung und getaktetes Verfahren zur Drucksinterverbindung
KR20090053954A (ko) * 2006-09-15 2009-05-28 린텍 가부시키가이샤 반도체장치의 제조방법
JP2008192725A (ja) * 2007-02-02 2008-08-21 Spansion Llc 半導体装置及びその製造方法並びに半導体装置の製造装置
KR101301180B1 (ko) 2008-11-21 2013-08-28 엘지디스플레이 주식회사 듀얼플레이트 방식의 유기전계 발광소자 및 그 합착 방법
TWI413195B (zh) * 2011-01-20 2013-10-21 Walton Advanced Eng Inc 減少模封膠體內氣泡之壓縮模封方法與裝置
DE102014114096A1 (de) 2014-09-29 2016-03-31 Danfoss Silicon Power Gmbh Sinterwerkzeug für den Unterstempel einer Sintervorrichtung
DE102014114093B4 (de) 2014-09-29 2017-03-23 Danfoss Silicon Power Gmbh Verfahren zum Niedertemperatur-Drucksintern
DE102014114097B4 (de) * 2014-09-29 2017-06-01 Danfoss Silicon Power Gmbh Sinterwerkzeug und Verfahren zum Sintern einer elektronischen Baugruppe
DE102014114095B4 (de) 2014-09-29 2017-03-23 Danfoss Silicon Power Gmbh Sintervorrichtung
FR3065577B1 (fr) 2017-04-25 2021-09-17 Commissariat Energie Atomique Cellule de scellement et procede d'encapsulation d'un composant microelectronique avec une telle cellule de scellement
DE102019128667B3 (de) * 2019-10-23 2020-09-10 Semikron Elektronik Gmbh & Co. Kg Sinterpresse und Drucksinterverfahren zur Herstellung einer Sinterverbindung mittels der Sinterpresse
KR20220155625A (ko) 2021-05-17 2022-11-24 삼성전자주식회사 반도체 패키지

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5721828A (en) * 1980-07-16 1982-02-04 Toshiba Corp Molding die for semiconductor device and molding method
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
US5230759A (en) * 1989-10-20 1993-07-27 Fujitsu Limited Process for sealing a semiconductor device
JPH04309265A (ja) * 1991-04-08 1992-10-30 Matsushita Electric Ind Co Ltd 実装装置および半導体装置の製造方法
JPH0828442B2 (ja) * 1991-09-20 1996-03-21 株式会社三社電機製作所 半導体装置
US5170930A (en) * 1991-11-14 1992-12-15 Microelectronics And Computer Technology Corporation Liquid metal paste for thermal and electrical connections
KR100267617B1 (ko) * 1993-04-23 2000-10-16 히가시 데쓰로 진공처리장치 및 진공처리방법
JP2666788B2 (ja) * 1995-10-19 1997-10-22 日本電気株式会社 チップサイズ半導体装置の製造方法
JP3447518B2 (ja) * 1996-08-09 2003-09-16 リンテック株式会社 接着シート貼付装置および方法
JP3264851B2 (ja) * 1997-01-24 2002-03-11 株式会社新川 ボンディング装置
US6228688B1 (en) * 1997-02-03 2001-05-08 Kabushiki Kaisha Toshiba Flip-chip resin-encapsulated semiconductor device
JP2971834B2 (ja) * 1997-06-27 1999-11-08 松下電子工業株式会社 樹脂封止型半導体装置の製造方法
JP3663938B2 (ja) * 1997-10-24 2005-06-22 セイコーエプソン株式会社 フリップチップ実装方法
JP3017485B2 (ja) * 1998-01-23 2000-03-06 アピックヤマダ株式会社 半導体装置の樹脂封止方法及び樹脂封止装置
JP3423912B2 (ja) * 2000-02-10 2003-07-07 Ｔｏｗａ株式会社 電子部品、電子部品の樹脂封止方法、及び樹脂封止装置
JP2001308510A (ja) 2000-02-18 2001-11-02 Matsushita Electric Ind Co Ltd バンプ部品実装体の製造方法及びその製造装置
US6513236B2 (en) 2000-02-18 2003-02-04 Matsushita Electric Industrial Co., Ltd. Method of manufacturing bump-component mounted body and device for manufacturing the same

Also Published As

Publication number Publication date
EP1282162A3 (en) 2005-02-02
US20030027371A1 (en) 2003-02-06
KR20030012808A (ko) 2003-02-12
EP1282162A2 (en) 2003-02-05
US6613180B2 (en) 2003-09-02

Similar Documents

Publication Publication Date Title
TW536768B (en) Method for fabricating semiconductor-mounting body and apparatus for fabricating semiconductor-mounting body
JP4014481B2 (ja) ボンディング方法およびその装置
US9016342B2 (en) Bonding apparatus and bonding method
JP2006324702A (ja) 電子部品圧着装置および電子部品圧着方法
KR102522168B1 (ko) 수지 성형 장치 및 수지 성형품의 제조 방법
JP2012231080A (ja) 接合装置および接合方法
JP3896017B2 (ja) 半導体実装体の製造方法、および半導体実装体の製造装置
KR20190085847A (ko) 수지 밀봉 장치 및 수지 밀봉 방법
JP2015170646A (ja) 圧着ヘッド、それを用いた実装装置および実装方法
JP5419070B2 (ja) 樹脂封止装置
KR20060123643A (ko) 반도체 장치 및 이의 제조방법
JP2015162553A (ja) 半導体装置の樹脂成形装置及び樹脂成形方法
JP2003297879A (ja) 半導体チップ圧着装置
JPH10173007A (ja) ベアチップ搭載装置
US20050067462A1 (en) Wire bonder with a downholder for pressing the fingers of a system carrier onto a heating plate
KR100861952B1 (ko) 본딩장치
TWI746328B (zh) 樹脂成型裝置及樹脂成型品的製造方法
JP6461822B2 (ja) 半導体装置の実装方法および実装装置
JP2003133707A (ja) 電子部品の装着方法及び装置
JP2003234378A (ja) 半導体装置の製造方法及び半導体実装設備
JP2002134563A (ja) 半導体製造装置及び半導体製造方法
JP2004259917A (ja) ボンディング方法および装置
JP2008192947A (ja) 樹脂封止装置及び樹脂封止方法
KR20110049517A (ko) 전자 부품 몰딩 장치
JP2003152027A (ja) 半導体実装体の製造装置および製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees