[go: up one dir, main page]

JP3896017B2 - 半導体実装体の製造方法、および半導体実装体の製造装置 - Google Patents

半導体実装体の製造方法、および半導体実装体の製造装置 Download PDF

Info

Publication number
JP3896017B2
JP3896017B2 JP2002086616A JP2002086616A JP3896017B2 JP 3896017 B2 JP3896017 B2 JP 3896017B2 JP 2002086616 A JP2002086616 A JP 2002086616A JP 2002086616 A JP2002086616 A JP 2002086616A JP 3896017 B2 JP3896017 B2 JP 3896017B2
Authority
JP
Japan
Prior art keywords
semiconductor element
sheet
semiconductor
circuit board
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002086616A
Other languages
English (en)
Other versions
JP2003115510A (ja
Inventor
義隆 砂川
祥剛 林
雅義 小山
善広 戸村
俊之 小島
修 柴田
龍一 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002086616A priority Critical patent/JP3896017B2/ja
Publication of JP2003115510A publication Critical patent/JP2003115510A/ja
Application granted granted Critical
Publication of JP3896017B2 publication Critical patent/JP3896017B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75317—Removable auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、回路基板上に半導体素子を実装して半導体実装体を製造するための、半導体実装体の製造方法、および半導体実装体の製造装置である。
【０００２】
【従来の技術】
半導体プロセスの微細化技術の進歩に伴い半導体パッケージの形態もＱＦＰからμＢＧＡ、ＣＳＰ（チップサイズパッケージ）さらには、半導体ベアーチップを直接回路基板上に接続するフリップチップ実装へと進化している。
【０００３】
中でもフリップチップ実装は、半導体素子と回路基板とが直接実装されているため、高速信号処理を必要とする機器への応用展開が今後より一層加速するものと思われる。前述の実装技術を実現するためには、実装プロセス技術が必要不可欠であり、半導体素子と回路基板との接合を短時間でかつ確実な信頼性が確保できるように行う製造設備およびプロセス技術が特に重要である。
【０００４】
以下、前記フリップチップ実装技術を用いて実装を行った場合の一例について図面を参照して説明する。図１０は、従来の半導体実装体の製造装置を用いて、半導体素子を回路基板上にフリップチップ実装した構造体の構成とその製造手順を説明するための図面であり、図１１は、熱源と半導体素子が当接する位置に弾性体を配置し、フリップチップ実装を行う場合の模式図である。尚、図１０〜図１１において、同一部分には同一符号を付している。
【０００５】
図１０に示すように、半導体素子２の電極パッド１５上にＡｕ線を溶融して２段突起形状を有するバンプ１６を形成した後、バンプ１６の２段突起部に導電性接着剤１７を転写する。次に、半導体素子２をフェースダウンし、回路基板１にパターン形成した端子電極１８と接合し、前記導電性接着剤１７を硬化する。
【０００６】
次に、前記半導体素子２と回路基板１との隙間に液状のエポキシ系封止樹脂１１を充填した後、図１１に示すように、熱源７と半導体素子２が当接される位置に弾性体２２を配置し、その弾性体２２で半導体素子２の裏面を押圧しながら、前記封止樹脂１１を硬化する。
【０００７】
尚、ベース台２１は、回路基板１を取り付けるためのものである。このように、封止樹脂１１の加熱時の熱膨張による半導体素子２の突き上げ力より、大きな荷重で半導体素子２を押圧させながら硬化することで、接続抵抗値の増大や接合状態の不具合を最小限に防ぐことができる。
【０００８】
【発明が解決しようとする課題】
しかしながら、図１０で示した従来の構成の様に、回路基板１自体が、厚みがあり比較的剛性が高く、半導体素子２に近い熱膨張係数を有しかつ、少数の半導体素子２をフリップチップ実装する場合に関しては特に問題はないと思われるが、図１１に示すように、厚みおよび形状が異なった半導体素子２を回路基板１にフリップチップ実装する場合、必然的に厚い半導体素子２から順に低い方へと押圧が加わるため、一番高い半導体素子２に応力が集中し、大きなダメージを与える。
【０００９】
なお、このダメージを抑制させるための手段として、熱源７と半導体素子２が当接する位置に弾性体２２Ａ、２２Ｂ、２２Ｃなどの緩衝材を用いて、各半導体素子２の高さバラツキを吸収する方法を用いても、各半導体素子２の厚みバラツキが大きい程、弾性体２２Ｂに応力集中が作用するため、他の弾性体２２Ａおよび２２Ｃに均一な押圧を与えることは困難である。
【００１０】
また、弾性体２２Ｂの弾性変形体により、半導体素子２に位置ズレが生じる危険性がある。
【００１１】
また、回路基板１に異なった厚みおよび形状を有する多数個の半導体素子２が存在する場合は、前述の弾性体も全ての半導体素子２と相対した位置形状となるように取り付ける必要性がある。したがって製造装置的には、必然的に一品種だけに限定された専用機となるため多品種の場合においては、品種別に都度弾性体を設ける必要が生じるため、汎用性に問題を有する。
【００１２】
このように、異なった厚みおよび形状を有する多数個の半導体素子をフリップチップ実装するためには、従来の製造方法では困難を要する。
【００１３】
本発明は、上記の従来の問題点を考慮し、異なった厚みおよび形状を有する複数の半導体素子を回路基板上に実装する際、それら複数の半導体素子を実質上均一に加圧し半導体実装体を製造することができる半導体実装体の製造方法、および半導体実装体の製造装置を提供することを目的とするものである。
【００１８】
【課題を解決するための手段】
第一の本発明（請求項１に対応）は、回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造方法であって、
前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置工程と、
その配置工程の後に、前記シートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧工程と、
前記シートを加圧する少なくとも直前に、前記半導体素子に配置された前記シートの周辺を固定する固定工程とを備えた半導体実装体の製造方法である。
【００１９】
第二の本発明（請求項２に対応）は、前記シートを加圧する前に、前記シートの弛みをとる第一の本発明の半導体実装体の製造方法である。
【００２０】
第三の本発明（請求項３に対応）は、前記シートの弛みをとるとは、前記シートの外側から内側の順に前記シートの周辺を固定することである第二の本発明の半導体実装体の製造方法である。
【００２１】
第四の本発明（請求項４に対応）は、回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造方法であって、
前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置工程と、
その配置工程の後に、前記シートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧工程と、
前記シートを加圧する際、前記半導体素子が存在しない側から前記シートをヒータで加熱する加熱工程とを備えた半導体実装体の製造方法である。
【００２２】
第五の本発明（請求項５に対応）は、前記配置されたシートと前記ヒータとの間の距離を調節する第四の本発明の半導体実装体の製造方法である。
【００２３】
第六の本発明（請求項６に対応）は、回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造方法であって、
前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置工程と、
その配置工程の後に、前記シートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧工程とを備え、
前記シートは、シリコン又はブナーＳで形成され、０．０１ｍｍ〜３ｍｍの厚みを有するゴムシートである半導体実装体の製造方法である。
【００２４】
第七の本発明（請求項７に対応）は、回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造方法であって、
前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置工程と、
その配置工程の後に、前記シートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧工程とを備え、
前記シートは、ポリイミド、フッ素樹脂、ポリフェニレンサルファイド、ポリプロピレン、ポリエーテル、ポリカーボネート、若しくはクロルスルホン化ポリエチレン、又はそれらの複合体で形成され、０．０１ｍｍ〜１ｍｍの厚みを有する樹脂シートである半導体実装体の製造方法である。
【００２５】
第八の本発明（請求項８に対応）は、回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造方法であって、
前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置工程と、
その配置工程の後に、前記シートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧工程とを備え、
前記シートは、アルミニウム、銅、又はステンレスで形成され、０．０１ｍｍ〜０．５ｍｍの厚みを有する金属シートである半導体実装体の製造方法である。
【００２６】
第九の本発明（請求項９に対応）は、回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造方法であって、
前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置工程と、
その配置工程の後に、前記シートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧工程とを備え、
前記シートの前記半導体素子と接する側の面には、離型処理が施されている半導体実装体の製造方法である。
【００２７】
第十の本発明（請求項１０に対応）は、回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造方法であって、
前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置工程と、
その配置工程の後に、前記シートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧工程とを備え、
前記シートの前記半導体素子と接しない方の面には、熱吸収を高めるための着色処理が施されている半導体実装体の製造方法である。
【００２８】
第十一の本発明（請求項１１に対応）は、回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造方法であって、
前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置工程と、
その配置工程の後に、前記シートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧工程とを備え、
前記シートには、熱吸収を高めるための着色添加物が含まれている半導体実装体の製造方法である。
【００２９】
第十二の本発明（請求項１２に対応）は、回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造方法であって、
前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置工程と、
その配置工程の後に、前記シートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧工程と、
前記シートを配置する前に、前記半導体素子の近傍に前記シートを支持するための支持枠を配置する支持枠配置工程とを備えた半導体実装体の製造方法である。
【００３４】
第十三の本発明（請求項１３に対応）は、回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造装置であって、
前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置手段と、
前記配置されたシートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧手段と、
前記シートが加圧される少なくとも直前に、前記半導体素子に配置された前記シートの周辺を固定する固定手段とを備えた半導体実装体の製造装置である。
【００３５】
第十四の本発明（請求項１４に対応）は、前記シートを加圧する前に、前記シートの弛みをとる弛み除去手段を備えた第十三の本発明の半導体実装体の製造装置である。
【００３６】
第十五の本発明（請求項１５に対応）は、前記シートの弛みをとるとは、前記シートの外側から内側の順に前記シートの周辺を固定することである第十四の本発明の半導体実装体の製造装置である。
【００３７】
第十六の本発明（請求項１６に対応）は、回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造装置であって、
前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置手段と、
前記配置されたシートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧手段と、
前記シートが加圧される際、前記半導体素子が存在しない側から前記シートを加熱する加熱手段とを備えた半導体実装体の製造装置である。
【００３８】
第十七の本発明（請求項１７に対応）は、前記配置されたシートと前記加熱手段との間の距離を調節する距離調節手段を備えた第十六の本発明の半導体実装体の製造装置である。
【００３９】
第十八の本発明（請求項１８に対応）は、回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造装置であって、
前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置手段と、
前記配置されたシートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧手段とを備え、
前記シートは、シリコン又はブナーＳで形成され、０．０１ｍｍ〜３ｍｍの厚みを有するゴムシートである半導体実装体の製造装置である。
【００４０】
第十九の本発明（請求項１９に対応）は、回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造装置であって、
前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置手段と、
前記配置されたシートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧手段とを備え、
前記シートは、ポリイミド、フッ素樹脂、ポリフェニレンサルファイド、ポリプロピレン、ポリエーテル、ポリカーボネート、若しくはクロルスルホン化ポリエチレン、又はそれらの複合体で形成され、０．０１ｍｍ〜１ｍｍの厚みを有する樹脂シートである半導体実装体の製造装置である。
【００４１】
第二十の本発明（請求項２０に対応）は、回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造装置であって、
前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置手段と、
前記配置されたシートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧手段とを備え、
前記シートは、アルミニウム、銅、又はステンレスで形成され、０．０１ｍｍ〜０．５ｍｍの厚みを有する金属シートである半導体実装体の製造装置である。
【００４２】
第二十一の本発明（請求項２１に対応）は、回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造装置であって、
前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置手段と、
前記配置されたシートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧手段とを備え、
前記シートの前記半導体素子と接する側の面には、離型処理が施されている半導体実装体の製造装置である。
【００４３】
第二十二の本発明（請求項２２に対応）は、回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造装置であって、
前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置手段と、
前記配置されたシートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧手段とを備え、
前記シートの前記半導体素子と接しない方の面には、熱吸収を高めるための着色処理が施されている半導体実装体の製造装置である。
【００４４】
第二十三の本発明（請求項２３に対応）は、回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造装置であって、
前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置手段と、
前記配置されたシートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧手段とを備え、
前記シートには、熱吸収を高めるための着色添加物が含まれている半導体実装体の製造装置である。
【００４５】
第二十四の本発明（請求項２４に対応）は、回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造装置であって、
前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置手段と、
前記配置されたシートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧手段と、
前記シートが配置される前に、前記半導体素子の近傍に前記シートを支持するために配置されるべき支持枠とを備えた半導体実装体の製造装置である。
【００４６】
【発明の実施の形態】
以下に、本発明の実施の形態を図面を参照して説明する。
【００４７】
（第１の実施の形態）
まず、本発明の第１の実施の形態を図面を参照して説明する。
【００４８】
図１は、本発明の第１の実施の形態における半導体実装体の製造装置の構成を示すとともに、半導体素子を回路基板上にフリップチップ実装した実装体の全体構成と製造手順を説明するための図であり、図２は、その詳細図である。
【００４９】
以下に、図１及び図２を用いて、本第１の実施の形態における半導体実装体の製造方法及び製造装置を説明する。
【００５０】
図１および図２に示すように、回路基板１上にフリップチップ実装にて搭載された複数個の半導体素子２の上面に配置した、フレキシブルに変形するシート材３の下面には、枠状のフレームに凹形状の溝加工が施された吸着機構４と、シート材３を半導体素子２の裏面近傍まで移動させる昇降機構５が設けられている。その昇降機構５は例えばバネ等の弾性体で構成されている。シート材３の上方には、上チャンバー６に熱源７が内蔵された一体構造体Ｓが配置され、かつ上チャンバー６の一部に加圧口８が構成されている。なお、図１および図２において、回路基板１と各半導体素子２との隙間には封止樹脂１１が配置されているものとする。その封止樹脂１１は、ペースト状のものであってもよいし、シート状のものであってもよい。
【００５１】
このように構成された半導体実装体の製造装置において、一体構造体Ｓをシート材３の方へ下降させ上チャンバー６を吸着機構４に載せると、上チャンバー６の重さにより昇降機構５によって吸着機構４が下降し、シート材３の周辺が固定されるとともに、シート材３が各半導体素子２の上面に配置される。次に、加圧口８から、空気もしくは圧縮ガスを上チャンバー６内に供給することで、図２に示すように、空気圧はシート材３に伝達され、半導体素子２は均一な圧力で押圧される。
【００５２】
そして熱源７をシート材３に近づけることにより、熱源７の輻射熱がシート材３を介して、封止樹脂１１に伝達されるため、厚みおよび形状が異なった多数個の半導体素子２を実質上均一に加圧することができる。その結果、短時間に一括で加圧加熱処理を実現することができる。
【００５３】
なお、図１３に示すように、シート材３に空気圧を供給した際、シート材３の硬度が極めて低くその厚みも極薄形状である場合、必然的に引張り弾性係数も低くなる。すると、半導体素子２の裏面に充填された封止樹脂１１は、シート材３で密閉された状態となり、その内部応力の影響でａ部に示すように封止樹脂１１が半導体素子２の上面に這い上がる現象が生じ、半導体素子２の外観を損ない品質が低下する。そして、マザー基板にＣＳＰ（チップサイズパッケージ）実装を行う際、半導体素子２の表面に封止樹脂１１が付着していると、実装機の吸着エラーが発生し、実装を行う上で大きな問題となる。
【００５４】
また、図１４に示すように、隣接した半導体素子２の距離Ｌが長いと、さらにシート材３が回路基板１の面に密着される。このため、上述と同様の現象が生じてしまう。
【００５５】
そこで、このような現象の発生を抑制するため、図１５に示すように、シート材３が回路基板１の面と接しないような硬度と厚みと引張弾性係数とを有し、かつ半導体素子２間の距離Ｌがあまり大きくならないようにする。すると、シート材３と回路基板１との間に発生したギャップｄの影響によりＡおよびＢ方向にリークパスができて、シート材３はその一部が回路基板１に接しなくなる。このため、半導体素子２の表面に付着した封止樹脂１１の影響を最小限に抑制することができ、品質向上を図ることができる。
【００５６】
もちろん、シート材３は、図１６に示されているように、一部が回路基板１に接していても、一部（もちろん、半導体素子２に触れない部分の内の一部）が回路基板１に接していなければよい。
【００５７】
なお、空気圧を供給するタイミングを調節して、加圧が行われる少なくとも直前には、シート材３が半導体素子２および／または封止樹脂１１に接しないようにすることもできる。
【００５８】
また、下チャンバー９に構成された熱源１０は回路基板１の予備加熱と封止樹脂１１の注入性を高めるための加熱を行うものであり、排気口Ａはシート材３を吸着させるものであり、排気口Ｂはシート材３の上方と下方に差圧を生じさせるためのものであり、シール用弾性体１２はシート材３の上方と下方とでのリークを防ぐシール材である。断熱板１３は熱遮蔽するため断熱材であり、高さ規制用ネジ１４は熱源７と半導体素子２との高さを調整するものである。
【００５９】
また、シート材３は、例えば、０．０１ｍｍ〜３ｍｍの厚みで構成されるシリコン、ブナーＳなどのゴムシート材や、０．０１ｍｍ〜１ｍｍの厚みで構成されるポリイミド、フッ素樹脂、ポリフェニレンサルファイド、ポリプロピレン、ポリエーテル、ポリカーボネート、クロルスルホン化ポリエチレンなどの樹脂シート材や、０．０１ｍｍ〜０．５ｍｍの厚みで構成される、アルミニウム、銅、ステンレスなどの金属シート材である。また、そのシート材３は輻射熱の吸収性の良い材料を用いてもよい。
【００６０】
また、シート材３は、上述したシリコン、ブナーＳなどのゴムシート材や、ポリイミド、フッ素樹脂、ポリフェニレンサルファイド、ポリプロピレン、ポリエーテル、ポリカーボネート、クロルスルホン化ポリエチレンなどの樹脂シート材や、アルミニウム、銅、ステンレスなどの金属シート材の複合材で構成されたシートであってもよい。
【００６１】
また、シート材３の半導体素子２と接する側の面に離型処理を施すことにより、封止樹脂１１の付着が抑制でき、たとえ封止樹脂１１が付着してもその洗浄が簡略化されるため、作業効率が改善される。
【００６２】
また、シート材３の半導体素子２と接しない側に熱吸収を高めるための着色処理を施すことにより、早い熱吸収性が得られ、封止樹脂１１の短時間熱硬化ができる。
【００６３】
また、シート材３に着色添加物を加えておくことにより、上述と同様の効果が得られる。
【００６４】
また、ゴムシート材、樹脂シート材、金属シート材等で構成された複合体（例えば、シリコンゴムシート材と金属シート材の組み合わせ）に上述した離型処理と着色処理を施すことにより、弾性体のシリコンゴムでシート材３の半導体素子２との接触によるダメージの抑制と封止樹脂１１のシート材３への付着防止を行い、熱伝達に優れた金属シート材でシート材３の熱吸収性を向上させることができる。
【００６５】
また、複数個の凹形状の溝を構成した吸着機構を用いて、シート材３の外側から順次シート材３を半導体素子２に吸着させることにより、シート材３のたるみが矯正され、安定した架張を得ることができる。
【００６６】
より具体的には、図１７に示されているように、（１）はじめに吸着機構４′における外側に形成された溝４ａを利用してシート材３を吸着し、（２）つぎに吸着機構４′における内側に形成された溝４ｂを利用してシート材３を吸着することで、シート材３の外側から内側の順にシート材３の周辺を固定するとともに、張力を発生させてシート材３の弛みをとってもよい。なお、溝４ａ〜４ｂの四隅が角丸に形成されていることにより、シート材３の吸着が不要な皺の発生をともなうことなく行われる。
【００６７】
さらに、前述のシート材３の架張は、真空吸着以外の手法で行ってもよい。例えば、シート材３を矢印Ｘの方向に供給する供給リール３ａとそれを巻き取る巻き取りリール３ｂとをモーター駆動し、ある一定の架張で制御しても構わない。さらに、供給リール３ａ側と巻き取りリール３ｂ側の周辺にテンションゲージなどを設け、その出力値を読み取り制御することにより、シート材３に対して安定した架張を与えることも可能である。
【００６８】
また、排気口Ｂを介して下チャンバー９を減圧状態にすることにより、下チャンバー９の上面に配置したシート材３が吸着される。この時、回路基板１に搭載された半導体素子２の裏面もシート材３の吸着効果により押圧が作用するため、前述の空気圧による加圧方式に対して負圧方式でも同じように加圧加熱硬化することができる。
【００６９】
また、シート材３を基準に例えば、シート材３の上面側に１気圧の空気圧を、下面側に減圧によるマイナス１気圧の負圧を供給させることにより、半導体素子２の裏面はプラス１気圧とマイナス１気圧でトータル２気圧の相乗効果を得ることができるため、半導体素子２への押圧力が、空気圧だけでは不足する場合に有効な手段である。
【００７０】
なお、上述した実施の形態では、本発明の半導体実装体の製造装置の、配置手段の一例として吸着機構４、昇降機構５及び上チャンバー６を、加圧手段の一例として加圧口８（気体供給手段の一例）及び排気口Ｂ（気体排除手段の一例）を、固定手段の一例として吸着機構４及び上チャンバー６を、加熱手段の一例として熱源７を、それぞれ用いた。
【００７１】
また、弛み除去手段の一例として吸着機構４（吸着機構４′）を用いた。
【００７２】
また、上述した実施の形態における熱源７としては、カートリッジヒーター、セラミックヒーター、シーズヒーター、ハロゲンランプ、赤外線若しくは高周波を用いたヒーターの何れを用いることもできる。
【００７３】
（第２の実施の形態）
次に、本第２の実施の形態における半導体実装体の製造装置の構成について図面を参照して説明する。なお、第２の実施の形態と第１の実施の形態の半導体実装体の製造装置は共通点が多いので、第２の実施の形態では、相違点のみを説明する。
【００７４】
図３は、シート材３を半導体素子２の上面に配置する前に、半導体素子２の近傍に配置される支持枠Ａの全体構成を示す斜視図であって、その支持枠Ａはシート材３を支持するためのものである。図４は、支持枠Ａが半導体素子２の近傍に配置された後に各半導体素子２の上面にシート材３を配置し、そのシート材３で各半導体素子２を加圧する状態を示す図である。
【００７５】
図３および図４に示すように、回路基板１に配置された支持枠Ａの各開口部は、対応する各半導体素子２より大きく、かつ半導体素子２の高さと実質上同等となるように、支持枠Ａの厚み調整が施されている。
【００７６】
このように形成された支持枠Ａを、その支持枠Ａの各開口部が対応する半導体素子２を囲むように回路基板１上に配置した上で、シート材３をかぶせて加圧すると、例えば、支持枠Ａが存在しない場合は、図４の点線部ａに示すように、シート材３は半導体素子２を押さえ込もうとする力が作用するため、無理なテンションが半導体素子２に伝わりダメージを与えたり、シート材３を破損する危険性があるが、これに対して、支持枠Ａを取り付けた場合は、半導体素子２に集中した応力が作用するため、より安定した加圧加熱が維持され半導体素子２の接続信頼性を向上することが可能となる。
【００７７】
また、図１２に示すような、実装された多数個の半導体素子２の全体領域より、大きな開口部を有する支持枠Ｂを、図５に示すように、その開口部が全部の半導体素子２を囲むように回路基板１上に配置した場合においても、シート材３のテンションは、支持枠Ｂで緩衝されるため、半導体素子２へのダメージを最小限に抑えた状態で加圧加熱することができる。
【００７８】
（第３の実施の形態）
次に、本第３の実施の形態における半導体実装体の製造装置の加熱構成とその動作について図面を参照して説明する。なお、第３の実施の形態と第１の実施の形態の半導体実装体の製造装置は共通点が多いので、第３の実施の形態では、相違点のみを説明する。
【００７９】
図６は、熱源７の設定温度と封止樹脂１１の昇温速度の相対関係を示した温度プロファイルである。
【００８０】
本加熱硬化方式は、輻射熱を用いているため、熱源７自体の設定温度と昇温速度は必然的に相対関係を有している。例えば、図６に示すように、横軸に封止樹脂１１の昇温速度の時間を、縦軸に封止樹脂１１の温度を表すと、熱源７の設定温度が１７０度である場合、所望の目標到達温度（１５０度〜１６０度）に到達するまでの所要時間は約１２０秒である。なお、熱源７とシート材３との距離を１．０ｍｍとした。
【００８１】
これに対して、熱源７の設定温度が２６０度である場合は、所望の目標到達温度（１５０度〜１６０度）に約２０秒程度で到達する。尚、条件としては、半導体素子２と熱源７との距離は一定でシート材３を介した封止樹脂１１の温度測定である。
【００８２】
このことから、熱源７自体の設定温度を高温（例えば２６０度）に設定してシート材３に近接させ、封止樹脂１１が所望の目標到達温度（１５０度〜１６０度）に到達した後、熱源７の設定温度を保ったままシート材３と熱源７との空間距離を広げ、封止樹脂１１が所望の設定温度を維持するような温度プロファイル制御をすることにより、短時間で封止樹脂１１を昇温させることができるとともに、短時間で封止樹脂１１を硬化させることができ、熱硬化時間を大幅に短縮することができる。
【００８３】
本実施の形態では、熱源７に昇降自在なエアーシリンダー（図示せず）が設けられており、そのシャフトの先端には、ある一定量の傾斜を付けたカムが設けられていて、エアーシリンダーの流量切り換えにより、任意の位置に簡単にカムを動作させることができ、それによりシート材３に対する熱源７の高さを容易に変更することができる構成になっている。
【００８４】
また、上述の熱源７を昇降させるために、電気的制御を有するステッピングモーターやパルスモーターなどを用いても構わない。
【００８５】
なお、上記の熱源７を昇降するための手段は、本発明の半導体実装体の製造装置の距離調節手段に該当し、その距離調節手段の一例として図２に示す高さ規制用ネジ１４も該当する。
【００８６】
（第４の実施の形態）
次に、本第４の実施の形態における半導体実装体の製造方法について図面を参照して説明する。尚、本第４の実施の形態は第１の実施の形態に用いた図面を参考に説明する。
【００８７】
図１は、半導体実装体の製造方法の全体構成を説明するための断面図であり、図２は、その詳細図である。
【００８８】
図１および図２に示すように、回路基板１上にフリップチップ実装にて搭載された複数個の半導体素子２を有する実装体を熱源１０上に配置し、回路基板１と半導体素子２との隙間に封止樹脂１１を配置しておく。そして、図１および図２に示すように、枠状のフレームに凹形状の溝加工が施された吸着機構４にフレキシブルに変形するシート材３を載置した後、排気口Ａを真空に引くことにより、シート材３が半導体素子２に吸着し一定圧に架張を維持することができる。さらに吸着機構４には、複数個の凹形状の溝が設けられているため、シート材３を外側から順次吸着させることにより、シート材３のたるみが矯正され、より安定した架張を得ることができる。
【００８９】
さらに、吸着機構４の下側には、半導体素子２全体より離れた位置にシート材３が架張されるように圧縮バネを内蔵した昇降自在な機能を有する昇降機構５が設けられているため、作業者がシート材３を取り付ける際における、封止樹脂１１の付着やなんらかの半導体素子２に対する不具合を解消することができる。
【００９０】
次に、熱源７を内蔵し一体構造を有した上チャンバー６を下降すると上チャンバー６の自重により、昇降機構５にも追従した動作が伝わるため、吸着機構４に吸着したシート材３は半導体素子２の裏面近傍まで移動される。
【００９１】
この後、上チャンバー６の一部に設けられた加圧口８から、空気もしくは圧縮ガスを上チャンバー６内に供給し、圧力をシート材３に加えることにより、図２に示すように、空気圧はシート材３を介して、半導体素子２に伝達されるため、異なった厚みや形状を有する多数個の半導体素子２を均一な圧力で押圧することができる。
【００９２】
次に、チャンバー６に内蔵された熱源７をシート材３に近づけると、熱源７の輻射熱は、前述と同様にシート材３を介して、半導体素子２に介在させた封止樹脂１１にも伝達されるため、封止樹脂１１を加熱硬化することができる。
【００９３】
このように、半導体素子２に均一な押圧を維持させた状態で、かつ熱源７とシート材３とを非接触にして輻射熱で封止樹脂１１の加圧加熱硬化工程を一括に処理することが実現できるため、生産性および接続信頼性を大幅に向上させることが可能となる。
【００９４】
また、熱源７と半導体素子２の隙間は、輻射熱との温度依存性に左右されるため、熱源７に設けた高さ規制用ネジ１４の微調整により、輻射熱の空間ギャップ調整を簡単に得ることができる。
【００９５】
また、半導体素子２に一定の加圧を与えた状態で封止樹脂１１を加熱硬化させるために用いるシート材３は、例えば、０．０１ｍｍ〜３ｍｍの厚みで構成されるシリコン、ブナーＳなどのゴムシート材や、０．０１ｍｍ〜１ｍｍの厚みで構成されるポリイミド、フッ素樹脂、ポリフェニレンサルファイド、ポリプロピレン、ポリエーテル、ポリカーボネート、クロルスルホン化ポリエチレンなどの樹脂シート材や、０．０１ｍｍ〜０．５ｍｍの厚みで構成される、アルミニウム、銅、ステンレスなどの金属シート材を有するシートである。
【００９６】
また、シート材３の半導体素子２と接する側の面に離型処理を施しておくことにより、封止樹脂１１の付着が抑制でき、たとえ封止樹脂１１が付着してもその洗浄が簡略化されるため、作業効率が改善される。
【００９７】
また、シート材３の半導体素子２と接しない側の面に熱吸収を高めるための着色処理を施すことにより、早い熱吸収性が得られ、封止樹脂１１の短時間熱硬化ができる。
【００９８】
また、シート材３に着色添加物を加え場合においても、上述と同様の効果が得られる。
【００９９】
また、シート材３は、ゴムシート材、樹脂シート材、金属シート材等の複合体に上述した離型処理と着色処理を施すことにより後述のような効果が得られる。例えば、シリコンゴムシート材と金属シート材を組み合わせることにより、弾性体のシリコンゴムで半導体素子２と接触する際のダメージが抑制され、かつ封止樹脂１１の付着防止を行うことができる。さらに、弾性体の半導体素子２と接しない側の面に高剛性で熱伝達に優れた金属シート材を形成しておくと、早く熱を吸収することができる。さらに、金属シート材に押圧を加えた場合、半導体素子２の形状が球状であれば特に問題はないが、正方形もしくは長方形を有しているとコーナーのエッジ部の応力によって、シート材に痕跡が生じるが、シート材３を金属シート材とシリコンゴムの複合体で構成しておくと、シリコンゴムによって痕跡が吸収されるため、シート自体のリサイクルが可能となり、材料コストを大幅に削減することができる。
【０１００】
また、図４に示すように、回路基板１に搭載された複数個の各半導体素子２に対応する複数個の開口部を有し、かつ半導体素子２の高さと実質上同等の厚み調整が施された支持枠Ａを、その支持枠Ａの各開口部が対応する半導体素子２を囲むように配置すると、シート材３を押さえ込もうとする応力が減少し、無理なテンションが半導体素子２に作用しないため、安定した接続信頼性を得ることができる。
【０１０１】
また、図１２に示すような、実装された多数個の半導体素子２の全体領域より、大きな開口部を有する支持枠Ｂを、図５に示すように、その開口部が全部の半導体素子２を囲むように回路基板１上に配置した場合においても、シート材３のテンションは、支持枠Ｂで緩衝されるため、半導体素子２へのダメージを最小限に抑えることができる。
【０１０２】
また、回路基板１に搭載された複数個の半導体素子２は、少なくとも２種類以上の形状または厚みを有するマルチチップモジュールであっても、等圧の押圧を与えた状態で封止樹脂１１を一括で加圧加熱硬化させることが可能である。
【０１０３】
また、回路基板１上に半導体素子２以外の電子部品が混載している場合においても、上述と同じ効果を得ることができる。
【０１０４】
（第５の実施の形態）
次に、本第５の実施の形態における半導体実装体の製造方法について図面を参照して説明する。
【０１０５】
図７は、半導体実装体の製造方法がＳＢＢ方式（スタッドバンプボンディング）である場合における工程を示す断面図であり、図８は、ペースト状もしくはシート状の封止材を用いて半導体実装体を製造する製造工程を示す断面図であり、図９は、電極パッドにハンダもしくは金メッキのバンプが形成された半導体素子を用いた半導体実装体の製造方法を示す断面図である。
【０１０６】
図７に示すように、半導体素子２の電極パッド１５にバンプ１６を形成する工程と、バンプ１６に導電性接着剤１７を転写する工程と、半導体素子２を回路基板１の端子電極１８にフリップチップ実装する工程と、導電性接着剤１７を乾燥する工程と、半導体素子２と回路基板１との隙間に封止樹脂１１を充填する工程を有するＳＢＢ実装方式に対しても、上述したように半導体素子２の上面に、フレキシブルに変形するシート材３を配置し、半導体素子２の裏面を加圧しながら封止樹脂１１を一括に加熱硬化処理することが可能である。
【０１０７】
また、シート材３を介した加圧効果により、バンプ１６と端子電極１８は確実に接合されるため、２段突起形状を有するバンプ１６全体に導電接着剤１７を均一に管理された量を転写する必要性が解消され、転写量の工程管理が省略できるとともに、導電性接着剤１７の量を抑制することができ、隣接したバンプ１６への導電性接着剤１７の付着が抑えられるため、８０μｍ以下を有する狭ピッチな半導体素子２に対しても、第１の実施の形態等で説明した半導体実装体の製造方法を有効に用いることができる。
【０１０８】
また、図８に示すように、電極パッド１５にバンプを形成する工程と、回路基板１上にペースト状１９の封止材を塗布するかもしくはシート状の封止材を貼り付ける工程を有する半導体実装体の製造方法に対しても、半導体素子２を実装時に封止材を加圧加熱状態で仮硬化させた後、フレキシブルに変形するシート材３で複数数個の半導体素子２の裏面を加圧させながら、封止材を一括で加熱本硬化処理することができるため、実装時間が短縮でき、生産性を向上することができる。
【０１０９】
また、図９に示すように、半導体素子２の電極パッド１５にハンダバンプ２０を形成した工程の後に、シート材３を用いて半導体素子２の裏面を加圧し、ハンダバンプ２０を溶融させることにより、前述と同様の一括処理が可能である。
【０１１０】
また、半導体素子２の電極パッド１５に金メッキバンプを形成した工程の後に、シート材３を用いて半導体素子２の裏面を加圧し、前記バンプを熱圧着することにより、前述と同様の効果を得ることができる。
【０１１１】
【発明の効果】
以上説明したところから明らかなように、本発明は、異なった厚みおよび形状を有する複数の半導体素子を回路基板上に実装する際、それら複数の半導体素子を実質上均一に加圧し半導体実装体を製造することができる半導体実装体の製造方法及び製造装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１及び第４の実施の形態の半導体実装体の製造装置の断面図
【図２】本発明の第１及び第４の実施の形態の半導体実装体の製造方法を説明するための図
【図３】本発明の第２及び第４の実施の形態の支持枠の斜視図
【図４】本発明の第２及び第４の実施の形態の半導体実装体の製造方法を説明するための図
【図５】本発明の第２及び第４の実施の形態の半導体実装体の製造方法を説明するための図
【図６】本発明の第３の実施の形態の半導体実装体の製造装置の熱源の設定温度と昇温速度の相対関係を示した温度プロファイルを示す図
【図７】本発明の第５の実施の形態の、ＳＢＢ方式における半導体実装体の製造方法を説明するための図
【図８】本発明の第５の実施の形態の、ペースト状もしくはシート状の封止材を用いた場合における半導体実装体の製造方法を説明するための図
【図９】本発明の第５の実施の形態の、半導体素子の電極パッドにハンダもしくは金メッキのバンプを形成した場合における半導体実装体の製造方法を説明するための図
【図１０】従来の半導体実装体の製造装置を用いて、半導体素子を回路基板上にフリップチップ実装した構造体の構成とその製造手順を説明するための図
【図１１】従来の半導体実装体の製造装置で半導体実装体を製造する際、弾性体を用いて半導体素子を回路基板上にフリップチップ実装する状態を示す図
【図１２】本発明の第２及び第４の実施の形態の支持枠の斜視図
【図１３】本発明の第１の実施の形態の封止樹脂１１の這い上がり現象の説明図（その１）
【図１４】本発明の第１の実施の形態の封止樹脂１１の這い上がり現象の説明図（その２）
【図１５】本発明の第１の実施の形態のシート材３が回路基板１に接しない状態の説明図（その１）
【図１６】本発明の第１の実施の形態のシート材３が回路基板１に接しない状態の説明図（その２）
【図１７】本発明の第１の実施の形態の溝４ａ〜４ｂを有する吸着機構４′の説明図
【図１８】本発明の第１の実施の形態の供給リール３ａ、巻き取りリール３ｂの説明図
【符号の説明】
１ 回路基板
２ 半導体素子
３ シート材
４ 吸着機構
５ 昇降機構
６ 上チャンバー
７、１０ 熱源
８ 加圧口
９ 下チャンバー
１１ 封止樹脂
１２ シール用弾性体
１３ 断熱板

Claims (24)

  1. 回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造方法であって、
    前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置工程と、
    その配置工程の後に、前記シートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧工程と、
    前記シートを加圧する少なくとも直前に、前記半導体素子に配置された前記シートの周辺を固定する固定工程とを備えた半導体実装体の製造方法。
  2. 前記シートを加圧する前に、前記シートの弛みをとる請求項１に記載の半導体実装体の製造方法。
  3. 前記シートの弛みをとるとは、前記シートの外側から内側の順に前記シートの周辺を固定することである請求項２に記載の半導体実装体の製造方法。
  4. 回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造方法であって、
    前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置工程と、
    その配置工程の後に、前記シートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧工程と、
    前記シートを加圧する際、前記半導体素子が存在しない側から前記シートをヒータで加熱する加熱工程とを備えた半導体実装体の製造方法。
  5. 前記配置されたシートと前記ヒータとの間の距離を調節する請求項４に記載の半導体実装体の製造方法。
  6. 回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造方法であって、
    前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置工程と、
    その配置工程の後に、前記シートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧工程とを備え、
    前記シートは、シリコン又はブナーＳで形成され、０．０１ｍｍ〜３ｍｍの厚みを有するゴムシートである半導体実装体の製造方法。
  7. 回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造方法であって、
    前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置工程と、
    その配置工程の後に、前記シートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧工程とを備え、
    前記シートは、ポリイミド、フッ素樹脂、ポリフェニレンサルファイド、ポリプロピレン、ポリエーテル、ポリカーボネート、若しくはクロルスルホン化ポリエチレン、又はそれらの複合体で形成され、０．０１ｍｍ〜１ｍｍの厚みを有する樹脂シートである半導体実装体の製造方法。
  8. 回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と 前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造方法であって、
    前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置工程と、
    その配置工程の後に、前記シートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧工程とを備え、
    前記シートは、アルミニウム、銅、又はステンレスで形成され、０．０１ｍｍ〜０．５ｍｍの厚みを有する金属シートである半導体実装体の製造方法。
  9. 回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造方法であって、
    前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置工程と、
    その配置工程の後に、前記シートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧工程とを備え、
    前記シートの前記半導体素子と接する側の面には、離型処理が施されている半導体実装体の製造方法。
  10. 回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造方法であって、
    前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置工程と、
    その配置工程の後に、前記シートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧工程とを備え、
    前記シートの前記半導体素子と接しない方の面には、熱吸収を高めるための着色処理が施されている半導体実装体の製造方法。
  11. 回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造方法であって、
    前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置工程と、
    その配置工程の後に、前記シートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧工程とを備え、
    前記シートには、熱吸収を高めるための着色添加物が含まれている半導体実装体の製造方法。
  12. 回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造方法であって、
    前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置工程と、
    その配置工程の後に、前記シートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧工程と、
    前記シートを配置する前に、前記半導体素子の近傍に前記シートを支持するための支持枠を配置する支持枠配置工程とを備えた半導体実装体の製造方法。
  13. 回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板 と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造装置であって、
    前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置手段と、
    前記配置されたシートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧手段と、
    前記シートが加圧される少なくとも直前に、前記半導体素子に配置された前記シートの周辺を固定する固定手段とを備えた半導体実装体の製造装置。
  14. 前記シートを加圧する前に、前記シートの弛みをとる弛み除去手段を備えた請求項１３に記載の半導体実装体の製造装置。
  15. 前記シートの弛みをとるとは、前記シートの外側から内側の順に前記シートの周辺を固定することである請求項１４に記載の半導体実装体の製造装置。
  16. 回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造装置であって、
    前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置手段と、
    前記配置されたシートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧手段と、
    前記シートが加圧される際、前記半導体素子が存在しない側から前記シートを加熱する加熱手段とを備えた半導体実装体の製造装置。
  17. 前記配置されたシートと前記加熱手段との間の距離を調節する距離調節手段を備えた請求項１６に記載の半導体実装体の製造装置。
  18. 回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造装置であって、
    前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置手段と、
    前記配置されたシートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧手段とを備え、
    前記シートは、シリコン又はブナーＳで形成され、０．０１ｍｍ〜３ｍｍの厚みを有するゴムシートである半導体実装体の製造装置。
  19. 回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造装置であって、
    前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置手段と、
    前記配置されたシートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧手段とを備え、
    前記シートは、ポリイミド、フッ素樹脂、ポリフェニレンサルファイド、ポリプロピレン、ポリエーテル、ポリカーボネート、若しくはクロルスルホン化ポリエチレン、又はそれらの複合体で形成され、０．０１ｍｍ〜１ｍｍの厚みを有する樹脂シートである半導体実装体の製造装置。
  20. 回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造装置であって、
    前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形する シートを配置する配置手段と、
    前記配置されたシートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧手段とを備え、
    前記シートは、アルミニウム、銅、又はステンレスで形成され、０．０１ｍｍ〜０．５ｍｍの厚みを有する金属シートである半導体実装体の製造装置。
  21. 回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造装置であって、
    前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置手段と、
    前記配置されたシートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧手段とを備え、
    前記シートの前記半導体素子と接する側の面には、離型処理が施されている半導体実装体の製造装置。
  22. 回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造装置であって、
    前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置手段と、
    前記配置されたシートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧手段とを備え、
    前記シートの前記半導体素子と接しない方の面には、熱吸収を高めるための着色処理が施されている半導体実装体の製造装置。
  23. 回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造装置であって、
    前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置手段と、
    前記配置されたシートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧手段とを備え、
    前記シートには、熱吸収を高めるための着色添加物が含まれている半導体実装体の製造装置。
  24. 回路基板上に１個又は複数個の半導体素子が実装され、前記回路基板と前記半導体素子との隙間に封止樹脂が配置された半導体実装体の製造装置であって、
    前記半導体素子の前記回路基板と対向しない方の面に、形状がフレキシブルに変形するシートを配置する配置手段と、
    前記配置されたシートを基準にして、前記半導体素子が存在しない側の気圧が、前記半導体素子が存在する側の気圧より高くなるように、前記半導体素子が存在しない側と前記半導体素子が存在する側とに気圧差を設け、前記シートで前記半導体素子を加圧する加圧手段と、
    前記シートが配置される前に、前記半導体素子の近傍に前記シートを支持するために配置されるべき支持枠とを備えた半導体実装体の製造装置。
JP2002086616A 2001-08-03 2002-03-26 半導体実装体の製造方法、および半導体実装体の製造装置 Expired - Fee Related JP3896017B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002086616A JP3896017B2 (ja) 2001-08-03 2002-03-26 半導体実装体の製造方法、および半導体実装体の製造装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-236828 2001-08-03
JP2001236828 2001-08-03
JP2002086616A JP3896017B2 (ja) 2001-08-03 2002-03-26 半導体実装体の製造方法、および半導体実装体の製造装置

Publications (2)

Publication Number Publication Date
JP2003115510A JP2003115510A (ja) 2003-04-18
JP3896017B2 true JP3896017B2 (ja) 2007-03-22

Family

ID=26619950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002086616A Expired - Fee Related JP3896017B2 (ja) 2001-08-03 2002-03-26 半導体実装体の製造方法、および半導体実装体の製造装置

Country Status (1)

Country Link
JP (1) JP3896017B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1280196A1 (de) * 2001-07-18 2003-01-29 Abb Research Ltd. Verfahren zum Befestigen von elektronischen Bauelementen auf Substraten
JP4371071B2 (ja) * 2005-03-23 2009-11-25 富士電機デバイステクノロジー株式会社 絶縁膜形成用治具および絶縁膜形成方法
JP4872291B2 (ja) * 2005-09-27 2012-02-08 住友電気工業株式会社 電極接続方法、電極接続装置、および配線板接合体の製造方法
JP5113627B2 (ja) * 2007-06-12 2013-01-09 日本電波工業株式会社 電子部品及びその製造方法
JP5349189B2 (ja) * 2009-07-28 2013-11-20 新光電気工業株式会社 電子部品装置の製造方法及び治具
JP2011228620A (ja) * 2010-03-31 2011-11-10 Sumitomo Bakelite Co Ltd 電子装置の製造方法および電子装置の製造装置
WO2014003107A1 (ja) * 2012-06-29 2014-01-03 東レエンジニアリング株式会社 圧着装置および圧着方法
JP2016129196A (ja) * 2015-01-09 2016-07-14 東京エレクトロン株式会社 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
KR102459563B1 (ko) * 2015-01-09 2022-10-26 도쿄엘렉트론가부시키가이샤 접합 장치, 접합 시스템, 접합 방법, 및 컴퓨터 기억 매체
JP6453081B2 (ja) * 2015-01-09 2019-01-16 東京エレクトロン株式会社 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
TWI636843B (zh) * 2015-01-09 2018-10-01 東京威力科創股份有限公司 接合裝置、接合系統、接合方法及電腦記憶媒體
JP2016129197A (ja) * 2015-01-09 2016-07-14 東京エレクトロン株式会社 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP6415328B2 (ja) * 2015-01-09 2018-10-31 東京エレクトロン株式会社 接合方法、プログラム、コンピュータ記憶媒体、接合装置及び接合システム
JP6819140B2 (ja) * 2015-08-28 2021-01-27 昭和電工マテリアルズ株式会社 緩衝シート用低溶剤型組成物、低溶剤型緩衝シート、電子部品装置の製造方法及び電子部品装置

Also Published As

Publication number Publication date
JP2003115510A (ja) 2003-04-18

Similar Documents

Publication Publication Date Title
JP3896017B2 (ja) 半導体実装体の製造方法、および半導体実装体の製造装置
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
US6613180B2 (en) Method for fabricating semiconductor-mounting body and apparatus for fabricating semiconductor-mounting body
JP2005093838A (ja) 半導体集積回路装置の製造方法
KR102117726B1 (ko) 압착 장치 및 압착 방법
JPH07240435A (ja) 半導体パッケージの製造方法、半導体の実装方法、および半導体実装装置
JP2002110744A (ja) 半導体実装装置、および半導体実装方法
JP5122192B2 (ja) 半導体素子実装装置
JP3791501B2 (ja) 回路基板、半導体装置、半導体製造装置、回路基板の製造方法および半導体装置の製造方法
KR20200051608A (ko) 압착 헤드 및 실장 장치
JP4001341B2 (ja) ボンディング方法およびその装置
JP7604779B2 (ja) 半導体製造装置及び半導体装置の製造方法
JP4036116B2 (ja) 回路基板、半導体装置、半導体製造装置、回路基板の製造方法および半導体装置の製造方法
KR20210052774A (ko) 플립칩 본딩 장치 및 이를 이용한 플립칩 본딩 방법
JP2001015534A (ja) 半導体装置の製造設備と製造方法
JPH10173007A (ja) ベアチップ搭載装置
JP3723761B2 (ja) 電子部品の実装装置
JP4619209B2 (ja) 半導体素子実装方法および半導体素子実装装置
US20060057780A1 (en) Manufacturing apparatus of semiconductor devices, and method of manufacturing semiconductor devices
JP2011187699A (ja) 半導体装置およびその製造方法
JP2008288622A (ja) 半導体集積回路装置の製造方法
JP2001308510A (ja) バンプ部品実装体の製造方法及びその製造装置
JP2003234378A (ja) 半導体装置の製造方法及び半導体実装設備
JP3014989B2 (ja) 電子部品の製造装置
JP4098178B2 (ja) ボンディング装置および半導体装置の実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees