[go: up one dir, main page]

JP4443334B2 - 半導体素子の樹脂封止成形方法 - Google Patents

半導体素子の樹脂封止成形方法 Download PDF

Info

Publication number
JP4443334B2
JP4443334B2 JP2004209391A JP2004209391A JP4443334B2 JP 4443334 B2 JP4443334 B2 JP 4443334B2 JP 2004209391 A JP2004209391 A JP 2004209391A JP 2004209391 A JP2004209391 A JP 2004209391A JP 4443334 B2 JP4443334 B2 JP 4443334B2
Authority
JP
Japan
Prior art keywords
semiconductor element
resin
substrate
release film
molding method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004209391A
Other languages
English (en)
Other versions
JP2006027082A (ja
Inventor
智也 下仲
宗男 三浦
オン スン リー アンドリュー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Towa Corp
Original Assignee
Towa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Towa Corp filed Critical Towa Corp
Priority to JP2004209391A priority Critical patent/JP4443334B2/ja
Priority to TW094123707A priority patent/TWI279867B/zh
Priority to US11/180,717 priority patent/US7439101B2/en
Priority to SG200504487A priority patent/SG119319A1/en
Publication of JP2006027082A publication Critical patent/JP2006027082A/ja
Priority to US12/149,348 priority patent/US20080213947A1/en
Application granted granted Critical
Publication of JP4443334B2 publication Critical patent/JP4443334B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Description

本発明は、基板に装着された半導体素子の一部を離型フィルムにて被覆した状態で樹脂封止することにより、成形された樹脂封止済基板の半導体素子の一部を露出させるようにした半導体素子の樹脂封止成形方法に関するものである。
従来、基板に装着された半導体素子（チップ）を樹脂封止して樹脂成形体（パッケージ）を形成された基板となる樹脂封止済基板を成形する際に、樹脂封止成形用金型を用いてトランスファー成形（樹脂封止成形）することが広く行われている。また、近年において、高密度実装とパッケージの薄型化との要請が強まっており、これに応じてフリップチップ方式による実装が普及している。ここで、ＣＰＵ等のチップにおいては、ヒートシンクを取り付けるために、半導体素子の一部を露出させる必要がある場合がある。また、ＣＣＤセンサ等においては、光を検出するために、或いは、指紋検出用デバイスにおいては、被接触物である指を接触可能にするために、それぞれ半導体素子の一部を露出させる必要がある。そこで、それぞれ半導体素子の一部を露出させて樹脂封止成形する場合には、半導体素子を破損させないようにすること、及び、半導体素子の一部において樹脂漏れによる樹脂ばり（フラッシュ）を形成させないようにすることが必要不可欠となってくる。
このような技術的な課題を解決するために用いる従来の樹脂封止成形方法として、第一に、半導体素子の一部に接触する面に被膜（例えば、エンジニアリングプラスチック）を形成した押圧部材を設けると共に、半導体素子の一部をこの押圧部材にて直接押圧した状態で樹脂封止するものがある（例えば、特許文献１参照。）。また、第二に、半導体素子の一部を被覆する離型フィルム（リリースフィルム）を用いると共に、金型の型面と直接的に半導体素子の一部が接触するのではなく、この離型フィルムを介して半導体素子の一部を被覆した状態で樹脂封止するものがある（例えば、特許文献２参照。）。
特開２００４−１１９４１０号公報（第５頁、図１−図２） 特開２００２−５９４５３号公報（第９頁、図３−図５）
しかしながら、従来の樹脂封止成形方法によれば、次のような問題が考えられる。
第一の方法によれば、半導体素子が受ける機械的な影響が軽減されるように形成された被膜の表面には、どうしても被膜形成条件によって凹凸ができて、この凹凸状態の被膜表面と半導体素子の表面、即ち、鏡面状態で仕上げられた半導体素子の一部を被膜付の押圧部材にて直接押圧したとしても、半導体素子と被膜との間には隙間が生じるので、半導体素子の一部に樹脂漏れによる樹脂ばりが発生すると考えられる。また、半導体素子の基板への実装状態によっては、半導体素子の厚み方向によるばらつき（高さ・傾き）が考えられるので、被膜付の押圧部材で押圧するだけでは、半導体素子のばらつきを十分に吸収して押圧することは困難であると考えられる。さらに、パッケージの薄型化に伴って、基板とパッケージとが剥がれないように、樹脂材料に高密度なものが用いられることもあるので、金型の型面と接触する封止樹脂、この場合では、押圧部材の被膜部分と接触する封止樹脂を離型させることが困難であると考えられる。
第二の方法によれば、第一の方法の問題である金型と封止樹脂とを離型させることについては、離型フィルムを半導体素子の一部に被覆させているので十分な効果が得られると考えられるが、基板に装着される半導体素子が一個でなく複数個の場合であれば、半導体素子の厚み方向によるばらつきの頻度も多くなるので、複数個の半導体素子を嵌装させる金型の型面に被覆された離型フィルムだけで、半導体素子のばらつきを十分に吸収することは困難であると考えられる。
このことからも、従来の第一及び第二の方法において、半導体素子の一部に樹脂漏れによる樹脂ばりを発生させないようにして、半導体素子の一部を露出させるためには、第一の方法では、半導体素子の一部に被膜付の押圧部材を必要以上に半導体素子に押圧させること、第二の方法では、金型の型締め圧力を必要以上にあげて、離型フィルムと半導体素子との間の密着性を向上させることとなるので、半導体素子の厚み方向によるばらつきもあいまって、半導体素子にどうしてもクラック（ひび）やチッピング（欠け）等が発生すると考えられる。
本発明は、前述した課題を効率良く解決するためになされたものであり、半導体素子にクラックやチッピンク等を発生させることなく、且つ、露出させようとする半導体素子の一部に樹脂漏れによる樹脂ばりを発生させることなく、さらには、装着された半導体素子の厚み方向によるばらつきを十分に考慮し、且つ、成形された樹脂封止済基板におけるパッケージ部分と金型の型面とを効率良く離型することのできる半導体素子の樹脂封止成形方法を提供することを目的とする。
そこで、前記した技術的課題を解決するために本発明に係る半導体素子の樹脂封止成形方法は、基板１に装着された半導体素子２の表面における一部６を離型フィルム１７にて被覆した状態で樹脂封止することにより樹脂封止済基板を成形し、該樹脂封止済基板において半導体素子２の表面における一部６を露出させるようにした半導体素子２の樹脂封止成形方法において、離型フィルム１７を半導体素子２の表面における一部６に被覆する際に、半導体素子２の表面において半導体素子２の一部６を囲繞するようにして設けられた突起７に離型フィルム１７を食い込ませることによって、半導体素子２の表面における樹脂ばりの発生を防止することを特徴とする。
また、前記した技術的課題を解決するために本発明に係る半導体素子の樹脂封止成形方法は、上述した樹脂封止成形方法において、離型フィルム１７を軟質部材２７と軟質部材２７より硬い硬質部材２８とで形成する所要複数層の離型フィルム１７を用いると共に、半導体素子２の一部６を離型フィルム１７の軟質部材２７側にて被覆し、さらに、この状態で、突起７を離型フィルム１７の軟質部材２７に食い込ませるようにしたことを特徴とする。
また、前記した技術的課題を解決するために本発明に係る半導体素子の樹脂封止成形方法は、上述した樹脂封止成形方法において、離型フィルム１７を半導体素子２の一部６に被覆する際に、離型フィルム１７を介して半導体素子２の一部６を押圧する弾性を備えた押圧部材２２を設けると共に、離型フィルム１７を介して半導体素子２の一部６を押圧部材２２にて弾性的に押圧するようにしたことを特徴とする。
また、前記した技術的課題を解決するために本発明に係る半導体素子の樹脂封止成形方法は、上述した樹脂封止成形方法において、基板１と半導体素子２とを装着させる弾性を備えた粘着フィルム３を設けると共に、樹脂封止済基板を成形するまでに、基板１と半導体素子２とを粘着フィルム３にて固着するようにしたことを特徴とする。
また、前記した技術的課題を解決するために本発明に係る半導体素子の樹脂封止成形方法は、上述した樹脂封止成形方法において、半導体素子２の表面における一部６を露出することに代えて、半導体素子２の一部６の表面に透明性材料８をさらに装着させた基板１を用いると共に、透明性材料８の表面における一部６を離型フィルム１７にて被覆した状態で樹脂封止することにより、成形された樹脂封止済基板の透明性材料８の表面における一部６を露出させるようにしており、透明性材料８の表面において透明性材料８の一部６を囲繞するようにして設けられた突起に離型フィルム１７を食い込ませることによって、透明性材料８の表面における樹脂ばりの発生を防止することを特徴とする。
本発明によれば、半導体素子２の表面において半導体素子２の一部６を囲繞するようにして設けられた突起７に、離型フィルム１７を食い込ませる。このことにより、半導体素子２の表面における樹脂ばりの発生を防止することができる。また、透明性材料８の表面において透明性材料８の一部６を囲繞するようにして設けられた突起に、離型フィルム１７を食い込ませる。このことにより、透明性材料８の表面における樹脂ばりの発生を防止することができる。これらのことにより、本発明は、基板１に装着された半導体素子２の一部６を離型フィルム１７にて被覆した状態で樹脂封止することにより、半導体素子２の一部６（或いは、透明性材料８の一部）を露出して成形された樹脂封止済基板（製品）の品質レベルを格段に向上させることができる、半導体素子２の樹脂封止成形方法を提供すると云う優れた効果を奏するものである。
本発明に係る半導体素子の樹脂封止成形方法について、図例を用いて説明する。
図１（１）から図１（３）は、半導体素子の一部（或いは、透明性材料の一部）を露出して成形された各樹脂封止済基板（製品）の断面図をそれぞれ示す。図１（４）は、本発明に係る樹脂封止成形方法を実施するために用いる樹脂封止成形用金型の断面図を示す。図２及び図３は、図１（４）に対応する金型の断面図であって、図１（１）に対応する基板を樹脂封止成形する実施方法を段階的に示す。
本実施例で用いる半導体素子を装着した基板を使用して、半導体素子の一部（或いは、透明性材料の一部）を露出して各樹脂封止済基板（製品）が成形される。そして、半導体素子の一部（或いは、透明性材料の一部）を露出して成形された各樹脂封止済基板（製品）は、図１（１）から図１（３）に示すように、次の構成要素を有する。まず、基板１（リードフレームを含む）上に装着された半導体素子２（チップ）と、該半導体素子２と基板１とを装着し且つ固着するための弾性を備えた粘着フィルム３とである（図１（１）及び図１（３）参照）。また、該基板１と半導体素子２とを電気的に接続するためのワイヤ４（図１（１）及び図１（３）参照）、又は、フリップチップ方式のバンプ５である（図１（２）参照）。
これに加えて、図１（１）及び図１（２）に示されているように、半導体素子２の一部６を囲繞するように、樹脂ばり防止用の突起７（例えば、金パターン）が設けられる。この突起７を使用することによって、半導体素子２の一部６を露出させることができる。また、図１（３）に示すように、半導体素子２の一部６を露出することに代えて、半導体素子２の一部６の表面に装着された透明性材料８（例えば、ガラス系材料、プラスチック系料等）の表面に樹脂ばり防止用の突起（図示なし）を設け、その突起を使用することによって、透明性材料８の一部６を露出させることもできる。さらに、加熱溶融化された高密度な樹脂材料を含む樹脂材料（溶融樹脂９）によって半導体素子２を封止成形して該溶融樹脂９が硬化するための所要時間が少なくとも経過した後に、基板１上に硬化した樹脂成形体１０（硬化樹脂１１）が形成される。また、樹脂成形体１０の外周囲においては、樹脂封止成形されない基板外周部１２が設けられている。そして、樹脂封止済基板において樹脂成形体１０が形成された面と対向する面は、非装着面１３になっている。
また、本実施例において、図を明解にするために、一枚の基板１に対して一個の半導体素子２を装着した基板１、及び、この一枚の基板１に対して後述する一組の金型１４（上型１５・下型１６）の金型構造を用いて樹脂封止成形するように説明しているが、例えば、一組の金型１４に二枚以上の基板１を供給セットすること、或いは、一枚の基板１に二個以上の半導体素子２を装着する基板１であってもよい。さらに、半導体素子２を厚み方向に所要複数個積み重ねたスタック型の半導体素子２を装着した基板１にて採用することも可能である。
つまり、図１（１）に示す樹脂封止済基板によれば、半導体チップ２の一部６を囲繞するように、突起７が設けられている。これにより、半導体チップ２の一部６に樹脂漏れによる樹脂ばりが発生しないようにすることができる。さらに、半導体素子２の厚み方向によるばらつき（高さ・傾き）を考慮して、半導体素子２のクラック（ひび）やチッピング（欠け）等が発生しないように、粘着フィルム３が有する弾性を利用してクッション性のある状態で、各樹脂封止済基板を成形することができる。この粘着フィルム３を使用して、図３（１）に示す金型１４の型締め状態で、溶融樹脂９が硬化して硬化樹脂１１を形成するまでに、基板１と半導体素子２とを粘着フィルム３にて固着することができる。
なお、突起７については、図１（３）に示す透明性材料８の一部６の表面において、突起７を装着することができる。これにより、透明性材料８の一部６に樹脂漏れによる樹脂ばりが発生しないようにすることができる。また、突起７の断面形状は、四角形となっているが、例えば、三角形のような任意の多角形或いは円形の形状にしてもよい。及び／又は、突起７を半導体素子２の一部６に囲繞するのを一重でなく二重以上にすることも可能である。
ここで、本発明に係る半導体素子２の樹脂封止成形方法を実施するために用いる樹脂封止成形用金型１４とは、図１（４）に示すように、少なくとも、上型１５と該上型１５に相対向配置した下型１６との構成を備えた樹脂封止成形用金型１４、及び、半導体素子２の一部６に被覆して張設する離型フィルム１７にて構成すると共に、上型１５と下型１６とが型開きした状態を示す。そして、この金型１４及び離型フィルム１７を用いて、樹脂封止成形する基板１とは、図１（１）に示す硬化した樹脂成形体１０（パッケージ）を樹脂封止する前の基板１を、図１（４）の上型１５と下型１６との間に供給した状態を示す。
また、上型１５と下型１６とには、固定された上型１５に形成された上型面１８と、図の垂直方向に上下動する下型１６に形成された下型面１９とで構成すると共に、上型面１８には、少なくとも半導体素子２を嵌装し且つ図の奥・手前方向に形成した樹脂通路（図示なし）に連通するキャビティ２０と、下型面１９には、封止前の基板１や樹脂封止済基板を所定位置に供給セットする基板セット部２１とで構成する。
これに加えて、上型１５には、離型フィルム１７を介して突起７を含む半導体素子２の一部６を押圧し、且つ、上型面１９側より嵌装自在に且つ弾性を備えた押圧部材２２と、該押圧部材２２に付設し且つ半導体素子２の押さえ代を調整可能なスペーサ２３と、該キャビティ２０の形成面を含む上型面１９に離型フィルム１７を吸引する吸引孔２４と、該吸引孔２４の内周囲に形成された吸引圧送孔２５とは、キャビティ２０の外周囲にそれぞれ形成された溝２６を備えていると共に、離型フィルム１７を吸引して被覆すること或いは離型フィルム１７を圧送して伸張することができるように構成される。
つまり、離型フィルム１７を、主に、キャビティ２０の形成面にフィルム皺を発生させることがないように、吸引孔２４、溝２６付の吸引圧送孔２５、さらには、金型１４の加熱状態を利用することにより、効率良くキャビティ２０の形成面に離型フィルム１７を伸張して装着固定することができるように構成される。
離型フィルム１７の特徴としては、図１（４）に示すように、軟質部材２７と該軟質部材２７より硬い硬質部材２８とで形成する所要複数層（図例では二層）にて構成されると共に、半導体素子２の一部６を離型フィルム１７に被覆し、さらに、この状態で、突起７を離型フィルム１７の軟質部材２７に食い込ませることができるように構成される（図３（１）参照。）。この所要複数層の離型フィルム１７に換えて、離型フィルム１７の材質・硬さ等の特性の異なる所要複数枚を重ね合わせた離型フィルム１７を採用してもよい。
押圧部材２２の特徴としては、弾性を備えていると共に、半導体素子２の一部６に被覆する際に、この場合、図３（１）に示す金型１４の型締め状態で、半導体素子２の一部６を押圧部材２２にて弾性的に押圧することができるように構成されると共に、金型１４の高温状態に耐えうる耐熱性を有し、且つ、図１（４）に示す金型１４の型開き時には、押圧部材２２が元の状態に復元することができる復元性（クッション性）を有する弾性部材２２を採用している。つまり、従来のような押圧部材に形成した被膜のみに弾性を持たせるのではなく、押圧部材２２自体に弾性を備えたもの、樹脂系材料（例えば、エンジニアリングプラスチック、シリコンラバー等）、或いは、ゴム系材料を採用していることである。
このことからも、半導体素子２の一部６を露出するのに換えて透明性材料８の一部６を露出する場合であれば、半導体素子２より透明性材料８は強度が弱く、且つ、透明性材料８の垂直方向のばらつきを発生させ、さらには、一枚の基板１上に透明性材料８を大量に装着されると垂直方向のばらつきをより一層発生させることになるが、本発明の特徴部分である、主に、弾性を備えた粘着フィルム３、樹脂ばり防止用の突起７、所要複数層の軟質２７・硬質部材２８によって形成された離型フィルム１７、弾性を備えた弾性部材２２を、それぞれ取捨選択して組み合わせて樹脂封止成形することにより、半導体素子２（或いは、透明性材料８）にクラックやチッピンク等を発生させることなく、且つ、露出させようとする透明性材料８の一部６に樹脂漏れによる樹脂ばりを発生させることなく、さらには、装着された半導体素子２及び透明性材料８の厚み方向によるばらつきを十分に考慮し、且つ、成形された樹脂封止済基板における樹脂成形体１０（パッケージ）と金型１４の型面とを効率良く離型することができるように構成される。
なお、本実施例において、金型１４は、二型構造にて図示しているが、三型以上の所要複数型の金型構造にて実施してもよい。また、半導体素子２が装着された面の側に離型フィルム１７を張設しているが、さらに基板１の非装着面１３の側にも別の離型フィルム１７を張設して非装着面１３を被覆するように実施してもよい。この場合、別の離型フィルム１７における非装着面１３の側には粘着層を有する離型フィルム１７を採用して実施してもよい。また、本実施例においては、トランスファー成形にて説明しているが、トランスファーレス成形、即ち、基板浸漬成形（或いは、基板圧縮成形）にて対応することも可能である。また、金型１４及び離型フィルム１７の構成要素も含めて、半導体素子２の側を上向きにせずに下向きにした基板１を、上下反対向けにした構成にて樹脂封止成形することも可能である。
ここで、本発明に係る半導体素子２の樹脂封止成形方法について、図１（４）、図２、及び、図３を用いて、以下に段階的に説明する。なお、図２（１）から図２（３）に示すように、離型フィルム１７を、主に、キャビティ２０の形成面にフィルム皺なく伸張して装着固定する実施方法を段階的に説明するので、図２（２）及び図２（３）には下型１６部分を省略して説明することとする。
まず、図１（４）に示すように、金型１４（上型１５・下型１６）が型開きした状態で、上型面１８側と半導体素子２の一部６側との間に離型フィルム１７を張設すると共に、離型フィルム１７の軟質部材２７側と下型面２０側との間の所定位置となる基板セット部２１の直上部に、封止前の基板１を供給する。
次に、図２（１）に示すように、下型１６では、基板セット部２１に封止前の基板１が供給セットされる。この基板１の供給セット状態は、図２（２）及び図２（３）も同様の状態となる。一方の上型１５では、張設した離型フィルム１７を上動させて離型フィルム１７の硬質部材２８側が上型面１８に被覆されるのと略同時に、吸引孔２４にて離型フィルム１７を吸引して上型面１８に装着固定する。好ましくは、この状態までに金型１４全体が加熱溶融化するのに必要な所定温度近傍まで加熱する。
次に、図２（２）に示すように、吸引孔２４にて離型フィルム１７を吸引保持した状態で、吸引孔２４の内周囲に形成された溝２６付の吸引圧送孔２５より、離型フィルム１７の硬質部材２８側に向けて圧送すると共に、離型フィルム１７は、金型１４の加熱状態もあいまって、下向きに丸く膨らんだ状態で伸張される。
次に、図２（３）に示すように、吸引孔２４にて離型フィルム１７を吸引保持した状態で、吸引孔２４の内部にある伸張された離型フィルム１７を、各吸引圧送孔２５にて圧送作用を停止した後、吸引作用を機能させて、略同時的に或いは段階的に、上型面１８及びキャビティ２０の形成面にフィルム皺なく伸張して装着固定する。主に、キャビティ２０の形成面に、より一層フィルム皺を発生させないように、溝２６内に離型フィルム１７を吸引して嵌入するようにしている。つまり、伸張した離型フィルム１７を溝２６内に嵌入することにより、フィルム皺を効率良く防止する。
次に、図３（１）に示すように、図２（３）に示す離型フィルム１７を上型面１８に伸張して装着固定した状態で、下型１６を上動して基板外周部１２が離型フィルム１７の軟質部材２７に圧接する状態、即ち、金型１４の型締め状態を示す。この状態までに、金型１４全体が加熱溶融化するのに必要な所定温度まで加熱すると共に、キャビティ２０に樹脂通路を介して加熱溶融化した樹脂材料（溶融樹脂９）を注入充填する、即ち、トランスファー成形を実施する。ここで、半導体素子２の一部６に囲繞するように設けられた突起７が、離型フィルム１７の軟質部材２７に食い込む。また、弾性を備えた押圧部材２２は、離型フィルム１７を介して、弾性的に半導体素子２の一部６及び突起７を押圧することになる。これに加えて、弾性を備えた粘着フィルム３が半導体素子２と基板１との間で弾性体として機能する。
なお、本実施例において、図３（１）に示す金型１４の型締め時に、離型フィルム１７を介して上型面１８と下型面１９とは圧接していないが、基板セット部２１における図の垂直方向の深さと基板１の厚み方向とを略同等或いはそれよりも深く形成することにより、離型フィルム１７を介して上型面１８と下型面１９とを圧接するように型締めすることも可能である。また、基板セット部２１を形成せずに、基板１の厚み方向に調整可能な基板厚み調整手段（図示なし）を下型１６の所定位置に嵌装することも可能である。
次に、図示していないが、図３（１）に示す金型１４の型締めした状態で、半導体素子２を溶融樹脂９にて封止成形（注入充填）して該溶融樹脂９が硬化するための所要時間経過後に、基板１上に硬化した樹脂成形体１０（硬化樹脂１１）を形成することになる、即ち、樹脂封止済基板を完成させる（図１（１）参照）。
次に、樹脂封止済基板を完成後に、図３（２）に示すように、上型１５に樹脂封止済基板を供給セットした状態で、下型１６が下動して、図１（４）に示す金型１４の型開き状態に戻ると共に、成形された樹脂封止済基板における樹脂成形体１０と金型１４の型面とが離型フィルム１７を介して効率良く離型することになる。このとき、離型フィルム１７を吸引孔２４、吸引圧送孔２５より吸引作用を停止すると略同時に、離型フィルム１７は下動して上型面１８及びキャビティ２０の形成面より離れて略水平状態に離型フィルム１７は張設される。
このような一連の樹脂封止成形を経て、封止前の基板１を樹脂封止済基板に樹脂封止成形することができる。当然のことながら、この一連の樹脂封止成形を連続的、或いは、断続的に、稼動・停止させることを、適宜に変更して実施できる。
なお、本実施例においては、図１（１）に示す樹脂封止済基板を成形する一連の樹脂封止成形しか説明していないが、図１（２）に示すフリップチップ方式の樹脂封止済基板も同様に、一連の樹脂封止成形にて実施できる。また、図１（３）に示す透明性材料８をさらに装着した樹脂封止済基板も、半導体素子２の一部６を露出するのに換えて、透明性材料８の一部６を露出させるように、一連の樹脂封止成形にて適宜に変更して実施できる。
以上のことからも、基板１に装着された半導体素子２の一部６（或いは、透明性材料８の一部６）を離型フィルム１７にて被覆した状態で樹脂封止することにより、成形された樹脂封止済基板の半導体素子２の一部６を露出させるようにした半導体素子２の樹脂封止成形方法によれば、従来の課題を効率良く解決すると共に、半導体素子２にクラックやチッピンク等を発生させることなく、且つ、露出させようとする半導体素子２の一部６に樹脂漏れによる樹脂ばりを発生させることなく、さらには、装着された半導体素子２の厚み方向によるばらつきを十分に考慮し、且つ、成形された樹脂封止済基板における樹脂成形体１０部分と金型１４の型面とを効率良く離型することができる。
図１（１）から図１（３）は、半導体素子の一部（或いは、透明性材料の一部）を露出して成形された各樹脂封止済基板（製品）の断面図をそれぞれ示す。図１（４）は、本発明に係る樹脂封止成形方法を実施するために用いる樹脂封止成形用金型の断面図を示す。図２及び図３は、図１（４）に対応する金型の断面図であって、図１（１）に対応する封止前の基板を樹脂封止成形する実施方法を段階的に示す。 図２（１）・（２）・（３）は、図１（４）に対応する金型の断面図であって、図１（１）に対応する封止前の基板を供給セットした状態で、上型の型面に離型フィルムを段階的に装着固定する状態を示す。 図３（１）・（２）は、図１（４）に対応する金型の断面図であって、金型が型締めして半導体素子を溶融樹脂にて樹脂封止成形する状態、及び、金型が型開きして半導体素子の一部を露出した樹脂封止済基板を離型する状態を示す。
１ 基板
２ 半導体素子
３ 粘着フィルム
４ ワイヤ
５ バンプ
６ 一部
７ 突起
８ 透明性材料
９ 溶融樹脂
１０ 樹脂成形体
１１ 硬化樹脂
１２ 基板外周部
１３ 非装着面
１４ 金型
１５ 上型
１６ 下型
１７ 離型フィルム
１８ 上型面
１９ 下型面
２０ キャビティ
２１ 基板セット部
２２ 押圧部材
２３ スペーサ
２４ 吸引孔
２５ 吸引圧送孔
２６ 溝
２７ 軟質部材
２８ 硬質部材

Claims (5)

  1. 基板に装着された半導体素子の表面における一部を離型フィルムにて被覆した状態で樹脂封止することにより樹脂封止済基板を成形し、該樹脂封止済基板において前記半導体素子の表面における前記一部を露出させるようにした半導体素子の樹脂封止成形方法において、
    前記離型フィルムを前記半導体素子の表面における前記一部に被覆する際に、前記半導体素子の表面において前記半導体素子の前記一部を囲繞するようにして設けられた突起に前記離型フィルムを食い込ませることによって、前記半導体素子の表面における樹脂ばりの発生を防止することを特徴とする半導体素子の樹脂封止成形方法。
  2. 請求項１に記載の半導体素子の樹脂封止成形方法において、
    前記離型フィルムを軟質部材と前記軟質部材より硬い硬質部材とで形成する所要複数層の離型フィルムを用いると共に、前記半導体素子の前記一部を前記離型フィルムの前記軟質部材側にて被覆し、さらに、この状態で、前記突起を前記離型フィルムの前記軟質部材に食い込ませるようにしたことを特徴とする半導体素子の樹脂封止成形方法。
  3. 請求項１又は請求項２に記載の半導体素子の樹脂封止成形方法において、
    前記離型フィルムを前記半導体素子の前記一部に被覆する際に、前記離型フィルムを介して前記半導体素子の前記一部を押圧する弾性を備えた押圧部材を設けると共に、前記離型フィルムを介して前記半導体素子の前記一部を前記押圧部材にて弾性的に押圧するようにしたことを特徴とする半導体素子の樹脂封止成形方法。
  4. 請求項１から請求項３のいずれかに記載の半導体素子の樹脂封止成形方法において、
    前記基板と前記半導体素子とを装着させる弾性を備えた粘着フィルムを設けると共に、前記樹脂封止済基板を成形するまでに、前記基板と前記半導体素子とを前記粘着フィルムにて固着するようにしたことを特徴とする半導体素子の樹脂封止成形方法。
  5. 請求項１から請求項４のいずれかに記載の半導体素子の樹脂封止成形方法において、
    前記半導体素子の表面における前記一部を露出することに代えて、前記半導体素子の前記一部の表面に透明性材料をさらに装着させた基板を用いると共に、前記透明性材料の表面における一部を前記離型フィルムにて被覆した状態で樹脂封止することにより、成形された樹脂封止済基板の前記透明性材料の表面における前記一部を露出させるようにしており、
    前記透明性材料の表面において前記透明性材料の前記一部を囲繞するようにして設けられた突起に前記離型フィルムを食い込ませることによって、前記透明性材料の表面における樹脂ばりの発生を防止することを特徴とする半導体素子の樹脂封止成形方法。
JP2004209391A 2004-07-16 2004-07-16 半導体素子の樹脂封止成形方法 Expired - Lifetime JP4443334B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004209391A JP4443334B2 (ja) 2004-07-16 2004-07-16 半導体素子の樹脂封止成形方法
TW094123707A TWI279867B (en) 2004-07-16 2005-07-13 Resin encapsulation molding method for semiconductor device
US11/180,717 US7439101B2 (en) 2004-07-16 2005-07-14 Resin encapsulation molding method for semiconductor device
SG200504487A SG119319A1 (en) 2004-07-16 2005-07-15 Resin encapsulation molding method for semiconductor device
US12/149,348 US20080213947A1 (en) 2004-07-16 2008-04-30 Resin encapsulation molding method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004209391A JP4443334B2 (ja) 2004-07-16 2004-07-16 半導体素子の樹脂封止成形方法

Publications (2)

Publication Number Publication Date
JP2006027082A JP2006027082A (ja) 2006-02-02
JP4443334B2 true JP4443334B2 (ja) 2010-03-31

Family

ID=35599989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004209391A Expired - Lifetime JP4443334B2 (ja) 2004-07-16 2004-07-16 半導体素子の樹脂封止成形方法

Country Status (4)

Country Link
US (2) US7439101B2 (ja)
JP (1) JP4443334B2 (ja)
SG (1) SG119319A1 (ja)
TW (1) TWI279867B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066696A (ja) * 2006-08-10 2008-03-21 Denso Corp 半導体製造装置および半導体製造方法
DE102007017855A1 (de) 2007-04-16 2008-10-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
US7985628B2 (en) * 2007-12-12 2011-07-26 Stats Chippac Ltd. Integrated circuit package system with interconnect lock
US8084849B2 (en) * 2007-12-12 2011-12-27 Stats Chippac Ltd. Integrated circuit package system with offset stacking
US8536692B2 (en) 2007-12-12 2013-09-17 Stats Chippac Ltd. Mountable integrated circuit package system with mountable integrated circuit die
US7781261B2 (en) * 2007-12-12 2010-08-24 Stats Chippac Ltd. Integrated circuit package system with offset stacking and anti-flash structure
US20090243069A1 (en) * 2008-03-26 2009-10-01 Zigmund Ramirez Camacho Integrated circuit package system with redistribution
JP4837708B2 (ja) * 2008-07-09 2011-12-14 シャープ株式会社 電子部品およびその製造方法、並びに、電子部品を備えた電子装置
US9293385B2 (en) 2008-07-30 2016-03-22 Stats Chippac Ltd. RDL patterning with package on package system
EP2192825A1 (en) * 2008-11-26 2010-06-02 Osram Gesellschaft mit Beschränkter Haftung An injection tool for encapsulating electronic circuits with light sources, and related encapsulation process
JP5672652B2 (ja) * 2009-03-17 2015-02-18 凸版印刷株式会社 半導体素子用基板の製造方法および半導体装置
NO20093601A1 (no) 2009-12-29 2011-06-30 Idex Asa Overflatesensor
US8927391B2 (en) 2011-05-27 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package process for applying molding compound
US9287245B2 (en) 2012-11-07 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Contoured package-on-package joint
US9455160B2 (en) 2013-01-14 2016-09-27 Infineon Technologies Ag Method for fabricating a semiconductor chip panel
NL2011512C2 (en) * 2013-09-26 2015-03-30 Besi Netherlands B V Method for moulding and surface processing electronic components and electronic component produced with this method.
KR102335853B1 (ko) * 2014-01-14 2021-12-07 아피쿠 야마다 가부시키가이샤 수지 몰드 금형 및 수지 몰드 방법
TWI567834B (zh) * 2014-06-13 2017-01-21 新東亞微電子股份有限公司 指紋辨識晶片封裝模組的製造方法
JP6231459B2 (ja) * 2014-10-29 2017-11-15 アオイ電子株式会社 半導体デバイスの製造方法
CN106354290B (zh) * 2015-07-20 2021-10-26 安徽精卓光显技术有限责任公司 触摸屏用光学胶层的制作方法及触摸屏的制作方法
JP6430342B2 (ja) * 2015-08-11 2018-11-28 Ｔｏｗａ株式会社 樹脂成形装置及び樹脂成形方法並びに成形型
CN105965777A (zh) * 2016-05-16 2016-09-28 宁波瑞元模塑有限公司 一种pu模的溢料机构
JP6561940B2 (ja) 2016-08-12 2019-08-21 株式会社デンソー 半導体センサ及びその製造方法
JP6861609B2 (ja) * 2017-10-30 2021-04-21 Ｔｏｗａ株式会社 樹脂成形装置及び樹脂成形品の製造方法
NL2021058B1 (en) * 2018-06-05 2019-12-11 Besi Netherlands Bv Method, foil, mould part and surface layer for encapsulating electronic components mounted on a carrier using expansion spaces absorbing local foil layer displacements
NL2021145B1 (en) * 2018-06-18 2020-01-06 Besi Netherlands Bv Mould for encapsulating electronic components, insert for such a mould, method for producing an insert and method for encapsulating electronic components
KR20220044793A (ko) * 2019-08-13 2022-04-11 다우 글로벌 테크놀로지스 엘엘씨 엘라스토머 물품의 제조 방법
CN111952205B (zh) * 2020-03-26 2022-04-19 神盾股份有限公司 模块化模具及使用其制作指纹感测模块的方法
DE102020207343A1 (de) 2020-06-15 2021-12-16 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung optischer und/oder optoelektronischer Systeme mit verbesserter Wärmeabfuhr und verbesserter thermischer und/oder mechanischer Stabilität, sowie mittels dieses Verfahrens erhaltene optische und/oder optoelektronische Systeme
JP7360407B2 (ja) * 2021-02-10 2023-10-12 Ｔｏｗａ株式会社 樹脂成形装置及び樹脂成形品の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344162B1 (en) 1998-07-10 2002-02-05 Apic Yamada Corporation Method of manufacturing semiconductor devices and resin molding machine
JP3450223B2 (ja) 1999-05-27 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置封入用金型、及び、半導体装置封入方法
JP3971541B2 (ja) 1999-12-24 2007-09-05 富士通株式会社 半導体装置の製造方法及びこの方法に用いる分割金型
JP3704461B2 (ja) 2000-08-22 2005-10-12 アピックヤマダ株式会社 樹脂封止方法及び樹脂封止装置
US6770236B2 (en) * 2000-08-22 2004-08-03 Apic Yamada Corp. Method of resin molding
JP4658353B2 (ja) 2001-03-01 2011-03-23 ルネサスエレクトロニクス株式会社 樹脂モールド金型及び樹脂モールドパッケージの製造方法
EP1282162A3 (en) * 2001-08-03 2005-02-02 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor-mounting body and apparatus for fabricating semiconductor-mounting body
US6900508B2 (en) * 2002-04-16 2005-05-31 Stmicroelectronics, Inc. Embedded flat film molding
EP1357606A1 (en) * 2002-04-22 2003-10-29 Scientek Corporation Image sensor semiconductor package
JP4017480B2 (ja) 2002-09-24 2007-12-05 Ｔｏｗａ株式会社 樹脂封止金型
JP2004119816A (ja) 2002-09-27 2004-04-15 Towa Corp 電子部品の樹脂封止成形方法及び装置
US6978540B2 (en) * 2003-05-23 2005-12-27 National Starch And Chemical Investment Holding Corporation Method for pre-applied thermoplastic reinforcement of electronic components

Also Published As

Publication number Publication date
US7439101B2 (en) 2008-10-21
TWI279867B (en) 2007-04-21
US20080213947A1 (en) 2008-09-04
US20060014328A1 (en) 2006-01-19
SG119319A1 (en) 2006-02-28
JP2006027082A (ja) 2006-02-02
TW200614393A (en) 2006-05-01

Similar Documents

Publication Publication Date Title
JP4443334B2 (ja) 半導体素子の樹脂封止成形方法
US6667439B2 (en) Integrated circuit package including opening exposing portion of an IC
US7049166B2 (en) Methods and apparatus for making integrated circuit package including opening exposing portion of the IC
JP2005305954A5 (ja)
JP2009503861A (ja) 寸法の制御が改善された、プラスチック半導体パッケージ
JP2000277551A (ja) 樹脂封止装置及び樹脂封止方法
JP2005305954A (ja) 光素子の樹脂封止成形方法
JP2002009096A (ja) 樹脂封止方法及び樹脂封止装置
JP2004134591A (ja) 半導体集積回路装置の製造方法
TWI245430B (en) Fabrication method of semiconductor package with photosensitive chip
JP6231459B2 (ja) 半導体デバイスの製造方法
JP2007237740A (ja) 光電子部品および光電子部品の製造方法
JP2007036273A (ja) 半導体集積回路装置の製造方法
JP6438794B2 (ja) モールド金型、樹脂モールド装置及び樹脂モールド方法
JP2004119410A (ja) 樹脂封止金型
JP4358501B2 (ja) 電子部品の樹脂封止成形方法及び金型
WO2012145879A1 (zh) 用于预塑封引线框的模具、预塑封方法以及封装结构
JP2008149677A (ja) 樹脂封止金型
JP4658353B2 (ja) 樹脂モールド金型及び樹脂モールドパッケージの製造方法
JPH10270606A (ja) パッケージ型半導体装置の構造
JP2014017390A (ja) リードフレーム、プリモールドリードフレーム、半導体装置、プリモールドリードフレームの製造方法、および、半導体装置の製造方法
JP6338406B2 (ja) 半導体装置の製造方法
JP2005019926A (ja) 樹脂封止装置及び半導体装置の製造方法
JP2006066486A (ja) 樹脂封止型
JP2002170909A (ja) 半導体集合基板樹脂封止体、その製造方法及び製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100112

R150 Certificate of patent or registration of utility model

Ref document number: 4443334

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140122

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term