[go: up one dir, main page]

TW535179B - Electronic device with electrode and its manufacture - Google Patents

Electronic device with electrode and its manufacture Download PDF

Info

Publication number
TW535179B
TW535179B TW091104016A TW91104016A TW535179B TW 535179 B TW535179 B TW 535179B TW 091104016 A TW091104016 A TW 091104016A TW 91104016 A TW91104016 A TW 91104016A TW 535179 B TW535179 B TW 535179B
Authority
TW
Taiwan
Prior art keywords
layer
electronic component
patent application
scope
item
Prior art date
Application number
TW091104016A
Other languages
English (en)
Inventor
Kenji Maruyama
Masao Kondo
Masaki Kurusawa
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of TW535179B publication Critical patent/TW535179B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/692Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/682Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/682Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H10D1/684Capacitors having no potential barriers having dielectrics comprising perovskite structures the dielectrics comprising multiple layers, e.g. comprising buffer layers, seed layers or gradient layers

Landscapes

  • Semiconductor Memories (AREA)
  • Ceramic Capacitors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

535179 發明説明( , 相關申請案之交互參考 本申請案係以2001年10月26日所申請之日本專利申請 案2001-329688為基礎並請求其優先權,其之完整 么明 併於此以供參考。 發明背景 1 ·發明範疇 本發明係有關一種具有一鐵電層之電子元件及其势迕 方法,本發明更有關一種具有結晶學位向之鐵電層的 元件及其製造方法。 2 相關技藝之說明 半導體記憶體係已廣為人知,其中—記憶晶胞传由— 電晶體與-電容器所組成…動態隨機存取記憶體(dram) 之電谷器係具有-由順電材料所形成之電容器介電層。儲 存於電容器中之電荷會漸漸地降 „ ^ ^ 具乃因電荷的漏電(甚 至於在電晶體被關上時仍會發生)。因 火 从匕 萄'一* 4共兮己 憶晶胞之電壓被移除後,儲存於其中 /、 ° 後會消失。 中〜會縮少且不久 甚至於在電源切斷後’-可保留該其中所儲存之資吼 的记憶體係被稱之為非短暫性之記 體(n〇rvv〇latile 〇「y)。當為一非短暫性記憶體時,〇σ 一雷六时亦丨』、 一早一電晶體/單 M ^ , 奄材科所形成之電容器 (FeRAM)。 _機存取記憶體 釐) (請先閱讀背面之注意事項再填寫本頁) 本紙 規格⑵0Χ2·: -4> 五、發明説明(2 ) ㈤鳩錢用鐵電材料之殘餘極化作用作為健存於 八中之貧訊。FeRAM係控制一施用至一對鐵電電容' 電極間之㈣的極性’目而控制殘餘極化作用的。。 若-極化之方向為“ V’而其他為“〇”的話,可儲存二元資k 訊。當殘餘極化作用在所提供之電極自其移除時仍存在於 鐵電電谷5時’可實現該非短暫性記憶體。於非短暫性 憶體中,資訊可重寫一足夠之次數,即101。到1012次曰。非 短暫性記憶體亦具有一數十亳微秒等級之重寫速度且提供 一高速操作性。 ' 於鐵電材料中,以錯為主之具有一㈣確結構之氧化 物鐵電材料及㈣為主之具有H结構之氧化物鐵電材 料係為已知。以鉛為主之鐵電材料的典型例子係為 pbZrxTi1.x〇3 (PZT) ^ PbyLa1.yZrxTil.x〇3 (PLZT)f 〇 為主之氧化物鐵電材料的典型例子為SrBi2Ta2〇9 (BST)。 當鐵電材料之極化作用較大時,鐵電電容器係提供一 幸乂回的電荷保留能力,且可保留該具較低電容之電位能。 詳言之,FeRAM可以高集積方式來製造。再者,當鐵電 材料的極化作用變大時·,極化作用的方向可區別的更為清 楚(甚至於在一低的讀出電壓下亦然),因此,可使鐵電記 憶體在一低電壓下被驅動。 為了增加鐵電材料之極化作用的量,鐵電結晶之位向 的均勻排列是有效的。舉例言之,於“journal of Applied
Physics” 1991, vol. 70, No· 1,之第 382至 388 頁中所揭 不者係為一獲致一(111)_位向鐵電薄膜的技術,其中由鉑 本紙張尺度適用中國國家標準(OJS) A4規格(210X297公釐) 535179
發明説明 ㈣與銥(丨「)之金屬所製成之金屬薄膜係㈣代下沈積, 以獲得-⑴1)-位向之金屬薄膜,且一鐵電薄膜(諸如ρζτ) J—----------— (請先閱讀背面之注意事項再填寫本頁) 係在室溫下沈積於此金屬薄腺μ 蜀潯朕上,而後將該已沈積之鐵電 薄膜加熱至650〇C至700。〇範圍η 缺工 、 乾固間。然而,該允許用以製 造FeRAM之方法的最高溫度—般係為62〇。〇。 一具有四角簡單飼鈦礦結構之鐵電材料(諸如ΡΖΤ)係 具有一沿c軸<〇〇1>之極化軸。因此,當鐵電層沿一_) 平面(此後稱為位向)而近乎定向時,極化量會達最 大值。當鐵電層為(111)-位向時,一產生於<〇〇1>方向之 極化組成係僅約<111>方向(其為鐵電層之厚度方㈣ 1/1.73。雖然極化作用可藉校準位向而增加,但其可能將 極化作用增加至最大值。 、一叮丨 本發明之概述 丨:線- 本發明之一目的係在提供一可存在一鐵電層之電子元 件及其製造方法,該鐵電層具有一大的極化量。 本發明之另-目的係在提供一設置有一 _ )-位向之 鐵電層的電子元件及其製造方法。 本發明之再-目的係在提供一設置有一鐵電電容器之 電子元件及其製造方法,該鐵電電容器具有—層以 作為至少一電極。 依本發明之一實施態樣,其提供一電子元件,其包括: -具有(〇〇”位向之_3層;以及一具有鈣鈦礦結構之氧 化物鐵電層,該氧化物鐵電層係形成於Re〇3層上且具有 本紙張尺度適用中國國豕標準(〇^)入4規格(21〇乂297公羞·) 535179 五、發明説明(4 ) 一(001)位向。 依本發明之另一實施態樣,其提供-製造電子元件的 方法,其包括下列步驟:製備一具有_)位向之Re〇3r 以及於層上形成-具有努鈦礦結構之氧化物鐵電田, 層,忒氧化物鐵電層具有一(〇 〇 1 )位向。 _ )-位向之MgO層較佳係使用以作為Re〇3層之下 層。 可進行_)_位向之Re〇3層與具有触礦結構之 位向的氧化物鐵電層的晶格對位;因此,具有舞鈦 礦結構之⑽1)-位向的氧化物鐵電層可形成於⑴叫位向 之Re〇3層上。
Mg〇層可輕易地被_)_定向。可進行_)_位向之 MgO層與(〇〇”-位向之Re〇3層的晶格對位。因此, 位向之Re〇3層與具有躬欽礦結構之位向之氧化物 鐵電層可依序形成於(〇〇1)_位向之Mg〇層上。 使用於此“Re〇3”名詞係包括加入Re以外之金屬的 Re〇3,以用於控制其晶格常數。 於前述方式下,其可能形成—可進行較大極化作用之 鐵電電容器。 圖式簡要說明 第1A圖係、為—電子元件的概要橫戴面圖;第_ 係為-概要方塊圖’其顯示一金屬有機化學蒸汽沈積1 (MQCVD)之裝置的構成;圖係為—顯示當採用—堆 本紙張尺度適用中國國豕標準(CNS) A4規格(210X297公釐) 535179 A7 I------ -----B7_ 五、發明説明 -:~^ 疊結構時,其電子元件之上電極的概要橫截面圖;以及第 圖係^使用單一結晶_〇層時之電子元件的概要 域面,其等圖#皆係用以說明本發明之具體實施例。 第2A與2B圖係為一顯示Mg(DPM)2與μρ「◦之結構 的結構圖。 第3 Α與3 Β圖係為一電子元件之基本實施例的橫截 面圖,,亥電子元件具有本發明之具體實施例的鐵電電容 ; 較佳具體貫施例之詳細說明 方、後’將參照圖式以說明本發明之具體實施例。 第1A圖係顯示本發明之一重要具體實施例的鐵電電 谷益結構。一氧化矽層彳彳係形成於3丨·基材1〇上。該氧化 矽層11可藉矽的熱氧化作用、化學蒸汽沈積法(CVD)等來 形成。氧化矽層11亦可藉由其他方法來形成。氧化矽層w 具有一非晶系相。一(001)·位向之|^9〇層12係形成於氧化 矽層11上,一(001)4立向之Re〇3層13係形成於Mg〇層12 上’且一(001)·位向之PZT層彳4係形成於Re〇3層13上。 該(001)·位向之Mg〇層12、位於Mg〇層12上之(〇〇1卜 位向的Re〇3層13與位於Re〇3層13上之(001)-位向的Ρζτ 層該PZT層14係為一具有鈣鈦礦結構之鐵電層)可藉金 屬有機化學蒸汽法(MOCVD)而沈積,該方法係使用一金 屬有機(MO)材料。 第1 B圖係以圖式方式顯示一藉M〇CVD方式而沈積 本紙張尺度姻中國國家鮮(⑽)A4規格⑵〇X297公楚) "
訂_ (請先閲讀背面之注意事項再填寫本頁) 535179
發明説明 一薄膜所使用之裝晉的έ士姚 置的、、、口構。一液體容器21 :::::::屬有機材_。…心::使 (請先閲讀背面之注意事項再填寫本頁) W而饋达至液體容器2"中,該導管係開口 一空間,因此可將溶液供給 一 / ^〇〇 , 力被/衣入擠入溶液中之莫 必1。供給之溶液的流速係由一質量 卿-1所控制’且溶液係經一導 ; 汽化器27_1。 做1…、°至一 一載氣導管26係連接至汽化器27-1。該供庫 器27·1之液體原料溶液與載氣Ν顧汽化器27_Γ而气化 且供應至導管28-1。 、一t— 液體容器21_2、導管22_2、質量流量控制器24_2、 導管25-2、汽化器27_2與導管28·2係具有與前述之液體 谷态21-1、導官22-1、質量流量控制器Μ·)、導管Μ」、 汽化器27-1與導管28-1相似的結構。再者,可提供任何 數目之相似的原料供應系統。 汽化器27_1可與其他具有與液體容器21-1、導管 22-1、質量流量控制器24_彳及導管“-彳相似結構之液態 原料供應系統相連接。其他汽化器亦可設置有任何數量之 液態原料供應系統。 反應室30係具有原料導管,諸如一氣體導管四以及 液態原料導管28-1、28-2…,且可由噴射頭32供應原料氣 體。一可控制溫度之感受器34係設置於反應室3〇的下部 位’且一由矽基材(其設置有一氧化矽層)所構成之基材35 係設置於該感受器34上。
535179 A7 —~ ---— _ 五、發明説明(7 ) ^ -— 於前述内容中’其顯示一備有多個原料供應系統的 例:;然而’亦可使用單一系統。再者,雖顯示一單—反 應室之例子,但仍可提供多個反應室。 有關於-包含於液體容器中之金屬有機材料(如_ 原料)’其可使用一將Mg(DPM)2 (其中dpm係為二叔戊酿 曱烷酯)溶解於四氫呋喃汀^^)所得之溶液。 、第2A圖係為一顯示Mg(DPM)2之化學結構的化學 式。二叔戊醯甲烷酯(DPM)係鍵結至!^9原子的各邊。DpM 係為單價且DPMs之η個結合點可鍵結至…價原子。 當為一Re材料時,可使用將Re(DPM)2溶解於thf 中所得之溶液。Re(DPM)2化學式係同等於以Re取代第2A 圖中所示之化學式中之Mg所得之化學式。 當為一Pb材料時,可使用將Pb(DPM)2溶解於THF 中所得之溶液。Pb(DPM)2之結構係同等於以pb取代第2A 圖中所示之化學式中之Mg所得之化學式。 當為一Zr材料時,可使用將忑「([)卩|\/|)4溶解於丁hf中 所得之溶液。Zr(DPM)4具有一結構,該結構之四個〇[3|^3 係鍵結圍繞一 Zr原子。· 當為一 Ti材料時,可使用將丁丨·(j_pr〇)2(DpM)2 (其 中i-Pr〇為一異-丙氧基)溶解於thf中所得之溶液。Ti (卜 Pr〇)2(DPM)2之結構係同等於以丁丨取代第2A圖中所示結構 中之Mg且鍵結二個顯示於第2B圖中之異-丙氧基至丁丨所得 之結構。注意該金屬有機(M〇)材料係不限於此等實施例 所述者。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公楚) (請先閲讀背面之注意事項再填窝本頁) 訂丨 五、發明説明(8 ) 〃為了沈積該顯示於第1A圖中之㈣層口,加壓之氦 (He)氣係被饋达至含有溶液之液體容器、汽化且承載 :載氣N2上,,亥洛液係藉將Mg(DpM)2溶於中而得, 且使溶液通過該於260QC下加熱之汽化器27。 、原料(其中叱係用以作為其載氣)係經導管28而饋 進,噴射頭32中,並與ο?氣體同時供應至位於基材犯上 之氧化吩薄膜,〇2氣體係由導管29所供給。將氧化石夕薄 膜加熱至560。〇、分解所供應之金屬有機氣體且將分解之 氣體與氧結合,因而沈積一(〇〇1H立向之Mg〇層。(〇〇1卜 4向之Mg〇層之厚度係设定在如5〇至1 〇〇门⑺的範圍間。 沈積溫度係不限於560QC。沈積作用係在62〇χ之基 材溫度或更低之溫度下進行。因此,沈積步驟可與__ 裝置之其他製造步驟共協調之。 接下來將描述一將以〇3層13沈積於(〇〇1卜位向之 Mg〇層12上的例子。為了沈積以〇3層13,故使用將 Re(DPM)2溶解於THF所得之液態原料,其包容於液體容 器21中,且依前述方法中之相同方式,將承載於載氣上 之金屬有機材料饋送至噴射頭32。ο?氣體、〇2氣體與Μ〕 氣體之混合氣體等係同時被供給至噴射頭32。 藉使用一感受器34,而將其上具有(〇〇1卜位向之 MgO層12的基材35維持在560〇C之恆溫下。原料氣體係供 應於(001)_位向之Mg〇層12上,該Mg〇層12係維持在 560oC下,藉此以沈積(〇〇1卜位向之Re〇^ 13。(〇〇1卜位 向之Re〇3層1 3的厚度係設定在如20至50 nm的範圍間。
本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 535179 A7 ____B7_ 五、發明説明(9 ) 於沈積(001)-位向之Re〇3層13後,再於其上形成一 PZT層14。就PZT而言,當使用一 Pb原料時,係使用一將 Pb(DPM)2溶解於THF中所得之溶液;當使用〜原料時, 係使用一將Zr(DPM)4溶解於THF中所得之溶液,且當使用 Ti原料時,係使用一將Tj (卜Pr〇)2(DPM)2溶解於THF中所 得之溶液。將加壓之氦氣饋進此三個含有液態原料的液體 容器中,且藉一或三個汽化器汽化該等液態原料並將之供 至噴射頭32。 基材溫度係維持於560oC,且將Pb(DPM)2氣體、 Zr(DPM)4氣體、Ti(i-Pr〇)2(DPM)2氣體及氧同時吹至基材 上,因此於(001)·位向Re〇3層13上沈積Pb(Zr, Ti)〇3 (Ρζτ) 層14。所沈積之PZT層14亦具有(001)之位向。(〇〇1卜位 向之PZT層14的厚度係設定在如80至150 nm的範圍内。 如前所述,一 Mg〇層係藉MOCVD法而沈積於一非 晶系氧化矽層11上,以獲得一(001 )·位向之1\/19〇層’ 2。於 該(001)-位向之Mg〇層12上可沈積一(〇〇1)_位向之Re〇3層 13,其位向係為如其下層(即Mg〇層12)之位向。再者,於 (〇〇1卜位向之[^〇3層13上可沈積卩7丁層14,其位向係為 如其下層(即Mg〇層12與Re03層13)之位向。 於PZT層14上形成一上電極15。該上電極15係不需 為(001)-位向且可由迄今所公知之電極材料所形成。例 如,藉MOCVD法沈積一丨「〇2層。於此例子中,丨「作為一原 料,其可使用一將Ir(DPM)3溶解於THF中所得之溶液。片 化該材料之方法係相似於前述之方法。基材溫度係維持 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公董) (請先閲讀背面之注意事項再填寫本頁)
-12- 535179 A7 •---— _B7__ 五、發明説明(IQ ) 560 C,且|「(DPM)3氣體與氧係同時吹至其上,因此,可 使該由1「〇2所製成之上電極15(其亦稱為丨「〇2層)沈積於 PZT層14上。丨「〇2層15之厚度係設定在如1〇〇至15〇 nm的 範圍間。 舉例說明者為一形成丨「〇2層之上電極彳5的例子, 然而,各種材料皆可使用於上電極,而不論鐵電層的位向 為何。 如第1 C圖所示,就上電極而言,其可使用一堆疊層 15,其係藉堆疊一丨「〇2層15_彳與一 SrRu〇^ 15 2而獲得。 亦可使用其他非MQCVD法之沈積方法。 舉例言之,丨「〇2層15_1可藉使用一丨「〇2靶材之濺鍍法 來沈積。於此例子中,基材係保持於室溫下,且靶材係在 3χ10-4 Torr之真空程度下,藉使用作用氣體Α「而濺鍍之, 因而沈積該lr〇2層15-1。該|「〇2層15」之厚度係設定在如 100至150 nm的範圍間。 一欲沈積於丨「〇2層15_1上之SrRu〇3層15-2亦可藉濺 鍍法而沈積。SrRu〇3係使用以作為一靶材,該基材係保 持於室溫下,真空度設定於3x1 〇_4 Torr,且以Ar作為一 作用氣體。於前述之條件下,濺鍍該靶材,且因而沈積該 SrRu〇3層15-2。SrRu〇3層15-2之厚度係設定在如1〇至3〇 nm的範圍間。
雖然前例之描述係以使用PZT作為一鐵電材料,但亦 可應用其他具有鈣鈦礦結構之氧化物鐵電材料。例如,可 使用 PbyLaLyZiVnhC^ (PLZT)、Pbi a b X 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) " --- -13-
:i f (請先閲讀背面之注意事项再填寫本頁) 訂— 五、發明説明(11 )
Tix〇3 (PLSCZT)等。 再者,已描述該僅使用〇2氣體作為一種氣體的例子。 然而,亦可使用〇2與其他氣體之混合氣體,例如,〇2/ν$、 〇2/Ar、〇2/He|^〇2/N2〇。 在300°K下,加有少量其他金屬之Re〇3係顯示一1〇_6 Ω · m之電阻係數。只要其電阻係數係等於或小於彳〇_5 ω · m,該使用以作為電極之金屬層係可有效地被利用。因此, 該加有其他金屬(金屬雜質)之Re〇3可有效地利用以作為 此鐵電電容器之電極。 必須注意的是,Mg〇層係沈積於非晶系氧化矽層巧” 上,因而形成該(001)-位向之Mg〇層12,然而,明顯地單 一結晶Mg〇之一(〇〇1)平面係可用以取代沈積的Mg〇層。 第1D圖係顯示一 Re〇3層13與一具有鈣鈦礦結構之 鐵電層14依序蠢晶生長於一具有一(Qoi)平面之單一纟士晶
Mg〇層12上,且而後一上電極15形成於鐵電層14上之例 子。 再者,其可能藉一使用其他原料之CVD來沈積該 (001卜位向之1\/19〇層12、1^〇3層13與鐵電層14,以取代 5亥使用金屬有機(Μ〇)原料之C V D製程。相同的,其可能 藉濺鑛而沈積前述之(001)-位向層。 鐵電層14為(001)-位向,因此可使該藉提供_電塵 而造成之極化作用排列成為一垂直於電極表面的方向。因 此,其可最有效地利用鐵電層的極化作用。 第3Α與3Β圖係顯示電子元件之基本實施例,其各 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) '" --- -14- 535179 A7 -- -----_— B7__ 五、發明説明(12 ) ' ~"-- 係使用前述之鐵電電容器。 第3A圖係顯示電極設於鐵電電容器之上與下表面外 的例子。一 7L件分隔區域40係藉淺槽分隔法0 丁丨)而形成 於-Si基材10的表面上。:M〇Sf晶體係形成於由元件 刀^區域4G所界定之作用區域中。:Mqs電晶體係具有 一作為一般區域之源極/汲極區域46與其他位於其二側上 之源極/汲極區域45,其等係各自與鐵電電容器相連接。 於一位於源極/汲極區域間之通道區域上設置一絕緣 閘極(其係由-閘極絕緣薄膜41所形成)、一多晶體閘極^ 與一金屬矽化物閘極43。一側空間44係形成於一絕緣閘 極的側壁上。一由氧化石夕等所形成之非晶系絕緣層]巧係 形成於半導體元件形成的表面上。再者,一(刚)_位向之 Mg〇層12係形成於非晶系絕緣層1彳之一表面上。 為了於各二側源極/汲極區域45形成一萃取電極, 一接觸洞係形成以通過該Mg〇層12與非晶系絕緣層杓。 一由如障蔽金屬48與一鎢(W)插塞49所構成之萃取插塞係 形成於接觸洞中。而後,藉化學機械拋光法(CMp)以移除 Mg〇層12上之不必要的電極層。隨後,於Mg〇層彳2上形 成一鐵電電容器,其係由下|^0〇3層13、具有鈣鈦礦結構“ 之鐵電層14與上電極15所構成。
Mg〇W2係為(001H立向,因此,使其可形成該 (001)-位向之下Re〇3層13與具有鈣鈦礦結構之⑴〇1卜位向 的鐵電層14。 於形成鐵電電谷為'後,沈積一由氧化矽等材料所製 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公楚)
、^τ— (請先閲讀背面之注意事項再填窝本頁) 容
.........---- (請先閲讀背面之注意事項再填寫本頁) _ *可 535179 五、發明説明(l3 / 成之絕緣層50,以覆蓋其表面。 η Φ ^ ^ ^ 丹考’一接觸洞係形成 以牙過该絕緣層50,且而後將— 成 箄姑粗跖制々 人β 、’屬層51與一由w m 傳導層52埋設於接觸洞内,因而形 成卒取電極。於形成萃取電極後,移除絕緣層50上之 ==極層,且形成上佈線M與55。上佈線54與55 之表面係由一絕緣層60所覆蓋。 第3B圖係顯示一構造’其中二電極係設於鐵電電 K上表面外。一由石夕的局部氧化作用_〇S)所形成 之乳化以件分隔區域4G係形成於Si基材1Q的表面上。 - Μ Ο S電晶體係形成於一由元件分隔區域* 〇所界定之作 用區域中。 於一通道區域上設置—由閑極絕緣薄膜叫形成之 絕緣閘極、一多晶體閘極42與一多晶體金屬石夕化物閘極 仏-側空間44係形成於絕緣間極之一側壁上。源極/沒 2區域45與46係藉離子植入等方法而形成於間極的二側 、—一由氧化矽等材料所製成之非晶系絕緣層4 8係形成 以覆蓋MOS電晶體。形成一用於驅動源極/汲極區域似 46之插塞49。一具有如一非晶系相之氮化石夕層59係形成 於非晶系絕緣層48的表面上,穿過非晶系絕緣層利之表 面而形成該等插塞49,因而形成一氧遮蔽層。 於該非晶系氮化矽層59上形成一(001)_位向之Mg〇 層12。可相信的是,只要其下層為非晶系時,該⑴〇仏位 向之MgO層12可被沈積。於(001)_位向之!^〇層12上形成 本紙張尺度適用中國國家標準(CNS) A4規格(21〇χ297公羡) -16- 535179 A7 -- - B7 五、發明説明1"T4 ) "~ ^---~ -鐵電電容器’其係由一(001)_位向之_3層13、一具 ㈣鈦礦結構之_)_位向的鐵電層14與_上電極15所構 成。下電極13係沿一垂直於拉片之方向拉出。一由 氧化石夕等材料所製成之絕緣層18係形成以覆蓋鐵電電容 器。 絕緣層18、M.g〇層12與氮化矽層59之所欲部分.係藉 蝕刻而移除,以形成接觸洞。而後,一區域佈線19係將 暴露於接觸洞中之插塞49連接至上電極彳5。再形成_絕 緣層50以覆蓋區域佈線1 9。穿透該絕緣層5〇而形成一開 口’其係用於暴露該位於其他源極/汲極區域46上之插塞 49。形成其他佈線55並填充該開口。 圍繞鐵電電容器與圍繞電晶體之前述結構(其等係 各自顯示於第3 A與3 B圖中)係僅為一實施例而無限制之 意。可使用各種替代例及變化。多層佈線結構可藉眾所皆 知之技術來形成。如前所述,可製造一具有鐵電電容器之 電子元件(例如一半導體積體電路)。 雖然本發明係已依具體實施例而描述,但本發明並 不僅限於此等具體實施例。明顯地,熟於此技者可進行各 種變化、改良與組合。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) -17- (請先閲讀背面之注意事項再填寫本頁)
535179 A7 B7 五、發明説明(l5 ) 元件編號對照表 10 Si基材 11 氧化矽層 12 Mg〇層 13 Re〇3層 14 PZT層 15 上電極(堆疊層) 15-1 1「〇2層 15-2 SrRu〇3層 19 區域佈線 21-1 、 21 -2 液體容器 22-1 、22-2、25-1、25-2、28-1、28-2 導管 24-1 、24-2 質量流量控制器(MFC) 26 載氣導管 27-1、27-2 汽化器 28-1 > 28-2... 液態原料導管 29 氣體導管 30 反應室 32 喷射頭 34 感受器 35 基材 40 元件分隔區域 41 閘極絕緣薄膜 42 多晶體閘極 43 金屬石夕化物閘極 44 側空間 45、46 源極/ >及極區域 48 障蔽金屬 49 插塞 18、 50、60 絕緣層 51 障蔽金屬層 52 金屬傳導層 54、 55 上佈線 59 氮化矽層 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
-18-

Claims (1)

  1. 535179 A8 B8 C8 D8 六、申請專利範圍 1. 2. 3. 5. 6. 經濟部智慧財產局員工消費合作社印製 一種電子元件,其包含: 一具有一(001)位向之Re〇3層;以及 一具有一鈣鈦礦結構之氧化物鐵電層’該氧化物 鐵電層係形成於該Re〇3層上且具有—(〇〇1)位向。 如申請專利範圍第1項之電子元件,#更包含—具有 - (001)位向之Mgo層’其中該Re0』係形成於該 Mg〇層上。 如申請專利範圍第2項之電子元件,#更包含一非晶 系層,其中該Mg〇層係形成於該非晶系層上。 如申請專利範圍第3項之電子元件,其更包含一上 極’其形成於該氧化物鐵電層上。 如申請專利範圍第4項之電子元件, 其中该非晶系層係由一絕緣層所形成,其係形 以覆蓋一形成於一半導體基材上之半導體構件,以 一傳導性插塞係提供以電氣連接該半導體構件 該傳導性插塞係穿越該絕緣層。 如申請專利範圍第5項之電子元件,其中該Re〇 係形成於該絕緣層與該傳導性插塞上。 如申請專利範圍第5項之電子元件,其更包含: 覆蓋於该上電極上之内層絕緣層; 多個孔口,其等係穿透該内層絕緣層且暴露 傳導性插塞與該上電極;以及 一區域佈線,其經由該等孔口而連接該傳導 塞與該上電極。 電 成 及 層 出該 性插 (請先閱讀背面之注意事項再填寫本頁) 裝 訂·· %· J · 本紙張尺度適用中國國家標準(CNS)A4規格咖χ 297公爱) 19 535179 A8 B8 C8 D8
    8. 如申請專利範圍第2項之電子元件,其中該Mg〇層 係為一具有—(0〇1)平面之單一結晶Mg〇層。 (請先閲讀背面之注意事項再填寫本頁) 9. 如申請專利範圍第)項之電子元件,#中該如〇3層 係添加有非Re之金屬。 10_如申請專利範圍第4項之電子元件,其中該上電極係 由一丨「〇2層或一 |r〇2層與SrRu〇3層之堆疊結構所 形成。 11 · 一種製造一電子元件的方法,其包含下列步驟: (a) 製備一具有一(001)位向之Re〇3層;以及 (b) 於该Re〇3層上形成一具有一辦鈦礦結構與一 (001)位向之氧化物鐵電層。 訂丨 1 2.如申請專利範圍第11項之製造一電子元件的方法, 其中該步驟(a)係將該Re〇3層沈積於一具有(〇〇1)位 向之單一結晶Mg〇層上。 1 3·如申請專利範圍第11項之製造一電子元件的方法, 其中該步驟(a)更包括下列步驟: (a-1) 製備一具有(001)位向之Mg〇層;以及 (a-2) 於該Mg〇層上形成該具有(001)位向之 Re〇3層。 14·如申請專利範圍第13項之製造一電子元件的方法, 其中該步驟(a-1)係包括下列步驟: (a -1 · 1) 製備·一非晶系層;以及 (a -1 - 2)於該非晶系層上形成該具有(〇 〇 1)位向之 Mg〇層。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 20 535179 A8 B8 C8 D8 申請專利範圍 15. 如申請專利範圍第14項之製造一電子元件的方法, 其中步驟(a-[2)、(a_2)與⑼之至少之一係藉金屬有 機化學蒸汽沈積法(MOCVD)來進行。 16. 如申請專利15工員之製造一電子元件的方法其中所有(a_l-2)、(a_2)與(b)步驟係由MOCVD來 行。 17·如申請專利範圍第15項之製造一電子元件的方法, 其中該MOCVD係在一 62CTC或更低之基材溫度下 進行。 1 8.如申請專利範圍第巧5項之製造一電子元件的方法, 其中忒MOCVD係使用一金屬之二叔戊醯甲燒酯(DPM)化合物或一金屬之異丙氧(μρ「〇)化合物以作為 一有機金屬原料。 1 9,如申請專利範圍第彳4項之製造一電子元件的方法, 其中该步驟(a-1-2)、(a-2)與(b)之至少一步驟係 鍍來進行。 20.如申請專利範圍第彳彳項之製造一電子元件的方g 其更包含下列步驟:(c)於該氧化物鐵電層上形成至 少一上電極層。 進 i請先閲讀背面之法意事項#填寫本買) 訂— 由錢 法
    本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 21
TW091104016A 2001-10-26 2002-03-05 Electronic device with electrode and its manufacture TW535179B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001329688A JP2003133531A (ja) 2001-10-26 2001-10-26 電子装置とその製造方法

Publications (1)

Publication Number Publication Date
TW535179B true TW535179B (en) 2003-06-01

Family

ID=19145544

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091104016A TW535179B (en) 2001-10-26 2002-03-05 Electronic device with electrode and its manufacture

Country Status (7)

Country Link
US (2) US6744085B2 (zh)
EP (1) EP1306889B1 (zh)
JP (1) JP2003133531A (zh)
KR (1) KR20030035761A (zh)
CN (1) CN1212665C (zh)
DE (1) DE60217610T2 (zh)
TW (1) TW535179B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7494927B2 (en) 2000-05-15 2009-02-24 Asm International N.V. Method of growing electrical conductors
JP2004356313A (ja) * 2003-05-28 2004-12-16 Seiko Epson Corp 半導体装置及びその製造方法
CN100420024C (zh) * 2003-06-06 2008-09-17 富士通株式会社 半导体器件的制造方法
US7884403B2 (en) 2004-03-12 2011-02-08 Japan Science And Technology Agency Magnetic tunnel junction device and memory device including the same
JP2006073648A (ja) 2004-08-31 2006-03-16 Fujitsu Ltd 半導体装置及びその製造方法
US7666773B2 (en) 2005-03-15 2010-02-23 Asm International N.V. Selective deposition of noble metal thin films
US8025922B2 (en) 2005-03-15 2011-09-27 Asm International N.V. Enhanced deposition of noble metals
KR100725081B1 (ko) * 2005-06-14 2007-06-08 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법
US20070014919A1 (en) * 2005-07-15 2007-01-18 Jani Hamalainen Atomic layer deposition of noble metal oxides
JP5211558B2 (ja) * 2007-06-18 2013-06-12 富士通セミコンダクター株式会社 半導体装置の製造方法
US20090087339A1 (en) * 2007-09-28 2009-04-02 Asm Japan K.K. METHOD FOR FORMING RUTHENIUM COMPLEX FILM USING Beta-DIKETONE-COORDINATED RUTHENIUM PRECURSOR
JP4888418B2 (ja) * 2008-02-29 2012-02-29 ソニー株式会社 可変容量素子とその制御方法、電子デバイス及び通信モバイル機器
WO2009122497A1 (ja) 2008-03-31 2009-10-08 富士通マイクロエレクトロニクス株式会社 強誘電体メモリとその製造方法、及び強誘電体キャパシタの製造方法
US8084104B2 (en) * 2008-08-29 2011-12-27 Asm Japan K.K. Atomic composition controlled ruthenium alloy film formed by plasma-enhanced atomic layer deposition
US8133555B2 (en) 2008-10-14 2012-03-13 Asm Japan K.K. Method for forming metal film by ALD using beta-diketone metal complex
US9379011B2 (en) 2008-12-19 2016-06-28 Asm International N.V. Methods for depositing nickel films and for making nickel silicide and nickel germanide
US20110020546A1 (en) * 2009-05-15 2011-01-27 Asm International N.V. Low Temperature ALD of Noble Metals
KR200458200Y1 (ko) * 2010-04-06 2012-01-30 오길식 분해가 어려운 커버 유동식 엘이디 천정등
CN102151526A (zh) * 2010-07-23 2011-08-17 兰州理工大学 调控钙钛矿锰氧化物铁磁转变温度的方法
US8871617B2 (en) 2011-04-22 2014-10-28 Asm Ip Holding B.V. Deposition and reduction of mixed metal oxide thin films
US8866367B2 (en) 2011-10-17 2014-10-21 The United States Of America As Represented By The Secretary Of The Army Thermally oxidized seed layers for the production of {001} textured electrodes and PZT devices and method of making
US9761785B2 (en) 2011-10-17 2017-09-12 The United States Of America As Represented By The Secretary Of The Army Stylo-epitaxial piezoelectric and ferroelectric devices and method of manufacturing
US9607842B1 (en) 2015-10-02 2017-03-28 Asm Ip Holding B.V. Methods of forming metal silicides
US9876018B2 (en) * 2015-12-03 2018-01-23 Micron Technology, Inc. Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material
US10896950B2 (en) * 2017-02-27 2021-01-19 Nxp Usa, Inc. Method and apparatus for a thin film dielectric stack
US10923286B2 (en) 2018-02-21 2021-02-16 Nxp Usa, Inc. Method and apparatus for compensating for high thermal expansion coefficient mismatch of a stacked device
CN115959905B (zh) * 2022-12-07 2023-08-18 南京航空航天大学 一种钛锆酸铅与氧化镁垂直自组装纳米复合介电储能薄膜及其制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192723A (en) * 1990-09-04 1993-03-09 Nikon Corporation Method of phase transition, method for producing lead niobate-based complex oxide utilizing said phase transition method, and lead niobate-based complex oxide produced by said method
EP0636271B1 (en) * 1992-04-13 1999-11-03 Sharp Kabushiki Kaisha Multilayer electrodes for ferroelectric devices
US5514484A (en) * 1992-11-05 1996-05-07 Fuji Xerox Co., Ltd. Oriented ferroelectric thin film
JPH07153643A (ja) 1993-11-29 1995-06-16 Nissin Electric Co Ltd 積層誘電体素子
JP3460095B2 (ja) * 1994-06-01 2003-10-27 富士通株式会社 強誘電体メモリ
DE4421007A1 (de) * 1994-06-18 1995-12-21 Philips Patentverwaltung Elektronisches Bauteil und Verfahren zu seiner Herstellung
JPH098243A (ja) 1995-06-20 1997-01-10 Matsushita Electron Corp セラミック薄膜と金属電極の接合構造と半導体装置およびその製造方法
KR100199095B1 (ko) * 1995-12-27 1999-06-15 구본준 반도체 메모리 셀의 캐패시터 구조 및 그 제조방법
JP3435966B2 (ja) * 1996-03-13 2003-08-11 株式会社日立製作所 強誘電体素子とその製造方法
EP0957516A1 (en) * 1996-08-20 1999-11-17 Hitachi, Ltd. Method for manufacturing oxide dielectric device, and memory and semiconductor device usign the device
JPH10189887A (ja) * 1996-12-27 1998-07-21 Sanyo Electric Co Ltd 強誘電体用電極及びそれを使用した強誘電体デバイス
JP3974697B2 (ja) * 1997-11-28 2007-09-12 ローム株式会社 キャパシタおよびその製法
US6432793B1 (en) * 1997-12-12 2002-08-13 Micron Technology, Inc. Oxidative conditioning method for metal oxide layer and applications thereof
US6117689A (en) * 1997-12-24 2000-09-12 Texas Instruments Incorporated Stable high-dielectric-constant material electrode and method
US6258459B1 (en) * 1998-04-28 2001-07-10 Tdk Corporation Multilayer thin film
US6815219B2 (en) * 1999-12-27 2004-11-09 Hynix Semiconductor Inc. Fabrication method and structure for ferroelectric nonvolatile memory field effect transistor

Also Published As

Publication number Publication date
US7153705B2 (en) 2006-12-26
EP1306889A3 (en) 2004-08-18
CN1414636A (zh) 2003-04-30
US6744085B2 (en) 2004-06-01
JP2003133531A (ja) 2003-05-09
CN1212665C (zh) 2005-07-27
DE60217610T2 (de) 2007-10-25
KR20030035761A (ko) 2003-05-09
US20030080363A1 (en) 2003-05-01
EP1306889B1 (en) 2007-01-17
US20040195605A1 (en) 2004-10-07
EP1306889A2 (en) 2003-05-02
DE60217610D1 (de) 2007-03-08

Similar Documents

Publication Publication Date Title
TW535179B (en) Electronic device with electrode and its manufacture
US5831299A (en) Thin ferroelectric film element having a multi-layered thin ferroelectric film and method for manufacturing the same
TW434837B (en) Method and apparatus for superior step coverage and interface control for high K dielectric capacitors and related electrodes
JPH10313097A (ja) 強誘電体薄膜、製造方法及び強誘電体薄膜を含んでなる素子
JP2000353790A (ja) 強誘電体アプリケーションのためのPb5Ge3O11薄膜の化学蒸着法
JP4094970B2 (ja) 半導体デバイス用のキャパシタの製造方法及びこのキャパシタを用いる電子デバイス
TW459383B (en) Semiconductor device and method of manufacturing same
US20050287735A1 (en) Semiconductor storage device and method of manufacturing the same
JP4573009B2 (ja) 金属酸化物誘電体膜の気相成長方法
US6777740B2 (en) Capacitor for semiconductor memory device and method of manufacturing the same
JP4221526B2 (ja) 金属酸化物を基板表面上に形成する成膜方法
JP2000022105A (ja) 半導体装置の製造方法
JP3173451B2 (ja) 半導体装置及びその製造方法
JP2003163284A (ja) 半導体素子のキャパシタ及びその製造方法
JP4616830B2 (ja) 半導体装置の製造方法
CN1954430A (zh) 半导体装置及其制造方法
JPH0513676A (ja) 半導体装置
JP2007329286A (ja) 半導体装置、およびその製造方法
JP2990824B2 (ja) 半導体装置の製造方法
JPH11204734A (ja) 電極、キャパシタおよびメモリならびにそれらの製造方法
JP2007027739A (ja) 強誘電膜上で貴金属膜の蒸着率を向上させうる物質膜の形成方法、この方法を利用した強誘電膜キャパシタの製造方法及びこの方法で形成された強誘電膜キャパシタ、このような強誘電膜キャパシタを備える半導体メモリ装置及びその製造方法
JPH1197630A (ja) 強誘電体薄膜の製造方法及び強誘電体メモリ素子
JP2002270787A (ja) 半導体装置とその製造方法
TW442963B (en) Manufacturing method of lower electrode of capacitor
JP2009054753A (ja) 強誘電体装置及びその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees